JPH1032328A - ゲート絶縁膜形成方法 - Google Patents

ゲート絶縁膜形成方法

Info

Publication number
JPH1032328A
JPH1032328A JP8183738A JP18373896A JPH1032328A JP H1032328 A JPH1032328 A JP H1032328A JP 8183738 A JP8183738 A JP 8183738A JP 18373896 A JP18373896 A JP 18373896A JP H1032328 A JPH1032328 A JP H1032328A
Authority
JP
Japan
Prior art keywords
atmosphere
film
forming
silicon
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8183738A
Other languages
English (en)
Other versions
JP3981426B2 (ja
Inventor
Toshimasa Matsuoka
俊匡 松岡
Masayuki Nakano
雅行 中野
Hiroshi Iwata
浩 岩田
Seizo Kakimoto
誠三 柿本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18373896A priority Critical patent/JP3981426B2/ja
Priority to US08/888,470 priority patent/US5926741A/en
Publication of JPH1032328A publication Critical patent/JPH1032328A/ja
Application granted granted Critical
Publication of JP3981426B2 publication Critical patent/JP3981426B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02249—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by combined oxidation and nitridation performed simultaneously
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02301—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment in-situ cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 ゲート絶縁膜の膜厚バラツキを抑え、ゲート
絶縁膜の絶縁破壊耐圧の低下を防止できるゲート絶縁膜
形成方法を提供する。 【解決手段】 不活性ガスからなる雰囲気中で、ウェー
ハ１のシリコン表面１ａを洗浄して清浄かつ自然酸化膜
の無い状態にする(工程(a)）。ウェーハ１を大気に曝す
ことなく、雰囲気を窒素を含まない酸化性ガスに置換
し、この雰囲気中でウェーハ１を加熱して、シリコン表
面１ａに第１のシリコン酸化膜２を形成する(工程
(b))。雰囲気を窒素を含む酸化性ガスに置換し、この雰
囲気中でウェーハ１を加熱して、第１のシリコン酸化膜
２と下地のシリコン１との間に第１の酸窒化膜３を形成
する(工程(c))。この後、再酸化を行って、第１の酸窒
化膜３と下地のシリコン１との間に第２のシリコン酸化
膜４を形成する(工程(d))。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明はゲート絶縁膜形成
方法に関する。より詳しくは、半導体電子デバイス、特
に絶縁ゲート型電界効果トランジスタ（ＭＯＳＦＥＴ）
のゲート絶縁膜を形成するゲート絶縁膜形成方法に関す
る。
【０００２】
【従来の技術】超ＬＳＩなどのＭＯＳＦＥＴのゲート絶
縁膜を形成する方法として、窒素を含まない酸化性ガス
雰囲気で最初の酸化を行ってシリコン（Ｓi）基板の表
面に第１のシリコン酸化膜（ＳiＯ2）を形成した後、窒
素と酸素との化合物ガス雰囲気（ＮＯ、Ｎ2Ｏ、ＮＯ
2等)で酸窒化を行って、上記第１のシリコン酸化膜とシ
リコン基板との間に窒素を含む酸化膜(以下「酸窒化
膜」という。)を形成し、さらに窒素を含まない酸化性
ガス雰囲気で再び酸化（再酸化）を行って、上記酸窒化
膜とシリコン基板との間に第２のシリコン酸化膜を形成
する方法が提案されている(Ｅ．Ｈasegawa他、Ｉnterna
tional Ｅlectron Ｄevices Ｍeeting Ｔechnical
Ｄigest,３２７−３３０頁、１９９５年)。このよう
に上記酸窒化膜とシリコン基板との間に第２のシリコン
酸化膜を形成することにより、原子の再配列が起こる。
この結果、Ｓi／ＳiＯ2界面の歪みの変化や、Ｓi2＝Ｎ
Ｈなどの窒素が関与する化学種に起因する正孔トラップ
の増加、あるいはＭＯＳ界面に垂直な方向の電界が低い
領域でのキャリア移動度の低下などの酸窒化に伴う種々
の問題を解決することができる。
【０００３】
【発明が解決しようとする課題】しかし、単に上述の方
法を実行した場合、再酸化によってゲート絶縁膜の膜厚
膜厚均一性や界面平坦性が悪くなり、ゲート絶縁膜の絶
縁破壊耐圧が低下するという問題がある(例えば、Ｊ．
Ｋim他、ＩＥＥＥ Ｅlectron Ｄevice Ｌetter,vo
l．１４,Ｎo．５,２６５−２６７頁、１９９３年)。
【０００４】このメカニズムは次のように考えられる。
すなわち、上記最初の酸化を行うために、シリコン基板
（図１０(a)に２０１で表す)を洗浄して清浄かつ自然酸
化膜が無い状態にする。しかし、シリコン基板２０１を
酸化炉に導入するまでの間、特に酸化反応管に入れる途
中でシリコン基板２０１が高温で大気に曝される。これ
により、図１０(a)に示すようにシリコン基板２０１の
表面に不均一な自然酸化膜２０２Ａが形成され、Ｓi／
ＳiＯ2界面２０１ａに凹凸が生ずる。この状態で、図１
０(b)に示すように上記最初の酸化を行って所定の膜厚
のシリコン酸化膜２０２を形成すると、Ｓi／ＳiＯ2界
面２０１ａの凹凸が大きくなる。次に、上記酸窒化を行
うと、図１０(c)に示すように酸窒化膜２０３とシリコ
ン基板２０１との界面２０１ａが酸窒化前より滑らかに
なるが、元にあったシリコン酸化膜２０２の膜厚バラツ
キに起因して酸窒化膜２０３の膜厚あるいは窒素濃度に
不均一が生ずる。次に、図１０(d)に示すように上記再
酸化を行って酸窒化膜２０３とシリコン基板２０１との
間にシリコン酸化膜２０４を形成すると、酸窒化膜２０
３中の窒素原子の存在のために雰囲気からシリコン基板
２０１への酸素分子の拡散が阻害されて、シリコン酸化
膜２０４の膜厚のバラツキが大きくなり、シリコン酸化
膜２０４とシリコン基板２０１との界面２０１ａの凹凸
も大きくなる。これが、ゲート絶縁膜全体２０２，２０
３および２０４としての膜厚バラツキを大きくし、ゲー
ト絶縁膜の絶縁破壊耐圧の低下を引き起こすのである。
【０００５】なお、再酸化により形成されるシリコン酸
化膜２０４の膜厚を薄くしたり、再酸化時間を短くした
りすると、絶縁破壊耐圧の低下を防げるが、上述の酸窒
化に伴う種々の問題が残る。
【０００６】そこで、この発明の目的は、酸窒化後に再
酸化を行うゲート絶縁膜形成方法において、酸窒化に伴
う種々の問題を解決できる上、ゲート絶縁膜の膜厚バラ
ツキを抑え、ゲート絶縁膜の絶縁破壊耐圧の低下を防止
できるゲート絶縁膜形成方法を提供することにある。
【０００７】
【課題を解決するための手段】この目的の達成を図るた
め、請求項１に記載のゲート絶縁膜形成方法は、不活性
ガスからなる雰囲気中で、ウェーハのシリコンからなる
表面を洗浄して清浄かつ自然酸化膜の無い状態にする工
程(a)と、上記ウェーハを大気に曝すことなく上記雰囲
気を窒素を含まない酸化性ガスに置換し、この雰囲気中
で上記ウェーハを加熱して、上記シリコンからなる表面
に第１のシリコン酸化膜を形成する工程(b)と、上記雰
囲気を窒素を含む酸化性ガスに置換し、この雰囲気中で
上記ウェーハを加熱して、上記第１のシリコン酸化膜と
下地のシリコンとの間に第１の酸窒化膜を形成する工程
(c)と、上記雰囲気を窒素を含まない酸化性ガスに置換
し、この雰囲気中で上記ウェーハを加熱して、上記第１
の酸窒化膜と下地のシリコンとの間に第２のシリコン酸
化膜を形成する工程(d)とを有することを特徴とする。
【０００８】この請求項１のゲート絶縁膜形成方法で
は、不活性ガスからなる雰囲気中で、ウェーハのシリコ
ンからなる表面を洗浄して清浄かつ自然酸化膜の無い状
態にした後（工程(a)）、上記ウェーハを大気に曝すこ
となく上記雰囲気を窒素を含まない酸化性ガスに置換す
るので、上記シリコンからなる表面に自然酸化膜が形成
されることがない。この雰囲気中で上記ウェーハを加熱
して、上記シリコンからなる表面に第１のシリコン酸化
膜を形成すると（工程(b)）、第１のシリコン酸化膜と
下地のシリコンとの界面は平坦な状態となり、第１のシ
リコン酸化膜の膜厚が均一になる。次に、上記雰囲気を
窒素を含む酸化性ガスに置換し、この雰囲気中で上記ウ
ェーハを加熱して、上記第１のシリコン酸化膜と下地の
シリコンとの間に第１の酸窒化膜を形成すると（工程
(c)）、上記第１のシリコン酸化膜の膜厚が均一になっ
ていることから、第１の酸窒化膜の膜厚および窒素濃度
が均一になる。この結果、上記雰囲気を窒素を含まない
酸化性ガスに置換し、この雰囲気中で上記ウェーハを加
熱して、上記第１の酸窒化膜と下地のシリコンとの間に
第２のシリコン酸化膜を形成すると（工程(d)）、第２
のシリコン酸化膜の膜厚が均一になり、第２のシリコン
酸化膜と下地のシリコンとの界面も平坦に仕上がる。し
たがって、従来に比してゲート絶縁膜全体としての膜厚
バラツキが小さくなり、ゲート絶縁膜の絶縁破壊耐圧が
向上する。また、この結果、第２のシリコン酸化膜の膜
厚を十分に設定できるので、Ｓi／ＳiＯ2界面の歪みの
変化やＳi2＝ＮＨなどの窒素が関与する化学種に起因す
る正孔トラップの増加、あるいはＭＯＳ界面に垂直な方
向の電界が低い領域でのキャリア移動度の低下などの酸
窒化に伴う種々の問題が解決される。
【０００９】なお、上記不活性ガスとしては、水分及び
酸素を極力微量に抑えたアルゴン(Ａr)、窒素(Ｎ2)等を
用いるのが望ましい。
【００１０】請求項２に記載のゲート絶縁膜形成方法
は、請求項１に記載のゲート絶縁膜形成方法において、
上記第２のシリコン酸化膜を形成する工程(d)の後、上
記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲気
中で上記ウェーハを加熱して、上記第２のシリコン酸化
膜と下地のシリコンとの間に第２の酸窒化膜を形成する
工程(e)と、上記雰囲気を窒素を含まない酸化性ガスに
置換し、この雰囲気中で上記ウェーハを加熱して、上記
第２の酸窒化膜と下地のシリコンとの間に第３のシリコ
ン酸化膜を形成する工程(g)とを有することを特徴とす
る。
【００１１】この請求項２のゲート絶縁膜形成方法によ
れば、請求項１の作用効果を奏することができる。しか
も、形成したゲート絶縁膜上にＰ+多結晶シリコンから
なるゲート電極（不純物としてボロンがイオン注入され
ている）を形成して表面チャネル型ＰＭＯＳＦＥＴを作
製する場合に、下地のシリコンから遠い側にある第１の
酸窒化膜によって、いわゆるボロンの突き抜け（ゲート
電極中のボロンが熱処理によってゲート絶縁膜を通りシ
リコン基板まで達してフラット・バンド電圧を変動させ
る現象）が防止される。また、ゲート電極上の層間絶縁
膜から水素が拡散するのを上記第１の酸窒化膜によって
遮断して、上記第３のシリコン酸化膜とシリコン基板と
の界面での界面準位の生成を抑えることができる。した
がってホットキャリアによる素子劣化の増大が防止され
る。
【００１２】請求項３に記載のゲート絶縁膜形成方法
は、請求項１又は２に記載のゲート絶縁膜形成方法にお
いて、上記各膜を形成する工程を移行する期間中、上記
雰囲気を不活性ガスに切り替えることを特徴とする。
【００１３】この請求項３のゲート絶縁膜形成方法で
は、上記各膜を形成する工程を移行する期間中、上記雰
囲気が不活性ガスに切り替えられるので、その期間中の
わずかな酸化が抑制される。したがって、各膜の膜厚バ
ラツキが小さくなり、酸窒化膜の窒素濃度のバラツキも
低減される。また、上記期間中、上記雰囲気から既に形
成された膜中に混入する水素原子も少なくなるので、界
面準位の生成や電子捕獲等の水素に起因した素子劣化が
抑制される。
【００１４】請求項４に記載のゲート絶縁膜形成方法
は、請求項１又は２に記載のゲート絶縁膜形成方法にお
いて、上記第１のシリコン酸化膜を形成する工程で、上
記ウェーハを加熱する温度を３００℃以上７００℃以下
に設定することを特徴とする。
【００１５】この請求項４のゲート絶縁膜形成方法によ
れば、上記第１のシリコン酸化膜を形成する工程で、上
記ウェーハを加熱する温度が７００℃以下に設定される
ので、シリコン表面の酸化が緩やかに行われる。したが
って、上記第１のシリコン酸化膜と下地のシリコンとの
界面がさらに平坦になり、上記第１のシリコン酸化膜の
膜厚がさらに均一になる。なお、下限温度を３００℃と
する理由は酸化速度を実用レベルにするためである。
【００１６】請求項５に記載のゲート絶縁膜形成方法
は、請求項１又は２に記載のゲート絶縁膜形成方法にお
いて、上記各シリコン酸化膜を形成する工程で、上記雰
囲気の圧力を大気圧よりも低く設定することを特徴とす
る。
【００１７】この請求項５のゲート絶縁膜形成方法によ
れば、上記各シリコン酸化膜が１原子層毎に層状に形成
され得る。これにより界面の平坦性と酸化膜厚の均一性
が確保できる。また、後工程で形成する酸窒化膜の膜厚
バラツキや窒素濃度バラツキが低減される。
【００１８】請求項６に記載のゲート絶縁膜形成方法
は、請求項１又は２に記載のゲート絶縁膜形成方法にお
いて、上記第１のシリコン酸化膜を形成する工程で、上
記雰囲気として水蒸気、オゾン、または水蒸気若しくは
オゾン含む酸素を用いることを特徴とする。
【００１９】この請求項６のゲート絶縁膜形成方法で
は、上記第１のシリコン酸化膜を形成する工程で、上記
雰囲気として水蒸気(Ｈ2Ｏ)、オゾン(Ｏ3)、または水蒸
気若しくはオゾン含む酸素(Ｈ2Ｏ／Ｏ2,Ｏ3／Ｏ2)を用
いるので、酸素分子のみで酸化を行う場合に比して、小
粒径の酸化種の存在により第１のシリコン酸化膜が緻密
に形成される。これとともに、第１のシリコン酸化膜と
下地のシリコンとの界面の平坦性が良くなる。したがっ
て、後工程で形成する酸窒化膜の膜厚バラツキや窒素濃
度バラツキが低減される。
【００２０】請求項７に記載のゲート絶縁膜形成方法
は、請求項２に記載のゲート絶縁膜形成方法において、
上記第１の酸窒化膜を形成する工程で、上記雰囲気とし
て、一酸化窒素、一酸化二窒素、二酸化窒素、及びアン
モニアの中から選ばれた単体ガスまたは混合ガスを用い
ることを特徴とする。
【００２１】この請求項７のゲート絶縁膜形成方法で
は、上記第１の酸窒化膜を形成する工程で、上記雰囲気
として、一酸化窒素(ＮＯ)、一酸化二窒素(Ｎ2Ｏ)、二
酸化窒素(ＮＯ2)、及びアンモニア(ＮＨ3)の中から選ば
れた単体ガスまたは混合ガスを用いるので、第１の酸窒
化膜が容易に形成される。
【００２２】なお、第１、第２の酸窒化膜のうちシリコ
ン表面から遠い側の第１の酸窒化膜において、アンモニ
アを用いた窒化に起因する電子捕獲が起こったとして
も、素子特性に殆ど影響を及ぼすことがない。したがっ
て、第１の酸窒化膜を形成するための雰囲気として、ア
ンモニアを用いても良い。特に、雰囲気をアンモニアか
らなる単体ガスとして、第１の酸窒化膜ではなくシリコ
ン窒化膜を形成するようにしても良い。
【００２３】請求項８に記載のゲート絶縁膜形成方法
は、請求項１又は２に記載のゲート絶縁膜形成方法にお
いて、上記各酸窒化膜を形成する工程で、上記雰囲気と
して、一酸化窒素、一酸化二窒素、及び二酸化窒素の中
から選ばれた単体ガスまたは混合ガスを用いることを特
徴とする。
【００２４】この請求項８のゲート絶縁膜形成方法で
は、上記各酸窒化膜を形成する工程で、上記雰囲気とし
て、一酸化窒素(ＮＯ)、一酸化二窒素(Ｎ2Ｏ)、及び二
酸化窒素(ＮＯ2)の中から選ばれた単体ガスまたは混合
ガスを用いるので、各酸窒化膜が容易に形成される。
【００２５】請求項９に記載のゲート絶縁膜形成方法
は、請求項１又は２に記載のゲート絶縁膜形成方法にお
いて、上記第２のシリコン酸化膜または上記第２及び第
３のシリコン酸化膜を形成する工程で、上記雰囲気とし
てオゾンまたはオゾンを含む酸素を用いることを特徴と
する。
【００２６】この請求項９のゲート絶縁膜形成方法で
は、上記第２のシリコン酸化膜または上記第２及び第３
のシリコン酸化膜を形成する工程で、上記雰囲気として
オゾン(Ｏ3)またはオゾン(Ｏ3)を含む酸素ガス(Ｏ3／Ｏ
2)を用いる。オゾンから解離した単原子状酸素は、酸素
分子に比して酸窒化膜中の窒素原子の存在の影響をあま
り受けることなく、酸窒化膜中を容易に拡散し、かつシ
リコンと容易に反応する。したがって、既に形成されて
いる酸窒化膜の窒素濃度バラツキの影響をあまり受ける
ことなく、上記第２のシリコン酸化膜または上記第２及
び第３のシリコン酸化膜が均一な膜厚に形成される。
【００２７】なお、上記雰囲気として水蒸気（Ｈ2Ｏ）
を用いると、拡散係数は大きいが、形成される膜と下地
のシリコンとの界面付近に多量の電子トラップが形成さ
れるため、素子の長期的信頼性の点で好ましくない。
【００２８】請求項１０に記載のゲート絶縁膜形成方法
は、請求項１又は２に記載のゲート絶縁膜形成方法にお
いて、上記第２のシリコン酸化膜または上記第２及び第
３のシリコン酸化膜を形成する工程で、上記雰囲気の圧
力を大気圧よりも低く設定するとともに、上記ウェーハ
を加熱する温度を７００℃以上１２００℃以下に設定す
ることを特徴とする。
【００２９】この請求項１０のゲート絶縁膜形成方法で
は、上記第２のシリコン酸化膜または上記第２及び第３
のシリコン酸化膜を形成する工程で、上記ウェーハを加
熱する温度を７００℃以上に設定しているので、酸化種
の酸窒化膜中における拡散係数がさらに大きくなる。し
たがって、既に形成されている酸窒化膜の窒素濃度バラ
ツキの影響をあまり受けることなく、上記第２のシリコ
ン酸化膜または上記第２及び第３のシリコン酸化膜が均
一な膜厚に形成される。
【００３０】なお、上記雰囲気の圧力を大気圧よりも低
く設定する理由は、適切な酸化速度を維持しつつ、加熱
温度を高温化するためである。また、上記ウェーハを加
熱する上限温度を１２００℃に設定する理由は、酸化速
度があまりに大きくなるのを抑えるためである。
【００３１】請求項１１に記載のゲート絶縁膜形成方法
は、請求項２に記載のゲート絶縁膜形成方法において、
上記第１の酸窒化膜を形成する工程と上記第２の酸窒化
膜を形成する工程とで、形成される第１の酸窒化膜の窒
素濃度が第２の酸窒化膜の窒素濃度よりも大きくなるよ
うに、上記雰囲気の圧力、または上記ウェーハを加熱す
る温度若しくは時間を変えることを特徴とする。
【００３２】この請求項１１のゲート絶縁膜形成方法で
は、第１の酸窒化膜の窒素濃度が第２の酸窒化膜の窒素
濃度よりも大きくなる。シリコンの表面から遠い側の第
１の酸窒化膜の窒素濃度が比較的大きくなるので、いわ
ゆるボロンの突き抜けや層間絶縁膜からの水素の拡散に
関連したホットキャリアによる素子劣化の増大が効果的
に防止される。また、第２の酸窒化膜の窒素濃度が比較
的低くなるので、酸窒化に伴う上述の問題、すなわちＳ
i／ＳiＯ2界面の歪みの変化や、Ｓi2＝ＮＨなどの窒素
が関与する化学種に起因する正孔トラップの増加、ある
いはＭＯＳ界面に垂直な方向の電界が低い領域でのキャ
リア移動度の低下などが抑えられる。
【００３３】請求項１２に記載のゲート絶縁膜形成方法
は、不活性ガスからなる雰囲気中で、ウェーハのシリコ
ンからなる表面を洗浄して清浄かつ自然酸化膜の無い状
態にする工程(a)と、上記ウェーハを大気に曝すことな
く上記雰囲気を窒素を含まない酸化性ガスに置換し、こ
の雰囲気中で上記ウェーハを加熱して、上記シリコンか
らなる表面に第１のシリコン酸化膜を形成する工程(b)
と、上記雰囲気をアンモニアからなる単体ガスに置換
し、この雰囲気中で上記ウェーハを加熱して、上記第１
のシリコン酸化膜と下地のシリコンとの間にシリコン窒
化膜を形成する工程(c)と、上記雰囲気を窒素を含まな
い酸化性ガスに置換し、この雰囲気中で上記ウェーハを
加熱して、上記シリコン窒化膜と下地のシリコンとの間
に第２のシリコン酸化膜を形成する工程(d)と、上記雰
囲気を窒素を含む酸化性ガスに置換し、この雰囲気中で
上記ウェーハを加熱して、上記第２のシリコン酸化膜と
下地のシリコンとの間に第２の酸窒化膜を形成する工程
(e)と、上記雰囲気を窒素を含まない酸化性ガスに置換
し、この雰囲気中で上記ウェーハを加熱して、上記第２
の酸窒化膜と下地のシリコンとの間に第３のシリコン酸
化膜を形成する工程(g)とを有することを特徴とする。
【００３４】この請求項１２のゲート絶縁膜形成方法で
は、請求項２における第１の酸窒化膜に代えてシリコン
窒化膜を形成しているが、請求項２と同じ作用効果を奏
することができる。上記シリコン窒化膜は、アンモニア
からなる単体ガスを用いているので容易に形成すること
ができる。なお、上記シリコン窒化膜は第２の酸窒化膜
よりもシリコン表面から遠い側にあるので、上記シリコ
ン窒化膜においてアンモニアを用いた窒化に起因する電
子捕獲が起こったとしても、素子特性に殆ど影響を及ぼ
すことがない。
【００３５】
【発明の実施の形態】以下、この発明の実施の形態を詳
細に説明する。
【００３６】まず、この発明のゲート絶縁膜形成方法を
実施するために好適な装置について説明する。図９はそ
のような装置の構成を概略的に示している。
【００３７】この装置は、処理前・カセット室１１３
と、洗浄室１１４と、酸化・酸窒化用チャンバ１１５
と、処理後・カセット室１１６とを備えている。処理前
・カセット室１１３と処理後・カセット室１１６にはそ
れぞれキャリア１１１，１１９を載置するためのステー
ジ１１２Ａ，１１２Ｄが設けられ、洗浄室１１４と酸化
・酸窒化用チャンバ１１５にはそれぞれウェーハ１１０
を載置又は保持するためのステージ（又はウェーハホル
ダ）１１２Ｂ，１１２Ｃが設けられている。各室１１
３，１１４，１１５，１１６の間はそれぞれ通路１１７
Ａ，１１７Ｂ，１１７Ｃによって連結されており、各通
路１１７Ａ，１１７Ｂ，１１７Ｃには、各室１１３，１
１４，１１５，１１６内の圧力及び雰囲気を独立に制御
できるように、それぞれ通路を遮断できるバルブ１１８
Ａ，１１８Ｂ，１１８Ｃが取り付けられている。なお、
この装置は、ウェーハ１１０を１枚毎に処理するもので
も、複数枚毎に処理するものでも良い。
【００３８】バルブ１１８Ａを閉じた状態で処理前・カ
セット室１１３が開放され、ウェーハ１１０はキャリア
１１１に入れられた状態で処理前・カセット室１１３内
に置かれる。その状態で、窒素ガスあるいはアルゴン・
ガス等の不活性ガスで置換するか、または高真空にする
ことにより、処理前カセット室１１３内が、酸素や水分
を極力低減した雰囲気（具体的には、１０12cm-3以下、
好ましくは１０11cm-3以下の分子濃度）にされる。
【００３９】洗浄室１１４内を窒素ガスあるいはアルゴ
ン・ガス等の不活性ガスで置換するか、または高真空に
することにより、酸素や水分を極力低減した雰囲気（具
体的には、１０12cm-3以下、好ましくは１０11cm-3以下
の分子濃度）にされた後、処理前カセット室１１３に置
かれたウェーハ１１０は、通路１１７Ｂを通して洗浄室
１１４内に転送される。洗浄室１１４では、湿式あるい
は乾式で洗浄が行われて、ウェーハ１１０のシリコン表
面が清浄かつ自然酸化膜が無い状態にされる。なお、湿
式洗浄または常圧の乾式洗浄の場合は、洗浄室１１４内
を不活性ガス雰囲気とするので、処理前・カセット室１
１３も不活性ガスで置換しておく。低圧の乾式洗浄の場
合、洗浄室１１４は真空となるので、処理前・カセット
室１１３も真空にしておく。
【００４０】洗浄処理後、ウェーハ１１０は通路１１７
Ｂを通して酸化・酸窒化用チャンバ１１５に転送され
る。したがって、転送前に予め、酸化・酸窒化用チャン
バ１１５内を、窒素ガスあるいはアルゴン・ガス等の不
活性ガスで置換するか、または高真空にすることによ
り、酸素や水分を極力低減した雰囲気（具体的には、１
０12cm-3以下、好ましくは１０11cm-3以下の分子濃度）
にしておく。洗浄室１１４と酸化・酸窒化用チャンバ１
１５とをいずれも不活性ガス雰囲気または高真空にして
おくことによって、清浄かつ自然酸化膜の無い状態のウ
ェーハ１１０を、大気に曝すことなく酸化・酸窒化用チ
ャンバ１１５に収容することができる。酸化・酸窒化用
チャンバ１１５は、抵抗加熱型あるいはランプ加熱式い
ずれでも良い。なお、酸化・酸窒化用チャンバ１１５
は、低圧でも酸化・酸窒化ができるものである。さら
に、酸化・酸窒化用チャンバ１１５が１枚毎に処理する
ものである場合、チャンバ容積が小さいので、雰囲気の
切換が高速にできて、膜厚制御性が向上する。
【００４１】酸化・酸窒化処理後、ウェーハ１１０は通
路１１７Ｃを通して処理後・カセット室１１６に転送さ
れる。ウェーハ１１０は、バルブ１１８Ｃを閉じて処理
後・カセット室１１６を常圧にした状態で外に取り出さ
れる。
【００４２】なお、この装置は、ゲート絶縁膜形成（酸
化・酸窒化）までの処理を行うようになっているが、こ
れに限られるものではない。酸化・酸窒化用チャンバ１
１５と処理後・カセット室１１６との間に、通路（バル
ブを有する）を介してＣＶＤ(化学気相成長)用チャンバ
を取りつけることにより、ウェーハ１１０を大気に曝す
ことなく、ゲート電極形成までの処理を行うことが可能
となる。
【００４３】（第１の実施形態）図１(a)〜(c)はこの実
施形態でゲート絶縁膜を形成する場合の工程途中のウェ
ーハ断面を示し、図５はその加熱サイクルを示してい
る。この実施形態では、酸化・酸窒化用チャンバ１１５
として抵抗加熱型酸化炉（反応管）を用いており、加熱
サイクルは縦軸に炉内温度、横軸に処理時間をとって示
している。ウェーハとしては単結晶シリコン基板１を用
いている。以下、図１(a)〜(c)、図５および図９を適宜
参照しながら、この実施形態のゲート絶縁膜形成方法を
説明する。
【００４４】 まず、シリコン基板１を処理前カセッ
ト室１１３から洗浄室１１４に転送する。洗浄室１１４
内で、予め窒素ガス(Ｎ2)あるいはアルゴン・ガス(Ａr)
等の不活性ガスで置換するか、または１０-4〜１０-6Ｐ
aの高真空にすることにより、酸素や水分を極力低減し
た雰囲気中において、図１(a)に示すシリコン基板１の
表面１ａを洗浄する。これにより、シリコン基板１の表
面１ａを清浄かつ自然酸化膜の無い状態にする。続い
て、洗浄室１１４から通路１１７Ａを通して、予め洗浄
室１１４と同じ雰囲気にしておいた酸化・酸窒化用の反
応管１１５内にシリコン基板１を転送して設置する。
【００４５】 次に、反応管１１５内の酸素や水分を
極力排除した雰囲気中にシリコン基板１を保持した状態
で、炉内温度を上昇させる(図５のＶ１)。これにより、
昇温時の酸化による膜質の良くない酸化膜の形成が抑制
され、清浄かつ自然酸化膜のないシリコン表面を維持で
きる。なお、炉内温度は７００℃以下なので、窒素ガス
雰囲気であっても、シリコン基板１の表面は窒化しな
い。引き続き、３００〜７００℃の温度で、反応管１１
５内の雰囲気を窒素を含まない酸化性ガスに置換して、
図１(a)に示すように、シリコン基板１の表面１ａに第
１のシリコン酸化膜２を形成する(図５のＨ１)。自然酸
化膜のないシリコン表面１ａに第１のシリコン酸化膜２
を形成するので、第１のシリコン酸化膜２の膜厚を均一
にすることができ、第１のシリコン酸化膜２と下地のシ
リコン１との界面１ａを平坦にすることができる。ま
た、加熱温度を７００℃以下に設定することにより、シ
リコン表面１ａの酸化を緩やかに行うことができる。特
に、雰囲気の圧力を１Ｐa以下の低圧に設定することに
より、１原子層毎に層状に酸化することができる。さら
に、上記雰囲気を水蒸気(Ｈ2Ｏ)、オゾン(Ｏ3)、または
これらを含む酸素ガス(Ｈ2Ｏ／Ｏ2,Ｏ3／Ｏ2)とするこ
とにより、酸素分子のみで酸化を行う場合に比して、小
粒径の酸化種の存在により第１のシリコン酸化膜２を緻
密に形成できる。これとともに、第１のシリコン酸化膜
２と下地のシリコン１との界面１ａの平坦性をさらに良
くすることができる。なお、これらの雰囲気では、酸化
速度が大きいので、層状に酸化するためには、１Ｐa以
下の低圧に設定する必要がある。
【００４６】このようにして、第１のシリコン酸化膜２
の膜厚バラツキを小さくし、かつ第１のシリコン酸化膜
２と下地のシリコン１との界面１ａを平坦にすることが
できる。なお、所望の全絶縁膜厚を得るには、主にこの
酸化での圧力、時間を調節する。
【００４７】 次に、反応管１１５内の雰囲気を、酸
素や水分を極力低減した窒素ガス(Ｎ2)あるいはアルゴ
ン・ガス(Ａr)等の不活性ガスに置換し、炉内温度を上
昇させる(図５のＶ２)。これにより、工程移行期間中の
わずかな酸化を抑制できる。したがって、次に形成する
酸窒化膜の膜厚バラツキや窒素濃度バラツキを小さくで
きるだけでなく、既に形成された第１のシリコン酸化膜
２中に混入する水素原子も少なくなるので、界面準位の
生成や電子捕獲等の水素に起因した素子劣化も抑制でき
る。
【００４８】引き続いて、９００〜１１００℃の温度
で、反応管１１５内の雰囲気を窒素を含む酸化性ガスに
置換して、図１(b)に示すように、第１のシリコン酸化
膜２と下地のシリコン１との間に第１の酸窒化膜３（膜
厚１〜５nm）を形成する(図５のＨ２)。上記雰囲気とし
ては一酸化窒素(ＮＯ)、一酸化二窒素(Ｎ2Ｏ)、二酸化
窒素(ＮＯ2)などを用いる。雰囲気の圧力は、常圧でも
低圧でも良い。なお、第１の酸窒化膜３の膜厚は、０．
５〜３原子％の窒素濃度を実現するのに適切である。
【００４９】上述のように第１のシリコン酸化膜２の膜
厚バラツキを小さくし、かつ第１のシリコン酸化膜２と
下地のシリコン１との界面１ａを平坦にしているので、
第１の酸窒化膜３の膜厚バラツキや窒素濃度バラツキを
小さくすることができる。
【００５０】 次に、反応管１１５内の雰囲気を、酸
素や水分を極力低減した窒素ガス(Ｎ2)あるいはアルゴ
ン・ガス(Ａr)等の不活性ガスに置換し、炉内温度を下
降させる(図５のＶ３)。これにより、工程移行期間中の
わずかな酸化を抑制できる。
【００５１】引き続いて、７００〜８５０℃の温度で、
反応管１１５内の雰囲気を窒素を含まない酸化性ガスに
置換して、図１（ｃ）に示すように、第１の酸窒化膜３
と下地のシリコン１との間に第２のシリコン酸化膜４
（膜厚１〜５nm）を形成する(図５のＨ３)。上記雰囲気
としてはオゾン(Ｏ3)またはオゾン(Ｏ3)を含む酸素ガス
(Ｏ3／Ｏ2)を用い、上記雰囲気の圧力を１Ｐa以下の低
圧に設定する。なお、第２のシリコン酸化膜４の膜厚
は、酸窒化により増大した正孔トラップを低減するのに
適切であり、酸化温度はこの膜厚範囲で良好な膜質が得
られる温度範囲となっている。
【００５２】上述のように第１のシリコン酸化膜２の膜
厚バラツキを小さくし、第１の酸窒化膜３の膜厚バラツ
キおよび窒素濃度バラツキを小さくしているので、第２
のシリコン酸化膜４の膜厚バラツキを小さくすることが
でき、第２のシリコン酸化膜４と下地のシリコン１との
界面１ａも平坦に仕上げることができる。
【００５３】また、上記雰囲気中のオゾンから解離した
単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原
子の存在の影響をあまり受けることなく、酸窒化膜中を
容易に拡散し、かつシリコンと容易に反応する。したが
って、既に形成されている酸窒化膜３の窒素濃度バラツ
キの影響をあまり受けることなく、第２のシリコン酸化
膜４を均一な膜厚に形成することができる。なお、上記
雰囲気の圧力を１Ｐa以下の低圧に設定する理由は、酸
化種の拡散係数を低下させずに酸化速度を低下させて膜
厚制御性を向上させるためである。
【００５４】 この後、反応管１１５内の雰囲気を、
酸素や水分を極力低減した窒素ガス(Ｎ2)あるいはアル
ゴン・ガス(Ａr)等の不活性ガスで置換し、炉内温度を
下降させる(図５のＶ４)。十分に降温した後、反応管１
１５から通路１１７Ｃを通して処理後・カセット室１１
６にシリコン基板１を転送し、バルブ１１８Ｃを閉じて
処理後・カセット室１１６を常圧にした状態でシリコン
基板１を外に取り出す。これで、ゲート絶縁膜の形成が
完了する。
【００５５】このようにして、第１及び第２のシリコン
酸化膜２，４の膜厚バラツキを小さくし、第１の酸窒化
膜３の膜厚バラツキや窒素濃度バラツキを小さくし、か
つ第２のシリコン酸化膜４と下地のシリコン１との界面
１ａを平坦にしているので、従来に比してゲート絶縁膜
全体としての膜厚バラツキを小さくすることができ、ゲ
ート絶縁膜の絶縁破壊耐圧を向上させることができる。
また、ゲート絶縁膜全体の膜厚均一性や界面平坦性を損
なう事なく、第２のシリコン酸化膜４の膜厚を１nm以上
に設定できるので、Ｓi／ＳiＯ2界面の歪みの変化やＳi
2＝ＮＨなどの窒素が関与する化学種に起因する正孔ト
ラップの増加、あるいはＭＯＳ界面に垂直な方向の電界
が低い領域でのキャリア移動度の低下などの酸窒化に伴
う種々の問題を解決することができる。
【００５６】（第２の実施形態）図２(a)〜(c)はこの実
施形態でゲート絶縁膜を形成する場合の工程途中のウェ
ーハ断面を示し、図６はその加熱サイクルを示してい
る。この実施形態では、酸化・酸窒化用チャンバ１１５
としてランプ加熱型酸化炉（反応管）を用いており、加
熱サイクルは縦軸にウェーハ温度（オプティカル・パイ
ロメータ等で測定する）、横軸に処理時間をとって示し
ている。ウェーハとしては単結晶シリコン基板１１を用
いている。以下、図２(a)〜(c)、図６および図９を適宜
参照しながら、この実施形態のゲート絶縁膜形成方法を
説明する。
【００５７】 まず、シリコン基板１１を処理前カセ
ット室１１３から洗浄室１１４に転送する。洗浄室１１
４内で、予め窒素ガス(Ｎ2)あるいはアルゴン・ガス(Ａ
r)等の不活性ガスで置換するか、または１０-4〜１０-6
Ｐaの高真空にすることにより、酸素や水分を極力低減
した雰囲気中において、図２(a)に示すシリコン基板１
１の表面１１ａを洗浄する。これにより、シリコン基板
１１の表面１１ａを清浄かつ自然酸化膜の無い状態にす
る。続いて、洗浄室１１４から通路１１７Ａを通して、
予め洗浄室１１４と同じ雰囲気にしておいた酸化・酸窒
化用の反応管１１５内にシリコン基板１１を転送して設
置する。
【００５８】 次に、反応管１１５内のその雰囲気中
にシリコン基板１１を保持した状態で、シリコン基板１
１をランプ加熱して昇温する(図６のＶ１)。これによ
り、昇温時の酸化による膜質の良くない酸化膜の形成が
抑制され、清浄かつ自然酸化膜のないシリコン表面を維
持できる。なお、炉内温度は７００℃以下なので、窒素
ガス雰囲気であっても、シリコン基板１１の表面は窒化
しない。また、ランプ加熱型酸化炉によれば、抵抗加熱
型酸化炉に比して短時間で昇温（および降温）ができる
ので、さらに酸化を抑制することができる。引き続き、
３００〜７００℃の温度で、反応管１１５内の雰囲気を
窒素を含まない酸化性ガスに置換して、図２(a)に示す
ように、シリコン基板１１の表面１１ａに第１のシリコ
ン酸化膜１２を形成する(図６のＨ１)。自然酸化膜のな
いシリコン表面１１ａに第１のシリコン酸化膜１２を形
成するので、第１のシリコン酸化膜１２の膜厚を均一に
することができ、第１のシリコン酸化膜１２と下地のシ
リコン１１との界面１１ａを平坦にすることができる。
また、加熱温度を７００℃以下に設定することにより、
シリコン表面１１ａの酸化を緩やかに行うことができ
る。特に、雰囲気の圧力を１Ｐa以下の低圧に設定する
ことにより、１原子層毎に層状に酸化することができ
る。さらに、上記雰囲気を水蒸気(Ｈ2Ｏ)、オゾン
(Ｏ3)、またはこれらを含む酸素ガス(Ｈ2Ｏ／Ｏ2,Ｏ3／
Ｏ2)とすることにより、酸素分子のみで酸化を行う場合
に比して、小粒径の酸化種の存在により第１のシリコン
酸化膜１２を緻密に形成できる。これとともに、第１の
シリコン酸化膜１２と下地のシリコン１１との界面１１
ａの平坦性をさらに良くすることができる。なお、これ
らの雰囲気では、酸化速度が大きいので、層状に酸化す
るためには、１Ｐa以下の低圧に設定する必要がある。
【００５９】このようにして、第１のシリコン酸化膜１
２の膜厚バラツキを小さくし、かつ第１のシリコン酸化
膜１２と下地のシリコン１１との界面１１ａを平坦にす
ることができる。なお、所望の全絶縁膜厚を得るには、
主にこの酸化での圧力、時間を調節する。
【００６０】 次に、反応管１１５内の雰囲気を、酸
素や水分を極力低減した窒素ガス(Ｎ2)あるいはアルゴ
ン・ガス(Ａr)等の不活性ガスに置換し、シリコン基板
１１を空冷で降温した後、再度ランプ加熱して昇温する
(図６のＶ２)。これにより、工程移行期間中のわずかな
酸化を抑制できる。したがって、次に形成する酸窒化膜
の膜厚バラツキや窒素濃度バラツキを小さくできるだけ
でなく、既に形成された第１のシリコン酸化膜１２中に
混入する水素原子も少なくなるので、界面準位の生成や
電子捕獲等の水素に起因した素子劣化も抑制できる。ま
た、ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉に
比して短時間で昇温および降温ができるので、さらに酸
化を抑制でき、水素原子の混入も少なくすることができ
る。
【００６１】引き続いて、１０００〜１２００℃の温度
で、反応管１１５内の雰囲気を窒素を含む酸化性ガスに
置換して、図２(b)に示すように、第１のシリコン酸化
膜１２と下地のシリコン１１との間に第１の酸窒化膜１
３（膜厚１〜５nm）を形成する(図６のＨ２)。上記雰囲
気としては一酸化窒素(ＮＯ)、一酸化二窒素(Ｎ2Ｏ)、
二酸化窒素(ＮＯ2)などを用いる。雰囲気の圧力は、常
圧でも低圧でも良い。なお、第１の酸窒化膜１３の膜厚
は、０．５〜３原子％の窒素濃度を実現するのに適切で
ある。
【００６２】上述のように第１のシリコン酸化膜１２の
膜厚バラツキを小さくし、かつ第１のシリコン酸化膜１
２と下地のシリコン１１との界面１１ａを平坦にしてい
るので、第１の酸窒化膜１３の膜厚バラツキや窒素濃度
バラツキを小さくすることができる。
【００６３】 次に、反応管１１５内の雰囲気を、酸
素や水分を極力低減した窒素ガス(Ｎ2)あるいはアルゴ
ン・ガス(Ａr)等の不活性ガスに置換し、シリコン基板
１１を空冷で降温した後、再度ランプ加熱して昇温する
(図６のＶ３)。これにより、工程移行期間中のわずかな
酸化を抑制できる。
【００６４】引き続いて、７００〜１０００℃の温度
で、反応管１１５内の雰囲気を窒素を含まない酸化性ガ
スに置換して、図２(c)に示すように、第１の酸窒化膜
１３と下地のシリコン１１との間に第２のシリコン酸化
膜１４（膜厚１〜５nm）を形成する(図６のＨ３)。上記
雰囲気としてはオゾン(Ｏ3)またはオゾン(Ｏ3)を含む酸
素ガス(Ｏ3／Ｏ2)を用い、上記雰囲気の圧力を１Ｐa以
下の低圧に設定する。なお、第２のシリコン酸化膜１４
の膜厚は、酸窒化により増大した正孔トラップを低減す
るのに適切であり、酸化温度はこの膜厚範囲で良好な膜
質が得られる温度範囲となっている。
【００６５】上述のように第１のシリコン酸化膜１２の
膜厚バラツキを小さくし、第１の酸窒化膜１３の膜厚バ
ラツキおよび窒素濃度バラツキを小さくしているので、
第２のシリコン酸化膜１４の膜厚バラツキを小さくする
ことができ、第２のシリコン酸化膜１４と下地のシリコ
ン１１との界面１１ａも平坦に仕上げることができる。
【００６６】また、上記雰囲気中のオゾンから解離した
単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原
子の存在の影響をあまり受けることなく、酸窒化膜中を
容易に拡散し、かつシリコンと容易に反応する。したが
って、既に形成されている酸窒化膜１３の窒素濃度バラ
ツキの影響をあまり受けることなく、第２のシリコン酸
化膜１４を均一な膜厚に形成することができる。なお、
上記雰囲気の圧力を１Ｐa以下の低圧に設定する理由
は、酸化種の拡散係数を低下させずに酸化速度を低下さ
せて膜厚制御性を向上させるためである。
【００６７】 この後、反応管１１５内の雰囲気を、
酸素や水分を極力低減した窒素ガス(Ｎ2)あるいはアル
ゴン・ガス(Ａr)等の不活性ガスで置換し、シリコン基
板１１を空冷して降温する(図６のＶ４)。十分に降温し
た後、反応管１１５から通路１１７Ｃを通して処理後・
カセット室１１６にシリコン基板１１を転送し、バルブ
１１８Ｃを閉じて処理後・カセット室１１６を常圧にし
た状態でシリコン基板１１を外に取り出す。これで、ゲ
ート絶縁膜の形成が完了する。
【００６８】このようにして、第１及び第２のシリコン
酸化膜１２，１４の膜厚バラツキを小さくし、第１の酸
窒化膜１３の膜厚バラツキや窒素濃度バラツキを小さく
し、かつ第２のシリコン酸化膜１４と下地のシリコン１
１との界面１１ａを平坦にしているので、従来に比して
ゲート絶縁膜全体としての膜厚バラツキを小さくするこ
とができ、ゲート絶縁膜の絶縁破壊耐圧を向上させるこ
とができる。また、ゲート絶縁膜全体の膜厚均一性や界
面平坦性を損なう事なく、第２のシリコン酸化膜４の膜
厚を１nm以上に設定できるので、Ｓi／ＳiＯ2界面の歪
みの変化やＳi2＝ＮＨなどの窒素が関与する化学種に起
因する正孔トラップの増加、あるいはＭＯＳ界面に垂直
な方向の電界が低い領域でのキャリア移動度の低下など
の酸窒化に伴う種々の問題を解決することができる。
【００６９】(第３の実施形態)図３(a)〜(c)はこの実施
携帯でゲート絶縁膜を形成する場合の工程途中のウェー
ハ断面を示し、図７はその加熱サイクルを示している。
この実施形態では、酸化・酸窒化用チャンバ１１５とし
て抵抗加熱型酸化炉（反応管）を用いており、加熱サイ
クルは縦軸に炉内温度、横軸に処理時間をとって示して
いる。ウェーハとしては単結晶シリコン基板２１を用い
ている。以下、図３(a)〜(c)、図７および図９を適宜参
照しながら、この実施形態のゲート絶縁膜形成方法を説
明する。
【００７０】 まず、シリコン基板２１を処理前カセ
ット室１１３から洗浄室１１４に転送する。洗浄室１１
４内で、予め窒素ガス(Ｎ2)あるいはアルゴン・ガス(Ａ
r)等の不活性ガスで置換するか、または１０-4〜１０-6
Ｐaの高真空にすることにより、酸素や水分を極力低減
した雰囲気中において、図３(a)に示すシリコン基板２
１の表面２１ａを洗浄する。これにより、シリコン基板
２１の表面２１ａを清浄かつ自然酸化膜の無い状態にす
る。続いて、洗浄室１１４から通路１１７Ａを通して、
予め洗浄室１１４と同じ雰囲気にしておいた酸化・酸窒
化用の反応管１１５内にシリコン基板２１を転送して設
置する。
【００７１】 次に、反応管１１５内のその雰囲気中
にシリコン基板２１を保持した状態で、炉内温度を上昇
させる(図７のＶ１)。これにより、昇温時の酸化による
膜質の良くない酸化膜の形成が抑制され、清浄かつ自然
酸化膜のないシリコン表面を維持できる。なお、炉内温
度は７００℃以下なので、窒素ガス雰囲気であっても、
シリコン基板２１の表面は窒化しない。引き続き、３０
０〜７００℃の温度で、反応管１１５内の雰囲気を窒素
を含まない酸化性ガスに置換して、図３(a)に示すよう
に、シリコン基板２１の表面２１ａに第１のシリコン酸
化膜２２を形成する(図７のＨ１)。自然酸化膜のないシ
リコン表面２１ａに第１のシリコン酸化膜２２を形成す
るので、第１のシリコン酸化膜２２の膜厚を均一にする
ことができ、第１のシリコン酸化膜２２と下地のシリコ
ン２１との界面２１ａを平坦にすることができる。ま
た、加熱温度を７００℃以下に設定することにより、シ
リコン表面２１ａの酸化を緩やかに行うことができる。
特に、雰囲気の圧力を１Ｐa以下の低圧に設定すること
により、１原子層毎に層状に酸化することができる。さ
らに、上記雰囲気を水蒸気(Ｈ2Ｏ)、オゾン(Ｏ3)、また
はこれらを含む酸素ガス(Ｈ2Ｏ／Ｏ2,Ｏ3／Ｏ2)とする
ことにより、酸素分子のみで酸化を行う場合に比して、
小粒径の酸化種の存在により第１のシリコン酸化膜２２
を緻密に形成できる。これとともに、第１のシリコン酸
化膜２２と下地のシリコン２１との界面２１ａの平坦性
をさらに良くすることができる。なお、これらの雰囲気
では、酸化速度が大きいので、層状に酸化するために
は、１Ｐa以下の低圧に設定する必要がある。
【００７２】このようにして、第１のシリコン酸化膜２
２の膜厚バラツキを小さくし、かつ第１のシリコン酸化
膜２２と下地のシリコン２１との界面２１ａを平坦にす
ることができる。なお、第１のシリコン酸化膜２２の膜
厚が０．３〜１．０nmとなるように、圧力、時間を調節
する。
【００７３】 次に、反応管１１５内の雰囲気を、酸
素や水分を極力低減した窒素ガス(Ｎ2)あるいはアルゴ
ン・ガス(Ａr)等の不活性ガスに置換し、炉内温度を上
昇させる(図７のＶ２)。引き続いて、９００〜１１００
℃の温度で、反応管１１５内の雰囲気を窒素を含む酸化
性ガスに置換して、図３(b)に示すように、第１のシリ
コン酸化膜２２と下地のシリコン２１との間に第１の酸
窒化膜２３（膜厚１〜５nm）を形成する(図７のＨ２)。
上記雰囲気としては一酸化窒素(ＮＯ)、一酸化二窒素
(Ｎ2Ｏ)、二酸化窒素(ＮＯ2)などを用いる。雰囲気の圧
力は、常圧でも低圧でも良い。なお、第１の酸窒化膜２
３の膜厚は、高い窒素濃度を実現する上で適切である。
【００７４】上述のように第１のシリコン酸化膜２２の
膜厚バラツキを小さくし、かつ第１のシリコン酸化膜２
２と下地のシリコン２１との界面２１ａを平坦にしてい
るので、第１の酸窒化膜２３の膜厚バラツキや窒素濃度
バラツキを小さくすることができる。
【００７５】なお、この第１の酸窒化膜２３は、後述す
る第２の酸窒化膜２５よりも最終的にシリコン表面２１
ａから遠い側に位置するので、上記雰囲気としてアンモ
ニア(ＮＨ3)を用いたとしても、アンモニアの水素基(-
Ｈ)に起因するキャリア捕獲は素子特性に影響を及ぼし
にくい。したがって、上記雰囲気としてアンモニア(Ｎ
Ｈ3)を用いても良い。特に、雰囲気をアンモニアからな
る単体ガスとして、第１の酸窒化膜２３ではなくシリコ
ン窒化膜を形成するようにしても良い。
【００７６】 次に、反応管１１５内の雰囲気を、酸
素や水分を極力低減した窒素ガス(Ｎ2)あるいはアルゴ
ン・ガス(Ａr)等の不活性ガスに置換し、炉内温度を下
降させる(図７のＶ３)。引き続いて、７００〜８５０℃
の温度で、反応管１１５内の雰囲気を窒素を含まない酸
化性ガスに置換して、図３(c)に示すように、第１の酸
窒化膜２３と下地のシリコン２１との間に第２のシリコ
ン酸化膜２４を形成する(図７のＨ３)。上記雰囲気とし
てはオゾン(Ｏ3)またはオゾン(Ｏ3)を含む酸素ガス(Ｏ3
／Ｏ2)を用い、上記雰囲気の圧力を１Ｐa以下の低圧に
設定する。
【００７７】上述のように第１のシリコン酸化膜２２の
膜厚バラツキを小さくし、第１の酸窒化膜２３の膜厚バ
ラツキおよび窒素濃度バラツキを小さくしているので、
第２のシリコン酸化膜２４の膜厚バラツキを小さくする
ことができ、第２のシリコン酸化膜２４と下地のシリコ
ン２１との界面２１ａも平坦に仕上げることができる。
【００７８】また、上記雰囲気中のオゾンから解離した
単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原
子の存在の影響をあまり受けることなく、酸窒化膜中を
容易に拡散し、かつシリコンと容易に反応する。したが
って、既に形成されている酸窒化膜２３の窒素濃度バラ
ツキの影響をあまり受けることなく、第２のシリコン酸
化膜２４を均一な膜厚に形成することができる。なお、
上記雰囲気の圧力を１Ｐa以下の低圧に設定する理由
は、酸化種の拡散係数を低下させずに酸化速度を低下さ
せて膜厚制御性を向上させるためである。この場合、比
較的低温で酸化を行っているので、窒素濃度プロファイ
ルの再分布は起こりにくい。なお、所望の全絶縁膜厚を
得るには、主にこの酸化での圧力、時間を調節する。
【００７９】 次に、上記と同様に、反応管１１５
内の雰囲気を、酸素や水分を極力低減した窒素ガス
(Ｎ2)あるいはアルゴン・ガス(Ａr)等の不活性ガスに置
換し、炉内温度を上昇させる(図７のＶ４)。引き続い
て、９００〜１１００℃の温度で、反応管１１５内の雰
囲気を窒素を含む酸化性ガスに置換して、図３(d)に示
すように、第２のシリコン酸化膜２４と下地のシリコン
２１との間に第２の酸窒化膜２５（膜厚１〜５nm）を形
成する(図７のＨ４)。上記雰囲気としては一酸化窒素
(ＮＯ)、一酸化二窒素(Ｎ2Ｏ)、二酸化窒素(ＮＯ2)など
を用いる。雰囲気の圧力は、常圧でも低圧でも良いが、
ここでは第１の酸窒化膜２３の窒素濃度よりも第２の酸
窒化膜２５の窒素濃度を低くするように、第１の酸窒化
膜２３形成時よりも、圧力あるいは温度を低く設定す
る。なお、第２の酸窒化膜２５の膜厚は、０．５〜３原
子％の窒素濃度を実現するのに適切である。
【００８０】上述のように第１のシリコン酸化膜２２の
膜厚バラツキを小さくし、第１の酸窒化膜２３の膜厚バ
ラツキや窒素濃度バラツキを小さくしているのに加え
て、第２のシリコン酸化膜２４の膜厚バラツキを小さく
し、かつ第２のシリコン酸化膜２４と下地のシリコン２
１との界面２１ａを平坦にしているので、第２の酸窒化
膜２５の膜厚バラツキや窒素濃度バラツキを小さくする
ことができる。
【００８１】 次に、上記と同様に、反応管１１５
内の雰囲気を、酸素や水分を極力低減した窒素ガス
(Ｎ2)あるいはアルゴン・ガス(Ａr)等の不活性ガスに置
換し、炉内温度を下降させる(図７のＶ５)。引き続い
て、７００〜８５０℃の温度で、反応管１１５内の雰囲
気を窒素を含まない酸化性ガスに置換して、図３(e)に
示すように、第２の酸窒化膜２５と下地のシリコン２１
との間に第３のシリコン酸化膜２６（膜厚１〜５nm）を
形成する(図７のＨ５)。上記雰囲気としてはオゾン
(Ｏ3)またはオゾン(Ｏ3)を含む酸素ガス(Ｏ3／Ｏ2)を用
い、上記雰囲気の圧力を１Ｐa以下の低圧に設定する。
なお、第３のシリコン酸化膜２６の膜厚は、酸窒化によ
り増大した正孔トラップを低減するのに適切であり、酸
化温度はこの膜厚範囲で良好な膜質が得られる温度範囲
となっている。
【００８２】上述のように第１及び第２のシリコン酸化
膜２２，２４の膜厚バラツキを小さくし、第１及び第２
の酸窒化膜２３，２５の膜厚バラツキや窒素濃度バラツ
キを小さくし、かつ第２の酸窒化膜２５と下地のシリコ
ン２１との界面２１ａを平坦にしているので、第３のシ
リコン酸化膜２６の膜厚バラツキや窒素濃度バラツキを
小さくすることができ、第３のシリコン酸化膜２６と下
地のシリコン２１との界面２１ａも平坦に仕上げること
ができる。
【００８３】また、上記雰囲気中のオゾンから解離した
単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原
子の存在の影響をあまり受けることなく、酸窒化膜中を
容易に拡散し、かつシリコンと容易に反応する。したが
って、既に形成されている酸窒化膜２３，２５の窒素濃
度バラツキの影響をあまり受けることなく、第３のシリ
コン酸化膜２６を均一な膜厚に形成することができる。
なお、上記雰囲気の圧力を１Ｐa以下の低圧に設定する
理由は、酸化種の拡散係数を低下させずに酸化速度を低
下させて膜厚制御性を向上させるためである。この場
合、通常の乾燥酸化に比べて、比較的低温で酸化を行っ
ているので、窒素濃度プロファイルの再分布は起こりに
くい。
【００８４】 この後、反応管１１５内の雰囲気を、
酸素や水分を極力低減した窒素ガス(Ｎ2)あるいはアル
ゴン・ガス(Ａr)等の不活性ガスで置換し、炉内温度を
下降させる(図７のＶ６)。十分に降温した後、反応管１
１５から通路１１７Ｃを通して処理後・カセット室１１
６にシリコン基板２１を転送し、バルブ１１８Ｃを閉じ
て処理後・カセット室１１６を常圧にした状態でシリコ
ン基板２１を外に取り出す。これで、ゲート絶縁膜の形
成が完了する。
【００８５】このようにして、第１、第２及び第３のシ
リコン酸化膜２２，２４，２６の膜厚バラツキを小さく
し、第１及び第２の酸窒化膜２３，２５の膜厚バラツキ
や窒素濃度バラツキを小さくし、かつ第３のシリコン酸
化膜２６と下地のシリコン２１との界面２１ａを平坦に
しているので、従来に比してゲート絶縁膜全体としての
膜厚バラツキを小さくすることができ、ゲート絶縁膜の
絶縁破壊耐圧を向上させることができる。また、ゲート
絶縁膜全体の膜厚均一性や界面平坦性を損なう事なく、
第２及び第３のシリコン酸化膜２４，２６の膜厚を１nm
以上に設定できるので、Ｓi／ＳiＯ2界面の歪みの変化
や、Ｓi2＝ＮＨなどの窒素が関与する化学種に起因する
正孔トラップの増加、あるいはＭＯＳ界面に垂直な方向
の電界が低い領域でのキャリア移動度の低下などの酸窒
化に伴う種々の問題を解決することができる。
【００８６】また、第１及び第２の酸窒化膜２３，２５
のうちシリコン表面２１ａから遠い側の第１の酸窒化膜
２３の窒素濃度を比較的大きくしているので、いわゆる
ボロンの突き抜けや層間絶縁膜からの水素の拡散が関連
したホットキャリアによる素子劣化の増大を効果的に防
止することができる。また、第２の酸窒化膜２５の窒素
濃度を比較的小さくしているので、酸窒化に伴う上述の
問題、すなわちＳi／ＳiＯ2界面の歪みの変化や、Ｓi2
＝ＮＨなどの窒素が関与する化学種に起因する正孔トラ
ップの増加、あるいはＭＯＳ界面に垂直な方向の電界が
低い領域でのキャリア移動度の低下などを効果的に抑え
ることができる。
【００８７】（第４の実施形態）図４(a)〜(e)はこの実
施形態でゲート絶縁膜を形成する場合の工程途中のウェ
ーハ断面を示し、図８はその加熱サイクルを示してい
る。この実施形態では、酸化・酸窒化用チャンバ１１５
としてランプ加熱型酸化炉（反応管）を用いており、加
熱サイクルは縦軸にウェーハ温度(オプティカル・パイ
ロメータ等で測定する)、横軸に処理時間をとって示し
ている。ウェーハとしては単結晶シリコン基板３１を用
いている。以下、図４(a）〜(e)、図８および図９を適
宜参照しながら、この実施形態のゲート絶縁膜形成方法
を説明する。
【００８８】 まず、シリコン基板３１を処理前カセ
ット室１１３から洗浄室１１４に転送する。洗浄室１１
４内で、予め窒素ガス(Ｎ2)あるいはアルゴン・ガス(Ａ
r)等の不活性ガスで置換するか、または１０-4〜１０-6
Ｐaの高真空にすることにより、酸素や水分を極力低減
した雰囲気中において、図４(a)に示すシリコン基板３
１の表面３１ａを洗浄する。これにより、シリコン基板
３１の表面３１ａを清浄かつ自然酸化膜の無い状態にす
る。続いて、洗浄室１１４から通路１１７Ａを通して、
予め洗浄室１１４と同じ雰囲気にしておいた酸化・酸窒
化用の反応管１１５内にシリコン基板３１を転送して設
置する。
【００８９】 次に、反応管１１５内のその雰囲気中
にシリコン基板３１を保持した状態で、シリコン基板３
１をランプ加熱して昇温させる(図８のＶ１)。これによ
り、昇温時の酸化が抑制され、清浄かつ自然酸化膜のな
いシリコン表面を維持できる。なお、炉内温度は７００
℃以下なので、窒素ガス雰囲気であっても、シリコン基
板１の表面は窒化しない。また、ランプ加熱型酸化炉に
よれば、抵抗加熱型酸化炉に比して短時間で昇温（およ
び降温）ができるので、さらに酸化を抑制することがで
きる。引き続き、３００〜７００℃の温度で、反応管１
１５内の雰囲気を窒素を含まない酸化性ガスに置換し
て、図４(a)に示すように、シリコン基板３１の表面３
１ａに第１のシリコン酸化膜３２を形成する(図８のＨ
１)。自然酸化膜のないシリコン表面３１ａに第１のシ
リコン酸化膜３２を形成するので、第１のシリコン酸化
膜３２の膜厚を均一にすることができ、第１のシリコン
酸化膜３２と下地のシリコン３１との界面３１ａを平坦
にすることができる。また、加熱温度を７００℃以下に
設定することにより、シリコン表面３１ａの酸化を緩や
かに行うことができる。特に、雰囲気の圧力を１Ｐa以
下の低圧に設定することにより、１原子層毎に層状に酸
化することができる。さらに、上記雰囲気を水蒸気(Ｈ2
Ｏ)、オゾン(Ｏ3)、またはこれらを含む酸素ガス(Ｈ2Ｏ
／Ｏ2,Ｏ3／Ｏ2)とすることにより、酸素分子のみで酸
化を行う場合に比して、小粒径の酸化種の存在により第
１のシリコン酸化膜３２を緻密に形成できる。これとと
もに、第１のシリコン酸化膜３２と下地のシリコン３１
との界面３１ａの平坦性をさらに良くすることができ
る。なお、これらの雰囲気では、酸化速度が大きいの
で、層状に酸化するためには、１Ｐa以下の低圧に設定
する必要がある。
【００９０】このようにして、第１のシリコン酸化膜３
２の膜厚バラツキを小さくし、かつ第１のシリコン酸化
膜３２と下地のシリコン３１との界面３１ａを平坦にす
ることができる。なお、第１のシリコン酸化膜３２の膜
厚が０．３〜１．０nmとなるように、圧力、時間を調節
する。
【００９１】 次に、反応管１１５内の雰囲気を、酸
素や水分を極力低減した窒素ガス(Ｎ2)あるいはアルゴ
ン・ガス(Ａr)等の不活性ガスに置換し、シリコン基板
３１を空冷で降温した後、再度ランプ加熱して昇温する
(図８のＶ２)。これにより、工程移行期間中のわずかな
酸化を抑制できる。したがって、次に形成する酸窒化膜
の膜厚バラツキや窒素濃度バラツキを小さくできるだけ
でなく、既に形成された第１のシリコン酸化膜３２中に
混入する水素原子も少なくなるので、界面準位の生成や
電子捕獲等の水素に起因した素子劣化も抑制できる。ま
た、ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉に
比して短時間で昇温および降温ができるので、さらに酸
化を抑制でき、水素原子の混入を少なくすることができ
る。
【００９２】引き続いて、１０００〜１２００℃の温度
で、反応管１１５内の雰囲気を窒素を含む酸化性ガスに
置換して、図４(b)に示すように、第１のシリコン酸化
膜３２と下地のシリコン３１との間に第１の酸窒化膜３
３（膜厚１〜５nm）を形成する(図８のＨ２)。上記雰囲
気としては一酸化窒素(ＮＯ)、一酸化二窒素(Ｎ2Ｏ)、
二酸化窒素(ＮＯ2)などを用いる。雰囲気の圧力は、常
圧でも低圧でも良い。なお、第１の酸窒化膜３３の膜厚
は、高い窒素濃度を実現する上で適切である。
【００９３】上述のように第１のシリコン酸化膜３２の
膜厚バラツキを小さくし、かつ第１のシリコン酸化膜３
２と下地のシリコン３１との界面３１ａを平坦にしてい
るので、第１の酸窒化膜３３の膜厚バラツキや窒素濃度
バラツキを小さくすることができる。
【００９４】なお、この第１の酸窒化膜３３は、後述す
る第２の酸窒化膜３５よりも最終的にシリコン表面３１
ａから遠い側に位置するので、上記雰囲気としてアンモ
ニア(ＮＨ3)を用いたとしても、アンモニアの水素基(-
Ｈ)に起因するキャリア捕獲は素子特性に影響を及ぼし
にくい。したがって、上記雰囲気としてアンモニア(Ｎ
Ｈ3)を用いても良い。特に、雰囲気をアンモニアからな
る単体ガスとして、第１の酸窒化膜３３ではなくシリコ
ン窒化膜を形成するようにしても良い。
【００９５】 次に、反応管１１５内の雰囲気を、酸
素や水分を極力低減した窒素ガス(Ｎ2)あるいはアルゴ
ン・ガス(Ａr)等の不活性ガスに置換し、シリコン基板
３１を空冷で降温した後、再度ランプ加熱して昇温する
(図６のＶ３)。これにより、工程移行期間中のわずかな
酸化を抑制できる。引き続いて、７００〜１０００℃の
温度で、反応管１１５内の雰囲気を窒素を含まない酸化
性ガスに置換して、図４(c)に示すように、第１の酸窒
化膜３３と下地のシリコン３１との間に第２のシリコン
酸化膜３４を形成する(図８のＨ３)。上記雰囲気として
はオゾン(Ｏ3)またはオゾン(Ｏ3)を含む酸素ガス(Ｏ3／
Ｏ2)を用い、上記雰囲気の圧力を１Ｐa以下の低圧に設
定する。
【００９６】上述のように第１のシリコン酸化膜３２の
膜厚バラツキを小さくし、第１の酸窒化膜３３の膜厚バ
ラツキおよび窒素濃度バラツキを小さくしているので、
第２のシリコン酸化膜３４の膜厚バラツキを小さくする
ことができ、第２のシリコン酸化膜３４と下地のシリコ
ン３１との界面３１ａも平坦に仕上げることができる。
【００９７】また、上記雰囲気中のオゾンから解離した
単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原
子の存在の影響をあまり受けることなく、酸窒化膜中を
容易に拡散し、かつシリコンと容易に反応する。したが
って、既に形成されている酸窒化膜３３の窒素濃度バラ
ツキの影響をあまり受けることなく、第２のシリコン酸
化膜３４を均一な膜厚に形成することができる。また、
ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉に比し
て高温短時間の酸化を行えるので、酸化種の拡散係数を
さらに大きくできる。したがって、既に形成されている
酸窒化膜３３の窒素濃度バラツキの影響をさらに少なく
することができ、第２のシリコン酸化膜３４をさらに均
一な膜厚に形成することができる。なお、上記雰囲気の
圧力を１Ｐa以下の低圧に設定する理由は、酸化種の拡
散係数を低下させずに酸化速度を低下させて膜厚制御性
を向上させるためである。この場合、通常の乾燥酸化に
比べて、比較的低温で酸化を行っているので、窒素濃度
プロファイルの再分布は起こりにくい。なお、所望の全
絶縁膜厚を得るには、主にこの酸化での圧力、時間を調
節する。
【００９８】 次に、上記と同様に、反応管１１５
内の雰囲気を、酸素や水分を極力低減した窒素ガス
(Ｎ2)あるいはアルゴン・ガス(Ａr)等の不活性ガスに置
換し、シリコン基板３１を空冷で降温した後、再度ラン
プ加熱して昇温する(図８のＶ４)。引き続いて、９００
〜１１００℃の温度で、反応管１１５内の雰囲気を窒素
を含む酸化性ガスに置換して、図４(d)に示すように、
第２のシリコン酸化膜３４と下地のシリコン３１との間
に第２の酸窒化膜３５（膜厚１〜５nm）を形成する(図
８のＨ４)。上記雰囲気としては一酸化窒素(ＮＯ)、一
酸化二窒素(Ｎ2Ｏ)、二酸化窒素(ＮＯ2)などを用いる。
雰囲気の圧力は、常圧でも低圧でも良いが、ここでは第
１の酸窒化膜３３の窒素濃度よりも第２の酸窒化膜３５
の窒素濃度を低くするように、第１の酸窒化膜３３形成
時よりも圧力あるいは温度を低く設定する。なお、第２
の酸窒化膜３５の膜厚は、０．５〜３原子％の窒素濃度
を実現するのに適切である。
【００９９】上述のように第１のシリコン酸化膜３２の
膜厚バラツキを小さくし、第１の酸窒化膜３３の膜厚バ
ラツキや窒素濃度バラツキを小さくしているのに加え
て、第２のシリコン酸化膜３４の膜厚バラツキを小さく
し、かつ第２のシリコン酸化膜３４と下地のシリコン３
１との界面３１ａを平坦にしているので、第２の酸窒化
膜３５の膜厚バラツキや窒素濃度バラツキを小さくする
ことができる。
【０１００】 次に、上記と同様に、反応管１１５
内の雰囲気を、酸素や水分を極力低減した窒素ガス
(Ｎ2)あるいはアルゴン・ガス(Ａr)等の不活性ガスに置
換し、シリコン基板３１を空冷で降温した後、再度ラン
プ加熱して昇温する(図８のＶ５)。引き続いて、７００
〜８５０℃の温度で、反応管１１５内の雰囲気を窒素を
含まない酸化性ガスに置換して、図４(e)に示すよう
に、第２の酸窒化膜３５と下地のシリコン３１との間に
第３のシリコン酸化膜３６（膜厚１〜５nm）を形成する
(図８のＨ５)。上記雰囲気としてはオゾン(Ｏ3)または
オゾン(Ｏ3)を含む酸素ガス(Ｏ3／Ｏ2)を用い、上記雰
囲気の圧力を１Ｐa以下の低圧に設定する。なお、第３
のシリコン酸化膜３６の膜厚は、酸窒化により増大した
正孔トラップを低減するのに適切であり、酸化温度はこ
の膜厚範囲で良好な膜質が得られる温度範囲となってい
る。
【０１０１】上述のように第１及び第２のシリコン酸化
膜３２，３４の膜厚バラツキを小さくし、第１及び第２
の酸窒化膜３３，３５の膜厚バラツキや窒素濃度バラツ
キを小さくし、かつ第２の酸窒化膜３５と下地のシリコ
ン３１との界面３１ａを平坦にしているので、第３のシ
リコン酸化膜３６の膜厚バラツキや窒素濃度バラツキを
小さくすることができ、第３のシリコン酸化膜３６と下
地のシリコン３１との界面３１ａも平坦に仕上げること
ができる。
【０１０２】また、上記雰囲気中のオゾンから解離した
単原子状酸素は、酸素分子に比して酸窒化膜中の窒素原
子の存在の影響をあまり受けることなく、酸窒化膜中を
容易に拡散し、かつシリコンと容易に反応する。したが
って、既に形成されている酸窒化膜３３，３５の窒素濃
度バラツキの影響をあまり受けることなく、第３のシリ
コン酸化膜３６を均一な膜厚に形成することができる。
また、ランプ加熱型酸化炉によれば、抵抗加熱型酸化炉
に比して高温短時間の酸化を行えるので、酸化種の拡散
係数をさらに大きくできる。したがって、既に形成され
ている酸窒化膜３３，３５の窒素濃度バラツキの影響を
さらに少なくすることができ、第３のシリコン酸化膜３
６をさらに均一な膜厚に形成することができる。なお、
上記雰囲気の圧力を１Ｐa以下の低圧に設定する理由
は、酸化種の拡散係数を低下させずに酸化速度を低下さ
せて膜厚制御性を向上させるためである。この場合、通
常の乾燥酸化に比べて、比較的低温で酸化を行っている
ので、窒素濃度プロファイルの再分布は起こりにくい。
【０１０３】 この後、反応管１１５内の雰囲気を、
酸素や水分を極力低減した窒素ガス(Ｎ2)あるいはアル
ゴン・ガス(Ａr)等の不活性ガスで置換し、シリコン基
板３１を空冷して降温する(図８のＶ６)。十分に降温し
た後、反応管１１５から通路１１７Ｃを通して処理後・
カセット室１１６にシリコン基板３１を転送し、バルブ
１１８Ｃを閉じて処理後・カセット室１１６を常圧にし
た状態でシリコン基板３１を外に取り出す。これで、ゲ
ート絶縁膜の形成が完了する。
【０１０４】このようにして、第１、第２及び第３のシ
リコン酸化膜３２，３４，３６の膜厚バラツキを小さく
し、第１及び第２の酸窒化膜３３，３５の膜厚バラツキ
や窒素濃度バラツキを小さくし、かつ第３のシリコン酸
化膜６と下地のシリコン３１との界面３１ａを平坦にし
ているので、従来に比してゲート絶縁膜全体としての膜
厚バラツキを小さくすることができ、ゲート絶縁膜の絶
縁破壊耐圧を向上させることができる。また、ゲート絶
縁膜全体の膜厚均一性や界面平坦性を損なう事なく、第
２及び第３のシリコン酸化膜３４，３６の膜厚を１nm以
上に設定できるので、Ｓi／ＳiＯ2界面の歪みの変化
や、Ｓi2＝ＮＨなどの窒素が関与する化学種に起因する
正孔トラップの増加、あるいはＭＯＳ界面に垂直な方向
の電界が低い領域でのキャリア移動度の低下などの酸窒
化に伴う種々の問題を解決することができる。
【０１０５】また、第１及び第２の酸窒化膜３３，３５
のうちシリコン表面３１ａから遠い側の第１の酸窒化膜
３の窒素濃度を比較的大きくしているので、いわゆるボ
ロンの突き抜けや層間絶縁膜からの水素の拡散に関連し
たホットキャリアによる素子劣化の増大を効果的に防止
することができる。また、第２の酸窒化膜３５の窒素濃
度を比較的小さくしているので、酸窒化に伴う上述の問
題、すなわちＳi／ＳiＯ2界面の歪みの変化や、Ｓi2＝
ＮＨなどの窒素が関与する化学種に起因する正孔トラッ
プの増加、あるいはＭＯＳ界面に垂直な方向の電界が低
い領域でのキャリア移動度の低下などを効果的に抑える
ことができる。
【０１０６】なお、以上の実施形態では３層構造と５層
構造のゲート絶縁膜を形成したが、当然ながらこれに限
られるものではない。この発明は７層構造以上のゲート
絶縁膜を形成する場合にも適用することができる。
【０１０７】また、ウェーハ１１０としてシリコン基板
を用いたが、ＳＯＩ（シリコン・オン・インシュレー
タ）のように、絶縁基板の片面にシリコン層が形成され
ているようなものを用いることもできる。
【０１０８】
【発明の効果】以上より明らかなように、請求項１のゲ
ート絶縁膜形成方法では、第１及び第２のシリコン酸化
膜の膜厚バラツキを小さくでき、第１の酸窒化膜の膜厚
バラツキおよび窒素濃度バラツキを小さくでき、しかも
第２のシリコン酸化膜と下地のシリコンとの界面も平坦
に仕上げることができる。したがって、従来に比してゲ
ート絶縁膜全体としての膜厚バラツキを小さくでき、ゲ
ート絶縁膜の絶縁破壊耐圧を向上させることができる。
また、この結果、第２のシリコン酸化膜の膜厚を十分に
設定できるので、Ｓi／ＳiＯ2界面の歪みの変化やＳi2
＝ＮＨなどの窒素が関与する化学種に起因する正孔トラ
ップの増加、あるいはＭＯＳ界面に垂直な方向の電界が
低い領域でのキャリア移動度の低下などの酸窒化に伴う
種々の問題を解決することができる。
【０１０９】請求項２のゲート絶縁膜形成方法によれ
ば、請求項１と同じ作用効果を奏することができる。し
かも、形成したゲート絶縁膜上にＰ+多結晶シリコンか
らなるゲート電極（不純物としてボロンがイオン注入さ
れている）を形成して表面チャネル型ＰＭＯＳＦＥＴを
作製する場合に、下地のシリコンから遠い側にある第１
の酸窒化膜によって、いわゆるボロンの突き抜け（ゲー
ト電極中のボロンが熱処理によってゲート絶縁膜を通り
シリコン基板まで達してフラット・バンド電圧を変動さ
せる現象）を防止することができる。また、ゲート電極
上の層間絶縁膜から水素が拡散するのを上記第１の酸窒
化膜によって遮断して、上記第３のシリコン酸化膜とシ
リコン基板との界面での界面準位の生成を抑えることが
できる。したがってホットキャリアによる素子劣化の増
大を防止することができる。
【０１１０】請求項３のゲート絶縁膜形成方法では、上
記各膜を形成する工程を移行する期間中、上記雰囲気が
不活性ガスに切り替えられるので、その期間中のわずか
な酸化を抑制することができる。したがって、各膜の膜
厚バラツキを小さくでき、酸窒化膜の窒素濃度のバラツ
キも低減することができる。また、上記期間中、上記雰
囲気から既に形成された膜中に混入する水素原子も少な
くなるので、界面準位の生成や電子捕獲等の水素に起因
した素子劣化を抑制することができる。
【０１１１】請求項４のゲート絶縁膜形成方法によれ
ば、上記第１のシリコン酸化膜を形成する工程で、上記
ウェーハを加熱する温度が７００℃以下に設定されるの
で、シリコン表面の酸化を緩やかに行うことができる。
したがって、上記第１のシリコン酸化膜と下地のシリコ
ンとの界面をさらに平坦にでき、上記第１のシリコン酸
化膜の膜厚をさらに均一にすることができる。
【０１１２】請求項５のゲート絶縁膜形成方法によれ
ば、上記各シリコン酸化膜を１原子層毎に層状に形成す
ることができる。
【０１１３】請求項６のゲート絶縁膜形成方法では、上
記第１のシリコン酸化膜を形成する工程で、上記雰囲気
として水蒸気(Ｈ2Ｏ)、オゾン(Ｏ3)、または水蒸気若し
くはオゾン含む酸素(Ｈ2Ｏ／Ｏ2,Ｏ3／Ｏ2)を用いるの
で、酸素分子のみで酸化を行う場合に比して、小粒径の
酸化種の存在により第１のシリコン酸化膜を緻密に形成
することができる。これとともに、第１のシリコン酸化
膜と下地のシリコンとの界面の平坦性を良くすることが
できる。したがって、後工程で形成する酸窒化膜の膜厚
バラツキや窒素濃度バラツキを低減することができる。
【０１１４】請求項７のゲート絶縁膜形成方法では、上
記第１の酸窒化膜を形成する工程で、上記雰囲気とし
て、一酸化窒素(ＮＯ)、一酸化二窒素(Ｎ2Ｏ)、二酸化
窒素(ＮＯ2)、及びアンモニア(ＮＨ3)の中から選ばれた
単体ガスまたは混合ガスを用いるので、第１の酸窒化膜
を容易に形成することができる。
【０１１５】請求項８のゲート絶縁膜形成方法では、上
記各酸窒化膜を形成する工程で、上記雰囲気として、一
酸化窒素(ＮＯ)、一酸化二窒素(Ｎ2Ｏ)、及び二酸化窒
素(ＮＯ2)の中から選ばれた単体ガスまたは混合ガスを
用いるので、各酸窒化膜を容易に形成することができ
る。
【０１１６】請求項９のゲート絶縁膜形成方法では、上
記第２のシリコン酸化膜または上記第２及び第３のシリ
コン酸化膜を形成する工程で、上記雰囲気としてオゾン
(Ｏ3)またはオゾン(Ｏ3)を含む酸素ガス(Ｏ3／Ｏ2)を用
いる。オゾンから解離した単原子状酸素は、酸素分子に
比して酸窒化膜中の窒素原子の存在の影響をあまり受け
ることなく、酸窒化膜中を容易に拡散し、かつシリコン
と容易に反応する。したがって、既に形成されている酸
窒化膜の窒素濃度バラツキの影響をあまり受けることな
く、上記第２のシリコン酸化膜または上記第２及び第３
のシリコン酸化膜を均一な膜厚に形成することができ
る。
【０１１７】請求項１０のゲート絶縁膜形成方法では、
上記第２のシリコン酸化膜または上記第２及び第３のシ
リコン酸化膜を形成する工程で、上記ウェーハを加熱す
る温度を７００℃以上に設定しているので、酸化種の酸
窒化膜中における拡散係数がさらに大きくなる。したが
って、既に形成されている酸窒化膜の窒素濃度バラツキ
の影響をあまり受けることなく、上記第２のシリコン酸
化膜または上記第２及び第３のシリコン酸化膜を均一な
膜厚に形成することができる。
【０１１８】請求項１１のゲート絶縁膜形成方法では、
第１の酸窒化膜の窒素濃度が第２の酸窒化膜の窒素濃度
よりも大きくなる。シリコンの表面から遠い側の第１の
酸窒化膜の窒素濃度が比較的大きくなるので、いわゆる
ボロンの突き抜けや層間絶縁膜からの水素の拡散に起因
したホットキャリアによる素子劣化の増大を効果的に防
止することができる。また、第２の酸窒化膜の窒素濃度
が比較的低くなるので、酸窒化に伴う上述の問題、すな
わちＳi／ＳiＯ2界面の歪みの変化や、Ｓi2＝ＮＨなど
の窒素が関与する化学種に起因する正孔トラップの増
加、あるいはＭＯＳ界面に垂直な方向の電界が低い領域
でのキャリア移動度の低下などを抑えることができる。
【０１１９】請求項１２のゲート絶縁膜形成方法では、
請求項２における第１の酸窒化膜に代えてシリコン窒化
膜を形成しているが、請求項２と同じ作用効果を奏する
ことができる。上記シリコン窒化膜は、アンモニアから
なる単体ガスを用いているので容易に形成することがで
きる。なお、上記シリコン窒化膜は第２の酸窒化膜より
もシリコン表面から遠い側にあるので、上記シリコン窒
化膜においてアンモニアを用いた窒化に起因する電子捕
獲が起こったとしても、素子特性に殆ど影響を及ぼすこ
とがない。
【図面の簡単な説明】
【図１】 第１の実施形態のゲート絶縁膜形成方法によ
りゲート絶縁膜を形成する場合の工程途中のウェーハ断
面を示す図である。
【図２】 第２の実施形態のゲート絶縁膜形成方法によ
りゲート絶縁膜を形成する場合の工程途中のウェーハ断
面を示す図である。
【図３】 第３の実施形態のゲート絶縁膜形成方法によ
りゲート絶縁膜を形成する場合の工程途中のウェーハ断
面を示す図である。
【図４】 第４の実施形態のゲート絶縁膜形成方法によ
りゲート絶縁膜を形成する場合の工程途中のウェーハ断
面を示す図である。
【図５】 第１の実施形態のゲート絶縁膜形成方法によ
りゲート絶縁膜を形成する場合の加熱サイクルを示す図
である。
【図６】 第２の実施形態のゲート絶縁膜形成方法によ
りゲート絶縁膜を形成する場合の加熱サイクルを示す図
である。
【図７】 第３の実施形態のゲート絶縁膜形成方法によ
りゲート絶縁膜を形成する場合の加熱サイクルを示す図
である。
【図８】 第４の実施形態のゲート絶縁膜形成方法によ
りゲート絶縁膜を形成する場合の加熱サイクルを示す図
である。
【図９】 この発明のゲート絶縁膜形成方法を実施する
のに適した装置を示す図である。
【図１０】 従来のゲート絶縁膜形成方法によりゲート
絶縁膜を形成する場合の膜厚バラツキの増加メカニズム
を説明する図である。
【符号の説明】
１，１１，２１，３１，２０１ シリコン基板 ２，１２，２２，３２，２０２ 第１のシリコン酸化膜 ３，１３，２３，３３，２０３ 第１の酸窒化膜 ４，１４，２４，３４，２０４ 第２のシリコン酸化膜 ２５，３５ 第２の酸窒化膜 ２６，３６ 第３のシリコン酸化膜 １１０ ウェーハ １１１ キャリア １１２ ステージ １１３ 処理前・カセット室 １１４ 洗浄室 １１５ 酸化・酸窒化用チャンバ １１６ 処理後・カセット室
───────────────────────────────────────────────────── フロントページの続き (72)発明者 柿本 誠三 大阪府大阪市阿倍野区長池町22番22号 シ ャープ株式会社内

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 不活性ガスからなる雰囲気中で、ウェー
    ハのシリコンからなる表面を洗浄して清浄かつ自然酸化
    膜の無い状態にする工程(a)と、 上記ウェーハを大気に曝すことなく上記雰囲気を窒素を
    含まない酸化性ガスに置換し、この雰囲気中で上記ウェ
    ーハを加熱して、上記シリコンからなる表面に第１のシ
    リコン酸化膜を形成する工程(b)と、 上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲
    気中で上記ウェーハを加熱して、上記第１のシリコン酸
    化膜と下地のシリコンとの間に第１の酸窒化膜を形成す
    る工程(c)と、 上記雰囲気を窒素を含まない酸化性ガスに置換し、この
    雰囲気中で上記ウェーハを加熱して、上記第１の酸窒化
    膜と下地のシリコンとの間に第２のシリコン酸化膜を形
    成する工程(d)とを有することを特徴とするゲート絶縁
    膜形成方法。
  2. 【請求項２】 請求項１に記載のゲート絶縁膜形成方法
    において、 上記第２のシリコン酸化膜を形成する工程(d)の後、 上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲
    気中で上記ウェーハを加熱して、上記第２のシリコン酸
    化膜と下地のシリコンとの間に第２の酸窒化膜を形成す
    る工程(e)と、 上記雰囲気を窒素を含まない酸化性ガスに置換し、この
    雰囲気中で上記ウェーハを加熱して、上記第２の酸窒化
    膜と下地のシリコンとの間に第３のシリコン酸化膜を形
    成する工程(g)とを有することを特徴とするゲート絶縁
    膜形成方法。
  3. 【請求項３】 請求項１又は２に記載のゲート絶縁膜形
    成方法において、 上記各膜を形成する工程を移行する期間中、上記雰囲気
    を不活性ガスに切り替えることを特徴とする絶縁膜形成
    方法。
  4. 【請求項４】 請求項１又は２に記載のゲート絶縁膜形
    成方法において、 上記第１のシリコン酸化膜を形成する工程で、上記ウェ
    ーハを加熱する温度を３００℃以上７００℃以下に設定
    することを特徴とするゲート絶縁膜形成方法。
  5. 【請求項５】 請求項１又は２に記載のゲート絶縁膜形
    成方法において、 上記各シリコン酸化膜を形成する工程で、上記雰囲気の
    圧力を大気圧よりも低く設定することを特徴とするゲー
    ト絶縁膜形成方法。
  6. 【請求項６】 請求項１又は２に記載のゲート絶縁膜形
    成方法において、 上記第１のシリコン酸化膜を形成する工程で、上記雰囲
    気として水蒸気、オゾン、または水蒸気若しくはオゾン
    含む酸素を用いることを特徴とするゲート絶縁膜形成方
    法。
  7. 【請求項７】 請求項２に記載のゲート絶縁膜形成方法
    において、 上記第１の酸窒化膜を形成する工程で、上記雰囲気とし
    て、一酸化窒素、一酸化二窒素、二酸化窒素、及びアン
    モニアの中から選ばれた単体ガスまたは混合ガスを用い
    ることを特徴とするゲート絶縁膜形成方法。
  8. 【請求項８】 請求項１又は２に記載のゲート絶縁膜形
    成方法において、 上記各酸窒化膜を形成する工程で、上記雰囲気として、
    一酸化窒素、一酸化二窒素、及び二酸化窒素の中から選
    ばれた単体ガスまたは混合ガスを用いることを特徴とす
    るゲート絶縁膜形成方法。
  9. 【請求項９】 請求項１又は２に記載のゲート絶縁膜形
    成方法において、 上記第２のシリコン酸化膜または上記第２及び第３のシ
    リコン酸化膜を形成する工程で、上記雰囲気としてオゾ
    ンまたはオゾンを含む酸素を用いることを特徴とするゲ
    ート絶縁膜形成方法。
  10. 【請求項１０】 請求項１又は２に記載のゲート絶縁膜
    形成方法において、上記第２のシリコン酸化膜または上
    記第２及び第３のシリコン酸化膜を形成する工程で、上
    記雰囲気の圧力を大気圧よりも低く設定するとともに、
    上記ウェーハを加熱する温度を７００℃以上１２００℃
    以下に設定することを特徴とするゲート絶縁膜形成方
    法。
  11. 【請求項１１】 請求項２に記載のゲート絶縁膜形成方
    法において、 上記第１の酸窒化膜を形成する工程と上記第２の酸窒化
    膜を形成する工程とで、形成される第１の酸窒化膜の窒
    素濃度が第２の酸窒化膜の窒素濃度よりも大きくなるよ
    うに、上記雰囲気の圧力、または上記ウェーハを加熱す
    る温度若しくは時間を変えることを特徴とするゲート絶
    縁膜形成方法。
  12. 【請求項１２】 不活性ガスからなる雰囲気中で、ウェ
    ーハのシリコンからなる表面を洗浄して清浄かつ自然酸
    化膜の無い状態にする工程(a)と、 上記ウェーハを大気に曝すことなく上記雰囲気を窒素を
    含まない酸化性ガスに置換し、この雰囲気中で上記ウェ
    ーハを加熱して、上記シリコンからなる表面に第１のシ
    リコン酸化膜を形成する工程(b)と、 上記雰囲気をアンモニアからなる単体ガスに置換し、こ
    の雰囲気中で上記ウェーハを加熱して、上記第１のシリ
    コン酸化膜と下地のシリコンとの間にシリコン窒化膜を
    形成する工程(c)と、 上記雰囲気を窒素を含まない酸化性ガスに置換し、この
    雰囲気中で上記ウェーハを加熱して、上記シリコン窒化
    膜と下地のシリコンとの間に第２のシリコン酸化膜を形
    成する工程(d)と、 上記雰囲気を窒素を含む酸化性ガスに置換し、この雰囲
    気中で上記ウェーハを加熱して、上記第２のシリコン酸
    化膜と下地のシリコンとの間に第２の酸窒化膜を形成す
    る工程(e)と、 上記雰囲気を窒素を含まない酸化性ガスに置換し、この
    雰囲気中で上記ウェーハを加熱して、上記第２の酸窒化
    膜と下地のシリコンとの間に第３のシリコン酸化膜を形
    成する工程(g)とを有することを特徴とするゲート絶縁
    膜形成方法。
JP18373896A 1996-07-12 1996-07-12 ゲート絶縁膜形成方法 Expired - Fee Related JP3981426B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP18373896A JP3981426B2 (ja) 1996-07-12 1996-07-12 ゲート絶縁膜形成方法
US08/888,470 US5926741A (en) 1996-07-12 1997-07-07 Method of forming gate dielectric films for MOSFETs without generation of natural oxide films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18373896A JP3981426B2 (ja) 1996-07-12 1996-07-12 ゲート絶縁膜形成方法

Publications (2)

Publication Number Publication Date
JPH1032328A true JPH1032328A (ja) 1998-02-03
JP3981426B2 JP3981426B2 (ja) 2007-09-26

Family

ID=16141117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18373896A Expired - Fee Related JP3981426B2 (ja) 1996-07-12 1996-07-12 ゲート絶縁膜形成方法

Country Status (2)

Country Link
US (1) US5926741A (ja)
JP (1) JP3981426B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380278B1 (ko) * 2000-09-29 2003-04-16 주식회사 하이닉스반도체 반도체장치 및 그 제조방법
KR20040025187A (ko) * 2002-09-18 2004-03-24 삼성전자주식회사 반도체 장치의 게이트 절연막 구조체 및 그 형성 방법
US6984267B2 (en) 1998-06-30 2006-01-10 Fujitsu Limited Manufacture system for semiconductor device with thin gate insulating film
US7303946B1 (en) 1999-04-28 2007-12-04 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device using an oxidation process
JP2010056558A (ja) * 1999-06-24 2010-03-11 Alcatel-Lucent Usa Inc 半導体デバイス
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2020145366A (ja) * 2019-03-08 2020-09-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6319857B1 (en) * 1996-09-16 2001-11-20 Advanced Micro Devices, Inc. Method of fabricating stacked N-O-N ultrathin gate dielectric structures
US6177312B1 (en) * 1998-03-26 2001-01-23 Advanced Micro Devices, Inc. Method for removing contaminate nitrogen from the peripheral gate region of a non-volatile memory device during production of such device
US6509283B1 (en) * 1998-05-13 2003-01-21 National Semiconductor Corporation Thermal oxidation method utilizing atomic oxygen to reduce dangling bonds in silicon dioxide grown on silicon
US6541394B1 (en) * 1999-01-12 2003-04-01 Agere Systems Guardian Corp. Method of making a graded grown, high quality oxide layer for a semiconductor device
JP2000232222A (ja) * 1999-02-10 2000-08-22 Nec Corp 半導体装置の製造方法
US7022623B2 (en) * 1999-04-22 2006-04-04 Micron Technology, Inc. Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
US6395610B1 (en) 1999-06-24 2002-05-28 Lucent Technologies Inc. Method of making bipolar transistor semiconductor device including graded, grown, high quality oxide layer
US6521496B1 (en) 1999-06-24 2003-02-18 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality control gate oxide layer and associated methods
US6509230B1 (en) 1999-06-24 2003-01-21 Lucent Technologies Inc. Non-volatile memory semiconductor device including a graded, grown, high quality oxide layer and associated methods
US6670242B1 (en) 1999-06-24 2003-12-30 Agere Systems Inc. Method for making an integrated circuit device including a graded, grown, high quality gate oxide layer and a nitride layer
US6551946B1 (en) 1999-06-24 2003-04-22 Agere Systems Inc. Two-step oxidation process for oxidizing a silicon substrate wherein the first step is carried out at a temperature below the viscoelastic temperature of silicon dioxide and the second step is carried out at a temperature above the viscoelastic temperature
US6433383B1 (en) * 1999-07-20 2002-08-13 Advanced Micro Devices, Inc. Methods and arrangements for forming a single interpoly dielectric layer in a semiconductor device
GB9929614D0 (en) * 1999-12-15 2000-02-09 Koninkl Philips Electronics Nv Method of manufacturing a transistor
US20030235957A1 (en) * 2002-06-25 2003-12-25 Samir Chaudhry Method and structure for graded gate oxides on vertical and non-planar surfaces
US6281140B1 (en) * 2000-06-12 2001-08-28 Taiwan Semiconductor Manufacturing Company Method of reducing the roughness of a gate insulator layer after exposure of the gate insulator layer to a threshold voltage implantation procedure
US6511887B1 (en) 2000-06-19 2003-01-28 Taiwan Semiconductor Manufacturing Computer Method for making FET gate oxides with different thicknesses using a thin silicon nitride layer and a single oxidation step
US7148153B2 (en) * 2000-06-20 2006-12-12 Agere Systems Inc. Process for oxide fabrication using oxidation steps below and above a threshold temperature
US6890831B2 (en) * 2002-06-03 2005-05-10 Sanyo Electric Co., Ltd. Method of fabricating semiconductor device
US7022193B2 (en) * 2002-10-29 2006-04-04 In Kwon Jeong Apparatus and method for treating surfaces of semiconductor wafers using ozone
US6949804B2 (en) * 2003-02-14 2005-09-27 Seiko Epson Corporation Semiconductor device with gate dielectric film having an oxide film and an oxynitride film
KR100885910B1 (ko) * 2003-04-30 2009-02-26 삼성전자주식회사 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법
US7972441B2 (en) * 2005-04-05 2011-07-05 Applied Materials, Inc. Thermal oxidation of silicon using ozone
KR100678473B1 (ko) * 2005-11-28 2007-02-02 삼성전자주식회사 다중 게이트 절연막을 갖는 반도체 소자의 제조방법
KR100850138B1 (ko) * 2006-12-26 2008-08-04 동부일렉트로닉스 주식회사 반도체 소자의 게이트 절연막 및 그 형성방법
KR101291485B1 (ko) * 2009-12-04 2013-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
KR20210043743A (ko) 2009-12-04 2021-04-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5479304B2 (ja) * 2010-11-10 2014-04-23 信越半導体株式会社 シリコン単結晶ウェーハの熱酸化膜形成方法
US9153658B2 (en) * 2011-11-17 2015-10-06 Tohoku University Semiconductor device and method of manufacturing the same
CN108630605B (zh) * 2017-03-22 2020-12-18 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5198392A (en) * 1989-11-20 1993-03-30 Oki Electric Industry Co., Ltd. Method of forming a nitrided silicon dioxide (SiOx Ny) film
US5252515A (en) * 1991-08-12 1993-10-12 Taiwan Semiconductor Manufacturing Company Method for field inversion free multiple layer metallurgy VLSI processing
US5455204A (en) * 1994-12-12 1995-10-03 International Business Machines Corporation Thin capacitor dielectric by rapid thermal processing

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6984267B2 (en) 1998-06-30 2006-01-10 Fujitsu Limited Manufacture system for semiconductor device with thin gate insulating film
US7312138B2 (en) 1999-04-28 2007-12-25 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacture thereof
US7425480B2 (en) 1999-04-28 2008-09-16 Kabushiki Kaisha Tohisba Semiconductor device and method of manufacture thereof
US7303946B1 (en) 1999-04-28 2007-12-04 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device using an oxidation process
JP2010056558A (ja) * 1999-06-24 2010-03-11 Alcatel-Lucent Usa Inc 半導体デバイス
KR100380278B1 (ko) * 2000-09-29 2003-04-16 주식회사 하이닉스반도체 반도체장치 및 그 제조방법
KR20040025187A (ko) * 2002-09-18 2004-03-24 삼성전자주식회사 반도체 장치의 게이트 절연막 구조체 및 그 형성 방법
US7709403B2 (en) 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
JP2020145366A (ja) * 2019-03-08 2020-09-10 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR20210124945A (ko) * 2019-03-08 2021-10-15 가부시키가이샤 스크린 홀딩스 열처리 방법 및 열처리 장치
US11322375B2 (en) 2019-03-08 2022-05-03 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus
US11901200B2 (en) 2019-03-08 2024-02-13 SCREEN Holdings Co., Ltd. Light irradiation type heat treatment method and heat treatment apparatus

Also Published As

Publication number Publication date
JP3981426B2 (ja) 2007-09-26
US5926741A (en) 1999-07-20

Similar Documents

Publication Publication Date Title
JP3981426B2 (ja) ゲート絶縁膜形成方法
US7429540B2 (en) Silicon oxynitride gate dielectric formation using multiple annealing steps
US6707120B1 (en) Field effect transistor
US7569502B2 (en) Method of forming a silicon oxynitride layer
JP3752241B2 (ja) 窒化酸化シリコン・ゲート絶縁膜の形成方法及びｍｏｓｆｅｔの形成方法
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
JP3899150B2 (ja) 絶縁膜の形成方法
US20090258505A1 (en) Semiconductor device manufacturing method
JP3593340B2 (ja) 集積回路デバイスの製造方法
JP3399413B2 (ja) 酸窒化膜およびその形成方法
JP2003264190A (ja) 半導体装置及びその製造方法
JP3619795B2 (ja) 半導体装置の製造方法
JP3681525B2 (ja) 半導体装置の製造方法
JP4564310B2 (ja) 半導体装置の製造方法
US7358198B2 (en) Semiconductor device and method for fabricating same
JP3588994B2 (ja) 酸化膜の形成方法及びｐ形半導体素子の製造方法
JPH07335876A (ja) ゲート絶縁膜の形成方法
JPH05251439A (ja) 半導体装置の絶縁膜形成方法
JP2003060198A (ja) 半導体装置及びその製造方法
JP2000216156A (ja) シリコン窒化酸化膜の形成方法及びｐ形半導体素子の製造方法
JPH05218006A (ja) 絶縁膜形成方法
JP3041114B2 (ja) 酸窒化膜層の絶縁膜形成方法
JPH05160114A (ja) 絶縁膜形成方法
JP2000269490A (ja) 半導体装置の製造方法
JP2005328072A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070424

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees