KR100850138B1 - 반도체 소자의 게이트 절연막 및 그 형성방법 - Google Patents

반도체 소자의 게이트 절연막 및 그 형성방법 Download PDF

Info

Publication number
KR100850138B1
KR100850138B1 KR1020060133455A KR20060133455A KR100850138B1 KR 100850138 B1 KR100850138 B1 KR 100850138B1 KR 1020060133455 A KR1020060133455 A KR 1020060133455A KR 20060133455 A KR20060133455 A KR 20060133455A KR 100850138 B1 KR100850138 B1 KR 100850138B1
Authority
KR
South Korea
Prior art keywords
film
oxide film
gate insulating
insulating film
forming
Prior art date
Application number
KR1020060133455A
Other languages
English (en)
Other versions
KR20080059766A (ko
Inventor
방상철
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060133455A priority Critical patent/KR100850138B1/ko
Priority to US11/951,834 priority patent/US20080150047A1/en
Publication of KR20080059766A publication Critical patent/KR20080059766A/ko
Application granted granted Critical
Publication of KR100850138B1 publication Critical patent/KR100850138B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28238—Making the insulator with sacrificial oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 소자의 게이트 절연막 및 그 형성방법에 관한 것으로서, 반도체 기판(10)의 계면상에 형성되는 산화막(11b)과, 반도체 기판(10)과 산화막(11b)사이에 형성되는 제 1 산화질화막(11a)과, 산화막(11b) 상에 형성되는 제 2 산화질화막(11c)을 포함한다. 따라서 본 발명에서 게이트 절연막은 산화막을 사이에 두고 상, 하부에 산화질화막을 형성시킴으로써, 보론의 침투를 방지하며, 핫 케리어 효과 방지로 GOI 특성과 소자의 신뢰성이 향상되고, 더욱이 반도체 기판의 하부의 계면 특성 개선을 가져오는 효과가 있다.
게이트 절연막, 산화막, 산화질화막

Description

반도체 소자의 게이트 절연막 및 그 형성방법{GATE DIELECTRIC LAYER OF SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME}
도 1a 내지 도 1c는 본 발명의 실시예에 따라 반도체 소자의 게이트 절연막을 보여주는 소자 단면도이고,
도 2는 본 발명의 실시예에 따른 반도체 소자의 게이트 절연막 형성방법의 흐름도이다.
<도면의 주요부분에 대한 부호의 설명>
10 : 반도체 기판 11a, 11c : 산화질화막
11b : 산화막
본 발명은 반도체 소자의 게이트 절연막 및 그 형성방법에 관한 것으로서, 더욱 상세하게는 GOI(Gate Oxide Integrity) 특성과 소자의 신뢰성을 개선시킬 수 있는 반도체 소자의 게이트 절연막 및 그 형성방법에 관한 것이다.
일반적으로, DRAM 소자(Dynamic Random Access Memory device) 및 로직 소자용 트랜지스터는 게이트 전극과 기판을 분리시키기 위하여 이들 사이에 형성된 게 이트 산화막을 포함한다. 또한, 플래시 메모리 소자(FLASH memory device)와 같은 메모리 소자의 메모리 셀에서도 플로팅 게이트와 기판 사이에 터널 산화막이 형성된다.
최근에는, 게이트 산화막 또는 터널 산화막의 특성을 향상시키기 위한 일환으로 질소(nitrogen)가 함유된 산화질화막(oxynitride layer)을 이용하여 게이트 산화막 또는 터널 산화막을 형성하고 있다. 이하에서는, 설명의 편의를 위해 산화질화막으로 이루어진 게이트 산화막이라 하고, 터널 산화막을 게이트 절연막이라 명명하기로 한다.
게이트 절연막은 절연막의 누설전류(leakage current)를 감소시키고, 절연막 내에 결함(defect) 발생을 감소시키며, 채널 열 전자(channel hot electron) 효과의 열화 현상을 개선시킨다. 또한, 게이트 절연막은 그 상부에 형성될 게이트 전극이 보론(boron)과 같은 P+형 불순물 이온으로 도핑된 폴리 실리콘막으로 형성된 경우 후속 열처리 공정에 의해 보론이 게이트 전극으로부터 채널 영역으로 침투하는 것을 방지할 수 있다.
게이트 절연막은 통상적으로 N2O 또는 NO 가스를 이용하여 형성한다. 이 경우, 질소의 분포가 실리콘 기판과 절연막의 경계면에 집중 분포된다. 이러한 분포는 열 전자 열화 현상을 개선시키는 효과는 있으나, 보론이 실리콘 기판으로 침투하는 현상을 방지하는데는 한계가 있는 것으로 알려져 있다. 또한, 고농도의 질소가 실리콘 기판의 계면에 존재하게 되면 채널 캐리어 이동성 열화, 문턱전압 변동 등을 증가시켜 GOI(Gate Oxide Integrity) 및 소자 특성을 열화시키는 것으로 알려 져 있다. 한편, P+ 소오스/드레인 영역 형성용으로 주입되는 BF2 경우 불소(F)가 기판과 게이트 절연막의 하부 계면으로 이동하여 보론의 확산을 야기하는 문제점이 있었다.
본 발명은 상기한 바와 같은 결점을 해소시키기 위하여 안출된 것으로서, 게이트 절연막은 산화막을 사이에 두고 상, 하부에 산화질화막을 형성시킴으로써, 보론의 침투를 방지하며, 핫 케리어 효과 방지로 GOI 특성과 소자의 신뢰성이 향상될 수 있는 반도체 소자의 게이트 절연막 및 그 형성방법을 제공하는데 그 목적이 있다.
또한, 본 발명은, 반도체 기판의 하부의 계면 특성 개선을 가져오는 반도체 소자의 게이트 절연막 및 그 형성방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은, 반도체 기판의 계면상에 형성되는 산화막과, 반도체 기판과 산화막 사이에 박막을 증착하는 CVD(Chemical vapor deposition) 방식을 통하여 8Å∼12Å의 두께로 증착 형성되는 제 1 산화질화막과, 산화막 상에 8Å∼12Å의 두께로 증착 형성되는 제 2 산화질화막을 포함하는 반도체 소자의 게이트 절연막을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 참조하여 구체적으로 설명한다.
삭제
도 1a 내지 도 1c는 본 발명의 실시예에 따라 반도체 소자의 게이트 절연막을 보여주는 소자 단면도이고, 도 2는 본 발명의 실시예에 따른 반도체 소자의 게이트 절연막 형성방법의 흐름도이다.
먼저, 도 1a 내지 도1c에 도시된 바와 같이, 본 발명의 바람직한 실시예에 따른 반도체 소자의 게이트 절연막(11)은 산화막(11b)을 경계로 하부와 상부에 각각 제 1, 2 질화산화막(11a)(11c)을 형성한다. 따라서, 제 1 질화산화막(11a)/산화막(11b)/제 2 질화산화막(11c)의 적층 구조를 갖는다. 하부인 제 1 질화산화막(11a)은 반도체 기판(10)과 산화막(11b) 사이에 형성되고, 상부인 제 2 질화산화막(11c)은 산화막(11b)과 도시되지 않은 게이트 전극용 폴리 실리콘막 사이에 형성된다.
하부 제 1 질화산화막(11a)은 채널 열 전자 효과의 열화 현상을 개선시킨다. 또한, 반도체 기판(10)과 게이트 절연막(11)의 하부 계면에 위치하는 불소(F)에 의한 불소의 확산을 억제하는 역할을 한다. 상부 제 2 질화산화막(11c)은 폴리 실리콘막에 도핑된 보론 이온이 게이트 절연막(11)을 통해 반도체 기판(10)으로 침투하는 것을 방지하는 한편, 문턱전압의 변동을 최소화시킨다. 잘 알려진 바와 같이, 게이트 절연막(11) 내에 질소 분포가 실리콘 기판(10)의 계면으로부터 멀어질 수록 문턱전압 변동에 미치는 영향은 감소되는 것으로 알려져 있다.
이하, 도 1a 내지 도 1c를 참조하여 도 2에 도시된 게이트 절연막의 형성방 법을 설명하기로 한다.
도 1a에 도시된 바와 같이 단계(100)는, 희생산화막(미도시)을 형성하고, 웰형성 공정 및 Vth 조절을 위한 채널이온주입공정을 각각 수행하고, 다시 희생산화막을 제거된 반도체 기판(10)에 대하여 산화공정(12)을 실시하여 실리콘 산화막(11b)을 성장시킨다. 이때, 실리콘 산화막(11b)은 열산화공정으로 실시하여 10 내지 100Å의 두께로 형성한다.
이어서, 도 1b에 도시된 단계(110)는, CVD방식을 실시하여 실리콘 산화막(11b)과 반도체 기판(10) 간의 계면에 제 1 산화질화막(11a)을 형성한다. 이때, 제 1 산화질화막(11a)은 800 내지 1100℃의 온도범위에서 8Å∼12Å의 두께로 증착되는 것이 바람직하다.
이어서, 도 1c에 도시된 단계(120)는, 실리콘 산화막(11b)의 상에 제 2 산화질화막(11c)을 형성한다. 제 2 산화질화막(11a) 역시 800 내지 1100℃의 온도범위에서 8Å∼12Å의 두께로 증착되는 것이 바람직하다.
이어서, 도시되진 않았지만, 게이트 절연막(11) 상에 게이트 전극용 폴리 실리콘막을 형성한다. 이때, 폴리 실리콘막은 N형 불순물 이온 또는 P형 불순물 이온으로 도핑된다.
이상에서 설명한 것은 본 발명에 따른 반도체 소자의 게이트 절연막 및 그 형성방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구 든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 게이트 절연막 및 그 형성방법은, 게이트 절연막은 산화막을 사이에 두고 상, 하부에 산화질화막을 형성시킴으로써, 보론의 침투를 방지하며, 핫 케리어 효과 방지로 GOI 특성과 소자의 신뢰성이 향상되고, 더욱이 반도체 기판의 하부의 계면 특성 개선을 가져오는 효과가 있다.

Claims (4)

  1. 반도체 소자의 게이트 절연막에 있어서,
    반도체 기판의 계면상에 형성되는 산화막과,
    상기 반도체 기판과 상기 산화막 사이에 박막을 증착하는 CVD(Chemical vapor deposition) 방식을 통하여 8Å∼12Å의 두께로 증착 형성되는 제 1 산화질화막과,
    상기 산화막 상에 8Å∼12Å의 두께로 증착 형성되는 제 2 산화질화막,
    을 포함하는 반도체 소자의 게이트 절연막.
  2. 삭제
  3. 삭제
  4. 삭제
KR1020060133455A 2006-12-26 2006-12-26 반도체 소자의 게이트 절연막 및 그 형성방법 KR100850138B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060133455A KR100850138B1 (ko) 2006-12-26 2006-12-26 반도체 소자의 게이트 절연막 및 그 형성방법
US11/951,834 US20080150047A1 (en) 2006-12-26 2007-12-06 Gate insulating layer in a semiconductor device and method of forming the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060133455A KR100850138B1 (ko) 2006-12-26 2006-12-26 반도체 소자의 게이트 절연막 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR20080059766A KR20080059766A (ko) 2008-07-01
KR100850138B1 true KR100850138B1 (ko) 2008-08-04

Family

ID=39541614

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060133455A KR100850138B1 (ko) 2006-12-26 2006-12-26 반도체 소자의 게이트 절연막 및 그 형성방법

Country Status (2)

Country Link
US (1) US20080150047A1 (ko)
KR (1) KR100850138B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6217096B2 (ja) * 2013-03-14 2017-10-25 株式会社リコー 高電圧インバータ及び誘電体バリア放電発生装置とシート材改質装置
RU2661546C1 (ru) * 2017-06-07 2018-07-17 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Способ изготовления полупроводникового прибора

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040025187A (ko) * 2002-09-18 2004-03-24 삼성전자주식회사 반도체 장치의 게이트 절연막 구조체 및 그 형성 방법
KR20060061404A (ko) * 2001-01-22 2006-06-07 동경 엘렉트론 주식회사 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3981426B2 (ja) * 1996-07-12 2007-09-26 シャープ株式会社 ゲート絶縁膜形成方法
KR100380278B1 (ko) * 2000-09-29 2003-04-16 주식회사 하이닉스반도체 반도체장치 및 그 제조방법
US6790755B2 (en) * 2001-12-27 2004-09-14 Advanced Micro Devices, Inc. Preparation of stack high-K gate dielectrics with nitrided layer
US6849492B2 (en) * 2002-07-08 2005-02-01 Micron Technology, Inc. Method for forming standard voltage threshold and low voltage threshold MOSFET devices

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061404A (ko) * 2001-01-22 2006-06-07 동경 엘렉트론 주식회사 반도체 디바이스의 제조 방법, 플라즈마 처리 방법, 및게이트 절연막 형성 방법
KR20040025187A (ko) * 2002-09-18 2004-03-24 삼성전자주식회사 반도체 장치의 게이트 절연막 구조체 및 그 형성 방법

Also Published As

Publication number Publication date
US20080150047A1 (en) 2008-06-26
KR20080059766A (ko) 2008-07-01

Similar Documents

Publication Publication Date Title
KR100660909B1 (ko) 반도체 소자 및 그 제조 방법
CN101770989B (zh) 半导体结构的形成方法
KR100716640B1 (ko) 반도체 소자의 게이트 절연막 및 그 형성방법
US7358128B2 (en) Method for manufacturing a transistor
US20020102796A1 (en) Method for forming dual gate electrode for semiconductor device
KR100444604B1 (ko) 플래쉬 메모리 셀의 제조 방법
US7919373B2 (en) Method for doping polysilicon and method for fabricating a dual poly gate using the same
KR100850138B1 (ko) 반도체 소자의 게이트 절연막 및 그 형성방법
US8420477B2 (en) Method for fabricating a gate dielectric layer and for fabricating a gate structure
CN116936363A (zh) 采用应力记忆技术的nmosfet制造方法及nmosfet
WO2013145412A1 (ja) 半導体装置及びその製造方法
US20120302026A1 (en) Method for forming a transistor
CN104009037B (zh) 半导体器件及其制造方法
US8003501B2 (en) Method of doping P-type impurity ions in dual poly gate and method of forming dual poly gate using the same
TWI650820B (zh) 以鍺層作爲通道區域的半導體裝置及其製造方法
CN102468170A (zh) 一种改善nfet性能的应力层的形成方法
KR101129028B1 (ko) 반도체 소자의 패시베이션 어닐 공정 방법
JP2007318012A (ja) 半導体装置およびその製造方法
KR100806139B1 (ko) 플라즈마도핑을 이용한 반도체소자의 제조 방법
KR20090000434A (ko) 반도체 소자의 듀얼 게이트 형성방법
US20070155109A1 (en) Method for fabricating a semiconductor device
US20080003788A1 (en) Method of manufacturing semiconductor device
KR20100038976A (ko) 질소가 도핑된 게이트 절연막을 포함하는 반도체 소자 및 그 제조방법
KR20060011604A (ko) 플래시 메모리 소자의 제조 방법
KR100728995B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120619

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee