CN116936363A - 采用应力记忆技术的nmosfet制造方法及nmosfet - Google Patents

采用应力记忆技术的nmosfet制造方法及nmosfet Download PDF

Info

Publication number
CN116936363A
CN116936363A CN202210363482.1A CN202210363482A CN116936363A CN 116936363 A CN116936363 A CN 116936363A CN 202210363482 A CN202210363482 A CN 202210363482A CN 116936363 A CN116936363 A CN 116936363A
Authority
CN
China
Prior art keywords
stress
nmosfet
layer
stress layer
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210363482.1A
Other languages
English (en)
Inventor
缪海生
武慧慧
徐少辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CSMC Technologies Fab2 Co Ltd
Original Assignee
CSMC Technologies Fab2 Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CSMC Technologies Fab2 Co Ltd filed Critical CSMC Technologies Fab2 Co Ltd
Priority to CN202210363482.1A priority Critical patent/CN116936363A/zh
Publication of CN116936363A publication Critical patent/CN116936363A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明涉及一种采用应力记忆技术的NMOSFET制造方法及NMOSFET，所述方法包括：获取晶圆，所述晶圆形成有NMOSFET的栅极、源极区及漏极区；在所述晶圆的表面形成覆盖所述栅极、源极区及漏极区的应力层，所述应力层的材质包括氮硅化合物；对所述应力层进行第一次紫外线光照处理，紫外线波长为172nm±20nm；对所述应力层进行第二次紫外线光照处理，紫外线波长为200nm～320nm；对所述应力层进行热处理。本发明通过两次紫外线光照处理，分别进行脱氢和Si‑N‑Si的强交联反应，能够避免Vt出现hump，并且可以提升电子迁移率，从而提高NMOSFET性能。本发明相对于传统工艺还能够节省一道光刻和刻蚀工序。

Description

采用应力记忆技术的NMOSFET制造方法及NMOSFET
技术领域
本发明涉及半导体制造，特别是涉及一种采用应力记忆技术的NMOSFET制造方法，还涉及一种NMOSFET。
背景技术
应力记忆技术(Stress Memorization Technique，SMT)是90nm技术节点以下兴起的一种着眼于提升NMOSFET(N沟道金属氧化物半导体场效应管)速度的应力工程。SMT的特点在于该技术凭借拉应力作用，可以显著加快NMOS器件的电子迁移率，从而提高NMOS器件的驱动电流。SMT在集成电路制造技术中如同一个“隐形人”，在整个工艺流程完成之后，该技术可以不对器件产生任何结构性的变化。
示例性的一种应力记忆技术，会导致NMOSFET的开启电压Vt存在hump(驼峰)。
发明内容
基于此，有必要提供一种采用应力记忆技术的NMOSFET制造方法及NMOSFET，解决Vt的hump问题并提高NMOS的电子迁移率。
一种采用应力记忆技术的NMOSFET制造方法，包括：获取晶圆，所述晶圆形成有NMOSFET的栅极、源极区及漏极区；在所述晶圆的表面形成覆盖所述栅极、源极区及漏极区的应力层，所述应力层的材质包括氮硅化合物；对所述应力层进行第一次紫外线光照处理，紫外线波长为172nm±20nm；对所述应力层进行第二次紫外线光照处理，紫外线波长为200nm～320nm；对所述应力层进行热处理。
上述采用应力记忆技术的NMOSFET制造方法，第一次紫外线光照处理的波段可使应力层的Si-H、N-H化合物发生强烈的脱氢反应，从而避免后续的应力层退火使大量的氢原子穿透(breakthrough)进入下方的NMOSFET结构，导致Vt出现hump。第二次紫外线光照处理的波段能够使应力层发生大量的、较强烈的Si-N-Si的交联反应，由于Si-N-Si键合物对拉应力的响应比Si-H、N-H及Si-Si等键合物的响应更大，因此第二次紫外线光照处理可以提升拉应力(应力层退火会使拉应力迁移至NMOSFET的沟道区)对电子迁移率的提升，从而提高NMOSFET性能。
在其中一个实施例中，所述在所述晶圆的表面形成覆盖所述栅极、源极区及漏极区的应力层的步骤包括采用低压化学气相沉积工艺沉积氮硅化合物。
在其中一个实施例中，所述应力层包括氮化硅层，所述低压化学气相沉积的工艺温度为600～800摄氏度，工艺压力为0.2torr～0.3torr，SiH2Cl2的流量为10sccm～40sccm，NH3的流量为130sccm～170sccm。
在其中一个实施例中，所述低压化学气相沉积所述应力层的步骤中SiH2Cl2的流量为30sccm。
在其中一个实施例中，所述低压化学气相沉积所述应力层的步骤中NH3的流量为150sccm。
在其中一个实施例中，低压化学气相沉积所述应力层的工艺压力为0.2～0.25torr。
在其中一个实施例中，所述氮化硅层的应力为1G帕斯卡±200M帕斯卡。
在其中一个实施例中，对所述应力层进行热处理为对所述应力层进行热退火处理，使拉应力迁移至所述NMOSFET的沟道区。
在其中一个实施例中，所述第一次紫外线光照处理的处理温度为385±15摄氏度。
在其中一个实施例中，所述第二次紫外线光照处理的处理温度为385±15摄氏度。
在其中一个实施例中，所述第二次紫外线光照处理的紫外线波长为222nm左右。
在其中一个实施例中，所述应力层包括硅氧化物层和所述硅氧化物层上的氮硅化合物层；所述对所述应力层进行热处理的步骤之后还包括：去除所述氮硅化合物层；对晶圆表面进行激光退火；去除所述硅氧化物层。
在其中一个实施例中，所述去除氮硅化合物层的步骤包括采用干法刻蚀工艺去除氮化硅层，所述硅氧化物层作为干法刻蚀的刻蚀停止层。
在其中一个实施例中，所述方法应用于CMOS制造工艺中。
在其中一个实施例中，所述对所述应力层进行第二次紫外线光照处理的步骤中，所述应力层发生的Si-N-Si的交联反应比所述对所述应力层进行第一次紫外线光照处理发生的Si-N-Si的交联反应更强。
一种NMOSFET，采用如前述任一实施例所述的方法制造形成。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案，下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是一种示例性的应力记忆技术的流程图；
图2是一实施例中采用应力记忆技术的NMOSFET制造方法的流程图；
图3a是一实施例中晶圆的NMOS区的剖面结构，图3b是图3a所示结构中应力层的拉应力作用的示意图；
图4是一实施例中步骤S250之后的部分步骤的流程图；
图5是示例性的应力技术的开启电压Vt存在hump的电压-电流曲线。
具体实施方式
为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
除非另有定义，本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本发明。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
需要说明的是，当元件被称为“固定于”另一个元件，它可以直接在另一个元件上或者也可以存在居中的元件。当一个元件被认为是“连接”另一个元件，它可以是直接连接到另一个元件或者可能同时存在居中元件。本文所使用的术语“竖直的”、“水平的”、“上”、“下”、“左”、“右”以及类似的表述只是为了说明的目的。当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三，甲、乙、丙等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。
这里参考作为本发明的理想实施例(和中间结构)的示意图的横截面图来描述发明的实施例，这样可以预期由于例如制造技术和/或容差导致的所示形状的变化。因此，本发明的实施例不应当局限于在此所示的区的特定形状，而是包括由于例如制造技术导致的形状偏差。例如，显示为矩形的注入区在其边缘通常具有圆的或弯曲特征和/或注入浓度梯度，而不是从注入区到非注入区的二元改变。同样，通过注入形成的埋藏区可导致该埋藏区和注入进行时所经过的表面之间的区中的一些注入。因此，图中显示的区实质上是示意性的，它们的形状并不表示器件的区的实际形状，且并不限定本发明的范围。
本文所使用的半导体领域词汇为本领域技术人员常用的技术词汇，例如对于P型和N型杂质，为区分掺杂浓度，简易的将P+型代表重掺杂浓度的P型，P型代表中掺杂浓度的P型，P-型代表轻掺杂浓度的P型，N+型代表重掺杂浓度的N型，N型代表中掺杂浓度的N型，N-型代表轻掺杂浓度的N型。
应力记忆技术主要有两个方向，一种是在源、漏极离子注入完成之后，采用高tensile stress(拉应力，也称为张应力)水平的PESiN(使用等离子体增强化学气相沉积PECVD形成的氮化硅)膜层作为保护层，再进行高温退火，使拉应力迁移至NMOS的沟道；还有一种是通过嵌入式碳硅源漏工艺来提高NMOS器件的性能，由于碳原子的晶格常数小于硅原子，我们把碳原子放入源漏区单晶硅晶格中所产生的拉应力会作用于NMOS沟道，从而提高电子的迁移率。嵌入式碳硅工艺除了在源漏区制造的困难外，如何在后续的工艺步骤中把所掺入的碳保持在替位晶格中也是一个巨大的挑战。一旦碳原子不在替位晶格中，那么应变效果就失去了。当碳化硅遇到高温退火时，巨大数目的碳原子会离开替位晶格的位置，特别是高浓度的碳硅薄膜。
图1是一种示例性的应力记忆技术的流程图，其包括下列步骤：
S110，PECVD形成氮化硅层。
在器件形成栅极并完成源漏极离子注入后，在晶圆(Wafer)表面通过PECVD工艺形成氮化硅层(PESiN)。
S120，通过光刻和刻蚀去除PMOS区的氮化硅层。
步骤S110中形成的PESiN中存在大量的氢原子(H％)。图1所示方案中的应力记忆技术是作用于NMOSFET，因此步骤S120中去除PMOS区的PESiN，避免后续的退火步骤中PESiN的氢原子对PMOS区的影响。
S130，对氮化硅层进行高温退火。
可以采用快速热退火(RTA)工艺，目的是使PESiN中的拉应力迁移至NMOS区的沟道。可以采用1030℃左右的退火温度为。
S140，通过光刻和刻蚀去除NMOS区的氮化硅层。
发明人研究认为，高拉应力(high tensile stress)PESiN存在大量的H％,且Si-H％(硅氢键)的键能大于N-H％(氮氢键)的键能，经过高温退火(anneal)之后，Si-H和N-H会断裂，且在高温状态下氢原子会穿透(breakthrough)进入到栅氧层以及栅氧与下方硅层的交界(silicon interface)处，器件的开启电压Vt会存在hump(如图5中箭头所指示)，同时还会影响器件HCI(热载流子效应)可靠性等可靠性指标以及器件的电性能。
为了解决上述氢原子导致器件的开启电压Vt存在hump等影响器件电性能的问题，本申请提供一种应用于NMOSFET的应力记忆技术，图2是一实施例中采用应力记忆技术的NMOSFET制造方法的流程图，包括下列步骤：
S210，获取形成有NMOSFET的栅极、源极区及漏极区的晶圆。
在本申请的一个实施例中，应力记忆技术应用于CMOS(互补金属氧化物半导体)制造工艺。首先提供具有半导体衬底的晶圆，衬底材料可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。在本申请的一个实施例中，衬底的构成材料选用p型(或n型)的单晶硅。
在步骤S220之前，晶圆已经完成了有源区之间的隔离结构(例如浅沟槽隔离结构STI)、衬底上的栅极以及衬底中的源极区和漏极区的制作(对于CMOS工艺是形成了NMOSFET的栅极、源极区及漏极区和PMOSFET的栅极、源极区及漏极区)，制作方式可以采用本领域习知的上述器件结构的制造工艺。
具体地，栅极包括衬底上的栅极介电层和栅极介电层上的栅极材质。栅极介电层可以包括传统的电介质材料诸如具有电介质常数从大约4到大约20(真空中测量)的硅的氧化物、氮化物和氮氧化物，或者，栅极介电层可以包括具有电介质常数从大约20到至少大约100的通常较高电介质常数电介质材料。这种较高电介质常数电介质材料可以包括但不限于：氧化铪、硅酸铪、氧化钛、钛酸锶钡(BSTs)和锆钛酸铅(PZTs)。栅极介电层可以用本领域习知的工艺形成，例如热氧化工艺。
在本申请的一个实施例中，栅极材质为多晶硅材料，在其他实施例中也可使用金属、金属氮化物、金属硅化物或类似化合物作为栅极材质。
在本申请的一个实施例中，栅极材质的形成方法可以采用化学气相沉积法(CVD)，如低温化学气相沉积(LTCVD)、低压化学气相沉积(LPCVD)、快热化学气相沉积(LTCVD)、等离子体化学气相沉积(PECVD)，也可使用例如溅镀及物理气相沉积(PVD)等方法。栅极材质的厚度可以根据器件的尺寸使用适合的厚度，在此不做具体限制。
在栅极介电层上沉积栅极材质后，可以通过光刻和刻蚀栅极介电层和栅极材质形成栅极。
形成栅极后可以通过离子注入工艺在栅极两侧形成源极区和漏极区。
S220，在晶圆表面形成覆盖栅极、源极区及漏极区的应力层。
步骤S220完成后，晶圆的NMOS区的剖面结构可以参照图3a，包括衬底310，衬底310中的源极区312和漏极区314，衬底310上的栅极(包括栅氧层322和栅氧层322上的多晶硅栅324)，栅极两侧的侧墙332，以及覆盖栅极、源极区312和漏极区314的应力层334。
应力层334的材质包括氮硅化合物。在本申请的一个实施例中，应力层334包括硅氧化物层和硅氧化物层上的氮硅化合物层。硅氧化物层的材质可以是二氧化硅。可以通过沉积工艺在硅氧化物层上形成应力层334中的氮硅化合物层。
在本申请的一个实施例中，采用低压化学气相沉积(LPCVD)工艺沉积应力层334中的氮化硅层(LPSiN)。相较于PECVD工艺形成的氮化硅层(PESiN)，低压化学气相沉积工艺形成的高拉应力LPSiN薄膜中的氢原子(Si-H/N-H)更少。虽然采用H％(Si-H/N-H)更低的LPSiN薄膜有利于减少高温状态下穿透(breakthrough)进入到栅氧层以及栅氧与下方硅层的交界(silicon interface)处的氢原子数量，但仍存在氢原子穿透的问题，仍然需脱氢以消除氢原子的穿透。而LPSiN薄膜中H％(Si-H/N-H)要远远小于PESiN，LPSiN薄膜的脱氢的难度远大于PESiN薄膜。需配合采用本实施的其他步骤，才能有效解决该脱氢难度大的难题。图3b是图3a所示结构中应力层334(图3b中未对各结构进行标号)的拉应力作用的示意图。
S230，对应力层进行第一次紫外线光照处理，紫外光波长为172nm±20nm。
第一次紫外线光照处理(UV Cure)的目的是对应力层334进行脱氢。172nm波段发射的高能光子可导致Si-H和N-H化合物发生强烈的脱氢反应，但紫外线光照处理的温度比后续的热退火温度低很多，因此脱氢产生的氢原子会溢出器件表面并被抽离出器件，而不会向下穿透进入栅氧层322以及栅氧层322与衬底310的交界处等结构中。又由于第一次紫外线光照处理中，紫外光波长为172nm±20nm，紫外波长小能量高，会导致Si-N-Si大量断裂，仅发生少量的Si-N-Si交联反应。
S240，对应力层进行第二次紫外线光照处理，紫外光波长为200nm～320nm。
第二次紫外线光照处理的目的是使应力层334发生大量的、较强烈的Si-N-Si的交联反应。在222nm波段的紫外线辐照下，LPSiN的脱氢反应较小，但Si-N-Si交联更强。由于Si-N-Si键合物对拉应力的响应比Si-H、N-H及Si-Si等键合物的响应更大，可获得大量的Si-N-Si键合物，有效提升拉应力。因此随着后续退火步骤将应力层334中的拉应力迁移至NMOSFET的沟道区，第二次紫外线光照处理可以提升拉应力对电子迁移率的提升，从而提高NMOSFET的性能。
S250，对应力层进行热处理。
具体可以是对应力层进行退火。在本申请的一个实施例中，采用快速热退火(RTA)工艺，目的是使应力层334中的拉应力迁移至NMOS区的沟道，从而可以提高NMOSFET的电子迁移率。在本申请的一个实施例中，退火温度为1030℃左右。退火后可以将应力层334去除。
上述采用应力记忆技术的NMOSFET制造方法，第一次紫外线光照处理的波段可使应力层334的Si-H、N-H化合物发生强烈的脱氢反应，从而避免步骤S250的应力层退火中大量的氢原子穿透(breakthrough)进入下方的NMOSFET结构，导致Vt出现hump。第二次紫外线光照处理的波段能够使应力层334发生大量的、较强烈的Si-N-Si的交联反应，由于Si-N-Si键合物对拉应力的响应比Si-H、N-H及Si-Si等键合物的响应更大，因此第二次紫外线光照处理可以提升拉应力对电子迁移率的提升，从而提高NMOSFET的性能。并且相对于图1所示的方案，以将采用应力记忆技术的NMOSFET制造方法应用到CMOS制造工艺中为例，由于对应力层334进行了脱氢处理，应力层334不会对PMOSFET产生影响，同时还能提高NMOSFET器件本身的性能，因此本申请采用应力记忆技术的NMOSFET制造方法既能提升工艺兼容性又能提升器件性能。此外，由于无需采用额外的光刻和刻蚀技术去除PMOSFET器件表面的应力层334，也就可以省掉步骤S120的一次光刻和刻蚀，简化CMOS制造工艺，节约制造成本。
参照图4，在本申请的一个实施例中，步骤S250之后去除应力层334可以包括如下步骤：
S260，去除氮硅化合物层。
在本申请的一个实施例中，可以通过刻蚀去除位于应力层334中的LPSiN，应力层334中的硅氧化物层作为刻蚀停止层。在本申请的一个实施例中，刻蚀LPSiN采用干法刻蚀工艺。在本申请的其他实施例中，刻蚀LPSiN也可以采用湿法腐蚀工艺。
S270，对晶圆表面进行激光退火。
去除应力层334中的氮硅化合物层后，对晶圆正面(即形成有栅极的一面)进行激光退火(LSA)，以激活注入离子、调节器件亚阈值电压等。应力层334中的硅氧化物层可以作为激光退火时的保护层。
S280，去除硅氧化物层。
完成激光退火后去除应力层334中的硅氧化物层。在本申请的一个实施例中，采用干法刻蚀工艺去除应力层334中的硅氧化物层。在本申请的其他实施例中，也可以采用湿法腐蚀工艺去除应力层334中的硅氧化物层。
在本申请的一个实施例中，去除硅氧化物层之后，可以在晶圆正面沉积金属硅化物阻挡层(Silicide Area Block,SAB)。自对准金属硅化物(salicide)是一种相当简单方便的接触金属化程序。在半导体器件的制作过程中，有一些区域需要salicide过程，而有些区域需要非自对准金属硅化物(non-salicide)过程，对于需要non-salicide过程的器件，就要利用上述salicide的特性，用不会与金属反应的材料把需要non-salicide的区域覆盖起来。这种用于覆盖non-salicide器件的材料就称为金属硅化物阻挡层(SAB)。
沉积SAB之后，进行SAB光刻及刻蚀，在需要形成金属硅化物的位置，将SAB去除，其余位置的SAB保留。然后在去除了SAB的位置的硅层表面进行金属化处理，形成金属硅化物，即自对准金属硅化物。之后将剩余的SAB去除。
在本申请的一个实施例中，步骤S220的LPCVD的工艺温度为600～800摄氏度；工艺压力为0.2torr～0.3torr，进一步地可以为0.2～0.25torr；SiH2Cl2的流量为10sccm～40sccm，进一步地可以为30sccm左右；NH3的流量为130sccm～170sccm，进一步地可以为150sccm左右。在本申请的一个实施例中，LPSiN的应力(Stress)为1G帕斯卡±200M帕斯卡(1G为109，1M为106)。
在本申请的一个实施例中，第一次紫外线光照处理和第二次紫外线光照处理的处理温度为385±15摄氏度，远低于步骤S250的退火温度，因此紫外线光照导致的脱氢的不会使氢原子向下穿透进入栅极介电层(即栅氧层322)。
本申请相应提供一种采用以上任一实施例所述的采用应力记忆技术的NMOSFET制造方法制造形成的NMOSFET。
应该理解的是，虽然本申请的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，本申请的流程图中的至少一部分步骤可以包括多个步骤或者多个阶段，这些步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤中的步骤或者阶段的至少一部分轮流或者交替地执行。
在本说明书的描述中，参考术语“有些实施例”、“其他实施例”、“理想实施例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对申请专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种采用应力记忆技术的NMOSFET制造方法，包括：
获取晶圆，所述晶圆形成有NMOSFET的栅极、源极区及漏极区；
在所述晶圆的表面形成覆盖所述栅极、源极区及漏极区的应力层，所述应力层的材质包括氮硅化合物；
对所述应力层进行第一次紫外线光照处理，紫外光波长为172nm±20nm；
对所述应力层进行第二次紫外线光照处理，紫外光波长为200nm～320nm；
对所述应力层进行热处理。
2.根据权利要求1所述的采用应力记忆技术的NMOSFET制造方法，其特征在于，所述在所述晶圆的表面形成覆盖所述栅极、源极区及漏极区的应力层的步骤包括采用低压化学气相沉积工艺沉积氮硅化合物。
3.根据权利要求2所述的采用应力记忆技术的NMOSFET制造方法，其特征在于，所述应力层包括氮化硅层，所述低压化学气相沉积的工艺温度为600～800摄氏度，工艺压力为0.2torr～0.3torr，SiH2Cl2的流量为10sccm～40sccm，NH3的流量为130sccm～170sccm。
4.根据权利要求3所述的采用应力记忆技术的NMOSFET制造方法，其特征在于，所述氮化硅层的应力为1G帕斯卡±200M帕斯卡。
5.根据权利要求1所述的采用应力记忆技术的NMOSFET制造方法，其特征在于，对所述应力层进行热处理为对所述应力层进行热退火处理，使拉应力迁移至所述NMOSFET的沟道区。
6.根据权利要求1所述的采用应力记忆技术的NMOSFET制造方法，其特征在于，所述第一次紫外线光照处理和第二次紫外线光照处理的处理温度为385±15摄氏度。
7.根据权利要求2所述的采用应力记忆技术的NMOSFET制造方法，其特征在于，所述应力层包括硅氧化物层和所述硅氧化物层上的氮硅化合物层；
所述对所述应力层进行热处理的步骤之后还包括：
去除所述氮硅化合物层；
对晶圆表面进行激光退火；
去除所述硅氧化物层。
8.根据权利要求7所述的采用应力记忆技术的NMOSFET制造方法，其特征在于，所述方法应用于CMOS制造工艺中。
9.根据权利要求1所述的采用应力记忆技术的NMOSFET制造方法，其特征在于，所述对所述应力层进行第二次紫外线光照处理的步骤中，所述应力层发生的Si-N-Si的交联反应比所述对所述应力层进行第一次紫外线光照处理发生的Si-N-Si的交联反应更强。
10.一种NMOSFET，其特征在于，所述NMOSFET是采用如权利要求1-9中任一项所述的方法制造形成。
CN202210363482.1A 2022-04-08 2022-04-08 采用应力记忆技术的nmosfet制造方法及nmosfet Pending CN116936363A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210363482.1A CN116936363A (zh) 2022-04-08 2022-04-08 采用应力记忆技术的nmosfet制造方法及nmosfet

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210363482.1A CN116936363A (zh) 2022-04-08 2022-04-08 采用应力记忆技术的nmosfet制造方法及nmosfet

Publications (1)

Publication Number Publication Date
CN116936363A true CN116936363A (zh) 2023-10-24

Family

ID=88385167

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210363482.1A Pending CN116936363A (zh) 2022-04-08 2022-04-08 采用应力记忆技术的nmosfet制造方法及nmosfet

Country Status (1)

Country Link
CN (1) CN116936363A (zh)

Similar Documents

Publication Publication Date Title
US6707062B2 (en) Transistor in a semiconductor device with an elevated channel and a source drain
JP4472972B2 (ja) Ｃｍｏｓデバイスおよびその製造方法
US6410938B1 (en) Semiconductor-on-insulator device with nitrided buried oxide and method of fabricating
US5943565A (en) CMOS processing employing separate spacers for independently optimized transistor performance
CN110034067B (zh) 半导体器件及其形成方法
CN113161240B (zh) 基于45nm工艺的多金属异质栅介质抗辐照MOS场效应管及方法
JP4540320B2 (ja) 半導体装置の製造方法
CN116759462B (zh) 一种半导体器件及其制造方法
KR100510525B1 (ko) 얕은 소오스/드레인 영역을 갖는 반도체 소자의 제조방법
CN102915971B (zh) 一种半导体器件的制造方法
CN116936363A (zh) 采用应力记忆技术的nmosfet制造方法及nmosfet
KR101088712B1 (ko) 반도체 소자의 제조방법
JP2010123669A (ja) 半導体装置およびその製造方法
KR100850138B1 (ko) 반도체 소자의 게이트 절연막 및 그 형성방법
KR100591172B1 (ko) 모스 트랜지스터의 제조 방법
KR100940440B1 (ko) 반도체 소자의 제조 방법
KR100602118B1 (ko) 반도체 소자 및 그 제조방법
KR100486825B1 (ko) 반도체 소자의 제조방법
US20040238905A1 (en) Novel gate dielectric structure for reducing boron penetration and current leakage
CN105336694A (zh) 一种锗基cmos的制备方法
JP2001267435A (ja) 半導体集積回路装置
KR100268865B1 (ko) 반도체 소자의 제조방법
KR100567875B1 (ko) 반도체소자의 게이트 유전체 및 그 형성 방법
KR100288687B1 (ko) 반도체 소자의 게이트 전극 제조 방법
JP6110686B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination