JP4472972B2 - Ｃｍｏｓデバイスおよびその製造方法 - Google Patents

Ｃｍｏｓデバイスおよびその製造方法 Download PDF

Info

Publication number
JP4472972B2
JP4472972B2 JP2003396341A JP2003396341A JP4472972B2 JP 4472972 B2 JP4472972 B2 JP 4472972B2 JP 2003396341 A JP2003396341 A JP 2003396341A JP 2003396341 A JP2003396341 A JP 2003396341A JP 4472972 B2 JP4472972 B2 JP 4472972B2
Authority
JP
Japan
Prior art keywords
layer
soi wafer
region
gate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003396341A
Other languages
English (en)
Other versions
JP2004214628A (ja
Inventor
ヒーミョング・パーク
ビヨング・エイチ・リー
ポウル・ディー・アグネロ
ドミニク・ジェイ・シェーピス
ガーヴァム・ジー・シャヒディ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004214628A publication Critical patent/JP2004214628A/ja
Application granted granted Critical
Publication of JP4472972B2 publication Critical patent/JP4472972B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H01L29/41783—Raised source or drain electrodes self aligned with the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Element Separation (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、一般的にはＣＭＯＳデバイスに関し、特に、超薄膜ＳＯＩ上の隆起ソース／ドレイン層を有するＣＭＯＳデバイスのプロセスに関する。
ＣＭＯＳ開発の間に、シリコン選択エピタキシを用いる従来の隆起ソース／ドレイン（ＲＳＤ）層の問題が認められた。シリコンの消費量が少ないＮｉＳｉ構成のような一部の解決法が開発されているが、これらは熱安定性不良のような様々な制約を有している。さらに、薄膜ＳＯＩ（silicon on insulator）基板上のＲＳＤ層を有する高性能ＣＭＯＳデバイスの従来のプロセスは以下の問題を免れない。まず、シリコン選択エピタキシを用いてＲＳＤデバイスを形成するという難問が存在する。ＲＳＤの従来のプロセスは、高温（典型的に＞８２５℃）での選択エピタキシャル成長と、ドープ・ソース／ドレイン（Ｓ／Ｄ）表面の前洗浄プロセスの際のケミカルエッチング／クリーンプロセスとを含む。このエピタキシャル（エピ）プロセスは、超薄ＳＯＩ上のＲＳＤを有するＣＭＯＳデバイスの製造を妨げる様々な技術上の問題の原因であると認められている。第１に、高温サイクルは、エピタキシャル工程の前にチャネル領域に既に導入されているドーパント（ソース／ドレイン拡張およびハロー）の過渡的増速拡散（ＴＥＤ）を生じさせる。これは、しきい値電圧（Ｖth）ロールオフのような重大な短チャネル効果を引き起こすと理解されている。
第２に、エピタキシャル層と基板上の既存のソース／ドレイン領域との間の界面は、エピタキシャル・プロセスの後で形成されるシリサイド層のかなり大きい変動性と均一性の欠乏とを生じさせ、そして、Ｓ／Ｄ抵抗の増加を生じさせ得る。第３に、この前洗浄プロセスは、同様に酸化物で形成される薄い浅いトレンチ分離（ＳＴＩ）領域にダメージを与える可能性がある。第４に、エピタキシャル層の残部（ファセット（facet））が、エピタキシャル・プロセスの際に側壁スペーサにおいて形成され、エピタキシャル・プロセスの後で打込まれることになるソース／ドレイン・ドーパントの可変分布の一因となり、デバイス性能に否定的な影響を与えることがある。総体的に、従来のエピタキシャル・プロセスは、ＣＭＯＳデバイスのプロセスにおいて複雑な界面化学を伴う。さらに、当該産業におけるＣＭＯＳ生産にとって従来のエピタキシャル・プロセスを実用的にすることは極めて困難であった。
したがって、従来のプロセスおよび構造の制約を克服する、超薄膜ＳＯＩ上の隆起ソース／ドレイン層を有する新規なＣＭＯＳデバイスおよびその製造方法に対する必要性が存在する。
上述の事項にかんがみて、本発明は、埋込酸化物（ＢＯＸ）層と、ＢＯＸ層の上のＳＯＩウェハと、ＳＯＩウェハの上のゲート誘電体と、ゲート誘電体の上のゲート領域と、付着材料を含みＳＯＩウェハに隣接する打込層と、打込層およびＳＯＩウェハの上のソース／ドレイン領域と、ゲート誘電体の上部表面より高い上部表面を有し、ソース／ドレイン領域に隣接する浅いトレンチ分離（ＳＴＩ）領域と、を備える隆起ソース／ドレインＳＯＩトランジスタ・デバイスを提供する。このデバイスは、さらに、ゲート領域を囲む少なくとも１つの絶縁スペーサを備える。ＳＯＩウェハは所定の厚さを有し、ソース／ドレイン領域はＳＯＩウェハの所定の厚さより大きい厚さを有する。さらに、ＳＴＩ領域はほぼ丸いコーナを有し、ＳＴＩ領域はソース／ドレイン領域の境界を成す。また、打込層は、ポリシリコンおよびアモルファスシリコンのうちの一方を含む。加えて、ソース／ドレイン領域はエピタキシャル関連欠陥がない。言い換えれば、ソース／ドレイン領域は、非エピタキシャル材料を含む。代替として、本発明の実施形態は、埋込酸化物（ＢＯＸ）層と、所定の厚さを有し、ＢＯＸ層の上のＳＯＩウェハと、ＳＯＩウェハの上のゲート構造と、ＢＯＸ層の上の第１の高さに配され、ゲート構造とＳＯＩウェハとの間に存在するゲート誘電体と、付着材料を含みＳＯＩウェハに隣接する打込層と、ＳＯＩウェハの所定の厚さより大きい厚さを有し、打込層およびＳＯＩウェハ内に存在するソース／ドレイン領域と、ＢＯＸ層の上に配されほぼ丸いコーナを有する浅いトレンチ分離（ＳＴＩ）領域であって、ＳＴＩ領域の上部表面がＢＯＸ層の上で第１の高さより高いＳＴＩ領域と、を備えるＣＭＯＳデバイスを提供する。ＣＭＯＳデバイスは、さらに、ゲート構造を囲む少なくとも１つの絶縁スペーサを備える。ＳＯＩウェハの所定の厚さは５５ナノメートルより薄く、ソース／ドレイン領域の厚さは２００〜３００オングストロームの範囲内である。さらに、打込層はポリシリコンおよびアモルファスシリコンのうちの一方を含む。
ＣＭＯＳデバイスを製造する方法は、所定の厚さを有するＳＯＩウェハを、埋込酸化物（ＢＯＸ）基板の上に付着する工程と、ＳＯＩウェハの上にゲート誘電体を形成する工程と、ＢＯＸ基板の上に、ほぼ丸いコーナを有するよう構成された浅いトレンチ分離（ＳＴＩ）領域を形成する工程と、ゲート誘電体の上にゲート構造を形成する工程と、ＳＯＩウェハの上に打込層を付着する工程と、ＳＯＩウェハおよび打込層内でＮ型ドーパント打込およびＰ型ドーパント打込のうちの一方を実行する工程と、デバイスを加熱して、打込層およびＳＯＩウェハから、ＳＯＩウェハの所定の厚さより大きい厚さを有するソース／ドレイン領域を形成する工程と、を含み、ゲート誘電体はＳＴＩ領域より低く配される。
この方法は、さらに、ゲート構造を囲む少なくとも１つの絶縁スペーサを形成する工程を含む。また、打込層は、ポリシリコンおよびアモルファスシリコンのうちの一方を含む。加えて、ゲート構造は、ＳＯＩウェハの上に第１ゲート・ポリシリコン層を付着する工程と、第１ゲート・ポリシリコン層の上に酸化物パッドを付着する工程と、酸化物パッドの上に犠牲窒化物層を付着する工程と、犠牲窒化物層の上に犠牲第２ゲート・ポリシリコン層を付着する工程と、によって形成される。ＳＯＩウェハの所定の厚さは５５ナノメートルより薄く、ソース／ドレイン領域の厚さは２００〜３００オングストロームの範囲内である。
本発明は、全てが高い使用可能度および製造可能度を有する、超薄ＳＯＩ上低温ＲＳＤ形成，ゲート・ポストドーピング，Ｓ／Ｄおよびポリシリコン・ドーピングの分離，およびゲート・スタック高さ低減のための固有の解決法を提供する。従来のデバイスおよびプロセスに対する本発明の種々の顕著な特徴が存在する。第１に本発明は、ＳＴＩ表面とゲート誘電体界面との間に高度差（ステップ）を与える。また、本発明によれば、従来のデバイスに固有の種々のエピタキシャルベースのＲＳＤ特性、例えば、ファセット，ポリシリコン粒子（polysilicon grain），酸素の界面濃度（interfacial concentration），ポリシリコン・ゲート上での選択エピタキシの横方向のオーバーグロース（overgrowth）などが存在しない。さらに、本発明によれば、非エピタキシャルＲＳＤポリシリコン層が、ＳＴＩ領域と活性領域との上に全体的に形成される。
本発明は、以下の利点を達成する。本発明は、エピに依存しないでＲＳＤを形成することにより、超薄ＳＯＩ上ＣＭＯＳのための選択エピベースのＲＳＤデバイスの基本的な問題の全てを解決する。同時に、本発明は、ソース／ドレイン上ポリシリコンをバッファ層として用いて、ポリシリコン・ゲートをポストドープする。また、本発明は、ＲＳＤポリシリコン平坦化と同一の化学機械研磨（ＣＭＰ）を用いてポリシリコン・ゲート高さの低減をもたらす。さらに、本発明は、高性能論理ＣＭＯＳデバイス製造のために従来のゲート構造を積極的にスケールして超薄ＳＯＩ上ＲＳＤを実現する。さらに、本発明は、階段状のＳＴＩとＳＴＩ表面をマーカとして用いるポリシリコン・エッチバックとによって形成されたソース／ドレイン電極を分離する方法を提供する。加えて、本発明は、パッド酸化物エッチングおよびライナ酸化の際にコーナを丸くすることにより、ＳＴＩ端部のステップ状コーナの周囲のポリシリコン・レールに付随する問題を解決する方法を提供する。
上述したように、従来のプロセスおよび構造の制約を克服する、超薄膜ＳＯＩ上の隆起ソース／ドレイン層を有する新規なＣＭＯＳデバイスおよびその製造方法に対する必要性が存在する。本発明は、従来のプロセスで使用されたシリコン選択エピタキシではなく、ポリシリコン付着と新たに設計されたエッチバック・プロセスの使用とによって隆起ソース／ドレイン層を有する極薄ＳＯＩ上のスケールダウンＣＭＯＳ構造を形成する方法を提供する。
理解の容易のために、ＣＭＯＳデバイス１，２の２分の１だけが図示される（例えば、ソース領域またはドレイン領域のいずれかのみが示される）。図１５（ａ）および１５（ｂ）は、全構造を示す。当業者は、構造の鏡像が実際にはデバイス１，２のそれぞれについて存在している（例えば、対応するドレインまたはソース領域が、それぞれ、ゲート構造４０の向こう側に存在する）ことを理解できる。本発明は、およそ以下のように動作する。図１５（ａ）に示すＮＦＥＴデバイス１を例として考えると、電気信号がソース／ドレイン領域７９（ａ），７９（ｂ）で入力し、チャネル領域２０を通過して相補形ドレイン／ソース領域７９（ａ），７９（ｂ）に達する。上述したように、ＣＭＯＳデバイス１，２の２分の１だけが図１（ａ）〜１４（ｂ）に示される。ＣＭＯＳデバイス１，２は、埋込酸化物層１０の上に形成されたほぼ丸いコーナ３７を有するＳＴＩ領域３５とゲート誘電体２５とを有し、ゲート誘電体２５は、ゲート４０とソース／ドレイン領域７９（ａ），７９（ｂ）との間の導電バリアとして機能する。本発明の固有の特徴は、ＳＴＩ領域３５の上部表面３６がゲート誘電体界面２５より構造上高いことである。これは有益である、というのは、プロセスの際に、高いＳＴＩ領域３５が、後続のエッチバック・プロセスが打込層６５の大部分を除去した後でさえ、打込層６５の一部が残留するのを可能にするからである。これは、基本的に非エピタキシャル・ベースのプロセスを可能にし、非エピタキシャル・ベースのプロセスは、ドーパントに対するＴＥＤ効果を除去し、さらに、しきい値電圧（Ｖth）ロールオフのような短チャネル効果を低減させるので、有益である。加えて、ほぼ丸いＳＴＩコーナ３７は、ポリシリコン付着が行われた後にＳＴＩ上に残留するポリシリコン残部の量を低減し、それによってデバイス性能を向上させる。
図面、特に図１（ａ）〜１８を参照すると、本発明の好適な実施形態が示される。本発明によって与えられるＮＦＥＴのためのプロセス工程の進行が図１（ａ）〜１５（ａ）に詳述される。一方、本発明によって与えられるＰＦＥＴのためのプロセス工程の進行が図１（ｂ）〜１５（ｂ）に詳述される。具体的には、図１（ａ）（ＮＦＥＴ）および１（ｂ）（ＰＦＥＴ）に示されるように、好ましくは厚さが５５ｎｍより薄い超薄ＳＯＩウェハ２０（例えばチャネル領域）を埋込酸化物領域１０の上に配する。その後、酸化物パッド２５および窒化物層３０をＳＯＩウェハ２０の上に順次付着させる。酸化物パッド２５は、（図５（ａ）および５（ｂ）に示される）チャネル領域２６を保護するために用いられる犠牲層であり、また、酸化物パッド２５のウェットエッチング除去の際に（図２（ａ）および２（ｂ）に示す）ＳＴＩ領域３５の丸いコーナの形成を促進するために用いられる。エッチング・プロセスの際に続いて除去されることになる窒化物層３０の厚さは、好ましくは、後続のＲＳＤ層の目標厚さとほぼ等しくなるように寸法合わせされて構成され、好ましくは、約２００〜３００オングストロームである。
図２（ａ）（ＮＦＥＴ）および２（ｂ）（ＰＦＥＴ）に示されるプロセスの次の工程において、窒化物／酸化物／ＳＯＩスタック１５をマスク・エッチングした後にＳＴＩ領域３５を形成する。このプロセスは、図４（ａ）および４（ｂ）に続いて示されるＳＴＩの丸いコーナ３７の形成を促進するＳＴＩライナ酸化を含む。
次に、図３（ａ）（ＮＦＥＴ）および３（ｂ）（ＰＦＥＴ）に示すように、ウェットエッチング・プロセスを用いて窒化物層３０を除去し、ＳＴＩ領域３５を用いてステップを構成する。結果として、ＳＴＩ表面３５がＳＯＩ表面２０より高くなる。その後、ウェットエッチング・プロセスを用いてパッド酸化物２５を除去し、同時に、図４（ａ）（ＮＦＥＴ）および４（ｂ）（ＰＦＥＴ）に最もよく示されるように、ＳＴＩ３５のコーナ３７を丸くする。ＳＴＩ３５のコーナ３７を丸くするこのプロセスは、起こり得るポリシリコン・レール問題がプロセスの次の工程で発生するのを阻止する。ポリシリコン・レール問題は、ポリシリコン反応性イオンエッチング（ＲＩＥ）の後にＳＴＩ境界の周囲にゲート・ポリシリコンの残部を残してデバイス性能に否定的な影響を与えることなどである。したがって、ＳＴＩ３５のコーナ３７を丸くすることにより、本発明は、丸いＳＴＩ領域を有さない従来のデバイスより好ましいデバイス性能を実現する。プロセスのこの段階において、ＳＯＩ表面２０より上方のＳＴＩ領域３５のステップ高さは、好ましくは約３００オングストロームである。
図５（ａ）（ＮＦＥＴ）および５（ｂ）（ＰＦＥＴ）は、（図示しない）テトラエチルオルソシリケート（ＴＥＯＳ）ハードマスクを用いてポリシリコン・ゲート・スタック４０をパターニングする本発明の次の工程を説明する。ポリシリコン・ゲート・スタック４０は、後の工程においてその高さが減少するよう構成される。ポリシリコン・ゲート・スタック４０は、ポリシリコン層４２を付着することによって形成され、好ましくは約１００ｎｍという目標スケールダウン高さを有する。次に、薄い酸化物層４４，窒化物層４６，およびバッファ・ダミー・ポリシリコン層４８を順次付着する。次に、ＲＩＥプロセスを実行し、ゲート・スタック４０を形成する。好ましくは約３００オングストロームのＳＴＩ３５が、ＳＴＩ３５の境界においてポリシリコン薄化（thinning）を生じさせる場合には、ポリシリコン４２付着の後にＣＭＰプロセスを用いてスタック４０を任意に平坦化してもよく、次に、薄い酸化物４４，窒化物４６，およびバッファ・ダミー・ポリシリコン４８を付着して、次に、ＲＩＥプロセスを実行してＳＴＩ３５の境界上のゲート・スタック４０を形成してもよい。
図６（ａ）（ＮＦＥＴ）および６（ｂ）（ＰＦＥＴ）に示すように、プロセスの次の工程は、ゲート再酸化であり、ここにおいて、ＳＯＩウェハ２０，ＳＴＩ領域３５，およびポリシリコン・ゲート・スタック４０の上に酸化物またはオキシナイトライド絶縁体層５０を付着する。さらに、図６（ａ）に示すように、Ｎ拡張／Ｎハロー打込がＳＯＩウェハ２０内で生じる。領域５１は結果として生じたＮ型無アニール・ドーピング領域を表し、一方領域５２は結果として生じたＰ型無アニール・ドーパント領域を表す。その後、低温酸化物（ＬＴＯ）キャップ５５を酸化物／オキシナイトライド層５０の上に付着する。ＬＴＯキャップ５５は図７（ａ）（ＮＦＥＴ）および７（ｂ）（ＰＦＥＴ）に最もよく示されている。任意で、ポリシリコン・ゲート４０の側面に沿って窒化物スペーサ６０を形成してもよい。図７（ｂ）に見られるように、Ｐ拡張／ハロー打込がＳＯＩウェハ２０内で生じる。領域５３は結果として生じたＰ型無アニール・ドーピング領域を表し、一方領域５４は結果として生じたＮ型無アニール・ドーパント領域を表す。
図８（ａ）（ＮＦＥＴ）および８（ｂ）（ＰＦＥＴ）は、窒化物スペーサ６０が大きくなる、ラピッド・サーマル化学的蒸着（ＲＴＣＶＤ）を用いる窒化物スペーサ６０のさらなる形成プロセスを説明する。さらに、スペーサ６０とＳＯＩウェハ２０との間に構成された部分と、スペーサ６０とポリシリコン・ゲート・スタック４０との間に構成された部分とを除いて、ＬＴＯキャップ５５および絶縁体層５０を除去する。図９（ａ）（ＮＦＥＴ）および９（ｂ）（ＰＦＥＴ）に示されるプロセスの次の工程において、好ましくは約６２０℃以下の低温で、ＮＦＥＴデバイス１およびＰＦＥＴデバイス２の上にポリシリコンの層６５を（例えば非エピタキシャルに）付着する。チャネル２０へのドーパント・マイグレーションを阻止するポリシリコン層６５を、減圧ＣＶＤ（ＬＰＣＶＤ）を用いて付着する。代わりに、（図示しない）アモルファス・シリコン層を、好ましくは低温でデバイス１，２の上に付着してもよい。こうして、従来のソース／ドレイン構造において用いられる従来のエピタキシャル成長手法と対照的なコンフォーマル付着手法を用いて、ドープ・ソース／ドレイン導体６５を形成する。これは、エピタキシャル欠陥のないコンフォーマル付着層６５を可能にする。
次に、図１０（ａ）（ＮＦＥＴ）および１０（ｂ）（ＰＦＥＴ）において、ＣＭＰプロセスを用いて（例えば当業者に知られているように黒曜石（Obsidian）ＣＭＰプロセスを用いてもよい）ポリシリコン層６５を平坦化し、ポリシリコン・ゲート４０の上の窒化物層４６を露出させる。図５（ａ）および５（ｂ）において示したプロセスの際に述べた任意のＣＭＰプロセスを用いない場合には、図３（ａ）および３（ｂ）に示したプロセスの際に生み出されたＳＴＩステップ３５に起因して、現行の黒曜石ＣＭＰプロセスによって窒化物表面４６が至る所で均一に露出することはないかもしれない。この場合には、窒化物４６の上のダミー・ポリシリコン層４８が露出し、かつ平坦化が達成されたときに黒曜石ＣＭＰプロセスを任意に終了してもよい。その後、ポリシリコン層４８のショート・エッチバック・プロセスを実行して窒化物表面４６を露出させる。くり返すと、図５（ａ）および５（ｂ）に示した工程で述べた任意のＣＭＰプロセスを用いる場合には、このエッチバック・プロセスは必要ない。上述した好ましいプロセスそして任意のプロセスのいずれを用いるかに関係なく、結果として生じた構造を図１０（ａ）（ＮＦＥＴ）および１０（ｂ）（ＰＦＥＴ）に示し、ここで、ゲート構造４０の窒化物層４６の上のダミー・ポリシリコン層４８が黒曜石ＣＭＰプロセスによって除去され、結果として、ポリシリコン・ゲート４０の高さが望ましい目標高さへ低減され、同時に、Ｓ／Ｄブロック・ポリシリコン層６５が形成される。
プロセスの次の工程において、本発明によれば、デバイス１，２にゲート・ポストドーピング打込みを実行する。具体的には、図１１（ａ）（ＮＦＥＴ）および１１（ｂ）（ＰＦＥＴ）に示すように、デバイス１，２は、中性化学種によるプレアモルファイゼーション（preamorphization）プロセスを受け、Ｎゲート・ドーピングおよびＰゲート・ドーピングのためのＮ型ドーパントおよびＰ型ドーパントがそれぞれ続く。こうして、Ｓ／Ｄ領域上の平坦化ポリシリコン６５は、ゲート・ドーピングをソース／ドレイン・ドーピングから分離させるバッファとして機能する。（領域５１，５４に加えて）領域６６，６７は、Ｎ型無アニール・ドーピング領域を表し、一方、（領域５２，５３に加えて）領域６８，６９はＰ型無アニール・ドーピング領域を表す。その後、図１２（ａ）（ＮＦＥＴ）および１２（ｂ）（ＰＦＥＴ）に示すように、ポリシリコン層６５は、ＳＴＩ酸化物表面３５上で停止するエッチバック（ドライエッチングまたは代わりに時限ウェットエッチング）プロセスを受ける。残留ポリシリコン６５は、隆起ソース／ドレイン領域を含む。さらに、ポリシリコンＲＳＤ６５を低温で付着したので、打込拡張ドーパントおよびハロー・ドーパントは著しい熱サイクルを受けない。したがって、上述したようなエピタキシャルベースのＲＳＤによるＴＥＤの問題は回避される。さらに、本発明は、ＳＴＩ領域３５とゲート誘電体２５界面との間に高度差（ステップ）を与える。すなわち、ＳＴＩ領域３５の上部表面３６は、ゲート誘電体界面２５より構造上高い。これは有益である。というのは、エッチバック・プロセスが大部分のポリシリコン層６５を除去した後でさえ、高いＳＴＩ領域３５がポリシリコン層６５の一部が残留するのを可能にしてドーパント打込のための非エピタキシャル層を与えるからである。
図１３（ａ）（ＮＦＥＴ）において、ＮＦＥＴ１はＮＦＥＴソース／ドレイン（ＮＳＤ）ヒ素打込みを受ける。既存の薄い窒化物スペーサ６０を用いてここでＮＳＤヒ素打込みを行うことにより、できる限りゲート・チャネル２６へ近接してＮ拡張／ＮＳＤドーピングを配置して、短チャネル特性を損なうことなく横方向のドーピング・レベルを最大にする。というのは、ヒ素はＰＦＥＴのホウ素と比べて遅いディフューザ（diffuser）だからである。こうして、領域５１，６７に加えて領域７１は、結果として生じたＮ型無アニール・ドーピング領域を表す。図１３（ｂ）に示すＰＦＥＴは前の工程から変化しないままである。
図１４（ａ）（ＮＦＥＴ）および１４（ｂ）（ＰＦＥＴ）において、第２の窒化物スペーサ６１を、ＲＴＣＶＤを用いて第１の窒化物スペーサ６０に隣接して付着させる。その後、ＲＩＥプロセスが、オーバーエッチングの際にポリシリコン・ゲート４０の上の薄い保護窒化物層４６を除去する。オーバーエッチングがＲＳＤ層７１，７２の表面８０に影響を及ぼす場合には、最終ＲＴＣＶＤ窒化物スペーサ付着の前に任意に（図示しない）ＬＴＯキャップを付着してＲＳＤ層７１，７２を保護してもよい。図１４（ｂ）は、最終窒化物スペーサ６１形成に続くＰＦＥＴソース／ドレイン（ＰＳＤ）ホウ素／ＢＦ2 打込を示し、これは十分な横方向の間隔を与えて後続の最終熱サイクルの際のＰＦＥＴデバイス２のホウ素の横方向の侵食（encroachment）を最小にする。領域５３，６９に加えて領域７２は、結果として生じたＰ型無アニール・ドーピング領域を表し、一方、領域５４は結果として生じたＮ型無アニール・ドーピング領域を表す。
その後、図１５（ａ）（ＮＦＥＴ）および１５（ｂ）（ＰＦＥＴ）に示すように、デバイス１，２は最終短時間アニール（ＲＴＡ）プロセスを受け、好ましくは９５０℃〜１１５０℃の温度で全てのドーパントをアニールする。非エピタキシャルＲＳＤ７１，７２は極低温で形成され、先行する他の熱サイクルは存在しないので、ＲＴＡプロセスは、デバイス１，２において全てのドーパントが受ける唯一のアニール・プロセスである。したがって、本発明は、高性能ディープサブ０．１μｍＣＭＯＳデバイス製造のための絶対最小のドーパント再分布を与える。（図１５（ａ）に示す）領域７３，８５，８６および（図１５（ｂ））に示す領域８７は、結果として生じたＮ型活性化ドーピング領域を表し、一方、（図１５（ａ）に示す）領域７４および（図１５（ｂ）に示す）領域７５，８８，８９は結果として生じたＰ型活性化ドーピング領域を表す。領域７０はデバイス１，２の活性領域を表す。デバイスの様々な領域が様々なドーピング，打込み，およびアニール・プロセスを受け、新たな材料特性と物理的構成とをもたらす。例えば、図１３（ａ）に示す領域６７は図１５（ａ）に示す領域７３になる。加えて、図１３（ａ）に示す領域５２は図１５（ａ）に示す領域７４になる。同様に、図１３（ａ）に示す領域５１の一部が図１５（ａ）に示す領域８５になる。さらに、図１３（ａ）に示す領域５１の他の部分が、図１５（ａ）に示す領域８６になる。さらに、図１４（ｂ）に示す領域６９が図１５（ｂ）に示す領域７５になる。加えて、図１４（ｂ）に示す領域５４が図１５（ｂ）に示す領域８７になる。また、図１４（ｂ）に示す領域５３が図１５（ｂ）に示す領域８８になる。同様に、図１４（ｂ）に示す領域６５が図１５（ｂ）に示す領域８９になる。最後に、図１３（ａ）および１４（ｂ）に示す領域７１，７２がそれぞれ、図１５（ａ）および１５（ｂ）にそれぞれ示す領域７９（ａ），７９（ｂ）になる。この後、シリサイド化および後工程がプロセスを完成させる（図示しない）。
ＣＭＯＳデバイス１，２を製造する方法を図１６のフロー図に示す。ここで、本方法は、ＳＯＩウェハ２０に隣接するＳＴＩ領域３５を形成する工程１００を含み、ＳＯＩウェハ２０はＮＦＥＴ領域５１とＰＦＥＴ領域５３とを有し、ＳＴＩ領域３５はほぼ丸いコーナ３７を有する。次の工程は、ＳＯＩウェハ２０の上にゲート構造４０を形成する工程１１０，ＳＯＩウェハ２０のＮＦＥＴ領域５１内でＮ拡張およびＮハロー打込を実行する工程１２０，および、ＳＯＩウェハ２０のＰＦＥＴ領域５３内でＰ拡張およびＰハロー打込を実行する工程１３０を含む。その後、ポリシリコンおよびアモルファスシリコンのうちの一方を好ましくは含む非エピタキシャル打込層６５を、約６２０℃以下の最低温度でＳＯＩウェハ２０の上に付着する（工程１４０）。プロセスの次の工程は、デバイス１，２の上にゲート・ポストドーピング打込を打込む工程１５０を含む。任意で、本方法は、ゲート構造４０に隣接する少なくとも１つの絶縁スペーサ６０，６１を形成する工程１５５を含む。次に、Ｎ型およびＰ型ソース／ドレイン打込を打込層６５内で実行する（工程１６０）。最後に、デバイス１，２は、約９５０℃〜約１１５０℃の範囲内の高温でのアニール・プロセスを受ける（工程１７０）。
図１７のフロー図に示すように、ＳＯＩウェハ２０の上に第１ゲート・ポリシリコン層４２を付着する工程１１２と、第１ゲート・ポリシリコン層４２の上に酸化物パッド４４を付着する工程１１４と、酸化物パッド４４の上に犠牲窒化物層４６を付着する工程１１６と、犠牲窒化物層４６の上に犠牲第２ゲート・ポリシリコン層４８を付着する工程１１８とによって、ゲート構造４０を形成する。
さらに、図１８のフロー図に示すように、本発明はＣＭＯＳデバイス１，２を製造する方法を提供する。ここで、本方法は、所定の厚さを有するＳＯＩウェハ２０を埋込酸化物基板１０の上に付着する工程２００を含む。次の工程は、ＳＯＩウェハ２０の上にゲート誘電体２５を形成する工程２１０を含む。次に、ＳＴＩ領域３５を埋込酸化物基板１０の上に形成する（工程２２０）。ここで、ＳＴＩ領域３５は、ほぼ丸いコーナ３７を有するよう構成され、ゲート誘電体２５は、ＳＴＩ領域３５より低く配される。次に、ゲート構造４０をゲート誘電体２５の上に形成し（工程２３０）、非エピタキシャル打込層６５をＳＯＩウェハ２０の上に付着する（工程２４０）。プロセスの次の工程は、ＳＯＩウェハ２０および打込層６５内でＮ型およびＰ型ドーパント打込を実行する工程２５０と、デバイス１，２を加熱して、打込層６５およびＳＯＩウェハ２０内にソース／ドレイン領域８５，８６，８８，８９を形成する工程２６０とを含み、ソース／ドレイン領域８５，８６，８８，８９は、ＳＯＩウェハ２０の所定の厚さより大きい厚さを有する。本方法は、ゲート構造４０を囲む少なくとも１つの絶縁スペーサ６０，６１を形成する工程２７０と、ＣＭＯＳデバイス１，２を高温でアニールする工程２８０とをさらに含む。
本発明は、全てが高い使用可能度と製造可能度を有する、超薄ＳＯＩ上低温ＲＳＤ形成，ゲート・ポストドーピング，Ｓ／Ｄおよびポリシリコン・ドーピングの分離，およびゲート・スタック高さ低減のための固有の解決法を与える。従来のデバイスおよびプロセスに対する本発明の種々の顕著な特徴が存在し、その一部を後段で述べる。第１に、本発明は、ＳＴＩ表面３５とゲート誘電体２５界面との間に高度差（ステップ）を与える。これは有益である。というのは、エッチバック・プロセスが大部分のポリシリコン層６５を除去した後でさえ、高いＳＴＩがポリシリコン層６５の一部が残留するのを可能にして、ドーパント打込のための非エピタキシャル層を与えるからである。また、本発明によれば、従来のデバイスに固有の種々のエピタキシャルベースのＲＳＤ特性、例えば、ファセット，ポリシリコン粒子，酸素の界面濃度，ポリシリコン・ゲート上での選択エピタキシの横方向のオーバーグロースなどは存在しない。さらに、本発明によれば、非エピタキシャルＲＳＤポリシリコン層６５を、ＳＴＩ領域３５および活性領域の上に全体的に形成する。したがって、シリサイド化の後、ソース／ドレイン領域（集合的に８５，８６，８８および８９）は、活性領域７９（ａ），７９（ｂ）間で短絡する。
本発明はおよそ以下のように動作する。図１５（ａ）に示すＮＦＥＴデバイス１を例として考えると、ソース／ドレイン領域７９（ａ），７９（ｂ）において電気信号が入力し、チャネル領域２０を通過して相補形ドレイン／ソース領域７９（ａ），７９（ｂ）に達する。こうして、本発明は、従来のトランジスタが機能するように機能する。一方、ＣＭＯＳデバイス１，２は、埋込酸化物層の上に形成されほぼ丸いコーナ３７を有するＳＴＩ領域３５と、ゲート４０とソース／ドレイン領域７４，８５，８６との間の導電バリアとして機能するゲート誘電体界面２５とを含む。本発明の固有の特徴は、ＳＴＩ領域３５の上部表面３６が、ゲート誘電体界面２５より構造上高いということである。これは有益である。というのは、プロセスの際、後続のエッチバック・プロセスが大部分の打込層６５を除去した後でさえ、高いＳＴＩ領域３５が打込層６５の一部が残留するのを可能にするからである。これは、基本的に非エピタキシャルベースのプロセスを可能にし、非エピタキシャルベースのプロセスは有益である。というのは、このプロセスが、ドーパントに対するＴＥＤ効果を除去し、しきい値電圧（Ｖth）ロールオフのような短チャネル効果を低減するからである。加えて、ほぼ丸いＳＴＩコーナ３７は、ポリシリコン付着が行われた後にＳＴＩ上に残留するポリシリコン残部の量を低減して、デバイス性能を向上させる。
本発明は、以下の利点を達成する。本発明は、エピに依存しないでＲＳＤを形成することによって超薄ＳＯＩ上ＣＭＯＳのための選択エピベースのＲＳＤデバイスの基本的な問題の全てを解決する。同時に、本発明は、バッファ層としてＳ／Ｄ上ポリシリコンを用いてポリシリコン・ゲートをポストドープする。また、本発明は、ＲＳＤポリシリコン平坦化と同一の化学機械研磨（ＣＭＰ）を用いてポリシリコン・ゲート高さの低減をもたらす。さらに、本発明は、高性能論理ＣＭＯＳデバイス製造のために従来のゲート構造を積極的にスケールして超薄ＳＯＩ上ＲＳＤを実現する。さらにまた、本発明は、階段状ＳＴＩとＳＴＩ表面をマーカとして用いるポリシリコン・エッチバックとによって形成されたＳ／Ｄ電極を分離する方法を提供する。加えて、本発明は、パッド酸化物エッチングおよびライナ酸化の際にコーナを丸くすることにより、ＳＴＩ端部のステップ状コーナの周囲のポリシリコン・レールに付随する問題を解決する方法を提供する。
上述の利点を組み合わせると、本発明は、極低温での付着を通じて隆起ソース／ドレイン領域を形成し、それによって、高温での選択エピベースの隆起ソース／ドレイン・プロセスによって生じる、薄ＳＯＩ上シリサイド形成、短チャネル劣化、およびエピ‐基板界面における欠陥関連問題のような問題を完全に回避することにより、超薄ＳＯＩ基板を用いる最高性能ＣＭＯＳデバイスの製造を可能にする。
好適な実施形態の点から本発明を説明したが、請求項の趣旨および範囲内の変更によって本発明を実施できることを当業者は理解できる。さらに、理解の容易のためにＣＭＯＳデバイス１，２の２分の１のみを図示した（例えば、ソース領域またはドレイン領域のいずれかのみが示される）が、実際にはデバイス１，２のそれぞれについて構造の鏡像が存在する（例えば、対応するドレイン領域またはソース領域がゲート構造４０の向こう側にそれぞれ存在する）ということを当業者は理解できる。
まとめとして、本発明の構成に関して以下の事項を開示する。
（１）埋込酸化物（ＢＯＸ）層と、前記ＢＯＸ層の上のＳＯＩウェハと、前記ＳＯＩウェハの上のゲート誘電体と、 前記ゲート誘電体の上のゲート領域と、付着材料を含み、前記ＳＯＩウェハに隣接する打込層と、前記打込層および前記ＳＯＩウェハの上のソース／ドレイン領域と、前記ソース／ドレイン領域に隣接し、前記ゲート誘電体の上部表面より高い上部表面を有する浅いトレンチ分離（ＳＴＩ）領域と、を備える隆起ソース／ドレイン（ＲＳＤ）ＳＯＩトランジスタ・デバイス。
（２）前記ゲート領域を囲む少なくとも１つの絶縁スペーサをさらに備える上記（１）記載のデバイス。
（３）前記ＳＯＩウェハは所定の厚さを有し、前記ソース／ドレイン領域は前記ＳＯＩウェハの所定の厚さより大きい厚さを有する上記（１）記載のデバイス。
（４）前記ＳＴＩ領域はほぼ丸いコーナを有し、前記ＳＴＩ領域は前記ソース／ドレイン領域の境界を成す上記（３）記載のデバイス。
（５）前記打込層は、ポリシリコンおよびアモルファスシリコンのうちの一方を含む上記（１）記載のデバイス。
（６）前記ソース／ドレイン領域はエピタキシャル関連欠陥がない上記（１）記載のデバイス。
（７）前記ソース／ドレイン領域は、非エピタキシャル材料を含む上記（１）記載のデバイス。
（８）埋込酸化物（ＢＯＸ）層と、所定の厚さを有し、前記ＢＯＸ層の上のＳＯＩウェハと、前記ＳＯＩウェハの上のゲート構造と、前記ＢＯＸ層の上の第１の高さに配され、前記ゲート構造と前記ＳＯＩウェハとの間に存在するゲート誘電体と、付着材料を含み、前記ＳＯＩウェハに隣接する打込層と、前記ＳＯＩウェハの所定の厚さより大きい厚さを有し、前記打込層および前記ＳＯＩウェハ内にあるソース／ドレイン領域と、ほぼ丸いコーナを有し、前記ＢＯＸ層の上に配された浅いトレンチ分離（ＳＴＩ）領域であって、前記ＳＴＩ領域の上部表面が前記ＢＯＸ層の上で前記第１の高さより高いＳＴＩ領域と、を備えるＣＭＯＳデバイス。
（９）前記ゲート構造を囲む少なくとも１つの絶縁スペーサをさらに備える上記（８）記載のＣＭＯＳデバイス。
（１０）前記ＳＯＩウェハの所定の厚さは５５ナノメートルより薄い上記（８）記載のＣＭＯＳデバイス。
（１１）前記ソース／ドレイン領域の厚さは２００〜３００オングストロームの範囲内である上記（８）記載のＣＭＯＳデバイス。
（１２）前記打込層は、ポリシリコンおよびアモルファスシリコンのうちの一方を含む上記（８）記載のＣＭＯＳデバイス。
（１３）ＣＭＯＳデバイスを製造する方法であって、前記方法は、所定の厚さを有するＳＯＩウェハを埋込酸化物（ＢＯＸ）基板の上に付着する工程と、前記ＳＯＩウェハの上にゲート誘電体を形成する工程と、ほぼ丸いコーナを有するよう構成される浅いトレンチ分離（ＳＴＩ）領域を前記ＢＯＸ基板の上に形成する工程と、前記ゲート誘電体の上にゲート構造を形成する工程と、前記ＳＯＩウェハの上に打込層を付着する工程と、前記ＳＯＩウェハおよび前記打込層内でＮ型ドーパント打込およびＰ型ドーパント打込のうちの一方を実行する工程と、前記デバイスを加熱して、前記打込層および前記ＳＯＩウェハから、前記ＳＯＩウェハの所定の厚さより大きい厚さを有するソース／ドレイン領域を形成する工程と、を含み、前記ゲート誘電体は前記ＳＴＩ領域より低く配される方法。
（１４）前記ゲート構造を囲む少なくとも１つの絶縁スペーサを形成する工程を、さらに含む上記（１３）記載の方法。
（１５）前記打込層は、ポリシリコンおよびアモルファスシリコンのうちの一方を含む上記（１３）記載の方法。
（１６）前記ゲート構造は、前記ＳＯＩウェハの上に第１ゲート・ポリシリコン層を付着する工程と、前記第１ゲート・ポリシリコン層の上に酸化物パッドを付着する工程と、前記酸化物パッドの上に犠牲窒化物層を付着する工程と、前記犠牲窒化物層の上に犠牲第２ゲート・ポリシリコン層を付着する工程と、によって形成される上記（１３）記載の方法。
（１７）前記ＳＯＩウェハの所定の厚さは、５５ナノメートルより薄い上記（１３）記載の方法。
（１８）前記ソース／ドレイン領域の厚さは、２００〜３００オングストロームの範囲内である上記（１３）記載の方法。
本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスの部分的に完成したＰＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスのＮＦＥＴ構成要素の概要図である。 本発明に係るＣＭＯＳデバイスのＰＦＥＴ構成要素の概要図である。 本発明の好適な方法を説明するフロー図である。 本発明の好適な方法を説明するフロー図である。 本発明の好適な方法を説明するフロー図である。
符号の説明
１ ＮＦＥＴデバイス
２ ＰＦＥＴデバイス
１０ 埋込酸化物領域
１５ 窒化物／酸化物／ＳＯＩスタック
２０ 超薄ＳＯＩウェハ
２５ 酸化物パッド
２６ ゲート・チャネル
３０ 窒化物層
３５ ＳＴＩ領域
３６ ＳＴＩ領域３５の上部表面
３７ ＳＴＩの丸いコーナ
４０ ゲート・スタック
４２ ポリシリコン層
４４ 酸化物層
４６ 窒化物層
４８ バッファ・ダミー・ポリシリコン層
５０ 絶縁体層
５１，５４，６６，６７，７１ Ｎ型無アニール・ドーピング領域
５２，５３，６８，６９，７２ Ｐ型無アニール・ドーパント領域
５５ 低温酸化物（ＬＴＯ）キャップ
６０ 窒化物スペーサ
６１ 第２の窒化物スペーサ
６５ ポリシリコン層
７３，８５，８６，８７ Ｎ型活性化ドーピング領域
７４，７５，８８，８９ Ｐ型活性化ドーピング領域
７９（ａ），（ｂ） ソース／ドレイン領域
８０ ＲＳＤ層７１，７２の表面

Claims (13)

  1. 埋込酸化物層と、
    前記埋込酸化物層の上のＳＯＩウェハと、
    前記ＳＯＩウェハの上のゲート誘電体と、
    前記ゲート誘電体の上のゲート領域と、
    前記ゲート領域の側面の上の絶縁体層と、
    前記絶縁体層の上の絶縁スペーサと、
    ６２０℃以下でポリシリコンまたはアモルファスシリコンを付着して形成され、前記ＳＯＩウェハに隣接する打込層と、
    前記打込層および前記ＳＯＩウェハ内にあるソース／ドレイン領域と、
    丸いコーナを有し、前記ソース／ドレイン領域に隣接し、前記ゲート誘電体の上部表面より高い上部表面を有する浅いトレンチ分離領域と、を備える隆起ソース／ドレインＳＯＩトランジスタ・デバイス。
  2. 前記絶縁体層が酸化物、オキシナイトライドおよび低温酸化物のいずれかを含み、前記絶縁スペーサが窒化物を含む、請求項１記載のデバイス。
  3. 前記ＳＯＩウェハは所定の厚さを有し、前記ソース／ドレイン領域は前記ＳＯＩウェハの所定の厚さより大きい厚さを有する請求項１記載のデバイス。
  4. 前記ソース／ドレイン領域はエピタキシャル関連欠陥がない請求項１記載のデバイス。
  5. 前記ソース／ドレイン領域は、非エピタキシャル材料を含む請求項１記載のデバイス。
  6. 埋込酸化物層と、
    所定の厚さを有し、前記埋込酸化物層の上のＳＯＩウェハと、
    前記ＳＯＩウェハの上のゲート構造と、
    上部表面が前記埋込酸化物層の上の第１の高さに配され、前記ゲート構造と前記ＳＯＩウェハとの間に存在するゲート誘電体と、
    前記ゲート構造の側面の上の絶縁体層と、
    前記絶縁体層の上の絶縁スペーサと、
    ６２０℃以下でポリシリコンまたはアモルファスシリコンを付着して形成され、前記ＳＯＩウェハに隣接する打込層と、
    前記ＳＯＩウェハの所定の厚さより大きい厚さを有し、前記打込層および前記ＳＯＩウェハ内にあるソース／ドレイン領域と、
    丸いコーナを有し、前記埋込酸化物層の上に配された浅いトレンチ分離領域であって、前記浅いトレンチ分離領域の上部表面が前記埋込酸化物層の上で前記第１の高さより高い浅いトレンチ分離領域と、を備えるＣＭＯＳデバイス。
  7. 前記絶縁体層が酸化物、オキシナイトライドおよび低温酸化物のいずれかを含み、前記絶縁スペーサが窒化物を含む、請求項６記載のＣＭＯＳデバイス。
  8. 前記ＳＯＩウェハの所定の厚さは５５ナノメートルより薄い請求項６記載のＣＭＯＳデバイス。
  9. 前記ソース／ドレイン領域の厚さは２００〜３００オングストロームの範囲内である請求項６記載のＣＭＯＳデバイス。
  10. ＣＭＯＳデバイスを製造する方法であって、前記方法は、
    所定の厚さを有するＳＯＩウェハを埋込酸化物層の上に付着する工程と、
    前記ＳＯＩウェハの上にゲート誘電体を形成する工程と、
    丸いコーナを有するよう構成される浅いトレンチ分離領域を前記埋込酸化物層の上に形成する工程と、
    前記ゲート誘電体の上にゲート構造を形成する工程と、
    前記ゲート構造の側面の上に絶縁体層を形成する工程と、
    前記絶縁体層の上に絶縁スペーサを形成する工程と、
    前記ＳＯＩウェハの上に６２０℃以下でポリシリコンまたはアモルファスシリコンの打込層を付着する工程と、
    前記ＳＯＩウェハおよび前記打込層内でＮ型ドーパント打込およびＰ型ドーパント打込のうちの一方を実行する工程と、
    前記デバイスを加熱して、前記打込層および前記ＳＯＩウェハから、前記ＳＯＩウェハの所定の厚さより大きい厚さを有するソース／ドレイン領域を形成する工程と、
    を順次行うこと含み、
    前記ゲート誘電体は前記浅いトレンチ分離領域より低く配される方法。
  11. 前記ゲート構造は、
    前記ＳＯＩウェハの上に第１ゲート・ポリシリコン層を付着する工程と、
    前記第１ゲート・ポリシリコン層の上に酸化物パッドを付着する工程と、
    前記酸化物パッドの上に犠牲窒化物層を付着する工程と、
    前記犠牲窒化物層の上に犠牲第２ゲート・ポリシリコン層を付着する工程と、によって形成される請求項１０記載の方法。
  12. 前記ＳＯＩウェハの所定の厚さは、５５ナノメートルより薄い請求項１０記載の方法。
  13. 前記ソース／ドレイン領域の厚さは、２００〜３００オングストロームの範囲内である請求項１０記載の方法。
JP2003396341A 2003-01-07 2003-11-26 Ｃｍｏｓデバイスおよびその製造方法 Expired - Fee Related JP4472972B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/338,103 US6828630B2 (en) 2003-01-07 2003-01-07 CMOS device on ultrathin SOI with a deposited raised source/drain, and a method of manufacture

Publications (2)

Publication Number Publication Date
JP2004214628A JP2004214628A (ja) 2004-07-29
JP4472972B2 true JP4472972B2 (ja) 2010-06-02

Family

ID=32681377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003396341A Expired - Fee Related JP4472972B2 (ja) 2003-01-07 2003-11-26 Ｃｍｏｓデバイスおよびその製造方法

Country Status (4)

Country Link
US (2) US6828630B2 (ja)
JP (1) JP4472972B2 (ja)
KR (2) KR100628820B1 (ja)
SG (1) SG115598A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW566041B (en) * 2001-07-06 2003-12-11 Hitachi Ltd Digital data recording device and output device
US7071043B2 (en) * 2002-08-15 2006-07-04 Micron Technology, Inc. Methods of forming a field effect transistor having source/drain material over insulative material
JP2004311903A (ja) * 2003-04-10 2004-11-04 Oki Electric Ind Co Ltd 半導体装置及び製造方法
US6812105B1 (en) * 2003-07-16 2004-11-02 International Business Machines Corporation Ultra-thin channel device with raised source and drain and solid source extension doping
US20050048732A1 (en) * 2003-08-26 2005-03-03 International Business Machines Corporation Method to produce transistor having reduced gate height
DE102004004846B4 (de) * 2004-01-30 2006-06-14 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Abscheiden einer Schicht aus einem Material auf einem Substrat
JP4434832B2 (ja) * 2004-05-20 2010-03-17 Ｏｋｉセミコンダクタ株式会社 半導体装置、及びその製造方法
US7227228B2 (en) * 2004-05-21 2007-06-05 Kabushika Kaisha Toshiba Silicon on insulator device and method of manufacturing the same
JP2006120814A (ja) * 2004-10-21 2006-05-11 Renesas Technology Corp 半導体装置の製造方法
US7235433B2 (en) * 2004-11-01 2007-06-26 Advanced Micro Devices, Inc. Silicon-on-insulator semiconductor device with silicon layers having different crystal orientations and method of forming the silicon-on-insulator semiconductor device
US7453122B2 (en) * 2005-02-08 2008-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. SOI MOSFET device with reduced polysilicon loading on active area
FR2890662B1 (fr) * 2005-09-14 2008-09-19 St Microelectronics Sa Procede d'epitaxie a faible budget thermique et son utilisation
US7569434B2 (en) * 2006-01-19 2009-08-04 International Business Machines Corporation PFETs and methods of manufacturing the same
TW200742087A (en) * 2006-03-14 2007-11-01 Koninkl Philips Electronics Nv Source and drain formation
US7473594B2 (en) * 2006-07-25 2009-01-06 International Business Machines Corporation Raised STI structure and superdamascene technique for NMOSFET performance enhancement with embedded silicon carbon
JP4300228B2 (ja) * 2006-08-28 2009-07-22 株式会社東芝 不揮発性半導体記憶装置
US7998821B2 (en) * 2006-10-05 2011-08-16 United Microelectronics Corp. Method of manufacturing complementary metal oxide semiconductor transistor
KR100781891B1 (ko) * 2006-12-05 2007-12-03 동부일렉트로닉스 주식회사 반도체 소자 및 그의 제조방법
US7923373B2 (en) 2007-06-04 2011-04-12 Micron Technology, Inc. Pitch multiplication using self-assembling materials
US8415748B2 (en) 2010-04-23 2013-04-09 International Business Machines Corporation Use of epitaxial Ni silicide
CN102437183B (zh) * 2010-09-29 2015-02-25 中国科学院微电子研究所 半导体器件及其制造方法
US8426265B2 (en) 2010-11-03 2013-04-23 International Business Machines Corporation Method for growing strain-inducing materials in CMOS circuits in a gate first flow
US9087741B2 (en) 2011-07-11 2015-07-21 International Business Machines Corporation CMOS with dual raised source and drain for NMOS and PMOS
US8642424B2 (en) * 2011-07-12 2014-02-04 International Business Machines Corporation Replacement metal gate structure and methods of manufacture
US8435846B2 (en) 2011-10-03 2013-05-07 International Business Machines Corporation Semiconductor devices with raised extensions
US20130292766A1 (en) 2012-05-03 2013-11-07 International Business Machines Corporation Semiconductor substrate with transistors having different threshold voltages
US8546203B1 (en) 2012-07-17 2013-10-01 International Business Machines Corporation Semiconductor structure having NFET extension last implants
US8673699B2 (en) * 2012-07-17 2014-03-18 International Business Machines Corporation Semiconductor structure having NFET extension last implants
CN103400858B (zh) * 2013-08-02 2016-01-20 清华大学 绝缘体上三维半导体器件及其形成方法
US9876110B2 (en) * 2014-01-31 2018-01-23 Stmicroelectronics, Inc. High dose implantation for ultrathin semiconductor-on-insulator substrates
US9786755B2 (en) * 2015-03-18 2017-10-10 Stmicroelectronics (Crolles 2) Sas Process for producing, from an SOI and in particular an FDSOI type substrate, transistors having gate oxides of different thicknesses, and corresponding integrated circuit
JP6649190B2 (ja) 2016-06-28 2020-02-19 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN106206316A (zh) * 2016-07-27 2016-12-07 上海集成电路研发中心有限公司 一种金属氧化物半导体场效应晶体管的制造方法
US20180138177A1 (en) * 2016-11-16 2018-05-17 Globalfoundries Inc. Formation of band-edge contacts
RU2643938C1 (ru) * 2016-12-23 2018-02-06 Акционерное общество "Научно-исследовательский институт молекулярной электроники" Способ изготовления высокотемпературных КМОП КНИ интегральных схем
CN107768309B (zh) * 2017-10-11 2019-12-10 深圳市华星光电半导体显示技术有限公司 混合型cmos器件及其制作方法
US10559696B2 (en) 2017-10-11 2020-02-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Hybrid CMOS device and manufacturing method thereof

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5567966A (en) 1993-09-29 1996-10-22 Texas Instruments Incorporated Local thinning of channel region for ultra-thin film SOI MOSFET with elevated source/drain
AU5386796A (en) * 1995-04-11 1996-10-30 Kinetech, Inc. Identifying data in a data processing system
US5814553A (en) * 1996-05-09 1998-09-29 United Microelectronics Corp. Method of fabricating self-align contact window with silicon nitride side wall
US6777759B1 (en) * 1997-06-30 2004-08-17 Intel Corporation Device structure and method for reducing silicide encroachment
US6051458A (en) 1998-05-04 2000-04-18 Taiwan Semiconductor Manufacturing Company Drain and source engineering for ESD-protection transistors
JP2000156502A (ja) * 1998-09-21 2000-06-06 Texas Instr Inc <Ti> 集積回路及び方法
US6403433B1 (en) 1999-09-16 2002-06-11 Advanced Micro Devices, Inc. Source/drain doping technique for ultra-thin-body SOI MOS transistors
US6248637B1 (en) 1999-09-24 2001-06-19 Advanced Micro Devices, Inc. Process for manufacturing MOS Transistors having elevated source and drain regions
US6372589B1 (en) 2000-04-19 2002-04-16 Advanced Micro Devices, Inc. Method of forming ultra-shallow source/drain extension by impurity diffusion from doped dielectric spacer
US6403434B1 (en) 2001-02-09 2002-06-11 Advanced Micro Devices, Inc. Process for manufacturing MOS transistors having elevated source and drain regions and a high-k gate dielectric

Also Published As

Publication number Publication date
KR100628820B1 (ko) 2006-09-27
JP2004214628A (ja) 2004-07-29
US20040129979A1 (en) 2004-07-08
KR20040063768A (ko) 2004-07-14
US6828630B2 (en) 2004-12-07
SG115598A1 (en) 2005-10-28
KR20060080905A (ko) 2006-07-11
US20050040465A1 (en) 2005-02-24
KR100625065B1 (ko) 2006-09-18
US6891228B2 (en) 2005-05-10

Similar Documents

Publication Publication Date Title
JP4472972B2 (ja) Ｃｍｏｓデバイスおよびその製造方法
US8106456B2 (en) SOI transistors having an embedded extension region to improve extension resistance and channel strain characteristics
TWI255543B (en) A CMOS device on ultrathin SOI with a deposited raised source/drain, and a method of manufacture
US8685847B2 (en) Semiconductor device having localized extremely thin silicon on insulator channel region
US9490348B2 (en) Method of forming a FinFET having an oxide region in the source/drain region
US6372559B1 (en) Method for self-aligned vertical double-gate MOSFET
US6693013B2 (en) Semiconductor transistor using L-shaped spacer and method of fabricating the same
US7205185B2 (en) Self-aligned planar double-gate process by self-aligned oxidation
US7759205B1 (en) Methods for fabricating semiconductor devices minimizing under-oxide regrowth
JP4119663B2 (ja) 非エピタキシャル隆起型ソース／ドレインおよび自己整合型ゲートを有するｃｍｏｓ構造と製造方法
JP2007513489A (ja) 減少されたゲート高さを有するトランジスタを製造する方法
US9634103B2 (en) CMOS in situ doped flow with independently tunable spacer thickness
US7176110B2 (en) Technique for forming transistors having raised drain and source regions with different heights
US7009258B2 (en) Method of building a CMOS structure on thin SOI with source/drain electrodes formed by in situ doped selective amorphous silicon
US7598572B2 (en) Silicided polysilicon spacer for enhanced contact area
US7144786B2 (en) Technique for forming a transistor having raised drain and source regions with a reduced number of process steps
US6548362B1 (en) Method of forming MOSFET with buried contact and air-gap gate structure
US8541835B2 (en) Schottky FET fabricated with gate last process
US20020090787A1 (en) Self-aligned elevated transistor
CN107464741A (zh) 一种半导体器件及其制造方法、电子装置
CN102915971B (zh) 一种半导体器件的制造方法
US6727151B2 (en) Method to fabricate elevated source/drain structures in MOS transistors
US6284608B1 (en) Method for making accumulation mode N-channel SOI
JP3805917B2 (ja) 半導体装置の製造方法
CN107464755A (zh) 一种半导体器件及其制造方法、电子装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051031

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060201

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060427

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070327

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070608

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100128

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130312

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140312

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees