CN107768309B - 混合型cmos器件及其制作方法 - Google Patents
混合型cmos器件及其制作方法 Download PDFInfo
- Publication number
- CN107768309B CN107768309B CN201710943188.7A CN201710943188A CN107768309B CN 107768309 B CN107768309 B CN 107768309B CN 201710943188 A CN201710943188 A CN 201710943188A CN 107768309 B CN107768309 B CN 107768309B
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- source
- electrode
- cmos device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 51
- 239000000463 material Substances 0.000 claims abstract description 44
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 28
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 28
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 22
- 238000004151 rapid thermal annealing Methods 0.000 claims abstract description 21
- 239000001257 hydrogen Substances 0.000 claims abstract description 18
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 18
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 16
- 238000005984 hydrogenation reaction Methods 0.000 claims abstract description 6
- 230000008569 process Effects 0.000 claims description 33
- 238000005530 etching Methods 0.000 claims description 30
- 230000004888 barrier function Effects 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 16
- 238000000137 annealing Methods 0.000 claims description 15
- 150000002500 ions Chemical class 0.000 claims description 12
- 229920005591 polysilicon Polymers 0.000 claims description 12
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 10
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 9
- 238000002360 preparation method Methods 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 6
- -1 boron ions Chemical class 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- 229910052738 indium Inorganic materials 0.000 claims description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical group [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 claims description 5
- 239000011787 zinc oxide Substances 0.000 claims description 5
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000009832 plasma treatment Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 claims 5
- 239000010408 film Substances 0.000 claims 4
- 239000012299 nitrogen atmosphere Substances 0.000 claims 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 abstract description 8
- 239000002041 carbon nanotube Substances 0.000 abstract description 8
- 229910021393 carbon nanotube Inorganic materials 0.000 abstract description 8
- 238000010586 diagram Methods 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 7
- 238000006356 dehydrogenation reaction Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000011109 contamination Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
- H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/8238—Complementary field-effect transistors, e.g. CMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
- H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
- H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种混合型CMOS器件及其制作方法。本发明的混合型CMOS器件的制作方法采用低温多晶硅制备PMOS晶体管的有源层，同时采用金属氧化物半导体制备NMOS晶体管的有源层，两种半导体材料混合使用，组成混合型CMOS器件，与现有的采用二维碳纳米管材料或者有机半导体材料来制备PMOS晶体管有源层的方法相比，本发明制得的混合型CMOS器件具有更加优异的电学性能；在制作过程中对第一有源层进行氢化处理，提高第一有源层的电学性能，并且在后续制程中采用快速热退火方法去除第二有源层中的氢污染，保证第二有源层具有良好的电学性能。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种混合型CMOS器件及其制作方法。
背景技术
高性能低功耗的数字电路通常需要采用互补型金属氧化物半导体(CMOS)结构的晶体管，金属氧化物半导体的代表为铟镓锌氧化物(IGZO)，然而，由于IGZO的价带上方存在有大量的缺陷态，这些缺陷态会耗尽空穴，使得IGZO只能表现为N型单极性半导体，P型半导体的缺失使得基于IGZOTFT的逻辑电路设计面临难题。
目前关于IGZO TFT的逻辑电路的设计可大体分为两类：
第一类是仅使用由IGZO TFT组成的Pseduo-CMOS晶体管实现非门(反相器)，在Pseduo-CMOS设计时，由于负载管和驱动管要有不同的阈值电压，这就要求在同一个样品上同时制备出耗尽型(Depletion mode)和增强型(Enhancement mode)IGZO TFT，因此引入双栅结构或双层主动层结构、以及对负载管额外光照等方法被发明出来并应用于由IGZO TFT组成的Pseduo-CMOS晶体管的制程中，然而即使采用这些工艺改进反相器，也未能解决伪CMOS的静态功耗大和噪声容限小的问题；
第二类是采用混合型CMOS晶体管实现非门(反相器)，即P型负载管(PMOS晶体管)采用其他半导体材料实现，在以往的混合型CMOS晶体管的设计中，P型负载管使用的半导体材料不是二维碳纳米管(CNT)材料就是有机半导体材料，然而CNT材料的制备过程中总是会有部分材料被金属化，有机半导体TFT的迁移率低、稳定性差且对环境中的水氧敏感，因此，适用于大规模制备的混合型CMOS晶体管方案依然有待研究。
发明内容
本发明的目的在于提供一种混合型CMOS器件的制作方法，与现有的采用二维碳纳米管材料或者有机半导体材料来制备PMOS晶体管有源层的方法相比，制得的混合型CMOS器件具有更加优异的电学性能，并且具有更好的延展性，使柔性电子电路成为可能。
本发明的目的还在于提供一种混合型CMOS器件，与现有的混合型CMOS器件相比，具有更加优异的电学性能，并且具有更好的延展性，使柔性电子电路成为可能。
为实现上述目的，本发明提供一种混合型CMOS器件的制作方法，包括如下步骤：
步骤1、提供衬底基板，在所述衬底基板上形成缓冲层，在所述缓冲层上形成第一有源层，所述第一有源层的材料包括低温多晶硅；
在所述缓冲层上形成覆盖所述第一有源层的第一栅极绝缘层；
在所述第一栅极绝缘层上形成对应于所述第一有源层上方的第一栅极以及与所述第一栅极间隔设置的第二栅极；
步骤2、以所述第一栅极为阻挡层，对所述第一有源层的两端进行P型重掺杂，在所述第一有源层的两端分别形成源极接触区与漏极接触区，得到待氢化处理样品；
步骤3、采用氢气等离子体对所述待氢化处理样品进行等离子体处理，以对第一有源层进行氢化处理；
步骤4、在所述第一栅极绝缘层上形成覆盖所述第一栅极与第二栅极的第二栅极绝缘层；
在所述第二栅极绝缘层上形成对应于第二栅极上方的第二有源层，所述第二有源层的材料包括金属氧化物半导体；
步骤5、在所述第二有源层上形成刻蚀阻挡层，并且在所述第一栅极绝缘层与第二栅极绝缘层上形成对应于所述第一有源层的源极接触区上方的第一通孔以及对应于所述第一有源层的漏极接触区上方的第二通孔；
步骤6、形成位于所述第二栅极绝缘层上的第一源极、以及位于所述刻蚀阻挡层、第二有源层及第二栅极绝缘层上的源漏极共用结构层与第二漏极；
所述第一源极经由所述第一通孔与所述第一有源层的源极接触区相接触；所述源漏极共用结构层的一端经由第二通孔与所述第一有源层的漏极接触区相接触，另一端与所述第二有源层的一端直接相接触；所述第二漏极与所述第二有源层的另一端直接相接触；制得混合型CMOS器件；
步骤7、对所述混合型CMOS器件进行退火处理；
步骤8、对所述混合型CMOS器件进行快速热退火处理，以去除第二有源层中的氢元素。
所述步骤1中，所述第一有源层的制备方法为：在所述缓冲层上沉积非晶硅薄膜，对所述非晶硅薄膜进行激光退火处理，使所述非晶硅薄膜结晶转化为低温多晶硅薄膜，对所述低温多晶硅薄膜进行刻蚀图形化后得到第一有源层；
所述步骤4中，所述第二有源层的制备方法为：在所述第二栅极绝缘层上沉积金属氧化物半导体薄膜，对所述金属氧化物半导体薄膜进行刻蚀图形化后得到第二有源层。
所述步骤2中，采用离子注入的方式对所述第一有源层的两端进行P型重掺杂；所述P型重掺杂使用的P型离子为硼离子。
所述步骤5包括：在所述第二有源层与第二栅极绝缘层上形成刻蚀阻挡薄膜，采用一道光刻制程对所述刻蚀阻挡薄膜进行图形化处理形成刻蚀阻挡层，并且在同一道光刻制程中对所述第一栅极绝缘层与第二栅极绝缘层进行图形化处理形成第一通孔与第二通孔。
所述混合型CMOS器件中，所述第一有源层、第一栅极、第一源极、及源漏极共用结构层共同组成PMOS晶体管，所述第二有源层、第二栅极、源漏极共用结构层、及第二漏极共同组成NMOS晶体管；所述PMOS晶体管中，所述源漏极共用结构层起到漏极的作用，所述NMOS晶体管中，所述源漏极共用结构层起到源极的作用。
所述步骤7中，所述退火处理在氮气环境下进行，所述退火处理的温度为300℃～400℃，所述退火处理的时间为1小时至3小时。
所述步骤8中，所述快速热退火处理在氮气环境下进行，所述快速热退火处理的温度为500℃～520℃，所述快速热退火处理的时间为1分钟至5分钟。
本发明还提供一种混合型CMOS器件，包括：衬底基板、设于所述衬底基板上的缓冲层、设于所述缓冲层上的第一有源层、设于所述缓冲层上且覆盖所述第一有源层的第一栅极绝缘层、设于所述第一栅极绝缘层上且对应于所述第一有源层上方的第一栅极以及与所述第一栅极间隔设置的第二栅极、设于所述第一栅极绝缘层上且覆盖所述第一栅极与第二栅极的第二栅极绝缘层、设于所述第二栅极绝缘层上且对应于第二栅极上方的第二有源层、设于所述第二有源层上的刻蚀阻挡层、设于所述第二栅极绝缘层上的第一源极、以及设于所述刻蚀阻挡层、第二有源层及第二栅极绝缘层上的源漏极共用结构层与第二漏极；
所述第二有源层的材料包括金属氧化物半导体；所述第一有源层的材料包括低温多晶硅；所述第一有源层的两端分别设有源极接触区与漏极接触区，所述源极接触区与漏极接触区均为P型重掺杂区；
所述第一栅极绝缘层与第二栅极绝缘层上设有对应于所述第一有源层的源极接触区上方的第一通孔以及对应于所述第一有源层的漏极接触区上方的第二通孔；
所述第一源极经由所述第一通孔与所述第一有源层的源极接触区相接触；所述源漏极共用结构层的一端经由第二通孔与所述第一有源层的漏极接触区相接触，另一端与所述第二有源层的一端直接相接触；所述第二漏极与所述第二有源层的另一端直接相接触。
所述源极接触区与漏极接触区中的P型离子为硼离子；所述金属氧化物半导体为铟镓锌氧化物。
所述混合型CMOS器件中，所述第一有源层、第一栅极、第一源极、及源漏极共用结构层共同组成PMOS晶体管，所述第二有源层、第二栅极、源漏极共用结构层、及第二漏极共同组成NMOS晶体管；所述PMOS晶体管中，所述源漏极共用结构层起到漏极的作用，所述NMOS晶体管中，所述源漏极共用结构层起到源极的作用。
本发明的有益效果：本发明的混合型CMOS器件的制作方法采用低温多晶硅制备PMOS晶体管的有源层，同时采用金属氧化物半导体制备NMOS晶体管的有源层，两种半导体材料混合使用，组成混合型CMOS器件，与现有的采用二维碳纳米管材料或者有机半导体材料来制备PMOS晶体管有源层的方法相比，本发明制得的混合型CMOS器件具有更加优异的电学性能；在制作过程中对第一有源层进行氢化处理，提高第一有源层的电学性能，并且在后续制程中采用快速热退火方法去除第二有源层中的氢污染，保证第二有源层具有良好的电学性能；与仅采用硅基半导体材料的CMOS器件相比，本发明制得的混合型CMOS器件具有更好的延展性，使柔性电子电路成为可能；与仅采用低温多晶硅材料的CMOS器件的制作方法相比，本发明的混合型CMOS器件的制作方法的工艺更简单，方便加工。本发明的混合型CMOS器件采用上述方法制得，与现有的混合型CMOS器件相比，具有更加优异的电学性能，并且具有更好的延展性，使柔性电子电路成为可能。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为本发明的混合型CMOS器件的制作方法的流程图；
图2至图5为本发明的混合型CMOS器件的制作方法的步骤1的示意图；
图6为本发明的混合型CMOS器件的制作方法的步骤2的示意图；
图7为本发明的混合型CMOS器件的制作方法的步骤3的示意图；
图8至图9为本发明的混合型CMOS器件的制作方法的步骤4的示意图；
图10至图11为本发明的混合型CMOS器件的制作方法的步骤5的示意图；
图12为本发明的混合型CMOS器件的制作方法的步骤6的示意图及本发明的混合型CMOS器件的基本结构示意图；
图13为本发明的混合型CMOS器件的制作方法的步骤7中氢元素扩散的示意图；
图14为本发明的混合型CMOS器件的制作方法的步骤8中去除第二有源层内的氢污染的示意图；
图15为去氢处理前后的NMOS晶体管的转移特性曲线；
图16为去氢处理后的NMOS晶体管的场效应迁移率曲线；
图17为本发明的混合型CMOS器件的制作方法的步骤9的示意图及本发明的混合型CMOS器件的完整结构示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图1，本发明提供一种混合型CMOS器件的制作方法，包括如下步骤：
步骤1、如图2至图4所示，提供衬底基板10，在所述衬底基板10上形成缓冲层20，在所述缓冲层20上形成第一有源层30，所述第一有源层30的材料包括低温多晶硅；
如图5所示，在所述缓冲层20上形成覆盖所述第一有源层30的第一栅极绝缘层40；
在所述第一栅极绝缘层40上形成对应于所述第一有源层30上方的第一栅极51以及与所述第一栅极51间隔设置的第二栅极52。
具体的，如图2至图4所示，所述步骤1中，所述第一有源层30的制备方法为：在所述缓冲层20上沉积非晶硅薄膜21，对所述非晶硅薄膜21进行激光退火处理，使所述非晶硅薄膜21结晶转化为低温多晶硅薄膜22，对所述低温多晶硅薄膜22进行刻蚀图形化后得到第一有源层30。
具体的，所述缓冲层20的厚度为300nm。
具体的，所述衬底基板10为玻璃基板。
步骤2、如图6所示，以所述第一栅极51为阻挡层，对所述第一有源层30的两端进行P型重掺杂，在所述第一有源层30的两端分别形成源极接触区31与漏极接触区32，得到待氢化处理样品35。
具体的，所述步骤2中，采用离子注入的方式对所述第一有源层30的两端进行P型重掺杂。
优选的，所述P型重掺杂使用的P型离子为硼离子(B+)。
具体的，所述源极接触区31与漏极接触区32中的P型离子浓度为1×1014ions/cm3～8×1015ions/cm3。
步骤3、如图7所示，采用氢气等离子体对所述待氢化处理样品35进行等离子体处理，以对第一有源层30进行氢化处理，提升第一有源层30的电学性能。
具体的，所述步骤3在等离子体增强化学气相沉积(PECVD)腔体内进行。
步骤4、如图8至图9所示，在所述第一栅极绝缘层40上形成覆盖所述第一栅极51与第二栅极52的第二栅极绝缘层60；
在所述第二栅极绝缘层60上形成对应于第二栅极52上方的第二有源层70，所述第二有源层70的材料包括金属氧化物半导体。
具体的，如图8至图9所示，所述步骤4中，所述第二有源层70的制备方法为：在所述第二栅极绝缘层60上沉积金属氧化物半导体薄膜61，对所述金属氧化物半导体薄膜61进行刻蚀图形化后得到第二有源层70。
优选的，所述金属氧化物半导体为铟镓锌氧化物(IGZO)。
优选的，所述第一栅极绝缘层40与第二栅极绝缘层60的材料为氧化硅(SiOx)。
具体的，所述第一栅极绝缘层40与第二栅极绝缘层60的厚度总和为400nm。优选的，所述第一栅极绝缘层40与第二栅极绝缘层60的厚度均为200nm。
步骤5、如图10至图11所示，在所述第二有源层70上形成刻蚀阻挡层80，并且在所述第一栅极绝缘层40与第二栅极绝缘层60上形成对应于所述第一有源层30的源极接触区31上方的第一通孔61以及对应于所述第一有源层30的漏极接触区32上方的第二通孔62。
具体的，如图10至图11所示，所述步骤5包括：在所述第二有源层70与第二栅极绝缘层60上形成刻蚀阻挡薄膜71，采用一道光刻制程对所述刻蚀阻挡薄膜71进行图形化处理形成刻蚀阻挡层80，并且在同一道光刻制程中对所述第一栅极绝缘层40与第二栅极绝缘层60进行图形化处理形成第一通孔61与第二通孔62。
具体的，所述刻蚀阻挡层80的厚度为100nm。
步骤6、如图12所示，形成位于所述第二栅极绝缘层60上的第一源极91、以及位于所述刻蚀阻挡层80、第二有源层70及第二栅极绝缘层60上的源漏极共用结构层92与第二漏极93；
所述第一源极91经由所述第一通孔61与所述第一有源层30的源极接触区31相接触；所述源漏极共用结构层92的一端经由第二通孔62与所述第一有源层30的漏极接触区32相接触，另一端与所述第二有源层70的一端直接相接触；所述第二漏极93与所述第二有源层70的另一端直接相接触；
制得混合型CMOS器件100。
具体的，所述步骤6中，所述第一源极91、源漏极共用结构层92及第二漏极93的制备方法为：在所述第二栅极绝缘层60、刻蚀阻挡层80及第二有源层70上沉积源漏极金属薄膜(未图示)，对所述源漏极金属薄膜进行刻蚀图形化后得到第一源极91、源漏极共用结构层92及第二漏极93。
具体的，所述混合型CMOS器件100中，所述第一有源层30、第一栅极51、第一源极91、及源漏极共用结构层92共同组成PMOS晶体管，所述第二有源层70、第二栅极52、源漏极共用结构层92、及第二漏极93共同组成NMOS晶体管；所述PMOS晶体管中，所述源漏极共用结构层92起到漏极的作用，所述NMOS晶体管中，所述源漏极共用结构层92起到源极的作用。
通过使NMOS晶体管与PMOS晶体管共用源漏极，有利于实现混合型CMOS器件100的反相器功能。
具体的，所述混合型CMOS器件100应用于逻辑电路中实现反相器功能时，NMOS晶体管是驱动管，PMOS晶体管是负载管。
步骤7、对所述混合型CMOS器件100进行退火处理，以提升由金属氧化物半导体材料制备的第二有源层70的电学性能。
具体的，所述步骤7中，所述退火处理在氮气(N2)环境下进行，所述退火处理的温度为300℃～400℃，所述退火处理的时间为1小时至3小时。
优选的，所述步骤7中，所述退火处理的温度为350℃，所述退火处理的时间为1小时。
如图13所示，所述步骤7的退火处理过程中，先前(所述步骤3中)被氢化的第一有源层30内的氢元素71会在高温条件下穿过第一栅极绝缘层40与第二栅极绝缘层60扩散到第二有源层70内，对第二有源层70内的金属氧化物半导体材料造成氢污染，我们测试经过步骤6退火后的NMOS晶体管，发现其开关比极低，电流大小几乎不受栅压调控，因此有必要在后续的步骤7中对所述第二有源层70进行去氢处理，以提升第二有源层70的性能，进而提升NMOS晶体管的电学性能。
优选的，所述步骤7的退火处理在管式炉内进行。
步骤8、对所述混合型CMOS器件100进行快速热退火(RTA)处理，以去除第二有源层70中的氢元素71。
优选的，所述步骤8中，所述快速热退火处理在氮气环境下进行，所述快速热退火处理的温度为500℃～520℃，所述快速热退火处理的时间为1分钟至5分钟。优选的，所述快速热退火处理的温度为510℃，所述快速热退火处理的时间为3分钟。
如图14所示，所述步骤8采用快速热退火的方法定向去除第二有源层70内的氢污染，在510℃的高温下，氢键更容易断裂扩散也会更剧烈，将退火的时间控制在3分钟，此时，第二有源层70内的氢元素71会穿过100nm的刻蚀阻挡层80而扩散到外部环境中，而第一有源层30内的氢元素71却无法穿过较厚的第一栅极绝缘层40与第二栅极绝缘层60(厚度总和为400nm)去污染第二有源层70，这个定向去氢的过程可以使NMOS晶体管恢复到高开关比的状态，图15为去氢处理前后的NMOS晶体管的转移特性曲线，图16为去氢处理后的NMOS晶体管的场效应迁移率曲线，如图15与图16所示，经过去氢处理后，NMOS晶体管的开关比达到106，在线性工作区当VGS＝14V时，场效应迁移率的最大值为10.1cm2/(V·s)；从图16可以看出，金属氧化物半导体的场效应迁移率是随着栅压VGS增大而增大的，这是因为金属氧化物半导体的运输机制是percolation机制，也就是说载流子数目越多，统计出来的迁移率值也就越大。
优选的，所述步骤8的快速热退火处理在管式炉内进行。
优选的，所述混合型CMOS器件的制作方法还包括：步骤9、如图17所示，在所述刻蚀阻挡层80与第二栅极绝缘层60上形成覆盖所述第一源极91、源漏极共用结构层92及第二漏极93的钝化层95。
具体的，所述钝化层95的材料为氧化硅(SiOx)、氮化硅(SiNx)、或二者的组合。
优选的，所述混合型CMOS器件的制作方法还包括：步骤10、对CMOS器件100进行电学性能测试。
现有的仅使用低温多晶硅(LTPS)作为半导体材料的CMOS器件制作方法需要至少9次光刻工艺与4次掺杂工艺，而本发明使用低温多晶硅(LTPS)与金属氧化物半导体(IGZO)混合制作混合型CMOS器件的方法只需要使用5次光刻工艺与1次掺杂工艺，而且金属氧化物半导体的工艺制程可与像素驱动TFT阵列中的金属氧化物半导体的工艺制程同时进行，因此与LTPS CMOS器件的制程相比，本发明的混合CMOS器件的制程工艺更为简单，方便加工。
本发明的混合型CMOS器件的制作方法采用低温多晶硅制备PMOS晶体管的有源层，同时采用金属氧化物半导体制备NMOS晶体管的有源层，两种半导体材料混合使用，组成混合型CMOS器件100，与现有的采用二维碳纳米管材料或者有机半导体材料来制备PMOS晶体管有源层的方法相比，本发明制得的混合型CMOS器件100具有更加优异的电学性能；在制作过程中对第一有源层30进行氢化处理，提高第一有源层30的电学性能，并且在后续制程中采用快速热退火方法去除第二有源层70中的氢污染，保证第二有源层70具有良好的电学性能；与仅采用硅基半导体材料的CMOS器件相比，本发明制得的混合型CMOS器件100具有更好的延展性，使柔性电子电路成为可能；与仅采用低温多晶硅材料的CMOS器件的制作方法相比，本发明的混合型CMOS器件的制作方法的工艺更简单，方便加工。
请参阅图12与图17，基于上述混合型CMOS器件的制作方法，本发明还提供一种混合型CMOS器件100，包括：衬底基板10、设于所述衬底基板10上的缓冲层20、设于所述缓冲层20上的第一有源层30、设于所述缓冲层20上且覆盖所述第一有源层30的第一栅极绝缘层40、设于所述第一栅极绝缘层40上且对应于所述第一有源层30上方的第一栅极51以及与所述第一栅极51间隔设置的第二栅极52、设于所述第一栅极绝缘层40上且覆盖所述第一栅极51与第二栅极52的第二栅极绝缘层60、设于所述第二栅极绝缘层60上且对应于第二栅极52上方的第二有源层70、设于所述第二有源层70上的刻蚀阻挡层80、设于所述第二栅极绝缘层60上的第一源极91、以及设于所述刻蚀阻挡层80、第二有源层70及第二栅极绝缘层60上的源漏极共用结构层92与第二漏极93；
所述第二有源层70的材料包括金属氧化物半导体；所述第一有源层30的材料包括低温多晶硅；所述第一有源层30的两端分别设有源极接触区31与漏极接触区32，所述源极接触区31与漏极接触区32均为P型重掺杂区；
所述第一栅极绝缘层40与第二栅极绝缘层60上设有对应于所述第一有源层30的源极接触区31上方的第一通孔61以及对应于所述第一有源层30的漏极接触区32上方的第二通孔62；
所述第一源极91经由所述第一通孔61与所述第一有源层30的源极接触区31相接触；所述源漏极共用结构层92的一端经由第二通孔62与所述第一有源层30的漏极接触区32相接触，另一端与所述第二有源层70的一端直接相接触；所述第二漏极93与所述第二有源层70的另一端直接相接触。
优选的，如图17所示，所述混合型CMOS器件100还包括：设于所述刻蚀阻挡层80与第二栅极绝缘层60上且覆盖所述第一源极91、源漏极共用结构层92及第二漏极93的钝化层95。
具体的，所述钝化层95的材料为氧化硅(SiOx)、氮化硅(SiNx)、或二者的组合。
具体的，所述缓冲层20的厚度为300nm。
具体的，所述衬底基板10为玻璃基板。
优选的，所述源极接触区31与漏极接触区32中的P型离子为硼离子(B+)。
具体的，所述源极接触区31与漏极接触区32中的P型离子浓度为1×1014ions/cm3～8×1015ions/cm3。
优选的，所述金属氧化物半导体为铟镓锌氧化物(IGZO)。
优选的，所述第一栅极绝缘层40与第二栅极绝缘层60的材料为氧化硅(SiOx)。
具体的，所述第一栅极绝缘层40与第二栅极绝缘层60的厚度总和为400nm。优选的，所述第一栅极绝缘层40与第二栅极绝缘层60的厚度均为200nm。
具体的，所述刻蚀阻挡层80的厚度为100nm。
具体的，所述混合型CMOS器件100中，所述第一有源层30、第一栅极51、第一源极91、及源漏极共用结构层92共同组成PMOS晶体管，所述第二有源层70、第二栅极52、源漏极共用结构层92、及第二漏极93共同组成NMOS晶体管；所述PMOS晶体管中，所述源漏极共用结构层92起到漏极的作用，所述NMOS晶体管中，所述源漏极共用结构层92起到源极的作用。
具体的，所述混合型CMOS器件100应用于逻辑电路中实现反相器功能时，NMOS晶体管是驱动管，PMOS晶体管是负载管。
本发明的混合型CMOS器件采用低温多晶硅制备PMOS晶体管的有源层，同时采用金属氧化物半导体制备NMOS晶体管的有源层，两种半导体材料混合使用，组成混合型CMOS器件，与现有的采用二维碳纳米管材料或者有机半导体材料来制备PMOS晶体管有源层的混合型CMOS器件相比，本发明的混合型CMOS器件具有更加优异的电学性能；与仅采用硅基半导体材料的CMOS器件相比，本发明的混合型CMOS器件具有更好的延展性，使柔性电子电路成为可能；并且制程简单，方便加工。
综上所述，本发明提供一种混合型CMOS器件及其制作方法。本发明的混合型CMOS器件的制作方法采用低温多晶硅制备PMOS晶体管的有源层，同时采用金属氧化物半导体制备NMOS晶体管的有源层，两种半导体材料混合使用，组成混合型CMOS器件，与现有的采用二维碳纳米管材料或者有机半导体材料来制备PMOS晶体管有源层的方法相比，本发明制得的混合型CMOS器件具有更加优异的电学性能；在制作过程中对第一有源层进行氢化处理，提高第一有源层的电学性能，并且在后续制程中采用快速热退火方法去除第二有源层中的氢污染，保证第二有源层具有良好的电学性能；与仅采用硅基半导体材料的CMOS器件相比，本发明制得的混合型CMOS器件具有更好的延展性，使柔性电子电路成为可能；与仅采用低温多晶硅材料的CMOS器件的制作方法相比，本发明的混合型CMOS器件的制作方法的工艺更简单，方便加工。本发明的混合型CMOS器件采用上述方法制得，与现有的混合型CMOS器件相比，具有更加优异的电学性能，并且具有更好的延展性，使柔性电子电路成为可能。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。
Claims (10)
1.一种混合型CMOS器件的制作方法，其特征在于，包括如下步骤：
步骤1、提供衬底基板(10)，在所述衬底基板(10)上形成缓冲层(20)，在所述缓冲层(20)上形成第一有源层(30)，所述第一有源层(30)的材料包括低温多晶硅；
在所述缓冲层(20)上形成覆盖所述第一有源层(30)的第一栅极绝缘层(40)；
在所述第一栅极绝缘层(40)上形成对应于所述第一有源层(30)上方的第一栅极(51)以及与所述第一栅极(51)间隔设置的第二栅极(52)；
步骤2、以所述第一栅极(51)为阻挡层，对所述第一有源层(30)的两端进行P型重掺杂，在所述第一有源层(30)的两端分别形成源极接触区(31)与漏极接触区(32)，得到待氢化处理样品(35)；
步骤3、采用氢气等离子体对所述待氢化处理样品(35)进行等离子体处理，以对第一有源层(30)进行氢化处理；
步骤4、在所述第一栅极绝缘层(40)上形成覆盖所述第一栅极(51)与第二栅极(52)的第二栅极绝缘层(60)；
在所述第二栅极绝缘层(60)上形成对应于第二栅极(52)上方的第二有源层(70)，所述第二有源层(70)的材料包括金属氧化物半导体；
步骤5、在所述第二有源层(70)上形成刻蚀阻挡层(80)，并且在所述第一栅极绝缘层(40)与第二栅极绝缘层(60)上形成对应于所述第一有源层(30)的源极接触区(31)上方的第一通孔(61)以及对应于所述第一有源层(30)的漏极接触区(32)上方的第二通孔(62)；
步骤6、形成位于所述第二栅极绝缘层(60)上的第一源极(91)、以及位于所述刻蚀阻挡层(80)、第二有源层(70)及第二栅极绝缘层(60)上的源漏极共用结构层(92)与第二漏极(93)；
所述第一源极(91)经由所述第一通孔(61)与所述第一有源层(30)的源极接触区(31)相接触；所述源漏极共用结构层(92)的一端经由第二通孔(62)与所述第一有源层(30)的漏极接触区(32)相接触，另一端与所述第二有源层(70)的一端直接相接触；所述第二漏极(93)与所述第二有源层(70)的另一端直接相接触；制得混合型CMOS器件(100)；
步骤7、对所述混合型CMOS器件(100)进行退火处理；
步骤8、对所述混合型CMOS器件(100)进行快速热退火处理，以去除第二有源层(70)中的氢元素(71)。
2.如权利要求1所述的混合型CMOS器件的制作方法，其特征在于，所述步骤1中，所述第一有源层(30)的制备方法为：在所述缓冲层(20)上沉积非晶硅薄膜(21)，对所述非晶硅薄膜(21)进行激光退火处理，使所述非晶硅薄膜(21)结晶转化为低温多晶硅薄膜(22)，对所述低温多晶硅薄膜(22)进行刻蚀图形化后得到第一有源层(30)；
所述步骤4中，所述第二有源层(70)的制备方法为：在所述第二栅极绝缘层(60)上沉积金属氧化物半导体薄膜(61)，对所述金属氧化物半导体薄膜(61)进行刻蚀图形化后得到第二有源层(70)。
3.如权利要求1所述的混合型CMOS器件的制作方法，其特征在于，所述步骤2中，采用离子注入的方式对所述第一有源层(30)的两端进行P型重掺杂；所述P型重掺杂使用的P型离子为硼离子。
4.如权利要求1所述的混合型CMOS器件的制作方法，其特征在于，所述步骤5包括：在所述第二有源层(70)与第二栅极绝缘层(60)上形成刻蚀阻挡薄膜(71)，采用一道光刻制程对所述刻蚀阻挡薄膜(71)进行图形化处理形成刻蚀阻挡层(80)，并且在同一道光刻制程中对所述第一栅极绝缘层(40)与第二栅极绝缘层(60)进行图形化处理形成第一通孔(61)与第二通孔(62)。
5.如权利要求1所述的混合型CMOS器件的制作方法，其特征在于，所述混合型CMOS器件(100)中，所述第一有源层(30)、第一栅极(51)、第一源极(91)、及源漏极共用结构层(92)共同组成PMOS晶体管，所述第二有源层(70)、第二栅极(52)、源漏极共用结构层(92)、及第二漏极(93)共同组成NMOS晶体管；所述PMOS晶体管中，所述源漏极共用结构层(92)起到漏极的作用，所述NMOS晶体管中，所述源漏极共用结构层(92)起到源极的作用。
6.如权利要求1所述的混合型CMOS器件的制作方法，其特征在于，所述步骤7中，所述退火处理在氮气环境下进行，所述退火处理的温度为300℃～400℃，所述退火处理的时间为1小时至3小时。
7.如权利要求1所述的混合型CMOS器件的制作方法，其特征在于，所述步骤8中，所述快速热退火处理在氮气环境下进行，所述快速热退火处理的温度为500℃～520℃，所述快速热退火处理的时间为1分钟至5分钟。
8.一种采用如权利要求1所述的混合型CMOS器件的制作方法制得的混合型CMOS器件，其特征在于，包括：衬底基板(10)、设于所述衬底基板(10)上的缓冲层(20)、设于所述缓冲层(20)上的第一有源层(30)、设于所述缓冲层(20)上且覆盖所述第一有源层(30)的第一栅极绝缘层(40)、设于所述第一栅极绝缘层(40)上且对应于所述第一有源层(30)上方的第一栅极(51)以及与所述第一栅极(51)间隔设置的第二栅极(52)、设于所述第一栅极绝缘层(40)上且覆盖所述第一栅极(51)与第二栅极(52)的第二栅极绝缘层(60)、设于所述第二栅极绝缘层(60)上且对应于第二栅极(52)上方的第二有源层(70)、设于所述第二有源层(70)上的刻蚀阻挡层(80)、设于所述第二栅极绝缘层(60)上的第一源极(91)、以及设于所述刻蚀阻挡层(80)、第二有源层(70)及第二栅极绝缘层(60)上的源漏极共用结构层(92)与第二漏极(93)；
所述第二有源层(70)的材料包括金属氧化物半导体；所述第一有源层(30)的材料包括低温多晶硅；所述第一有源层(30)的两端分别设有源极接触区(31)与漏极接触区(32)，所述源极接触区(31)与漏极接触区(32)均为P型重掺杂区；
所述第一栅极绝缘层(40)与第二栅极绝缘层(60)上设有对应于所述第一有源层(30)的源极接触区(31)上方的第一通孔(61)以及对应于所述第一有源层(30)的漏极接触区(32)上方的第二通孔(62)；
所述第一源极(91)经由所述第一通孔(61)与所述第一有源层(30)的源极接触区(31)相接触；所述源漏极共用结构层(92)的一端经由第二通孔(62)与所述第一有源层(30)的漏极接触区(32)相接触，另一端与所述第二有源层(70)的一端直接相接触；所述第二漏极(93)与所述第二有源层(70)的另一端直接相接触。
9.如权利要求8所述的混合型CMOS器件，其特征在于，所述源极接触区(31)与漏极接触区(32)中的P型离子为硼离子；所述金属氧化物半导体为铟镓锌氧化物。
10.如权利要求8所述的混合型CMOS器件，其特征在于，所述混合型CMOS器件中，所述第一有源层(30)、第一栅极(51)、第一源极(91)、及源漏极共用结构层(92)共同组成PMOS晶体管，所述第二有源层(70)、第二栅极(52)、源漏极共用结构层(92)、及第二漏极(93)共同组成NMOS晶体管；所述PMOS晶体管中，所述源漏极共用结构层(92)起到漏极的作用，所述NMOS晶体管中，所述源漏极共用结构层(92)起到源极的作用。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710943188.7A CN107768309B (zh) | 2017-10-11 | 2017-10-11 | 混合型cmos器件及其制作方法 |
| PCT/CN2017/112969 WO2019071750A1 (zh) | 2017-10-11 | 2017-11-25 | 混合型cmos器件及其制作方法 |
| US15/744,811 US10559696B2 (en) | 2017-10-11 | 2017-11-25 | Hybrid CMOS device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710943188.7A CN107768309B (zh) | 2017-10-11 | 2017-10-11 | 混合型cmos器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107768309A CN107768309A (zh) | 2018-03-06 |
| CN107768309B true CN107768309B (zh) | 2019-12-10 |
Family
ID=61267400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710943188.7A Active CN107768309B (zh) | 2017-10-11 | 2017-10-11 | 混合型cmos器件及其制作方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107768309B (zh) |
| WO (1) | WO2019071750A1 (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111128680A (zh) * | 2019-12-24 | 2020-05-08 | Tcl华星光电技术有限公司 | 一种cmos反相器的制备方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103000632A (zh) * | 2012-12-12 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种cmos电路结构、其制备方法及显示装置 |
| CN103187417A (zh) * | 2011-12-30 | 2013-07-03 | 财团法人工业技术研究院 | 半导体元件及其制造方法 |
| CN103985637A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| CN105765709A (zh) * | 2015-10-29 | 2016-07-13 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6828630B2 (en) * | 2003-01-07 | 2004-12-07 | International Business Machines Corporation | CMOS device on ultrathin SOI with a deposited raised source/drain, and a method of manufacture |
| KR101100999B1 (ko) * | 2009-01-13 | 2011-12-29 | 삼성모바일디스플레이주식회사 | 씨모스 박막트랜지스터 및 그 제조방법과 이를 구비한 유기전계발광 표시장치 |
| CN102184968B (zh) * | 2011-04-29 | 2013-07-03 | 华南理工大学 | 具有单栅双沟道结构的薄膜晶体管及其制造方法 |
| CN105097841B (zh) * | 2015-08-04 | 2018-11-23 | 深圳市华星光电技术有限公司 | Tft基板的制作方法及tft基板 |
| CN106449521B (zh) * | 2016-10-31 | 2018-06-15 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
-
2017
- 2017-10-11 CN CN201710943188.7A patent/CN107768309B/zh active Active
- 2017-11-25 WO PCT/CN2017/112969 patent/WO2019071750A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103187417A (zh) * | 2011-12-30 | 2013-07-03 | 财团法人工业技术研究院 | 半导体元件及其制造方法 |
| CN103000632A (zh) * | 2012-12-12 | 2013-03-27 | 京东方科技集团股份有限公司 | 一种cmos电路结构、其制备方法及显示装置 |
| CN103985637A (zh) * | 2014-04-30 | 2014-08-13 | 京东方科技集团股份有限公司 | 低温多晶硅薄膜晶体管及其制作方法和显示装置 |
| CN105765709A (zh) * | 2015-10-29 | 2016-07-13 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2019071750A1 (zh) | 2019-04-18 |
| CN107768309A (zh) | 2018-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bhat et al. | Effects of longitudinal grain boundaries on the performance of MILC-TFTs | |
| Chen et al. | Integrating poly-silicon and InGaZnO thin-film transistors for CMOS inverters | |
| Lu et al. | High-performance and reliable elevated-metal metal-oxide thin-film transistor for high-resolution displays | |
| Takechi et al. | Dual-Gate Characteristics of Amorphous $\hbox {InGaZnO} _ {4} $ Thin-Film Transistors as Compared to Those of Hydrogenated Amorphous Silicon Thin-Film Transistors | |
| Sporea et al. | Field plate optimization in low-power high-gain source-gated transistors | |
| Yang et al. | Investigation of a hump phenomenon in back-channel-etched amorphous In-Ga-Zn-O thin-film transistors under negative bias stress | |
| CN111129155A (zh) | 一种低栅漏电容碳化硅di-mosfet制备方法 | |
| Zhang et al. | A novel self-aligned double-gate TFT technology | |
| Chen et al. | Abnormal dual channel formation induced by hydrogen diffusion from SiN x interlayer dielectric in top gate a-InGaZnO transistors | |
| Cheng et al. | Performance enhancement of a novel P-type junctionless transistor using a hybrid poly-Si fin channel | |
| US10559696B2 (en) | Hybrid CMOS device and manufacturing method thereof | |
| CN107768309B (zh) | 混合型cmos器件及其制作方法 | |
| Mejia et al. | Fabrication and characterization of high-mobility solution-based chalcogenide thin-film transistors | |
| CN109119427B (zh) | 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板 | |
| Lin et al. | A novel laser-processed self-aligned gate-overlapped LDD poly-Si TFT | |
| Zhan et al. | A novel self-aligned bottom gate poly-Si TFT with in-situ LDD | |
| KR100815894B1 (ko) | Ｌｄｄ구조의 ｃｍｏｓ 다결정 실리콘 박막트랜지스터의제조방법 | |
| Wang et al. | A Hybrid a-Si and poly-Si TFTs technology for AMOLED pixel circuits | |
| Zheng et al. | Impact of AC stress in low temperature polycrystalline silicon thin film transistors produced with different excimer laser annealing energies | |
| Zhang et al. | Dynamic-gate-stress-induced degradation in bridged-grain polycrystalline silicon thin-film transistors | |
| Wang et al. | Stacked-interconnect for monolithic integration of low-temperature polysilicon and amorphous metal-oxide thin-film transistors | |
| CN109449086B (zh) | 薄膜晶体管及其制备方法、显示器设备 | |
| Zhang et al. | Investigations on the gate-induced drain leakage current of polycrystalline-silicon thin-film transistor and its suppression with drain bias sweep | |
| JP4430116B2 (ja) | 相補型半導体装置の製造方法 | |
| JP4243121B2 (ja) | 相補型半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |