CN109449086B - 薄膜晶体管及其制备方法、显示器设备 - Google Patents

薄膜晶体管及其制备方法、显示器设备 Download PDF

Info

Publication number
CN109449086B
CN109449086B CN201811322852.7A CN201811322852A CN109449086B CN 109449086 B CN109449086 B CN 109449086B CN 201811322852 A CN201811322852 A CN 201811322852A CN 109449086 B CN109449086 B CN 109449086B
Authority
CN
China
Prior art keywords
thin film
film transistor
channel layer
electrode
drain electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811322852.7A
Other languages
English (en)
Other versions
CN109449086A (zh
Inventor
刘川
陈昌东
郑集文
李恭檀
李敏敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Sun Yat Sen University
Original Assignee
National Sun Yat Sen University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Sun Yat Sen University filed Critical National Sun Yat Sen University
Priority to CN201811322852.7A priority Critical patent/CN109449086B/zh
Publication of CN109449086A publication Critical patent/CN109449086A/zh
Application granted granted Critical
Publication of CN109449086B publication Critical patent/CN109449086B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明涉及一种薄膜晶体管及其制备方法、显示器设备,薄膜晶体管的制备方法包括在基板上形成栅极、栅极绝缘层以及沟道层;在沟道层上形成源极和漏极,源极和漏极间隔设置形成间隙,源极和漏极为具有吸氢性质的金属电极;使用含氢原子的反应气体沉积形成钝化层,以使得钝化层掺杂有氢离子,钝化层覆盖沟道层、源极和漏极;退火处理,以使得钝化层中的氢离子扩散到沟道层,并在沟道层中源极和漏极所对应的区域均形成未被氢掺杂的区域,沟道层的其余区域形成含氢的掺杂区域,从而减小本征半导体沟道的长度,即相当于增大薄膜晶体管的等效宽长比,提高了薄膜晶体管的开态电流,增大了薄膜晶体管的开关比,改善了薄膜晶体管的驱动能力。

Description

薄膜晶体管及其制备方法、显示器设备
技术领域
本发明涉及显示技术领域,特别是涉及薄膜晶体管及其制备方法、显示器设备。
背景技术
薄膜晶体管作为一种像素开关元件被广泛应用于显示技术领域。其中,薄膜晶体管的场效应迁移率、开关比、跨导等是决定显示装置性能的关键。薄膜晶体管的场效应迁移率越高,开关比越大,跨导越大,说明薄膜晶体管的驱动能力和开关速度越高,从而能够支持显示装置高分辨率、高帧率等技术需求。
传统的薄膜晶体管主要是基于硅基半导体材料,如非晶硅(a-Si:H)和多晶硅(p-Si:H)。非晶氧化物薄膜晶体管因为其具有较高的场效应迁移率、制作工艺简单成本低廉、大面积均匀性好等特点,是目前在薄膜晶体管领域中最有应用前景的材料,得到了广泛的重视和关注,其主要应用领域包括有机发光显示、液晶显示及电子纸有源驱动等。
然而,平板显示装置正朝向高分辨率、高帧率和大尺寸方向发展,对显示背板中的薄膜晶体管的性能要求越来越高。随着显示装置对分辨率、高帧率等的要求越来越高,普通的非晶氧化物薄膜晶体管也难以满足新型显示装置的需求。因此,如何获得开关比更大的高性能薄膜晶体管是本领域技术人员亟需解决的技术问题。
发明内容
基于此,有必要针对薄膜晶体管开关比小的问题,提供一种薄膜晶体管及其制备方法、显示器设备。
第一方面,本发明实施例提供一种薄膜晶体管的制备方法,包括:
提供基板;
在基板上形成栅极,在栅极上形成栅极绝缘层,以及在栅极绝缘层上形成沟道层;
在沟道层上形成源极和漏极,源极和漏极间隔设置形成间隙,源极和漏极为具有吸氢性质的金属电极;
使用含氢原子的反应气体沉积形成钝化层,以使得钝化层掺杂有氢离子,钝化层覆盖沟道层、源极和漏极;
退火处理,以使得钝化层中的氢离子扩散到沟道层,沟道层中源极和漏极所对应的区域受具有吸氢性质的金属电极影响形成未被氢掺杂的区域,沟道层的其余区域形成含氢的掺杂区域。
在其中一个实施例中,源极和漏极包括钼、铬、金、铂、镍和铜的一种或多种金属电极。
在其中一个实施例中,沟道层为含有锌、铟、镓和锡中至少一种元素的氧化物。
在其中一个实施例中,反应气体包括硅烷和/或氨气。
在其中一个实施例中,硅烷的分压范围为0.5%至10%,氨气的分压范围为0.5%至20%。
在其中一个实施例中,退火处理的温度为200℃至450℃。
第二方面,本发明实施例还提供一种薄膜晶体管,包括:
基板;
栅极,形成于基板上;
栅极绝缘层,形成于栅极上;
沟道层,形成于栅极绝缘层上;
源极和漏极,形成于沟道层上,源极和漏极间隔设置形成间隙,源极和漏极为具有吸氢性质的金属电极;以及,
钝化层,形成于源极和漏极上,并覆盖沟道层、源极和漏极;
其中,在沟道层中源极和漏极所对应的区域均形成有未被氢掺杂的区域,沟道层的其余区域形成有含氢的掺杂区域。
在其中一个实施例中,源极所对应的区域包括源极正下方的第一沟道层区域及第一沟道层区域的第一周边区域;
漏极所对应的区域包括漏极正下方的第二沟道层区域及第二沟道层区域的第二周边区域。
在其中一个实施例中,第一周边区域和第二周边区域的长度为1至2微米。
第三方面,本发明实施例还提供一种显示器设备,包括如第一方面制备方法制备的薄膜晶体管或第二方面的薄膜晶体管。
上述提供的薄膜晶体管及其制备方法、显示器设备,使用含氢的反应气体沉积形成钝化层以形成氢掺杂钝化层,通过退火工艺将钝化层中的氢离子扩散到沟道层,利用源漏极中的金属电极的吸氢性质,在沟道层中源极和漏极所对应的区域均形成未被氢掺杂的区域,沟道层的其余区域形成含氢的掺杂区域,相当于将源极和漏极之间的沟道层中形成中间区域因被掺杂而具有简并半导体性质,两端未被掺杂而保留本征半导体性质的结构,从而使得薄膜晶体管中本征半导体沟道长度因沟道层存在含氢的掺杂区域而变窄,相当于增大薄膜晶体管的等效宽长比,使得薄膜晶体管的开态电流变大,开关比增大,从而改善薄膜晶体管的性能。
附图说明
图1是本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图;
图2是本发明实施例提供的薄膜晶体管的制备方法中在基板上形成栅极后的结构示意图;
图3是本发明实施例提供的在栅极上形成栅极绝缘层后的结构示意图;
图4是本发明实施例提供的在栅极绝缘层上形成沟道层后的结构示意图;
图5是本发明实施例提供的在沟道层上形成源极和漏极后的结构示意图;
图6是本发明实施例提供的沉积钝化层后的结构示意图;
图7是本发明实施例提供的退火过程中氢离子扩散的结构示意图;
图8是本发明实施例提供的一种薄膜晶体管的结构示意图;
图9是本发明实施例提供的一种薄膜晶体管的转移特性曲线;
图10是本发明实施例提供的一种薄膜晶体管的输出特性曲线。
具体实施方式
为了便于理解本发明,下面将对本发明进行更全面的描述。但是,本发明可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使对本发明的公开内容的理解更加透彻全面。
在本发明的描述中,需要理解的是,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或隐含地包括一个或者更多个所述特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
除非另有定义,本文所使用的所有的技术和科学术语与属于本发明的技术领域的技术人员通常理解的含义相同。本文中在本发明的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本发明。
图1是本发明实施例提供的一种薄膜晶体管的制备方法的流程示意图,如图1所示,该薄膜晶体管的制备方法具体包括以下步骤:
S110、提供基板100。
其中,基板100可以是刚性基板,如硅片、玻璃等,也可以是柔性基板,如聚萘二甲酸乙二醇之、聚对萘二甲酸乙二醇酯或聚酰亚胺等。
S120、在基板100上形成栅极110,在栅极110上形成栅极绝缘层120,以及在栅极绝缘层120上形成沟道层130。
图2至图8是本发明实施例提供的薄膜晶体管的制作过程中的结构示意图。如图2所示,在基板100上形成第一导电层,图形化第一导电层形成栅极110。如图3所示,在栅极110和基板100上形成栅极绝缘层120。如图4所示,在栅极绝缘层120上形成半导体层,图形化半导体层形成沟道层130,沟道层130在垂直于衬底方向上的投影覆盖栅极110。
需要说明的是,在基板100上形成第一导电层以制备栅极110之前,还包括在基板100上沉积缓冲层。缓冲层用于阻隔水氧等杂质,避免杂质进入薄膜晶体管影响薄膜晶体管的电性能。缓冲层的材料可以为二氧化硅或氮化硅等。
具体的,上述栅极110为金属栅极,所采用的金属材料包括钼、铬、金、铂、镍、铜、银、钛、钽、钨和铬等金属单质,还可以为铝合金等。栅极110为单层金属薄膜,或由上述金属单质或铝合金任意两层或两层以上组成的多层薄膜。
具体的,上述栅极绝缘层120为基于二氧化硅、氮化硅、氧化铝或有机绝缘层的单层薄膜,或是上述绝缘材料两种或两种以上组成的多层薄膜。
具体的,上述沟道层130为金属氧化物半导体层,如IGZO(Indium Gallium ZincOxide,铟镓锌氧化物)、ZnO(Zinc Oxide,氧化锌)和In2O3(Indium Oxide,氧化铟)等,需要说明的是,未被掺杂的金属氧化物半导体为本征半导体。可选的,沟道层130还可以为非金属氧化物半导体层,如SiO2(Silicon Oxide,二氧化硅)等。
S130、在沟道层130上形成源极141和漏极142,源极141和漏极142间隔设置形成间隙143,源极141和漏极142为具有吸氢性质的金属。
如图5所示,在沟道层130上形成第二导电层,图形化第二导电层,形成薄膜晶体管的源极141和漏极142。其中,源极141和漏极142相互间隔设置,形成有间隙143。第二导电层140为具有吸氢性质的金属电极,具有吸氢性质的金属电极能够吸收其附近的氢离子。源极141和漏极142部分覆盖沟道层130,部分覆盖栅极绝缘层120。可选的,源极141和漏极142的厚度为100纳米。
需要说明的是,在基板100上形成第一导电层、在栅极110上形成栅极绝缘层120、在栅极绝缘层120上形成半导体层,在沟道层130上形成第二导电层的叠层结构的方法包括:化学气相沉积、物理气相沉积、原子层沉积或脉冲激光成膜法等真空制程方法,还可以使用旋转涂布、刮涂、喷墨打印、丝网印刷或凹版印刷等溶液加工方法制成。
S140、使用含氢原子的反应气体沉积形成钝化层150,以使得钝化层150掺杂有氢离子,钝化层150覆盖沟道层130、源极141和漏极142。
如图6所示,使用含氢原子的反应气体沉积形成钝化层150,使得钝化层150中掺杂有氢离子。钝化层150的材料可以为氮化硅、氧化硅等。钝化层150覆盖源极141、漏极142,并通过源极141和漏极142之间的间隙143覆盖沟道层130,与间隙143区域间的沟道层130接触。
需要说明的是,优选的,实施例中采用化学气相沉积、物理气相沉积或原子层沉积等真空制程方法,使用含氢原子的反应气体沉积形成钝化层,以使得钝化层在沉积过程中掺杂有反应气体中的氢。在其他实施例中,使用其他非真空制程方式,如涂布、喷墨打印等溶液态制程直接制备出含氢的钝化层。
S150、退火处理,以使得钝化层150中的氢离子扩散到沟道层130,在沟道层130中源极141和漏极142所对应的区域受具有吸氢性质的金属电极影响形成未被氢掺杂的区域,沟道层130的其余区域形成含氢的掺杂区域133。
其中,未被氢掺杂的区域为本征半导体区域,含氢的掺杂区域为简并半导体区域。本征半导体区域保留沟道层中半导体氧化物的性质,简并半导体区域因掺入氢离子而具有简并半导体的性质。其中,本征半导体是完全不含杂质的纯净半导体,其本征载流子浓度较低,导电性较差;简并半导体为是杂质半导体的一种,因其具有较高的掺杂浓度,因而它表现得更接近金属而具有良好的导电性。
将按照上述步骤S110至S140制备出来的薄膜晶体管进行退火处理,如图7所示,在退火环境中,钝化层150中氢离子会做扩散运动,并扩散到与钝化层150接触的源极141、漏极142以及源极141和漏极142之间的间隙143区域中的沟道层130中。由于源极141和漏极142为具有吸氢性质的金属电极,以使得在沟道层中源极141和漏极142所对应的区域均未掺杂有氢离子而保留本征半导体的性质。在沟道层的其余区域因氢离子扩散而形成含氢的掺杂区域,该掺杂区域因含有氢离子而导电性能更好,形成简并半导体。
需要说明的是,由于源极141和漏极142的吸氢性质,使得不仅被源极141和漏极142正下方的沟道层区域因源极141和漏极142的遮挡及吸氢性质而没有被氢掺杂,而且源极141和漏极142附近的区域的氢离子被源极141和漏极142所吸收而使得其周边区域也未被氢掺杂而保留本征半导体的性质。其周围区域的大小根据源极和漏极的金属电极的吸氢能力、发生扩散运动的氢离子浓度以及沟道层的材料等一个或多个因素共同决定。例如,在其他条件相同的情况下,源极和漏极的吸氢能力越强,源极和漏极正下方的沟道层的未被氢掺杂的周边区域越大,反之,源极和漏极的吸氢能力越弱,源极和漏极正下方的沟道层的未被氢掺杂的周边区域越小。
本实施例提供的薄膜晶体管的制备方法,使用含氢的反应气体沉积形成钝化层以形成氢掺杂钝化层,通过退火工艺将钝化层中的氢离子扩散到沟道层,利用源漏极中的金属电极的吸氢性质,以在源极和漏极正下方的沟道层区域周边区域因源极和漏极中金属电极的吸氢性质而未被氢掺杂而保留本征半导体的性质,在沟道层的其余区域掺入氢离子而形成简并半导体而导电性能更好,使得薄膜晶体管中本征半导体沟道长度因沟道层存在含氢的掺杂区域而变窄,即源极和漏极之间的沟道层中的本征半导体区域的长度变短,相当于在源极和漏极之间的沟道宽度不变的情况下,减小本征半导体沟道的长度,即相当于增大薄膜晶体管的等效宽长比。因沟道层电阻因氢掺杂而变小,在同样源漏电压下,器件的开态电流变大,从而增大薄膜晶体管的开关比,改善薄膜晶体管的性能。需要说明的是,薄膜晶体管的等效宽长比区别于薄膜晶体管的几何宽长比,等效半导体为薄膜晶体管沟道中本征半导体区域的宽度和长度之比,在实施例中,本征半导体区域的宽度与沟道宽度相等。几何宽长比为薄膜晶体管的沟道宽度与沟道长度之比,是指光刻掩模版定义的薄膜晶体管器件宽度和长度之比。
在其中一个实施例中,源极和漏极包括钼、铬、金、铂、镍和铜的一种或多种金属电极。
源极141和漏极142为具有吸氢性质的金属电极,如钼、铬、金、铂、镍和铜的等一种或多种,可选的,源极141和漏极142可以为钼、铬、金、铂、镍和铜的等一种金属制成,也可以是钼、铬、金、铂、镍和铜的等多种金属制成,如,在源极141和漏极142区域形成一层钼电极后,在垂直方向上再形成一层铜电极等,以降低电阻,或在沟道层和源漏电极之间形成欧姆接触等,改善薄膜晶体管的性能。
在其中一个实施例中,沟道层为含有锌、铟、镓和锡中至少一种元素的氧化物。
实施例中,沟道层130为金属氧化物半导体,进一步的,金属氧化物半导体含有锌、铟、镓和锡中至少一种元素,如IGZO、IZTO(Indium Zinc Tin Oxide,铟锌锡氧)、IZO(Indium Zinc Oxide,铟锌氧化物))、ZnO和In2O3等。
在其中一个实施例中,反应气体包括硅烷和/或氨气。
硅烷即硅与氢的化合物,是一系列化合物的总称,包括甲硅烷(SiH4)、乙硅烷(Si2H6)和其他硅氢化合物。氨气(NH3)由氮和氢合成而制得。硅烷和氨气富含氢原子,使用含有硅烷和/或氨气的反应气体沉积形成钝化层,使得硅烷和/或氨气中的氢原子残留在钝化层中,使得钝化层掺杂有氢离子。
在其中一个实施例中,硅烷的分压范围为0.5%至10%,氨气的分压范围为0.5%至20%。
实施例中沉积形成钝化层的反应气体除了含有硅烷和/或氨气外,还可以包括其他的惰性气体,如氮气等。为了使得硅烷和/或氨气中的氢原子残留在钝化层中,可选的,硅烷的分压范围为0.5%至10%,氨气的分压范围为0.5%至20%。在实际应用中,可以根据钝化层中掺杂的氢离子浓度的大小来选择不同分压的硅烷和/或氨气。可选的,硅烷的分压为5%,氨气的分压为7%。
在其中一个实施例中,退火处理的温度为200℃至450℃。
在实施例中,一方面,退火处理可以改善薄膜晶体管的性能,另一方面,退火处理使得钝化层中的氢离子发生扩散,并扩散到沟道层。退火温度的高低影响氢离子扩散的速度。可选的,退火温度为350℃,退火时间为60分钟。
图8是本发明实施例提供的一种薄膜晶体管的结构示意图,如图8所示,薄膜晶体管包括基板100;栅极110,形成于基板100上;栅极绝缘层120,形成于栅极110上;沟道层130,形成于栅极绝缘层120上;源极141和漏极142,形成于沟道层130上,源极141和漏极142间隔设置形成间隙,源极141和漏极142为具有吸氢性质的金属电极;以及,钝化层150,形成于源极141和漏极142上,并覆盖沟道层130、源极141和漏极142;其中,在沟道层中源极和漏极所对应的区域均形成有未被氢掺杂的区域,沟道层的其余区域形成有含氢的掺杂区域133。
本实施例中的薄膜晶体管,因在沟道层中源极和漏极相对应的区域均形成有未被氢掺杂的区域,而在沟道层的其余区域形成有含氢的掺杂区域,即在漏极和漏极之间的间隙中的沟道层的中间区域形成氢掺杂的高导区,使得源极和漏极之间的沟道层中的本征半导体区域的长度变短,相当于在源极和漏极之间的沟道宽度不变的情况下,减小本征半导体沟道的长度,即相当于达到增大薄膜晶体管的等效宽长比,提高薄膜晶体管的开态电流,增大薄膜晶体管的开关比,改善薄膜晶体管的性能。
在其中一个实施例中,源极所对应的区域包括源极正下方的第一沟道层区域131及第一沟道层区域的第一周边区域134;漏极所对应的区域包括漏极正下方的第二沟道层区域132及第二沟道层区域的第二周边区域135。
继续参考图8,源极141正下方的第一沟道层区域131由于被源极141所遮盖且源极141中金属电极的吸氢性质,钝化层150中的氢离子无法扩散到源极141的正下方,而使得第一沟道层区域131未被氢掺杂而保留本征半导体的性质,而第一沟道层131的第一周边区域134由于源极141的吸氢性质,钝化层150中的氢原子无法扩散到源极141周边区域,进而使得第一沟道层131的第一周边区域134也未被氢掺杂而保留本征半导体的性质。同理,漏极142正下方的第二沟道层区域132由于被漏极142所遮盖且漏极142中金属电极的吸氢性质,钝化层150中的氢离子无法扩散到漏极142的正下方,而使得第二沟道层区域132未被氢掺杂而保留本征半导体的性质,而第二沟道层的第二周边区域135由于漏极141的吸氢性质,钝化层150中的氢原子无法扩散到漏极周边区域,进而使得第二沟道层区域132的第二周边区域135也未被氢掺杂而保留本征半导体的性质。
在其中一个实施例中,第一周边区域和第二周边区域的长度为1至2微米。
其中,第一周边区域134和第二周边区域135的大小主要由源极141和漏极142中金属电极的吸氢性质的强弱所决定。可选的,在实施例中,第一周边区域134和第二周边区域135的长度为1至2微米,宽度为源极141和漏极142之间沟道层的宽度。
在其中一个实施例中,钝化层设有露出源极和漏极的通孔。
利用光刻和刻蚀工艺在钝化层中制备出露出源极和漏极的通孔,便于通过通孔将源极和漏极连接到电设备以将源漏电流引出。
图9是本发明实施例提供的一种薄膜晶体管的转移特性曲线,根据图9,可知该薄膜晶体管器件在源漏电压VDS=0.1V时,栅极电压VGS设定为-4.5V时的漏极电流IDS=4.84×10-12A,栅极电压VGS设定为20V的漏极电流IDS=3.449×10-5A,开关态电流比值为107,薄膜晶体管的几何宽长比为2,其中,Ci为薄膜晶体管的栅绝缘层的单位面积电容,其数值为32nF/cm2。由此可知,本发明实施例的薄膜晶体管能提高薄膜晶体管的开态电流,增大薄膜晶体管的开关比,改善薄膜晶体管的性能。
图10是本发明实施例提供的一种薄膜晶体管的输出特性曲线,根据图10,在栅级电压VGS=20V时,源漏电压VDS设定为0V的源漏电流IDS=1.69×10-7A,源漏电压VDS设定为20V的源漏电流IDS=4.52×10-3A。由此可知,本发明实施例提供的薄膜晶体管能有效提高源漏电流,改善薄膜晶体管的性能。
本发明的另一方面,提供一种显示器设备(未图示)。该显示器设备包括前述的薄膜晶体管,并且在显示器设备还包括控制模块,薄膜晶体管与控制模块电连接。控制模块通过控制该薄膜晶体管的电信号,从而改变薄膜晶体管输出的驱动能力。其中,该显示器设备为液晶显示设备或有机电致发光显示设备。在液晶显示设备中,该薄膜晶体管输出显示驱动力,以达到显示器设备中的液晶面板中不同区域的液晶分子的驱动能力,实现高分辨率的显像功能。其中,控制模块采用现有技术的IC控制模块或现有技术中其他的能够满足控制需求的电气控制单元。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种薄膜晶体管的制备方法,其特征在于,包括:
提供基板;
在所述基板上形成栅极,在所述栅极上形成栅极绝缘层,以及在所述栅极绝缘层上形成沟道层;
在所述沟道层上形成源极和漏极,所述源极和漏极间隔设置形成间隙,所述源极和所述漏极为具有吸氢性质的金属电极;
使用含氢原子的反应气体沉积形成钝化层,以使得所述钝化层掺杂有氢离子,所述钝化层覆盖所述沟道层、所述源极和所述漏极;
退火处理,以使得所述钝化层中的氢离子扩散到所述沟道层,所述沟道层中所述源极和所述漏极所对应的区域受所述具有吸氢性质的金属电极影响形成未被氢掺杂的区域,所述沟道层的其余区域形成含氢的掺杂区域,以增大所述薄膜晶体管的开关比。
2.根据权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述源极和所述漏极为包括钼、铬、金、铂、镍和铜的一种或多种的 金属电极。
3.根据权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述沟道层为含有锌、铟、镓和锡中至少一种元素的氧化物。
4.根据权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述反应气体包括硅烷和/或氨气。
5.根据权利要求4所述的薄膜晶体管的制备方法,其特征在于,所述硅烷的分压范围为0.5%至10%,所述氨气的分压范围为0.5%至20%。
6.根据权利要求1所述的薄膜晶体管的制备方法,其特征在于,所述退火处理的温度为200℃至450℃。
7.一种薄膜晶体管,其特征在于,包括:
基板;
栅极,形成于所述基板上;
栅极绝缘层,形成于所述栅极上;
沟道层,形成于所述栅极绝缘层上;
源极和漏极,形成于所述沟道层上,所述源极和所述漏极间隔设置形成间隙,所述源极和所述漏极为具有吸氢性质的金属电极;以及,
钝化层,形成于所述源极和漏极上,并覆盖所述沟道层、所述源极和所述漏极;
其中,在所述沟道层中所述源极和所述漏极所对应的区域均形成有未被氢掺杂的区域,所述沟道层的其余区域形成有含氢的掺杂区域,以增大所述薄膜晶体管的开关比。
8.根据权利要求7所述的薄膜晶体管,其特征在于,所述源极所对应的区域包括所述源极正下方的第一沟道层区域及所述第一沟道层区域的第一周边区域;
所述漏极所对应的区域包括所述漏极正下方的第二沟道层区域及所述第二沟道层区域的第二周边区域。
9.根据权利要求8所述的薄膜晶体管,其特征在于,所述第一周边区域和所述第二周边区域的长度为1至2微米。
10.一种显示器设备,其特征在于,包括如权利要求1-6任一项所述制备方法制备的薄膜晶体管或权利要求7-9任意一项所述的薄膜晶体管。
CN201811322852.7A 2018-11-08 2018-11-08 薄膜晶体管及其制备方法、显示器设备 Active CN109449086B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811322852.7A CN109449086B (zh) 2018-11-08 2018-11-08 薄膜晶体管及其制备方法、显示器设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811322852.7A CN109449086B (zh) 2018-11-08 2018-11-08 薄膜晶体管及其制备方法、显示器设备

Publications (2)

Publication Number Publication Date
CN109449086A CN109449086A (zh) 2019-03-08
CN109449086B true CN109449086B (zh) 2021-01-15

Family

ID=65551249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811322852.7A Active CN109449086B (zh) 2018-11-08 2018-11-08 薄膜晶体管及其制备方法、显示器设备

Country Status (1)

Country Link
CN (1) CN109449086B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114646675B (zh) * 2022-04-02 2022-09-27 西安电子科技大学杭州研究院 一种基于薄膜晶体管的氢气传感器/制备方法及其应用

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6867432B1 (en) * 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
JP4001649B2 (ja) * 1996-03-14 2007-10-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003142496A (ja) * 2001-11-08 2003-05-16 Matsushita Electric Ind Co Ltd 薄膜半導体素子の製造方法
CN103745955B (zh) * 2014-01-03 2017-01-25 京东方科技集团股份有限公司 显示装置、阵列基板及其制造方法
CN104900533B (zh) * 2015-04-13 2018-12-18 京东方科技集团股份有限公司 薄膜晶体管、阵列基板、制备方法、显示面板和显示装置
JP6351868B2 (ja) * 2015-10-29 2018-07-04 三菱電機株式会社 薄膜トランジスタ基板
CN106298880B (zh) * 2016-10-13 2019-08-27 中山大学 氧化物薄膜及制备方法、晶体管及制备方法、显示背板

Also Published As

Publication number Publication date
CN109449086A (zh) 2019-03-08

Similar Documents

Publication Publication Date Title
JP6974401B2 (ja) 半導体装置
USRE48290E1 (en) Thin film transistor array panel
KR101489652B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US8143678B2 (en) Thin film transistors having multi-layer channel
KR101681483B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8704219B2 (en) Method for manufacturing semiconductor device
CN104170069B (zh) 半导体器件及其制造方法
CN102664194B (zh) 薄膜晶体管
EP2339633A1 (en) Transistor, method of manufacturing transistor, and electronic device including transistor
Takechi et al. Dual-Gate Characteristics of Amorphous $\hbox {InGaZnO} _ {4} $ Thin-Film Transistors as Compared to Those of Hydrogenated Amorphous Silicon Thin-Film Transistors
JP6867832B2 (ja) アレイ基板、液晶表示装置、薄膜トランジスタ、およびアレイ基板の製造方法
US9437742B2 (en) Thin film transistor, manufacturing method thereof and array substrate
TW201349506A (zh) 半導體裝置及其製造方法
KR20160101350A (ko) 고속전자센서용 기판 및 그 제조방법
US8067768B2 (en) Thin-film transistor display panel including an oxide active layer and a nitrogen oxide passivation layer, and method of fabricating the same
CN106356306A (zh) 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管
US10991725B2 (en) Active matrix substrate and method for producing same
CN109449086B (zh) 薄膜晶体管及其制备方法、显示器设备
KR20120084940A (ko) 박막 트랜지스터 및 그 제조 방법
CN109119427B (zh) 背沟道蚀刻型tft基板的制作方法及背沟道蚀刻型tft基板
CN105990448B (zh) 薄膜晶体管
CN107768309B (zh) 混合型cmos器件及其制作方法
KR20120014380A (ko) 버티컬 산화물 반도체 및 그 제조방법
KR20150037795A (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN110808289A (zh) 一种顶栅肖特基氧化物薄膜晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant