CN105990448B - 薄膜晶体管 - Google Patents
薄膜晶体管 Download PDFInfo
- Publication number
- CN105990448B CN105990448B CN201510085512.7A CN201510085512A CN105990448B CN 105990448 B CN105990448 B CN 105990448B CN 201510085512 A CN201510085512 A CN 201510085512A CN 105990448 B CN105990448 B CN 105990448B
- Authority
- CN
- China
- Prior art keywords
- dielectric layer
- grid
- layer
- grid dielectric
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 47
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000001257 hydrogen Substances 0.000 claims abstract description 25
- 229910052739 hydrogen Inorganic materials 0.000 claims abstract description 25
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims abstract description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 23
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 22
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims abstract description 21
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052710 silicon Inorganic materials 0.000 claims description 5
- 239000010703 silicon Substances 0.000 claims description 5
- 230000036632 reaction speed Effects 0.000 abstract description 6
- 239000010410 layer Substances 0.000 description 112
- 229910021417 amorphous silicon Inorganic materials 0.000 description 39
- 238000000151 deposition Methods 0.000 description 19
- 229910052751 metal Inorganic materials 0.000 description 16
- 238000000034 method Methods 0.000 description 16
- 239000000463 material Substances 0.000 description 14
- 239000010408 film Substances 0.000 description 11
- 230000008021 deposition Effects 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 239000011241 protective layer Substances 0.000 description 9
- 239000002210 silicon-based material Substances 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000004411 aluminium Substances 0.000 description 4
- 229910052782 aluminium Inorganic materials 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 4
- 229910052721 tungsten Inorganic materials 0.000 description 4
- 239000010937 tungsten Substances 0.000 description 4
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 239000004372 Polyvinyl alcohol Substances 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 3
- 239000004926 polymethyl methacrylate Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 229920002451 polyvinyl alcohol Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 229920003023 plastic Polymers 0.000 description 2
- 239000004033 plastic Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052725 zinc Inorganic materials 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 210000004209 hair Anatomy 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种薄膜晶体管，其包括栅极、第一栅极介电层、第二栅极介电层、通道层、源极和漏极。栅极设置在基板上。第一栅极介电层设置在栅极及基板上，第一栅极介电层的硅氢键含量与氮氢键含量的比值介于0.2与1.0之间。第二栅极介电层设置在第一栅极介电层上，第二栅极介电层的硅氢键含量与氮氢键含量的比值介于0.01与0.2之间。通道层设置在第二栅极介电层上。源极和漏极设置在通道层上且位于通道层的相对两侧。本发明的薄膜晶体管应用在显示面板上，可提升显示面板中像素的反应速度，进而改善画面残影的问题。
Description
技术领域
本发明涉及一种薄膜晶体管，且特别涉及一种具有高载子迁移率(CarrierMobility)的薄膜晶体管。
背景技术
薄膜晶体管目前已广泛应用在平面显示面板上，例如液晶显示面板或有机发光二极管(Organic Light-Emitting Diode；OLED)显示面板。现今常见的薄膜晶体管主要有三种类型，分别为非晶硅薄膜晶体管(Amorphous Silicon；a-Si)、低温多晶硅(LowTemperature Polysilicon；LTPS)薄膜晶体管和氧化铟镓锌(Indium Gallium ZincOxide；IGZO)薄膜晶体管等。这三种薄膜晶体管各有特色，例如，非晶硅薄膜晶体管的制造成本低，低温多晶硅薄膜晶体管的载子移动率高，而氧化铟镓锌薄膜晶体管则是具有介于非晶硅薄膜晶体管的制造成本与低温多晶硅薄膜晶体管之间的优点。
一般而言，在大尺寸显示面板的生产上，大多选择使用非晶硅薄膜晶体管作为显示面板中像素的驱动晶体管。然而，非晶硅薄膜晶体管的载子移动率低，像素的反应速度较慢，导致易于发生画面残影的情形。
发明内容
本发明的目的是在于提供一种薄膜晶体管，其提供比现有薄膜晶体管高的载子迁移率。将本发明的薄膜晶体管应用在显示面板上，可提升显示面板中像素的反应速度，进而改善画面残影的问题。
根据本发明的上述目的，提出一种薄膜晶体管，该薄膜晶体管包括栅极、第一栅极介电层、第二栅极介电层、通道层、源极和漏极。栅极设置在基板上。第一栅极介电层设置在该栅极及该基板上，且第一栅极介电层的硅氢键含量与氮氢键含量的比值介于0.2与1.0之间。第二栅极介电层设置在第一栅极介电层上，且第二栅极介电层的硅氢键含量与氮氢键含量的比值介于0.01与0.2之间。通道层设置在第二栅极介电层上。源极和漏极设置在所述通道层上且位于通道层的相对两侧，且源极和漏极之间具有间隔。
根据本发明的一个实施例，上述第二栅极介电层的厚度介于300埃与750埃之间。
根据本发明的又一个实施例，上述第一栅极介电层的厚度与上述第二栅极介电层的厚度的和介于2000埃与4000埃之间。
根据本发明的又一个实施例，上述第二栅极介电层的介电常数介于6与7之间。
根据本发明的又一个实施例，上述第一栅极介电层和上述第二栅极介电层各自包括氮化硅层。
根据本发明的上述目的，提出一种薄膜晶体管，该薄膜晶体管包括源极、漏极、通道层、第一栅极介电层、第二栅极介电层和栅极。源极和漏极设置在基板上，且源极与漏极之间具有间隔。通道层设置在源极、漏极和基板上且覆盖源极与漏极之间的间隔。第一栅极介电层设置在通道层上，且第一栅极介电层的硅氢键含量与氮氢键含量的比值介于0.01与0.2之间。第二栅极介电层设置在第一栅极介电层上，且第二栅极介电层的硅氢键含量与氮氢键含量的比值介于0.2与1.0之间。栅极设置在第二栅极介电层上。
根据本发明的一个实施例，上述第一栅极介电层的厚度介于300埃与750埃之间。
根据本发明的又一个实施例，上述第一栅极介电层的厚度与上述第二栅极介电层的厚度的和介于2000埃与4000埃之间。
根据本发明的又一个实施例，上述第一栅极介电层的介电常数介于6与7之间。
根据本发明的又一个实施例，上述第一栅极介电层和上述第二栅极介电层各自包括氮化硅层。
综上所述，本发明薄膜晶体管具有两层栅极介电层，且按本发明所公开的这两层栅极介电层硅氢键含量与氮氢键含量的比值范围、介电常数范围和厚度范围，可有效提高薄膜晶体管的载子迁移率。将本发明薄膜晶体管应用在显示面板上，可提升显示面板中像素的反应速度，进而改善画面残影的问题。
附图说明
为让本发明的上述和其他目的、特征、优点与实施例能更明显易懂，附图说明如下：
图1是根据本发明一个实施例薄膜晶体管的示意图；以及
图2是根据本发明又一个实施例薄膜晶体管的示意图。
具体实施方式
以下详细讨论本发明的实施例。然而，可以理解的是，实施例提供许多可应用的发明概念，其可实施于各式各样的特定内容中。所讨论的特定实施例仅供说明，并非用以限定本发明的范围。
请参照图1，图1是根据本发明一个实施例薄膜晶体管100的示意图。薄膜晶体管100设置在基板102上，其中基板102可包括但不限于玻璃基板、半导体基板或塑胶基板等。在本实施例中，薄膜晶体管100是底栅极(bottom-gate)薄膜晶体管，且其包含栅极104、栅极介电层106、栅极介电层108、通道层110、源极112、漏极114和保护层116。栅极104设置在基板102上。栅极104的材料可包括铬、钨、钽、钛、钼、铝、铜等金属元素，或是包括上述金属元素的任意组合所形成的合金或化合物等，但不限于此。栅极104可通过下列步骤形成。首先，使用物理气相沉积法(Physical Vapor Deposition；PVD)或其他沉积方法，在基板102上沉积金属层，接着再经由微影和蚀刻等工艺过程，仅保留金属层的一部分作为栅极104，而另一部分则是经由光刻去除。
栅极介电层106设置在栅极104和基板102上，且栅极介电层106覆盖栅极104。栅极介电层106可通过等离子体化学气相沉积法(Plasma Chemical Vapor Deposition；PCVD)、等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition；PECVD)或其他类似沉积方法沉积包括氮化硅的材料而形成。在一些实施例中，栅极介电层106的硅氢键(Si-H)含量与氮氢键(N-H)含量的比值介于0.2与1.0之间。此外，在一些实施例中，栅极介电层106的介电常数介于5与7之间。
栅极介电层108设置在栅极介电层106上。类似地，栅极介电层108可通过等离子体化学气相沉积法、等离子体增强化学气相沉积法或其他类似沉积方法沉积包含氮化硅的材料而形成。在一些实施例中，栅极介电层108的硅氢键含量与氮氢键含量的比值介于0.01与0.2之间。在一些实施例中，栅极介电层108的厚度介于300埃(angstrom；)与750埃之间。此外，在一些实施例中，栅极介电层108的介电常数介于6与7之间。
根据上述有关栅极介电层106和栅极介电层108的说明，栅极介电层106的硅氢键含量与氮氢键含量的比值大于栅极介电层108的硅氢键含量与氮氢键含量的比值。此外，在一些实施例中，栅极介电层106和栅极介电层108的厚度的和介于2000埃与4000埃之间。
通道层110设置在栅极介电层108上，用来提供薄膜晶体管100中电子移动的途径。在本实施例中，如图1所示，通道层110包括非晶硅(Amorphous Silicon)层110A和掺杂非晶硅层110B。其中，非晶硅层110A包括氢化非晶硅(a-Si:H)材料，且掺杂非晶硅层110B包括N型掺杂(N-type doped)氢化非晶硅材料。在一些实施例中，掺杂非晶硅层110B包括N型重度掺杂(N-type heavily doped)氢化非晶硅材料。
形成非晶硅层110A和掺杂非晶硅层110B的步骤如下。首先，使用化学气相沉积法或其他沉积方法，在栅极介电层108上按序沉积非晶硅材料和掺杂非晶硅材料。接着再经由微影和蚀刻等工艺过程，对沉积在栅极介电层108上的非晶硅材料和掺杂非晶硅材料进行图案化，以形成如图1所示的非晶硅层110A与掺杂非晶硅层110B。
源极112和漏极114设置在通道层110和栅极介电层108上，且分别位于通道层110的相对两侧。源极112和漏极114的材料可包括铬、钨、钽、钛、钼、铝、铜等金属元素，或是包括上述金属元素的任意组合所形成的合金或化合物等，但不限于此。源极112和漏极114可通过下列步骤形成。首先，使用物理气相沉积法或其他沉积方法，在通道层110和栅极介电层108上沉积金属层，接着再经由微影和蚀刻等工艺过程，去除沉积在通道层110上方的金属层的部分，且金属层未被去除的部分分别作为源极112和漏极114。在对此金属层蚀刻的过程中，同时也去除非晶硅层110A和掺杂非晶硅层110B的部分。
最后，在源极112、栅极114和通道层110上形成保护层116。保护层116覆盖住源极112、栅极114和通道层110，用来保护薄膜晶体管100，避免薄膜晶体管100受到外部水气、氧气或杂质的污染。保护层116的材料可包括但不限于氧化硅、氮化硅或氮氧化硅等。此外，保护层116可以是单层或多层结构。
薄膜晶体管100的特点在于其具有两层栅极介电层，即栅极介电层106和栅极介电层108，且栅极介电层106和栅极介电层108的硅氢键含量与氮氢键含量的比值不同。按上述实施例所实施的两层栅极介电层的硅氢键含量与氮氢键含量的比值范围、介电常数范围和厚度范围，可有效提高薄膜晶体管的载子迁移率(Carrier Mobility)。相较于现有非晶硅薄膜晶体管，本发明的薄膜晶体管具有较高的载子迁移率，应用在显示面板上可提升像素的反应速度，进而改善画面残影的问题。
上述实施例的技术特征也可以应用在顶栅极(top-gate)薄膜晶体管上。请参照图2，图2是根据本发明又一个实施例薄膜晶体管200的示意图。薄膜晶体管200设置在基板202上，其中基板202可包括但不限于玻璃基板、半导体基板或塑胶基板等。在本实施例中，薄膜晶体管200是顶栅极薄膜晶体管，且其包含阻障层204、绝缘层206、源极208、漏极210、通道层212、栅极介电层214、栅极介电层216、栅极218和保护层220。阻障层204设置在基板202上，用来阻挡背光通过基板202入射到通道层212，避免光致漏电流(photo-inducedleakage current)的产生。阻障层204包括不透光材料，其可以是由金属、半导体或非金属所组成。
绝缘层206设置在阻障层204和基板202上，且覆盖住阻障层204。绝缘层206可包括例如聚酰亚胺(Polyimide；PI)、聚乙烯醇(Polyvinyl Alcohol；PVA)或聚甲基丙烯酸甲酯(Polymethyl Methacrylate；PMMA)等有机绝缘材料，或是例如氧化硅或氮化硅等无机绝缘材料，但不限于此。绝缘层206可通过化学气相沉积法其他类似沉积方法沉积绝缘材料而形成。
源极208和漏极210设置在绝缘层206上，且源极208与漏极210之间具有间隔。源极208和漏极210的材料可包括铬、钨、钽、钛、钼、铝、铜等金属元素，或是包括上述金属元素的任意组合所形成的合金或化合物等，但不限于此。源极208和漏极210可通过下列步骤形成。首先，使用物理气相沉积法或其他沉积方法，在绝缘层206上沉积金属层，接着再经由微影和蚀刻等工艺过程，将沉积于绝缘层206上的金属层的部分去除，以形成源极208和漏极210，且使源极208与漏极210之间具有间隔。
在一些实施例中，薄膜晶体管200可不具有阻障层204和绝缘层206，使得源极208和漏极210直接形成在基板202上。
通道层212设置在源极208、漏极210和绝缘层206上，用来提供薄膜晶体管200中电子移动的途径。在本实施例中，如图2所示，通道层212包括非晶硅层212A和掺杂非晶硅层212B。其中，非晶硅层212A包括N型掺杂氢化非晶硅材料，且掺杂非晶硅层212B包括氢化非晶硅材料。在一些实施例中，掺杂非晶硅层212B包括N型重度掺杂氢化非晶硅材料。
非晶硅层212A和掺杂非晶硅层212B通过使用化学气相沉积法或其他沉积方法在源极208、漏极210和绝缘层206上按序形成，使得掺杂非晶硅层212B覆盖源极208和漏极210，且非晶硅层212A覆盖掺杂非晶硅层212B和源极208与漏极210之间的间隔。
栅极介电层214设置在通道层212上，且栅极介电层214覆盖通道层212。栅极介电层214可通过等离子体化学气相沉积法、等离子体增强化学气相沉积法或其他类似沉积方法沉积包含氮化硅的材料而形成。在一些实施例中，栅极介电层214的硅氢键含量与氮氢键含量的比值介于0.01与0.2之间。在一些实施例中，栅极介电层214的厚度介于300埃与750埃之间。此外，在一些实施例中，栅极介电层214的介电常数介于6与7之间。
栅极介电层216设置在栅极介电层214上，且栅极介电层216覆盖栅极介电层214。栅极介电层216可通过等离子体化学气相沉积法、等离子体增强化学气相沉积法或其他类似沉积方法沉积包含氮化硅的材料而形成。在一些实施例中，栅极介电层216的硅氢键含量与氮氢键含量的比值介于0.2与1.0之间。此外，在一些实施例中，栅极介电层216的介电常数介于5与7之间。
在薄膜晶体管200的实施例中，栅极介电层216的硅氢键含量与氮氢键含量的比值大于栅极介电层214的硅氢键含量与氮氢键含量的比值。此外，在一些实施例中，栅极介电层214和栅极介电层216的厚度的和介于2000埃与4000埃之间。
栅极218设置在栅极介电层216上。栅极218的材料可包括铬、钨、钽、钛、钼、铝、铜等金属元素，或是包括上述金属元素的任意组合所形成的合金或化合物等使用物理气相沉积法或其他沉积方法，但不限于此。
保护层220设置在栅极218上，且保护层220覆盖栅极218，用来保护薄膜晶体管200，避免其受到外部水气、氧气或杂质的污染。保护层220的材料可包括但不限于氧化硅、氮化硅或氮氧化硅等。此外，保护层220可以是单层或多层结构。
综上所述，本发明薄膜晶体管具有两层栅极介电层，且按本发明所公开的这两层栅极介电层硅氢键含量与氮氢键含量的比值范围、介电常数范围和厚度范围，可有效提高薄膜晶体管的载子迁移率。将本发明薄膜晶体管应用在显示面板上，可提升显示面板中像素的反应速度，进而改善画面残影的问题。
虽然本发明已以实施方式公开如上，然其并非用来限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，可作各种不同的选择和改变，因此本发明的保护范围应以权利要求书及其等同形式所限定。
Claims (4)
1.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
栅极，其设置在基板上；
第一栅极介电层，其设置在所述栅极和所述基板上且直接接触所述栅极，所述第一栅极介电层的硅氢键含量与氮氢键含量的比值介于0.2与1.0之间；
第二栅极介电层，其直接设置在所述第一栅极介电层上，所述第二栅极介电层的硅氢键含量与氮氢键含量的比值介于0.01与0.2之间；
通道层，其设置在所述第二栅极介电层上且直接接触所述第二栅极介电层；以及
源极和漏极，其均设置在所述通道层上，所述源极和所述漏极位于所述通道层的相对两侧，且所述源极与所述漏极之间具有间隔；
其中，所述第二栅极介电层的厚度介于300埃与750埃之间，所述第一栅极介电层的厚度与所述第二栅极介电层的厚度的和介于2000埃与4000埃之间，所述第一栅极介电层的介电常数介于5与7之间，且所述第二栅极介电层的介电常数介于6与7之间。
2.如权利要求1所述的薄膜晶体管，其特征在于，所述第一栅极介电层和所述第二栅极介电层各自包括氮化硅层。
3.一种薄膜晶体管，其特征在于，所述薄膜晶体管包括：
源极和漏极，其均设置在基板上，且所述源极与所述漏极之间具有间隔；
通道层，其设置在所述源极、所述漏极和所述基板上，所述通道层覆盖所述间隔；
第一栅极介电层，其设置在所述通道层上且直接接触所述通道层，所述第一栅极介电层的硅氢键含量与氮氢键含量的比值介于0.01与0.2之间；
第二栅极介电层，其直接设置在所述第一栅极介电层上，所述第二栅极介电层的硅氢键含量与氮氢键含量的比值介于0.2与1.0之间；以及
栅极，其设置在所述第二栅极介电层上且直接接触所述第二栅极介电层；
其中，所述第一栅极介电层的厚度介于300埃与750埃之间，所述第一栅极介电层的厚度与所述第二栅极介电层的厚度的和介于2000埃与4000埃之间，所述第一栅极介电层的介电常数介于6与7之间，且所述第二栅极介电层的介电常数介于5与7之间。
4.如权利要求3所述的薄膜晶体管，其特征在于，所述第一栅极介电层和所述第二栅极介电层各自包括氮化硅层。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510085512.7A CN105990448B (zh) | 2015-02-16 | 2015-02-16 | 薄膜晶体管 |
| US15/044,123 US9831348B2 (en) | 2015-02-16 | 2016-02-16 | Thin film transistor with improved carrier mobilty |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510085512.7A CN105990448B (zh) | 2015-02-16 | 2015-02-16 | 薄膜晶体管 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105990448A CN105990448A (zh) | 2016-10-05 |
| CN105990448B true CN105990448B (zh) | 2019-06-18 |
Family
ID=56621367
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510085512.7A Active CN105990448B (zh) | 2015-02-16 | 2015-02-16 | 薄膜晶体管 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US9831348B2 (zh) |
| CN (1) | CN105990448B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105632896B (zh) * | 2016-01-28 | 2018-06-15 | 深圳市华星光电技术有限公司 | 制造薄膜晶体管的方法 |
| CN109616416A (zh) * | 2018-12-17 | 2019-04-12 | 惠科股份有限公司 | 主动开关及其制作方法、显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664194A (zh) * | 2012-04-10 | 2012-09-12 | 深超光电（深圳）有限公司 | 薄膜晶体管 |
| CN103869524A (zh) * | 2012-12-13 | 2014-06-18 | 三星显示有限公司 | 液晶显示器及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6380558B1 (en) * | 1998-12-29 | 2002-04-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| US6362082B1 (en) * | 1999-06-28 | 2002-03-26 | Intel Corporation | Methodology for control of short channel effects in MOS transistors |
| KR20080003078A (ko) * | 2006-06-30 | 2008-01-07 | 엘지.필립스 엘시디 주식회사 | 액정표시장치 및 그 제조방법 |
| US20090098741A1 (en) * | 2007-10-15 | 2009-04-16 | Asm Japan K.K. | Method for forming ultra-thin boron-containing nitride films and related apparatus |
| JP5308019B2 (ja) * | 2007-12-19 | 2013-10-09 | 三菱電機株式会社 | 薄膜トランジスタ、及びその製造方法、並びに表示装置 |
| CN102007597B (zh) * | 2008-04-17 | 2014-02-19 | 应用材料公司 | 低温薄膜晶体管工艺、装置特性和装置稳定性改进 |
| US20120064682A1 (en) * | 2010-09-14 | 2012-03-15 | Jang Kyung-Tae | Methods of Manufacturing Three-Dimensional Semiconductor Memory Devices |
-
2015
- 2015-02-16 CN CN201510085512.7A patent/CN105990448B/zh active Active
-
2016
- 2016-02-16 US US15/044,123 patent/US9831348B2/en active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102664194A (zh) * | 2012-04-10 | 2012-09-12 | 深超光电（深圳）有限公司 | 薄膜晶体管 |
| CN103869524A (zh) * | 2012-12-13 | 2014-06-18 | 三星显示有限公司 | 液晶显示器及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105990448A (zh) | 2016-10-05 |
| US20160240689A1 (en) | 2016-08-18 |
| US9831348B2 (en) | 2017-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2657973B1 (en) | Display device, array substrate, thin film transistor and method for manufacturing the same | |
| US10658446B2 (en) | Method for manufacturing OLED backplane comprising active layer formed of first, second, and third oxide semiconductor layers | |
| KR102105485B1 (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
| CN104538429B (zh) | Amoled背板的制作方法及其结构 | |
| US9337346B2 (en) | Array substrate and method of fabricating the same | |
| JP2019511831A5 (zh) | ||
| JP2019511831A (ja) | Ｔｆｔアレイ基板及びその製造方法、表示装置 | |
| US9431544B2 (en) | Polysilicon thin-film transistor array substrate and method for preparing the same, and display device | |
| CN105702623B (zh) | Tft阵列基板的制作方法 | |
| CN107425044B (zh) | 一种柔性显示面板、其制作方法及显示装置 | |
| US8119465B1 (en) | Thin film transistor and method for fabricating the same | |
| CN103745978A (zh) | 显示装置、阵列基板及其制造方法 | |
| US10121883B2 (en) | Manufacturing method of top gate thin-film transistor | |
| US20180190490A1 (en) | Thin film transistor and method for fabricating the same | |
| CN103208526A (zh) | 一种半导体器件及其制造方法 | |
| KR101498136B1 (ko) | 폴리실리콘 활성층을 함유한 박막트랜지스터, 그 제조방법 및 어레이 기판 | |
| US9276126B2 (en) | Semiconductor device and method for producing same | |
| CN104576750A (zh) | 薄膜晶体管结构 | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN106356306A (zh) | 顶栅型薄膜晶体管的制作方法及顶栅型薄膜晶体管 | |
| CN104599959A (zh) | 低温多晶硅tft基板的制作方法及其结构 | |
| US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
| US10290665B2 (en) | Array substrates, display devices, and the manufacturing methods thereof | |
| US20160181290A1 (en) | Thin film transistor and fabricating method thereof, and display device | |
| CN105990448B (zh) | 薄膜晶体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |