CN102184968B - 具有单栅双沟道结构的薄膜晶体管及其制造方法 - Google Patents

具有单栅双沟道结构的薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN102184968B
CN102184968B CN 201110110050 CN201110110050A CN102184968B CN 102184968 B CN102184968 B CN 102184968B CN 201110110050 CN201110110050 CN 201110110050 CN 201110110050 A CN201110110050 A CN 201110110050A CN 102184968 B CN102184968 B CN 102184968B
Authority
CN
China
Prior art keywords
active layer
drain electrode
source electrode
film transistor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 201110110050
Other languages
English (en)
Other versions
CN102184968A (zh
Inventor
许志平
吴为敬
赖志成
谢佳松
颜骏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou South China University of Technology Asset Management Co.,Ltd.
Wang Lei
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN 201110110050 priority Critical patent/CN102184968B/zh
Publication of CN102184968A publication Critical patent/CN102184968A/zh
Application granted granted Critical
Publication of CN102184968B publication Critical patent/CN102184968B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

本发明公开了具有单栅双沟道结构的薄膜晶体管及其制造方法,在基板上形成第一源、漏极,然后淀积第一有源层,有源层边缘与第一源、漏极边缘重叠。继而在第一有源层上依次形成第一绝缘层、栅极、第二绝缘层。第二有源层以对应第一有源层的方式形成于第二绝缘层上,第二源、漏极以对应第一源、漏极的方式形成于第二有源层之上,从而形成单栅双沟道结构的薄膜晶体管。该结构薄膜晶体管优点:可作为双向开关或三态器件;可用于对两个电路行为一致的电路分支进行控制;具有高开态电流;可作为反相器。

Description

具有单栅双沟道结构的薄膜晶体管及其制造方法
技术领域
本发明涉及薄膜晶体管及其制造方法,特别涉及具有单栅双沟道结构的薄膜晶体管及其制造方法。
背景技术
参照图1,其绘示的是传统单栅单沟道结构的薄膜晶体管(thin filmtransistor)的剖面图。在图1中,薄膜晶体管a0基本上为由一栅极a5、一源极a1、一漏极a2及一有源层a3所构成的电子元件,栅极a5与有源层a3之间被一层绝缘层a4隔开。源极a1和漏极a2不互相接触,但分别通过重掺杂半导体层a8与有源层a3实现欧姆接触。
当栅极a5被施加一定的电压时,有源层a3中靠近绝缘层a4的地方形成导电沟道。此时,若漏极a2也被施加电压,则源极a1的电子通过有源层a3中的导电沟道流向漏极a2。并且,对应的电流则由漏极a2流向源极a1,从而使得薄膜晶体管a0呈导通状态。
当栅极a5不被施加电压,或所施加电压低于其阈值电压时,有源层a3不会形成导电沟道。这时,即使漏极a2被施加了电压,也不会有电子从源极a1流向漏极a2,源极a1与漏极a2之间处于电性隔离状态,从而使得薄膜晶体管a0呈关闭状态。
由于薄膜晶体管a0具有控制电流通断的功能,因此经常被用作开关器件用于液晶显示器或有机发光二极管显示器(organic light emitting diode,OLED)的有源驱动阵列(active matrix,AM)中。
然而,传统的薄膜晶体管a0的电流导通能力不足,为了获得更大的开态电流,常常被迫增大有源层宽度。有源层宽度的增加使薄膜晶体管面积随之变大,从而降低了像素(pixel)单元的开口率,而开口率直接影响显示器的平均亮度,为了获得足够的亮度,通常采取提高栅压的办法,结果又衍生薄膜晶体管稳定性下降等一系列的问题。此外,从显示器未来的发展趋势看,随着有源层材料迁移率的提高,显示器的外部驱动电路将极有可能集成到玻璃基板上,而电路集成的一个重要前提就是以尽量简单的结构实现尽量多的电路功能。很显然,传统结构的薄膜晶体管功能过于单一尚无法满足这个需要。
因此,如何增加薄膜晶体管的电流导通能力以及扩展其器件功能以适应更高集成度电路的要求,将是一个非常关键的问题。
发明内容
本发明的目的在于解决现有技术问题存在的缺点和不足,提供具有单栅双沟道结构的薄膜晶体管及其制造方法,其栅极位于第一有源层与第二有源层之间,并且栅极与两个有源层之间通过绝缘层实现电隔离,以及从两个有源层两端各引出一个源极和一个漏极;本发明充分利用栅极被施加偏压时所发出的电场线,使得上下两个有源层中都能感应出导电沟道。
本发明通过下述技术方案实现:
具有单栅双沟道结构的薄膜晶体管,包括基板、第一源极、第二源极、第一漏极、第二漏极、栅极、第一有源层、第二有源层;所述第一源极、第一漏极形成于基板上;所述第一有源层形成于第一源极、第一漏极之间,其边缘与第一源极、第一漏极边缘重叠;所述第一绝缘层形成于第一有源层之上;所述栅极对应第一有源层并形成于第一绝缘层上;所述第二绝缘层形成于栅极之上;所述第二有源层对应第一有源层并形成于第二绝缘层上;所述第二源、第二漏极形成于第二有源层上,并且其边缘与第二有源层边缘重叠。
在第一源极、第二源极、第一漏极、第二漏极和第一有源层、第二有源层之间还具有一半导体层,该半导体层包覆第一有源层、第二有源层的侧壁;在第二有源层上方还设有一背沟道钝化保护层。
所述基板为玻璃基板、塑料基板中的一种;所述第一源极、第一漏极、栅极为铟锡氧化物、铟锌氧化物、氧化锌或者氧化锡中的一种;所述第一有源层、第二有源层为非晶硅基、多晶硅基或者氧化锌基中的一种;所述第一绝缘层为氮化物、氮氧化物或者氧化物中的一种。
上述薄膜晶体管的制造方法,如下步骤:
(1)提供一基板,并形成第一源极和第一漏极于基板上;
(2)接着,形成第一有源层于第一源极和第一漏极之间,并且第一有源层、第二有源层的边缘与第一源极和第一漏极的边缘重叠;
(3)接着,形成第一绝缘层于基板上,并覆盖第一有源层,其分布面积大于第一有源层;
(4)接着,形成栅极于第一绝缘层上,栅极与第一有源层相对应,其分布面积小于第一有源层;
(5)接着,形成第二绝缘层于栅极上,第二绝缘层与第一绝缘层相对应;
(6)接着,形成第二有源层于第二绝缘层上,第二有源层对应于栅极且其分布面积大于栅极;
(7)最后,形成第二源极与第二漏极于第二有源层上,第二源极与第二漏极分别对应栅极的两端,并分别与第二有源层的两端接触,单栅双沟道结构的薄膜晶体管制作完毕。
另一种,具有单栅双沟道结构的薄膜晶体管,包括基板、第一源极、第一漏极、栅极及第一有源层、第二有源层;所述第一源极、第一漏极的第一部分形成于基板上;所述第一有源层形成于第一源极、第一漏极的第一部分之间,其边缘与第一源极、第一漏极第一部分的边缘重叠;所述第一绝缘层形成于第一有源层与第一源极、第一漏极之上,并且在一源极、第一漏极上方留下通孔;所述栅极对应第一有源层并形成于第一绝缘层上,并且在形成栅极的同时,通过通孔形成第一源漏极的第二部分;所述第二绝缘层形成于栅极和第一绝缘层中未被薄膜覆盖之处的上方;所述第二有源层对应第一有源层并形成于第二绝缘层上;所述第一源极、第一漏极的第三部分形成于第一源极、第一漏极第二部分和第二绝缘层之上,并且其边缘与第二有源层边缘重叠。
在第一源极、第一漏极和第一有源层、第二有源层之间设有半导体层;并包覆有源层第一有源层、第二有源层的侧壁;在第二有源层上方设有背沟道钝化保护层。
上述薄膜晶体管的制造方法,如下步骤:
(1)首先,提供一基板,并形成第一源极和第一漏极的第一部分于基板上;其中,基板包含玻璃基板、塑料基板或绝缘基板,第一源、漏极包含铟锡氧化物、铟锌氧化物、氧化锌、氧化锡、金属或合金。
(2)接着,形成第一有源层于第一源漏极之间,并且有源层边缘与第一源极、第一漏极边缘重叠;其中,第一有源层包含非晶硅基、多晶硅基、氧化锌基以及有机半导体材料。
(3)接着,形成第一绝缘层于基板上,并且在第一源漏极上方留下通孔;其中,第一绝缘层包含氮化物、氮氧化物或氧化物。
(4)接着,淀积一层导电薄膜,该导电薄膜覆盖于第一绝缘层上的那部分作为栅极,覆盖于通孔上方的那部分与第一源极、第一漏极分别实现电连接,并作为第一源极、第一漏极的第二部分,导电薄膜材料与第一源漏极材料相同;
(5)接着,形成第二绝缘层于栅极和第一绝缘层中未被导电薄膜覆盖的那部分之上;第二绝缘层材料与第一绝缘层相同;
(6)接着,形成第二有源层于第二绝缘层上,第二有源层对应于栅极且其分布面积大于栅极;其中,第二有源层材料与第一有源层相同;
(7)最后,形成第一源极、第一漏极的第三部分于第一源极、第一漏极的第二部分和第二绝缘层之上,并且其边缘与第二有源层边缘重叠,而且与第一源极、第一漏极的第二部分实现良好的电连接,其中,第一源极、第一漏极的第三部分材料与第一部分相同;单栅双沟道结构的薄膜晶体管制作完毕。在本实施例中,第一源极、第一漏极和第一有源层、第二有源层之间设有半导体层;并包覆有源层第一有源层、第二有源层的侧壁;在第二有源层上方设有背沟道钝化保护层。
本发明的优点及效果在于:(1)当第一有源层与第二有源层采用不同半导体材料,如:第一有源层为n型半导体(主要载流子为电子),第二有源层为p型半导体(主要载流子为空穴),那么本发明所述结构的薄膜晶体管就将具有正、负两个阈值电压。当栅压大于正向阈值电压时,第一有源层导通而第二有源层关断;当栅压小于负向阈值电压时,第二有源层导通而第一有源层关断;当栅压介于正、负向阈值电压之间时,第一、第二有源层都关断,从而整个薄膜晶体管关断。所以,本发明所属结构的薄膜晶体管可作为双向开关或三态器件,应用于显示器集成驱动电路中。
(2)当第一有源层与第二有源层采用相同的半导体材料时,晶体管上下沟道将有统一的阈值电压,即能够同时导通或同时关断。这样,就可用于对两个电路行为一致的电路分支进行控制。
(3)当第一有源层和第二有源层采用相同的半导体材料,且将第一源极与第二源极并联,第一漏极与第二漏极并联时,就可使得薄膜晶体管的开态电流大大增加,理论上可以比相同尺寸的传统单栅单沟道结构薄膜晶体管的开态电流大一倍,从而在不降低像素开口率的情况下就可大幅度提高薄膜晶体管的电流驱动能力。如此一来,本发明就可以用于有源矩阵式有机发光二极管显示器或相关电路中。
(4)当第一有源层与第二有源层采用不同半导体材料,如:第一有源层采用n型半导体,第二有源层采用p型半导体,并且令第一源极接低电位,第二源极接高电位,第一漏极与第二漏极并联引出。那么,本专利所述单栅双沟道结构的薄膜晶体管就可以作为一个反相器而应用于数字电路中。
综上所述,只需灵活改变本发明薄膜晶体管的有源层材料类型及源漏极连接方式,就能够实现多种电路功能而应用在显示驱动电路及相关集成电路中。而且,由于本发明的下源漏极、栅极和上源漏极分层排布,因此即使将多个该结构薄膜晶体管组合使用,也不存在电极引出问题,从而可以实现更复杂的电路功能。
附图说明
图1是传统单栅单沟道薄膜晶体管的结构剖面示意图;
图2中,A~G是本发明实施例一的具有单栅双沟道结构的薄膜晶体管的工艺剖面示意图;
图3中,A~G是本发明实施例二的具有单栅双沟道结构的薄膜晶体管的第二种工艺剖面图。
具体实施方式
下面结合具体实施例对本发明作进一步具体详细描述,但本发明的实施方式不限于此,对于未特别注明的工艺参数,可参照常规技术进行。
实施例一:
请参照2中A~G,示出了本发明具有单栅双沟道结构的薄膜晶体管的工艺剖面图。本发明具有单栅双沟道结构的薄膜晶体管,包括基板b11、第一源极b1、第二源极b9、第一漏极b2、第二漏极b10、栅极b5、第一有源层b3、第二有源层b7;所述第一源极b1、第一漏极b2形成于基板b11上;所述第一有源层b3形成于第一源极b1、第一漏极b2之间,其边缘与第一源极b1、第一漏极b2边缘重叠;所述第一绝缘层b4形成于第一有源层b3之上;所述栅极b5对应第一有源层b3并形成于第一绝缘层b4上;所述第二绝缘层b6形成于栅极b5之上;所述第二有源层b7对应第一有源层b3并形成于第二绝缘层b6上;所述第二源b9、第二漏极b10形成于第二有源层b7上,并且其边缘与第二有源层b7边缘重叠。
上述述薄膜晶体管的制造方法,步骤如下:
如图2中图A所示。首先,提供一基板b11,并形成第一源极b1和第一漏极b2于基板b11上。其中,基板b11包含玻璃基板、塑料基板或绝缘基板,第一源漏极包含铟锡氧化物、铟锌氧化物、氧化锌、氧化锡、金属或合金。
如图2中图B所示。接着,形成第一有源层b3于第一源极b1和第一漏极b2之间,并且第一有源层(b3)、第二有源层(b7)的边缘与第一源极b1和第一漏极b2的边缘重叠。其中,第一有源层b3包含非晶硅基、多晶硅基、氧化锌基以及有机半导体材料。
如图2中图C所示。然后形成第一绝缘层b4于基板b11上,并覆盖第一有源层b3,其分布面积略大于第一有源层b3,其中,第一绝缘层b4包含氮化物、氮氧化物或氧化物。
如图2中图D所示。接着,形成栅极b5于第一绝缘层b4上,栅极b5与第一有源层b3相对应,其分布面积小于第一有源层b3。其中,栅极b5包含铟锡氧化物、铟锌氧化物、氧化锌、氧化锡、金属或合金。
如图2中图E所示。然后,形成第二绝缘层b6于栅极b5上,第二绝缘层b6与第一绝缘层b4相对应,其材料与第一绝缘层b4相同。
如图2中图F所示。接着,形成第二有源层b7于第二绝缘层b6上,第二有源层b7对应于栅极b5且其分布面积大于栅极b5。其中,第二有源层b7包含非晶硅基、多晶硅基、氧化锌基以及有机半导体材料。
如图2中图G所示。然后,形成第二源极b9与第二漏极b10于第二有源层b7上,第二源极b9与第二漏极b10分别对应栅极b5的两端,并分别与第二有源层b7的两端接触。其中,第二源漏极包含铟锡氧化物、铟锌氧化物、氧化锌、氧化锡、金属或合金。在第一源极(b1)、第二源极(b9)、第一漏极(b2)、第二漏极(b10)和第一有源层(b3)、第二有源层(b7)之间还具有一半导体层(b8),该半导体层(b8)包覆第一有源层(b3)、第二有源层(b7)的侧壁;在第二有源层(b7)上方还设有一背沟道钝化保护层(b12)。单栅双沟道结构的薄膜晶体管制作完毕。
然而本领域人员可以明了本实施例的技术并不局限在此,例如,栅极b5与源漏极材料可以不同。另外,第一绝缘层b4与第二绝缘层b6可以无需分别进行光刻成形工艺,而只需在第二绝缘层b6淀积完成后进行一次光刻刻蚀。这时,覆盖有光刻胶的第二绝缘层b6作为第一绝缘层b4的刻蚀保护层,可以省去第一绝缘层b4所需的光刻操作。
由于第一有源层b3与第二有源层b7采用不同半导体材料,本实施例所述薄膜晶体管具有两个阈值电压。如:第一有源层b3为n型半导体(主要载流子为电子),第二有源层b7为p型半导体(主要载流子为空穴),那么本发明所述结构的薄膜晶体管就将具有正、负两个阈值电压。当栅压大于正向阈值电压时,第一有源层b3导通而第二有源层b7关断;当栅压小于负向阈值电压时,第二有源层b7导通而第一有源层b3关断;当栅压介于正、负向阈值电压之间时,第一、第二有源层都关断,从而整个薄膜晶体管关断。所以,本发明所属结构的薄膜晶体管可作为双向开关或三态器件,应用于显示器集成驱动电路中及相关电路中。
实施例二:
请参照3中图A~G,其示出了本发明实施例二的具有单栅双沟道结构的薄膜晶体管的工艺剖面图。
如图3中图G所示。本发明的具有单栅双沟道结构的薄膜晶体管,包括基板c11、第一源极c1、第一漏极c2、栅极c5及第一有源层c3、第二有源层c7;所述第一源极c1、第一漏极c2的第一部分形成于基板c11上;所述第一有源层c3形成于第一源极c1、第一漏极c2的第一部分之间,其边缘与第一源极c1、第一漏极c2第一部分的边缘重叠;所述第一绝缘层c4形成于第一有源层c3与第一源极c1、第一漏极c2之上,并且在第一源极c1、第一漏极c2上方留下通孔;所述栅极c5对应第一有源层c3并形成于第一绝缘层c4上,并且在形成栅极c5的同时,通过通孔形成第一源漏极的第二部分;所述第二绝缘层c6形成于栅极c5和第一绝缘层c4中未被薄膜覆盖之处的上方;所述第二有源层c7对应第一有源层c3并形成于第二绝缘层c6上;所述第一源极c1、第一漏极c2的第三部分形成于第一源极c1、第一漏极c2第二部分和第二绝缘层c6之上,并且其边缘与第二有源层c7边缘重叠。
在第一源极c1、第一漏极c2和第一有源层c3、第二有源层c7之间设有半导体层c8;并包覆有源层第一有源层c3、第二有源层c7的侧壁;在第二有源层c7上方设有背沟道钝化保护层c12。
上述薄膜晶体管的制造方法,通过如下步骤实现:
如图3中图A所示。首先,,提供一基板(c11),并形成第一源极(c1)和第一漏极(c2)的第一部分于基板c11上;其中,基板(c11)包含玻璃基板、塑料基板或绝缘基板,第一源、漏极包含铟锡氧化物、铟锌氧化物、氧化锌、氧化锡、金属或合金。
如图3中图B所示。接着,形成第一有源层c3于第一源漏极c2之间,并且有源层c3边缘与第一源极c1、第一漏极c2边缘重叠;其中,第一有源层c3包含非晶硅基、多晶硅基、氧化锌基以及有机半导体材料。
如图3中图C所示。接着,形成第一绝缘层c4于基板c11上,并且在第一源漏极c2上方留下通孔;其中,第一绝缘层c4包含氮化物、氮氧化物或氧化物。
如图3中图D所示。接着,淀积一层导电薄膜,该导电薄膜覆盖于第一绝缘层c4上的那部分作为栅极c5,覆盖于通孔上方的那部分与第一源极c1、第一漏极c2分别实现电连接,并作为第一源极c1、第一漏极c2的第二部分,导电薄膜材料与第一源漏极材料相同;
如图3中图E所示。接着,形成第二绝缘层c6于栅极c5和第一绝缘层c4中未被导电薄膜覆盖的那部分之上;第二绝缘层c6材料与第一绝缘层c4相同;
如图3中图F所示。接着,形成第二有源层c7于第二绝缘层c6上,第二有源层c7对应于栅极c5且其分布面积大于栅极c5;其中,第二有源层c7材料与第一有源层c3相同;
如图3中图G所示。最后,形成第一源极c1、第一漏极c2的第三部分于第一源极c1、第一漏极c2的第二部分和第二绝缘层c6之上,并且其边缘与第二有源层c7边缘重叠,而且与第一源极c1、第一漏极c2的第二部分实现良好的电连接,其中,第一源极c1、第一漏极c2的第三部分材料与第一部分相同;单栅双沟道结构的薄膜晶体管制作完毕。
在本实施例中,第一源极c1、第一漏极c2和第一有源层c3、第二有源层c7之间设有半导体层c8;并包覆有源层第一有源层c3、第二有源层c7的侧壁;在第二有源层c7上方设有背沟道钝化保护层c12。
由于第一有源层c3与第二有源层c7两端通过第一源、漏极c1、c2并联起来,因此,当栅压大于薄膜晶体管阈值电压时,第一有源层c3和第二有源层c7中靠近绝缘层的地方都将感应出导电沟道,这时,若在第一漏极c2施加一正电压,电子将从第一源极c1流向第一漏极c2,即电流从漏极c2流向源极c1。由于是双沟道导电,因此理论上单栅双沟道结构的薄膜晶体管开态电流可以比传统薄膜晶体管大一倍,即拥有更大的电流驱动能力,故本实施例应用在有源矩阵式有机发光二极管显示器或相关电路,并不需要设计很大的有源层宽度。如此一来,可以有效减小薄膜晶体管的分布面积,提高像素单元的开口率,同时增强薄膜晶体管的稳定性。
综上所述,虽然本发明以优选实施例揭露如上,然而其并非用以限定本发明,本领域的技术人员在不脱离本发明的精神和范围内,可做些许的更动与润色,因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (1)

1.具有单栅双沟道结构的薄膜晶体管,其特征是:包括基板(b11)、第一源极(b1)、第二源极(b9)、第一漏极(b2)、第二漏极(b10)、栅极(b5)、第一有源层(b3)、第二有源层(b7);所述第一源极(b1)、第一漏极(b2)形成于基板(b11)上;所述第一有源层(b3)形成于第一源极(b1)、第一漏极(b2)之间,其边缘与第一源极(b1)、第一漏极(b2)边缘重叠;第一绝缘层(b4)形成于第一有源层(b3)之上;所述栅极(b5)对应第一有源层(b3)并形成于第一绝缘层(b4)上;第二绝缘层(b6)形成于栅极(b5)之上;所述第二有源层(b7)对应第一有源层(b3)并形成于第二绝缘层(b6)上;所述第二源(b9)、第二漏极(b10)形成于第二有源层(b7)上,并且其边缘与第二有源层(b7)边缘重叠。
CN 201110110050 2011-04-29 2011-04-29 具有单栅双沟道结构的薄膜晶体管及其制造方法 Active CN102184968B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201110110050 CN102184968B (zh) 2011-04-29 2011-04-29 具有单栅双沟道结构的薄膜晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201110110050 CN102184968B (zh) 2011-04-29 2011-04-29 具有单栅双沟道结构的薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN102184968A CN102184968A (zh) 2011-09-14
CN102184968B true CN102184968B (zh) 2013-07-03

Family

ID=44571106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201110110050 Active CN102184968B (zh) 2011-04-29 2011-04-29 具有单栅双沟道结构的薄膜晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN102184968B (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102901568B (zh) * 2012-10-11 2018-01-02 上海集成电路研发中心有限公司 红外检测器及其制造方法
CN103474470A (zh) * 2013-08-20 2013-12-25 北京京东方光电科技有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN104362179B (zh) * 2014-10-13 2017-04-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制作方法、阵列基板及显示装置
CN104576755A (zh) * 2014-12-30 2015-04-29 深圳市华星光电技术有限公司 一种薄膜晶体管、陈列基板及显示装置
CN104681630B (zh) 2015-03-24 2018-04-03 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板和显示面板
CN104779203B (zh) * 2015-04-23 2017-11-28 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示装置
CN105097829B (zh) * 2015-06-09 2018-01-19 京东方科技集团股份有限公司 阵列基板及其制备方法
CN105070762B (zh) * 2015-07-21 2019-01-11 北京大学 三态金属氧化物半导体薄膜晶体管及其制备方法
KR20180079036A (ko) * 2016-12-30 2018-07-10 엘지디스플레이 주식회사 구동 박막 트랜지스터 및 이를 이용한 유기 발광 표시 장치
KR102603300B1 (ko) * 2016-12-30 2023-11-15 엘지디스플레이 주식회사 박막 트랜지스터, 그의 제조방법, 및 그를 포함하는 유기발광 표시장치
CN106935657B (zh) * 2017-05-04 2020-06-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置
CN107154407A (zh) * 2017-05-17 2017-09-12 厦门天马微电子有限公司 复合薄膜晶体管器件及其制造方法、显示面板和显示装置
US10559696B2 (en) 2017-10-11 2020-02-11 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Hybrid CMOS device and manufacturing method thereof
CN107768309B (zh) * 2017-10-11 2019-12-10 深圳市华星光电半导体显示技术有限公司 混合型cmos器件及其制作方法
CN109037343B (zh) * 2018-06-08 2021-09-24 武汉华星光电半导体显示技术有限公司 一种双层沟道薄膜晶体管及其制备方法、显示面板
CN109300995B (zh) * 2018-09-27 2021-12-28 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板和显示面板
CN111081781A (zh) * 2018-10-22 2020-04-28 广东聚华印刷显示技术有限公司 薄膜晶体管及其制作方法、显示模组及显示器件
TWI726348B (zh) 2019-07-03 2021-05-01 友達光電股份有限公司 半導體基板
CN111668237B (zh) 2020-06-17 2024-01-26 京东方科技集团股份有限公司 一种显示基板及其制备方法、驱动方法、显示装置
CN113013254A (zh) * 2021-02-26 2021-06-22 合肥维信诺科技有限公司 薄膜晶体管及其制备方法以及显示面板
CN115411113A (zh) * 2021-05-28 2022-11-29 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板
CN116207132B (zh) * 2022-01-14 2024-03-15 北京超弦存储器研究院 薄膜晶体管及其制备方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315931A (zh) * 2007-05-31 2008-12-03 海力士半导体有限公司 使用虚拟栅极的外围电路区域中的半导体器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7214991B2 (en) * 2002-12-06 2007-05-08 Taiwan Semiconductor Manufacturing Co., Ltd. CMOS inverters configured using multiple-gate transistors
KR100909627B1 (ko) * 2007-10-10 2009-07-27 주식회사 하이닉스반도체 플래시 메모리소자

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101315931A (zh) * 2007-05-31 2008-12-03 海力士半导体有限公司 使用虚拟栅极的外围电路区域中的半导体器件

Also Published As

Publication number Publication date
CN102184968A (zh) 2011-09-14

Similar Documents

Publication Publication Date Title
CN102184968B (zh) 具有单栅双沟道结构的薄膜晶体管及其制造方法
USRE49814E1 (en) Transistor display panel, manufacturing method thereof, and display device including the same
CN102097487B (zh) 氧化物半导体薄膜晶体管及其制造方法
US9123817B2 (en) Transistors and electronic devices including the same
CN105390551B (zh) 薄膜晶体管及其制造方法、阵列基板、显示装置
CN107004721B (zh) 薄膜晶体管阵列基板
EP2086013A1 (en) Oxide semiconductor transistor and method of manufacturing the same
US20110220878A1 (en) Thin film transistor and method of manufacturing the same
CN104425611A (zh) 晶体管和包括该晶体管的显示装置
CN104966722A (zh) Tft基板结构及其制作方法
CN103311358B (zh) 感光晶体管、其制造方法以及使用感光晶体管的显示面板
TWI497689B (zh) 半導體元件及其製造方法
US20190027505A1 (en) Thin film transistor array panel
US10192890B2 (en) Transistor array panel and method of manufacturing thereof
US9412769B2 (en) Transistor, method of manufacturing the transistor, and electronic device including the transistor
CN103779421A (zh) 薄膜晶体管结构及其制作方法
US10263016B2 (en) Active matrix substrate and method for producing the same
US11450721B2 (en) Array substrate including pixel unit with switching transistor and driving transistor having different threshold voltages for improving display effect, and method of manufacturing the same
CN104752517A (zh) 一种薄膜晶体管及其制备方法和应用
KR101625207B1 (ko) 박막 트랜지스터 및 그 제조방법
CN100502049C (zh) 具有双栅极结构的非晶硅薄膜晶体管及其制造方法
CN106169485B (zh) Tft阵列基板及其制作方法、显示装置
CN111081722B (zh) 一种阵列基板行驱动电路以及显示装置
CN103681494A (zh) 一种薄膜晶体管像素单元及其制造方法
KR20140144566A (ko) 디스플레이 장치의 화소 소자로 사용되는 산화물 반도체 트랜지스터 및 이의 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20191225

Address after: 510641 industrial building, South China University of technology, Wushan, Tianhe District, Guangzhou City, Guangdong Province

Patentee after: Guangzhou South China University of Technology Asset Management Co., Ltd.

Address before: 510640 Tianhe District, Guangdong, No. five road, No. 381,

Patentee before: South China University of Technology

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20200220

Address after: 510640 Tianhe District, Guangdong, No. five road, No. 381,

Co-patentee after: Guangzhou South China University of Technology Asset Management Co.,Ltd.

Patentee after: Wang Lei

Address before: 510641 industrial building, South China University of technology, Wushan, Tianhe District, Guangzhou City, Guangdong Province

Patentee before: Guangzhou South China University of Technology Asset Management Co.,Ltd.

TR01 Transfer of patent right