CN116207132B - 薄膜晶体管及其制备方法 - Google Patents

薄膜晶体管及其制备方法 Download PDF

Info

Publication number
CN116207132B
CN116207132B CN202210044694.3A CN202210044694A CN116207132B CN 116207132 B CN116207132 B CN 116207132B CN 202210044694 A CN202210044694 A CN 202210044694A CN 116207132 B CN116207132 B CN 116207132B
Authority
CN
China
Prior art keywords
substrate
layer
gate electrode
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202210044694.3A
Other languages
English (en)
Other versions
CN116207132A (zh
Inventor
罗杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Superstring Academy of Memory Technology
Original Assignee
Beijing Superstring Academy of Memory Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Superstring Academy of Memory Technology filed Critical Beijing Superstring Academy of Memory Technology
Priority to CN202210044694.3A priority Critical patent/CN116207132B/zh
Priority to PCT/CN2022/111498 priority patent/WO2023134161A1/zh
Publication of CN116207132A publication Critical patent/CN116207132A/zh
Application granted granted Critical
Publication of CN116207132B publication Critical patent/CN116207132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种薄膜晶体管及其制备方法，该薄膜晶体管包括至少一个薄膜晶体管单元，一个薄膜晶体管单元包括设置在基底上的栅电极层以及有源层，所述栅电极与所述有源层绝缘，所述有源层包括第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。

Description

薄膜晶体管及其制备方法
技术领域
本公开实施例涉及但不限于半导体领域，具体涉及一种薄膜晶体管及其制备方法。
背景技术
随着芯片的集成度变高，薄膜晶体管的结构从planar，FinFET到GAA节点，核心思想是保持栅电极层对沟道的控制(栅电极层和沟道的接触面积)的基础上，把薄膜晶体管器件做小。随着薄膜晶体管器件不断变小，工艺尺寸变小，制备难度增加。薄膜晶体管器件本身也出现了性能的问题，比如，开启电流不足；栅电极层不易关断，漏电增加；薄膜晶体管器件距离太近，相互影响增加。
目前，铟镓锌氧化物(indium gallium zinc oxide，简称：IGZO)材质的薄膜晶体管都是平面结构，源极、栅电极层以及漏极在基底上平铺，集成度不高。另外，铟镓锌氧化物对水和氧都相当敏感，需要在铟镓锌氧化物上形成一层保护层，来隔绝空气中的氧气和水蒸气。
传统晶体管，沟道宽度小，栅极无法对沟道电流进行有效的控制，影响沟道性能。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
第一方面，本公开实施例提供了一种薄膜晶体管，包括至少一个薄膜晶体管单元，一个薄膜晶体管单元包括设置在基底上的栅电极层以及有源层，所述栅电极层与所述有源层绝缘，所述有源层包括第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。
在示例性实施方式中，至少部分所述栅电极层在所述基底上的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠。
在示例性实施方式中，所述有源层还包括第三部分，所述第三部分将所述第一部分与所述第二部分连接，所述第三部分、所述第一部分以及所述第二部分围成中空结构，至少部分所述栅电极层设置在所述中空结构内。
在示例性实施方式中，所述第一部分、所述第二部分以及所述第三部分一体成型。
在示例性实施方式中，还包括第一栅极绝缘层，所述第一栅极绝缘层设置在所述第一部分与所述栅电极层之间。
在示例性实施方式中，还包括第二栅极绝缘层，所述第二栅极绝缘层设置在所述第二部分与所述栅电极层之间。
在示例性实施方式中，所述栅电极层包括第一栅电极部和第二栅电极部，所述第一栅电极部在所述基底的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠，所述第二栅电极部在所述基底的正投影均与所述第一部分和第二部分在所述基底的正投影不交叠，所述薄膜晶体管还包括第一绝缘层，所述第一绝缘层设置在所述第二栅电极部远离所述基底一侧。
在示例性实施方式中，还包括第一保护层，所述第一保护层设置在所述第一绝缘层远离所述基底一侧。
在示例性实施方式中，所述第一部分远离所述基底一侧表面设置有凹槽，至少部分所述第一保护层设置在所述凹槽中。
在示例性实施方式中，所述栅电极层包括第一栅电极部和第二栅电极部，所述第一栅电极部在所述基底的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠，所述第二栅电极部在所述基底的正投影均与所述第一部分和第二部分在所述基底的正投影不交叠，所述薄膜晶体管还包括第二绝缘层，所述第二绝缘层设置在所述第二栅电极部靠近所述基底一侧。
在示例性实施方式中，还包括第二保护层，所述第二保护层设置在所述第二绝缘层靠近所述基底一侧。
在示例性实施方式中，还包括第一源漏极层和第二源漏极层，所述第一源漏极层和所述第二源漏极层均设置在所述有源层远离所述基底一侧，所述第一源漏极层和所述第二源漏极层绝缘，所述第一源漏极层和所述第二源漏极层均与所述有源层电连接。
在示例性实施方式中，还包括第三绝缘层，所述第三绝缘层设置在所述有源层远离所述基底一侧，所述第一源漏极层和所述第二源漏极层均设置在所述第三绝缘层远离所述基底一侧，所述第三绝缘层中设置有第一过孔和第二过孔，所述第一源漏极层通过所述第一过孔与所述有源层电连接，所述第二源漏极层通过所述第二过孔与所述有源层电连接。
第二方面，本公开实施例还提供了一种薄膜晶体管的制备方法，包括：
在基底上形成栅电极层；
在基底上形成有源层；
其中，所述有源层包括相对设置的第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。
在示例性实施方式中，在基底上形成有源层包括：
在基底上依次形成第二绝缘层、栅电极层、第一绝缘层以及第一保护层；
在所述第二绝缘层、所述栅电极层、所述第一绝缘层以及所述第一保护层中形成至少一个缺口，所述至少一个缺口将所述第二绝缘层、所述栅电极层、所述第一绝缘层以及所述第一保护层的侧表面暴露；
通过所述至少一个缺口将至少部分所述第二绝缘层以及至少部分所述第一绝缘层刻蚀去除，将至少部分所述栅电极层的顶表面和底表面暴露；
在暴露的栅电极层的顶表面和底表面上均沉积半导体薄膜，使所述暴露的栅电极层的顶表面上的半导体薄膜形成所述有源层的第一部分，使所述暴露的栅电极层的底表面上的半导体薄膜形成所述有源层的第二部分。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为相关技术中薄膜晶体管的结构示意图一；
图2为相关技术中薄膜晶体管的结构示意图二；
图3为相关技术中薄膜晶体管的结构示意图三；
图4为本发明实施例薄膜晶体管的剖视图一；
图5为本发明实施例薄膜晶体管的结构示意图一；
图6为本发明实施例薄膜晶体管的剖视图二；
图7为本发明实施例薄膜晶体管的结构示意图二；
图8为本发明实施例薄膜晶体管的剖视图三；
图9为本发明实施例薄膜晶体管的剖视图四；
图10为本发明实施例薄膜晶体管形成第一绝缘薄膜图案、第二绝缘薄膜图案、第一导电薄膜图案、第三绝缘薄膜图案以及第四绝缘薄膜图案后的示意图；
图11为本发明实施例薄膜晶体管形成第一缺口和第二缺口后的示意图；
图12为本发明实施例薄膜晶体管形成第一缺口和第二缺口后的剖视图；
图13为本发明实施例薄膜晶体管形成一通道和第二通道后的示意图；
图14为本发明实施例薄膜晶体管形成一通道和第二通道后的剖视图；
图15为本发明实施例薄膜晶体管形成第一栅极绝缘层和第二栅极绝缘层后的示意图。
具体实施方式
下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
传统的硅基器件，沟道材料必须是单晶硅材料，单晶材料的沉积和生长，必须基于单晶硅衬底，极大的限制了MOS器件进一步的集成(器件无法从硅衬底脱离出来)。
铟镓锌氧化物(indium gallium zinc oxide，简称：IGZO)材料中，铟是通过5S轨道进行导电。铟镓锌氧化物材料的不定形结构也是可以导电的。同时铟镓锌氧化物中氧的含量会影响其半导体的性质。这使得铟镓锌氧化物可以替代单晶硅作为沟道材料。
相关技术薄膜晶体管采用铟镓锌氧化物作为半导体材料可以分为阻挡刻蚀型、背沟道刻蚀型以及共面型。
图1为相关技术中薄膜晶体管的结构示意图一。如图1所示，该薄膜晶体管为阻挡刻蚀型薄膜晶体管。该薄膜晶体管包括层叠设置在基底1上的栅电极层2、层叠设置在栅电极层2上的绝缘层3以及层叠设置在绝缘层3上的第一源漏电极层4、第二源漏电极层5、有源层6，至少部分第一源漏电极层4和至少部分第二源漏电极层5分别覆盖有源层6的两端，有源层6上设置有阻挡层7，至少部分阻挡层7位于第一源漏电极层4与有源层6之间，以及至少部分阻挡层7位于第二源漏电极层5与有源层6之间。其中，有源层6的材料采用铟镓锌氧化物。第一源漏电极层4可以为源电极，第二源漏电极层5可以为漏电级。
图2为相关技术中薄膜晶体管的结构示意图二。如图2所示，该薄膜晶体管为背沟道刻蚀型薄膜晶体管。该薄膜晶体管包括层叠设置在基底1上的栅电极层2、层叠设置在栅电极层2上的绝缘层3、层叠设置在绝缘层3上的有源层6以及层叠设置在有源层6上的第一源漏电极层4、第二源漏电极层5。其中，有源层6的材料采用铟镓锌氧化物。第一源漏电极层4可以为源电极，第二源漏电极层5可以为漏电级。
图3为相关技术中薄膜晶体管的结构示意图三。如图3所示，该薄膜晶体管为共面型薄膜晶体管。该薄膜晶体管包括层叠设置在基底1上的栅电极层2、层叠设置在栅电极层2上的绝缘层3以及层叠设置在绝缘层3上的第一源漏电极层4、第二源漏电极层5、有源层6，至少部分有源层6覆盖第一源漏电极层4，至少部分有源层6覆盖第二源漏电极层5。其中，有源层6的材料采用铟镓锌氧化物。第一源漏电极层4可以为源电极，第二源漏电极层5可以为漏电级。
相关技术薄膜晶体管都是平面结构，源极、栅电极层以及漏极在基底上平铺，集成度不高。
本发明实施例提供了一种薄膜晶体管。本发明实施例薄膜晶体管包括至少一个薄膜晶体管单元，一个薄膜晶体管单元包括设置在基底上的栅电极层以及有源层，所述栅电极与所述有源层绝缘，所述有源层包括第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。
本发明实施例薄膜晶体管可以采用多种结构实现，下面通过具体实施例详细说明本发明实施例的技术方案。
图4为本发明实施例薄膜晶体管的剖视图一。如图4所示，本实施例薄膜晶体管包括至少一个薄膜晶体管单元100，一个薄膜晶体管单元100包括设置在基底1上的栅电极层2以及有源层6，栅电极层2与有源层6绝缘。有源层6包括第一部分601和第二部分602。第一部分601和第二部分602均沿着平行于基底1所在平面的方向延伸，第一部分601位于栅电极层2远离基底1一侧，且第一部分601在基底1上的正投影与至少部分栅电极层2在基底1上的正投影交叠，第一部分601形成第一沟道；第二部分602位于栅电极层2靠近基底1一侧，且第二部分602在基底1上的正投影与至少部分栅电极层2在基底1上的正投影交叠，第二部分602形成第二沟道。即在基底1的厚度方向，第二部分602和第一部分601依次层叠设置在基底1上。
本发明实施例薄膜晶体管为立体结构，通过将有源层分成第一部分和第二部分的立体结构，提高薄膜晶体管的集成度。且本发明实施例薄膜晶体管通过将第一部分和第二部分分别设置在栅电极层的相对两侧，增强栅电极层对沟道的控制能力，增大导通电流，增大导通关断比。
在示例性实施方式中，第一部分601在基底1上的正投影与第二部分602在基底1上的正投影交叠，至少部分栅电极层2在基底1上的正投影均与第一部分601在基底1上的正投影和第二部分602在基底1上的正投影交叠。
在一些实施例中，第一部分601在基底1上的正投影与第二部分602在基底1上的正投影可以不交叠，一部分栅电极层2在基底1上的正投影与第一部分601在基底1上的正投影交叠，一部分栅电极层2在基底1上的正投影与第二部分602在基底1上的正投影交叠；或者，一部分第一部分601在基底1上的正投影与第二部分602在基底1上的正投影交叠，一部分第一部分601在基底1上的正投影与第二部分602在基底1上的正投影不交叠，一部分栅电极层2在基底1上的正投影可以与第一部分601在基底1上的正投影交叠，与第二部分602在基底1上的正投影不交叠；一部分栅电极层2在基底1上的正投影均与第一部分601在基底1上的正投影和第二部分602在基底1上的正投影交叠；或者，一部分第二部分602在基底1上的正投影与第一部分601在基底1上的正投影交叠，一部分第二部分602在基底1上的正投影与第一部分601在基底1上的正投影不交叠，一部分栅电极层2在基底1上的正投影可以与第二部分602在基底1上的正投影交叠，与第一部分601在基底1上的正投影不交叠；一部分栅电极层2在基底1上的正投影均与第一部分601在基底1上的正投影和第二部分602在基底1上的正投影交叠。
在示例性实施方式中，基底1可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。例如，基底1可以采用硅基底。
在示例性实施方式中，栅电极层2可以沿着平行于基底1所在平面的方向延伸。栅电极层2可以作为一个薄膜晶体管单元100的栅电极。栅电极层2可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，如铝钕合金AlNd、钼铌合金MoNb等，可以是多层金属，如Mo/Cu/Mo等，也可以是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO等。
在示例性实施方式中，有源层6可以采用非晶硅a-Si、多晶硅p-Si、非晶态氧化铟镓锌材料a-IGZO、氮氧化锌ZnON、氧化铟锌锡IZTO、六噻吩、聚噻吩等各种材料，即本发明实施例同时适用于基于非晶硅技术、多晶硅技术、氧化物Oxide技术以及有机物技术制造的薄膜晶体管，可以是N型薄膜晶体管，也可以是P型薄膜晶体管。优选地，本实施例有源层6可以采用氧化铟锌锡。
图5为本发明实施例薄膜晶体管的结构示意图一；图6为本发明实施例薄膜晶体管的剖视图二。其中，图4可以为图5中B-B方向的剖视图，图6可以为图5中A-A方向的剖视图。在示例性实施方式中，如图4、图5和图6所示，有源层6还包括第三部分603，第三部分603将第一部分601和第二部分602连接，有源层6的第三部分603、第一部分601以及第二部分602围成中空结构，中空结构沿着平行于基底1所在的平面方向延伸。至少部分栅电极层2设置在中空结构内，有源层6的第三部分603、第一部分601以及第二部分602环绕至少部分栅电极层2的四周。
具体地，如图4、图5和图6所示，栅电极层2包括相对设置的顶表面210、底表面220以及侧表面230，顶表面210位于底表面220远离基底1一侧。侧表面230位于顶表面210和底表面220之间，侧表面230将顶表面210和底表面220连接。有源层6的第一部分601覆盖至少部分栅电极层2的顶表面210，有源层6的第二部分602覆盖至少部分栅电极层2的底表面220，有源层6的第三部分603覆盖至少部分栅电极层2的侧表面230。
在示例性实施方式中，有源层6的第一部分601和第二部分602均沿着平行于基底1所在平面的方向延伸，有源层6的第三部分603沿着垂直于基底1所在平面的方向延伸，第一部分601、第二部分602和第三部分603形成的中空结构为环状。
本发明实施例薄膜晶体管可以通过增加栅电极层的高度，以增大栅电极层的侧表面与有源层的第三部分的相对面积，加强栅电极层对沟道导电能力的控制，有效提高薄膜晶体管的驱动能力和工作稳定性。
在示例性实施方式中，有源层6的第一部分601、第二部分602和第三部分603可以一体成型。示例的，有源层6的第一部分601、第二部分602和第三部分603可以采用相同的材料通过同一制备工艺制备而成。简化了制备工艺，降低了制作成本。
在示例性实施方式中，如图4和图6所示，第一部分601与栅电极层2之间设置有第一栅极绝缘层7，第一栅极绝缘层7将第一部分601与栅电极层2电隔离。第二部分602与栅电极层2之间设置有第二栅极绝缘层8，第二栅极绝缘层8将第二部分602与栅电极层2电隔离。第三部分与栅电极层的第三表面之间设置有第三栅极绝缘层，第三栅极绝缘层将第三部分与栅电极层电隔离。
在示例性实施方式中，如图4和图6所示，第一栅极绝缘层7环绕有源层6的第一部分601的四周，即第一栅极绝缘层7覆盖第一部分601的顶表面、底表面以及侧表面；第二栅极绝缘层8环绕有源层6的第二部分602的四周，即第二栅极绝缘层8覆盖第二部分602的顶表面、底表面以及侧表面。
在示例性实施方式中，第一栅极绝缘层7、第二栅极绝缘层8以及第三栅极绝缘层均可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。
在示例性实施方式中，如图5和图6所示，第一部分601在基底1上的正投影与第二部分602在基底1上的正投影交叠。栅电极层2包括第一栅电极部和第二栅电极部，第一栅电极部在基底的正投影均与第一部分在基底上的正投影和第二部分在基底上的正投影交叠，第二栅电极部在基底的正投影均与第一部分和第二部分在基底的正投影不交叠。本发明实施例薄膜晶体管还包括第一绝缘层9，第一绝缘层9设置在栅电极层2的第二栅电极部远离基底1一侧。
在示例性实施方式中，如图5和图6所示，本发明实施例薄膜晶体管还包括第一保护层10，第一保护层10设置在第一绝缘层9远离基底1一侧，且第一保护层10将第一绝缘层9以及第一部分601远离基底1一侧的第一栅极绝缘层7覆盖。
在示例性实施方式中，如图4所示，第一部分601远离基底1一侧表面设置有凹槽，至少部分第一保护层10设置在凹槽中，至少部分第一保护层10远离基底1一侧表面与有源层6远离基底1一侧表面平齐。
在示例性实施方式中，如图5和图6所示，本发明实施例薄膜晶体管还包括第二绝缘层11，第二绝缘层11设置在第二栅电极部靠近基底一侧。
在示例性实施方式中，如图5和图6所示，本发明实施例薄膜晶体管还包括第二保护层12，第二保护层12设置在第二绝缘层11靠近基底1一侧，且第二保护层12均位于第二绝缘层11与基底1之间以及第二部分602靠近基底1一侧的第二栅极绝缘层8与基底1之间。
在示例性实施方式中，第一绝缘层9、第一保护层10、第二绝缘层11以及第二保护层12均可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。
图7为本发明实施例薄膜晶体管的结构示意图二；图8为本发明实施例薄膜晶体管的剖视图三；图9为本发明实施例薄膜晶体管的剖视图四。其中，图8为图7中A-A方向的剖视图；图9为图7中B-B方向的剖视图。如图7、图8和图9所示，有源层6远离基底1一侧设置有第三绝缘层15，第三绝缘层15覆盖第一保护层10以及有源层6，第三绝缘层15中设置有第一过孔13和第二过孔14，第一过孔13和第二过孔14均将有源层6暴露。第三绝缘层15远离基底1一侧设置有第一源漏极层(图中未示出)和第二源漏极层(图中未示出)，第三绝缘层15将第一源漏极层和第二源漏极层均与有源层6电隔离。第一源漏极层通过第一过孔13与有源层6电连接，第二源漏极层通过第二过孔14与有源层6电连接。
在示例性实施方式中，本发明实施例薄膜晶体管不对第一源漏极层和第二源漏极层的形成进行限制，只要第一源漏极层和第二源漏极层均与有源层电连接即可。
在示例性实施方式中，本发明实施例薄膜晶体管的第一源漏极层和第二源漏极层可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，如铝钕合金AlNd、钼铌合金MoNb等，可以是多层金属，如Mo/Cu/Mo等，也可以是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO等。
在示例性实施方式中，本发明实施例薄膜晶体管包括至少两个在基底1上层叠设置的薄膜晶体管单元100。本发明实施例薄膜晶体管可以通过在垂直于基底1所在平面方向上层叠设置至少两个薄膜晶体管单元100，以提高薄膜晶体管的集成度。
本发明实施例还提供了一种薄膜晶体管的制备方法，包括：
在基底上形成栅电极层；
在基底上形成有源层；
其中，所述有源层包括第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。
在示例性实施方式中，在基底上形成有源层包括：
在基底上依次形成第二绝缘层、栅电极层、第一绝缘层以及第一保护层；
在所述第二绝缘层、所述栅电极层、所述第一绝缘层以及所述第一保护层中形成至少一个缺口，所述至少一个缺口将所述第二绝缘层、所述栅电极层、所述第一绝缘层以及所述第一保护层的侧表面暴露；
通过所述至少一个缺口将至少部分所述第二绝缘层以及至少部分所述第一绝缘层刻蚀去除，将至少部分所述栅电极层的顶表面和底表面暴露；
在暴露的栅电极层的顶表面和底表面上均沉积半导体薄膜，使所述暴露的栅电极层的顶表面上的半导体薄膜形成所述有源层的第一部分，使所述暴露的栅电极层的底表面上的半导体薄膜形成所述有源层的第二部分。
下面通过本实施例显示基板的制备过程进一步说明本实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。
图10至图15为本发明实施例薄膜晶体管制备过程的示意图。其中，图12是图11中A-A方向的剖视图；图14是图13中A-A方向的剖视图。本发明实施例薄膜晶体管的制备方法，具体包括：
(1)在基底1上依次沉积第一绝缘薄膜图案、第二绝缘薄膜16图案、第一导电薄膜17图案、第三绝缘薄膜18图案以及第四绝缘薄膜19图案，第一绝缘薄膜15覆盖基底1所有表面，第二绝缘薄膜16覆盖第一绝缘薄膜所有表面，第三绝缘薄膜18覆盖第二绝缘薄膜16所有表面，第四绝缘薄膜19覆盖第三绝缘薄膜18所有表面，然后使第一绝缘薄膜形成第二保护层12，如图10所示。
(2)在形成有前述图案的基底1上，通过同一刻蚀工艺，将第二绝缘薄膜图案、第一导电薄膜图案、第三绝缘薄膜图案以及第四绝缘薄膜图案形成第一缺口20和第二缺口21，第一缺口20和第二缺口21位于第二绝缘薄膜图案、第一导电薄膜图案、第三绝缘薄膜图案以及第四绝缘薄膜图案的相对两侧。此时，第二绝缘薄膜形成第二绝缘层11，第一导电薄膜形成栅电极层2，第三绝缘薄膜形成第一绝缘层9，第四绝缘薄膜形成第一保护层10。第一缺口20和第二缺口21均将第二绝缘层11、栅电极层2、第一绝缘层9以及第一保护层10的侧表面暴露，如图11和图12所示。
(3)在形成有前述图案的基底1上，通过刻蚀工艺，将第一缺口20和第二缺口21中暴露的第二绝缘层11和第一绝缘层9刻蚀去除，形成连通第一缺口20和第二缺口21的第一通道22和第二通道23，在基底1的厚度方向，第一通道22和第二通道23分别位于栅电极层2的相对两侧。第一通道22位于栅电极层2远离基底一侧；第二通道23位于栅电极层2靠近基底一侧，第一通道使部分栅电极层2的顶表面暴露，第二通道使部分栅电极层2的底表面暴露，如图13和图14所示。
(4)在形成有前述图案的基底1上，在第一通道22的内壁上沉积一层第五绝缘薄膜，使第五绝缘薄膜形成第一栅极绝缘层7；在第二通道23的内壁上沉积一层第六绝缘薄膜，使第六绝缘薄膜形成第二栅极绝缘层8，如图15所示。
(5)在形成有前述图案的基底1上，在第一缺口20、第二缺口21、第一通道22以及第二通道23中沉积半导体薄膜，使半导体薄膜形成有源层6，其中，栅电极层2顶表面上的半导体薄膜形成有源层6的第一部分601；栅电极层2底表面上的半导体薄膜形成有源层6的第二部分602，如图4、图5和图6所示。
(6)在形成有前述图案的基底1上，在有源层6远离基底1一侧形成第三绝缘层15，使第三绝缘层15覆盖第一保护层10以及有源层6，将第三绝缘层15中形成第一过孔13和第二过孔14，第一过孔13和第二过孔14均将有源层6暴露。在第三绝缘层15远离基底1一侧形成第一源漏极层(图中未示出)和第二源漏极层(图中未示出)，第一源漏极层通过第一过孔13与有源层6电连接，第二源漏极层通过第二过孔14与有源层6电连接，如图7、图8和图9所示。
通过本发明实施例薄膜晶体管的结构以及制备过程可以看出，本发明实施例薄膜晶体管通过有源层的第一部分和第二部分环绕栅电极层，增强栅电极层对沟道的控制能力，增大导通电流，增大导通关断比。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。
本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。

Claims (14)

1.一种薄膜晶体管的制备方法，其特征在于，包括：
在基底上依次形成第二绝缘层、栅电极层、第一绝缘层以及第一保护层；
在所述第二绝缘层、所述栅电极层、所述第一绝缘层以及所述第一保护层中形成至少一个缺口，所述至少一个缺口将所述第二绝缘层、所述栅电极层、所述第一绝缘层以及所述第一保护层的侧表面暴露；
通过所述至少一个缺口将至少部分所述第二绝缘层以及至少部分所述第一绝缘层刻蚀去除，将至少部分所述栅电极层的顶表面和底表面暴露；
在暴露的栅电极层的顶表面和底表面上均沉积半导体薄膜，使所述暴露的栅电极层的顶表面上的半导体薄膜形成有源层的第一部分，使所述暴露的栅电极层的底表面上的半导体薄膜形成有源层的第二部分；
其中，所述有源层包括相对设置的第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。
2.一种薄膜晶体管，其特征在于，所述薄膜晶体管由权利要求1所述的薄膜晶体管的制备方法制造而成，所述薄膜晶体管包括至少一个薄膜晶体管单元，一个薄膜晶体管单元包括设置在基底上的栅电极层以及有源层，所述栅电极层与所述有源层绝缘，所述有源层包括第一部分和第二部分，所述第一部分位于所述栅电极层远离所述基底一侧，且所述第一部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠，所述第二部分位于所述栅电极层靠近所述基底一侧，且所述第二部分在所述基底上的正投影与至少部分所述栅电极层在所述基底上的正投影交叠。
3.根据权利要求2所述的薄膜晶体管，其特征在于，至少部分所述栅电极层在所述基底上的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠。
4.根据权利要求2所述的薄膜晶体管，其特征在于，所述有源层还包括第三部分，所述第三部分将所述第一部分与所述第二部分连接，所述第三部分、所述第一部分以及所述第二部分围成中空结构，至少部分所述栅电极层设置在所述中空结构内。
5.根据权利要求4所述的薄膜晶体管，其特征在于，所述第一部分、所述第二部分以及所述第三部分一体成型。
6.根据权利要求2所述的薄膜晶体管，其特征在于，还包括第一栅极绝缘层，所述第一栅极绝缘层设置在所述第一部分与所述栅电极层之间。
7.根据权利要求2所述的薄膜晶体管，其特征在于，还包括第二栅极绝缘层，所述第二栅极绝缘层设置在所述第二部分与所述栅电极层之间。
8.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅电极层包括第一栅电极部和第二栅电极部，所述第一栅电极部在所述基底的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠，所述第二栅电极部在所述基底的正投影均与所述第一部分和第二部分在所述基底的正投影不交叠，所述薄膜晶体管还包括第一绝缘层，所述第一绝缘层设置在所述第二栅电极部远离所述基底一侧。
9.根据权利要求8所述的薄膜晶体管，其特征在于，还包括第一保护层，所述第一保护层设置在所述第一绝缘层远离所述基底一侧。
10.根据权利要求9所述的薄膜晶体管，其特征在于，所述第一部分远离所述基底一侧表面设置有凹槽，至少部分所述第一保护层设置在所述凹槽中。
11.根据权利要求3所述的薄膜晶体管，其特征在于，所述栅电极层包括第一栅电极部和第二栅电极部，所述第一栅电极部在所述基底的正投影均与所述第一部分在所述基底上的正投影和所述第二部分在所述基底上的正投影交叠，所述第二栅电极部在所述基底的正投影均与所述第一部分和第二部分在所述基底的正投影不交叠，所述薄膜晶体管还包括第二绝缘层，所述第二绝缘层设置在所述第二栅电极部靠近所述基底一侧。
12.根据权利要求11所述的薄膜晶体管，其特征在于，还包括第二保护层，所述第二保护层设置在所述第二绝缘层靠近所述基底一侧。
13.根据权利要求2所述的薄膜晶体管，其特征在于，还包括第一源漏极层和第二源漏极层，所述第一源漏极层和所述第二源漏极层均设置在所述有源层远离所述基底一侧，所述第一源漏极层和所述第二源漏极层绝缘，所述第一源漏极层和所述第二源漏极层均与所述有源层电连接。
14.根据权利要求13所述的薄膜晶体管，其特征在于，还包括第三绝缘层，所述第三绝缘层设置在所述有源层远离所述基底一侧，所述第一源漏极层和所述第二源漏极层均设置在所述第三绝缘层远离所述基底一侧，所述第三绝缘层中设置有第一过孔和第二过孔，所述第一源漏极层通过所述第一过孔与所述有源层电连接，所述第二源漏极层通过所述第二过孔与所述有源层电连接。
CN202210044694.3A 2022-01-14 2022-01-14 薄膜晶体管及其制备方法 Active CN116207132B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202210044694.3A CN116207132B (zh) 2022-01-14 2022-01-14 薄膜晶体管及其制备方法
PCT/CN2022/111498 WO2023134161A1 (zh) 2022-01-14 2022-08-10 晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210044694.3A CN116207132B (zh) 2022-01-14 2022-01-14 薄膜晶体管及其制备方法

Publications (2)

Publication Number Publication Date
CN116207132A CN116207132A (zh) 2023-06-02
CN116207132B true CN116207132B (zh) 2024-03-15

Family

ID=86516147

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210044694.3A Active CN116207132B (zh) 2022-01-14 2022-01-14 薄膜晶体管及其制备方法

Country Status (2)

Country Link
CN (1) CN116207132B (zh)
WO (1) WO2023134161A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338959A (en) * 1992-03-30 1994-08-16 Samsung Electronics Co., Ltd. Thin film transistor with three dimensional multichannel structure
KR19990057947A (ko) * 1997-12-30 1999-07-15 김영환 반도체 소자의 박막트랜지스터 및 그 형성 방법
CN102184968A (zh) * 2011-04-29 2011-09-14 华南理工大学 具有单栅双沟道结构的薄膜晶体管及其制造方法
WO2018223476A1 (zh) * 2017-06-06 2018-12-13 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN109686794A (zh) * 2019-01-02 2019-04-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003797A (ja) * 2009-06-19 2011-01-06 Toshiba Corp 半導体装置及びその製造方法
CN108346668B (zh) * 2018-01-19 2021-03-19 昆山国显光电有限公司 一种显示基板及其制造方法、显示器件
CN112789712A (zh) * 2018-10-12 2021-05-11 索尼半导体解决方案公司 半导体装置和固体摄像元件
US10892331B2 (en) * 2019-06-05 2021-01-12 International Business Machines Corporation Channel orientation of CMOS gate-all-around field-effect transistor devices for enhanced carrier mobility
KR20200142158A (ko) * 2019-06-11 2020-12-22 삼성전자주식회사 반도체 장치
US11616151B2 (en) * 2020-05-26 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd Channel configuration for improving multigate device performance and method of fabrication thereof
CN213071145U (zh) * 2020-07-06 2021-04-27 广东美的白色家电技术创新中心有限公司 沟槽型绝缘栅双极型晶体管及家用电器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5338959A (en) * 1992-03-30 1994-08-16 Samsung Electronics Co., Ltd. Thin film transistor with three dimensional multichannel structure
KR19990057947A (ko) * 1997-12-30 1999-07-15 김영환 반도체 소자의 박막트랜지스터 및 그 형성 방법
CN102184968A (zh) * 2011-04-29 2011-09-14 华南理工大学 具有单栅双沟道结构的薄膜晶体管及其制造方法
WO2018223476A1 (zh) * 2017-06-06 2018-12-13 武汉华星光电技术有限公司 铟镓锌氧化物薄膜晶体管的制作方法
CN109686794A (zh) * 2019-01-02 2019-04-26 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示装置

Also Published As

Publication number Publication date
WO2023134161A1 (zh) 2023-07-20
CN116207132A (zh) 2023-06-02

Similar Documents

Publication Publication Date Title
US20200105789A1 (en) Array substrate, method of manufacturing the same, and display panel
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR101675113B1 (ko) 트랜지스터 및 그 제조방법
JP5324111B2 (ja) 薄膜トランジスタ表示板及びその製造方法
US11817462B2 (en) Thin film transistor, array substrate, and method for fabricating array substrate
US11177293B2 (en) Array substrate and fabricating method thereof, and display device
US20130234124A1 (en) Thin-film transistor substrate, method of manufacturing the same, and display device including the same
KR20070122517A (ko) 박막 트랜지스터 및 그 제조 방법
JP2014131047A (ja) 薄膜トランジスタ、および薄膜トランジスタ表示板
KR20110093113A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
JP2007220819A (ja) 薄膜トランジスタ及びその製法
KR20150009319A (ko) 박막 트랜지스터를 포함하는 표시 기판 및 이의 제조 방법
CN106847837B (zh) 一种互补型薄膜晶体管及其制作方法和阵列基板
CN111627973B (zh) 一种显示基板及其制备方法、显示装置
CN105140271A (zh) 薄膜晶体管、薄膜晶体管的制造方法及显示装置
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
CN108010850A (zh) 薄膜晶体管及其制作方法、tft基板
CN109742153B (zh) 阵列基板、薄膜晶体管及其制造方法
CN110504164B (zh) 薄膜晶体管及其制造方法和显示装置
KR20110058356A (ko) 어레이 기판 및 이의 제조방법
CN116207132B (zh) 薄膜晶体管及其制备方法
KR101594471B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
CN116207131B (zh) 薄膜晶体管及其制备方法
CN116207133B (zh) 薄膜晶体管及其制备方法
CN111223818B (zh) 像素驱动电路及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant