CN116207133B - 薄膜晶体管及其制备方法 - Google Patents
薄膜晶体管及其制备方法 Download PDFInfo
- Publication number
- CN116207133B CN116207133B CN202210071104.6A CN202210071104A CN116207133B CN 116207133 B CN116207133 B CN 116207133B CN 202210071104 A CN202210071104 A CN 202210071104A CN 116207133 B CN116207133 B CN 116207133B
- Authority
- CN
- China
- Prior art keywords
- electrode layer
- source
- drain electrode
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 124
- 238000002360 preparation method Methods 0.000 title description 7
- 239000000758 substrate Substances 0.000 claims abstract description 107
- 239000010410 layer Substances 0.000 claims description 466
- 230000004888 barrier function Effects 0.000 claims description 52
- 238000003860 storage Methods 0.000 claims description 18
- 239000003990 capacitor Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- 239000011241 protective layer Substances 0.000 claims description 7
- 239000011149 active material Substances 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 4
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 34
- 239000010408 film Substances 0.000 description 29
- 238000000034 method Methods 0.000 description 25
- 239000000463 material Substances 0.000 description 22
- 230000008569 process Effects 0.000 description 22
- 229910052814 silicon oxide Inorganic materials 0.000 description 21
- 229910052738 indium Inorganic materials 0.000 description 18
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 18
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 17
- 238000010586 diagram Methods 0.000 description 17
- 229910052733 gallium Inorganic materials 0.000 description 17
- 239000011787 zinc oxide Substances 0.000 description 17
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- 239000011810 insulating material Substances 0.000 description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 239000010949 copper Substances 0.000 description 9
- 230000010354 integration Effects 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229910017107 AlOx Inorganic materials 0.000 description 7
- 229910052581 Si3N4 Inorganic materials 0.000 description 7
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 229910003070 TaOx Inorganic materials 0.000 description 7
- 239000002131 composite material Substances 0.000 description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 7
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 7
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 7
- 239000002356 single layer Substances 0.000 description 7
- 229910001936 tantalum oxide Inorganic materials 0.000 description 7
- 238000000059 patterning Methods 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- 229910001257 Nb alloy Inorganic materials 0.000 description 3
- 229910000583 Nd alloy Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 3
- 230000000903 blocking effect Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000011282 treatment Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
- H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
Abstract
一种薄膜晶体管及其制备方法，该薄膜晶体管包括至少一个薄膜晶体管单元，一个薄膜晶体管单元至少包括设置在基底上的第一源漏电极层、设置在所述第一源漏电极层远离所述基底一侧的栅电极层、设置在所述栅电极层远离所述基底一侧的第二源漏电极层以及设置在所述第二源漏电极层远离所述基底一侧的有源层，一个薄膜晶体管单元还包括过孔，所述过孔穿过所述第二源漏电极层、所述栅电极层以及所述第一源漏电极层，所述有源层包括互相连接的第一部分和第二部分，所述第一部分设置在所述第二源漏电极层远离所述基底一侧，至少部分所述第二部分设置在所述过孔中，且至少部分所述第二部分在所述过孔中覆盖所述栅电极层的侧表面，至少部分所述第二部分在所述过孔中与所述栅电极层侧表面相对的部分形成沟道。
Description
技术领域
本公开实施例涉及但不限于半导体领域，具体涉及一种薄膜晶体管及其制备方法。
背景技术
随着芯片的集成度变高，薄膜晶体管的结构从planar，FinFET到GAA节点，核心思想是保持栅电极层对沟道的控制(栅电极层和沟道的接触面积)的基础上，把薄膜晶体管器件做小。随着薄膜晶体管器件不断变小，工艺尺寸变小，制备难度增加。薄膜晶体管器件本身也出现了性能的问题，比如，开启电流不足；栅电极层不易关断，漏电增加；薄膜晶体管器件距离太近，相互影响增加。
目前，铟镓锌氧化物(indium gallium zinc oxide，简称：IGZO)材质的薄膜晶体管都是平面结构，源极、栅电极层以及漏极在基底上平铺，集成度不高。另外，铟镓锌氧化物对水和氧都相当敏感，需要在铟镓锌氧化物上形成一层保护层，来隔绝空气中的氧气和水蒸气。
然而，在制备薄膜晶体管过程中，会对铟镓锌氧化物进行刻蚀等处理，铟镓锌氧化物没有在第一时间被保护，会使铟镓锌氧化物材料性质改变，影响器件性能。
发明内容
以下是对本公开详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
第一方面，本公开实施例提供了一种薄膜晶体管，包括至少一个薄膜晶体管单元，一个薄膜晶体管单元至少包括设置在基底上的第一源漏电极层、设置在所述第一源漏电极层远离所述基底一侧的栅电极层、设置在所述栅电极层远离所述基底一侧的第二源漏电极层以及设置在所述第二源漏电极层远离所述基底一侧的有源层，一个薄膜晶体管单元还包括过孔，所述过孔穿过所述第二源漏电极层、所述栅电极层以及所述第一源漏电极层，所述有源层包括互相连接的第一部分和第二部分，所述第一部分设置在所述第二源漏电极层远离所述基底一侧，至少部分所述第二部分设置在所述过孔中，且至少部分所述第二部分在所述过孔中覆盖所述栅电极层的侧表面，至少部分所述第二部分在所述过孔中与所述栅电极层侧表面相对的部分形成沟道。
在示例性实施方式中，所述第一部分所在平面与所述基底所在的平面平行。
在示例性实施方式中，所述第二部分所在平面与所述基底所在的平面垂直。
在示例性实施方式中，所述有源层在垂直于所述基底所在平面的截面为T字形。
在示例性实施方式中，一个薄膜晶体管单元还包括保护层，所述保护层设置在所述第一部分远离所述基底一侧的表面。
在示例性实施方式中，至少部分所述有源层与所述第二源漏电极层形成存储电容。
在示例性实施方式中，至少部分所述第二部分在所述过孔中覆盖所述第二源漏电极层的侧表面，所述第一部分以及至少部分所述第二部分均与所述第二源漏电极层形成存储电容。
在示例性实施方式中，一个薄膜晶体管单元还包括第一绝缘层，所述第一绝缘层设置在所述第二源漏电极层远离所述基底一侧表面与所述第一部分之间。
在示例性实施方式中，至少部分所述第二部分在所述过孔中覆盖所述第二源漏电极层的侧表面、所述栅电极层的侧表面以及所述第一源漏电极层的侧表面，至少部分所述第二部分均与所述第二源漏电极层的侧表面以及所述栅电极层的侧表面绝缘，至少部分所述第二部分与所述第一源漏电极层的侧表面电连接。
在示例性实施方式中，一个薄膜晶体管单元还包括第二绝缘层，所述第二绝缘层设置在所述第二源漏电极层的侧表面与至少部分所述第二部分之间。
在示例性实施方式中，一个薄膜晶体管单元还包括第三绝缘层，所述第三绝缘层设置在所述栅电极层的侧表面与至少部分所述第二部分之间。
在示例性实施方式中，所述薄膜晶体管包括至少两个薄膜晶体管单元，所述至少两个薄膜晶体管单元沿着所述基底的厚度方向依次设置。
在示例性实施方式中，一个薄膜晶体管单元还包括第一阻挡层，所述第一阻挡层设置在所述第一源漏电极层与所述栅电极层之间。
在示例性实施方式中，一个薄膜晶体管单元还包括第二阻挡层，所述第二阻挡层设置在所述栅电极层与第二源漏电极层之间。
第二方面，本公开实施例还提供了一种薄膜晶体管的制备方法，包括：
在基底上形成第一源漏电极层；
在所述第一源漏电极层远离所述基底一侧形成栅电极层；
在所述栅电极层远离所述基底一侧形成第二源漏电极层；
在所述第一源漏电极层、所述栅电极层以及所述第二源漏电极层中形成过孔，所述过孔穿过所述第二源漏电极层、所述栅电极层以及所述第一源漏电极层；
在所述第二源漏电极层远离所述基底一侧以及所述过孔中沉积有源材料，使所述有源材料形成有源层；其中，所述有源层包括互相连接的第一部分和第二部分，所述第一部分设置在所述第二源漏电极层远离所述基底一侧，至少部分所述第二部分设置在所述过孔中，且至少部分所述第二部分在所述过孔中覆盖所述栅电极层的侧表面，至少部分所述第二部分在所述过孔中与所述栅电极层侧表面相对的部分形成沟道。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请的实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为相关技术中薄膜晶体管的结构示意图一；
图2为相关技术中薄膜晶体管的结构示意图二；
图3为相关技术中薄膜晶体管的结构示意图三；
图4为本发明实施例薄膜晶体管的结构示意图一；
图5为本发明实施例薄膜晶体管的结构示意图二；
图6为本发明实施例薄膜晶体管形成第一源漏电极层薄膜图案、第一阻挡薄膜图案、栅电极层薄膜图案、第二阻挡薄膜图案以及第二源漏电极层薄膜图案后的示意图；
图7为本发明实施例薄膜晶体管形成第一孔后的示意图；
图8为本发明实施例薄膜晶体管形成绝缘薄膜后的示意图；
图9为本发明实施例薄膜晶体管将第一源漏电极层薄膜暴露后的示意图；
图10为本发明实施例薄膜晶体管形成第二孔后的示意图；
图11为本发明实施例薄膜晶体管中存储电容的电路图。
具体实施方式
下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以根据情况理解上述术语在本公开中的含义。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
传统的硅基器件，沟道材料必须是单晶硅材料，单晶材料的沉积和生长，必须基于单晶硅衬底，极大的限制了MOS器件进一步的集成(器件无法从硅衬底脱离出来)。
铟镓锌氧化物(indium gallium zinc oxide，简称：IGZO)材料中，铟是通过5S轨道进行导电。铟镓锌氧化物材料的不定形结构也是可以导电的。同时铟镓锌氧化物中氧的含量会影响其半导体的性质。这使得铟镓锌氧化物可以替代单晶硅作为沟道材料。
相关技术薄膜晶体管采用铟镓锌氧化物作为半导体材料可以分为阻挡刻蚀型、背沟道刻蚀型以及共面型。
图1为相关技术中薄膜晶体管的结构示意图一。如图1所示，该薄膜晶体管为阻挡刻蚀型薄膜晶体管。该薄膜晶体管包括层叠设置在基底1上的栅电极层2、层叠设置在栅电极层2上的栅极层绝缘层3以及层叠设置在栅极层绝缘层3上的第一源漏电极层4、第二源漏电极层5、有源层6，至少部分第一源漏电极层4和至少部分第二源漏电极层5分别覆盖有源层6的两端，有源层6上设置有阻挡层7，至少部分阻挡层7位于第一源漏电极层4与有源层6之间，以及至少部分阻挡层7位于第二源漏电极层5与有源层6之间。其中，有源层6的材料采用铟镓锌氧化物。第一源漏电极层4可以为源电极，第二源漏电极层5可以为漏电级。
图2为相关技术中薄膜晶体管的结构示意图二。如图2所示，该薄膜晶体管为背沟道刻蚀型薄膜晶体管。该薄膜晶体管包括层叠设置在基底1上的栅电极层2、层叠设置在栅电极层2上的栅极层绝缘层3、层叠设置在栅极层绝缘层3上的有源层6以及层叠设置在有源层6上的第一源漏电极层4、第二源漏电极层5。其中，有源层6的材料采用铟镓锌氧化物。第一源漏电极层4可以为源电极，第二源漏电极层5可以为漏电级。
图3为相关技术中薄膜晶体管的结构示意图三。如图3所示，该薄膜晶体管为共面型薄膜晶体管。该薄膜晶体管包括层叠设置在基底1上的栅电极层2、层叠设置在栅电极层2上的栅极层绝缘层3以及层叠设置在栅极层绝缘层3上的第一源漏电极层4、第二源漏电极层5、有源层6，至少部分有源层6覆盖第一源漏电极层4，至少部分有源层6覆盖第二源漏电极层5。其中，有源层6的材料采用铟镓锌氧化物。第一源漏电极层4可以为源电极，第二源漏电极层5可以为漏电级。
相关技术薄膜晶体管都是平面结构，源极、栅电极层以及漏极在基底上平铺，集成度不高。
本发明实施例提供了一种薄膜晶体管。本发明实施例薄膜晶体管包括至少一个薄膜晶体管单元，一个薄膜晶体管单元至少包括设置在基底上的第一源漏电极层、设置在所述第一源漏电极层远离所述基底一侧的栅电极层、设置在所述栅电极层远离所述基底一侧的第二源漏电极层以及设置在所述第二源漏电极层远离所述基底一侧的有源层，一个薄膜晶体管单元还包括过孔，所述过孔穿过所述第二源漏电极层、所述栅电极层以及所述第一源漏电极层，所述有源层包括互相连接的第一部分和第二部分，所述第一部分设置在所述第二源漏电极层远离所述基底一侧，至少部分所述第二部分设置在所述过孔中，且至少部分所述第二部分在所述过孔中覆盖所述栅电极层的侧表面，至少部分所述第二部分在所述过孔中与所述栅电极层侧表面相对的部分形成沟道。
本发明实施例薄膜晶体管可以采用多种结构实现，下面通过具体实施例详细说明本发明实施例的技术方案。
图4为本发明实施例薄膜晶体管的结构示意图一。如图4所示，本实施例薄膜晶体管包括至少一个薄膜晶体管单元100，一个薄膜晶体管单元100包括设置在基底1上的缓冲层7，设置在缓冲层7远离基底1一侧的第一源漏电极层4，设置在第一源漏电极层4远离基底1一侧的第一阻挡层8，设置在第一阻挡层8远离基底1一侧的栅电极层2，设置在栅电极层2远离基底1一侧的第二阻挡层9，设置在第二阻挡层9远离基底1一侧的第二源漏电极层5，以及设置在第二源漏电极层5远离基底1一侧的有源层6。其中，有源层6与第二源漏电极层5以及栅电极层2绝缘，有源层6与第一源漏电极层4电连接。本实施例薄膜晶体管还包括过孔10，过孔10穿过第二源漏电极层5、第二阻挡层9、栅电极层2、第一阻挡层8以及第一源漏电极层4，将第二源漏电极层5的侧表面、第二阻挡层9的侧表面、栅电极层2的侧表面、第一阻挡层8的侧表面以及第一源漏电极层4的侧表面暴露。有源层6包括互相连接的第一部分601和第二部分602，第一部分601设置在第二源漏电极层5远离基底1一侧，且与第二源漏电极层5绝缘，至少部分第二部分602设置在过孔10中，且至少部分第二部分602在过孔10中覆盖栅电极层2的侧表面，至少部分第二部分602在过孔10中与栅电极层2侧表面相对的部分形成沟道。
在示例性实施方式中，至少部分第二部分602在过孔10中覆盖第一源漏电极层4的侧表面，且至少部分第二部分602过孔10中与第一源漏电极层4侧表面接触。本发明实施例可以通过增加第一源漏电极层4的厚度，以增大第一源漏电极层4的侧壁与有源层6的第二部分602的接触面积，从而减小第一源漏电极层4的接触电阻。
在示例性实施方式中，基底1可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。例如，基底1可以采用硅基底。
在示例性实施方式中，缓冲层7可以采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。
在示例性实施方式中，第一源漏电极层4可以沿着平行于基底1所在平面的方向D1延伸。第一源漏电极层4可以作为一个薄膜晶体管单元100的漏电极。第一源漏电极层4可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，如铝钕合金AlNd、钼铌合金MoNb等，可以是多层金属，如Mo/Cu/Mo等，也可以是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO等。
在示例性实施方式中，第二源漏电极层5可以沿着平行于基底1所在平面的方向D1延伸。第二源漏电极层5可以作为一个薄膜晶体管单元100的源电极。第二源漏电极层5可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，如铝钕合金AlNd、钼铌合金MoNb等，可以是多层金属，如Mo/Cu/Mo等，也可以是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO等。
在示例性实施方式中，栅电极层2可以沿着平行于基底1所在平面的方向D1延伸。栅电极层2位于第一源漏电极层4与第二源漏电极层5之间。栅电极层2可以作为一个薄膜晶体管单元100的栅电极。栅电极层2均与第一源漏电极层4和第二源漏电极层5绝缘。栅电极层2可以采用金属材料，如银Ag、铜Cu、铝Al、钼Mo等，或上述金属的合金材料，如铝钕合金AlNd、钼铌合金MoNb等，可以是多层金属，如Mo/Cu/Mo等，也可以是金属和透明导电材料形成的堆栈结构，如ITO/Ag/ITO等。
在示例性实施方式中，第一阻挡层8设置在第一源漏电极层4与栅电极层2之间，第一阻挡层8可以将第一源漏电极层4与栅电极层2绝缘。第一阻挡层8包括绝缘材料。绝缘材料可以采用采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。
本发明实施例可以通过控制第一阻挡层8的厚度，改善栅电极层2与第一源漏电极层4之间的耦合电容，来减少相互之间的串扰，增加器件可靠性。同时不影响器件集成度。
在示例性实施方式中，第二阻挡层9设置在第一源漏电极层4与栅电极层2之间，第二阻挡层9可以将第二源漏电极层5与栅电极层2绝缘。第二阻挡层9包括绝缘材料。绝缘材料可以采用采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。
本发明实施例可以通过控制第二阻挡层9的厚度，改善栅电极层2与第一源漏电极层4之间的耦合电容，来减少相互之间的串扰，增加器件可靠性。同时不影响器件集成度。
在示例性实施方式中，过孔10沿着垂直于基底1所在平面的方向D2延伸。过孔10可以由第二源漏电极层5远离基底1一侧的表面延伸至缓冲层7远离基底1一侧的表面。过孔10依次穿过第二源漏电极层5、第二阻挡层9、栅电极层2、第一阻挡层8以及第一源漏电极层4，将第二源漏电极层5的侧表面、第二阻挡层9的侧表面、栅电极层2的侧表面、第一阻挡层8的侧表面以及第一源漏电极层4的侧表面暴露。
在示例性实施方式中，有源层6的第一部分601沿着平行于基底1所在平面的方向D1延伸，即有源层6的第一部分601所在平面与基底1所在的平面平行。有源层6的第一部分601设置在第二源漏电极层5远离基底1一侧的表面，并与第二源漏电极层5绝缘。
在示例性实施方式中，有源层6的第二部分602沿着垂直于基底1所在平面的方向D2延伸，即有源层6的第二部分602所在平面与基底1所在的平面垂直。至少部分第二部分602设置在过孔10中，至少部分第二部分602在过孔10中覆盖第二源漏电极层5的侧表面、第二阻挡层9的侧表面、栅电极层2的侧表面、第一阻挡层8的侧表面以及第一源漏电极层4的侧表面，即至少部分第二部分602在过孔10中从第二源漏电极层5的侧表面延伸至第一源漏电极层4的侧表面。第二部分602与第二源漏电极层5的侧表面绝缘，以及第二部分602与栅电极层2的侧表面绝缘，第二部分602与栅电极层2的侧表面相对的部分形成沟道。第二部分602在过孔10中与第一源漏电极层4的侧表面电连接。
在示例性实施方式中，有源层6的形状可以采用多种。例如，有源层6在垂直于基底1所在平面的截面为T字形。其中，T字形中的横向部分为有源层6的第一部分601，T字形中的竖向部分为有源层6的第二部分602。
本发明实施例薄膜晶体管为立体结构，通过将有源层分成第一部分和第二部分的立体结构，提高薄膜晶体管的集成度。且本发明实施例薄膜晶体管通过将有源层设置在第二源漏电极层上，在制备薄膜晶体管过程中，先形成第一源漏电极层、栅电极层和第二源漏电极层，而后形成有源层，确保有源层不被空气中的氧或水汽影响。
本发明实施例薄膜晶体管可以通过增加栅电极层的高度，以增大栅电极层的侧壁与有源层的第二部分的相对面积，加强了栅电极层对沟道导电能力的控制，有效提高了薄膜晶体管的驱动能力和工作稳定性。
在示例性实施方式中，有源层6的第一部分601和第二部分602均可以采用非晶硅a-Si、多晶硅p-Si、非晶态氧化铟镓锌材料a-IGZO、氮氧化锌ZnON、氧化铟锌锡IZTO、六噻吩、聚噻吩等各种材料，即本发明实施例同时适用于基于非晶硅技术、多晶硅技术、氧化物Oxide技术以及有机物技术制造的薄膜晶体管，可以是N型薄膜晶体管，也可以是P型薄膜晶体管。优选地，本实施例有源层6的第一部分601和第二部分602均可以采用氧化铟锌锡。
在示例性实施方式中，一个薄膜晶体管100还包括保护层11，保护层11设置在有源层6的第一部分601远离基底1一侧的表面。保护层11可以保护有源层6，将有源层6与外界的空气隔绝，避免有源层6受到空气中的氧和水蒸气的影响。保护层11包括绝缘材料。绝缘材料可以采用采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。
在示例性实施方式中，一个薄膜晶体管100还包括第一绝缘层12，第一绝缘层12沿着平行于基底1所在平面的方向D1延伸。第一绝缘层12设置在第二源漏电极层5远离基底1一侧表面与有源层6的第一部分601之间。第一绝缘层12将第二源漏电极层5与有源层6的第一部分601绝缘。第一绝缘层12包括绝缘材料。绝缘材料可以采用采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。
在示例性实施方式中，一个薄膜晶体管100还包括第二绝缘层13，第二绝缘层13沿着垂直于基底1所在平面的方向D1延伸。第二绝缘层13设置在第二源漏电极层5的侧表面与有源层6的第二部分602之间。第二绝缘层13将第二源漏电极层5的侧表面与有源层6的第二部分602绝缘。第二绝缘层13包括绝缘材料。绝缘材料可以采用采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。
在示例性实施方式中，一个薄膜晶体管100还包括第三绝缘层14，第三绝缘层14沿着垂直于基底1所在平面的方向D1延伸。第三绝缘层14设置在栅电极层2的侧表面与有源层6的第二部分602之间。第三绝缘层14将栅电极层2与有源层6的第二部分602绝缘。第三绝缘层14包括绝缘材料。绝缘材料可以采用采用硅氧化物SiOx、硅氮化物SiNx、氮氧化硅SiON等，也可以采用High k材料，如氧化铝AlOx、氧化铪HfOx、氧化钽TaOx等，可以是单层、多层或复合层。
在示例性实施方式中，第一绝缘层12、第二绝缘层13以及第三绝缘层14可以采用相同的材料通过同一制备工艺一体成型，简化工艺，降低成本。
图11为本发明实施例薄膜晶体管中存储电容的电路图。如图4和图11所示，至少部分有源层6与第二源漏电极层5形成存储电容23。存储电容23可以作为储存信息单元。
在示例性实施方式中，有源层6的第二部分602在过孔10中覆盖第二源漏电极层5的侧表面，且第二部分602在过孔10中与第二源漏电极层5的侧表面之间设置有第二绝缘层13，第二部分602在过孔10中与第二源漏电极层5的侧表面形成存储电容23。
在示例性实施方式中，有源层6的第一部分601设置在第二源漏电极层5远离基底1一侧，且有源层6的第一部分601与第二源漏电极层5之间设置有第一绝缘层12，第一部分601与第二源漏电极层5形成存储电容23。
在示例性实施方式中，第二部分602在过孔10中与第二源漏电极层5的侧表面以及第一部分601均与第二源漏电极层5形成一个存储电容23，即一个存储电容23包括第二部分602在过孔10中与第二源漏电极层5的侧表面形成的电容以及第一部分601与第二源漏电极层5形成的电容。
在一些实施例中，第二部分在过孔中与第二源漏电极层的侧表面形成一个存储电容，即一个存储电容包括第二部分在过孔中与第二源漏电极层的侧表面形成的电容。或者，第一部分601与第二源漏电极层5形成一个存储电容，即一个存储电容包括第一部分601与第二源漏电极层5形成的电容。
图5为本发明实施例薄膜晶体管的结构示意图二。如图5所示，本发明实施例薄膜晶体管包括至少两个如上所述的薄膜晶体管单元100，至少两个薄膜晶体管单元100沿着基底1的厚度方向依次设置。本发明实施例薄膜晶体管可以通过在垂直于基底1所在平面方向上层叠设置至少两个薄膜晶体管单元100，以提高薄膜晶体管的集成度。
本发明实施例还提供了一种薄膜晶体管的制备方法，包括：
在基底上形成第一源漏电极层；
在所述第一源漏电极层远离所述基底一侧形成栅电极层；
在所述栅电极层远离所述基底一侧形成第二源漏电极层；
在所述第一源漏电极层、所述栅电极层以及所述第二源漏电极层中形成过孔，所述过孔穿过所述第二源漏电极层、所述栅电极层以及所述第一源漏电极层；
在所述第二源漏电极层远离所述基底一侧以及所述过孔中沉积有源材料，使所述有源材料形成有源层；其中，所述有源层包括互相连接的第一部分和第二部分，所述第一部分设置在所述第二源漏电极层远离所述基底一侧，至少部分所述第二部分设置在所述过孔中，且至少部分所述第二部分在所述过孔中覆盖所述栅电极层的侧表面，至少部分所述第二部分在所述过孔中与所述栅电极层侧表面相对的部分形成沟道。
下面通过本实施例显示基板的制备过程进一步说明本实施例的技术方案。本实施例中所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀、剥离光刻胶等处理，是相关技术中成熟的制备工艺。沉积可采用溅射、蒸镀、化学气相沉积等已知工艺，涂覆可采用已知的涂覆工艺，刻蚀可采用已知的方法，在此不做具体的限定。在本实施例的描述中，需要理解的是，“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺或光刻工艺，则该“薄膜”还可以称为“层”。若在整个制作过程当中该“薄膜”还需构图工艺或光刻工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺或光刻工艺后的“层”中包含至少一个“图案”。
图6至图10为本发明实施例薄膜晶体管制备过程的示意图。本发明实施例薄膜晶体管的制备方法，具体包括：
(1)在基底1上依次沉积缓冲层7图案、第一源漏电极层薄膜15图案、第一阻挡薄膜16图案、栅电极层薄膜17图案、第二阻挡薄膜18图案以及第二源漏电极层薄膜19图案，缓冲层7覆盖基底1所有表面，第一源漏电极层薄膜15覆盖缓冲层7所有表面，第一阻挡薄膜16覆盖第一源漏电极层薄膜15所有表面，栅电极层薄膜17覆盖第一阻挡薄膜16所有表面，第二阻挡薄膜18覆盖栅电极层薄膜17所有表面，第二源漏电极层薄膜19覆盖第二阻挡薄膜18所有表面，使第二源漏电极层薄膜19形成第二源漏电极层5，使第二阻挡薄膜18形成第二阻挡层9，使栅电极层薄膜17形成栅电极层2，使第一阻挡薄膜16形成第一阻挡层8，使第一源漏电极层薄膜15形成第一源漏电极层4，如图6所示。
(2)在形成有前述图案的基底1上，通过同一刻蚀工艺，将第二源漏电极层5、第二阻挡层9、栅电极层2以及第一阻挡层8中形成第一孔20。第一孔20由第二源漏电极层5远离基底1一侧表面延伸至第一源漏电极层4远离基底1一侧表面。第一孔20将第二源漏电极层5的侧表面、第二阻挡层9的侧表面、栅电极层2的侧表面、第一阻挡层8的侧表面以及第一源漏电极层4远离基底1一侧表面暴露，如图7所示。
(3)在形成有前述图案的基底1上，在第二源漏电极层5远离基底1一侧表面以及第一孔20的内壁沉积绝缘薄膜21，绝缘薄膜21覆盖第二源漏电极层5远离基底1一侧表面、第二源漏电极层5的侧表面、第二阻挡层9的侧表面、栅电极层2的侧表面、第一阻挡层8的侧表面以及第一源漏电极层4远离基底1一侧表面，如图8所示。其中，第二源漏电极层5远离基底1一侧表面上的绝缘薄膜21形成第一绝缘层12；第二源漏电极层5侧表面上的绝缘薄膜21形成第二绝缘层13；栅电极层2侧表面上的绝缘薄膜21形成第三绝缘层14。
(4)在形成有前述图案的基底1上，通过刻蚀工艺，将第一孔20内的第一源漏电极层4远离基底1一侧表面上的绝缘薄膜21刻蚀去除，将第一孔20内的第一源漏电极层4远离基底1一侧表面暴露，如图9所示。
(5)在形成有前述图案的基底1上，通过刻蚀工艺，将第一孔20内的暴露的第一源漏电极层4刻蚀去除，使第一源漏电极层4中形成第二孔22，如图10所示。其中，第一孔20与第二孔22连通，第一孔20与第二孔22形成过孔10。过孔10依次穿过第二源漏电极层5、第二阻挡层9、栅电极层2、第一阻挡层8以及第一源漏电极层4，将过孔10内的第二源漏电极层5的侧表面、第二阻挡层9的侧表面、栅电极层2的侧表面、第一阻挡层8的侧表面以及第一源漏电极层4的侧表面暴露。
(6)在形成有前述图案的基底1上，在第二源漏电极层5远离基底1一侧以及过孔10中沉积半导体薄膜，使半导体薄膜形成有源层6。有源层6包括互相连接的第一部分601和第二部分602，第一部分601设置在第二源漏电极层5远离基底1一侧，至少部分第二部分602设置在过孔10中，至少部分第二部分602在过孔10中覆盖第二源漏电极层5的侧表面、第二阻挡层9的侧表面、栅电极层2的侧表面、第一阻挡层8的侧表面以及第一源漏电极层4的侧表面。第二部分602与第二源漏电极层5的侧表面绝缘，以及第二部分602与栅电极层2的侧表面绝缘，第二部分602与栅电极层2的侧表面相对的部分形成沟道。第二部分602在过孔10中与第一源漏电极层4的侧表面电连接。在有源层6的第一部分601远离基底1一侧的表面形成保护层11，如图4所示。
通过本发明实施例薄膜晶体管的结构以及制备过程可以看出，本实施例提出了一种立体结构的薄膜晶体管，通过将有源层形成第一部分和第二部分的立体结构，第二部分与栅电极层侧壁相对的部分形成沟道，沟道的延伸方向与基底所在的平面非平行，从而提高了薄膜晶体管的集成度。
本公开中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。
本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本公开的权利要求的范围当中。
Claims (15)
1.一种薄膜晶体管，其特征在于，包括至少一个薄膜晶体管单元，一个薄膜晶体管单元至少包括设置在基底上的第一源漏电极层、设置在所述第一源漏电极层远离所述基底一侧的栅电极层、设置在所述栅电极层远离所述基底一侧的第二源漏电极层以及设置在所述第二源漏电极层远离所述基底一侧的有源层，一个薄膜晶体管单元还包括过孔，所述过孔穿过所述第二源漏电极层、所述栅电极层以及所述第一源漏电极层，所述有源层包括互相连接的第一部分和第二部分，所述第一部分设置在所述第二源漏电极层远离所述基底一侧，至少部分所述第二部分设置在所述过孔中，且至少部分所述第二部分在所述过孔中覆盖所述栅电极层的侧表面，至少部分所述第二部分在所述过孔中与所述栅电极层侧表面相对的部分形成沟道。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一部分所在平面与所述基底所在的平面平行。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第二部分所在平面与所述基底所在的平面垂直。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述有源层在垂直于所述基底所在平面的截面为T字形。
5.根据权利要求1所述的薄膜晶体管，其特征在于，一个薄膜晶体管单元还包括保护层，所述保护层设置在所述第一部分远离所述基底一侧的表面。
6.根据权利要求1所述的薄膜晶体管，其特征在于，至少部分所述有源层与所述第二源漏电极层形成存储电容。
7.根据权利要求6所述的薄膜晶体管，其特征在于，至少部分所述第二部分在所述过孔中覆盖所述第二源漏电极层的侧表面，所述第一部分以及至少部分所述第二部分均与所述第二源漏电极层形成存储电容。
8.根据权利要求1所述的薄膜晶体管，其特征在于，一个薄膜晶体管单元还包括第一绝缘层，所述第一绝缘层设置在所述第二源漏电极层远离所述基底一侧表面与所述第一部分之间。
9.根据权利要求1所述的薄膜晶体管，其特征在于，至少部分所述第二部分在所述过孔中覆盖所述第二源漏电极层的侧表面、所述栅电极层的侧表面以及所述第一源漏电极层的侧表面，至少部分所述第二部分均与所述第二源漏电极层的侧表面以及所述栅电极层的侧表面绝缘，至少部分所述第二部分与所述第一源漏电极层的侧表面电连接。
10.根据权利要求9所述的薄膜晶体管，其特征在于，一个薄膜晶体管单元还包括第二绝缘层，所述第二绝缘层设置在所述第二源漏电极层的侧表面与至少部分所述第二部分之间。
11.根据权利要求9所述的薄膜晶体管，其特征在于，一个薄膜晶体管单元还包括第三绝缘层，所述第三绝缘层设置在所述栅电极层的侧表面与至少部分所述第二部分之间。
12.根据权利要求1至11任一所述的薄膜晶体管，其特征在于，所述薄膜晶体管包括至少两个薄膜晶体管单元，所述至少两个薄膜晶体管单元沿着所述基底的厚度方向依次设置。
13.根据权利要求1至11任一所述的薄膜晶体管，其特征在于，一个薄膜晶体管单元还包括第一阻挡层，所述第一阻挡层设置在所述第一源漏电极层与所述栅电极层之间。
14.根据权利要求1至11任一所述的薄膜晶体管，其特征在于，一个薄膜晶体管单元还包括第二阻挡层，所述第二阻挡层设置在所述栅电极层与第二源漏电极层之间。
15.一种薄膜晶体管的制备方法，其特征在于，包括：
在基底上形成第一源漏电极层；
在所述第一源漏电极层远离所述基底一侧形成栅电极层；
在所述栅电极层远离所述基底一侧形成第二源漏电极层；
在所述第一源漏电极层、所述栅电极层以及所述第二源漏电极层中形成过孔，所述过孔穿过所述第二源漏电极层、所述栅电极层以及所述第一源漏电极层；
在所述第二源漏电极层远离所述基底一侧以及所述过孔中沉积有源材料，使所述有源材料形成有源层；其中，所述有源层包括互相连接的第一部分和第二部分，所述第一部分设置在所述第二源漏电极层远离所述基底一侧，至少部分所述第二部分设置在所述过孔中，且至少部分所述第二部分在所述过孔中覆盖所述栅电极层的侧表面，至少部分所述第二部分在所述过孔中与所述栅电极层侧表面相对的部分形成沟道。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210071104.6A CN116207133B (zh) | 2022-01-21 | 2022-01-21 | 薄膜晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210071104.6A CN116207133B (zh) | 2022-01-21 | 2022-01-21 | 薄膜晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116207133A CN116207133A (zh) | 2023-06-02 |
| CN116207133B true CN116207133B (zh) | 2024-03-15 |
Family
ID=86508286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202210071104.6A Active CN116207133B (zh) | 2022-01-21 | 2022-01-21 | 薄膜晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116207133B (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627390A (en) * | 1994-05-26 | 1997-05-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with columns |
| US9698272B1 (en) * | 2016-03-16 | 2017-07-04 | Kabushiki Kaisha Toshiba | Transistor and semiconductor memory device |
| US9773922B1 (en) * | 2016-10-28 | 2017-09-26 | United Microelectronics Corp. | Memory device |
| CN110120424A (zh) * | 2019-05-08 | 2019-08-13 | 中国科学院微电子研究所 | 半导体器件、其制造方法、集成电路及电子设备 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070075365A1 (en) * | 2005-10-03 | 2007-04-05 | Peter Mardilovich | Thin-film transistor and method of making the same |
| WO2011062057A1 (en) * | 2009-11-20 | 2011-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
-
2022
- 2022-01-21 CN CN202210071104.6A patent/CN116207133B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5627390A (en) * | 1994-05-26 | 1997-05-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device with columns |
| US9698272B1 (en) * | 2016-03-16 | 2017-07-04 | Kabushiki Kaisha Toshiba | Transistor and semiconductor memory device |
| US9773922B1 (en) * | 2016-10-28 | 2017-09-26 | United Microelectronics Corp. | Memory device |
| CN110120424A (zh) * | 2019-05-08 | 2019-08-13 | 中国科学院微电子研究所 | 半导体器件、其制造方法、集成电路及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116207133A (zh) | 2023-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20200105789A1 (en) | Array substrate, method of manufacturing the same, and display panel | |
| US7863607B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| KR101675113B1 (ko) | 트랜지스터 및 그 제조방법 | |
| US10147775B2 (en) | Display substrate, method of manufacturing display substrate, and display device including display substrate | |
| US20150295092A1 (en) | Semiconductor device | |
| CN108140675A (zh) | 半导体装置及其制造方法 | |
| KR20150025621A (ko) | 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자 | |
| KR20160073923A (ko) | 박막트랜지스터 어레이 기판 | |
| KR20150061302A (ko) | 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치 | |
| CN112490254B (zh) | 一种阵列基板、显示面板及其制备方法 | |
| CN111627973B (zh) | 一种显示基板及其制备方法、显示装置 | |
| CN111293125A (zh) | 显示装置及其制造方法 | |
| CN111244110B (zh) | 一种显示面板以及电子装置 | |
| CN109742153B (zh) | 阵列基板、薄膜晶体管及其制造方法 | |
| CN102856322B (zh) | 像素结构及像素结构的制作方法 | |
| CN110504164B (zh) | 薄膜晶体管及其制造方法和显示装置 | |
| KR101793048B1 (ko) | 평판표시장치용 백플레인 및 그의 제조방법 | |
| US8071977B2 (en) | Thin film transistor array panel and manufacturing method thereof | |
| CN116207133B (zh) | 薄膜晶体管及其制备方法 | |
| CN116207132B (zh) | 薄膜晶体管及其制备方法 | |
| CN116207131A (zh) | 薄膜晶体管及其制备方法 | |
| CN113745249A (zh) | 显示面板及其制备方法、移动终端 | |
| CN112467052A (zh) | 显示面板及其制作方法 | |
| CN112309968A (zh) | 显示面板制作方法及显示面板 | |
| KR100611651B1 (ko) | 유기전계발광 표시장치와 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |