JP3752241B2 - 窒化酸化シリコン・ゲート絶縁膜の形成方法及びｍｏｓｆｅｔの形成方法 - Google Patents

窒化酸化シリコン・ゲート絶縁膜の形成方法及びｍｏｓｆｅｔの形成方法 Download PDF

Info

Publication number
JP3752241B2
JP3752241B2 JP2003183483A JP2003183483A JP3752241B2 JP 3752241 B2 JP3752241 B2 JP 3752241B2 JP 2003183483 A JP2003183483 A JP 2003183483A JP 2003183483 A JP2003183483 A JP 2003183483A JP 3752241 B2 JP3752241 B2 JP 3752241B2
Authority
JP
Japan
Prior art keywords
silicon
forming
nitride oxide
silicon nitride
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003183483A
Other languages
English (en)
Other versions
JP2004048001A (ja
Inventor
ジェイ・エス・バーナム
アンソニー・アイ・チュー
トシハル・フルカワ
マーガレット・エル・ギブソン
ジェイムズ・エス・ナコス
スティーブン・エム・シャンク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2004048001A publication Critical patent/JP2004048001A/ja
Application granted granted Critical
Publication of JP3752241B2 publication Critical patent/JP3752241B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28185—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation with a treatment, e.g. annealing, after the formation of the gate insulator and before the formation of the definitive gate conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は半導体デバイスの製造に関し、さらに具体的には、窒化酸化シリコンによるゲート絶縁膜の形成方法に関する。
【０００２】
【従来の技術】
集積回路は高性能、高速度および低コストへ向けた方向にある。相応して、デバイス寸法と構成要素のサイズは縮小しており、ゲート絶縁膜もそれに応じて縮小されなけばならない。ゲート絶縁膜の物理的厚みの減少につれて、高誘電率およびよりリークしにくいゲート絶縁膜の必要性が高まってきた。最新の金属-酸化膜-半導体型電界効果トランジスタ（ＭＯＳＦＥＴ）において、窒化酸化シリコン層（ＳｉＯｘＮｙ）層がゲート絶縁膜として使用される。ＭＯＳＥＦＴトランジスタは、シリコン基板に形成されたチャネル領域、薄膜ゲート絶縁層の上部に形成され、チャネル領域を覆って配置されたＮまたはＰドープのポリシリコン・ゲートおよびシリコン基板でチャネル領域の各々どちらか一方の側の上に形成されるソース／ドレイン領域を有する。
【０００３】
しかしながら、ＳｉＯｘＮｙゲート絶縁膜を有するデバイスの性能に影響を及ぼすＳｉＯｘＮｙ層に関連したいくつかの問題がある。これらの問題は、ＳｉＯｘＮｙ層の形成に使用されるプロセスおよび絶縁層中の窒素分布から生じる。従来のプラズマ窒化物形成プロセスを用いて形成されたＳｉＯｘＮｙ層は、絶縁破壊寿命（絶縁破壊の時間依存；ＴＢＤ）が短く、絶縁破壊電荷（ＱＢＤ）が低いことに起因して、信頼性が低い。信頼性における劣化は、プラズマ誘導により絶縁膜中および絶縁膜―シリコン界面に存在するダングリング・ボンドに起因する。さらに、従来のプラズマ法あるいは熱酸化による窒化物形成プロセスを用いて形成されたＳｉＯｘＮｙ層中の窒素濃度は、層全体にわたって均一には分布されておらずＳｉＯｘＮｙ／Ｓｉ界面に集中しており、大きな閾値電圧（ＶＴ）シフトを引き起こし、そのシフト量はｐ−チャネル型電界効果トランジスタ（ＰＦＥＴ）の方がｎ−チャネル型電界効果トランジスタ（ＮＦＥＴ）より大きい。上述の両方のメカニズムともチャネル移動度の劣化を引き起こす。上述の両方のメカニズムは、またストレス後の閾値電圧ＶＴと周波数シフトの誘因となる負バイアス−温度不安定度（ＮＢＴＩ）の増加を引き起こす。加えて、通常のＳｉＯｘＮｙ層の表面近くで相対的に窒素が不足するため、ゲート電極（ＰＦＥＴにおいて）からＳｉＯｘＮｙ層へのボロンの浸透が増加し、その結果ウエハのいたるところでＶＴに影響を及ぼすばかりでなくＴＢＤ、ＱＢＤを劣化させる可能性がある。
【０００４】
それゆえに、厚さ方向にわたって比較的均一な窒素濃度、高移動度、および長ＴＢＤと高ＱＢＤを有するＳｉＯｘＮｙ層の形成方法が必要となり、その一方、デバイス・オフ時にゲート絶縁膜全体にわたって、リーク電流を下げるために比較的高い窒素含有量を有する膜を形成する必要もある。
【０００５】
【発明が解決しようとする課題】
本発明は半導体デバイスの製造に関し、さらに具体的には、窒化酸化シリコンによるゲート絶縁膜の形成方法に関する。
【０００６】
【課題を解決するための手段】
本発明の第１の観点は、基板を準備し、基板上表面に二酸化シリコン層を形成し、二酸化シリコン層を窒化酸化シリコン層に変換するためにプラズマ窒化物形成工程に二酸化シリコン層を露出し、および窒化酸化シリコン層にスパイク状急速熱アニ−ルを行うことを含むゲート絶縁膜の形成方法である。
【０００７】
本発明の第２の観点は、シリコン基板を準備し、シリコン基板上表面に二酸化シリコン層を形成し、二酸化シリコン層を窒化酸化シリコン層に変換するためにプラズマ窒化物形成工程に二酸化シリコン層を露出し、および窒化酸化シリコン層にスパイク状急熱アニ−ルを行い、シリコン基板にチャネル領域を覆うように配置され、アニールされた窒化酸化シリコン層の上にポリシリコン・ゲートを形成し、およびシリコン基板にソース／ドレイン領域を形成し、当該ソース／ドレイン領域はポリシリコン・ゲートにそって配置されることを含むＭＯＳＦＥＴの形成方法である。
【０００８】
【発明の実施の形態】
次に図面を参照しながら本発明を説明する。本発明の目的にとって、窒化二酸化シリコン（窒化された二酸化シリコン）と窒化酸化シリコン（ＳｉＯｘＮｙ）は技術用語として同等に扱う。ＳｉＯｘＮｙの適用範囲は、ＳｉＯｘＮｙが安定であるｘ、ｙの整数値（もしくはその比）のいかなる組み合わせも含む。本発明の目的に対して、スパイク状急速熱アニ−ル（ＲＴＡ）は、最高温度（スパイク温度）での時間が約６０秒以下のアニールと定義される。
【０００９】
図１から図３は、本発明に基づく窒化ゲート絶縁膜の形成方法を図示する部分断面図である。図１において、上表面１０５を有する基板１００を準備する。基板１００は、真性、Ｎ型、またはＰ型のバルク・シリコン基板または非ドープあるいは真性、Ｎ型、またはＰ型のＳＯＩ（silicon on insulator）基板，あるいはサファイア基板、あるいはルビー基板でもよい。
【００１０】
図２において、ベースになるＳｉＯ２層１１０は、基板１００の上表面１０５の上に形成される。ベースＳｉＯ２層１１０を表面１０５上に形成するのに先立ち、技術的に良く知られた多くの洗浄プロセスのどれかを用いて、表面は洗浄される。たとえば、表面１０５は、バッファード・フッ酸（ＢＨＦ）洗浄、ＮＨ４ＯＨ洗浄、ＨＣｌ洗浄と続けて洗浄できる。基板１００がバルク・シリコン基板またはＳＯＩ基板の場合、ベースＳｉＯ２層１１０は、第１の例として、加熱炉中で、約６００−８００℃で約０．５−３０分間、酸素含有の雰囲気で熱酸化することで形成できる。第２の例として、ベースＳｉＯ２層１１０は、約８００−１０００℃で約５−６０秒、酸素含有の雰囲気で、急速熱酸化（ＲＴＯ）をすることで形成できる。第３の例として、ベースＳｉＯ２層１１０は、酸素と酸化窒素（ＮＯ）もしくは亜酸化窒素（Ｎ２Ｏ）のガス雰囲気で熱酸化することで形成でき、その結果ベースＳｉＯ２層１１０は、０−５％原子百分率濃度の窒素を含有する。基板１００がルビーまたはサファイア基板の場合、ベースＳｉＯ２層１１０は、化学的気相成長法（ＣＶＤ）装置で堆積され、絶縁膜はテトラエチルオルソシリケート（ＴＥＯＳ）酸化物であることが可能である。ＴＥＯＳは、またバルク・シリコンおよびＳＯＩ基板に使用できる。ベースＳｉＯ２層１１０は、１例として約１０−２０オングストロームの厚みを持っている。
【００１１】
図３において、非結合型プラズマ窒化物形成（ＤＰＮ）プロセスは、スパイク状ＲＴＡプロセスを後に続けて行い、ベースＳｉＯ２層１１０を窒化ＳｉＯ２（ＳｉＯｘＮｙ）層に変換するために行われる。プラズマ窒化物形成プロセスは、図６、図７を参照しながら以下に記述し、スパイクＲＴＡプロセスは図６、図８、図９を参照しながら以下に記述する。ＳｉＯｘＮｙ層１１２は、ベースＳｉＯ２層１１０より約３オングストローム厚く（図２参照）、図１０に示し、後述するように、ＳｉＯｘＮｙ層全体にわたって約５−１５％原子濃度の窒素を含有する。１例として、ＳｉＯｘＮｙ層１１２は、約１３−２３オングストロームの厚みである。
【００１２】
図４と図５は、本発明に基づくＭＯＳＦＥＴの形成方法を図示する部分断面図である。図４は図３からの続きである。図４において、ポリシリコン層１１５は、ＳｉＯｘＮｙ層１１２の上表面１２０の上に形成される。ポリシリコン層１１５は、たとえば、低圧化学的気相成長法（ＬＰＣＶＤ）あるいは急速熱化学的気相成長法（ＲＴＣＶＤ）のような技術的に良く知られた多くの堆積プロセスのどれかを用いて形成できる。ポリシリコン層１１５は、ドープなしあるいはドープＮ型、ドープＰ型である。１例として、ポリシリコン層１１５は、約１０００−２０００オングストロームの厚みである。
【００１３】
図５において、ポリシリコン層１１５は、ゲート１２５を形成するために、たとえば反応性イオン・エッチング（ＲＩＥ）によりエッチングされる。スペーサ１３０はゲート１２５の側壁１３５の上に形成される。ソース／ドレインの形成（一般的に１つ以上のイオン注入によって）で、本質的に、ＭＯＳＦＥＴ １４５とＭＯＳＦＥＴのゲート絶縁膜であるＳｉＯｘＮｙ層１１２の形成を完成する。ポリシリコン層１１５が、堆積中にドープされない場合（図４参照）、ゲート１２５は、スペーサ形成後に、ソース／ドレイン１４０の形成と同時あるいは別の段階でのイオン注入によって、ドープＮ型あるいはドープＰ型となることができる。
【００１４】
図６は、図１−図５に示された本発明に基づく絶縁膜とＭＯＳＦＥＴの形成方法のプロセス段階を示すフローチャートである。シリコン基板を例として用いる。段階１５０において、シリコン基板の表面は、技術的に良く知られた多くの洗浄プロセスのどれかを用いて、洗浄される。第１の例では、シリコン基板は、バッファード・フッ酸（ＢＨＦ）洗浄、ＮＨ４ＯＨ洗浄、ＨＣｌ洗浄と続けて洗浄できる。第２の例では、その代案としてシリコン基板表面は、ＢＨＦ洗浄、Ｏ３洗浄、ドライＨＣｌ洗浄と続けて洗浄できる。
【００１５】
段階１５５において、ベースＳｉＯ２層は、たとえば、加熱炉中で、約６００−８００℃で約０．５−３０分間、酸素含有の雰囲気中で熱酸化することで、あるいは約８００−１０００℃で約５−６０秒、酸素含有の雰囲気中で、急速熱酸化（ＲＴＯ）をすることで形成される。ベースＳｉＯ２層、約１０−２０オングストロームの厚みである。
【００１６】
段階１６０において、非結合型プラズマ窒化物形成プロセスが行われる。非結合型プラズマ窒化物形成プロセスは、使われるベースＳｉＯ２の厚みに対して調整される。一般例と３つの具体例として、各々、ベースＳｉＯ２が１０−２０オングストローム、１２オングストローム、１５オングストローム、１８オングストロームの厚みの場合を表１に挙げる。
【表１】
Figure 0003752241
【００１７】
表１の例において、非結合型プラズマ窒化物形成プロセスが、どのパラメーターに対しても使用され、特にＮ２流量、Ｈｅ流量および電力は、ベースＳｉＯ２の厚みに対してのプロセスにあわせて調整される。表１に挙げたガス混合物はＨｅ／Ｎ２である。たとえばＮｅ、Ａｒ、ＫｒおよびＸｅのような、別の不活性ガスをＨｅの替わりに用いることができる。本発明は、１０オングストロームより薄いＳｉＯ２にも適用できる。
【００１８】
段階１６５において、スパイクＲＴＡが実行される。スパイク・アニールは窒素をＳｉＯ２／Ｓｉ界面へ導入せずに移動度を増加するために使われる。一般例と１つの具体例として、各々、ベースＳｉＯ２が１０−２０オングストローム、１５オングストロームの厚みの場合を表２に挙げる。
【表２】
Figure 0003752241
【００１９】
表２のスパイク温度は、スパイク・アニール中に到達した最高温度を示す。Ｏ２の使用により、Ｏ２を全く使用しない場合に比べて、完成したＳｉＯｘＮｙ層の厚みをより増加することができる。１例として、完成したＳｉＯｘＮｙ層中の平均窒素濃度は約１×１０２１−５×１０２１原子／ｃｍ３であり、窒素注入量（ドーズ）としては、７×１０１４−８×１０１４原子／ｃｍ２に相当する。これで窒化ＳｉＯ２絶縁膜が完成する。以下の段階は、窒化ＳｉＯ２絶縁膜をＭＯＳＦＥＴのゲート絶縁膜として使うためのものである。
【００２０】
段階１７０において、ポリシリコン層は、たとえば、低圧化学的気相成長法（ＬＰＣＶＤ）あるいは急速熱化学的気相成長法（ＲＴＣＶＤ）のような技術的に良く知られた多くの堆積プロセスのどれかを用いて、窒化ＳｉＯ２上に形成される。ポリシリコン層、ドープなしあるいはドープＮ型、ドープＰ型である。１例として、ポリシリコン層は、約１０００−２０００オングストロームの厚みである。
【００２１】
段階１７５において、ＭＯＳＦＥＴは本質的に完成する。ポリシリコン層は、たとえば、ゲートを形成するために、反応性イオン・エッチング（ＲＩＥ）によりエッチングされ、スペーサはゲートの側壁の上に形成され、およびソース／ドレインが基板に、ゲートの各々の側の上に（一般的に１つ以上のイオン注入プロセスによって）形成される。ＳｉＯｘＮｙ層は、ＭＯＳＦＥＴのゲート絶縁膜である。ポリシリコン層が、堆積中にドープされない場合、ゲートは、スペーサ形成後に、ソース／ドレインの形成と同時あるいは別の段階でのイオン注入によって、ドープＮ型あるいはドープＰ型となることができる。
【００２２】
図７は、本発明に基づき窒化物形成を行う非結合型プラズマ・システムの概略図を示す。図７において、非結合型プラズマ装置１８０は、チャンバー１８５とウエハ・チャック１９０（ウエハ１９５を支持するために）をチャンバー内に有する。高周波（ＲＦ）コイル２００は、プラズマ２０５を生成するためにチャンバー１８５を覆っている。プラズマ２０５のためのガスは、チャンバー１８５の側壁２１５にある注入口２１０から供給される。チャンバー１８５は、またチャンバーの表面２２５に真空ポート２２０を有する。
【００２３】
使用時にあたり、ウエハ上表面２３０の上にベースＳｉＯ２（図示せず）を有するウエハは、移送チャンバー（図示せず）からチャンバー内へセットされ、事前に選択したガス混合物（この例ではＨｅ／Ｎ２）は、事前に選択した流速で、注入口２１０を介してチャンバー内に導入され、チャンバーは、真空ポートに接続された真空ポンプで事前に選択した圧力に保持される。事前に決めたＲＦパワーのワット量が、プラズマ２０５にエネルギーを与えプラズマ状態を維持するために、ＲＦコイル２００に印加される。所定の時間経過後、ＲＦパワーを切りプラズマ２０５を消滅させ、ガス流を止め、チャンバー１８５は、移送チャンバーの圧力に引き上げられる。
【００２４】
一例として、非結合型プラズマ・システムの一例として、米国、カリフォルニア州、サンタ・クララにあるアプライド・マテリアル社で製造されるＡＭＥ ５２００ ＤＰＳがある。
【００２５】
図８と図９は、本発明に基づくスパイク状アニ−ル・プロセスを図示する温度対時間のプロットである。図８において、ウエハは、ベース温度“Ａ”、時間“Ｔ０”の状態でＲＴＡ装置に導入される。時間”Ｔ１”と時間”Ｔ２”の間、ウエハ温度は、べース温度“Ａ”から最高のスパイク温度“Ｂ”まで立ち上がる。温度上昇ランプの傾き（ＳＵ）は、ＳＵ＝（Ｂ−Ａ）／（Ｔ２−Ｔ１）で与えられる。時間“Ｔ２”と時間“Ｔ３”の間、ウエハ温度は、最高のスパイク温度“Ｂ”で保持される。最高温度での時間（ΔＴ）は、ΔＴ＝（Ｔ３−Ｔ２）で与えられる。時間“Ｔ３”と時間“Ｔ４”の間、ウエハ温度は、最高温度“Ｂ”からベース温度“Ａ”まで立ち下がる。温度下降ランプの傾き（ＳＤ）は、ＳＤ＝（Ａ−Ｂ）／（Ｔ４−Ｔ３）で与えられる。“Ａ”、“Ｂ”、ＳＵおよびＳＤが一定で、“Ｔ３”が“Ｔ２”に等しい、つまりΔＴ＝０のとき、図９に示した温度対時間のプロットになる。図９において、ウエハは、最高温度“Ｂ”に上げられ、最高温度“Ｂ”にゼロ時間保持されることになる。図９は、可能な限りもっとも急峻なスパイク・アニールを示す。一例として、ベース温度“Ａ”が約２００−４００℃で、最高温度“Ｂ”は約１０５０℃、温度上昇ランプの傾き“ＳＵ”は、約７５℃／秒、温度下降ランプの傾き“ＳＤ”は、約−７５℃／秒、および最高温度での時間“ΔＴ”は、約０−６０秒である。
【００２６】
図１０は、本発明に基づき形成されたゲート絶縁膜の２次イオン質量分析（ＳＩＭＳ）プロファイルである。ベースＳｉＯ２は、１５オングストロームの厚みで、結果としてのＳｉＯｘＮｙ層の厚みは、１８オングストロームの厚みであった。図１０において、ＳｉＯｘＮｙ／Ｓｉ界面３００は、１８オングストロームの深さにできる。図１０において、酸素濃度は、ＳｉＯｘＮｙ層の真表面３１０から３オングストロームのポイントで約２×１０２２原子／ｃｍ３から最大約７オングストロームのポイントで約３×１０２２原子／ｃｍ３、ＳｉＯｘＮｙ／Ｓｉ界面３００で約２×１０２２原子／ｃｍ３の範囲までである。図１０において、窒素濃度は、ＳｉＯｘＮｙ層のポイント３０５で約２×１０２１原子／ｃｍ３から最大約１０オングストロームの深さで約４×１０２１原子／ｃｍ３、ＳｉＯｘＮｙ／Ｓｉ界面３００で約１×１０２２原子／ｃｍ３の範囲までである。別のＳＩＭＳプロファイルでは、窒素濃度は、約５×１０２１原子／ｃｍ３に、酸素濃度は、５×１０２２原子／ｃｍ３に達した。 そのときの窒素は、ＳｉＯｘＮｙ／Ｓｉ界面３００付近には集中しておらずむしろＳｉＯｘＮｙ層内でほぼ均一に分布しており、その濃度はＳＩＭＳデータの信頼性がない最初の３オングストロームを除いて、約１×１０２１原子／ｃｍ３から３．５×１０２１原子／ｃｍ３である。本発明は、厚み方向全体にわたって比較的均一な窒素濃度を有するＳｉＯｘＮｙ層を形成し、その結果通常のＳｉＯｘＮｙでＳｉＯｘＮｙ／Ｓｉ界面３００付近に高濃度の窒素を有するデバイスに比べて、よりＶＴシフトが小さいデバイスを得ることができる。
【００２７】
図１１は、本発明に基づくゲート絶縁膜の形成における３つの段階での電流リーク厚み、移動度、電気的厚みを比較したプロットである。リーク電流厚みと電気的厚みは、プロット左側の厚み目盛りに対してプロットしている。リーク電流厚みは、同定する絶縁膜のリーク電流を生成すると仮定した時のＳｉＯ２の厚み相当値で定義される。リーク電流厚みの増加は、リーク電流の減少に相当する。移動度は、プロット右側の移動度目盛りに対してプロットしている。電流リーク厚み、移動度および電気的厚みは、３つの場合、つまり、１５オングストロームのベース酸化物、非結合型プラズマ窒化物形成（ＤＰＮ）後の１５オングストロームのベース酸化物、および非結合型プラズマ窒化物形成（ＤＰＮ）とスパイク・アニール後の１５オングストロームのベース酸化物に対してプロットしている。ＤＰＮプロセスは、リーク電流厚みを約１３オングストロームから１５オングストロームよりわずか下まで増加させる。２オングストロームの増加は、リーク電流密度で約１／４０に相当する。スパイク・アニールは、リーク電流にはなんら重要な効果をもたらさない。ＤＰＮプロセスは、移動度を約２３７ｃｍ２／Ｖ・ｓら約２３０ｃｍ２／Ｖ・ｓに減少させる。しかしながら、スパイク・アニールによって約２３７ｃｍ２／Ｖ・ｓに回復する。ＤＰＮプロセスは、電気的厚みを約０．５オングストローム増加させる。電気的厚みは、スパイク・アニールによって変化しない。このようにして、通常ＳｉＯｘＮｙに関連する移動度の問題を、本発明で克服できる。
【００２８】
図１２は、本発明に基づくゲート絶縁膜の形成における３つの段階での絶縁破壊寿命、絶縁破壊電荷を比較したプロットである。絶縁破壊寿命と絶縁破壊電荷は、３つの場合、つまり、１５オングストロームのベース酸化物、非結合型プラズマ窒化物形成（ＤＰＮ）後の１５オングストロームのベース酸化物、および非結合型プラズマ窒化物形成（ＤＰＮ）とスパイク・アニール後の１５オングストロームのベース酸化物に対してプロットしている。２つの試料について、１５オングストロームのベース酸化物、ＤＰＮ後の１５オングストロームのベース酸化物、およびＤＰＮとスパイク・アニール後の１５オングストロームのベース酸化物に対してプロットしている。絶縁破壊寿命は、１５オングストロームのベース酸化物では約１２０秒、ＤＰＮ後でスパイク・アニール有り無しの１５オングストロームのベース酸化物では約９９０秒である。絶縁破壊電荷は、１５オングストロームのベース酸化物では約０．７５×１０５クーロン／ｃｍ２、ＤＰＮ後でスパイク・アニール有り無しの１５オングストロームのベース酸化物でもほぼ同じ値である。通常のプラズマ窒化物形成プロセスでは、ＱＢＤは劣化し、ＴＢＤは変化しないのに対して、本発明は、ＴＢＤを約１０倍増加させた上でＱＢＤを維持することで所要の信頼性を実証できた。
【図面の簡単な説明】
【図１】本発明に基づく窒化ゲート絶縁膜の形成方法を示す部分断面図（シリコン基板）である。
【図２】本発明に基づく窒化ゲート絶縁膜の形成方法を示す部分断面図（二酸化シリコン膜形成）である。
【図３】本発明に基づく窒化ゲート絶縁膜の形成方法を示す部分断面図（窒化酸化シリコン膜形成）である。
【図４】本発明に基づくＭＯＳＦＥＴの形成方法を示す部分断面図（ポリシリコン層形成）である。
【図５】本発明に基づくＭＯＳＦＥＴの形成方法を示す部分断面図（ＭＯＳＦＥＴ形成）である。
【図６】本発明に基づく絶縁膜とＭＯＳＦＥＴの形成方法のプロセス段階を示すフローチャートである。
【図７】本発明に基づき窒化物形成を行う非結合型プラズマ・システムである。
【図８】本発明に基づくスパイク状アニ−ル・プロセスの温度対時間のプロットである。
【図９】本発明に基づくスパイク状アニ−ル・プロセスの温度対時間のプロット（ΔＴ＝０）である。
【図１０】本発明に基づき形成されたゲート絶縁膜の２次イオン質量分析（ＳＩＭＳ）プロファイルである。
【図１１】本発明に基づくゲート絶縁膜の形成における３つの段階での電流リーク厚み、移動度、電気的厚みのプロットである。
【図１２】本発明に基づくゲート絶縁膜の形成における３つの段階での絶縁破壊寿命、絶縁破壊電荷によるリーク量の比較である。
【符号の説明】
１００ 基板 １０５ 上表面
１１０ ベースＳｉＯ２層
１１２ ＳｉＯｘＮｙ層
１１５ ポリシリコン層
１２０ ＳｉＯｘＮｙ層上表面
１２５ ゲート
１３０ スペーサ
１４０ ソース／ドレイン
１５０、１５５、１６０、１６５、１７０、１７５ プロセス段階
１８０ 非結合プラズマ装置
１８５ チャンバー
１９０ ウエハ・チャック、 １９５ ウエハ
２００ 高周波コイル
２０５ プラズマ
２１０ 注入口
２１５ 側壁
２２０ 真空ポート
２２５ チャンバー表面
２３０ ウエハ上表面
３００ ＳｉＯｘＮｙ／Ｓｉ界面
３０５ ＳｉＯｘＮｙ層のポイント
３１０ ＳｉＯｘＮｙ層の真表面

Claims (22)

  1. ( イ）シリコン基板を準備する工程と、
    （ロ）前記シリコン基板の上表面に二酸化シリコン層を形成する工程と、
    （ハ）プラズマ窒化物形成処理により前記二酸化シリコン層をゲート絶縁膜として働く窒化酸化シリコン層に変換する工程と、
    （ニ）前記変換する工程で減少した移動度を回復させるために、Ｎ ２ の存在のもとで前記窒化酸化シリコン層にスパイク状急速熱アニ−ルを実施する工程と含む、
    ゲート絶縁膜の形成方法。
  2. （イ） シリコン基板を準備する工程と、
    （ロ）前記シリコン基板の上表面に二酸化シリコン層を形成する工程と、
    （ハ）プラズマ窒化物形成処理により前記二酸化シリコン層をゲート絶縁膜として働く窒化酸化シリコン層に変換する工程と、
    （ニ）前記変換する工程で減少した移動度を回復させるために、Ｎ ２ 及びＯ ２ の存在のもとで前記窒化酸化シリコン層にスパイク状急速熱アニ−ルを実施する工程を含む、
    ゲート絶縁膜の形成方法。
  3. 前記二酸化シリコン層は、２０オングストローム以下の厚みを有することを含む請求項１または請求項２に記載の方法。
  4. 前記プラズマ窒化物形成処理は、非結合プラズマ・プロセスを使用して行われることを含む請求項１または請求項２に記載の方法。
  5. 前記プラズマ窒化物形成処理は、窒素と不活性ガスの混合物を使用して行われることを含む請求項１または請求項２に記載の方法。
  6. スパイク状急速熱アニ−ルの前記実施は、８００から１３００℃の間の最高温度に達すること、および前記最高温度は０から６０秒間保持されることを含む請求項１または請求項２に記載の方法。
  7. 前記シリコン基板は、バルク・シリコンまたはＳＯＩ（silicon on insulator）基板を含み、二酸化シリコン層の前記形成は、熱酸化、急速熱酸化および化学的気相堆積法（ＣＶＤ）から構成されるグループから選択されたプロセスによって形成されることを含む請求項１または請求項２に記載の方法。
  8. 前記窒化酸化シリコン層は、５乃至１５％原子濃度の窒素原子を含む請求項１または請求項２に記載の方法。
  9. 前記二酸化シリコン層は、前記プラズマ窒化物形成処理の前に、０乃至５％原子濃度の窒素原子を含む請求項１または請求項２に記載の方法。
  10. 前記窒化酸化シリコン層は、２３オングストローム未満であることを含む請求項１または請求項２に記載の方法。
  11. 前記窒化酸化シリコン層中の窒素濃度は、１×１０２１から５×１０２１原子／ｃｍ３であることを含む請求項１または請求項２に記載の方法。
  12. （イ）シリコン基板を準備する工程と、
    （ロ）前記シリコン基板の上表面に二酸化シリコン層を形成する工程と、
    （ハ）プラズマ窒化物形成処理により前記二酸化シリコン層をゲート絶縁膜として働く窒化酸化シリコン層に変換する工程と、
    （ニ）前記変換する工程で減少した移動度を回復させるために、Ｎ ２ の存在のもとで前記窒化酸化シリコン層にスパイク状急速熱アニ−ルを実施する工程と
    （ホ）前記シリコン基板のチャネル領域の上に配置された前記アニールされた窒化酸化シリコン層の上にポリシリコン・ゲートを形成する工程と、
    （ヘ）前記シリコン基板にソース／ドレイン領域を形成する工程であって、前記ソース／ドレイン領域を前記ポリシリコン・ゲートに対して配列する工程と、
    を含むＭＯＳＦＥＴの形成方法。
  13. （イ）シリコン基板を準備する工程と、
    （ロ）前記シリコン基板の上表面に二酸化シリコン層を形成する工程と、
    （ハ）プラズマ窒化物形成処理により前記二酸化シリコン層をゲート絶縁膜として働く 窒化酸化シリコン層に変換する工程と、
    （ニ）前記変換する工程で減少した移動度を回復させるために、Ｎ ２ 及びＯ ２ の存在のもとで前記窒化酸化シリコン層にスパイク状急速熱アニ−ルを実施する工程と
    （ホ）前記シリコン基板のチャネル領域の上に配置された前記アニールされた窒化酸化シリコン層の上にポリシリコン・ゲートを形成する工程と、
    （ヘ）前記シリコン基板にソース／ドレイン領域を形成する工程であって、前記ソース／ドレイン領域をポリシリコン・ゲートに対して配列する工程と、
    を含むＭＯＳＦＥＴの形成方法。
  14. 前記二酸化シリコン層は、２０オングストローム以下の厚みを有することを含む請求項１２または請求項１３に記載の方法。
  15. 前記プラズマ窒化物形成処理は、非結合プラズマ・プロセスを使用して行われることを含む請求項１２または請求項１３に記載の方法。
  16. 前記プラズマ窒化物形成処理は、窒素と不活性ガスの混合物を使用して行われることを含む請求項１２または請求項１３に記載の方法。
  17. スパイク状急速熱アニ−ルの前記実施は、８００から１３００℃の間の最高温度に達すること、および前記最高温度は０から６０秒間保持されることを含む請求項１２または請求項１３に記載の方法。
  18. 前記シリコン基板は、バルク・シリコンまたはＳＯＩ基板を含み、二酸化シリコン層の前記形成は、熱酸化、急速熱酸化および化学的気相堆積法（ＣＶＤ）から構成されるグループから選択されたプロセスによって形成されることを含む請求項１２または請求項１３に記載の方法。
  19. 前記ポリシリコン・ゲートは１０００から２０００オングストロームの厚みを有することを含む請求項１２または請求項１３に記載の方法。
  20. 前記二酸化シリコン層は、前記プラズマ窒化物形成処理の前に、０乃至５％原子濃度の窒素原子を含む請求項１２または請求項１３に記載の方法。
  21. 前記窒化酸化シリコン層は、２３オングストローム未満であることを含む請求項請求項１２または請求項１３に記載の方法。
  22. 前記窒化酸化シリコン層中の窒素濃度は、１×１０２１から５×１０２１原子／ｃｍ３であることを含む請求項１２または請求項１３に記載の方法。
JP2003183483A 2002-07-01 2003-06-26 窒化酸化シリコン・ゲート絶縁膜の形成方法及びｍｏｓｆｅｔの形成方法 Expired - Fee Related JP3752241B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/187,572 US6780720B2 (en) 2002-07-01 2002-07-01 Method for fabricating a nitrided silicon-oxide gate dielectric

Publications (2)

Publication Number Publication Date
JP2004048001A JP2004048001A (ja) 2004-02-12
JP3752241B2 true JP3752241B2 (ja) 2006-03-08

Family

ID=29780052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003183483A Expired - Fee Related JP3752241B2 (ja) 2002-07-01 2003-06-26 窒化酸化シリコン・ゲート絶縁膜の形成方法及びｍｏｓｆｅｔの形成方法

Country Status (3)

Country Link
US (1) US6780720B2 (ja)
JP (1) JP3752241B2 (ja)
TW (1) TWI232522B (ja)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100464424B1 (ko) * 2002-07-05 2005-01-03 삼성전자주식회사 누설 전류를 감소시킬 수 있는 게이트 절연막 형성방법
US6869862B2 (en) * 2002-08-09 2005-03-22 Texas Instruments Incorporated Method for improving a physical property defect value of a gate dielectric
KR101058882B1 (ko) * 2003-02-04 2011-08-23 어플라이드 머티어리얼스, 인코포레이티드 초-저압에서 암모니아를 이용한 급속 열 어닐링을 통한 실리콘 옥시질화물의 질소 프로파일 테일러링
US7429540B2 (en) * 2003-03-07 2008-09-30 Applied Materials, Inc. Silicon oxynitride gate dielectric formation using multiple annealing steps
US20040183144A1 (en) * 2003-03-20 2004-09-23 Beaman Kevin L. Plasma nitridization for adjusting transistor threshold voltage
JP2005101503A (ja) * 2003-03-26 2005-04-14 Fujitsu Ltd 半導体装置及びその製造方法
KR100568859B1 (ko) * 2003-08-21 2006-04-10 삼성전자주식회사 디램 반도체 장치의 트랜지스터 제조방법
US7709403B2 (en) * 2003-10-09 2010-05-04 Panasonic Corporation Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
US20050130448A1 (en) * 2003-12-15 2005-06-16 Applied Materials, Inc. Method of forming a silicon oxynitride layer
KR100956467B1 (ko) * 2004-03-03 2010-05-07 도쿄엘렉트론가부시키가이샤 플라즈마 처리 방법
US7018941B2 (en) * 2004-04-21 2006-03-28 Applied Materials, Inc. Post treatment of low k dielectric films
US8119210B2 (en) 2004-05-21 2012-02-21 Applied Materials, Inc. Formation of a silicon oxynitride layer on a high-k dielectric material
DE102004031453B4 (de) * 2004-06-29 2009-01-29 Qimonda Ag Verfahren zur Erzeugung eines Dielektrikums und Halbleiterstruktur
US7122442B2 (en) * 2004-07-22 2006-10-17 Texas Instruments Incorporated Method and system for dopant containment
CN101044626B (zh) 2004-10-28 2012-01-25 东京毅力科创株式会社 栅极绝缘膜的形成方法、半导体装置和计算机记录介质
CN101937844B (zh) * 2004-11-04 2012-06-13 东京毅力科创株式会社 绝缘膜形成方法
KR100673205B1 (ko) * 2004-11-24 2007-01-22 주식회사 하이닉스반도체 플래쉬 메모리소자의 제조방법
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US20080296644A1 (en) * 2005-05-02 2008-12-04 Samsung Electronics Co., Ltd. Cmos image sensors and methods of fabricating same
KR100672812B1 (ko) * 2005-05-02 2007-01-22 삼성전자주식회사 이미지 센서와 그 제조 방법
US7601404B2 (en) * 2005-06-09 2009-10-13 United Microelectronics Corp. Method for switching decoupled plasma nitridation processes of different doses
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
US20070020890A1 (en) * 2005-07-19 2007-01-25 Applied Materials, Inc. Method and apparatus for semiconductor processing
US7837838B2 (en) 2006-03-09 2010-11-23 Applied Materials, Inc. Method of fabricating a high dielectric constant transistor gate using a low energy plasma apparatus
US7645710B2 (en) 2006-03-09 2010-01-12 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
US7678710B2 (en) 2006-03-09 2010-03-16 Applied Materials, Inc. Method and apparatus for fabricating a high dielectric constant transistor gate using a low energy plasma system
JP5590886B2 (ja) 2006-09-26 2014-09-17 アプライド マテリアルズ インコーポレイテッド 欠陥パシベーションのための高ｋゲート積層構造に対するフッ素プラズマ処理
US7737050B2 (en) * 2006-10-30 2010-06-15 International Business Machines Corporation Method of fabricating a nitrided silicon oxide gate dielectric layer
US20080146012A1 (en) * 2006-12-15 2008-06-19 Taiwan Semiconductor Manufacturing Company, Ltd. Novel method to adjust work function by plasma assisted metal incorporated dielectric
JP2008270764A (ja) * 2007-03-29 2008-11-06 Hitachi Kokusai Electric Inc 基板処理装置、及び基板処理装置における半導体製造方法
KR100877673B1 (ko) * 2007-06-26 2009-01-08 주식회사 동부하이텍 반도체 소자 제조방법
US7575986B2 (en) * 2007-08-08 2009-08-18 Applied Materials, Inc. Gate interface relaxation anneal method for wafer processing with post-implant dynamic surface annealing
US7659158B2 (en) * 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
US20100304027A1 (en) * 2009-05-27 2010-12-02 Applied Materials, Inc. Substrate processing system and methods thereof
US8450221B2 (en) * 2010-08-04 2013-05-28 Texas Instruments Incorporated Method of forming MOS transistors including SiON gate dielectric with enhanced nitrogen concentration at its sidewalls
US20120276730A1 (en) * 2011-04-27 2012-11-01 Nanya Technology Corporation Methods for fabricating a gate dielectric layer and for fabricating a gate structure
US9059315B2 (en) 2013-01-02 2015-06-16 International Business Machines Corporation Concurrently forming nFET and pFET gate dielectric layers
US20170186607A1 (en) * 2015-12-28 2017-06-29 United Microelectronics Corp. Method of forming a semiconductor device

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2967538D1 (en) * 1978-06-14 1985-12-05 Fujitsu Ltd Process for producing a semiconductor device having an insulating layer of silicon dioxide covered by a film of silicon oxynitride
US4623912A (en) 1984-12-05 1986-11-18 At&T Bell Laboratories Nitrided silicon dioxide layers for semiconductor integrated circuits
US4913929A (en) 1987-04-21 1990-04-03 The Board Of Trustees Of The Leland Stanford Junior University Thermal/microwave remote plasma multiprocessing reactor and method of use
JPH0728039B2 (ja) 1988-07-07 1995-03-29 松下電器産業株式会社 半導体装置の製造方法
US5445999A (en) 1992-11-13 1995-08-29 Micron Technology, Inc. Advanced technique to improve the bonding arrangement on silicon surfaces to promote uniform nitridation
US5455204A (en) 1994-12-12 1995-10-03 International Business Machines Corporation Thin capacitor dielectric by rapid thermal processing
US5891809A (en) 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
US5939763A (en) 1996-09-05 1999-08-17 Advanced Micro Devices, Inc. Ultrathin oxynitride structure and process for VLSI applications
US6048769A (en) 1997-02-28 2000-04-11 Intel Corporation CMOS integrated circuit having PMOS and NMOS devices with different gate dielectric layers
US5861651A (en) * 1997-02-28 1999-01-19 Lucent Technologies Inc. Field effect devices and capacitors with improved thin film dielectrics and method for making same
JP3222404B2 (ja) * 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
US6013553A (en) 1997-07-24 2000-01-11 Texas Instruments Incorporated Zirconium and/or hafnium oxynitride gate dielectric
US6060403A (en) * 1997-09-17 2000-05-09 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
US5834353A (en) * 1997-10-20 1998-11-10 Texas Instruments-Acer Incorporated Method of making deep sub-micron meter MOSFET with a high permitivity gate dielectric
US6060369A (en) * 1997-12-23 2000-05-09 Advanced Micro Devices, Inc. Nitrogen bearing sacrificial oxide with subsequent high nitrogen dopant profile for high performance MOSFET
US6096614A (en) * 1998-02-06 2000-08-01 Texas Instruments - Acer Incorporated Method to fabricate deep sub-μm CMOSFETS
US6184110B1 (en) * 1998-04-30 2001-02-06 Sharp Laboratories Of America, Inc. Method of forming nitrogen implanted ultrathin gate oxide for dual gate CMOS devices
JPH11354516A (ja) * 1998-06-08 1999-12-24 Sony Corp シリコン酸化膜形成装置及びシリコン酸化膜形成方法
US6228779B1 (en) * 1998-11-06 2001-05-08 Novellus Systems, Inc. Ultra thin oxynitride and nitride/oxide stacked gate dielectrics fabricated by high pressure technology
US6251761B1 (en) * 1998-11-24 2001-06-26 Texas Instruments Incorporated Process for polycrystalline silicon gates and high-K dielectric compatibility
US6087236A (en) * 1998-11-24 2000-07-11 Intel Corporation Integrated circuit with multiple gate dielectric structures
JP3326717B2 (ja) 1999-02-08 2002-09-24 富士通株式会社 半導体装置の製造方法
US6171900B1 (en) * 1999-04-15 2001-01-09 Taiwan Semiconductor Manufacturing Company CVD Ta2O5/oxynitride stacked gate insulator with TiN gate electrode for sub-quarter micron MOSFET
US6248628B1 (en) * 1999-10-25 2001-06-19 Advanced Micro Devices Method of fabricating an ONO dielectric by nitridation for MNOS memory cells
US6306741B1 (en) * 2000-07-13 2001-10-23 Chartered Semiconductor Manufacturing, Inc. Method of patterning gate electrodes with high K gate dielectrics
US6548366B2 (en) * 2001-06-20 2003-04-15 Texas Instruments Incorporated Method of two-step annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6566205B1 (en) * 2002-01-11 2003-05-20 Taiwan Semiconductor Manufacturing Company Method to neutralize fixed charges in high K dielectric

Also Published As

Publication number Publication date
TW200409238A (en) 2004-06-01
US6780720B2 (en) 2004-08-24
JP2004048001A (ja) 2004-02-12
TWI232522B (en) 2005-05-11
US20040002226A1 (en) 2004-01-01

Similar Documents

Publication Publication Date Title
JP3752241B2 (ja) 窒化酸化シリコン・ゲート絶縁膜の形成方法及びｍｏｓｆｅｔの形成方法
US8709887B2 (en) Method for fabricating a nitrided silicon-oxide gate dielectric
US6773999B2 (en) Method for treating thick and thin gate insulating film with nitrogen plasma
US7759260B2 (en) Selective nitridation of gate oxides
US7964514B2 (en) Multiple nitrogen plasma treatments for thin SiON dielectrics
US5827769A (en) Method for fabricating a transistor with increased hot carrier resistance by nitridizing and annealing the sidewall oxide of the gate electrode
US7569502B2 (en) Method of forming a silicon oxynitride layer
US20040175961A1 (en) Two-step post nitridation annealing for lower EOT plasma nitrided gate dielectrics
JP4485754B2 (ja) 半導体装置の製造方法
US7615433B2 (en) Double anneal with improved reliability for dual contact etch stop liner scheme
US20080032510A1 (en) Cmos sion gate dielectric performance with double plasma nitridation containing noble gas
US7514376B2 (en) Manufacture of semiconductor device having nitridized insulating film
JP3593340B2 (ja) 集積回路デバイスの製造方法
US6821868B2 (en) Method of forming nitrogen enriched gate dielectric with low effective oxide thickness
JP2003297826A (ja) 半導体装置の製造方法及び半導体装置
US6225169B1 (en) High density plasma nitridation as diffusion barrier and interface defect densities reduction for gate dielectric
JP2004207560A (ja) 半導体装置およびその製造方法
JP3833956B2 (ja) 半導体装置の製造方法及び半導体装置
JP5121142B2 (ja) 半導体装置の製造方法
JP5119904B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040831

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20051115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20051209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111216

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees