CN101937844B - 绝缘膜形成方法 - Google Patents

绝缘膜形成方法 Download PDF

Info

Publication number
CN101937844B
CN101937844B CN2010102634200A CN201010263420A CN101937844B CN 101937844 B CN101937844 B CN 101937844B CN 2010102634200 A CN2010102634200 A CN 2010102634200A CN 201010263420 A CN201010263420 A CN 201010263420A CN 101937844 B CN101937844 B CN 101937844B
Authority
CN
China
Prior art keywords
annealing
temperature
wafer
heating rate
process operation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2010102634200A
Other languages
English (en)
Other versions
CN101937844A (zh
Inventor
佐藤吉宏
中山友绘
小林浩
大崎良规
高桥哲朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2005251820A external-priority patent/JP4877713B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN101937844A publication Critical patent/CN101937844A/zh
Application granted granted Critical
Publication of CN101937844B publication Critical patent/CN101937844B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H01L21/02332—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen into an oxide layer, e.g. changing SiO to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Solid-Phase Diffusion Into Metallic Material Surfaces (AREA)

Abstract

本发明提供一种绝缘膜形成方法，对基板上的氧化膜实施等离子体氮化处理，然后在处理容器(51)内对该基板实施退火处理而形成绝缘膜，其中，在667Pa以下的低压力条件下进行退火处理。退火处理进行5秒～45秒。在等离子体氮化处理时，通过使用形成有多个透孔的平板天线的微波等离子体进行等离子体氮化处理。

Description

绝缘膜形成方法
本申请是发明名称为“绝缘膜形成方法及基板处理方法”、国际申请日为2005年11月2日、国际申请号为PCT/JP2005/020190、国家申请号为200580036456.2的分案申请
技术领域
本发明涉及一种绝缘膜形成方法以及对半导体晶片等被处理基板实施退火等处理等的基板处理方法。
背景技术
在最近的半导体器件、例如金属-氧化膜-半导体电场效应晶体管(MOSFET)的栅极绝缘膜中，为了防止所谓硼的穿透现象而采用氮氧化膜。氮氧化膜的形成方法多是通过对氧化膜进行等离子体氮化处理而进行的。
然而，近阶段，MOSFET本身极其微细化，随着这种微细化的发展，要求将栅极绝缘膜控制在极薄的膜区域(1.0nm左右)。于是，在这种薄膜的绝缘膜中，可能会发生晶体管ON电流的劣化、操作速度的下降。
鉴于这一点，在日本特开2004-48001号公报中提出有一种技术方案，为了恢复对绝缘膜进行等离子体氮化处理时的损伤，在其后进行退火处理。
但是，现有的退火处理是在大体为大气压的空气条件下进行的所谓“强退火处理”，因此，由于该退火处理，氧在界面中扩散，绝缘膜的膜厚增大，操作速度变慢，特别是在PMOSFET中，显著的NBTI(Negative Bias Temperature Instability：负电压高温应力时的不稳定性)特性也可能劣化。
此外，作为一种退火处理，RTP(Rapid Thermal Processing：快速热处理)已为人们所熟知。例如，在半导体晶片(以下，有时简称为“晶片”)中注入离子之后，为了重新排列杂质、恢复结晶损伤而进行退火，但是，如果该退火工序中热预算(热处理量)增大，例如在晶体管的情况下，那么在源极-漏极区域发生掺杂剂的扩散，键有变深的趋势。在微细化的设计规则下，由于浅的键不可缺少，因此，灵活使用RTP，通过在短时间内急速进行升温、降温(尖峰退火)，能够降低总的热预算。
在这种RTP中，为了使由同一晶片制成的电子器件的特性均匀，保持晶片面内温度的均匀很重要。但是，如果在上升至设定退火温度时使用RTP进行直线的急速升温，那么就会发生晶片温度的过冲，从而导致温度控制的精度下降。而且，由于晶片的急剧温度上升，还会发生晶片面内的温度不均匀增大，因晶片的扭曲而发生被称作“滑移”的结晶缺陷这样的问题。
因此，例如，在日本特开2000-331949号公报中提出有一种技术方案，为了确保RTP中面内温度的均匀性而设置多个升温工序，一边使达到设定退火温度的各个升温阶段的升温速度减速，一边进行退火处理。但是，在该日本特开2000-331949号公报中，对于各个升温阶段的温度范围和时间，并没有具体和经过实际验证的公开，没有走出构思的范围。这种现有技术的方法，为了依次使各个升温阶段的升温速度减速，即使晶片温度的过冲(overshoot)和面内温度不均匀能够改善，仍然存在使处理能力下降这样的问题。能提高处理能力，并能抑制总的热预算是RTP的最大优点，如果考虑这一点的话，那么，日本特开2000-331949号公报的方法并不令人满意。
发明内容
本发明是鉴于上述实际问题而提出的，其第一目的在于：提供一种绝缘膜形成方法，通过该方法，在形成绝缘膜时，不仅能抑制膜厚的增大，例如不使源极-漏极件的ON电流特性劣化，而且还能够抑制NBTI特性的劣化。第二目的在于：提供一种基板的处理方法，通过该方法，当在800℃以上的高温下处理基板时，不仅能可靠防止在升温过程中发生基板温度的过冲、以及基板中的扭曲或滑移，并且，还能够进行高处理能力的处理。
为了实现上述目的，本发明的第一观点提供一种绝缘膜形成方法，该方法包括：对被处理基板上的氧化膜实施等离子体氮化处理的氮化处理工序；以及
在667Pa以下的压力下对氮化处理后的被处理基板实施退火处理的退火处理工序。
于是，通过在被减压为667Pa以下的气氛条件下进行等离子体氮化处理后的所谓灯退火(Light Anneal)的退火处理，则能够防止膜厚的增大。此外，还能提高晶体管ON电流特性、操作速度。
所述减压下的退火处理优选是667Pa(5Torr)以下。此外，氧分压优选是13.33～133.3Pa(0.1～1.0Torr)，40～94Pa(0.3～0.7Torr)左右则更好。
退火时间优选设成5秒～40秒钟。
而且，退火处理本身也优选是通过急剧的尖峰形状的退火进行下面的加热工序。即，优选是将退火处理分为第一退火处理工序和其后继续进行的第二退火处理工序，第一退火处理工序的退火温度为600℃～700℃，退火时间为1～40秒，第二退火处理工序的退火温度为950℃～1150℃，退火时间为5～60秒。
此外，所述第二退火处理工序的时间优选为10～40秒。
而且，还包括以第一升温速率将被处理基板加热至所述第一退火处理工序的退火温度600℃～700℃的第一升温工序；
以第二升温速率将被处理基板从所述第一退火处理工序的退火温度600℃～700℃加热至比所述第二退火处理工序的退火温度950℃～1150℃低的中间温度的第二升温工序；以及
以第三升温速率将被处理基板从所述中间温度加热至所述第二退火处理工序的退火温度950℃～1150℃的第三升温工序，
所述中间温度KM是满足下面的关系式而规定的温度：
3≤(K2-KM)/Y≤7
(其中，K2表示第二退火处理工序的退火温度，Y表示第三升温速率中每秒的升温幅度)，并且，所述第二升温速率优选比所述第三升温度速率大。
所述第三升温速率优选为所述第一升温速率以上。此外，所述第二升温速率优选为40℃/秒～60℃/秒。所述第三升温速率优选为15℃/秒～30℃/秒。所述第一升温速率优选为5℃/秒～15℃/秒。
而且，对于也可称作退火处理的前处理的等离子体氮化处理，优选通过使用形成有多个透孔的平板天线的微波等离子体来进行等离子体氮化处理。这样，不仅可以进一步抑制等离子体氮化处理时的损伤，而且还能够使其后的退火处理成为更弱的退火处理。
此外，所述氧化膜优选通过热氧化或者等离子体氧化而形成。此外，被所述等离子体氮化处理后的被处理基板优选不要暴露在大气中，而是在减压的气体氛围中被搬入进行退火处理的退火装置，从而进行退火处理。
此外，本发明的第二观点提供一种计算机可读取的存储介质，其是存储有在计算机上运行的软件的计算机可读取的存储介质，包含用来使绝缘膜形成方法中的退火处理在退火装置中运行的软件，该绝缘膜形成方法包括：
对被处理基板上的氧化膜实施等离子体氮化处理的氮化处理工序；以及
在667Pa以下的压力下对氮化处理后的被处理基板实施退火处理的退火处理工序。
此外，本发明的第三观点提供一种基板处理方法，该方法包括：
在基板处理装置的处理腔室内，以第一升温速率将被处理基板加热至被处理基板的辐射率变为最大的第一温度的第一升温工序；
以第二升温速率将被处理基板从所述第一温度加热至比热处理温度低的第二温度的第二升温度工序；以及
以第三升温速率将被处理基板从所述第二温度加热至达到所述热处理温度的第三升温工序，
所述热处理温度为800℃以上的温度，所述第二温度X是满足下面的关系式而规定的温度：
3≤(T-X)/Y≤7
(其中，T表示热处理温度，Y表示第三升温速率中每秒的升温幅度)，并且，
所述第二升温速率优选比所述第三升温度速率大。
在上述第三观点中，所述第三升温速率优选为所述第一升温速率以上。此外，所述第二升温速率优选为40℃/秒～60℃/秒。所述第三升温速率优选为15℃/秒～30℃/秒。此外，所述第一升温速率优选为5℃/秒～15℃/秒。所述热处理温度优选为800℃～1100℃。此外，被处理基板优选为硅基板，所述第一温度为600℃～700℃。所述基板处理装置优选为RTP装置。此外，处理压力优选为106.66Pa以上101325Pa以下。
本发明的第四观点提供一种软件，该软件是在计算机上运行的软件，该软件在运行时，控制所述基板处理装置以实施基板处理方法，该基板处理方法包括：
在基板处理装置的处理腔室内，以第一升温速率将被处理基板加热至被处理基板的辐射率变为最大的第一温度的第一升温工序；
以第二升温速率将被处理基板从所述第一温度加热至达到比热处理温度低的第二温度的第二升温度工序；以及
以第三升温速率将被处理基板从所述第二温度加热至达到所述热处理温度的第三升温工序，
所述热处理温度是800℃以上的温度，所述第二温度X是满足下面的关系式而规定的温度：
3≤(T-X)/Y≤7
(其中，T表示热处理温度，Y表示第三升温速率中每秒的升温幅度)，并且，
所述第二升温速率比所述第三升温度速率大。
本发明的第五观点提供一种计算机可读取的存储介质，其是一种存储有在计算机上运行的软件的计算机可读取的存储介质，所述软件在运行时，控制所述基板处理装置以实施基板处理方法，该基板处理方法包括：
在基板处理装置的处理腔室内，以第一升温速率将被处理基板加热至被处理基板的辐射率变为最大的第一温度的第一升温工序；
以第二升温速率将被处理基板从所述第一温度加热至达到比热处理温度低的第二温度的第二升温度工序；以及
以第三升温速率将被处理基板从所述第二温度加热至达到所述热处理温度的第三升温工序，
所述热处理温度是800℃以上的温度，所述第二温度X是满足下面的关系式而规定的温度：
3≤(T-X)/Y≤7
(其中，T表示热处理温度，Y表示第三升温速率中每秒的升温幅度)，并且，
所述第二升温速率比所述第三升温度速率大。
本发明的第六观点提供一种基板处理装置，其特征在于，该装置包括：用来收容被处理基板的处理容器；
在所述处理容器内加热被处理基板的加热单元；以及
控制部，其中，该控制部用来控制实施基板处理方法，该基板处理方法包括：在所述处理容器内，以第一升温速率将被处理基板加热至被处理基板的辐射率变为最大的第一温度的第一升温工序；以第二升温速率将被处理基板从所述第一温度加热至达到比热处理温度低的第二温度的第二升温度工序；以及以第三升温速率将被处理基板从所述第二温度加热至达到所述热处理温度的第三升温工序，所述热处理温度为800℃以上的温度，所述第二温度X是满足下面的关系式而规定的温度：
3≤(T-X)/Y≤7
(其中，T表示热处理温度，Y表示第三升温速率中每秒的升温幅度)，并且，
所述第二升温速率比所述第三升温度速率大。
根据本发明的绝缘膜形成方法，不仅能够抑制膜厚的增大，不会使ON电流特性劣化，而且还能够抑制NBTI特性的劣化。
此外，根据本发明的基板处理方法，在包括将被处理基板升温至被处理基板的辐射率变为最大的第一温度的第一升温工序、将被处理基板从所述第一温度升温至达到比热处理温度低的第二温度的第二升温度工序、将被处理基板从所述第二温度升温至达到所述热处理温度的第三升温工序的基板处理方法中，通过使第二升温工序的升温速率大于第三升温工序的升温速率，不仅能够提高处理能力，同时还能够抑制急剧升温所导致的过冲和基板面内温度的不均匀，也能够减少滑移等缺陷。通过包括升温速率高的第二升温工序，则能够实现高处理能力，因此，可以抑制总的热预算，也能够适应微细化程度越来越高的设计规则。
附图说明
图1是用来实施本实施方式所涉及的方法的等离子体处理装置的纵剖面的说明图。
图2是用来实施本实施方式所涉及的方法的退火装置的纵剖面的说明图。
图3是搭载有用来实施实施方式所涉及的绝缘膜形成方法的等离子体处理装置和退火装置的多腔式处理系统的结构概图。
图4是表示实施方式所涉及的退火处理的顺序的说明图。
图5是表示关于根据实施方式所形成的绝缘膜的退火时间和ON电流特性之间的关系的坐标图。
图6是表示关于根据实施方式所形成的绝缘膜的退火时间和互导之间的关系的坐标图。
图7是表示关于根据实施方式所形成的绝缘膜的退火时间和膜厚的关系的坐标图。
图8是表示关于根据实施方式所形成的绝缘膜的退火温度和ON电流特性的坐标图。
图9是表示关于根据实施方式所形成的绝缘膜的膜厚和ON电流特性的关系的坐标图。
图10是表示关于根据实施方式所形成的绝缘膜的膜厚和互导之间的关系的坐标图。
图11是表示其他实施方式所涉及的退火处理的顺序的说明图。
图12是表示关于根据其他的实施方式所形成的绝缘膜的ON电流特性坐标图。
图13是表示根据其他的实施方式所形成的绝缘膜的互导特性的坐标图。
图14是用来说明作为基板处理方法的一个实施方式的热处理方法的顺序的流程图。
图15是表示热处理装置的概略构造的剖面图。
图16是表示晶片温度的时效变化的示意图。
图17是表示在热处理温度附近的晶片温度曲线图。
图18是表示实施例中热处理后的缝隙的图片。
图19是表示比较例中热处理后的缝隙的图片。
图20是表示有无使用喷淋板(Shower Plate)和氮化速率之间的关系的坐标图。
图21是表示有无使用喷淋板和等离子体的离子能量的关系的坐标图。
图22是表示用XPS分析不使用喷淋板而形成的氮氧化硅膜中的Si-O键以及Si-N键的分布的结果坐标图。
图23是表示用XPS分析使用喷淋板而形成的氮氧化硅膜中的Si-O键以及Si-N键的分布的结果坐标图。
具体实施方式
下面，对本发明的实施方式进行说明。图1表示用来实施本实施方式所涉及的栅极绝缘膜的形成方法的等离子体处理装置1的纵剖面，该等离子体处理装置1具备例如铝制成的上部开口的有底圆筒状的处理容器2。处理容器2被接地。在该处理容器2的底部设置有用来载放作为基板例如晶片W的作为载放台的基座3。该基座3例如使用氮化铝制成，在其内部设置有加热器4a。加热器4a可以使用电阻体构成，其利用设在处理容器2外部的交流电源4所供给的电力而发热，从而能够将基座3上的晶片加热至规定的温度。
在处理容器2的底部设置有用来利用真空泵等排气装置11而排出处理容器2内的空气的排气管12。在处理容器2的侧壁上设置有用来将来自处理气体供给源的处理气体供给处理容器2内的气体导入部13。在本实施方式中，作为处理气体供给源而准备氩气供给源15、氮气供给源16，它们通过各个阀15a、16a、质量流量控制器15b、16b以及阀15c、16c而与气体导入部13连接。
在处理容器2的上部开口，通过用来确保气密性的O形环等密封材料14而设置有例如由石英玻璃等电介质构成的透过窗20。也可以取代石英玻璃而使用其它的介质材料，例如AlN、Al2O3、蓝宝石、SiN、陶瓷。利用该透过窗20而在处理容器2内形成处理空间(S1、S2)。透过窗20的平面形状为圆形，但也可以是多边形(角形)。
在透过窗20的上方设置有天线部件，例如设置圆板状的缝隙天线30，而且，在该缝隙天线30的上面设置有用来覆盖由电介质构成的慢波板(slow wave plate)31、慢波板31的铝等金属制成的天线罩32。在天线罩32上设置有对透过窗20、缝隙天线30等进行冷却的冷却部。缝隙天线30由具有导电性的材质例如铜制的薄圆板构成，表面被镀金或镀银。在缝隙天线30上形成有作为透孔的多个狭缝33，它们以旋涡状和同心圆状排列而形成，构成所谓的径向线缝隙天线。透孔的形状本身并非局限于上述的狭缝形状，它可以适用各种形状的孔。
在缝隙天线30的中心配置并连接有采用具有导电性的材质例如金属构成的杆状的内导体35a。因其端部34形成广口形状(喇叭状)，因此，内导体35a能够有效并且均匀地传播微波。内导体35a和在其外侧形成的外导体35b构成同轴波导管35，该内导体35a与缝隙天线30通电。在微波供给装置36中产生的如2.45GHz的微波通过矩形波导管38、负载匹配器37、同轴波导管35、慢波板31而向缝隙天线30传播，从缝隙天线30通过透过窗20而导入处理容器2内。利用它的能量在处理容器2内的透过窗20的下面形成电磁场，均匀地对通过气体导入部13而被供给处理容器2内的处理气体进行等离子体化，并对基座3上的晶片W实施均匀的等离子体处理，例如等离子体氮化处理。
在气体导入部13下方的处理容器2的内壁表面设置有石英衬管42，这样，在处理容器2内生成等离子体时，可防止因溅射而从处理容器2的内壁表面发生金属污染。
在透过窗20和基座3之间配备具有多个贯通孔43的喷淋板44，等离子体处理空间被该喷淋板44划分为上部空间S1和下部空间S2。喷淋板44被配置在气体导入部13的下方，并被石英衬管42所支承。作为贯通孔43，在本实施方式中，例如作为直径为10mm的贯通孔43，在处理直径为300mm的晶片W的装置中配备949个，在处理直径为200mm的晶片W的装置中则配备626个。通过配备喷淋板44，这样不仅能够降低等离子体的离子能量，减少对晶片W上的基底膜等的损伤，同时，还能够对氧化硅膜(SiO2)进行氮化处理而形成氮化膜(SiON)。
在处理容器2的侧壁5上设有用来搬入搬出晶片W的闸阀G。
具有上述构造的等离子体装置1被控制装置71所控制。控制装置71具有中央处理装置72、支撑电路73以及包括相关控制软件的存储介质74。该控制装置71控制从气体导入部13导入的气体的供给、停止、流量调整、加热器4a的温度调节、排气装置11的排气以及微波供给装置36等，并进行在等离子体处理装置1中实施等离子体处理的各个工序中所必要的控制。
控制装置71的中央处理装置72可以使用通用计算机的处理器。存储介质74可以使用例如RAM、ROM、软盘、硬盘等各种形式的存储介质。此外，支撑电路73与用来利用各种方法支撑处理器的中央处理装置72连接。
等离子体处理装置1具有以上的结构，利用其他的氧化处理装置对在表面形成有氧化硅膜的晶片W进行等离子体氮化处理。关于氧化膜本身，本发明对于在例如水蒸气的气体条件下并且在900℃～1100℃下进行热处理而形成的所谓热氧化膜和使用等离子体处理装置而氧化处理的等离子体氧化膜等各种各样的氧化膜都能适用。在这种情况下，通过使用微波的等离子体氧化处理所形成的氧化膜是使用与所述等离子体处理装置1同样的装置，与氧气一同对氩和氪、氦等稀有气体进行等离子体化，然后利用氧自由基进行氧化处理而形成的，能够形成损伤小的氧化膜。因此，通过组合进行后述的实施方式中使用微波的等离子体氮化处理和二段退火处理，则可以形成极佳的绝缘膜。
在进行等离子体氮化处理时，在处理容器2内的基座3上载放晶片W，从气体导入部13将规定的处理气体例如氩气/氮气的混合气体向处理容器2内供给，同时，从排气管12进行排气，从而将处理空间S内设定为规定的压力。接着，利用加热器4a将晶片W加热至规定的温度，并利用微波供给装置36生成微波，通过对处理容器2内的所述处理气体进行等离子体化，于是对晶片W上的氧化硅膜实施等离子体氮化处理。而且，利用从经过缝隙天线30的微波的能量在透过窗20下面的处理空间S内产生电磁场，并对处理气体等离子体化，因此，利用0.7eV～2.0eV的低电子温度，优选在晶片附近0.7eV～1eV，以及1010～1013cm-3的高密度等离子体，则可以进行对基底膜损伤小的均匀的等离子体氮化处理。
关于等离子体氮化处理的条件，例如，处理空间S内的压力为1～50Pa，优选为7～12Pa，晶片W的温度为100℃～400℃，优选为200℃～400℃，微波供给装置36的输出功率为500～5000W，优选为1000～2000W。此外，在使用等离子体处理装置1的等离子体氮化处理中，也可以取代氩气而使用氪、氦等稀有气体，也可以取代氮气而使用氨气等。
下面，对用来实施本发明的实施方式所涉及的退火处理的退火装置进行说明。在本发明中，退火处理可以使用各种退火装置，例如可以使用图2所示的灯退火方式的退火装置51。
该退火装置51在处理容器52的内部上方水平架起透明的石英玻璃板53，在盖部52a和石英玻璃板53之间的空间配置有作为加热源的灯54。灯54利用电源54a的供电而工作，从而将处理容器52内的晶片W加热至规定的温度。在处理容器52的底部形成有与排气装置55相通的排气口56。在处理容器2侧壁中的石英玻璃板53的下方设置有气体供给口57。在处理容器52的侧壁上设置有晶片W搬入搬出用的闸阀G。
在气体供给口57与作为处理气体供给源的氮气供给源58、氧气供给源59连接，通过各个阀58a、59a、质量流量控制器58b、59b以及阀58c、59c，而能够向处理容器52内供给规定流量的氮气和氧气。晶片W被载放于设置在处理容器2底部的支承销60上。
具有上述构造的退火装置51被控制装置61所控制。控制装置61具有中央处理装置62、支撑电路63以及包括相关控制软件的存储介质64。该控制装置61例如控制氮气供给源58、氧气供给源59的各个阀58a、59a、质量流量控制器58b、59b、阀58c、59c，从而控制来自气体供给口57的气体的供给、停止、流量调整、调节灯54的加热温度、利用排气装置55实施处理容器2内的排气等，从而进行在退火装置51中实施退火处理的各个工序中所必要的控制。
控制装置61的中央处理装置62可以使用通用计算机的处理器。存储介质64可以使用例如RAM、ROM、软盘、硬盘等各种形式的存储介质。支撑电路63与用来通过各种方法支撑处理器的中央处理装置62连接。此外，该控制装置61也可以与控制等离子体处理装置1的控制装置71共享。
在所涉及的退火装置51中，对等离子体氮化处理后的晶片W进行退火处理。作为处理条件，例如从气体供给口57供给N2/O2的混合气体，处理容器2内被减压至例如133Pa(1Torr)左右，晶片W被加热至1000℃左右。此外，其他的处理气体至少是含氧的气体，为了降低氧分压，例如可以利用氮气对其进行稀释后使用。还可以添加使用氩、氢。此外，也可以取代氮气而利用Ar气体等惰性气体进行稀释。
如图3所示，所述等离子体处理装置1、退火装置51被搭载在多腔式的处理系统100中。该处理系统100具有2台等离子体处理装置1和2台退火装置51。当然，也可以各配备1台等离子体处理装置1、退火装置51，除此之外也可以组装其他的处理装置。
这些等离子体处理装置1、退火装置51分别与平面形状为六边形的晶片搬送室105的4个边对应而设。此外，在晶片搬送室105的其他2个边上分别设置有真空交换室106、107。在这些真空交换室106、107与晶片搬送室105相对的一侧设置有晶片搬入搬出室108，在晶片搬入搬出室108与真空交换室106、107相对的一侧设置安装有能够收容晶片W的3个晶圆搬运盒(FOUP)F的端口109、110、111。
如图3所示，等离子体处理装置1、退火装置51以及真空交换室106、107通过闸阀G与晶片搬送室105的各边连接，它们通过打开各个闸阀G而与晶片搬送室105连通，通过合上各个闸阀G而与晶片搬送室105隔断。此外，在真空交换室106、107与晶片搬入搬出室108连接的部分也设置有闸阀G，真空交换室106、107通过打开闸阀G而与晶片搬入搬运出室108连通，通过合上这些闸阀而与晶片搬入搬出室108隔断。
在晶片搬送室105内设置有用来朝着等离子体处理装置1、退火装置51以及真空交换室106、107搬入搬出作为被处理体的晶片W的晶片搬送装置112。该晶片搬送装置112被附设在晶片搬送室105的大致中央位置，并且具有在可旋转伸缩的旋转、伸缩部113的顶端保持晶片W的2个叶片114a、114b。这2个叶片114a、114b以相互朝着相反方向的方式被安装在旋转、伸缩部113上。此外，该晶片搬送室105内被保持在规定的真空度。
在晶片搬入搬出室108的顶部设置有HEPA过滤器(图中未示)，通过该HEPA过滤器的清洁空气以下流式被供给晶片搬入搬出室108内，这样就在大气压的清洁空气中进行晶片W的搬入搬出。在晶片搬入搬出室108的晶圆搬运盒F安装用的3个端口109、110、111处分别设置挡板(图中未示)，收容有晶片W的晶圆搬运盒或空的晶圆搬运盒直接被安装在这些端口109、110、111处，在安装时，卸下挡板以防止外界空气侵入，同时与晶片搬入搬出室108连通。此外，在晶片搬入搬出室108的侧面上设置有校准腔室115，在此处进行晶片W的校准。
在晶片搬入搬出室108内设置有用来朝着晶圆搬运盒F搬入搬出晶片W以及朝着真空交换室106、107搬入搬出晶片W的晶片搬送装置116。该晶片搬送装置116具有多关节臂构造，能够沿着晶圆搬运盒F的排列方向在轨道118上滑行，将晶片W载放在其顶端的手(hand)117上，然后进行搬送。
处理系统100的各个构成部分被包括控制装置61以及控制装置71的控制部81所控制。
在这种处理系统100中，首先，利用被保持在大气压的清洁空气中的晶片搬入搬出室108内的晶片搬送装置116从任一个晶圆搬运盒F中取出一枚晶片W，然后搬入校准腔室115，进行晶片W的定位。接着，晶片W被搬入真空交换室106、107中的任何一个，使该真空交换室抽真空之后，利用晶片搬送室105内的晶片搬送装置112，该真空交换室内的晶片W被取出，该晶片W被搬入等离子体处理装置1中，从而进行规定的等离子体氮化处理。
被实施等离子体氮化处理的晶片W利用晶片搬送室105内的晶片搬送装置112从等离子体处理装置1中被搬出，在返回晶片搬送室105内之后，被晶片搬送装置112搬入退火装置51内，从而进行后述实施方式所涉及的退火处理。因此，从进行等离子体氮化处理的等离子体处理装置1到进行退火处理的退火装置51的搬送是未暴露在空气中，而是在减压空气中进行的，从而能够连续进行等离子体氮化处理以及之后的退火处理。被退火处理之后的晶片W通过晶片搬送装置112被搬入真空交换室106、107中的任何一个。该真空交换室被返回大气压之后，利用晶片搬入搬出室108内的晶片搬送装置116，该真空交换室内的晶片W被取出，然后，被收容在晶圆搬运盒F中的任意一个之中。该操作至少是对1枚以上例如1批晶片W而进行的，于是，一套处理结束。
下面，对本实施方式所涉及的绝缘膜的形成方法进行说明。首先，使用已经阐述的等离子体装置1，对晶片W上的氧化硅膜实施等离子体氮化处理，从而形成SiON膜。接着，该等离子体氮化处理结束的晶片W被搬入退火装置51的处理容器52内，并被载放在支承销60上。
接着，从排气口56进行排气，规定的处理气体从处理气体供给源被供给处理容器52内。在本实施方式中，氮气/氧气的混合气体按照规定的流量被供给，此时的氧分压为66.7Pa(0.5Torr)，优选为13.3Pa～93.3Pa的氧分压，使处理容器51内的压力保持在667Pa(5Torr)，优选保持在66.7Pa～933.2Pa，然后，进行退火处理，这样就能形成没有出现绝缘膜的增膜，ON电流特性(Ion)、互导(Gm：漏极电流的变化与栅极电压的变化的比例)优质的栅极绝缘膜。
下面，对退火温度、退火时间进行详细的说明。在本实施方式中，按照图4所示的顺序进行热处理。即，首先，在T0～T1(第一升温工序)中，使晶片W的温度升温至退火温度K1之后，在T1～T2中，第一退火处理工序使晶片W的温度保持在退火温度K1。此时，T1～T2的区间为1～60秒，优选20～40秒，退火温度K1优选为600℃～700℃。接着，在T2～T3(第二升温工序)的区间，使晶片W升温至退火温度K2。在本实施方式中，T2～T3区间的升温速率为100℃/秒。
退火温度K2优选为950℃～1150℃。接着，在T3～T4区间实施保持为该退火温度K2的第二退火处理工序。T3～T4为1～40秒，优选为5～30秒，在进行退火处理时，如果连续升温至1000℃，那么，就会发生晶片W的扭曲和滑移等热预算的损失，因此，如前所述，在第一退火处理工序中进行低温退火，在第二退火处理工序中进行高温退火，这样就能进行良好的退火处理。
如果第二退火处理工序结束，那么，首先，在T4～T5(第一降温工序)区间将晶片W的温度急速降至例如600℃。然后，在T5以后，平稳地使其降温(第二降温工序)。
下面，表示发明人实际进行的退火处理的结果(根据实施方式所形成的氮氧化膜的特性)。此时的氧分压为66.75Pa(0.5Torr)，第二退火处理工序中的退火温度(K2)为1050℃。首先，在图5中，表示制成以所述氮氧化膜用作栅极绝缘膜的晶体管时的退火时间和ON电流特性(Ion)的关系。据此可知，第二退火处理工序中的退火时间(T3～T4)优选为5秒～60秒，更优选为10秒～40秒，当退火时间为20秒时，ON电流特性(Ion)大致保持在最佳的状态。
如果观察退火时间和互导(Gm：漏极电流的变化与栅极电压的变化的比例)的关系则会得知，如图6所示，第二退火处理工序中的退火时间(T3～T4)优选为5秒～60秒，更优选为20秒～40秒，当其为20秒时，Gm大体保持在最佳的状态。
如果观察退火时间和膜厚(EOT：氧化膜换算膜厚)的关系则可以得知，如图7所示，第二退火处理工序中的退火时间(T3～T4)优选为60秒以下，进一步讲，当达到5秒～45秒时，EOT变为容许范围内的12～13埃(angstrom)，从而能够获得理想的结果。
下面，保持氧分压、氮气/氧气的流量不变，将第二退火处理工序中的退火时间(T3～T4)设定为30秒，在图8中表示改变退火温度(K2)时ON电流特性的变化。据此可知，退火温度(K2)优选为900℃～1200℃，更优选为1050℃～1150℃则，在1100℃～1150℃之间ON电流特性大体保持在最佳的状态。
在图9中表示以上的退火温度为1050℃、1100℃以及第二退火处理工序中的退火时间(T3～T4)为0、10、20、30、45秒的处理结果的EOT和ON电流特性。在图9中，各个三角形、四边形等标志点括号内的数字表示第二退火处理工序中的退火时间。即，例如(5)表示退火5秒钟。此外，三角形和四边形表示改变等离子体氮化处理时的条件，对于其后的退火处理，都依据本发明的实施方式进行。对于实施方式A，等离子体氮化处理时的离子能量为3eV，退火温度为1100℃，对于实施方式B，等离子体氮化处理时的离子能量为5eV，退火温度为1050℃。两者在等离子体氮化处理后的氮浓度均控制为10.0原子％。这样，第二退火处理工序中的退火时间(T3～T4)为10秒～30秒之间，能够将膜厚控制在1.2nm以下，而且，ON电流特性能够实现在任意一种情况下都比只有氧化膜的情况高的数值。
此外，当退火温度为1050℃、1100℃时，第二退火处理工序中的退火时间(T3～T4)都是10秒以上，ON电流特性(Ion)均能获得比热氧化膜(在水蒸气中通过热处理所形成的氧化膜)好的结果。此外，退火温度优选为950℃～1150℃，而第二退火处理工序中的退火时间(T3～T4)优选为5～60秒。通过退火处理可以使EOT变得更薄。当EOT为1.2nm以下时，第二退火处理工序中的退火时间(T3～T4)优选为10秒～60秒。
在对硅基板上的氧化膜进行氮化处理的情况下，在氧化膜和基板的Si的界面，氮被扩散而发生损伤，但是如本发明所述，在氮化处理之后，在低温退火和高温退火两个步骤中，通过实施高温、短时间的退火处理，这样，在氧化膜和Si的界面中被再次氧化，该损伤恢复，由此，形成良好的界面。
下面，如果观察EOT和Gm特性，则如图10所示，在1100℃的退火(实施方式A)中，Gm变得比氧化膜差，在1050℃的退火(实施方式B)中，第二退火处理工序中的退火时间(T3～T4)为10秒以上，能够获得良好的结果。因此，如果EOT为1.2nm以下，那么，在第二退火处理工序中的退火温度K2为1100℃以下的条件下进行，退火时间(T3～T4)优选为10秒以上。退火温度K2更优选为1050℃以下。这样，通过氧化膜和硅界面的再氧化，界面得到改善。膜厚为1.2nm以下，退火时间(T3～T4)为10秒～30秒时，Gm可实现高达700“μsec”这样的值(实施方式B)。
此外，后面将详细地说明其他的实施方式，但是，也可分成升温速率不同的两个步骤以上来实施T2～T3间的升温。具体地讲，如图11中的图例所示，在从第一退火处理工序的退火温度K1达到比第二退火处理工序的退火温度K2低的中间KM的T2～T6区间(第二升温工序的前升温期)，以第二升温速率使晶片W升温，而且，在从中间温度KM达到退火温度K2的T6～T3区间(第二升温工序的后升温度期)，以比第二升温速率慢的第三升温速率进行升温。
此处，中间温度KM是满足下面的关系式而规定的温度：
3≤(K2-KM)/Y≤7
(其中，Y表示第三升温速率中每1秒的升温幅度)
在上述关系式中，如果(K2-KM)/Y未满3，由于第二升温工序的后升温期的时间因与其升温速率的关系而过短，那么就会产生过冲，在晶片W上产生扭曲和滑移的可能性增大，因此不理想。相反，在上述关系式中，如果(K2-KM)/Y超过7，由于第二升温工序的后升温期的时间因与其升温速率的关系而过长，使处理能力下降，因此也不理想。鉴于以上这些理由，中间温度KM优选是作为热处理温度的第二退火处理工序中的退火温度K2的85％～95％的温度。
在这种情况下，使第二升温工序的前升温期中的第二升温速率比第二升温工序的后升温期中的第三升温速率高。其原因在于，在第二升温工序的前升温期中，主要从提高处理能力的观点来看，最好尽量提高升温速率。但是，如果以高升温速率升温至退火温度K2，那么就会发生过冲，或者由于急剧的温度变化，晶片W面内的加热速度变得不均匀，热应力(应变)作用在晶片W上，从而发生扭曲或结晶缺陷这样的滑移。因此，在第二升温工序的前升温期之后，通过设置比其升温速率低的第二升温工序的后升温期，使得这样不仅可以防止过冲，还可以使晶片W面内的加热速度均匀，从而防止晶片W发生扭曲和滑移。
此外，第二升温工序前升温期中的第二升温速率优选为T0～T1(第一升温工序)中的第一升温速率以上。虽然在第一升温工序中升温至600℃～700℃，但是，如果达到这个温度，那么在晶片W上就容易发生扭曲。因此，如果第一升温工序中的第一升温速率过高，那么，晶片W面内的加热速度就会变得不均匀，从而导致晶片W发生扭曲、滑移等。
因此，第一升温工序中的第一升温度速率是第二升温工序的后升温期中的第三升温速率以下，优选在步骤3的升温工序中设定为最低。
如上所述，这样来设定第一升温工序、第二升温工序的前升温期、第二升温工序的后升温期的升温速率，第二升温度工序的前升温期(第二升温速率)＞第二升温工序的后升温期(第三升温速率)≥第一升温工序(第一升温速率)，从提高处理能力，抑制热预算，同时防止过冲和晶片W的扭曲、滑移等观点来看，这种设置方式最佳。具体地的情况是，例如，优选是第二升温工序的前升温期中的第二升温速率为40℃～60℃/秒，第二升温工序的后升温期中的第三升温速率为15℃～30℃/秒，第一升温工序中的第一升温速率为5℃～15℃/秒。
图12以及图13是通过包括以该氮氧化膜作为栅极绝缘膜的晶体管的ON电流特性(Ion)以及Gm的测定结果来比较对氮氧化膜实施图4所示的第二步骤升温的退火时和实施图11所示的第三步骤升温的退火时的示意图。此外，图12的ON电流特性(Ion)是根据氧化膜的值而使之标准化的数值。
在本试验中，首先，使用与图1所示的相同的等离子体处理装置1，对通过WVG(Water Vapor Generation)热氧化处理在晶片W的表面形成1nm膜厚的氧化硅膜SiO2进行等离子体氮化处理，从而形成氮氧化硅膜SiON。关于此时的等离子体氮化处理的条件，按照流量比Ar/N2＝1000/40mL/min(sccm)将作为处理气体的Ar和N2导入处理容器2内，微波功率为1.5kW，处理容器2内的压力设定为6.7Pa(50mTorr)，处理温度设定为400℃。
下面，使用与图2所示的相同的退火装置51，对形成有氮氧化硅膜SiON的晶片W进行退火处理，热处理温度(退火温度K2)为1000℃，处理压力为133.3Pa(1Torr)，按照流量比O2/N2＝1/1L/min(slm)，将作为处理气体的O2和N2导入处理容器52内，退火时间共计20秒。
在图12以及图13中，在“第二步骤”中，以规定的升温速率用30秒钟的时间升温至700℃(退火温度K1)，并保持700℃的温度40秒钟，之后，以50℃/秒的升温速率用6秒钟的时间不间断地升温至1000℃(退火温度K2：热处理温度)，并保持1000℃的温度20秒钟，通过这种方式来实施退火。
在“第三步骤”中，以规定的升温速率用30秒钟的时间升温至700℃(退火温度K1)，并保持700℃的温度40秒钟。另外，此时，升温时间和保持时间的合计时间只要是70秒钟即可。之后，以50℃/秒的升温速率用4秒钟的时间升温至900℃(退火温度KM：中间温度)，之后，将升温速率减速为20℃/秒，用5秒钟的时间升温至1000℃，并保持1000℃的温度20秒钟，通过这种方式来实施退火。
如上所述，在氮化后以实施退火处理的SiON膜作为栅极绝缘膜来制成栅极电极，并调查晶体管的电特性。
如图12以及图13所示可以确认，与第二步骤升温的退火处理相比，第三步骤升温的退火处理中的Gm以及ON电流特性(Ion)两者都是较大的值，通过进行第三步骤升温的退火处理，则可以进一步改善半导体装置的电特性。
如上所述，根据本发明，在退火处理中，与现有技术的大气压下的退火相比，由于是在667Pa以下的压力下进行的退火处理，因此，可以将晶体管的栅极绝缘膜的膜厚控制得更薄，并控制NBTI特性的劣化，同时，晶体管的ON电流特性、Gm特性也能够得到提高。
图14是用来说明本发明所涉及的一例基板处理方法的热处理方法的概要流程图。本实施方式所涉及的热处理方法的特征在于，它是一种在基板处理装置的处理腔室内，在800℃以上的热处理温度下对被处理基板进行热处理的方法，在图14所示的5个步骤的工序中，具有步骤S1～步骤S3的3个步骤的升温过程。
在步骤S1的第一升温保持工序中，将被处理基板升温至被处理基板的辐射率变为最大的第一温度。此处，被处理基板的辐射率因被处理基板的种类和在其表面所形成的膜的种类等而各异，例如，如果是硅晶片，则在600℃左右为最大。因此，被处理基板为硅晶片时，第一升温保持工序(步骤S1)中的到达温度(第一温度)为600℃～700℃。此外，对于硅晶片以外的被处理基板，可以根据其辐射率来设定第一温度。此外，优选在到达第一温度之后，将其保持10～60秒钟直至被处理基板的温度变得稳定。
在步骤S2的第二升温工序中，将被处理基板从所述被处理基板的辐射率变为最大的温度(第一温度)升温至比热处理温度低的第二温度。此处，第二温度X是满足下面的关系式而规定的温度：
3≤(T-X)/Y≤7
(其中，T表示热处理温度，Y表示第三升温速率中每秒的升温温幅度)。
在上述关系式中，当(T-X)/Y未满3时，第三升温工序因与其升温速率的关系而过短，产生过冲，在晶片W上发生扭曲和滑移的可能性增大，因此不理想。反之，在上述关系式中，当(T-X)/Y超过7时，第三升温工序因与其升温速率的关系而过长，使处理能力下降，因此也不理想。从以上的理由可知，第二温度X优选是热处理温度T的85％～95％的温度。
在步骤S3的第三升温工序中，将被处理基板从第二温度升温至热处理温度。热处理温度只要是800℃以上的高温，并没有特别的限制，例如可以设定为800℃～1100℃左右，更优选设定为900℃～1100℃。因此，此时的第二温度可以设定为590℃～1010℃，更优选设定为690℃～1010℃。
下面，在步骤S4中，在所述热处理温度(例如800℃～1100℃)下，实施恒温的退火处理。接着，在步骤S5中，以规定的降温速率使被处理基板从所述热处理温度下降，于是，热处理结束。
在从上述第一升温工序至第三升温工序(步骤S1～步骤S3)中，第二升温工序(步骤S2)的升温速率比第三升温工序(步骤S3)的升温速率高。在第二升温工序(步骤S2)中，主要从提高处理能力的观点来看，优选尽量提高升温速率。但是，如果以高的升温速率升温至热处理温度，那么就会发生过冲，以及因急剧的温度变化被处理基板面内的加热速度变得不均匀，热应力(应变)作用在被处理基板上，从而发生扭曲和结晶缺陷这样的滑移。因此，在本实施方式中，在第二升温工序之后，通过设置升温速率比它更低的第三升温工序，则可以防止过冲，使被处理基板面内的加热速度均匀，防止被处理基板发生扭曲和滑移。
此外，第三升温工序的升温速率优选为第一升温工序的升温速率以上。在第一升温工序中，升温至被处理基板的辐射率变为最大的温度(第一温度)，但在到达该第一温度时，在被处理基板上容易发生扭曲。因此，如果第一升温工序中的升温度速率过高，那么，被处理基板面内的加热速度就变得不均匀，有时会在被处理基板上发生扭曲、滑移等。
因此，第一升温工序中的升温速率是第三升温工序的升温速率以下，优选是在第三步骤的升温工序中将其设定为最低。
如上所述，作为第一升温工序～第三升温工序的升温速率按照第二升温工序＞第三升温工序≥第一升温工序的关系进行设定，从提高处理能力，抑制热预算，同时防止过冲和被处理基板的扭曲、滑移等观点来看，这种设定方法最佳。具体地讲，例如，最好是第二升温工序的升温速率为40℃～60℃/秒，第三升温工序的升温速率为15℃～30℃/秒，第一升温工序中的升温速率为5℃～15℃/秒。
此外，本实施方式所涉及的热处理方法可以适用于在减压～常压的范围之内所进行的热处理，例如，处理压力优选为106.66Pa～101325Pa。
图15是能够实施本发明的一实施方式所涉及的基板处理方法的热处理装置的结构概图。该热处理装置200作为用来进行控制性好的短时间退火(RTA：Rapid Thermal Annealing)的RTP装置而构成，例如可用于在晶片W上形成的薄膜中掺杂杂质之后的800～1100℃左右的高温区域中的退火处理等。
在图15中，符号201是圆筒状的工序腔室，在该工序腔室201的下方设置有可装卸的下部发热元件202，此外，在工序腔室201的上方，与下部发热元件202相对而设置有可装卸的上部发热元件204。下部发热元件202具有在水冷套203的上面排列的多个作为加热单元的钨灯206。同样，上部发热元件204具有水冷套205、以及在其下面排列的多个作为加热单元的钨灯206。此外，灯并非局限于钨灯206，例如，也可以是卤素灯、Xe灯、水银灯、闪光灯等。于是，在工序腔室201内相向而配备的各个钨灯206与图中未示的电源连接，通过具有用来调节电源的供电量的控制部(工序控制器221)，这样就可以控制发热量。
在下部发热元件202和上部发热元件204之间设置有用来支承晶片W的支承部207。该支承部207具有在将晶片W在保持在工序腔室1内的处理空间中的状态下而支承其的晶片支承销207a、用来支承在处理过程中计测晶片W温度的热衬管208的衬管设置部207b。支承部207与图中未示的旋转机构连结，从而使整个支承部207围着垂直轴旋转。这样，在处理过程中，晶片W以规定速度旋转，从而实现热处理的均匀性。
在腔室201的下方配置有高温计(pyrometer)211，在热处理过程中，利用高温计211并通过端口211a及以及光纤211b来计测热衬管208的热线，这样，就能间接地把握晶片W的温度。此外，也可以直接计测晶片W的温度。
此外，在热衬管208的下方，在下部发热元件202和钨灯206之间配备有石英部件209，如图所示，所述端口211a被设置在该石英部件209上。此外，也可以配备有多个端口211a。
而且，在晶片W的上方，在上部发热元件204和钨灯206之间配备有石英部件210a。也可以按照围绕晶片W的方式，也在腔室201的内周面附设石英部件210b。
此外，用来支承并使晶片W升降的升降销(图中未示)贯通热衬管208而设，用于晶片W的搬入搬出。
在下部发热元件202和工序腔室201之间以及在上部发热元件204和工序腔室201之间分别设置有密封部件(图中未示)，这样工序腔室201内变成气密状态。
此外，在工序腔室201的侧部配备有与气体导入管212连接的气体供给源213，这样就能够将如N2气体、O2气体、Ar气体等气体导入工序腔室201的处理空间内。在工序腔室201的下部设置有排气管214，利用图中未示的排气装置而能够对工序腔室201内进行减压。
热处理装置200的各个构成部分与配备CPU的工序控制器221连接并被其控制。如前所述，工序控制器221与用户界面222连接，该用户界面222由工序管理者为管理热处理装置200而进行命令的输入操作等的键盘、以及可通过屏幕观察到热处理装置200的工作情况的显示器等构成的。
此外，工序控制器221与存储着方案的存储部223连接，该方案中记录有用来在工序处理器221的控制下实现在热处理装置200中实施的各种处理的控制程序(软件)和处理条件数据等。
根据需要，按照用户界面222发出的指令等，从存储部223中读取任意的方案并使其在工序控制器221中运行，这样，就能够在工序控制器221的控制下，在热处理装置200中实施预期的处理。例如，利用工序控制器221控制向设置在下部发热元件202和上部发热元件204中的各个钨灯206供电的供电量，这样就能够调节晶片W的加热速度和加热温度。此外，所述控制程序和处理条件数据等方案可以存储在例如CD-ROM、硬盘、软盘、优盘等计算机可读取的存储介质中，或者还可以从其它装置进行传送，例如通过专线进行随时传送，从而在线进行使用。
在采用上述方式构成的热处理装置200中，将晶片固定在工序腔室201内的晶片W支承部207上之后，形成气密的空间。接着，在工序控制器221的控制下，从图中未示的电源将规定的电力供给下部发热元件202以及上部发热元件204的各个钨灯206，并接通电源(开)，于是，各个钨灯206发热，产生的热通过石英部件209及石英部件210a到达晶片W，在基于方案的条件(升温速率、加热温度等)下，晶片W从上下急速被加热。在加热晶片W的同时，操作图中未示的排气装置，从排气管214进行排气，于是，腔室201内变成减压状态。
在热处理期间，利用图中未示的旋转机构使整个支承部207围着垂直轴旋转，即，使其例如以80rpm的旋转速度沿水平方向旋转，从而使晶片W旋转。其结果是，可以确保供给晶片W的供给热量的均匀性。
此外，在热处理过程中，利用高温计211计测热衬管208的温度，这样就能够间接地计测晶片W的温度。高温计211所测得的温度数据被反馈给工序控制器221，如果与方案中的设定温度之间有差别，那么就调节供给钨灯206的供电。
在热处理结束之后，关闭(关)下部发热元件202以及上部发热元件204的钨灯206，同时，氮气等清洗气体从图中未示的清洗口流入工序腔室201内，并从排气管214进行排气，使晶片W冷却之后将其搬出。
在采用上述构造的热处理装置200中，作为热处理工序的一个例子，例如可以采用图16所示的升温经过。
例如，在第一升温工序(步骤S1)中，在工序控制器221的控制下，用大约70秒钟的时间，大约10℃/秒的升温速度来加热晶片W，使晶片温度从常温升至700℃。以这种缓慢的升温速度，晶片W的辐射率达到最大，并且达到稳定的晶片温度700℃，这样就能防止发生晶片W的扭曲。
在第二升温工序(步骤S2)中，在工序控制器221的控制下，增加向各个钨灯206的供电，以50℃/秒的升温速率，大约用5秒的时间，从700℃高速升温至满足所述关系式3≤(T-X)/Y≤7(其中，T表示热处理温度，Y表示第三升温速率中每秒的升温幅度)而规定的第二温度，例如，当热处理温度为1050℃时，第二温度为比其低100℃的950℃。在第一升温工序中，由于被加热至晶片W的辐射率达到最大的温度，因此，在第二升温工序中，即使进行高速加热，也能避免晶片W的扭曲。这样不仅可以提高处理能力，同时，还能实现整个热预算的减少。
在第三升温工序(步骤S3)中，在工序控制器221的控制下，减少向钨灯206的电力供给，以20℃/秒的升温速率，大约用5秒的时间，使晶片温度从950℃大约升温100℃而达到热处理温度1050℃。这样，通过采用比第二升温工序(步骤S2)低的升温速率，这样不仅可以防止过冲，同时，还能使晶片面内的加热速度均匀，从而可以防止晶片W中的扭曲和滑移。
在恒温退火工序(步骤S4)中，在工序控制器221的控制下，调节向钨灯6的电力供给，在1050℃的一定温度(热处理温度)下实施约15秒钟的退火处理。之后，根据工序控制器221的指示，停止(断开)向各个钨灯206的电力供给，以规定的降温速率使其降温(降温工序：步骤S5)。
如上所述，通过实施第一升温工序至第三升温工序(步骤S1～步骤S3)，这样，不仅可以高精度地控制晶片W的升温温度，同时，还能够在高处理能力下进行处理。
下面，对确认本发明效果的试验结果进行说明。
使用与图15相同的热处理装置200，作为实施例，在与图16相同的条件下实施包括第一升温工序～第三升温工序的热处理。
换言之，以10℃/秒的速度用大约70秒钟实施达到700℃的第一升温工序，以50℃/秒的速度用大约5秒钟实施达到700℃～950℃的第二升温工序，以20℃/秒的速度用大约5秒钟实施达到950℃～1050℃的第三升温工序，从而使温度升至热处理温度1050℃。
另一方面，作为比较例，与实施例相同，以10℃/秒的速度用大约70秒钟实施达到700℃的第一升温工序，之后，实施包括以50℃/秒的升温速率用大约7秒钟使温度直线升至热处理温度1050℃的步骤2升温工序的热处理。
图17表示实施例以及比较例的热处理中的过冲(超过热处理温度1050℃的过剩升温)的测定结果。通过比较图17的实施例和比较例的升温曲线可知，在比较例中，过冲超过3℃，相反，在实施例中，过冲被控制在未满2℃。在实施例中，通过采用步骤3的升温工序，与比较例相比，晶片W的面内温度的均匀性更好，可以防止升温过程中晶片W的扭曲。与此相反，在比较例的步骤2的升温工序中，与实施例相比，扭曲大，而且有可能因晶片破裂或工序腔室内的部件破损而导致可靠性下降。
图18表示因上述实施例的热处理在晶片W中发生滑移的状态，图19表示因上述比较例的热处理在晶片W中发生滑移的状态，分别是利用X射线形貌术(X-ray topography)观察各个升降销的位置的结果。在图18以及图19中，箭头3所示的白色部分表示发生滑移的地方。通过比较图18和图19可知，在比较例(图19)中，表示滑移的白色部分从升降销位置呈线状延伸，相反，在实施例(图18)中，滑移仅在升降销位置可见，滑移已经得到控制。于是，通过实施本发明的三个步骤的升温工序，不仅可以抑制晶片W的缺陷，还可以提高用该晶片制造的半导体产品的原材料利用率和产品的可靠性。
图20～图23是在等离子体处理装置1中，配备具有贯通孔43的喷淋板44(参照图1，贯通孔43的直径为10mm)的情况下和未配备的情况下，测试对等离子体氮化处理的影响的试验数据。用作基极的氧化硅膜(SiO2膜)使用1nm的薄膜。
图20表示等离子体氮化处理的氮化速率。由图中可知，配备喷淋板44的情况与在相同的等离子体氮化处理条件下不配备喷淋板44的情况相比可知，等离子体氮化处理的氮化速率变小，膜厚的控制性好。
此外，图21表示在微波功率为2kW、Ar/N2＝1000/40mL/min(sccm)、处理温度为400℃的条件下改变处理压力，为使氮气浓度变为11％而设定处理时间，然后，进行等离子体氮化处理时离子能量的强度。在这种情况下，离子能量用等离子体电位(Vp)和漂移电位(Vf)的电位差(Vp-Vf)表示。由该图21可知，在使用喷淋板44的情况下，在氮化SiO2而形成Si3N4(此外，S-N键的键能量为3.5eV)方面，容易将所述电位差(Vp-Vf)控制在最佳的3～3.5eV左右，因此，被认为是理想的一种方式。
图22以及图23表示对通过等离子体氮化处理而形成的氮氧化硅膜中的Si-O键以及Si-N键分布进行XPS分析的结果。图22以及图23的横坐标表示膜的深度，纵坐标表示Si-O键以及Si-N键在膜中所占区域(Si-O键+Si-N键＝100％)。
图22是不使用喷淋板44，在微波功率为1.5kW、Ar/N2＝1000/40mL/min(sccm)、处理压力为126.7Pa(950mTorr)、处理温度为400℃的条件下进行等离子体氮化处理的结果，图23是使用喷淋板44，在微波功率为1.5kW、Ar/N2＝1000/40mL/min(sccm)、处理压力为6.7Pa(50mTorr)、处理温度为400℃的条件下进行等离子体氮化处理的结果。
通过比较图22和图23可以确认，通过使用喷淋板44，在氮氧化硅膜的表面形成高的Si-N键峰。通过使用喷淋板44，等离子体的离子能量变小，因此，氮无法深入扩散至膜中，表面附近的N浓度变高。于是，如果在绝缘膜的表面附近形成Si-N峰值，那么，除了可防止硼的穿透，而且，由于N未进入硅和氮氧化硅膜的界面中，因此，能将Si/SiO界面控制为平坦，增大Ion和Gm，提高晶体管等半导体装置的电特性。
如上所述，通过使用喷淋板44，即使在绝缘膜为薄膜的情况下，也能进行控制性好的等离子体氮化处理，从而能形成优质的氮氧化硅膜。通过在使用了喷淋板44的等离子体氮化处理后实施所述的退火处理，这样就能形成更加优质的绝缘膜。
以上阐述了本发明的实施方式，但是，本发明并非局限于上述实施方式。即，上述实施方式最终的目的是说明本发明的技术内容，本发明并非局限于这些具体例子中的解释，在本发明的宗旨和权利要求书中所述的范围之内，可以进行各种更改，然后进行实施。
例如，氮化处理中所使用的等离子体处理装置并非局限于使用缝隙天线30的图1的等离子体处理装置1，还可以使用电容耦合式等离子体处理装置、ICP等离子体处理装置、表面反射波等离子体处理装置、ECR等离子体处理装置、磁控管等离子体处理装置等。
再者，在图15中举RTP的热处理装置200为例进行了说明，但是，本发明的基板处理方法也能适用于在800℃以上的温度下对基板进行成膜等的处理、利用等离子体，同样在800℃以上的温度下进行CVD成膜等的处理。
在被处理基板是以液晶显示器(LED)为代表的平板显示器(FPD)用的玻璃基板或者化合物半导体基板等的情况下，也能适用本发明的技术范围。
工业上的可利用性
本发明可用于晶体管等各种半导体装置和FPD等的制造。

Claims (10)

1.一种绝缘膜形成方法，其特征在于，包括：
对被处理基板上的氧化膜实施等离子体氮化处理的氮化处理工序；以及
在667Pa以下的压力下对氮化处理后的被处理基板实施退火处理的退火处理工序，
所述等离子体氮化处理之后的被处理基板不暴露在大气中而是在减压的气体氛围中被搬入进行退火处理的退火装置中进行退火处理，
所述退火处理工序包括第一退火处理工序和在其后继续进行的第二退火处理工序，
所述第一退火处理工序在600℃～700℃的第一退火温度下进行，所述第二退火处理工序在950℃～1150℃的第二退火温度下进行，
从所述第一退火温度至所述第二退火温度的升温，在40～60℃/秒的第二升温速率和15～30℃/秒的第三升温速率下进行。
2.如权利要求1所述的绝缘膜形成方法，其特征在于：
所述第一退火处理工序的时间为1～60秒。
3.如权利要求1或2所述的绝缘膜形成方法，其特征在于：
至所述第一退火处理工序为止的升温速率为5℃/秒～15℃/秒。
4.如权利要求1所述的绝缘膜形成方法，其特征在于：
所述第二退火处理工序的时间为1～40秒。
5.如权利要求1所述的绝缘膜形成方法，其特征在于：
所述第二退火处理工序的至所述第二退火温度为止的升温速率在所述第一退火处理工序的至所述第一退火温度为止的升温速率以上。
6.如权利要求1所述的绝缘膜形成方法，其特征在于：
在对所述氧化膜实施等离子体氮化处理时，通过使用形成有多个透孔的平板天线的微波等离子体进行等离子体氮化处理。
7.如权利要求1所述的绝缘膜形成方法，其特征在于：
所述氧化膜通过热氧化或者等离子体氧化而形成。
8.一种绝缘膜形成方法，其特征在于，包括：
对被处理基板上的氧化膜实施等离子体氮化处理的氮化处理工序；以及
在667Pa以下的压力下对氮化处理后的被处理基板实施退火处理的退火处理工序，
所述等离子体氮化处理之后的被处理基板不暴露在大气中而是在减压的气体氛围中被搬入进行退火处理的退火装置中进行退火处理，
所述退火处理工序包括第一退火处理工序和在其后继续进行的第二退火处理工序，
所述第一退火处理工序在第一退火温度为600℃～700℃下进行，所述第二退火处理工序在第二退火温度为950℃～1150℃下进行，
所述第一退火处理工序具有以5℃/秒～15℃/秒的第一升温速率进行的第一升温工序，
所述第二退火处理工序具有以第二升温速率和第三升温速率进行的第二升温工序，
所述第二升温速率是以40℃/秒～60℃/秒升温至比所述第二退火温度950℃～1150℃低的作为规定温度的中间温度，所述第三升温速率是以15℃/秒～30℃/秒从所述中间温度升温至所述第二退火温度。
9.如权利要求8所述的绝缘膜形成方法，其特征在于：
所述第二退火处理工序的时间为1～40秒，所述第一退火处理工序的时间为1～60秒。
10.如权利要求8所述的绝缘膜形成方法，其特征在于：
所述氧化膜通过热氧化或者等离子体氧化而形成。
CN2010102634200A 2004-11-04 2005-11-02 绝缘膜形成方法 Expired - Fee Related CN101937844B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2004-320743 2004-11-04
JP2004320743 2004-11-04
JP2005251820A JP4877713B2 (ja) 2005-08-31 2005-08-31 基板処理方法
JP2005-251820 2005-08-31

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN2005800364562A Division CN101048858B (zh) 2004-11-04 2005-11-02 绝缘膜形成方法及基板处理方法

Publications (2)

Publication Number Publication Date
CN101937844A CN101937844A (zh) 2011-01-05
CN101937844B true CN101937844B (zh) 2012-06-13

Family

ID=36319204

Family Applications (2)

Application Number Title Priority Date Filing Date
CN2010102634200A Expired - Fee Related CN101937844B (zh) 2004-11-04 2005-11-02 绝缘膜形成方法
CN2005800364562A Expired - Fee Related CN101048858B (zh) 2004-11-04 2005-11-02 绝缘膜形成方法及基板处理方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2005800364562A Expired - Fee Related CN101048858B (zh) 2004-11-04 2005-11-02 绝缘膜形成方法及基板处理方法

Country Status (5)

Country Link
US (1) US7915179B2 (zh)
KR (2) KR101005953B1 (zh)
CN (2) CN101937844B (zh)
TW (1) TW200629373A (zh)
WO (1) WO2006049199A1 (zh)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7429538B2 (en) * 2005-06-27 2008-09-30 Applied Materials, Inc. Manufacturing method for two-step post nitridation annealing of plasma nitrided gate dielectric
RU2390883C1 (ru) * 2006-09-13 2010-05-27 Кэнон АНЕЛВА Корпорейшн Способ изготовления элемента с магниторезистивным эффектом и многокамерное устройство для изготовления элемента с магниторезистивным эффектом
TW200834730A (en) * 2006-09-29 2008-08-16 Tokyo Electron Ltd Method for forming silicon oxide film, plasma processing apparatus and storage medium
WO2008081723A1 (ja) * 2006-12-28 2008-07-10 Tokyo Electron Limited 絶縁膜の形成方法および半導体装置の製造方法
JP2008218490A (ja) * 2007-02-28 2008-09-18 Hitachi Kokusai Electric Inc 半導体装置の製造方法
US20080268603A1 (en) * 2007-04-30 2008-10-30 Hiroaki Niimi Transistor performance using a two-step damage anneal
JP2010177065A (ja) * 2009-01-30 2010-08-12 Tokyo Electron Ltd マイクロ波プラズマ処理装置、マイクロ波プラズマ処理装置用のスロット板付き誘電体板及びその製造方法
US20110189860A1 (en) * 2010-02-02 2011-08-04 Applied Materials, Inc. Methods for nitridation and oxidation
WO2012003139A1 (en) * 2010-06-30 2012-01-05 First Solar, Inc. High-temperature activation process
JP2012079785A (ja) * 2010-09-30 2012-04-19 Tokyo Electron Ltd 絶縁膜の改質方法
JP5606970B2 (ja) * 2011-03-14 2014-10-15 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5617708B2 (ja) * 2011-03-16 2014-11-05 東京エレクトロン株式会社 蓋体開閉装置
JP5996409B2 (ja) * 2012-12-12 2016-09-21 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
CN105261576A (zh) * 2014-07-15 2016-01-20 北京北方微电子基地设备工艺研究中心有限责任公司 一种加热腔室及半导体加工设备
US9761687B2 (en) * 2015-01-04 2017-09-12 United Microelectronics Corp. Method of forming gate dielectric layer for MOS transistor
KR20160090698A (ko) * 2015-01-22 2016-08-01 주식회사 엘지실트론 에피택셜 웨이퍼의 성장을 위한 리액터의 재가동 준비 방법
JP6554328B2 (ja) * 2015-05-29 2019-07-31 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6719993B2 (ja) * 2016-06-30 2020-07-08 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6864552B2 (ja) * 2017-05-17 2021-04-28 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
JP7014694B2 (ja) * 2018-10-15 2022-02-01 グローバルウェーハズ・ジャパン株式会社 シリコンウェーハの熱処理方法
JP7359000B2 (ja) * 2020-01-20 2023-10-11 東京エレクトロン株式会社 基板を処理する装置、及び基板を処理する方法
US11187532B2 (en) 2020-03-06 2021-11-30 Anello Photonics, Inc. Process flow for fabricating integrated photonics optical gyroscopes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698464A (en) * 1993-12-16 1997-12-16 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device with oxynitride layer
US6632747B2 (en) * 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6649538B1 (en) * 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11204517A (ja) * 1998-01-12 1999-07-30 Sony Corp シリコン酸化膜の形成方法、及びシリコン酸化膜形成装置
KR100541799B1 (ko) 1998-08-06 2007-04-25 삼성전자주식회사 반도체 소자의 커패시터 제조방법
TW527683B (en) * 2000-03-13 2003-04-11 Tadahiro Ohmi Formation method of dielectric film
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
JP4001498B2 (ja) 2002-03-29 2007-10-31 東京エレクトロン株式会社 絶縁膜の形成方法及び絶縁膜の形成システム
KR101118462B1 (ko) 2002-06-12 2012-03-06 어플라이드 머티어리얼스, 인코포레이티드 플라즈마 질화된 게이트 유전체 층에서 질소 프로파일을개선하기 위한 방법
JP2004119899A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 半導体装置の製造方法および半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5698464A (en) * 1993-12-16 1997-12-16 Kabushiki Kaisha Toshiba Method of manufacturing a semiconductor device with oxynitride layer
US6632747B2 (en) * 2001-06-20 2003-10-14 Texas Instruments Incorporated Method of ammonia annealing of ultra-thin silicon dioxide layers for uniform nitrogen profile
US6780720B2 (en) * 2002-07-01 2004-08-24 International Business Machines Corporation Method for fabricating a nitrided silicon-oxide gate dielectric
US6649538B1 (en) * 2002-10-09 2003-11-18 Taiwan Semiconductor Manufacturing Co. Ltd. Method for plasma treating and plasma nitriding gate oxides

Also Published As

Publication number Publication date
CN101937844A (zh) 2011-01-05
KR20070072909A (ko) 2007-07-06
KR100939125B1 (ko) 2010-01-28
KR20090097219A (ko) 2009-09-15
WO2006049199A1 (ja) 2006-05-11
CN101048858A (zh) 2007-10-03
KR101005953B1 (ko) 2011-01-05
TW200629373A (en) 2006-08-16
US20080000551A1 (en) 2008-01-03
US7915179B2 (en) 2011-03-29
CN101048858B (zh) 2010-11-03

Similar Documents

Publication Publication Date Title
CN101937844B (zh) 绝缘膜形成方法
US6753506B2 (en) System and method of fast ambient switching for rapid thermal processing
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
KR100978966B1 (ko) 기판 처리 방법 및 기판 처리 장치
US20060228898A1 (en) Method and system for forming a high-k dielectric layer
US8247331B2 (en) Method for forming insulating film and method for manufacturing semiconductor device
US9646862B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
KR20090009283A (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
US20100239781A1 (en) Method for in-chamber preprocessing in plasma nitridation processing, plasma processing method, and plasma processing apparatus
JPWO2009008474A1 (ja) プラズマ処理方法およびプラズマ処理装置
US7517814B2 (en) Method and system for forming an oxynitride layer by performing oxidation and nitridation concurrently
KR101270875B1 (ko) 절연막의 개질 방법
JP4218360B2 (ja) 熱処理装置及び熱処理方法
JP2011066187A (ja) 成膜方法及び処理システム
JP2009224755A (ja) 半導体デバイスの製造方法及び基板処理装置
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法
JP2009044088A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120613

Termination date: 20141102

EXPY Termination of patent right or utility model