JP7165743B2 - 半導体装置の製造方法、基板処理装置、及びプログラム - Google Patents

半導体装置の製造方法、基板処理装置、及びプログラム Download PDF

Info

Publication number
JP7165743B2
JP7165743B2 JP2020546637A JP2020546637A JP7165743B2 JP 7165743 B2 JP7165743 B2 JP 7165743B2 JP 2020546637 A JP2020546637 A JP 2020546637A JP 2020546637 A JP2020546637 A JP 2020546637A JP 7165743 B2 JP7165743 B2 JP 7165743B2
Authority
JP
Japan
Prior art keywords
substrate
oxide layer
temperature
oxidation step
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020546637A
Other languages
English (en)
Other versions
JPWO2020054038A1 (ja
Inventor
博登 井川
雅則 中山
克典 舟木
立志 上田
康寿 坪田
栄子 高見
雄一郎 竹島
宥貴 山角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of JPWO2020054038A1 publication Critical patent/JPWO2020054038A1/ja
Application granted granted Critical
Publication of JP7165743B2 publication Critical patent/JP7165743B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/12—Oxidising using elemental oxygen or ozone
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Description

本開示は、半導体装置の製造方法、基板処理装置、及びプログラムに関する。
半導体デバイスの製造工程の一例として、基板の表面を酸化処理する工程が知られている。
例えば、特許文献１では、半導体基板上にゲート酸化膜を形成した後、ポリシリコン膜及び高融点金属シリサイド膜を順次堆積してゲート電極配線形状にパターン化し、酸素プラズマに曝してゲート電極配線の露出面に酸化膜を形成する半導体装置の製造方法が開示されている。
また、特許文献２では、シリコンをプラズマ酸化処理し、酸化珪素膜を形成した後、熱酸化処理する酸化珪素膜の形成方法が開示されている。
特許文献１：特開平７－２６３６８６号公報
特許文献２：特開２０１０－１７１１２８号公報
例えば、シリコン基板の表面における不純物（ドーパント）がドーピングされたＳｉ膜（Ｄｏｐｅｄ Ｓｉ膜）を酸化処理してＳｉＯ２膜を形成する場合、高温でＤｏｐｅｄ Ｓｉ膜を酸化処理すると膜中のドーパントが抜けて表面特性が大きく変化してしまう。また、Ｄｏｐｅｄ Ｓｉ膜から抜けたドーパントがヒータの表面に付着して基板への熱伝導を妨げたり、ランプ窓に付着して光の透過を妨げたりすることにより基板の温度が低下し、結果的に膜厚の低下が発生することがある。このようにＳｉ膜から抜けたドーパントによって処理室内が汚染され、安定な装置運用をできないという懸念がある。
一方、低温での酸化処理では、Ｄｏｐｅｄ Ｓｉ膜からのドーパントの抜けは抑制できるが、十分な膜質が得られず、スループットが低下する。
本開示は、生産性の低下を抑制し、かつ、基板の表面特性の意図せぬ変化を抑制して酸化層を形成する技術を提供することを目的とする。
本開示の第一態様によれば、第１温度である基板の表面を、第１酸素含有ガスのプラズマによって改質して第１酸化層を形成する第１酸化工程と、前記基板を前記第１温度よりも高い第２温度に加熱して、前記第１酸化層が形成された前記基板の表面を、第２酸素含有ガスのプラズマによって改質して前記第１酸化層の厚みが増した第２酸化層を形成する第２酸化工程と、を有する半導体装置の製造技術が提供される。
本開示によれば、生産性の低下を抑制し、かつ、基板の表面特性の意図せぬ変化を抑制して酸化層を形成する技術を提供することができる。
表面にＰがドーピングされた膜を有する基板に対し、膜をプラズマ酸化して第１酸化層を形成した後、さらにプラズマ酸化して第２酸化層を形成することを模式的に示した図である。 第１実施形態に係る基板処理装置において第１酸化工程を行う場合の一例を示す概略構成図である。 第１実施形態に係る基板処理装置において第２酸化工程を行う場合の一例を示す概略構成図である。 本開示の実施形態に係る基板処理装置のプラズマ生成原理を説明する図である。 本開示の実施形態に係る制御装置を説明する図である。 本開示の実施形態に係る基板処理工程を示すフロー図である。 第２実施形態に係る基板処理装置の概略構成図である。 ポリＳｉ膜を熱酸化して形成した酸化層の厚みとプラズマ酸化して形成した酸化層の厚みについてウエハ温度との関係を示す図である。 実施例において処理したウエハの処理枚数と、酸化層の厚み及び厚み均一性との関係を示す図である。 本開示の実施形態に係る基板処理工程における被処理基板の温度の時間推移と各工程との関係の一例を示す図である。 本開示の実施形態に係る基板処理工程における被処理基板の温度の時間推移と各工程との関係の他の例を示す図である。 本開示の実施形態に係る基板処理工程における被処理基板の温度の時間推移と各工程との関係の他の例を示す図である。
以下、本開示の実施形態について図面を参照しながら説明する。
なお、本明細書中の「工程」の用語は、独立した工程だけではなく、他の工程と明確に区別できない場合であっても、その工程の所期の目的が達成されれば本用語に含まれる。
また、本明細書中、第１酸化工程と第２酸化工程を合わせて「酸化工程」と記す場合がある。
また、第１酸素含有ガス及び第２酸素含有ガスを合わせて「酸素含有ガス」と記す場合がある。
また、第１酸化層及び第１酸化層を厚くした第２酸化層を合わせて「酸化層」と記す場合がある。なお、本明細書における「酸化層」は、基板表面上に酸化物を堆積させて形成する酸化層ではなく、基板の表面を改質することによって形成された酸化層を意味する。例えば、基板の表面に既に膜が存在する場合は、膜の表面を改質することによって形成される酸化層を意味する。
本実施形態に係る半導体装置の製造方法は、第１温度である基板の表面を、第１酸素含有ガスのプラズマによって改質して第１酸化層を形成する第１酸化工程と、前記基板を前記第１温度よりも高い第２温度に加熱して、前記第１酸化層が形成された前記基板の表面を、第２酸素含有ガスのプラズマによって改質して前記第１酸化層の厚みが増した第２酸化層を形成する第２酸化工程と、を有する。
このように第１酸化工程として第１温度にある基板の表面を酸素プラズマによって改質して第１酸化層を形成した後、基板の温度を第１温度よりも高い第２温度にした状態で酸素プラズマによって第１酸化層を厚くして第２酸化層を形成することで、生産性の低下を抑制しつつ、基板の表面特性の意図せぬ変化を抑制することができる。
本実施形態に係る半導体装置の製造方法において使用する基板（被処理基板）は、製造する半導体装置の用途に応じて選択すればよい。本実施形態に係る半導体装置の製造方法は、例えば、基板の表面に、不純物がドーピングされた膜を有する基板に対し、前記膜の表面から酸化させて酸化層を形成する場合に好適に適用することができる。
図１は、表面にリン（Ｐ）がドーピングされたＳｉ膜３００を有する基板に対し、本実施形態に係る半導体装置の製造方法によって、第１酸化層３１０ａを形成した後、第１酸化層３１０ａの厚みを増大させた第２酸化層３１０ｂを形成することを模式的に示している。第１酸化工程では、不純物（ドーパント）としてＰがドーピングされたＳｉ膜３００を有する基板を比較的低温である第１温度にした状態で、少なくとも酸素（Ｏ）を含む第１酸素含有ガスを供給してプラズマ酸化を行うことでＳｉ膜３００は表面から酸化されて、主にＳｉＯ２で構成されるＳｉ酸化層である第１酸化層３１０ａが形成される。このような第１酸化工程では、膜中からの不純物（ドーパント）の抜け（放出）が抑制され、ドーパント抜けによる膜の特性変化が抑制される。また、処理室内がドーパントで汚染されることによる酸化レートの低下及び酸化層の面内均一性の低下を防ぐことができる。
第１酸化工程後、第１温度よりも高温となる第２温度で第２酸化工程を行う。第１酸化工程によりＳｉ膜３００の表面部分に形成された第１酸化層３１０ａは、Ｓｉ膜３００からドーパントの抜けを抑制するキャップ層として機能する。そのため、第２酸化工程では第１温度よりも高温の第２温度でプラズマ酸化を行うことで、酸化レートが向上するとともに、ドーパントの抜けが抑制される。その結果、スループットの向上を図ることができるとともに膜質の低下が抑制され、第１酸化層３１０ａが厚くなった所望の特性を有する、主にＳｉＯ２で構成されるＳｉ酸化層である第２酸化層３１０ｂを形成することができる。
本実施形態に係る半導体装置の製造方法を実行するための装置は、上記の第１酸化工程と第２酸化工程を行うことができれば特に限定されない。例えば、第１酸化工程と第２酸化工程は、別々の処理室によって行ってもよいが、生産性、作業性の観点から、第１酸化工程と第２酸化工程は、同一の処理室内で実行されることが好ましい。両酸化工程を同一の処理室内で実行することにより、基板の搬入出の工程、さらに基板の搬入出に伴う処理室内の圧力調整、温度調整等の工程を簡略化又は省略化することができ、生産性及び作業性を大幅に向上させることができる。
以下、本実施形態に係る半導体装置の製造方法の実施に用いることができる基板処理装置の一例について説明する。
本実施形態に係る基板処理装置は、基板を処理する処理室と、前記処理室内に酸素含有ガスを供給するガス供給部と、前記処理室内に配置された前記基板を加熱可能な加熱部と、前記処理室内に供給された前記酸素含有ガスを励起してプラズマを生成させるプラズマ生成部と、前記処理室内で、第１温度である前記基板の表面を、第１酸素含有ガスのプラズマによって改質して第１酸化層を形成する第１酸化工程、及び前記基板を前記第１温度よりも高い第２温度に加熱して、前記第１酸化層が形成された前記基板の表面を、第２酸素含有ガスのプラズマによって改質して前記第１酸化層の厚みが増した第２酸化層を形成する第２酸化工程を実行するように、前記ガス供給部、前記加熱部、及び前記プラズマ生成部を制御する制御部と、を備えている。
［第１実施形態］
図２及び図３は、本実施形態に係る基板処理装置の構成の一例（第１実施形態）を示している。図２は、第１酸化工程を行う場合の一例を示し、図３は、第１実施形態に係る基板処理装置において第２酸化工程を行う場合の一例を示している。
（処理室）
基板処理装置１００は、ウエハ（基板）２００をプラズマ処理する処理炉２０２を備えている。処理炉２０２は、処理室２０１を構成する処理容器２０３を備えている。処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下側容器２１１とを備えている。上側容器２１０が下側容器２１１の上に被さることにより、処理室２０１が形成される。
下側容器２１１の下部側壁には、ゲートバルブ２４４が設けられている。ゲートバルブ２４４が開いているとき、搬入出口２４５を介して処理室２０１内へウエハ２００を搬入することができ、あるいは、搬入出口２４５を介して処理室２０１外へとウエハ２００を搬出することができる。ゲートバルブ２４４は、閉まっているときには、処理室２０１内の気密性を保持する仕切弁となる。
処理室２０１は、後述する図４に示されるように、周囲にコイル２１２が設けられているプラズマ生成空間２０１ａと、プラズマ生成空間２０１ａに連通し、ウエハ２００が処理される基板処理空間２０１ｂを有する。プラズマ生成空間２０１ａはプラズマが生成される空間であって、処理室２０１の内、例えばコイル２１２の下端（図２及び図３における一点鎖線）より上方の空間を言う。一方、基板処理空間２０１ｂは基板がプラズマで処理される空間であって、コイル２１２の下端より下方の空間を言う。
（サセプタ）
処理室２０１の底側中央には、ウエハ２００を載置する基板載置部としてのサセプタ（基板載置台）２１７が配置されている。
サセプタ２１７の内部には、加熱機構（加熱部）としてのヒータ２１７ｂが一体的に埋め込まれている。ヒータ２１７ｂは、ヒータ電力調整機構２７６を介して電力が供給されると、ウエハ２００を例えば２５℃から１０００℃程度まで加熱することができるように構成されている。
サセプタ２１７は、下側容器２１１とは電気的に絶縁されている。サセプタ２１７内部にはインピーダンス調整電極２１７ｃが装備されている。インピーダンス調整電極２１７ｃは、インピーダンス調整部としてのインピーダンス可変機構２７５を介して接地されている。インピーダンス可変機構２７５はコイルや可変コンデンサから構成されており、コイルのインダクタンス及び抵抗並びに可変コンデンサの容量値を制御することにより、インピーダンスを約０Ωから処理室２０１の寄生インピーダンス値の範囲内で変化させることができるように構成されている。これによって、インピーダンス調整電極２１７ｃ及びサセプタ２１７を介して、ウエハ２００の電位（バイアス電圧）を制御できる。
サセプタ２１７には、サセプタを昇降させるサセプタ昇降機構２６８が設けられている。サセプタ２１７には貫通孔２１７ａが、一方、下側容器２１１の底面にはウエハ２００を支持する支持体として、貫通孔２１７ａと互いに対向する位置に支持ピン２６６が少なくとも各３箇所ずつ設けられている。サセプタ２１７が下降させられたときには、各支持ピン２６６がそれぞれ貫通孔２１７ａを突き抜けて基板載置面２１７ｄから突出するようになっている。
主に、サセプタ２１７、ヒータ２１７ｂ、及びインピーダンス調整電極２１７ｃにより、本実施形態に係る基板載置部が構成されている。
（ガス供給部）
処理室２０１の上方、つまり上側容器２１０の上部には、ガス供給ヘッド２３６が設けられている。ガス供給ヘッド２３６は、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９とを備え、ガスを処理室２０１内へ供給できるように構成されている。バッファ室２３７は、ガス導入口２３４より導入されるガスを分散する分散空間としての機能を持つ。
ガス導入口２３４には、水素ガス（Ｈ２）を供給するガス供給管２３２ａの下流端と、酸素ガス（Ｏ２）を供給するガス供給管２３２ｂの下流端と、窒素ガス（Ｎ２）又は不活性ガスを供給するガス供給管２３２ｃと、が合流するように接続されている。
ガス供給管２３２ａには、上流側から順に、Ｈ２ガス供給源２５０ａ、流量制御装置としてのマスフローコントローラ（ＭＦＣ）２５２ａ、開閉弁としてのバルブ２５３ａが設けられている。
ガス供給管２３２ｂには、上流側から順に、Ｏ２ガス供給源２５０ｂ、ＭＦＣ２５２ｂ、バルブ２５３ｂが設けられている。
ガス供給管２３２ｃには、上流側から順に、Ｎ２ガス供給源２５０ｃ、ＭＦＣ２５２ｃ、バルブ２５３ｃが設けられている。
ガス供給管２３２ａとガス供給管２３２ｂとガス供給管２３２ｃとが合流した下流側には、バルブ２４３ａが設けられ、ガス導入口２３４の上流端に接続されている。バルブ２５３ａ、２５３ｂ、２５３ｃ、２４３ａを開閉させることによって、ＭＦＣ２５２ａ、２５２ｂ、２５２ｃによりそれぞれのガスの流量を調整しつつ、ガス供給管２３２ａ、２３２ｂ、２３２ｃを介して、水素ガス、酸素ガス、窒素ガス等のガスをそれぞれ処理室２０１内へ供給することができる。
ガス供給ヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、ガス供給管２３２ａ、ＭＦＣ２５２ａ、バルブ２５３ａ、２４３ａにより、水素ガス供給系が構成されている。
ガス供給ヘッド２３６、ガス供給管２３２ｂ、ＭＦＣ２５２ｂ、バルブ２５３ｂ、２４３ａにより、酸素ガス供給系が構成されている。
ガス供給ヘッド２３６、ガス供給管２３２ｃ、ＭＦＣ２５２ｃ、バルブ２５３ｃ、２４３ａにより、窒素ガス供給系が構成されている。
さらに、水素ガス供給系、酸素ガス供給系、窒素ガス供給系により、ガス供給部が構成されている。
なお、本実施形態に係る本実施形態に係る基板処理装置では、ガス供給部から、少なくとも酸素を含む酸素含有ガスを供給できればよく、水素ガス供給系及び窒素ガス供給系を備えていなくてもよい。
（排気部）
下側容器２１１の側壁には、処理室２０１内からガスを排気するガス排気口２３５が設けられている。ガス排気口２３５には、ガス排気管２３１の上流端が接続されている。ガス排気管２３１には、上流側から順に圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４２、バルブ２４３ｂ、真空排気装置としての真空ポンプ２４６が設けられている。
主に、ガス排気口２３５、ガス排気管２３１、ＡＰＣバルブ２４２、バルブ２４３ｂにより、排気部が構成されている。尚、真空ポンプ２４６を排気部に含めてもよい。
（プラズマ生成部）
処理室２０１の外周部、すなわち上側容器２１０の側壁の外側には、処理室２０１を囲うように螺旋状の共振コイル２１２が設けられている。共振コイル２１２には、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）センサ２７２、高周波電源２７３及び周波数整合器２７４が接続される。
高周波電源２７３は、共振コイル２１２に高周波電力を供給する。ＲＦセンサ２７２は高周波電源２７３の出力側に設けられている。ＲＦセンサ２７２は、供給される高周波の進行波及び反射波の情報をモニタする。周波数整合器（周波数制御部）２７４は、ＲＦセンサ２７２でモニタされた反射波の情報に基づいて、反射波が最小となるよう、高周波電源２７３を制御し、周波数の整合を行う。
共振コイル２１２の両端は電気的に接地されるが、共振コイル２１２の少なくとも一端は、装置の最初の設置の際又は処理条件の変更の際に当該共振コイル２１２の電気的長さを微調整し、共振特性を高周波電源２７３と略等しくするため、可動タップ２１３を介して接地される。図２及び図３中の符号２１４は他方の固定グランドを示す。さらに、装置の最初の設置の際又は処理条件の変更の際に共振コイル２１２のインピーダンスを微調整するため、共振コイル２１２の接地された両端の間には、可動タップ２１５によって給電部が構成されている。
遮蔽板２２３は、共振コイル２１２の外側への電磁波の漏れを遮蔽するとともに、共振回路を構成するのに必要な容量成分を共振コイル２１２との間に形成する。
主に、共振コイル２１２、ＲＦセンサ２７２、周波数整合器２７４により、プラズマ生成部が構成されている。尚、プラズマ生成部として高周波電源２７３を含めてもよい。
ここで、本実施形態に係る装置のプラズマ生成原理及び生成されるプラズマの性質について図４を用いて説明する。
図４に示すように、放電するための電極として、共振コイル２１２が石英ドームの周辺にらせん状に巻かれている。この高周波誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）電極（ＩＣＰ電極）が、所謂λ―ＩＣＰの場合、電極の両端はアースに接地され、そのアース間の電極長は印加される高周波電力の波長とほぼ同等の長さに調整される。
共振コイル２１２は、所定の波長の定在波を形成するため、全波長モードで共振する様に巻径、巻回ピッチ、巻数が設定される。すなわち、共振コイル２１２の電気的長さは、高周波電源２７３から与えられる電力の所定周波数における１波長の整数倍に設定される。
具体的には、印加する電力、発生させる磁界強度、適用する装置の外形などを勘案し、共振コイル２１２は、例えば、周波数は８００ｋＨｚ～５０ＭＨｚ、電力は０．５～５ｋＷ、より好ましくは１．０～４．０ｋＷの高周波電力によって、０．０１～１０ガウス程度の磁場を発生し得る様に、５０～３００ｍｍ２の有効断面積であって且つ２００～５００ｍｍのコイル直径とされ、プラズマ生成空間２０１ａを形成する部屋の外周側に２～６０回程度巻回される。
高周波電源２７３は、発振周波数及び出力を規定するための高周波発振回路及びプリアンプを含む電源制御手段と、所定の出力に増幅するための増幅器とを備えている。電源制御手段は、操作パネルを通じて予め設定された周波数及び電力に関する出力条件に基づいて増幅器を制御し、増幅器は、上記の共振コイル２１２に伝送線路を介して一定の高周波電力を供給する。
上記の周波数整合器２７４は、プラズマが発生した際の前記の共振コイル２１２からの反射波電力を検出し、反射波電力が最小となる様に前記の予め設定された周波数に対して発振周波数を増加または減少させる。具体的には、周波数整合器２７４は、予め設定された発振周波数を補正する周波数制御回路を備え、かつ、高周波電源２７３の増幅器の出力側には、伝送線路における反射波電力を検出し、その電圧信号を周波数制御回路にフィードバックするＲＦセンサ２７２が介装される。
周波数制御回路は、プラズマ点灯前は共振コイル２１２の無負荷共振周波数で発振し、プラズマ点灯後は反射電力が最小となる様に前記の予め設定された周波数を増加または減少させた周波数を発振し、結果的には、伝送線路における反射波がゼロとなる様に周波数信号を高周波電源２７３に与える。
共振装置においては、プラズマ発生時及びプラズマ生成条件の変動時の共振コイル２１２の共振点のずれに応じて、正確に共振する周波数の高周波を出力するため、共振コイル２１２で一層正確に定在波を形成できる。すなわち、図４に示す様に、共振コイル２１２においては、プラズマを含む当該共振器の実際の共振周波数の送電により、位相電圧と逆位相電圧が常に相殺される状態の定在波が形成され、コイルの電気的中点（電圧がゼロのノード）に最も高い位相電流が生起される。したがって、上記の電気的中点において励起された誘導プラズマは、処理室壁及び基板載置台との容量結合が殆どなく、プラズマ生成空間２０１ａ中には、電気的ポテンシャルの極めて低いドーナツ状のプラズマを生成できる。
（制御部）
図５に示すように、制御部としてのコントローラ２２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄを備えたコンピュータとして構成されている。ＲＡＭ２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄは、内部バス２２１ｅを介して、ＣＰＵ２２１ａとデータ交換可能なように構成されている。コントローラ２２１には、入出力装置２２５として、例えばタッチパネル、マウス、キーボード、操作端末等が接続されていてもよい。また、コントローラ２２１には、表示部として、例えばディスプレイ等が接続されていてもよい。
記憶装置２２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＣＤ－ＲＯＭ等で構成されている。記憶装置２２１ｃ内には、基板処理装置１００の動作を制御する制御プログラム、基板処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ２２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。
プログラムとしては、例えば、基板処理装置の処理室内に配置された第１温度である基板の表面を、第１酸素含有ガスのプラズマによって改質して第１酸化層を形成する第１酸化手順と、基板を第１温度よりも高い第２温度に加熱して、第１酸化層が形成された基板の表面を、第２酸素含有ガスのプラズマによって改質して酸化し、第１酸化層の厚みが増した第２酸化層を形成する第２酸化手順と、をコンピュータにより前記基板処理装置に実行させる内容が挙げられる。
ＲＡＭ２２１ｂは、ＣＰＵ２２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート２２１ｄは、上述のＭＦＣ２５２ａ、２５２ｂ、２５２ｃ、バルブ２５３ａ、２５３ｂ、２５３ｃ、２４３ａ、２４３ｂ、ゲートバルブ２４４、ＡＰＣバルブ２４２、真空ポンプ２４６、ヒータ２１７ｂ、ＲＦセンサ２７２、高周波電源２７３、周波数整合器２７４、サセプタ昇降機構２６８、インピーダンス可変機構２７５等に接続されている。
ＣＰＵ２２１ａは、記憶装置２２１ｃから制御プログラムを読み出して実行すると共に、入出力装置２２５からの操作コマンドの入力等に応じて記憶装置２２１ｃからプロセスレシピを読み出すように構成されている。図２及び図３に示すように、ＣＰＵ２２１ａは、読み出したプロセスレシピの内容に沿うように、Ｉ／Ｏポート２２１ｄ及び信号線Ａを通じてＡＰＣバルブ２４２の開度調整動作、バルブ２４３ｂの開閉動作、及び真空ポンプ２４６の起動及び停止を、信号線Ｂを通じてサセプタ昇降機構２６８の昇降動作を、信号線Ｃを通じてヒータ電力調整機構２７６による温度センサに基づくヒータ２１７ｂへの供給電力量調整動作（温度調整動作）及びインピーダンス可変機構２７５によるインピーダンス値調整動作を、信号線Ｄを通じてゲートバルブ２４４の開閉動作を、信号線Ｅを通じてＲＦセンサ２７２、周波数整合器２７４及び高周波電源２７３の動作を、信号線Ｆを通じてＭＦＣ２５２ａ、２５２ｂ、２５２ｃによる各種ガスの流量調整動作及びバルブ２５３ａ、２５３ｂ、２５３ｃ、２４３ａの開閉動作を、それぞれ制御するように構成されている。
コントローラ２２１は、外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯ等の光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２２６に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置２２１ｃや外部記憶装置２２６は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置２２１ｃ単体のみを含む場合、外部記憶装置２２６単体のみを含む場合、又は、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置２２６を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
［半導体装置の製造方法］
次に、本実施形態に係る半導体装置の製造方法により、基板を処理する工程について説明する。本実施形態における基板処理工程は、例えばフラッシュメモリ等の半導体デバイスの製造工程の一工程として、上述の基板処理装置１００により実施される。なお、以下の説明において、基板処理装置１００を構成する各部の動作は、コントローラ２２１により制御される。図１０は、本実施形態における基板処理工程における被処理基板（ウエハ２００）の温度の時間推移と各工程との関係を示す図である。
（基板）
本実施形態に係る半導体装置の製造方法を実施する際、処理する基板は特に限定されず、製造する半導体装置の用途等に応じて選択すればよい。
基板として、シリコン基板、化合物半導体基板等の半導体基板のほか、ガラス基板などの絶縁基板等を用いてもよい。また、酸化層が形成される側の表面が平坦な基板でもよいし、表面に膜を有する基板でもよいし、半導体装置の製造工程の一部を経て表面に凹凸が形成されている基板でもよい。
本実施形態に係る半導体装置の製造方法は、表面に不純物がドーピングされた膜を有する基板を処理して半導体装置を製造する工程に好適に適用することができる。なお、本明細書における「不純物がドーピングされた膜」とは、基板自体を構成する下地（例えば、Ｓｉ基板自体）に直接不純物がドーピングされることにより基板表面に形成される、不純物を含む層であってもよい。
基板の表面に形成されている膜としては、例えばＳｉ含有膜、具体的にはＰｏｌｙ－Ｓｉ膜が挙げられる。
膜にドーピングされた不純物（ドーパント）は特に限定されず、Ｐ、Ａｓ、Ｓｂ、Ｂ、Ａｌ等が挙げられる。
（酸素含有ガス）
第１酸化工程で用いる第１酸素含有ガスと第２酸化工程で用いる第２酸素含有ガスはそれぞれ少なくとも酸素（Ｏ）を含むガスであれば使用することができる。酸素含有ガスとしては、Ｏ２ガス単独、Ｏ２ガスとＨ２ガスとの混合ガス、さらに、Ｈ２Ｏガス（水蒸気）、Ｈ２Ｏ２ガス、オゾン（Ｏ３）ガス単独、などが挙げられる。
第１酸素含有ガス又は第２酸素含有ガスの少なくともいずれかは、酸素のほか、水素（Ｈ）を含有するガスであることが好ましい。酸素含有ガスが、酸素以外に水素を含むことで、酸化レートを向上させることができる。
酸素及び水素を含有する酸素含有ガスとしては、Ｈ２Ｏガス（水蒸気）を使用することもできるが、酸化レートの向上、取扱いの容易さ、流量比を変えることにより酸素と水素の比率を調整可能とする、などの観点から、Ｏ２ガスとＨ２ガスとの混合ガスであることが好ましい。
また、第１酸素含有ガス又は第２酸素含有ガスの少なくともいずれかがＯ２ガスであってもよい。
第１酸化工程と第２酸化工程でそれぞれ用いる酸素含有ガスの成分は、例えば、酸素の含有量が異なるガス成分としてもよいが、第１酸素含有ガスと第２酸素含有ガスの成分は同じ成分組成のガスであることが好ましい。両酸化工程において同じ成分のガスを用いることにより、ガスの切替えを不要とすることで、製造工程を簡素化してスループットを向上させたり、新たなガス供給系を不要として装置構成を簡素化したりすることができる。
（基板搬入工程Ｓ１１０）
まず、ゲートバルブ２４４を開き、被処理基板として、酸化層が形成される側の表面に、不純物がドーピングされた膜を有するウエハ２００（以下、単に「ウエハ」又は「基板」と記す場合がある。）を、図示しない搬送ロボットにより処理室２０１内に搬入する。ウエハ２００を処理室２０１内に搬入する際、ウエハ２００をサセプタ２１７の基板載置面２１７ｄから突出した支持ピン２６６上に載置する。具体的には、サセプタ昇降機構２６８がサセプタ２１７を下降させて、サセプタ２１７の貫通孔２１７ａから、支持ピン２６６をサセプタ２１７の表面（基板載置面）２１７ｄよりも所定の高さ分だけ突出させる。図２に示すように、サセプタ２１７の基板載置面２１７ｄとウエハ２００とが離間されるように基板載置面２１７ｄから突出した支持ピン２６６上にウエハ２００を載置することで、ウエハ２００は支持ピン２６６上に水平姿勢で支持される。
（第１昇温工程Ｓ１２０）
続いて、処理室２０１内に搬入されたウエハ２００の昇温を行う。ヒータ２１７ｂは予め加熱されており、処理室２０１内に搬入されたウエハ２００を、ヒータ２１７ｂが埋め込まれたサセプタ２１７の基板載置面２１７ｄから突出した支持ピン２６６上に保持した状態でウエハ２００とサセプタ２１７との離間距離の調整を行うことで、サセプタ２１７の内蔵ヒータ２１７ｂの温度を変化させることなく、ウエハ２００の温度を容易に調整することができる。例えば、室温（２５℃）～３００℃の範囲内の第１温度、例えば２５０℃にウエハ２００を加熱する。第１酸化工程を行う際のウエハ２００の温度（第１温度）を３００℃以下に制御することで、第１酸化工程においてウエハ表面の膜中のドーパントが処理室２０１内に放出されることを抑制することができる。
なお、第１酸化工程では、ドーパントの放出を抑制するという観点から、ウエハ２００の温度は低いほど望ましい。好適な例として、処理室２０１内に搬入されたウエハ２００を加熱せずに、プラズマ酸化によって第１酸化層を形成することもできる。また、酸化レートを向上させる観点からは、ウエハ２００の温度は高いほど望ましい。好適な例として、第１温度としてウエハを２００℃以上に加熱することが好ましい。
ウエハ２００の昇温を行う間、真空ポンプ２４６によりガス排気管２３１を介して処理室２０１内を真空排気し、処理室２０１内の圧力を０．５Ｐａ以上２５０Ｐａ以下、より好ましくは１０Ｐａ以上２００Ｐａ以下の範囲内の所定値とする。真空ポンプ２４６は、少なくとも後述の基板搬出工程Ｓ１７０が終了するまで作動させておく。
（第１酸化工程Ｓ１３０）
第１酸化工程では、上記のようにヒータ２１７ｂが内蔵されたサセプタ２１７の基板載置面２１７ｄの上方でウエハ２００を支持するよう構成された支持ピン２６６により、サセプタ２１７の基板載置面２１７ｂとウエハ２００とが離間するようにウエハ２００を支持した状態で第１酸化層の形成を行うことが好ましい。
ウエハ２００が第１温度まで加熱された後、少なくとも酸素を含む第１酸素含有ガスを処理室２０１内に供給し、当該ガスを励起してプラズマを生成することにより第１酸化工程を実施する。ウエハ２００を処理室２０１内に搬入した後、ウエハ２００を支持ピン２６６上に載置した状態のまま第１酸化工程を実行することで、内蔵ヒータ２１７ｂの温度を変化させることなくウエハ２００の温度を容易に調整することができるので、プロセスレシピを簡素化したり、スループットを向上させたりすることができる。
本実施形態では、第１酸素含有ガスとして、例えば、Ｏ２ガスとＨ２ガスとの混合ガスを供給する。具体的には、バルブ２４３ａ、２５３ａ、２５３ｂを開け、ＭＦＣ２５２ａにて流量制御しながら、バッファ室２３７を介して処理室２０１内へＨ２ガスを供給する。また同時に、ＭＦＣ２５２ｂにて流量制御しながら、バッファ室２３７を介して処理室２０１内へＯ２ガスを供給する。処理室２０１内へ供給される混合ガス中のＯ２ガスの比率（流量比）は、例えば、５％以上、１００％未満の所定の比率とする。酸化レートを確保するという観点からは８０％～９８％の所定の比率が好ましく、より好適には例えば９５％とする。
例えば処理室２０１内に供給される混合ガスにおけるＨ２ガスとＯ２ガスの流量比を制御することによって、ウエハ２００の表面に供給される水素活性種と酸素活性種の比率を制御する。すなわち、ＭＦＣ２５２ａ、２５２ｂそれぞれの開度を調整する事で、混合ガスの流量比（もしくは水素活性種と酸素活性種の比率）を制御する。例えば、処理室２０１内へのＨ２ガスの導入量は５０ｓｃｃｍ、Ｏ２ガスの導入量は９５０ｓｃｃｍにする。
また、処理室２０１内の圧力が、例えば１５０Ｐａの圧力となるように、ＡＰＣバルブ２４２の開度を調整して処理室２０１内を排気する。
Ｈ２ガスとＯ２ガスとの混合ガスの導入を開始して所定時間経過後（例えば数秒経過後）、共振コイル２１２に対して高周波電源２７３から高周波電力の印加を開始する。このとき、例えば２７．１２ＭＨｚの高周波電力を、０．１～３．５ｋＷの範囲内の電力（例えば、２．５ｋＷ）で印加する。これにより、プラズマ生成空間の共振コイル２１２の電気的中点に相当する高さ位置にドーナツ状の誘導プラズマが励起される。励起されたプラズマによりＨ２ガス、Ｏ２ガスは活性化されて解離し、水素活性種（Ｈラジカル）と酸素活性種（Ｏラジカル）が生成される。なお、酸素を含む反応種として、水酸基ラジカル（ＯＨラジカル）や酸素イオン等が生成されることもある。また、水素を含む反応種として水素イオン等が生成されることもある。
このプラズマにより生成されたＨラジカル、Ｏラジカル等がウエハ２００の表面を処理することで、ウエハ２００の表面に形成されている不純物がドーピングされた膜が表面から酸化（改質）されて第１酸化層が形成される。
第１酸化工程は、第１昇温工程と同時、又は第１昇温工程から継続して、ウエハ２００を昇温させながら実行してもよい。図１１は、本変形例に係る基板処理工程におけるウエハ２００の温度の時間推移と各工程との関係を示す図である。本変形例では、サセプタ２１７を内蔵ヒータ２１７ｂによって加熱しておき、処理室２０１内に搬入したウエハ２００をピン２６６上に載置することで予備加熱しながら昇温して第１酸化層を形成する。第１酸化工程ではウエハ２００の予備加熱を兼ねて第１酸化層を形成すれば、第２酸化工程においてウエハ２００を昇温した際に、ウエハ２００に反りや変形が発生することを効果的に抑制することができる。この場合も、ウエハ２００の温度が第１温度まで昇温された状態で第１酸化工程を実行する。図１１で示す例では、ウエハ２００の温度が第１温度である２００℃まで昇温された時点から第１酸化工程を開始している。すなわちこの例では、第１酸化工程が実行されるウエハ２００の温度である２００～２５０℃が第１温度となっている。
なお、第１酸素含有ガスとしては、Ｈ２ガスとＯ２ガスとの混合ガスに限らず、例えば、Ｈ２Ｏガス（水蒸気）を用いてもよいし、Ｏ２ガスのみを用いてもよいし、Ｏ３（オゾン）ガスを用いてもよい。また、必要に応じてＮ２ガス又はＡｒ等の希ガスを添加してもよい。
また、処理室２０１の外で混合ガスを励起してプラズマを生成し、生成された活性種等の反応種を処理室２０１内に導入してもよい。また、さらに他の例として、Ｈ２ガスとＯ２ガスを別々に励起し、それぞれで生成された活性種を処理室２０１内に導入する際に、導入する活性種の流量の比率を調整してもよい。
第１酸化工程で形成する第１酸化層の厚みは特に限定されないが、第２酸化工程においてドーパントの抜けをより確実に抑制する観点から、１．６ｎｍ以上が好ましく、２．０ｎｍ以上であることがより好ましい。
第１酸化層の厚みの上限も特に限定されないが、第１酸化工程では、第２酸化工程よりもウエハ温度を低くして酸化層を形成するため、第２酸化工程よりも酸化レートが遅くなる。すなわち、第１酸化工程で形成する第１酸化層を厚くするほど酸化層を形成する全体の工程時間が長くなる。また、第１酸化工程では、第２酸化工程よりもウエハ温度を低くして酸化層を形成するため、形成される酸化層の所望の特性も第２酸化工程に比べて劣ることがある（例えば、酸化層の緻密性が低くなる、不要な不純物の含有量が多くなる、等）。すなわち、第１酸化工程で形成する第１酸化層を厚くするほど、第２酸化工程で形成する酸化層を含む酸化層全体（すなわち後述の第２酸化層）の質が低くなることがある。従って、生産性の観点、及び酸化層の質の観点から、第１酸化層の厚みは、ドーパントの抜けを抑制するという目的を達成可能な厚み以上であれば、できるだけ薄いことがより好ましい。例えば第１酸化層の厚みは、４ｎｍ以下が好ましく、２ｎｍ以下がより好ましい。
（第２昇温工程Ｓ１４０）
第１酸化工程を所定時間実行した後、共振コイル２１２に対する高周波電力の印加を停止してプラズマ酸化処理を停止する。続いて、後続の第２酸化工程を行うため、ウエハ２００を第１温度よりも高い第２温度まで昇温する。この間、真空ポンプ２４６による真空排気は継続して行われる。
第２昇温工程では、サセプタ２１７に内蔵されているヒータ２１７ｂの出力を上げてウエハ温度を上昇させてもよいが、サセプタ２１７の温度は一定に保ったままサセプタ２１７を上昇させて、基板載置面２１７ｄ上にウエハ２００を載置してウエハ温度を第２温度まで上昇させることが好ましい。ウエハ２００をサセプタ２１７の基板載置面２１７ｄ上に載置することにより、サセプタ２１７の内蔵ヒータの温度（出力）を変化させることなく、ウエハ２００を昇温させることができる。
具体的には、図３に示すように、サセプタ昇降機構２６８が、共振コイル２１２の下端と搬入出口２４５の上端の間の所定の位置となるよう、サセプタ２１７を上昇させる。その結果、ウエハ２００はサセプタ２１７の上面（基板載置面）２１７ｄに支持される。サセプタ２１７の基板載置面２１７ｄと接した状態でウエハ２００が加熱されることでウエハ温度が上昇し、ウエハ２００を第１温度よりも高い第２温度にすることができる。
なお、第２昇温工程では、必ずしもサセプタ２１７の基板載置面２１７ｄ上にウエハ２００を載置する必要はなく、サセプタ２１７を上昇させてウエハ２００とサセプタ２１７との距離を近づけることでウエハ２００を第２温度にしてもよい。
第２昇温工程では、処理室２０１内の圧力を第１昇温工程及び第１酸化工程における圧力よりも高くしてウエハ２００を第２温度にしてもよい。
ウエハ２００を支持ピン２６６によってサセプタ２１７から離間した状態のまま処理室２０１内の圧力を上げてヒータ２１７ｂからの熱伝導率を大きくすることにより、ウエハ２００を昇温させることができる。この場合、排気バルブ２４３ｂによって処理室２０１からの排気量を調整して処理室２０１内の圧力を調整すればよい。
また、第２昇温工程では、処理室２０１内の圧力を第１酸化工程における圧力よりも高くするとともに、サセプタ２１７を上昇させてウエハ２００とサセプタ２１７との距離を近づける、あるいはウエハ２００をサセプタ２１７上に載置することでウエハ２００をより迅速に第２温度にしてもよい。
なお、第２昇温工程において基板載置面２１７ｄ上にウエハ２００を載置する場合、少なくとも一時的に処理室２０１内へのガス供給を停止して処理室２０１内を減圧（真空排気）することが望ましい。これにより、基板載置面２１７ｄとウエハ２００との間にガスが滞留することを防止し、基板載置面２１７ｄ上にウエハ２００を載置した際に発生するウエハの横滑りや位置ずれ等が発生するのを防ぐことができる。
第２温度は第１温度よりも高く、第１酸化工程よりも酸化レートが高くなれば特に限定されないが、４００℃超８００℃未満とすることが好ましく、５００℃超７００℃未満（例えば、６００℃程度）がより好ましい。
第２温度を上記温度範囲とすることにより、第２酸化工程において第１酸化工程よりも酸化レートを向上させることができるとともに、酸化層の質を向上させることができる。第２温度を８００℃未満とすることで、膜中の不純物が酸化層を介して処理室２０１内に放出されたり、不純物がドーピングされている膜以外の部分に拡散するのを抑制することができる。
（第２酸化工程Ｓ１５０）
ウエハ２００を第２温度まで昇温した後、第２酸化工程を行う。第２酸化工程では、少なくとも酸素を含む第２酸素含有ガスのプラズマを用いて、第１酸化層が形成されたウエハ２００の表面を酸化（改質）して、第１酸化層の厚みが増した第２酸化層を形成する。具体的には、第２昇温工程においてウエハ２００を第２温度まで昇温した後、再び第２酸素含有ガスとしてＯ２ガスとＨ２ガスとの混合ガスを処理室２０１内に供給するとともに、共振コイル２１２に対する高周波電力の印加を開始して、第２酸素含有ガスをプラズマ励起することにより第２酸化工程を実行する。
第２酸化工程は、ウエハ２００の温度を第１温度よりも高い第２温度とすること以外は第１酸化工程と同様にしてプラズマ酸化を実施することができる。
なお、第１酸化工程及び第２酸化工程のいずれにおいてもウエハ自体の温度を必ずしも測定する必要はなく、例えば、サセプタ２１７の温度をそれぞれ目標とする第１温度、第２温度の範囲内に設定することでウエハ温度を制御してもよい。
第２酸化工程は、第２昇温工程と同時、又は第２昇温工程から継続して、ウエハ２００を昇温させながら実行してもよい。図１２は、本変形例に係る基板処理工程におけるウエハ２００の温度の時間推移と各工程との関係を示す図である。本変形例では、ウエハ２００をサセプタ２１７の上面２１７ｄで支持しながら加熱し、ウエハ２００が第２温度になっている状態で、昇温を継続しながら第２酸素含有ガスをプラズマ励起することにより第２酸化工程を実行する。
図１２で示す例では、ウエハ２００の温度が第２温度である５００℃まで昇温された時点から第２酸化工程を開始している。すなわちこの例では、第２酸化工程が実行されるウエハ２００の温度である５００～６００℃が第２温度となっている。
サセプタ２１７の上面２１７ｄ上でウエハ２００を昇温しながら第２酸化工程を実行することにより、ウエハ２００の温度が、昇温途中の比較的低い状態から第２酸化工程を開始することができるので、所望の厚さの第２酸化層を形成するまでの時間を短縮することができる。ただし、第２酸化層の質を高めるという観点からは、ウエハ２００をサセプタ２１７の上面２１７ｄで支持しながら加熱し、ウエハ２００が所望の温度（第２酸化層を所望の質とするのに十分に高い温度）に安定してから、第２酸素含有ガスをプラズマ励起することにより第２酸化工程を実行することが望ましい。
第２酸化層（最終酸化層）の厚みは、製造する半導体装置の用途、要求される機能等に応じて任意に決めればよい。第２酸化層の厚みは、少なくとも第１酸化層の厚みよりも大きければよく、後述する生産性などの観点からは、５ｎｍ以上であることが好ましく、７ｎｍ以上がより好ましい。また、本実施形態に係る基板処理装置を用いたプラズマ酸化処理により経済的に合理的な条件下で形成可能な酸化層の厚さを考慮すると、第２酸化層の厚さは、例えば２０ｎｍ以下、より現実的には１５ｎｍ以下が例示される。
なお、第２酸化工程で第１酸化層の厚みを増大させる際、第２酸化工程における酸化層の厚みの増加量、すなわち、「第２酸化層の厚み－第１酸化層の厚み」は特に限定されない。第２酸化工程における酸化層の厚みの増加量は、第１酸化層の厚みより小さくてもよいが、第１酸化工程における酸化レートは第２酸化工程の酸化レートよりも遅いため、第１酸化層の厚みを厚くするほど、酸化工程全体の時間が長くなる。そのため、生産性の観点から、第２酸化層の厚みは第１酸化層の厚みの２倍以上であることが好ましい。すなわち、第２酸化工程において追加形成する酸化層の厚み（厚み増加量）が、第１酸化層の厚み以上であれば、第１酸化工程のみで第２酸化層と同等の厚さの酸化層を形成する場合に比べて酸化レートの向上が顕著となり、生産性の向上に大きく寄与する。
第２酸化工程後、高周波電源２７３からの電力の出力を停止して、処理室２０１内におけるプラズマ放電を停止する。また、バルブ２５３ａ、２５３ｂを閉めて、Ｈ２ガス、Ｏ２ガスの処理室２０１内への供給を停止する。
（真空排気工程Ｓ１６０）
Ｈ２ガス、Ｏ２ガスの供給を停止した後、ガス排気管２３１を用いて処理室２０１内を真空排気する。これにより、処理室２０１内のＨ２ガス、Ｏ２ガスや、その他の残留物が含まれる排ガス等を処理室２０１外へと排気する。その後、ＡＰＣバルブ２４２の開度を調整し、処理室２０１内の圧力を処理室２０１に隣接する、図示しない真空搬送室と同じ圧力に調整する。
（基板搬出工程Ｓ１７０）
処理室２０１内が所定の圧力となったら、サセプタ２１７をウエハ２００の搬送位置まで下降させ、支持ピン２６６上にウエハ２００を載置させる。そして、ゲートバルブ２４４を開き、図示しない搬送機構を用いてウエハ２００を処理室２０１外へ搬出する。以上により、本実施形態に係る基板処理工程を終了する。
このように、不純物がドーピングされた膜を表面に有するウエハ２００に対し、比較的低温でプラズマ酸化によって膜を改質して第１酸化層を形成した後、昇温してプラズマ酸化を行って第１酸化層を厚くした第２酸化層を形成することで、所望の厚さを有する酸化層を効率的に形成することができるとともに、ドーパントの放出による処理室内の汚染及びドーパントを含む膜以外の部分へのドーパントの拡散を効果的に抑制することができる。
なお、本開示における半導体装置の製造方法では、上述したように第１昇温工程、第１酸化工程、第２昇温工程、第２酸化工程を順次実行すれば、各酸化工程における基板温度は必ずしも測定する必要はない。
［第２実施形態］
次に、本開示の他の実施形態について説明する。なお、第１実施形態と同様の構成となる部分については、同一符号を付して説明を省略する。
図７は、本開示の第２実施形態に係る基板処理装置の構成の一例を示している。本実施形態に係る基板処理装置１０１は、ウエハ２００を加熱可能な手段としてサセプタ２１７の上方にランプを含むランプ加熱ユニット２８０を備えている。
具体的には、処理室２０１の上方、つまり上側容器２１０の上面には、光透過窓２７８が設けられ、光透過窓２７８上の処理容器２０３外側には、ランプ加熱ユニット２８０が設置されている。ランプ加熱ユニット２８０は、サセプタ２１７と対向する位置に設けられ、ウエハ２００の上方から、光を透過する光透過窓２７８と遮蔽プレート２４０を介してウエハ２００を加熱するよう構成されている。また、ランプ加熱ユニット２８０は、制御部としてのコントローラ１２１により、信号線Ｇを通じて制御するように構成されている。
ランプ加熱ユニット２８０を点灯することで、ヒータ２１７ｂと比較してより短時間でウエハ２００を加熱することができる。また、ヒータ２１７ｂを併用することで迅速、かつ、高温に加熱することができ、ウエハ表面の温度を急速に例えば９００℃にすることができる。
本実施形態に係る基板処理装置１０１を用いて基板の表面を改質して酸化層を形成する場合、基板搬入工程から第１酸化工程までは、第１実施形態に係る基板処理装置１００を用いる場合と同様に行うことができる。すなわち、サセプタ昇降機構２６８によりサセプタ２１７を下降させて支持ピン２６６がサセプタ２１７の基板載置面から突出した状態とし、処理室２０１内に搬送したウエハ２００を支持ピン２６６上に載置する。支持ピン上にウエハ２００が載置されることで、予め加熱されたサセプタ内蔵ヒータ２１７ｂによって例えば、３００℃以下の第１温度にウエハ２００を昇温させる。
ウエハ２００の昇温を行う間、真空ポンプ２４６によりガス排気管２３１を介して処理室２０１内を真空排気し、処理室２０１内の圧力を０．５Ｐａ以上２５０Ｐａ以下、より好ましくは１０Ｐａ以上２００Ｐａ以下の範囲内の所定値とし、基板搬出工程が終了するまで作動させておく。
（第１酸化工程）
次に、少なくとも酸素を含む第１酸素含有ガスを処理室２０１内に供給し、第１酸素含有ガスを励起してプラズマを生成させることにより第１酸化工程を実施する。第１実施形態と同様に、第１酸素含有ガスとして、Ｏ２ガスとＨ２ガスとの混合ガスを供給し、プラズマ酸化によって第１温度のウエハ２００の表面を改質して第１酸化層を形成する。
（第２昇温工程及び第２酸化工程）
第２昇温工程では、図７に示されるように、サセプタ２１７を上昇させてウエハ２００をサセプタ２１７上に載置し、ランプ加熱ユニット２８０も作動させることで、サセプタ２１７に内蔵されているヒータ２１７ｂとともにランプ加熱ユニット２８０によりウエハ２００を加熱する。ランプ加熱ユニット２８０も用いてウエハ２００を加熱することにより、ウエハ２００をより急速に昇温させて第１温度よりも高い第２温度に昇温することができる。第２酸化工程ではウエハ２００が第２温度に昇温された状態で、第１実施形態と同様に、第２酸素含有ガスとして、Ｏ２ガスとＨ２ガスとの混合ガスを供給し、プラズマ酸化によって第２温度のウエハ２００の表面を改質して第１酸化層の厚みが増した第２酸化層を形成する。
なお、第１酸化工程でもランプ加熱ユニット２８０を使用してもよい。第１酸化工程では、ランプ加熱ユニット２８０から第１出力で光を照射することによりウエハ２００を加熱して第１温度とし、第２酸化工程では、ランプ加熱ユニット２８０から第１出力よりも大きい第２出力で光を照射することによりウエハ２００を第１温度よりも高い第２温度に加熱してもよい。
また、第１酸化工程では、ランプ加熱ユニット２８０からの光の照射を行わず、第２酸化工程では、ランプ加熱ユニット２８０からの光の照射を行うことによりウエハ２００を加熱してもよい。
［第３実施形態］
第１実施形態及び第２実施形態では、第１酸化工程及び第２酸化工程において基板表面を改質して酸化層を形成する場合について説明したが、本実施形態の半導体装置の製造方法では、第１酸化工程で形成した第１酸化層によってドーパントの抜けが抑制されるため、酸化工程は２段階に限られず、３段階、又はそれ以上に段階を分けて行ってもよい。
例えば、第２酸化工程後に、さらに基板温度を上げて第３酸化工程を行ってもよい。すなわち、第２酸化工程後に、基板を第２温度よりも高い第３温度まで昇温する第３昇温工程を実行して、第２酸化層が形成された基板の表面を、少なくとも酸素を含む第３酸素含有ガスのプラズマによって改質して第２酸化層の厚みが増した第３酸化層を形成する第３酸化工程をさらに行ってもよい。
以下に実施例を挙げて本開示をさらに具体的に説明する。以下の実施例に示す材料、処理内容、処理手順等は、本開示の趣旨を逸脱しない限り、適宜、変更することができる。従って、本開示の範囲は以下に示す実施例に限定されるものではない。
＜実験例１：熱酸化とプラズマ酸化との比較＞
（プラズマ酸化）
被処理基板として、表面に膜が形成されていないＳｉウエハ（ベアＳｉウエハ）を準備した。
図２及び図３に示す概略構成を有する基板処理装置を用い、サセプタ２１７に内蔵されているヒータ２１７ｂによってウエハの温度を変えてプラズマ酸化によってベアＳｉウエハの表面を酸化させることで酸化層を形成した。
まず、被処理基板を搬送ロボットにより処理室内に搬入してサセプタ上に載置した後、Ｏ２及びＨ２を含んだ混合ガス（Ｈ２ガスの導入量：１００ｓｃｃｍ、Ｏ２ガスの導入量：１９００ｓｃｃｍ）を処理室内に導入し、排気口後方にある圧力調整バルブ（排気バルブ）にて、処理室内の圧力を２００Ｐａに調整した。
サセプタの温度を制御することによりサセプタ上に載置されたウエハの温度を調整し、高周波電極に２７．１２ＭＨｚの高周波電力を３．５ｋＷ印加して処理室内にプラズマを生成させ、ベアＳｉウエハの表面をプラズマ酸化させてＳｉＯ２膜（酸化層）を形成させた。
（熱酸化）
上記と同様のベアＳｉウエハを準備し、ウエハの温度を変えて熱酸化によってベアＳｉウエハの表面を熱酸化させることで酸化層を形成した。
図８は、ベアＳｉウエハの表面を熱酸化して形成した酸化層の厚みとプラズマ酸化して形成した酸化層の厚みについて、ウエハ温度との関係を示している。図８に示されるように、ウエハ温度が同じであっても、熱酸化によって酸化層を形成するよりも、プラズマ酸化によって酸化層を形成した方が厚みが大きい酸化層を形成することができることがわかる。
例えば、熱酸化では２０Å（２ｎｍ）程度の厚みの酸化層を形成するには６００℃程度までウエハを加熱する必要がある。
一方、プラズマ酸化によれば、ウエハ温度が比較的低温の３００℃以下であっても３０Å（３ｎｍ）以上の厚さの酸化層を形成することできる。また、６００℃であれば、６０Å（６ｎｍ）以上の厚みの酸化層を形成することができる。そのため、プラズマ酸化によれば、３００℃以下の比較的低温でＳｉ膜中のドーパントの放出、拡散を抑制しながら酸化層を形成することができる。このように比較的低温で形成された酸化層は、Ｓｉ膜からのドーパントの放出を抑制するキャップ層として機能するため、次いで、４００℃を超える比較的高い温度でプラズマ酸化を行うことで、Ｓｉ膜からのドーパントの放出を抑制しながら高い酸化レートで酸化層の厚みを増大させることができる。
＜実施例１＞
被処理基板として、Ｐをドーピングした、厚さ１２００μｍのＰ－ｄｏｐｅｄ ｐｏｌｙ Ｓｉ膜（以下、単に「Ｓｉ膜」と記す場合がある。）を表面に有するＳｉウエハを準備した。
図７に示す概略構成を有する基板処理装置を用い、被処理基板を搬送ロボットにより処理室内に搬入してサセプタの基板載置面から突出する支持ピン上にウエハを載置した。その後、サセプタの高さを制御して、支持ピン上に載置されたウエハと基板との距離を調整することにより、基板温度を３００℃に調整した。
基板温度を調整した後、Ｏ２及びＨ２を含んだ混合ガス（Ｈ２ガスの導入量：１００ｓｃｃｍ、Ｏ２ガスの導入量：１９００ｓｃｃｍ）を処理室内に導入し、排気口後方にある圧力調整バルブにて、処理室内の圧力を２００Ｐａに調整した。更に、１段階目の酸化工程として、高周波電極に２７．１２ＭＨｚの高周波電力を０．５ｋＷ印加して処理室内に混合ガスのプラズマを生成させることでＳｉ膜の表面に厚さが約２ｎｍのＳｉＯ２膜（第１酸化層）を形成させた。
次いで、サセプタを上昇させて被処理基板をサセプタ上に載置するとともにランプ加熱ユニットによって光を照射し、基板温度を６００℃に昇温させた。ウエハが所望の温度に加熱された後、２段階目の酸化処理として、第１段階目の酸化処理と同じ成分の混合ガスを処理室内に導入し、排気口後方にある圧力調整バルブにて、処理室内の圧力を１５０Ｐａに調整した。その後、２７．１２ＭＨｚの高周波電力を３．５ｋＷ印加して処理室内にプラズマを生成させてＳｉＯ２膜（第１酸化層）の厚みを増大させることで厚さが約７ｎｍのＳｉＯ２膜（第２酸化層）を形成させた。
第２酸化層を形成後、ウエハを処理室内から搬出した。
上記のような処理室内へのウエハの搬入、２段階のプラズマ酸化処理による酸化層（ＳｉＯ２膜）の形成、及び処理室内からのウエハの搬出からなる一連の作業を、２５枚のウエハを用いて繰り返し行った。
酸化層を形成したウエハについて、５枚ごとに酸化層の厚みの平均値及び厚みの面内均一性を測定した。なお、酸化層の厚みの値は分光エリプソメータを用いてウエハ面内の複数点（４９点）を測定し、その平均値とした。また、酸化層の厚みの面内均一性は、ウエハ面内に形成された酸化層の厚さの最大値、最小値、及び平均値に基づいて、「（（最大値－最小値）／２）／平均値＊１００」を均一性の指標として算出した。
図９は、実施例において処理したウエハの処理枚数と、酸化層の厚みの平均値及び厚みの面内均一性との関係を示している。左側縦軸は酸化層の厚みの平均値を示し、右側の縦軸は酸化層の厚さの面内均一性の値（バラつき度合い）を示している。図９に見られるように、Ｐ－ｄｏｐｅｄ ｐｏｌｙ Ｓｉ膜のプラズマ酸化処理を繰り返し行っても、形成されたＳｉＯ２膜の厚みの変化はほとんどなく、安定して装置運用が行えることを示している。
Ｐ－ｄｏｐｅｄ ｐｏｌｙ Ｓｉ膜を表面に有する基板に対し、本実施形態に係る半導体装置の製造方法を適用することで、Ｐ－ｄｏｐｅｄ ｐｏｌｙ Ｓｉ膜中からのドーパントによる汚染の影響を受けないため、信頼性及び歩留りを向上させることが期待される。また、Ｄｏｐｅｄ Ｐｏｌｙ Ｓｉ膜の酸化処理を、例えば、熱酸化工程とプラズマ酸化工程といった２工程に分けることなく、同一の処理室の同一レシピ内で安定した酸化レートを維持したまま、且つ、工程を分けることによるスループットの低下を回避して行うことが可能となる。
以上、本開示の実施形態及び実施例について説明したが、本開示は上記実施形態及び実施例に限定されるものではない。
例えば、上記実施形態及び実施例では、表面に、不純物がドーピングされた膜を有する基板を用い、プラズマ酸化によって膜を酸化させる場合について主に説明したが、被処理基板はこのような基板に限定されない。例えば、炭素元素を含む酸窒化シリコン（ＳｉＯＣＮ）の膜のように、酸化処理によって膜中から脱離し易い、炭素元素のような元素を含む膜が表面に形成された基板を用い、本実施形態における第１酸化工程と第２酸化工程によって表面を改質して酸化層を形成してもよい。このような基板に対して上記実施形態に係る酸化処理を行うことにより、膜中から炭素元素のような所望の元素が脱離するのを抑制しながら膜の表面に酸化層を形成可能となる、等の上述の実施形態と同様の効果を得ることができる。
また、図２、図３及び図７に示す基板処理装置は、サセプタが昇降することで支持ピンがサセプタの基板載置面から突出可能な構成となっているが、支持ピンが昇降することでサセプタの基板載置面から突出可能な構成としてもよい。
また、図７に示す基板処理装置は、加熱部としてサセプタとランプを備えているが、加熱部としてランプのみを備えた基板処理装置を用いて、本実施形態に係る半導体装置の製造方法を実施してもよい。
１００・・・基板処理装置
２００・・・ウエハ（基板）
２０１・・・処理室
２１７・・・サセプタ（基板載置台）
２１７ｂ・・・ヒータ（加熱部）
２６６・・・支持ピン（支持体）
２８０・・・ランプ加熱ユニット（加熱部）

Claims (17)

  1. 不純物がドーピングされた膜を有し、第１温度である基板の前記膜の表面を、第１酸素含有ガスのプラズマによって改質して厚さが１．６ｎｍ以上の第１酸化層を形成する第１酸化工程と、
    前記基板を前記第１温度よりも高い第２温度に加熱して、前記第１酸化層が形成された前記膜の表面を、第２酸素含有ガスのプラズマによって改質して前記第１酸化層の厚みが増した第２酸化層を形成する第２酸化工程と、
    を有する半導体装置の製造方法。
  2. 前記第１酸化層の厚さは２ｎｍ以上である請求項１に記載の半導体装置の製造方法。
  3. 前記第２温度は８００℃未満である請求項１又は請求項２に記載の半導体装置の製造方法。
  4. 前記第１酸化層及び前記第２酸化層は、それぞれＳｉを含有する酸化層である請求項１～請求項３のいずれか１項に記載の半導体装置の製造方法。
  5. 前記第１酸素含有ガスと前記第２酸素含有ガスとが同じ成分組成のガスである請求項１～請求項４のいずれか１項に記載の半導体装置の製造方法。
  6. 前記第１酸化工程と前記第２酸化工程とが、同一の処理室内において実行される請求項１～請求項５のいずれか１項に記載の半導体装置の製造方法。
  7. 前記第１酸化工程では、ヒータが内蔵された基板載置台の基板載置面の上方で前記基板を支持するよう構成された支持体により、前記基板載置台の前記基板載置面と前記基板とが離間するように前記基板を支持した状態で前記第１酸化層の形成を行う請求項６に記載の半導体装置の製造方法。
  8. 前記基板を前記処理室内に搬入する際に、前記基板を前記支持体上に載置する請求項７に記載の半導体装置の製造方法。
  9. 前記第１酸化工程は、前記基板を昇温させながら実行される請求項７又は請求項８に記載の半導体装置の製造方法。
  10. 前記第２酸化工程では、前記基板載置台の前記基板載置面上に前記基板が載置された状態で前記第２酸化層の形成が行われる請求項７～請求項９のいずれか１項に記載の半導体装置の製造方法。
  11. 前記第２酸化工程では、前記基板をランプによって加熱する請求項１～請求項１０のいずれか１項に記載の半導体装置の製造方法。
  12. 前記第２酸化工程後に、前記基板を前記第２温度よりも高い第３温度にして、前記第２酸化層が形成された前記膜の表面を、第３酸素含有ガスのプラズマによって改質して前記第２酸化層の厚みが増した第３酸化層を形成する第３酸化工程をさらに有する請求項１～請求項１１のいずれか１項に記載の半導体装置の製造方法。
  13. 基板を処理する処理室と、
    前記処理室内に、酸素含有ガスを供給するガス供給部と、
    前記処理室内に配置された前記基板を加熱可能な加熱部と、
    前記処理室内に供給された前記酸素含有ガスを励起してプラズマを生成させるプラズマ生成部と、
    前記処理室内で、不純物がドーピングされた膜を有し、第１温度である前記基板の前記膜の表面を、第１酸素含有ガスのプラズマによって改質して厚さが１．６ｎｍ以上の第１酸化層を形成する第１酸化工程、及び前記基板を前記第１温度よりも高い第２温度に加熱して、前記第１酸化層が形成された前記膜の表面を、第２酸素含有ガスのプラズマによって改質して前記第１酸化層の厚みが増した第２酸化層を形成する第２酸化工程を実行するように、前記ガス供給部、前記加熱部、及び前記プラズマ生成部を制御することが可能なように構成された制御部と、
    を有する基板処理装置。
  14. 不純物がドーピングされた膜を有し、基板処理装置の処理室内に配置された第１温度である基板の前記膜の表面を、第１酸素含有ガスのプラズマによって改質して厚さが１．６ｎｍ以上の第１酸化層を形成する第１酸化手順と、
    前記基板を前記第１温度よりも高い第２温度に加熱して、前記第１酸化層が形成された前記膜の表面を、第２酸素含有ガスのプラズマによって改質して酸化し、前記第１酸化層の厚みが増した第２酸化層を形成する第２酸化手順と、
    をコンピュータにより前記基板処理装置に実行させるプログラムを記録したコンピュータにより読み取り可能な記録媒体。
  15. 前記第１酸化層の厚さは、前記不純物の抜けを抑制する厚みである請求項１～請求項１２のいずれか１項に記載の半導体装置の製造方法。
  16. 前記第２酸化工程では、前記第１酸化工程よりも前記処理室内の圧力を高くする請求項６～請求項９のいずれか１項に記載の半導体装置の製造方法。
  17. 前記第２酸化工程において、前記基板載置台の前記基板載置面上に前記基板を載置する前に、前記処理室内を減圧する請求項１０に記載の半導体装置の製造方法。
JP2020546637A 2018-09-13 2018-09-13 半導体装置の製造方法、基板処理装置、及びプログラム Active JP7165743B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/034040 WO2020054038A1 (ja) 2018-09-13 2018-09-13 半導体装置の製造方法、基板処理装置、及びプログラム

Publications (2)

Publication Number Publication Date
JPWO2020054038A1 JPWO2020054038A1 (ja) 2021-08-30
JP7165743B2 true JP7165743B2 (ja) 2022-11-04

Family

ID=69776606

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020546637A Active JP7165743B2 (ja) 2018-09-13 2018-09-13 半導体装置の製造方法、基板処理装置、及びプログラム

Country Status (5)

Country Link
US (1) US11908682B2 (ja)
JP (1) JP7165743B2 (ja)
KR (1) KR102516580B1 (ja)
CN (1) CN112740376B (ja)
WO (1) WO2020054038A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200033912A (ko) * 2017-09-15 2020-03-30 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치
JP7411699B2 (ja) 2022-01-28 2024-01-11 株式会社Kokusai Electric 基板処理装置及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332245A (ja) 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2000332009A (ja) 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
JP2001308084A (ja) 2000-04-26 2001-11-02 Tokyo Electron Ltd 熱処理装置及び被処理体の熱処理方法
WO2007099922A1 (ja) 2006-02-28 2007-09-07 Tokyo Electron Limited プラズマ酸化処理方法および半導体装置の製造方法
JP2008091409A (ja) 2006-09-29 2008-04-17 Tokyo Electron Ltd シリコン酸化膜の形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510172A (en) * 1984-05-29 1985-04-09 International Business Machines Corporation Technique for thin insulator growth
JP3305490B2 (ja) 1994-03-18 2002-07-22 株式会社リコー 半導体装置の製造方法
US7122488B2 (en) * 2004-03-15 2006-10-17 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
JP5166297B2 (ja) 2009-01-21 2013-03-21 東京エレクトロン株式会社 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体
JP2015015272A (ja) * 2013-07-03 2015-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
JP6456893B2 (ja) * 2016-09-26 2019-01-23 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体および基板処理装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332245A (ja) 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2000332009A (ja) 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
JP2001308084A (ja) 2000-04-26 2001-11-02 Tokyo Electron Ltd 熱処理装置及び被処理体の熱処理方法
WO2007099922A1 (ja) 2006-02-28 2007-09-07 Tokyo Electron Limited プラズマ酸化処理方法および半導体装置の製造方法
JP2008091409A (ja) 2006-09-29 2008-04-17 Tokyo Electron Ltd シリコン酸化膜の形成方法

Also Published As

Publication number Publication date
US20210183645A1 (en) 2021-06-17
KR20210032473A (ko) 2021-03-24
CN112740376A (zh) 2021-04-30
US11908682B2 (en) 2024-02-20
CN112740376B (zh) 2024-01-30
WO2020054038A1 (ja) 2020-03-19
JPWO2020054038A1 (ja) 2021-08-30
KR102516580B1 (ko) 2023-03-30

Similar Documents

Publication Publication Date Title
CN109075071B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
JP2014075579A (ja) 基板処理装置及び半導体装置の製造方法
TWI785317B (zh) 基板處理裝置、半導體裝置的製造方法及程式
CN111096082B (zh) 基板处理装置、半导体装置的制造方法和记录介质
US11908682B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
JP6752357B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2018179038A1 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6484388B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6281964B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
TWI749506B (zh) 基板處理裝置，半導體裝置的製造方法及程式
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
CN110870047B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP7170890B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
JP7117354B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7203869B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
WO2023053262A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP2023050747A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN115116826A (zh) 半导体器件的制造方法、衬底处理方法、记录介质及衬底处理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210225

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221024

R150 Certificate of patent or registration of utility model

Ref document number: 7165743

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150