WO2007099922A1 - プラズマ酸化処理方法および半導体装置の製造方法 - Google Patents

プラズマ酸化処理方法および半導体装置の製造方法 Download PDF

Info

Publication number
WO2007099922A1
WO2007099922A1 PCT/JP2007/053561 JP2007053561W WO2007099922A1 WO 2007099922 A1 WO2007099922 A1 WO 2007099922A1 JP 2007053561 W JP2007053561 W JP 2007053561W WO 2007099922 A1 WO2007099922 A1 WO 2007099922A1
Authority
WO
WIPO (PCT)
Prior art keywords
plasma
treatment
layer
plasma oxidation
oxidation treatment
Prior art date
Application number
PCT/JP2007/053561
Other languages
English (en)
French (fr)
Inventor
Masaru Sasaki
Original Assignee
Tokyo Electron Limited
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Limited filed Critical Tokyo Electron Limited
Priority to JP2008502779A priority Critical patent/JP5073645B2/ja
Priority to US12/281,046 priority patent/US7825018B2/en
Priority to CN2007800002240A priority patent/CN101313393B/zh
Publication of WO2007099922A1 publication Critical patent/WO2007099922A1/ja

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H01L21/31658—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe
    • H01L21/31662—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself by thermal oxidation, e.g. of SiGe of silicon in uncombined form
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
    • H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
    • H01L29/4933—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a silicide layer contacting the silicon layer, e.g. Polycide gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Definitions

  • the present invention relates to a plasma oxidation treatment method for treating a semiconductor substrate using plasma and a method for manufacturing a semiconductor device.
  • a silicide layer of a refractory metal such as tungsten is laminated on a polysilicon layer as a metal having excellent adhesion and workability with silicon having a low resistance value.
  • a gate electrode having a metal polycide structure such as tungsten polycide (laminated film of WSiZpoly-Si) is attracting attention.
  • the gate of a transistor is generally formed in the order of a well, a gate insulating film, and a gate electrode.
  • An etching process is performed to form the gate electrode.
  • the side surface of the polysilicon layer in the gate electrode is exposed, so when a voltage is applied to the gate electrode, electric field concentration occurs in the exposed portion, causing a product failure such as an increase in leakage current.
  • the oxidation of polysilicon has been performed by thermal oxidation. Recently, plasma oxidation using plasma has been proposed (for example, WO2004Z073073).
  • the oxidation of the metal-containing layer can be suppressed and the oxidation of only the polysilicon layer can be selectively performed by selecting the conditions of the plasma oxidation. At the same time, it is possible to suppress the formation of a biting portion of an oxide film called a parse beak at the edge of the polysilicon layer.
  • parse beaks are suppressed when the polysilicon layer is oxidized by plasma. If it is restricted too much, the shape of the edge portion of the polysilicon layer becomes sharp without changing substantially, and there may be a problem that the electric field concentrates on this part and the leakage current increases. Therefore, contrary to the above, by selecting the conditions of plasma oxidation, it is also possible to intentionally advance the oxidation laterally at the edge of the polysilicon layer to form a so-called parse beak. RU
  • the oxidation effect is relatively strong. Since the conditions must be selected, the selectivity of the polysilicon oxide to the metal in the metal silicide layer is reduced. As a result, the metal in the metal silicide layer is oxidized, causing problems such as shape change such as expansion of the metal silicide layer and generation of particles due to metal oxides, thereby improving the reliability of the semiconductor device. It will be greatly reduced.
  • An object of the present invention is to appropriately form an oxide film at the edge of a silicon layer when a silicon oxide film is formed by oxidizing a silicon layer in a structure having a silicon layer and a metal-containing layer.
  • Another object of the present invention is to provide a plasma oxidation treatment method capable of suppressing the acidity of a metal in a metal-containing layer while forming a parse beak shape having a proper thickness.
  • a structure having at least a silicon layer and a metal-containing layer is subjected to an acid treatment to form a silicon oxide film on at least the silicon layer.
  • a plasma oxidation treatment method comprising: performing a first plasma oxidation treatment at a treatment pressure of 1.33-66.67 Pa using a treatment gas containing at least hydrogen gas and oxygen gas; and And performing a second plasma oxidation treatment at a treatment pressure of 133.33 to 1333 Pa using a treatment gas containing at least hydrogen gas and oxygen gas after the oxidation treatment. .
  • an insulating film is formed on a semiconductor substrate, and a laminated film having at least a polysilicon layer and a metal-containing layer is formed on the insulating film. Then, the laminated film is etched to form a laminated body of a polysilicon layer and a metal silicide layer, and a processing gas containing at least hydrogen gas and oxygen gas is applied to the laminated body.
  • the first plasma acid treatment at a processing pressure of 1. 33-66. 67 Pa and a treatment containing at least hydrogen gas and oxygen gas after the first plasma acid treatment.
  • a second plasma oxidation treatment at a processing pressure of 133.3 to 1333 Pa using a gas.
  • a substrate on which an oxide film, a first polysilicon layer, an insulating film, a second polysilicon layer, and a metal-containing layer are sequentially formed.
  • Pressure 1. 33-66. Performing the first plasma oxidation treatment at 67 Pa, and after the first plasma oxidation treatment, using a processing gas containing at least hydrogen gas and oxygen gas, processing pressure 133.
  • Performing a second plasma oxidation treatment at 3 to 1333 Pa, and a plasma oxidation treatment method is provided.
  • the silicon layer also has a polysilicon layer force
  • the metal-containing layer is a metal silicide layer
  • the structure is a stacked body formed by laminating them. is there.
  • a tungsten silicide layer can be used as the metal silicide layer.
  • the processing temperature of the first plasma oxidation treatment, the second plasma oxidation, The treatment temperature is preferably 250 to 800 ° C.
  • the surface of the polysilicon layer is oxidized, the silicon on the surface of the metal silicide layer is oxidized, and the surface of the polysilicon layer is oxidized.
  • the second plasma oxidization treatment may be performed by forming the silicon oxide film on the surface of the polysilicon layer and the metal silicide layer. It is possible to further advance the oxidation of the surface of the layer and to advance the oxidation of the edge of the polysilicon layer.
  • the plasma oxidation treatment includes a plasma processing apparatus that generates plasma by introducing microwaves into a processing chamber using a planar antenna having a plurality of slots. Can be used.
  • a MOS semiconductor device may be used as the semiconductor device. Togashi.
  • the polysilicon layer may include a first polysilicon layer and a second polysilicon layer, and an insulating film is interposed between them.
  • the first polysilicon layer can constitute a floating gate electrode
  • the second polysilicon layer can constitute a control gate electrode.
  • the insulating film may be formed by sequentially stacking an oxide film, a nitride film, and an oxide film. An example of such a structure is a flash memory device.
  • a storage medium storing a program for controlling a plasma processing apparatus, wherein the program at the time of execution includes at least a silicon layer, a metal-containing layer, A plasma oxidation treatment method for forming a silicon oxide film at least on the surface of the polysilicon layer by oxidizing a structure having a gas, using a treatment gas containing at least hydrogen gas and oxygen gas , After performing the first plasma oxidation treatment at a treatment pressure of 1.33-66.67Pa and the first plasma oxidation treatment, a treatment gas containing at least hydrogen gas and oxygen gas is used.
  • a storage medium is provided for causing a computer to control the processing apparatus so that a plasma oxidation treatment method is performed, including performing a second plasma oxidation treatment at a pressure of 133.3 to 1333 Pa.
  • a planar antenna having a processing chamber capable of being evacuated for processing an object to be processed using plasma, and a plurality of slots for introducing microwaves into the processing chamber. And a plasma acid that forms a silicon oxide film on at least the surface of the polysilicon layer by oxidizing the structure having at least the silicon layer and the metal-containing layer in the processing container.
  • a first plasma oxidation treatment using a treatment gas containing at least hydrogen gas and oxygen gas at a treatment pressure of 1.33-66.67 Pa, and the first plasma oxide solution.
  • a plasma acid treatment method including performing a second plasma acid treatment at a treatment pressure of 133.3 to 1333 Pa using a treatment gas containing at least hydrogen gas and oxygen gas is performed.
  • To control And control unit comprising a plasma processing apparatus is provided.
  • a structure having at least a silicon layer and a metal-containing layer is oxidized. Therefore, when the silicon oxide film is formed on the surface of the polysilicon layer, the two-step plasma acid treatment as described above is performed to appropriately reduce the acid at the edge of the silicon layer. It is possible to suppress the oxidation of the metal in the refractory metal-containing layer while controlling the portion of the oxide film in a parsbeak shape having an appropriate thickness.
  • the metal-containing layer typically in the first plasma acid treatment under the condition that the selectivity of silicon oxide to metal is high.
  • this functions as a protective film, and the second plasma oxide is performed at a higher pressure than the first plasma oxide treatment.
  • the metal in the metal silicide can be prevented from oxidizing during the treatment. Therefore, generation of particles due to metal oxides and expansion of the metal silicide layer can be prevented.
  • the oxidation of the edge portion of the silicon layer can be actively promoted.
  • the edge portion of the oxide film can be formed into a parsbeak shape having an appropriate thickness.
  • FIG. 1 is a schematic cross-sectional view showing an example of a plasma processing apparatus suitable for carrying out the method of the present invention.
  • FIG. 2 is a drawing showing the structure of a planar antenna member.
  • FIG. 3 is a drawing schematically showing the structure of a gate electrode.
  • FIG. 4A is a diagram schematically showing a gate electrode before plasma oxidation treatment.
  • FIG. 4B is a diagram schematically showing the gate electrode after the first oxidation step.
  • FIG. 4C is a diagram schematically showing the gate electrode after the second oxidation step.
  • FIG. 5 is a flowchart showing the main process steps of plasma oxidation treatment.
  • FIG. 6A TEM photograph showing the shape of the edge part of the bottom of the polysilicon layer of the gate electrode when treated with 6. 7 Pa.
  • FIG. 6B is a TEM photograph showing the shape of the edge part of the lower part of the polysilicon layer of the gate electrode when treated with 400 Pa.
  • FIG. 7 is a graph of a tungsten 2p spectrum obtained by surface analysis using an XPS apparatus.
  • FIG. 8 is a graph of tungsten 2p spectrum by surface analysis using an XPS apparatus.
  • FIG. 9A is a diagram schematically showing the structure of a flash memory element.
  • FIG. 9B is a diagram showing a state in which the plasma oxidation treatment is applied to the flash memory element shown in FIG. 9A.
  • FIG. 10 A TEM photograph showing the state of the flash memory device after acid treatment.
  • FIG. 1 is a cross-sectional view schematically showing an example of a plasma processing apparatus that can be suitably used in the plasma oxidation treatment method of the present invention.
  • the plasma processing apparatus 100 has a high density and high density by generating plasma by introducing microwaves into a processing chamber using a planar antenna having a plurality of slots, particularly an RLSA (Radial Line Slot Antenna). It is configured as an RLSA microwave plasma processing device that can generate microwave-excited plasma with a low electron temperature, and it has a plasma density of 1 X 10 1G to 5 X 10 12 Zcm 3 and is powerfully low at 0.7 to 2 eV. Low damage plasma treatment by electron temperature plasma is possible. Therefore, it can be suitably used for the purpose of forming a silicon oxide film in the manufacturing process of various semiconductor devices.
  • the plasma processing apparatus 100 has a substantially cylindrical chamber 11 that is airtight and grounded.
  • a circular opening 10 is formed in a substantially central portion of the bottom wall la of the chamber 11, and an exhaust chamber 11 that communicates with the opening 10 and protrudes downward is provided in the bottom wall la. ing.
  • the exhaust chamber 11 is connected to an exhaust device 24 via an exhaust pipe 23.
  • a silicon wafer which is a substrate to be processed (hereinafter simply referred to as "wafer").
  • a mounting table 2 made of ceramics such as A1N with high thermal conductivity is provided.
  • the mounting table 2 is supported by a support member 3 having a ceramic force such as a cylindrical A1N extending upward in the center of the bottom of the exhaust chamber 11.
  • the mounting table 2 is provided with a cover ring 4 for covering the outer edge and guiding the wafer W.
  • This cover ring 4 is made of, for example, quartz, A1N, Al ON
  • a resistance heating type heater 5 is embedded in the mounting table 2.
  • the heater 5 is heated by the heater power source 5a to heat the mounting table 2, and the heat is a substrate to be processed. Heat wafer W uniformly.
  • the mounting table 2 is provided with a thermocouple 6 so that the heating temperature of the wafer W can be controlled, for example, in the range from room temperature to 900 ° C.
  • wafer support pins (not shown) for supporting the wafer W and moving it up and down are provided so as to protrude and retract with respect to the surface of the mounting table 2.
  • a cylindrical liner 7 having a quartz force is provided on the inner periphery of the chamber 11 to prevent metal contamination due to the material constituting the chamber.
  • a baffle plate 8 for uniformly exhausting the inside of the chamber 11 is provided in an annular shape on the outer peripheral side of the mounting table 2, and the baffle plate 8 is supported by a plurality of columns 9.
  • An annular gas introduction part 15 is provided on the side wall of the chamber 11, and a gas supply system 16 is connected to the gas introduction part 15.
  • the gas introduction part may be arranged in a nozzle shape or a shutter shape.
  • the gas supply system 16 includes, for example, an Ar gas supply source 17 and an O gas supply source.
  • the gas introduction unit 15 is reached via the gas line 20 and is introduced into the chamber 11 from the gas introduction unit 15.
  • Each of the gas lines 20 is provided with a mass flow controller 21 and opening / closing valves 22 around it.
  • Ar gas instead of Ar gas, other rare gases such as Kr gas, Xe gas, and He gas can also be used.
  • An exhaust pipe 23 is connected to a side surface of the exhaust chamber 11, and the exhaust apparatus 24 including a high-speed vacuum pump is connected to the exhaust pipe 23. Then, by operating the exhaust device 24, the exhaust device 24 is uniformly discharged into the space 11 a of the exhaust chamber 11 through the gas force notch plate 8 in the chamber 11 and exhausted through the exhaust pipe 23. As a result, the inside of the chamber 11 can be depressurized at a high speed to a predetermined degree of vacuum, for example, 0.133 Pa.
  • a loading / unloading port 25 for loading / unloading the wafer W to / from a transfer chamber (not shown) adjacent to the plasma processing apparatus 100, and the loading / unloading port 25 are opened and closed.
  • a gate valve 26 is provided!
  • the upper portion of the chamber 11 has an opening, and an annular upper plate 27 is joined to the opening by the force.
  • the lower part of the inner periphery of the upper plate 27 protrudes toward the inner space of the chamber and forms an annular support part 27a.
  • a dielectric material such as quartz, Al 2 O, or A1N ceramics is used to transmit microwaves.
  • the overplate 28 is provided in an airtight manner via the seal member 29. Therefore, the inside of the chamber 1 is kept airtight.
  • a disk-shaped planar antenna member 31 is provided above the transmission plate 28 so as to face the mounting table 2.
  • the shape of the planar antenna member 31 is not limited to a disk shape, and may be a square plate shape, for example.
  • the planar antenna member 31 is locked to the upper end of the side wall of the chamber 11.
  • the planar antenna member 31 is formed of, for example, a copper plate or aluminum plate force with a surface plated with gold or silver, and a plurality of slot-like microwave radiation holes 32 that radiate microwaves are formed in a predetermined pattern. It has been configured.
  • the microwave radiation holes 32 have, for example, a long groove shape as shown in FIG. 2, and the adjacent microwave radiation holes 32 are typically arranged in a "T" shape. Radiation holes 3 2 are arranged concentrically. The length and the arrangement interval of the microwave radiation holes 32 are determined according to the wavelength ( ⁇ g) of the microwave. For example, the intervals of the microwave radiation holes 32 are arranged to be ⁇ gZ4, gZ2 or g. . In FIG. 2, the interval between adjacent microwave radiation holes 32 formed concentrically is indicated by Ar. Further, the microwave radiation holes 32 may have other shapes such as a circular shape and an arc shape. Furthermore, the arrangement form of the microwave radiation holes 32 is not particularly limited, and may be, for example, a spiral shape or a radial shape in addition to a concentric shape.
  • a slow wave member 33 having a dielectric constant larger than that of vacuum is provided on the upper surface of the planar antenna member 31.
  • the slow wave material 33 has a function of adjusting the plasma by shortening the wavelength of the microwave because the wavelength of the microwave becomes longer in vacuum.
  • Planar It is preferable that the antenna member 31 and the transmission plate 28, and the slow wave member 33 and the planar antenna member 31 are in close contact with each other, but they are in close contact with each other.
  • a shield lid 34 made of a metal material such as aluminum or stainless steel is provided on the upper surface of the chamber 11 so as to cover the planar antenna member 31 and the slow wave material 33.
  • the upper surface of the chamber 11 and the shield cover 34 are sealed by a seal member 35.
  • a cooling water flow path 34a is formed in the shield lid 34, and cooling water is allowed to flow therethrough to cool the shield lid 34, the slow wave material 33, the planar antenna member 31, and the transmission plate 28. It has become.
  • the shield lid 34 is grounded.
  • An opening 36 is formed in the center of the upper wall of the shield lid 34, and a waveguide 37 is connected to the opening.
  • a microwave generator 39 for generating microwaves is connected to the end of the waveguide 37 via a matching circuit 38. Thereby, for example, a microwave having a frequency of 2.45 GHz generated by the microwave generator 39 is propagated to the planar antenna member 31 through the waveguide 37.
  • the microwave frequency 8.35 GHz, 1.98 GHz, or the like can be used.
  • the waveguide 37 includes a coaxial waveguide 37a having a circular cross section extending upward from the opening 36 of the shield lid 34, and a mode converter 40 at the upper end of the coaxial waveguide 37a. And a rectangular waveguide 37b extending in the horizontal direction.
  • the mode change 40 between the rectangular waveguide 37b and the coaxial waveguide 37a has a function of converting the microphone mouth wave propagating in the TE mode in the rectangular waveguide 37b into the TEM mode.
  • An inner conductor 41 extends in the center of the coaxial waveguide 37a, and the inner conductor 41 is connected and fixed to the center of the planar antenna member 31 at the lower end thereof. Thereby, the microwave is efficiently and uniformly propagated radially and uniformly to the planar antenna member 31 through the inner conductor 41 of the coaxial waveguide 37a.
  • Each component of the plasma processing apparatus 100 is connected to and controlled by a process controller 50 having a CPU.
  • the process controller 50 includes a keyboard that allows the process manager to input commands to manage the plasma processing apparatus 100, a display that displays and displays the operating status of the plasma processing apparatus 100, and the like.
  • One interface 51 is connected!
  • the process controller 50 performs various processes executed by the plasma processing apparatus 100.
  • a storage unit 52 storing a recipe in which a control program (software) to be realized by the control of the process controller 50 and processing condition data is stored is connected.
  • recipes such as the control program and processing condition data may be stored in a computer-readable storage medium such as a CD-ROM, a hard disk, a flexible disk, or a flash memory. For example, it is possible to transmit the data from time to time through a dedicated line and use it online.
  • the plasma processing apparatus 100 configured in this way is capable of proceeding with damage-free plasma processing to the underlayer film and the like at a low temperature of 800 ° C or lower, and is excellent in plasma uniformity. Uniformity can be realized.
  • this plasma processing apparatus 100 can be suitably used for, for example, the oxidation treatment of the polysilicon layer of the gate electrode.
  • gate electrodes high-precision control of the side wall oxide of the gate electrode and low resistance of the gate electrode are required due to the demand for high integration of LSIs and miniaturization of design rules associated with high-speed gates.
  • a tungsten polycide in which a polysilicon layer 63 is formed on a Si substrate 61 via a gate insulating film 62 and a tungsten silicide (WSi) layer 64 is further formed thereon as a metal-containing layer.
  • WSi tungsten silicide
  • the metal constituting the metal-containing layer is not limited to tungsten, and examples thereof include other high melting point metals such as molybdenum, tantalum, and titanium. Moreover, metals other than high melting
  • a gate electrode formed with a nitride, an alloy, a single metal, or the like may be used.
  • reference numeral 67 denotes a hard mask layer made of an insulating film such as silicon nitride (SiN) used for etching the gate electrode
  • reference numeral 68 denotes silicon formed by selective oxidation. It is an acid film.
  • FIG. 4A-4C show a tungsten polycide structure with a tungsten silicide layer 64 and a silicon oxide film 68.
  • FIG. 4 schematically shows how the is formed.
  • FIG. 4A shows the gate electrode 200 after etching.
  • Reference numeral 61 denotes a Si substrate.
  • a Si substrate 61, a P + or N + well region (diffusion region; not shown) doped with a p-type impurity or an n-type impurity is formed,
  • a gate insulating film 62 SiO film is formed by thermal oxidation or the like.
  • a polysilicon film is formed on the upper surface by CVD to form a polysilicon layer 63, and further, a high melting point electrode material for the purpose of reducing the specific resistance in order to increase the speed of the gate electrode 200.
  • a tungsten silicide layer 64 is formed.
  • the tungsten silicide layer 64 is formed by, for example, a CVD method in which the tungsten silicide layer 64 is directly deposited and a tungsten film is formed by sputtering, and then the tungsten silicide layer 64 is formed by thermal annealing. Methods can be used.
  • a hard mask layer 67 such as silicon nitride is formed on the tungsten silicide layer 64, and a photoresist film (not shown) is further formed.
  • the hard mask layer 67 is etched using the photoresist film as a mask by photolithography, and the tungsten silicide layer 64 and the polysilicon layer 63 are further formed using the photoresist film + hard mask layer 67 or the hard mask layer 67 as a mask.
  • the gate electrode 200 is formed by sequentially etching. Through the series of etching processes, the side walls of the polysilicon layer 63 and the tungsten silicide layer 64 are exposed on the side surfaces of the gate electrode 200, and the gate insulating film 62 is also etched.
  • FIG. 5 shows the main process steps for this plasma oxidation treatment.
  • the gate valve 26 is opened, and the UE and W in which the gate electrode 200 is formed from the loading / unloading port 25 are loaded into the chamber 1 and placed on the susceptor 2 (step Sl). Then, the first acidification process is performed. In the first acid / oxidation process, first, the inside of the chamber 11 is evacuated (step S2), and the Ar gas supply source 17, O gas supply source 18 and H gas of the gas supply system 16 are supplied.
  • step S3 a flow rate Ar gas: 0-2000mLZmin (sccm), H gas: 10
  • ZO is preferably 1 or more, more preferably 2 or more, for example, 2-8.
  • the inside of the chamber 11 is set to the processing pressure of the first oxidation process (step S 4).
  • the chamber internal pressure is 1.33 to 66.
  • the power of 67Pa is preferably 250 to 800 ° C, more preferably 300 to 500 ° C! /.
  • the microwave from the microwave generator 39 is guided to the waveguide 37 through the matching circuit 38.
  • the microwave power is preferably set to 1000 to 4000 W.
  • the microphone mouth wave is supplied to the planar antenna member 31 through the rectangular waveguide 37b, the mode change 40, and the coaxial waveguide 37a in this order, and is supplied from the planar antenna member 31 through the microwave transmission plate 28 to the chamber 1. Radiated into the space above the wafer W inside.
  • the microwave propagates in the TE mode in the rectangular waveguide 37b.
  • the TE mode microwave is converted into the TEM mode by the mode change ⁇ 40, and the inside of the coaxial waveguide 37a becomes the planar antenna member 31. It is propagated towards.
  • An electromagnetic field is formed in the chamber 1 by the microwave radiated from the microwave radiation hole 32 of the planar antenna member 31 through the microwave transmission plate 28 toward the chamber 1, and H
  • the side wall of the polysilicon layer 63 exposed to the W gate electrode 200 is selectively oxidized to form a silicon oxide film (step S6).
  • the microwave plasma has an electron density of approximately 1 ⁇ 10 1G to 5 ⁇ 10 12 Zcm 3 or higher when microwaves are emitted from a large number of microwave radiation holes 32 of the planar antenna member 31.
  • the electron temperature is about 0.7-2 eV and the uniformity of plasma density is ⁇ 5% or less. Therefore, the surface of the polysilicon layer 63 is selectively oxidized at a low temperature for a short time to form a silicon oxide film 68.
  • plasma damage such as ions to the underlying film is small.
  • the silicon oxide film (SiO 2) is selectively formed on the surface of the exposed polysilicon layer 63 while suppressing the oxidation of tandastane in the tungsten silicide layer 64.
  • Film) 68 can be formed.
  • the surface of the tungsten silicide layer 64 is selectively oxidized while the silicon in the tungsten silicide layer 64 is selectively oxidized.
  • a silicon oxide film SiO film
  • the H / O ratio is set to 1 or more, preferably 2 to 8.
  • the selectivity of the silicon oxide is increased by increasing the silicon oxide relative to the metal oxide such as tungsten.
  • a silicon oxide film 68 is also formed on the surface of the tungsten silicide layer 64 (and the node mask layer 67).
  • the silicon oxide film 68 on the surface of the tungsten silicide layer 64 is protected to suppress the oxidation of the tungsten (W) in the tungsten silicide layer 64 in the second oxidation process performed later. It can function as a film.
  • step S7 After the plasma oxide treatment is performed until the silicon oxide film 68 reaches a predetermined thickness, the microphone mouth wave power is turned off and the first oxide process is completed (step S7).
  • the parsbeak-shaped portion is formed at both ends of the gate oxidation film.
  • a second acidifying step is carried out under high pressure conditions.
  • step S8 the inside of the chamber 11 is evacuated (step S8), and then Ar gas, H gas and O gas are supplied from the Ar gas supply source 17, O gas supply source 18 and H gas supply source 19 of the gas supply system 16.
  • step S9 the inside of the chamber 11 is set to a predetermined pressure (step S10).
  • step S10 the pressure is set to a pressure relatively higher than the treatment pressure in the first oxidation step, and the oxidation treatment is performed.
  • the pressure in the chamber it is preferable to set the pressure in the chamber to a high pressure of 133.3 to 1333 Pa, more preferably 266.6 to 66.5 Pa.
  • the processing temperature is preferably 250 to 800 ° C. S is preferable, and 300 to 500 ° C. is more preferable.
  • the flow rate is Ar gas: 0 to 2000 mLZmin (sccm), H gas: 10
  • H ZO H and O
  • the second acidifying step can be continued in the same chamber of the plasma processing apparatus 100 that has performed the first acidifying step. It is also possible to carry out by using another plasma processing apparatus.
  • the microwave from the microwave generator 39 is guided to the waveguide 37 through the matching circuit 38.
  • the microwave power is preferably 100 to 4000 W.
  • an electromagnetic field is formed in the chamber 11 by the microwave radiated from the planar antenna member 31 through the microwave transmitting plate 28 to the chamber 1, and the H gas
  • Ar gas and O gas are turned into plasma (step S11). This plasma further causes acid
  • the acid at the lower edge portion of the polysilicon layer 63 is advanced to cause the gate acid treatment.
  • Appropriate parsbeak-shaped portions 69 are formed on both ends of the film (step S12).
  • the film thickness of the silicon oxide film 68 itself is somewhat increased by the plasma oxidation treatment at this time. As a result, a state like the gate electrode 202 shown in FIG. 4C is obtained.
  • the surface of the tungsten silicide layer 64 In addition, a silicon oxide film 68 is selectively formed, and this silicon oxide film 68 is used to prevent oxidation of tungsten (W) in the tungsten silicide layer 64 in the second oxide process. Functions as a protective film. Accordingly, tungsten oxide in the tungsten silicide layer 64 (oxide WO is generated and scattered) is suppressed, and particle contamination of the wafer W due to the oxide and the tungsten silicide layer 64 is reduced. Expansion and the like are avoided. Therefore, the reliability of the semiconductor device using the gate electrode 202 can be ensured. In addition, particle contamination in the processing chamber 1 can be suppressed.
  • step S13 After the plasma oxide treatment is performed until the silicon oxide film 68 reaches a predetermined film thickness, the microphone mouth wave power is turned off and the second oxide process is completed (step S13). Thereafter, the inside of the chamber 11 is evacuated (step S14), the gate valve 26 is opened, and the wafer W is unloaded from the loading / unloading port 25 (step S15). In this way, the processing for one wafer W is completed.
  • Ar, O, and H are flow rates of ArZO / H.
  • processing temperature is set temperature 600 ° C (wafer temperature 450 ° C)
  • plasma supply power is 3400W
  • processing time is silicon acid formed on the side wall of polysilicon layer 63
  • the thickness of the film 68 was set to 10 nm.
  • a wafer having a tungsten layer formed on a silicon substrate was prepared, and plasma treatment was performed using the plasma treatment apparatus 100 while changing the treatment pressure.
  • the processing pressure was 6.7 Pa (50 mTorr) and 400 Pa (3 Torr).
  • processing temperature is set temperature 600 ° C (wafer temperature 450 ° C)
  • plasma power is 3400W
  • processing time is silicon oxide film 68 formed on the side wall of polysilicon layer 63 The thickness was set to 10 nm.
  • FIGS. 7 and 8 show surface analysis of the tungsten layer at the center (center) and edge (periphery) of the blanket wafer before and after the plasma treatment using an XPS analyzer (X-Ray Photoelectron Spectroscopy Analysis). Results are shown.
  • FIG. 7 shows the results when the processing pressure of the plasma oxidation treatment is 6.7 Pa (50 mTorr), and
  • FIG. 8 shows the results when the processing pressure is 400 Pa (3 Torr).
  • curve A shows the measurement result of As depo (untreated; acidified, no state)
  • curve C shows the measurement result of the center after plasma treatment
  • curve E shows The measurement results at the edge after plasma treatment are shown.
  • the tungsten oxide of the tungsten silicide layer 64 can be reduced. It was speculated that an appropriate parsbeak-shaped portion could be formed at the edge portion of the gate oxide film 62 on the lower surface of the polysilicon layer 63 while suppressing.
  • a flash memory device was created, and a two-step plasma oxidation process was performed using the plasma processing apparatus 100 shown in FIG.
  • a tunnel oxide film 304 is formed with a predetermined thickness in a memory cell region partitioned by the LOCOS oxide film 302.
  • a first polysilicon layer 305 (FG Poly) is formed as a floating gate, and a first silicon oxide film 306, a nitride film 307, and a second silicon oxide film 308 are sequentially formed thereon.
  • an insulating film having a so-called ONO laminated structure (ONO laminated film 330) is formed.
  • a second polysilicon layer 309 (CG Poly) as a control gate and a tungsten silicide layer 310 (WSi) are formed on the ONO laminated film 330.
  • an etch stopper layer such as SiN is formed on the tungsten silicide layer 310 (WSi). Then, the first polysilicon layer 305 (FG Poly), the second polysilicon layer 309 (CG Poly), and the side surface of the tungsten silicide layer 310 (WSi) are exposed by etching or the like. .
  • the silicon substrate 301 having the above-described structure in which polysilicon and tungsten silicide are exposed is carried into the chamber 11, the processing pressure is 6.7 Pa (50 mTorr), and Ar, O, and H are used as processing gases.
  • Flow ratio ArZO ZH 1000Zl00Z200mLZmin (sccm)
  • the processing temperature is set to 800 ° C (wafer temperature 650 ° C), the power supplied to the plasma is 3.4 kW, and the processing time is the film thickness nm of the oxide film formed on the silicon substrate 301.
  • the first oxidation process under the low pressure condition was performed in the chamber 11.
  • the treatment pressure is 400 Pa (3 Torr), and Ar, O, and H are used as treatment gases.
  • the temperature is set to 800 ° C (wafer temperature 650 ° C), the power supplied to the plasma is 3.4 kW, and the processing time is set so that the thickness of the oxide film formed on the silicon substrate 301 is 8 nm.
  • the second oxidation process under high pressure conditions is performed in the chamber 11, and the first polysilicon layer 305 (FG Poly), the second polysilicon layer 309 (CG Poly), and the tungsten silicide layer A silicon oxide film was selectively formed on the exposed surface of 3 10 (WSi).
  • FG Poly first polysilicon layer 305
  • CG Poly second polysilicon layer 309
  • tungsten silicide layer A silicon oxide film was selectively formed on the exposed surface of 3 10 (WSi).
  • the flash memory element 300 subjected to the plasma oxidation treatment as described above was observed with a TEM (transmission electron microscope). The results are shown in FIG. As shown in FIG.
  • the silicon oxide film was formed with a substantially uniform film thickness.
  • the expansion of the tungsten silicide layer 310 (WSi) was not observed, and the oxidation of tungsten (W) was suppressed.
  • FG Poly first polysilicon layer 305
  • a parsbeak-shaped portion was formed.
  • FIG. 9B schematically shows the flash memory device 300 after the above-described plasma oxidation treatment. That is, a silicon oxide film 311 is formed with a uniform thickness on the side wall of the first polysilicon layer 305 (FG Poly) as a floating gate, and the second polysilicon layer 309 (CG). The silicon oxide film 312 was formed with a uniform thickness on the side wall of Poly), and the silicon oxide film 313 was formed with a uniform thickness on the side wall of the tungsten silicide layer 310 (WSi). .
  • a pars-beak-shaped portion 31 la is formed at the edge of the tunnel oxide film 304 on the lower surface of the first polysilicon layer 305 (FG Poly), and the first silicon oxide film on the upper surface of the first polysilicon layer 305 is formed.
  • a parsbeak-shaped portion 3 l ib was formed on the edge portion of 306.
  • a parsbeak-shaped portion 312a was formed on the edge portion of the second silicon oxide film 308 on the lower surface of the second polysilicon layer 309 (CG Poly) as the control gate.
  • the present invention is not limited to the above-described embodiment, and various modifications can be made.
  • the force shown in the example in which the present invention is applied to the oxidation treatment of the stacked body of the polysilicon layer and the tungsten silicide layer is not limited to this.
  • a silicide layer of another refractory metal can be used, and a metal-containing layer other than silicide can also be used.
  • a silicon layer other than the polysilicon layer may be used.
  • the force shown in the example in which the polysilicon layer and the tungsten silicide layer form a stacked body is not necessarily stacked.
  • the plasma processing apparatus is not limited to the RLS A microwave plasma processing apparatus, and various plasma processing apparatuses such as an ICP (inductively coupled plasma) system, a surface wave plasma system, an ECR plasma system, and a magnetron system are used. It is also possible.
  • the present invention is not limited to the gate electrode of a transistor or a flash memory device.
  • the semiconductor substrate is not limited to a silicon substrate, and a compound semiconductor substrate can be used.
  • the semiconductor substrate is not limited to a semiconductor substrate, and can be applied to other substrates such as a glass substrate for a liquid crystal device. .

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Non-Volatile Memory (AREA)

Abstract

　シリコン層と、高融点金属含有層とを有する構造体に対し、少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処理圧力１．３３～６６．６７Ｐａで第１のプラズマ酸化処理を行なうことと、第１のプラズマ酸化処理の後で、少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処理圧力１３３．３～１３３３Ｐａで第２のプラズマ酸化処理を行なうことと、を含むプラズマ酸化処理を行ない、シリコン酸化膜を形成する。

Description

明 細 書
プラズマ酸化処理方法および半導体装置の製造方法
技術分野
[0001] 本発明は、プラズマを用いて半導体基板を処理するプラズマ酸ィ匕処理方法および 半導体装置の製造方法に関する。
背景技術
[0002] 近時、 LSIの高集積化、高速ィ匕の要請力 LSIを構成する半導体素子のデザイン ルールが益々微細化されている。それにともなって、 DRAMやフラッシュメモリ等に 用いられるトランジスタのゲート電極の低抵抗化が求められている。ゲート電極として は、従来ポリシリコンが用いられていたが、ポリシリコンはシート抵抗が高いという欠点 があった。そのため、抵抗値が低ぐシリコンとの密着性、加工性に優れた金属として 、タングステンなどの高融点金属のシリサイド層をポリシリコン層に積層することが提 案されている。具体的には、例えばタングステンポリサイド (WSiZpoly— Siの積層 膜)などの金属ポリサイド構造のゲート電極が注目されて 、る。
[0003] ところで、トランジスタのゲートは、一般にゥエル、ゲート絶縁膜、ゲート電極の順に 形成される。ゲート電極を形成するには、エッチング処理が施される。これにより、ゲ ート電極中のポリシリコン層の側面が露出するため、ゲート電極に電圧を印加すると、 この露出部分で電界集中が生じ、リーク電流増大などの製品不良を引き起こす原因 となる。このため、ゲート電極中のポリシリコンの露出部分を酸ィ匕して絶縁膜を形成す る酸ィ匕処理を行なう必要がある。このポリシリコンの酸ィ匕は、従来熱酸化により行なわ れていたが、最近ではプラズマを利用して行なうプラズマ酸ィ匕が提案されている（例 えば、 WO2004Z073073号公報）
[0004] プラズマによるポリシリコン層の酸ィ匕では、プラズマ酸ィ匕の条件を選択することにより 、金属含有層の酸化を抑え、選択的にポリシリコン層のみを酸ィ匕することができるとと もに、ポリシリコン層のエッジ部にパーズビークと呼ばれる酸ィ匕膜の食い込み部分が 形成されるのを抑えることができる。
[0005] ところが、プラズマによってポリシリコン層を酸ィ匕する際にパーズビークの形成が抑 制され過ぎると、ポリシリコン層のエッジ部の形状がほとんど変化せずに鋭角的になり 、この部位に電界が集中してリーク電流を増大させてしまうという問題が生じることが ある。そのため、前記とは逆に、プラズマ酸ィ匕の条件を選択することにより、意図的に ポリシリコン層のエッジ部において横方向へ酸化を進行させて、いわゆるパーズビー クを形成することも行なわれて 、る。
[0006] し力しながら、金属ポリサイド構造のゲート電極に対し、プラズマ酸化処理によって ポリシリコン層を酸ィ匕するとともに、そのエッジ部にパーズビークを形成しょうとすると、 比較的酸化作用が強 、処理条件を選択しなければならな 、ため、金属シリサイド層 中の金属に対するポリシリコンの酸ィ匕の選択性が低下する。その結果、金属シリサイ ド層中の金属が酸化されてしまい、金属シリサイド層の膨張などの形状変化や、金属 酸ィ匕物に起因するパーティクルの発生などの問題が生じ、半導体装置の信頼性を大 きく低下させてしまう。
発明の開示
[0007] 本発明の目的は、シリコン層と金属含有層を有する構造体中のシリコン層を酸化し てシリコン酸ィ匕膜を形成する場合に、シリコン層のエッジ部の酸ィ匕膜を適度な厚さの パーズビーク形状としつつ、金属含有層中の金属の酸ィヒを抑制することが可能なプ ラズマ酸化処理方法を提供することとにある。
[0008] 本発明の第 1の観点によれば、少なくとも、シリコン層と、金属含有層と、を有する構 造物を酸ィ匕処理して、少なくとも前記シリコン層にシリコン酸ィ匕膜を形成するプラズマ 酸化処理方法であって、少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処理 圧力 1. 33-66. 67Paで第 1のプラズマ酸ィ匕処理を行なうことと、前記第 1のプラズ マ酸化処理を行った後、少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処理 圧力 133. 3〜1333Paで第 2のプラズマ酸化処理を行なうことと、を含む、プラズマ 酸化処理方法が提供される。
[0009] 本発明の第 2の観点によれば、半導体基板の上に絶縁膜を形成することと、この絶 縁膜上に、少なくとも、ポリシリコン層および金属含有層を有する積層膜を形成するこ とと、前記積層膜をエッチング処理してポリシリコン層および金属シリサイド層の積層 体を形成することと、前記積層体に対し、少なくとも水素ガスと酸素ガスを含む処理ガ スを用い、処理圧力 1. 33-66. 67Paで第 1のプラズマ酸ィ匕処理を行なうことと、前 記第 1のプラズマ酸ィ匕処理の後で、少なくとも水素ガスと酸素ガスを含む処理ガスを 用い、処理圧力 133. 3〜1333Paで第 2のプラズマ酸ィ匕処理を行なうことと、を含む 、半導体装置の製造方法が提供される。
[0010] 本発明の第 3の観点によれば、下力も順に酸ィ匕膜、第 1のポリシリコン層、絶縁膜、 第 2のポリシリコン層、および金属含有層が順次形成された基板を酸化処理して、少 なくとも前記第 1および第 2のポリシリコン層にシリコン酸ィ匕膜を形成するプラズマ酸 化処理方法であって、少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処理圧 力 1. 33-66. 67Paで第 1のプラズマ酸ィ匕処理を行なうことと、前記第 1のプラズマ 酸化処理の後、少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処理圧力 133 . 3〜1333Paで第 2のプラズマ酸化処理を行なうことと、を含む、プラズマ酸化処理 方法が提供される。
[0011] 上記第 1の観点において、典型的には、前記シリコン層はポリシリコン層力もなり、 前記金属含有層は金属シリサイド層からなり、前記構造体はこれらが積層してなる積 層体である。金属シリサイド層としてはタングステンシリサイド層を用いることができる。
[0012] 上記第 1〜第 3の観点において、シリコン層がポリシリコン層であり、金属含有層が 金属シリサイドである場合に、前記第 1のプラズマ酸化処理の処理温度、前記第 2の プラズマ酸化処理の処理温度は 250〜800°Cであることが好ましい。
[0013] また、前記第 1のプラズマ酸ィ匕処理は、前記ポリシリコン層の表面を酸ィ匕するととも に、前記金属シリサイド層の表面のシリコンを酸ィ匕し、前記ポリシリコン層の表面およ び前記金属シリサイド層の表面に、シリコン酸ィ匕膜を形成するものであってよぐこの 場合、前記第 2のプラズマ酸ィヒ処理は、前記ポリシリコン層の表面および前記金属シ リサイド層の表面の酸ィ匕をさらに進行させるとともに、前記ポリシリコン層のエッジ部の 酸ィ匕を進行させるよう〖こすることができる。
[0014] また、上記第 1〜第 3の観点において、プラズマ酸ィ匕処理は、複数のスロットを有す る平面アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ 処理装置を用いて行なうことができる。
[0015] 上記第 2の観点において、前記半導体装置として、 MOS型半導体装置を用いるこ とがでさる。
[0016] 上記第 2の観点において、前記ポリシリコン層は、第 1のポリシリコン層と第 2のポリ シリコン層を有し、これらの間に絶縁膜が介在されている構造とすることができる。こ の場合に、前記第 1のポリシリコン層は、フローティングゲート電極を構成するものと することができ、また前記第 2のポリシリコン層は、コントロールゲート電極を構成する ものとすることができる。さらに、前記絶縁膜としては、酸化膜、窒化膜、酸化膜を順 次積層してなるものとすることができる。このような構造を有するものとしてフラッシュメ モリ素子を挙げることができる。
[0017] 本発明の第 4の観点によれば、プラズマ処理装置を制御するプログラムが記憶され た記憶媒体であって、前記プログラムは、実行時に、少なくとも、シリコン層と、金属含 有層と、を有する構造体を酸化処理して、少なくとも前記ポリシリコン層の表面にシリ コン酸ィ匕膜を形成するプラズマ酸ィ匕処理方法であって、少なくとも水素ガスと酸素ガ スを含む処理ガスを用い、処理圧力 1. 33-66. 67Paで第 1のプラズマ酸化処理を 行なうことと、前記第 1のプラズマ酸ィ匕処理を行った後、少なくとも水素ガスと酸素ガス を含む処理ガスを用い、処理圧力 133. 3〜1333Paで第 2のプラズマ酸化処理を行 なうことと、を含む、プラズマ酸ィ匕処理方法が行われるように、コンピュータに前記処 理装置を制御させる、記憶媒体が提供される。
[0018] 本発明の第 5の観点によれば、プラズマを用いて被処理体を処理するための真空 排気可能な処理室と、前記処理室内にマイクロ波を導入する複数のスロットを有する 平面アンテナと、前記処理容器内で、少なくとも、シリコン層と、金属含有層と、を有 する構造体を酸ィ匕処理して、少なくとも前記ポリシリコン層の表面にシリコン酸ィ匕膜を 形成するプラズマ酸ィ匕処理方法であって、少なくとも水素ガスと酸素ガスを含む処理 ガスを用い、処理圧力 1. 33-66. 67Paで第 1のプラズマ酸化処理を行なうことと、 前記第 1のプラズマ酸ィ匕処理を行った後、少なくとも水素ガスと酸素ガスを含む処理 ガスを用い、処理圧力 133. 3〜1333Paで第 2のプラズマ酸ィ匕処理を行なうこととを 含むプラズマ酸ィ匕処理方法が行なわれるように制御する制御部と、を備えた、プラズ マ処理装置が提供される。
[0019] 本発明によれば、少なくとも、シリコン層と、金属含有層とを有する構造体を酸化処 理して、ポリシリコン層の表面にシリコン酸ィ匕膜を形成する際に、上記のような 2段階 のプラズマ酸ィ匕処理を行うことにより、シリコン層のエッジ部の酸ィ匕を適度に制御して 、その部分の酸ィ匕膜を適度な厚みのパーズビーク形状としつつ、高融点金属含有層 中の金属の酸ィ匕を抑制することが可能になる。
[0020] すなわち、処理圧力の異なる 2段階のプラズマ酸ィ匕処理では、まず、金属に対して シリコン酸ィ匕の選択性が高い条件の第 1のプラズマ酸ィ匕処理で金属含有層、典型的 には金属シリサイド層の表面に酸ィ匕膜を形成しておくことによって、これが保護膜とし て機能し、第 1のプラズマ酸ィ匕処理よりも高い圧力で行なわれる第 2のプラズマ酸ィ匕 処理で金属シリサイド中の金属が酸ィ匕することを抑制することができる。したがって、 金属酸ィ匕物によるパーティクルの発生や金属シリサイド層の膨張などを防止すること ができる。
[0021] また、第 1のプラズマ酸ィ匕処理よりも高い圧力で行なわれる第 2のプラズマ酸ィ匕処 理では、シリコン層のエッジ部の酸化を積極的に進めることができるので、シリコン層 のエッジ部の酸ィ匕膜を適度な厚さのパーズビーク形状とすることができる。これにより
、半導体装置におけるリーク電流を抑制して電気的特性の向上を図ることが可能とな る。
[0022] また、複数のスロットを有する平面アンテナにて処理室内にマイクロ波を導入してプ ラズマを発生させるプラズマ処理装置を使用する場合には、高密度のプラズマによる 低電子温度での処理が可能になるため、基板へのダメージが少なぐかつ制御性良 く酸ィ匕膜を形成することができ、特に制御性良くシリコン膜のエッジ部にパーズビーク 形状の酸化膜を形成することができる。
図面の簡単な説明
[0023] [図 1]本発明方法の実施に適したプラズマ処理装置の一例を示す概略断面図。
[図 2]平面アンテナ部材の構造を示す図面。
[図 3]ゲート電極の構造を模式的に示す図面。
[図 4A]プラズマ酸ィ匕処理前のゲート電極を模式的に示す図。
[図 4B]第 1の酸ィ匕工程後のゲート電極を模式的に示す図。
[図 4C]第 2の酸ィ匕工程後のゲート電極を模式的に示す図。 [図 5]プラズマ酸ィ匕処理の主要な工程手順を示すフローチャート。
[図 6A]6. 7Paで処理した場合のゲート電極のポリシリコン層下部のエッジ部分の形 状を示す TEM写真。
[図 6B]400Paで処理した場合のゲート電極のポリシリコン層下部のエッジ部分の形 状を示す TEM写真。
[図 7]XPS装置を用いた表面分析によるタングステン 2pスペクトルのグラフ図。
[図 8]XPS装置を用いた表面分析によるタングステン 2pスペクトルのグラフ図。
[図 9A]フラッシュメモリ素子の構造を模式的に示す図。
[図 9B]図 9Aに示すフラッシュメモリ素子にプラズマ酸ィ匕処理を施した状態を示す図
[図 10]酸ィ匕処理後のフラッシュメモリ素子の状態を示す TEM写真。
発明を実施するための最良の形態
[0024] 以下、適宜添付図面を参照して本発明の実施の形態について具体的に説明する 。図 1は、本発明のプラズマ酸ィ匕処理方法に好適に利用可能なプラズマ処理装置の 一例を模式的に示す断面図である。このプラズマ処理装置 100は、複数のスロットを 有する平面アンテナ、特に RLSA (Radial Line Slot Antenna;ラジアルラインスロットァ ンテナ）にて処理室内にマイクロ波を導入してプラズマを発生させることにより、高密 度かつ低電子温度のマイクロ波励起プラズマを発生させ得る RLSAマイクロ波プラズ マ処理装置として構成されており、 1 X 101G〜5 X 1012Zcm3のプラズマ密度で、力 つ 0. 7〜2eVの低電子温度のプラズマによる低ダメージのプラズマ処理が可能であ る。従って、各種半導体装置の製造過程におけるシリコン酸ィ匕膜の形成などの目的 で好適に利用可能なものである。
[0025] 上記プラズマ処理装置 100は、気密に構成され、接地された略円筒状のチャンバ 一 1を有している。チャンバ一 1の底壁 laの略中央部には円形の開口部 10が形成さ れており、底壁 laにはこの開口部 10と連通し、下方に向けて突出する排気室 11が 設けられている。この排気室 11は、排気管 23を介して排気装置 24に接続されている
[0026] チャンバ一 1内には被処理基板であるシリコンウェハ（以下、単に「ウェハ」と記す） Wを水平に支持するため、熱伝導性の高い A1N等のセラミックス力 なる載置台 2が 設けられている。この載置台 2は、排気室 11の底部中央力も上方に延びる円筒状の A1N等のセラミックス力 なる支持部材 3により支持されている。載置台 2には、その 外縁部をカバーし、ウェハ Wをガイドするためのカバーリング 4が設けられている。こ のカバーリング 4は、例えば石英、 A1N、 Al O N
2 3、 Si 等の誘電体で構成されている。
[0027] 載置台 2には抵抗加熱型のヒータ 5が埋め込まれており、このヒータ 5はヒータ電源 5 aから給電されることにより載置台 2を加熱して、その熱で被処理基板であるウェハ W を均一に加熱する。また、載置台 2には、熱電対 6が配備されており、ウェハ Wの加 熱温度を、例えば室温から 900°Cまでの範囲で温度制御可能となっている。載置台 2には、ウェハ Wを支持して昇降させるためのウェハ支持ピン（図示せず）が載置台 2 の表面に対して突没可能に設けられて 、る。
[0028] チャンバ一 1の内周には、石英力 なる円筒状のライナー 7が設けられ、チャンバ一 構成材料による金属汚染を防止している。また、載置台 2の外周側には、チャンバ一 1内を均一排気するためのバッフルプレート 8が環状に設けられ、このバッフルプレー ト 8は、複数の支柱 9により支持されている。
[0029] チャンバ一 1の側壁には環状をなすガス導入部 15が設けられており、このガス導入 部 15にはガス供給系 16が接続されている。なお、ガス導入部はノズル状またはシャ ヮー状に配置してもよい。ガス供給系 16は、例えば Arガス供給源 17、 Oガス供給源
2
18および Hガス供給源 19を有しており、 Arガス、 Oガスおよび Hガスが、それぞれ
2 2 2
ガスライン 20を介してガス導入部 15に至り、ガス導入部 15からチャンバ一 1内に導 入される。ガスライン 20の各々には、マスフローコントローラ 21およびその前後の開 閉バルブ 22が設けられている。なお、 Arガスに換えて、例えば Krガス、 Xeガス、 He ガスなどの他の希ガスを用いることもできる。
[0030] 上記排気室 11の側面には排気管 23が接続されており、この排気管 23には高速真 空ポンプを含む前述の排気装置 24が接続されて 、る。そしてこの排気装置 24を作 動させることによりチャンバ一 1内のガス力 ノ ッフルプレート 8を介して排気室 11の 空間 11a内へ均一に排出され、排気管 23を介して排気される。これによりチャンバ一 1内は所定の真空度、例えば 0. 133Paまで高速に減圧することが可能となっている [0031] チャンバ一 1の側壁には、プラズマ処理装置 100に隣接する搬送室（図示せず）と の間でウェハ Wの搬入出を行うための搬入出口 25と、この搬入出口 25を開閉するゲ ートバルブ 26とが設けられて!/、る。
[0032] チャンバ一 1の上部は開口部となっており、この開口部には環状のアッパープレー ト 27力接合される。アッパープレート 27の内周下部は、内側のチャンバ一内空間へ 向けて突出し、環状の支持部 27aを形成している。この支持部 27a上に、誘電体、例 えば石英や Al O、 A1N等のセラミックスカゝらなり、マイクロ波を透過するマイクロ波透
2 3
過板 28がシール部材 29を介して気密に設けられている。したがって、チャンバ一 1 内は気密に保持される。
[0033] 透過板 28の上方には、載置台 2と対向するように、円板状の平面アンテナ部材 31 が設けられている。なお、平面アンテナ部材 31の形状は、円板状に限らず、例えば 四角板状でもよい。この平面アンテナ部材 31はチャンバ一 1の側壁上端に係止され ている。平面アンテナ部材 31は、例えば表面が金または銀メツキされた銅板またはァ ルミ-ゥム板力 なり、マイクロ波を放射する多数のスロット状のマイクロ波放射孔 32 が所定のパターンで貫通して形成された構成となっている。
[0034] マイクロ波放射孔 32は、例えば図 2に示すように長溝状をなし、典型的には隣接す るマイクロ波放射孔 32同士が「T」字状に配置され、これら複数のマイクロ波放射孔 3 2が同心円状に配置されている。マイクロ波放射孔 32の長さや配列間隔は、マイクロ 波の波長（ λ g)に応じて決定され、例えばマイクロ波放射孔 32の間隔は、 λ gZ4、 gZ2またはえ gとなるように配置される。なお、図 2において、同心円状に形成され た隣接するマイクロ波放射孔 32同士の間隔を Arで示している。また、マイクロ波放 射孔 32は、円形状、円弧状等の他の形状であってもよい。さらに、マイクロ波放射孔 32の配置形態は特に限定されず、同心円状のほか、例えば、螺旋状、放射状に配 置することちでさる。
[0035] この平面アンテナ部材 31の上面には、真空よりも大きい誘電率を有する遅波材 33 が設けられている。この遅波材 33は、真空中ではマイクロ波の波長が長くなることか ら、マイクロ波の波長を短くしてプラズマを調整する機能を有している。なお、平面ァ ンテナ部材 31と透過板 28との間、また、遅波材 33と平面アンテナ部材 31との間は、 それぞれ密着させても離間させてもょ 、が、密着させることが好ま 、。
[0036] チャンバ一 1の上面には、これら平面アンテナ部材 31および遅波材 33を覆うように 、例えばアルミニウムやステンレス鋼等の金属材カ なるシールド蓋体 34が設けられ ている。チャンバ一 1の上面とシールド蓋体 34とはシール部材 35によりシールされて いる。シールド蓋体 34には、冷却水流路 34aが形成されており、そこに冷却水を通 流させることにより、シールド蓋体 34、遅波材 33、平面アンテナ部材 31、透過板 28 を冷却するようになっている。なお、シールド蓋体 34は接地されている。
[0037] シールド蓋体 34の上壁の中央には、開口部 36が形成されており、この開口部には 導波管 37が接続されている。この導波管 37の端部には、マッチング回路 38を介して マイクロ波を発生するマイクロ波発生装置 39が接続されている。これにより、マイクロ 波発生装置 39で発生した、例えば周波数 2. 45GHzのマイクロ波が導波管 37を介 して上記平面アンテナ部材 31へ伝搬されるようになっている。マイクロ波の周波数と しては、 8. 35GHz, 1. 98GHz等を用いることもできる。
[0038] 導波管 37は、上記シールド蓋体 34の開口部 36から上方へ延出する断面円形状 の同軸導波管 37aと、この同軸導波管 37aの上端部にモード変換器 40を介して接続 された水平方向に延びる矩形導波管 37bとを有している。矩形導波管 37bと同軸導 波管 37aとの間のモード変翻 40は、矩形導波管 37b内を TEモードで伝播するマ イク口波を TEMモードに変換する機能を有している。同軸導波管 37aの中心には内 導体 41が延在しており、内導体 41は、その下端部において平面アンテナ部材 31の 中心に接続固定されている。これにより、マイクロ波は、同軸導波管 37aの内導体 41 を介して平面アンテナ部材 31へ放射状に効率よく均一に伝播される。
[0039] プラズマ処理装置 100の各構成部は、 CPUを備えたプロセスコントローラ 50に接 続されて制御される構成となっている。プロセスコントローラ 50には、工程管理者がプ ラズマ処理装置 100を管理するためにコマンドの入力操作等を行うキーボードや、プ ラズマ処理装置 100の稼働状況を可視化して表示するディスプレイ等力もなるユー ザ一インターフェース 51が接続されて!、る。
[0040] また、プロセスコントローラ 50には、プラズマ処理装置 100で実行される各種処理を プロセスコントローラ 50の制御にて実現するための制御プログラム（ソフトウェア）や 処理条件データ等が記録されたレシピが格納された記憶部 52が接続されている。
[0041] そして、必要に応じて、ユーザーインターフェース 51からの指示等にて任意のレシ ピを記憶部 52から呼び出してプロセスコントローラ 50に実行させることで、プロセスコ ントローラ 50の制御下で、プラズマ処理装置 100での所望の処理が行われる。また、 前記制御プログラムや処理条件データ等のレシピは、コンピュータ読み取り可能な記 憶媒体、例えば CD— ROM、ハードディスク、フレキシブルディスク、フラッシュメモリ などに格納された状態のものを利用したり、あるいは、他の装置から、例えば専用回 線を介して随時伝送させてオンラインで利用したりすることも可能である。
[0042] このように構成されたプラズマ処理装置 100は、 800°C以下の低温で下地膜等へ のダメージフリーなプラズマ処理を進めることができるとともに、プラズマ均一性に優 れており、プロセスの均一性を実現できる。
[0043] このプラズマ処理装置 100は、上述したように、例えばゲート電極のポリシリコン層 の酸ィ匕処理に好適に利用可能なものである。ゲート電極としては、 LSIの高集積化、 高速ィ匕にともなうデザインルールの微細化の要請から、ゲート電極の側壁酸ィ匕の高 精度の制御およびゲート電極の低抵抗ィ匕が求められており、図 3に示すような、 Si基 板 61上にゲート絶縁膜 62を介してポリシリコン層 63を形成し、さらにその上に金属 含有層としてタングステンシリサイド (WSi)層 64を形成したタングステンポリサイド構 造のゲートが用いられている。金属含有層を構成する金属としては、タングステンに 限らず、例えば、モリブデン、タンタル、チタンのような他の高融点金属を挙げることが できる。また、高融点以外の他の金属であってもよい。また、これらのシリサイドの他、 ナイトライド、合金、単体金属等を成膜したゲート電極でもよい。
なお、図 3において、符号 67はゲート電極をエッチングする際に用いられる、例え ば窒化シリコン (SiN)などの絶縁膜からなるハードマスク層、符号 68は選択酸ィ匕によ り形成されたシリコン酸ィ匕膜である。
[0044] 次に、本発明方法による半導体装置の製造工程を、 MOS型半導体装置 (MOS電 界効果型トランジスタ）を構成するゲート電極を例にとって説明する。図 4A〜4Cは、 タングステンシリサイド層 64を有するタングステンポリサイド構造にシリコン酸ィ匕膜 68 が形成される様子を模式的に示している。図 4Aはエッチング後のゲート電極 200を 示している。符号 61は Si基板である。
[0045] ゲート電極 200の作製手順としては、まず、 Si基板 61〖こ、 p型不純物または n型不 純物がドープされた P+または N+ゥエル領域 (拡散領域;図示せず)が形成され、次 いで熱酸化処理等により、ゲート絶縁膜 62 (SiO膜)が形成される。ゲート絶縁膜 62
2
上には CVDによりポリシリコンを成膜して、ポリシリコン層 63を形成し、その上にさら に、ゲート電極 200を高速ィ匕するため比抵抗を下げる目的で、高融点電極材料であ るタングステンシリサイド層 64を形成する。タングステンシリサイド層 64の形成には、 例えば、タングステンシリサイド層 64を直接堆積して成膜する CVD法や、タンダステ ン膜をスパッタ法で成膜した後、熱ァニール処理によりタングステンシリサイド層 64を 形成する方法などが利用できる。
[0046] タングステンシリサイド層 64の上には、窒化シリコンなどのハードマスク層 67を形成 し、さらにフォトレジスト膜 (図示せず)を形成しておく。
[0047] その後、フォトリソグラフィ一によりフォトレジスト膜をマスクとしてハードマスク層 67を エッチングし、さらにフォトレジスト膜 +ハードマスク層 67またはハードマスク層 67を マスクとしてタングステンシリサイド層 64、ポリシリコン層 63を順次エッチングしてゲー ト電極 200を形成する。一連のエッチング処理により、ゲート電極 200の側面にはポリ シリコン層 63およびタングステンシリサイド層 64の側壁が露出し、さらにゲート絶縁膜 62もエッチングされた状態となって 、る。
[0048] このように形成されたゲート電極 200に対し、プラズマ処理装置 100を用い、処理 圧力を変えて第 1の酸ィ匕工程と第 2の酸ィ匕工程を実施する。このプラズマ酸ィ匕処理 の主要な工程手順を図 5に示す。
まず、ゲートバルブ 26を開にして搬入出口 25からゲート電極 200が形成されたゥ エノ、 Wをチャンバ一 1内に搬入し、サセプタ 2上に載置する（ステップ Sl)。そして、 第 1の酸ィ匕工程を実施する。第 1の酸ィ匕工程では、まず、チャンバ一 1内を真空引き し (ステップ S 2)、ガス供給系 16の Arガス供給源 17、 Oガス供給源 18および Hガス
2 2 供給源 19から、 Arガス、 Hガス、および Oガスを所定の流量でガス導入部材 15を
2 2
介してチャンバ一 1内に導入する (ステップ S3)。この際の条件としては、例えば流量 は、 Arガス： 0〜2000mLZmin(sccm)、 Hガス： 10
2 〜500mLZmin (sccm)、 O
2 ガス： 10〜500mLZmin (sccm)とすることが好ましい。ここで、 Hと Oの流量比（H
2 2
ZO )は 1以上とすることが好ましぐ 2以上、例えば 2〜8とすることがより好ましい。
2 2
このように Ηの量を Οの量以上とすることで、複数の膜に対する最適な酸化処理に
2 2
帘 U御することができる。
[0049] 次に、チャンバ一 1内を第 1の酸ィ匕工程の処理圧力に設定する (ステップ S4)。タン ダステンシリサイド層 64中のタングステンの酸化を抑制し、シリコンのみを酸化してタ ングステンシリサイド層 64の表面に酸ィ匕膜を形成する観点から、チャンバ一内圧力 は 1. 33〜66. 67Paとすること力 子ましく、 1. 33〜6. 67Pa力 ^より好まし!/、。また、同 じ観点で、処理温度（ウェハ温度として）は 250〜800°Cとすることが好ましぐ 300〜 500°Cとすることがより好まし!/、。
[0050] 次いで、マイクロ波発生装置 39からのマイクロ波を、マッチング回路 38を経て導波 管 37に導く。この際、マイクロ波パワーは、 1000〜4000Wとすること力好ましい。マ イク口波は、矩形導波管 37b、モード変 40、および同軸導波管 37aを順次通つ て平面アンテナ部材 31に供給され、平面アンテナ部材 31からマイクロ波透過板 28 を経てチャンバ一 1内におけるウェハ Wの上方空間に放射される。マイクロ波は、矩 形導波管 37b内では TEモードで伝搬し、この TEモードのマイクロ波はモード変^^ 40で TEMモードに変換されて、同軸導波管 37a内を平面アンテナ部材 31に向けて 伝搬されていく。
[0051] 平面アンテナ部材 31のマイクロ波放射孔 32からマイクロ波透過板 28を経てチャン バー 1に向けて放射されたマイクロ波によりチャンバ一 1内で電磁界が形成され、 H
2 ガス、 Arガスおよび Oガスがプラズマ化する（ステップ S5)。このプラズマによりゥェ
2
ハ Wのゲート電極 200に露出したポリシリコン層 63の側壁を選択的に酸ィ匕し、シリコ ン酸化膜を形成する (ステップ S6)。このマイクロ波プラズマは、マイクロ波が平面アン テナ部材 31の多数のマイクロ波放射孔 32から放射されることにより、略 1 X 101G〜5 X 1012Zcm3の電子密度あるいはそれ以上の高密度のプラズマとなり、その電子温 度は、 0. 7〜2eV程度、プラズマ密度の均一性は、 ± 5%以下である。従って、低温 かつ短時間でポリシリコン層 63表面を選択的に酸ィ匕してシリコン酸ィ匕膜 68を形成す ることができる。さらに、下地膜へのイオン等のプラズマダメージが小さいというメリット もある。このようにして、図 4B〖こ示すよう〖こ、タングステンシリサイド層 64中のタンダス テンの酸ィ匕を抑制しつつ、露出するポリシリコン層 63の表面に、選択的にシリコン酸 化膜 (SiO膜) 68を形成することができる。
2
[0052] このように低温、短時間で、かつ Hを含むガスにより形成される高密度プラズマによ
2
りポリシリコン層 63表面の酸化処理を行うので、タングステン (W)の酸化による WO ( WO、woまたは wo)の形成を極力抑えて高精度の処理を行うことができる。
3 2
[0053] 処理ガス中の水素がタングステンの酸ィ匕を抑制する機構については、下記の式（1 )および式（2)の反応によるものと考えられる。
つまり、処理ガスが ArZOの場合には、式（1)のみの反応が起こるため、タンダス
2
テンが酸化され、 WOとなる。しかし、処理ガスが ArZO ZHの場合は、式（2)の
3 2 2
反応が起こり、式（1)で生成した WOが H*と反応して WOを還元する反応が生じ、
3 3
タングステンを生成する方向に反応が進むため、タングステンの酸ィ匕が抑制される。
W + 30* → WO · · · (1)
3
WO + 3H* → W+ 30H* · · · (2)
3
[0054] このように、低圧力条件で処理することにより、図 4Bのゲート電極 201に示すように 、タングステンシリサイド層 64中のシリコンを選択的に酸ィ匕しつつタングステンシリサ イド層 64の表面にもシリコン酸ィ匕膜 (SiO膜)を薄く形成することが可能になる。
2
[0055] すなわち、上記低圧力処理において、 H /O比を 1以上、好ましくは 2〜8とするこ
2 2
とにより、タングステン等の金属に対する酸ィ匕レートに対してシリコンの酸ィ匕レートを 高くしてシリコンの酸ィ匕の選択性を高め、図 4Bに示すように、ポリシリコン層 63だけで なぐタングステンシリサイド層 64 (およびノヽードマスク層 67)の表面にもシリコン酸ィ匕 膜 68が形成される。ここで、タングステンシリサイド層 64の表面のシリコン酸ィ匕膜 68 は、後で行なわれる第 2の酸ィ匕工程において、タングステンシリサイド層 64中のタン ダステン (W)の酸ィ匕を抑制する保護膜として機能させることができる。
[0056] シリコン酸ィ匕膜 68が所定の膜厚になるまでプラズマ酸ィ匕処理を行なった後、マイク 口波パワーを切 (オフ）にして第 1の酸ィ匕工程を終了させる (ステップ S7)。
[0057] 次に、第 1の酸ィ匕工程の後は、ゲート酸ィ匕膜の両端においてパーズビーク形状部 分を形成するために、高圧力条件で酸ィ匕処理を第 2の酸ィ匕工程を行なう。
まず、チャンバ一 1内を真空引きし (ステップ S8)、次にガス供給系 16の Arガス供 給源 17、 Oガス供給源 18および Hガス供給源 19から、 Arガス、 Hガスおよび Oガ
2 2 2 2 スを所定の流量でガス導入部材 15を介してチャンバ一 1内に導入する (ステップ S9) 。次に、チャンバ一 1内を所定の圧力に設定する (ステップ S 10)。第 2の酸ィ匕工程で は、第 1の酸化工程の処理圧力よりも相対的に高い圧力に設定し、酸化処理を行な
[0058] 第 2の酸化工程の条件としては、チャンバ一内圧力は 133. 3〜1333Paの高圧力 とすることが好ましぐ 266. 6-666. 5Paがより好ましい。また、処理温度（ウェハ温 度として）は 250〜800°Cとすること力 S好ましく、 300〜500°Cがより好ましい。その他 の条件として、例えば流量は、 Arガス： 0〜2000mLZmin (sccm)、 Hガス： 10
2 〜5
OOmLZmin (sccm)、 Oガス： 10
2 〜500mLZmin(sccm)とすることが好ましい。こ こで、 Hと Oの流量比（H ZO )は 1以上とすることが好ましぐ 2以上、例えば 2〜8
2 2 2 2
力 り好ましい。
[0059] なお、第 2の酸ィ匕工程は、第 1の酸ィ匕工程を行なったプラズマ処理装置 100の同一 チャンバ一内で引き続き実施することができるが、第 1の酸ィ匕工程とは別のプラズマ 処理装置にぉ 、て実施することも可能である。
[0060] 次いで、マイクロ波発生装置 39からのマイクロ波を、マッチング回路 38を経て導波 管 37に導く。この際、マイクロ波パワーは 100〜4000Wとすることが好ましい。そして 、第 1の酸ィ匕工程と同様に、平面アンテナ部材 31からマイクロ波透過板 28を経てチ ヤンバー 1に放射されたマイクロ波によりチャンバ一 1内で電磁界が形成され、 Hガス
2
、 Arガスおよび Oガスがプラズマ化する（ステップ S 11)。このプラズマによりさらに酸
2
化を進行させるが、この際には第 1の酸ィ匕工程よりも高い処理圧力にして酸ィ匕処理 することにより、ポリシリコン層 63の下面エッジ部の酸ィ匕を進行させてゲート酸ィ匕膜の 両端部に適度なパーズビーク形状部分 69を形成する (ステップ S 12)。また、このとき のプラズマ酸ィ匕処理により、シリコン酸化膜 68自体の膜厚も多少増大する。これによ り、図 4Cに示すゲート電極 202のような状態となる。
[0061] また、前記のように、第 1の酸ィ匕工程において、タングステンシリサイド層 64の表面 にも選択的にシリコン酸ィ匕膜 68が形成されており、このシリコン酸ィ匕膜 68が、第 2の 酸ィ匕工程ではタングステンシリサイド層 64中のタングステン (W)の酸化を抑制する保 護膜として機能する。従って、タングステンシリサイド層 64中のタングステンの酸ィ匕（ 酸化物 WOが生成して飛散する）が抑制され、当該酸ィヒ物に起因するウェハ Wのパ 一ティクル汚染や、タングステンシリサイド層 64の膨張などが回避される。よって、ゲ ート電極 202を用いる半導体装置の信頼性を確保することができる。また、処理チヤ ンバー 1内のパーティクル汚染も抑制できる。
[0062] シリコン酸ィ匕膜 68が所定の膜厚になるまでプラズマ酸ィ匕処理を行なった後、マイク 口波パワーを切 (オフ）にして第 2の酸ィ匕工程を終了させる (ステップ S13)。その後、 チャンバ一 1内を真空引きし (ステップ S 14)、ゲートバルブ 26を開にして搬入出口 2 5よりウェハ Wを搬出する（ステップ S15)。このようにして 1枚のウェハ Wに対する処 理が終了する。
[0063] 次に、本発明の基礎となった試験結果について説明する。
図 4Aと同様の構造のゲート電極 200に対し、図 1に示すプラズマ処理装置 100を 用い、処理圧力を変えてポリシリコン層 63の側壁酸化を実施した。処理圧力は、低 圧の 6. 7Pa (50mTorr)および高圧の 400Pa (3Torr)とした。
[0064] プラズマ酸化処理における処理ガスとしては、 Arと Oと Hとを流量比 ArZO /H
2 2 2 2
= 1000Zl00Z200mLZmin (sccm)で供給し、処理温度は、設定温度 600°C ( ウェハ温度 450°C)で、プラズマへの供給パワーは 3400W、処理時間はポリシリコン 層 63の側壁に形成されるシリコン酸ィ匕膜 68の膜厚が 10nmとなるように設定した。
[0065] プラズマ酸ィ匕処理の前後において、ポリシリコン層 63の下部のエッジ部分の形状を TEM (透過型電子顕微鏡）により観察したところ、図 6Aに示すように、低圧条件 (6. 7Pa)では、エッジ部分 (丸囲んだ部位)の酸ィ匕が進まず、パーズビーク形状部分は 形成されなかったが、図 6Bに示すように、高圧条件 (400Pa)ではエッジ部分（同上） の酸化が進み、パーズビーク形状部分が形成されたことが確認された。
[0066] 次に、シリコン基板上にタングステン層を形成したウェハを準備し、プラズマ処理装 置 100を用いて処理圧力を変えてプラズマ酸ィ匕処理を実施した。処理圧力は、 6. 7 Pa (50mTorr)および 400Pa (3Torr)とした。プラズマ酸化処理における処理ガスと しては、 Arガスと Oガスと Hガスとを流量比 Ar/O /H = 1000/100/200mL
2 2 2 2
Zmin (sccm)、処理温度は設定温度 600°C (ウェハ温度 450°C)で、プラズマへの 供給パワーは 3400W、処理時間はポリシリコン層 63の側壁に形成されるシリコン酸 化膜 68の膜厚が 10nmとなるように設定した。
[0067] 図 7と図 8は、プラズマ処理の前後において、前記ブランケットウェハのセンター（中 心）とエッジ（周縁）におけるタングステン層を XPS分析装置（X- Ray Photoelectron S pectroscopy Analysis)により表面分析した結果を示している。図 7はプラズマ酸化処 理の処理圧力を 6. 7Pa (50mTorr)とした場合の結果であり、図 8は、処理圧力を 4 00Pa (3Torr)とした場合の結果である。なお、両図において、曲線 Aは As depo ( 未処理；酸ィ匕を行なって 、な 、状態）の測定結果を示し、曲線 Cはプラズマ処理後の センター部の測定結果を示し、曲線 Eはプラズマ処理後のエッジ部の測定結果を、 それぞれ示している。
[0068] 図 7と図 8の比較から、低圧条件（図 7 ; 6. 7Pa)では、プラズマ処理後のタンダステ ン (W)のピークが As depoに比べて大きぐ還元性を有してタングステンの酸化が抑 制されている力 高圧条件（図 8 ;400Pa)では、 As
depoに比べ WOのピークが大きぐ低圧条件（6. 7Pa)に比べると還元性が不十分 であり、タングステンが酸ィ匕されて 、ることが確認された。
[0069] 以上の基礎実験の結果を総合すると、プラズマ処理装置 1にお!/、て、ポリシリコン層 63のエッジ部の酸ィ匕膜にパーズビーク形状部分を形成するためには、低圧条件（6 . 7Pa)よりも高圧条件 (400Pa)でプラズマ酸ィ匕処理を行なうことが好ましく、他方で 、低圧条件（6. 7Pa)では、タングステン (W)の酸ィ匕が進行し難いため、例えばタン ダステンシリサイド層 64中に含まれるタングステンの酸ィ匕を抑制しながら、シリコンの みを酸ィ匕する目的に適していることが確認された。従って、低圧条件（1. 33〜66. 6 7Pa)での酸化処理と、高圧条件（133. 3〜1333Pa)での酸化処理を組合せること により、タングステンシリサイド層 64のタングステンの酸ィ匕を抑制しながら、ポリシリコ ン層 63の下面のゲート酸ィ匕膜 62のエッジ部に適度なパーズビーク形状部分を形成 できることが推測された。
[0070] 次に、本発明の効果を確認した試験結果について説明する。 フラッシュメモリ素子を作成し、図 1のプラズマ処理装置 100を用 ヽて処理圧力を変 えて 2ステップのプラズマ酸ィ匕処理を実施した。
この試験では、図 9Aに示すような構造のフラッシュメモリ素子 300に対してプラズマ 酸化処理を実施した。
すなわち、シリコン基板 301上には、 LOCOS酸ィ匕膜 302によって区画されたメモリ セル領域にトンネル酸ィ匕膜 304が所定膜厚で形成されており、トンネル酸ィ匕膜 304 の上には、フローティングゲートとしての第 1のポリシリコン層 305 (FG Poly)が形成 され、さらにその上に、第 1のシリコン酸ィ匕膜 306、窒化膜 307、第 2のシリコン酸ィ匕膜 308が順に形成され、いわゆる ONO積層構造の絶縁膜 (ONO積層膜 330)が形成 されている。さらに、 ONO積層膜 330の上に、コントロールゲートとしての第 2のポリ シリコン層 309 (CG Poly)、およびタングステンシリサイド層 310 (WSi)が形成され ている。さらに、タングステンシリサイド層 310 (WSi)の上には、 SiN等のエッチストツ パ層（図示せず）が形成されている。そして、エッチング等によって、第 1のポリシリコ ン層 305 (FG Poly)および第 2のポリシリコン層 309 (CG Poly)と、タングステンシ リサイド層 310 (WSi)の側面が露出した構造に形成されている。
[0071] 次に、ポリシリコンおよびタングステンシリサイドが露出した上記構造のシリコン基板 301をチャンバ一 1内に搬入し、処理圧力を 6. 7Pa (50mTorr)、処理ガスとして Ar と Oと Hとを用い、流量比 ArZO ZH =1000Zl00Z200mLZmin(sccm)と
2 2 2 2
し、処理温度は設定温度 800°C (ウェハ温度 650°C)で、プラズマへの供給パワーは 3. 4kW、処理時間はシリコン基板 301に形成される酸ィ匕膜の膜厚力 nmとなるよう に設定して、チャンバ一 1内で低圧条件の第 1の酸ィ匕工程を実施した。
[0072] 第 1の酸化工程の後で、処理圧力を 400Pa (3Torr)、処理ガスとして Arと Oと H
2 2 とを用い、流量比 ArZO ZH =1000Zl00Z200mLZmin(sccm)とし、処理温
2 2
度は、設定温度 800°C (ウェハ温度 650°C)で、プラズマへの供給パワーは 3. 4kW 、処理時間はシリコン基板 301に形成される酸ィ匕膜の膜厚が 8nmとなるように設定し 、チャンバ一 1内で高圧条件の第 2の酸ィ匕工程を実施し、第 1のポリシリコン層 305 (F G Poly)および第 2のポリシリコン層 309 (CG Poly)と、タングステンシリサイド層 3 10 (WSi)の露出面に選択的にシリコン酸ィ匕膜を形成した。 [0073] 上記のようにプラズマ酸化処理したフラッシュメモリ素子 300を TEM (透過型電子 顕微鏡）により観察した。その結果を図 10に示した。この図 10より、フローティングゲ ートとしての第 1のポリシリコン層 305 (FG Poly)、コントロールゲートとしての第 2の ポリシリコン層 309 (CG Poly)およびタングステンシリサイド層 310 (WSi)の側部に は、略均一な膜厚でシリコン酸ィ匕膜が形成されていることが確認された。また、タンダ ステンシリサイド層 310 (WSi)の膨張は見られず、タングステン (W)の酸ィ匕が抑制さ れていた。
[0074] 第 1のポリシリコン層 305 (FG Poly)の下部のエッジ部分（図 10中、丸印で囲む部 位)では酸化が進み、パーズビーク形状部分が形成されていた。以上の結果から、低 圧条件と高圧条件の 2ステップのプラズマ酸ィ匕処理を実施することにより、タンダステ ンなどの高融点金属の酸ィヒが抑制され、パーティクルの発生や形状異常を回避でき ることが確認された。また、ポリシリコン層のエッジ部に適度なパーズビークを形成で きるので、エッジ部分からのリーク電流の増加が抑制され、微細化への対応も可能な 信頼性の高いフラッシュメモリ素子を製造できることが確認できた。
[0075] 以上のプラズマ酸ィ匕処理後のフラッシュメモリ素子 300を模式的に示すと図 9Bのよ うになる。すなわち、フローティングゲートとしての第 1のポリシリコン層 305 (FG Pol y)の側壁にはシリコン酸ィ匕膜 311が均一な厚さで形成され、コントロールゲートとして の第 2のポリシリコン層 309 (CG Poly)の側壁にはシリコン酸化膜 312が均一な厚さ で形成され、タングステンシリサイド層 310 (WSi)の側壁には極薄 、シリコン酸ィ匕膜 3 13が均一な厚さで形成されていた。また、第 1のポリシリコン層 305 (FG Poly)下面 のトンネル酸ィ匕膜 304のエッジ部にはパーズビーク形状部分 31 laが形成され、第 1 のポリシリコン層 305上面の第 1のシリコン酸化膜 306のエッジ部にはパーズビーク 形状部分 3 l ibが形成されていた。さらにコントロールゲートとしての第 2のポリシリコ ン層 309 (CG Poly)下面の第 2のシリコン酸化膜 308のエッジ部にはパーズビーク 形状部分 312aが形成されて ヽた。
[0076] なお、本発明は上記実施形態に限定されることなく種々の変形が可能である。例え ば、上記実施形態では、本発明をポリシリコン層とタングステンシリサイド層の積層体 の酸ィ匕処理に適用した例について示した力 これに限らず、タングステンシリサイド層 の代わりに他の高融点金属のシリサイド層を用いることができるし、シリサイド以外の 金属含有層を用いることもできる。また、ポリシリコン層以外のシリコン層を用いてもよ い。さらに、上記実施形態ではポリシリコン層とタングステンシリサイド層とが積層体を 形成する例について示した力 必ずしも積層している必要はない。さらにまた、プラズ マ処理装置としては、 RLS Aマイクロ波プラズマ処理装置に限らず、 ICP (誘導結合 型プラズマ）方式、表面波プラズマ方式、 ECRプラズマ方式、マグネトロン方式など の種々のプラズマ処理装置を用いることも可能である。
さらにまた、本発明は、トランジスタのゲート電極やフラッシュメモリ素子以外に、例 えば、金属シリサイド中の金属の酸ィ匕を抑制しつつ、シリコンを含む材料を選択的に 酸化させる必要のある種々の半導体装置の製造に適用可能である。さらに半導体基 板としてはシリコン基板に限らずィ匕合物半導体基板を用いることができ、また、半導 体基板に限らず、液晶装置用のガラス基板等の他の基板にも適用可能である。

Claims

請求の範囲
[1] 少なくとも、シリコン層と、金属含有層と、を有する構造物を酸化処理して、少なくと も前記シリコン層にシリコン酸ィ匕膜を形成するプラズマ酸ィ匕処理方法であって、 少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処理圧力 1. 33-66. 67Pa で第 1のプラズマ酸ィ匕処理を行なうことと、
前記第 1のプラズマ酸ィ匕処理を行った後、少なくとも水素ガスと酸素ガスを含む処 理ガスを用い、処理圧力 133. 3〜1333Paで第 2のプラズマ酸化処理を行なうことと を含む、プラズマ酸化処理方法。
[2] 請求項 1に記載のプラズマ酸ィ匕処理方法において、前記シリコン層はポリシリコン 層からなり、前記金属含有層は金属シリサイド層からなり、前記構造体はこれらが積 層してなる積層体である、プラズマ酸化処理方法。
[3] 請求項 2に記載のプラズマ酸ィ匕処理方法にぉ 、て、前記金属シリサイド層はタンダ ステンシリサイド層である、プラズマ酸化処理方法
[4] 請求項 2に記載のプラズマ酸ィ匕処理方法において、前記第 1のプラズマ酸ィ匕処理 の処理温度が 250〜800°Cである、プラズマ酸化処理方法。
[5] 請求項 2に記載のプラズマ酸ィ匕処理方法において、前記第 2のプラズマ酸ィ匕処理 の処理温度が 250〜800°Cである、プラズマ酸化処理方法。
[6] 請求項 2に記載のプラズマ酸ィ匕処理方法において、前記第 1のプラズマ酸ィ匕処理 では、前記ポリシリコン層の表面を酸ィ匕するとともに、前記金属シリサイド層の表面の シリコンを酸ィ匕し、前記ポリシリコン層の表面および前記金属シリサイド層の表面に、 シリコン酸化膜を形成する、プラズマ酸化処理方法。
[7] 請求項 6に記載のプラズマ酸ィ匕処理方法において、前記第 2のプラズマ酸ィ匕処理 では、前記ポリシリコン層の表面および前記金属シリサイド層の表面の酸ィ匕をさらに 進行させるとともに、前記ポリシリコン層のエッジ部の酸ィ匕を進行させる、プラズマ酸 化処理方法。
[8] 請求項 1に記載のプラズマ酸ィ匕処理方法にぉ 、て、複数のスロットを有する平面ァ ンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装置 を用いて行なう、プラズマ酸ィ匕処理方法。
[9] 半導体基板の上に絶縁膜を形成することと、
この絶縁膜上に、少なくとも、ポリシリコン層および金属含有層を有する積層膜を形 成することと、
前記積層膜をエッチング処理してポリシリコン層および金属シリサイド層の積層体を 形成することと、
前記積層体に対し、少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処理圧 力 1. 33〜66. 67Paで第 1のプラズマ酸化処理を行なうことと、
前記第 1のプラズマ酸ィヒ処理の後で、少なくとも水素ガスと酸素ガスを含む処理ガ スを用い、処理圧力 133. 3〜1333Paで第 2のプラズマ酸化処理を行なうことと、 を含む、半導体装置の製造方法。
[10] 請求項 9に記載の半導体装置の製造方法において、前記金属含有層は金属シリ サイド層である、半導体装置の製造方法。
[11] 請求項 10に記載の半導体装置の製造方法において、金属シリサイド層はタンダス テンシリサイド層である、半導体装置の製造方法。
[12] 請求項 10に記載の半導体装置の製造方法において、前記第 1のプラズマ酸ィ匕処 理の処理温度が 250〜800°Cである、半導体装置の製造方法。
[13] 請求項 10に記載の半導体装置の製造方法において、前記第 2のプラズマ酸ィ匕処 理の処理温度が 250〜800°Cである、半導体装置の製造方法。
[14] 請求項 10に記載の半導体装置の製造方法において、前記第 1のプラズマ酸ィ匕処 理では、前記ポリシリコン層の表面を酸ィ匕するとともに、前記金属シリサイド層の表面 のシリコンを酸化し、前記ポリシリコン層の表面および前記金属シリサイド層の表面に
、シリコン酸化膜を形成する、半導体装置の製造方法。
[15] 請求項 14に記載の半導体装置の製造方法において、前記第 2のプラズマ酸ィ匕処 理では、前記ポリシリコン層の表面および前記金属シリサイド層の表面の酸ィ匕をさら に進行させるとともに、前記ポリシリコン層のエッジ部の酸ィ匕を進行させる、半導体装 置の製造方法。
[16] 請求項 9に記載の半導体装置の製造方法において、複数のスロットを有する平面 アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装 置を用いて行なう、半導体装置の製造方法。
[17] 請求項 9に記載の半導体装置の製造方法において、前記半導体装置は MOS型ト ランジスタである、半導体装置の製造方法。
[18] 請求項 9に記載の半導体装置の製造方法において、前記ポリシリコン層は、第 1の ポリシリコン層と第 2のポリシリコン層を有し、これらの間に絶縁膜が介在されている、 半導体装置の製造方法。
[19] 請求項 18の半導体装置の製造方法において、前記酸ィ匕膜はトンネル酸ィ匕膜であ る、半導体装置の製造方法。
[20] 請求項 18の半導体装置の製造方法において、前記第 1のポリシリコン層は、フロー ティングゲート電極であり、前記第 2のポリシリコン層は、コントロールゲート電極であ る、半導体装置の製造方法。
[21] 請求項 18の半導体装置の製造方法において、前記絶縁膜は、酸化膜、窒化膜、 酸化膜を順次積層してなる、半導体装置の製造方法。
[22] 請求項 18に記載の半導体装置の製造方法において、前記半導体装置はフラッシ ュメモリ素子である、半導体装置の製造方法。
[23] 下力も順に酸ィ匕膜、第 1のポリシリコン層、絶縁膜、第 2のポリシリコン層、および金 属含有層が順次形成された基板を酸ィ匕処理して、少なくとも前記第 1および第 2のポ リシリコン層にシリコン酸ィ匕膜を形成するプラズマ酸ィ匕処理方法であって、
少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処理圧力 1. 33-66. 67Pa で第 1のプラズマ酸ィ匕処理を行なうことと、
前記第 1のプラズマ酸ィ匕処理の後、少なくとも水素ガスと酸素ガスを含む処理ガス を用い、処理圧力 133. 3〜1333Paで第 2のプラズマ酸ィ匕処理を行なうことと、 を含む、プラズマ酸化処理方法。
[24] 請求項 23に記載のプラズマ酸ィ匕処理方法において、前記金属含有層は金属シリ サイド層である、プラズマ酸化処理方法。
[25] 請求項 24に記載のプラズマ酸ィ匕処理方法にぉ 、て、金属シリサイド層はタンダス テンシリサイド層である、プラズマ酸化処理方法。
[26] 請求項 23に記載のプラズマ酸ィ匕処理方法において、前記第 1のプラズマ酸ィ匕処理 の処理温度が 250〜800°Cである、プラズマ酸化処理方法。
[27] 請求項 23に記載のプラズマ酸ィ匕処理方法において、前記第 2のプラズマ酸ィ匕処理 の処理温度が 250〜800°Cである、プラズマ酸化処理方法。
[28] 請求項 24に記載のプラズマ酸ィ匕処理方法において、前記第 1のプラズマ酸ィ匕処理 では、前記ポリシリコン層の表面を酸ィ匕するとともに、前記金属シリサイド層の表面の シリコンを酸ィ匕し、前記ポリシリコン層の表面および前記金属シリサイド層の表面に、 シリコン酸化膜を形成する、プラズマ酸化処理方法。
[29] 請求項 28に記載のプラズマ酸ィ匕処理方法において、前記第 2のプラズマ酸ィ匕処理 では、前記ポリシリコン層の表面および前記金属シリサイド層の表面の酸ィ匕をさらに 進行させるとともに、前記ポリシリコン層のエッジ部の酸ィ匕を進行させる、プラズマ酸 化処理方法。
[30] 請求項 23に記載のプラズマ酸ィ匕処理方法において、複数のスロットを有する平面 アンテナにて処理室内にマイクロ波を導入してプラズマを発生させるプラズマ処理装 置を用いて行なう、プラズマ酸ィ匕処理方法。
[31] コンピュータ上で動作し、プラズマ処理装置を制御するプログラムが記憶された記 憶媒体であって、
前記プログラムは、実行時に、少なくとも、シリコン層と、金属含有層と、を有する構 造体を酸ィ匕処理して、少なくとも前記ポリシリコン層の表面にシリコン酸ィ匕膜を形成す るプラズマ酸ィ匕処理方法であって、少なくとも水素ガスと酸素ガスを含む処理ガスを 用い、処理圧力 1. 33〜66. 67Paで第 1のプラズマ酸ィ匕処理を行なうことと、前記第 1のプラズマ酸ィ匕処理を行った後、少なくとも水素ガスと酸素ガスを含む処理ガスを 用い、処理圧力 133. 3〜1333Paで第 2のプラズマ酸ィ匕処理を行なうことと、を含む 、プラズマ酸ィヒ処理方法が行われるように、コンピュータに前記処理装置を制御させ る、記憶媒体。
[32] プラズマを用いて被処理体を処理するための真空排気可能な処理室と、
前記処理室内にマイクロ波を導入する複数のスロットを有する平面アンテナと、 前記処理容器内で、少なくとも、シリコン層と、金属含有層と、を有する構造体を酸 化処理して、少なくとも前記ポリシリコン層の表面にシリコン酸ィ匕膜を形成するプラズ マ酸ィ匕処理方法であって、少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処 理圧力 1. 33〜66. 67Paで第 1のプラズマ酸ィ匕処理を行なうことと、前記第 1のブラ ズマ酸化処理を行った後、少なくとも水素ガスと酸素ガスを含む処理ガスを用い、処 理圧力 133. 3〜1333Paで第 2のプラズマ酸化処理を行なうこととを含むプラズマ酸 化処理方法が行なわれるように制御する制御部と、
を備えた、プラズマ処理装置。
PCT/JP2007/053561 2006-02-28 2007-02-27 プラズマ酸化処理方法および半導体装置の製造方法 WO2007099922A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008502779A JP5073645B2 (ja) 2006-02-28 2007-02-27 プラズマ酸化処理方法および半導体装置の製造方法
US12/281,046 US7825018B2 (en) 2006-02-28 2007-02-27 Plasma oxidation method and method for manufacturing semiconductor device
CN2007800002240A CN101313393B (zh) 2006-02-28 2007-02-27 等离子体氧化处理方法和半导体装置的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006052014 2006-02-28
JP2006-052014 2006-02-28

Publications (1)

Publication Number Publication Date
WO2007099922A1 true WO2007099922A1 (ja) 2007-09-07

Family

ID=38459028

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/053561 WO2007099922A1 (ja) 2006-02-28 2007-02-27 プラズマ酸化処理方法および半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7825018B2 (ja)
JP (1) JP5073645B2 (ja)
KR (1) KR100956705B1 (ja)
CN (1) CN101313393B (ja)
TW (1) TWI396234B (ja)
WO (1) WO2007099922A1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011013616A1 (ja) * 2009-07-27 2011-02-03 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
JP2012516577A (ja) * 2009-01-28 2012-07-19 アプライド マテリアルズ インコーポレイテッド 半導体デバイス上に共形酸化物層を形成するための方法
US8679970B2 (en) 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
JP2018056173A (ja) * 2016-09-26 2018-04-05 株式会社日立国際電気 半導体装置の製造方法、記録媒体および基板処理装置
WO2020054038A1 (ja) * 2018-09-13 2020-03-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、及びプログラム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090068020A (ko) * 2007-12-21 2009-06-25 주식회사 하이닉스반도체 전하트랩층을 갖는 불휘발성 메모리소자의 게이트 형성방법
US7947561B2 (en) * 2008-03-14 2011-05-24 Applied Materials, Inc. Methods for oxidation of a semiconductor device
US20090309150A1 (en) * 2008-06-13 2009-12-17 Infineon Technologies Ag Semiconductor Device And Method For Making Semiconductor Device
US8492292B2 (en) * 2009-06-29 2013-07-23 Applied Materials, Inc. Methods of forming oxide layers on substrates
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
JP2012216633A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ窒化処理方法、プラズマ窒化処理装置および半導体装置の製造方法
WO2013122874A1 (en) 2012-02-13 2013-08-22 Applied Materials, Inc. Methods and apparatus for selective oxidation of a substrate
JP6096470B2 (ja) * 2012-10-29 2017-03-15 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR102157839B1 (ko) * 2014-01-21 2020-09-18 삼성전자주식회사 핀-전계효과 트랜지스터의 소오스/드레인 영역들을 선택적으로 성장시키는 방법
CN103871859A (zh) * 2014-03-19 2014-06-18 武汉新芯集成电路制造有限公司 一种形成侧墙氧化硅保护层的方法
TWI639227B (zh) 2015-01-07 2018-10-21 聯華電子股份有限公司 一種記憶體元件及其製作方法
CN108766887B (zh) * 2018-05-25 2019-07-30 中国科学院微电子研究所 基于两步微波等离子体氧化的凹槽mosfet器件的制造方法
CN116844939A (zh) * 2023-07-06 2023-10-03 北京屹唐半导体科技股份有限公司 用于半导体工件的低压氧化处理方法和装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015753A (ja) * 1999-04-28 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
WO2006016642A1 (ja) * 2004-08-13 2006-02-16 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法
JP2006049779A (ja) * 2004-08-09 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100583168B1 (ko) * 1999-05-19 2006-05-24 주식회사 하이닉스반도체 반도체 소자의 제조 방법
JP3916565B2 (ja) * 2001-01-22 2007-05-16 東京エレクトロン株式会社 電子デバイス材料の製造方法
KR100472745B1 (ko) * 2002-10-31 2005-03-11 삼성전자주식회사 게이트 전극 형성 방법, 게이트 전극을 포함하는 반도체장치의 형성 방법 및 기판의 산화 방법.
TWI229368B (en) * 2003-02-13 2005-03-11 Tokyo Electron Ltd Manufacturing method for semiconductor device and semiconductor manufacturing device
JP2006186245A (ja) * 2004-12-28 2006-07-13 Tokyo Electron Ltd トンネル酸化膜の窒化処理方法、不揮発性メモリ素子の製造方法および不揮発性メモリ素子、ならびにコンピュータプログラムおよび記録媒体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015753A (ja) * 1999-04-28 2001-01-19 Toshiba Corp 半導体装置およびその製造方法
JP2006049779A (ja) * 2004-08-09 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
WO2006016642A1 (ja) * 2004-08-13 2006-02-16 Tokyo Electron Limited 半導体装置の製造方法およびプラズマ酸化処理方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679970B2 (en) 2008-05-21 2014-03-25 International Business Machines Corporation Structure and process for conductive contact integration
JP2012516577A (ja) * 2009-01-28 2012-07-19 アプライド マテリアルズ インコーポレイテッド 半導体デバイス上に共形酸化物層を形成するための方法
JP2016028411A (ja) * 2009-01-28 2016-02-25 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 半導体デバイス上に共形酸化物層を形成するための方法
JP2011029415A (ja) * 2009-07-27 2011-02-10 Tokyo Electron Ltd 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
WO2011013616A1 (ja) * 2009-07-27 2011-02-03 東京エレクトロン株式会社 選択酸化処理方法、選択酸化処理装置およびコンピュータ読み取り可能な記憶媒体
US10763373B2 (en) 2015-07-14 2020-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2017022377A (ja) * 2015-07-14 2017-01-26 株式会社半導体エネルギー研究所 半導体装置
US11393930B2 (en) 2015-07-14 2022-07-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2018056173A (ja) * 2016-09-26 2018-04-05 株式会社日立国際電気 半導体装置の製造方法、記録媒体および基板処理装置
JPWO2020054038A1 (ja) * 2018-09-13 2021-08-30 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、及びプログラム
WO2020054038A1 (ja) * 2018-09-13 2020-03-19 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、及びプログラム
JP7165743B2 (ja) 2018-09-13 2022-11-04 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、及びプログラム
US11908682B2 (en) 2018-09-13 2024-02-20 Kokusai Electric Corporation Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium

Also Published As

Publication number Publication date
US20090047778A1 (en) 2009-02-19
CN101313393A (zh) 2008-11-26
CN101313393B (zh) 2010-06-09
JPWO2007099922A1 (ja) 2009-07-16
TWI396234B (zh) 2013-05-11
KR100956705B1 (ko) 2010-05-06
JP5073645B2 (ja) 2012-11-14
TW200739730A (en) 2007-10-16
US7825018B2 (en) 2010-11-02
KR20080009755A (ko) 2008-01-29

Similar Documents

Publication Publication Date Title
JP5073645B2 (ja) プラズマ酸化処理方法および半導体装置の製造方法
JP4633729B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP5252913B2 (ja) 半導体装置の製造方法およびプラズマ酸化処理方法
JP5073482B2 (ja) シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
KR101020334B1 (ko) 마이크로파 플라즈마 처리 장치
JP5078617B2 (ja) 選択的プラズマ処理方法およびプラズマ処理装置
KR100966927B1 (ko) 절연막의 제조 방법 및 반도체 장치의 제조 방법
WO2007139141A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
JP2006332555A (ja) プラズマ処理方法
JP2007165788A (ja) 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
JPWO2008081723A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
JP5231232B2 (ja) プラズマ酸化処理方法、プラズマ処理装置、及び、記憶媒体
TW201303999A (zh) 電漿處理方法及元件分離方法
WO2008038788A1 (fr) Procédé de formation d'un film d'oxyde de silicium, appareil de traitement au plasma et support de stockage
WO2007136049A1 (ja) シリコン酸化膜の形成方法および形成装置
JP5057816B2 (ja) プラズマ処理装置
JP2008251959A (ja) 絶縁層の形成方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780000224.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1020077029149

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2008502779

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 12281046

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 07714954

Country of ref document: EP

Kind code of ref document: A1