CN110870047B - 半导体器件的制造方法、衬底处理装置及记录介质 - Google Patents

半导体器件的制造方法、衬底处理装置及记录介质 Download PDF

Info

Publication number
CN110870047B
CN110870047B CN201880046354.6A CN201880046354A CN110870047B CN 110870047 B CN110870047 B CN 110870047B CN 201880046354 A CN201880046354 A CN 201880046354A CN 110870047 B CN110870047 B CN 110870047B
Authority
CN
China
Prior art keywords
metal film
gas
film
oxygen
process gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880046354.6A
Other languages
English (en)
Other versions
CN110870047A (zh
Inventor
中山雅则
舟木克典
上田立志
坪田康寿
竹岛雄一郎
井川博登
山角宥贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN110870047A publication Critical patent/CN110870047A/zh
Application granted granted Critical
Publication of CN110870047B publication Critical patent/CN110870047B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供进行改性以大幅减小衬底上形成的钨膜的薄层电阻值，并形成具有适于电极等的优异特性的钨膜的技术。具有：将表面形成有钨膜的衬底搬入处理室内的工序；通过对含有氢及氧的处理气体进行等离子体激发以生成反应种的工序；以及将反应种向衬底供给以对钨膜进行改性的工序，在对钨膜进行改性的工序中，以使构成钨膜的钨的晶体粒径变得比进行该工序前大的方式对钨膜进行改性。

Description

半导体器件的制造方法、衬底处理装置及记录介质
技术领域
本发明涉及半导体器件的制造方法、衬底处理装置及记录介质。
背景技术
关于构成DRAM、闪存等器件的电极等中所应用的含金属膜，针对其膜质改善的要求提高。例如，在专利文献1及2中，公开了下述技术，其中，使用含有氧和氢的气体的等离子体来抑制氮化钛(TiN) 膜的薄层电阻值增加。
专利文献1：日本特开2010-232240
专利文献2：日本特开2011-23730
发明内容
发明要解决的课题
本发明的目的在于，提供下述这样的技术，其中，以大幅减小作为衬底上形成的金属膜的钨膜的薄层电阻值的方式改性，并形成具有适于电极等的优异特性的钨膜。
用于解决课题的方案
根据本发明的一方案，提供一种技术，其具有：将表面形成有钨膜的衬底搬入处理室内的工序；通过对含有氢及氧的处理气体进行等离子体激发而生成反应种的工序；以及将所述反应种向所述衬底供给以对所述钨膜进行改性的工序，在对所述钨膜进行改性的工序中，以使构成所述钨膜的钨的晶体粒径变得比进行该对所述钨膜进行改性的工序前大的方式对所述钨膜进行改性。
发明效果
根据本发明，提供一种以大幅减小衬底上形成的钨膜的薄层电阻值的方式改性、并形成具有适于电极等优异特性的钨膜的技术。
附图说明
图1是本发明实施方式的衬底处理装置的剖视图。
图2是说明本发明实施方式的衬底处理装置的等离子体生成原理的说明图。
图3是说明本发明实施方式的控制装置的图。
图4是示出本发明实施方式的衬底处理工序的流程图。
图5A是拍摄本发明实施方式的等离子体处理进行前的金属膜表面的晶体状态而得的照片。
图5B是拍摄本发明实施方式的等离子体处理进行后的金属膜表面的晶体状态而得的照片。
图6是示出未进行本发明实施方式的等离子体处理的情况、和在本发明实施方式的等离子体处理中将反应气体中的H2气体流量比设为100％、80％、65％的情况下的W晶体粒径的最小值、最大值、平均值的表。
图7是示出在本发明的实验例中，反应气体中的H2气体流量比与改性处理前后的W膜的薄层电阻值的变化量的关系的图。
图8是示出在本发明的其他实验例中，反应气体中的H2气体流量比与改性处理前后的TiN膜的薄层电阻值的变化量的关系的图。
具体实施方式
＜本发明的第1实施方式＞
(1)衬底处理装置的构成
以下，使用图1～3说明本发明第1实施方式的衬底处理装置。
(处理室)
处理装置100具备对晶片200进行等离子体处理的处理炉202。处理炉202中，设有构成处理室201的处理容器203。处理容器203 具备作为第1容器的圆顶型的上侧容器210和作为第2容器的碗型的下侧容器211。上侧容器210载置于下侧容器211之上，从而形成处理室201。上侧容器210由例如氧化铝(Al2O3)或石英(SiO2)等非金属材料形成，下侧容器211由例如铝(Al)形成。
另外，在下侧容器211的下部侧壁设有闸阀244。闸阀244构成为，能够在打开时使用搬送机构(未图示)经由搬入搬出口245向处理室201内搬入晶片200或向处理室201外搬出晶片200。
处理室201具有：在周围设有线圈212的等离子体生成空间201a；以及与等离子体生成空间201a连通并进行晶片200处理的衬底处理空间201b。等离子体生成空间201a是供等离子体生成的空间，是指在处理室内的相比于线圈212的下端位于上方且相比于线圈212的上端位于下方的空间。另一方面，衬底处理空间201b是指使用等离子体对衬底进行处理的空间，且是比线圈212的下端更靠下方的空间。在本实施方式中，等离子体生成空间201a与衬底处理空间201b的水平方向的直径构成为大致相同。
(衬托器)
在处理室201的底侧中央，配置有作为载置晶片200的衬底载置台(衬底载置部)的衬托器217。衬托器217由例如氮化铝(AlN)、陶瓷、石英等非金属材料形成。
在衬托器217的内部，一体地埋入有作为加热机构的加热器 217b。加热器217b构成为，能够在供给电力时对晶片200的表面进行加热。
衬托器217与下侧容器211电绝缘。阻抗调节电极217c为了进一步提高在载置于衬托器217的晶片200上生成的等离子体的密度的均匀性而设置在衬托器217内部，并经由阻抗可变机构275接地。阻抗可变机构275由线圈、可变电容器构成，构成为通过对线圈的电感及电阻以及可变电容器的电容值进行控制而使阻抗在约0Ω到处理室 201的寄生阻抗值的范围内变化。由此，能够借助阻抗调节电极217c 及阻抗可变机构275对晶片200的电位(偏置电压)进行控制。
在衬托器217上，设有具备使衬托器升降的驱动机构的衬托器升降机构268。另外，在衬托器217上设有贯通孔217a，并在下侧容器 211的底面设有晶片顶起销266。在通过衬托器升降机构268使衬托器217下降时，晶片顶起销266以与衬托器217不接触的状态从贯通孔217a中穿过。
主要由衬托器217及加热器217b、电极217c构成本实施方式的衬底载置部。
(气体供给部)
在处理室201的上方即上侧容器210的上部，设有气体供给头 236。气体供给头236构成为，具备盖状的盖体233、气体导入口234、缓冲室237、开口238、遮蔽板240和气体吹出口239，能够向处理室 201内供给反应气体。缓冲室237具有作为使自气体导入口234导入的反应气体分散的分散空间的功能。
在气体导入口234上连接有气体供给管232，该气体供给管232 上，供给作为含氧气体的氧(O2)气体的含氧气体供给管232a的下游端、供给作为含氢气体的氢(H2)气体的含氢气体供给管232b的下游端及供给作为非活性气体的氩(Ar)气体的非活性气体供给管232c以合流的方式连接。在含氧气体供给管232a上设有O2气体供给源250a、作为流量控制装置的质量流量控制器(MFC)252a、作为开闭阀的阀253a。在含氢气体供给管232b上，设有H2气体供给源250b、 MFC252b、阀253b。在非活性气体供给管232c上，设有Ar气体供给源250c、MFC252c、阀253c。在含氧气体供给管232a、含氢气体供给管232b及非活性气体供给管232c合流的下游侧，设置阀243a 并与气体导入口234的上游端连接。通过使阀253a、253b、253c、243a 开闭，从而能够在利用MFC252a、252b、252c对各气体的流量进行调节的同时，经由气体供给管232a、232b、232c向处理室201内供给含氧气体、含氢气体、非活性气体等处理气体。
主要由气体供给头236、含氧气体供给管232a、含氢气体供给管 232b、非活性气体供给管232c、MFC252a、252b、252c、阀253a、 253b、253c、243a构成本实施方式的气体供给部(气体供给系统)。
另外，由气体供给头236、含氧气体供给管232a、MFC252a、阀 253a、243a构成本实施方式的含氧气体供给系统。此外，由气体供给头236、含氢气体供给管232b、MFC252b、阀253b、243a构成本实施方式的氢气供给系统。此外，由气体供给头236、非活性气体供给管232c、MFC252c、阀253c、243a构成本实施方式的非活性气体供给系统。
(排气部)
在下侧容器211的侧壁设有从处理室201内排出反应气体的气体排气口235。在气体排气口235上，连接有气体排气管231的上游端。在气体排气管231上，从上游侧起依次设有作为压力调节器(压力调节部)的APC(Auto Pressure Controller：自动压力控制器)242、作为开闭阀的阀243b、作为真空排气装置的真空泵246。
主要由气体排气口235、气体排气管231、APC242、阀243b构成本实施方式的排气部。需要说明的是，也可以在排气部中包含真空泵246。
(等离子体生成部)
在处理室201的外周部即上侧容器210的侧壁的外侧，以包围处理室201的方式设置有作为第1电极的螺旋状的共振线圈212。在共振线圈212上连接有RF传感器272、高频电源273、对高频电源273 的阻抗、输出频率进行匹配的匹配器274。
高频电源273向共振线圈212供给高频电力(RF电力)。RF传感器272设置在高频电源273的输出侧，对所供给的高频的行波、反射波的信息进行监控。由RF传感器272监控的反射波电力被输入匹配器274，匹配器274基于从RF传感器272输入的反射波的信息，以反射波成为最小的方式对高频电源273的阻抗、所输出的高频电力的频率进行控制。
高频电源273具备：电源控制单元(控制电路)，其包含用于规定振荡频率及输出的高频振荡电路及前置放大器；以及放大器(输出电路)，其用于放大为规定的输出。电源控制机构基于经由操作面板预先设定的与频率及电力相关的输出条件对放大器进行控制。放大器经由传输线路向共振线圈212供给恒定的高频电力。
共振线圈212按照以恒定的波长共振的方式设置卷绕直径、卷绕间距、匝数以形成规定波长的驻波。即，共振线圈212的电气长度设定为与从高频电源273供给的高频电力的规定频率时的一个波长的整数倍相当的长度。
具体来说，考虑所施加的电力、所产生的磁场强度或所应用的装置的外形等，共振线圈212例如设为50～300mm2的有效截面积且为200～500mm的线圈直径，并且在形成等离子体生成空间201a的腔室的外周侧卷绕2～60次左右，以便能够通过800kHz～50MHz、0.5～5KW的高频电力产生0.01～10高斯左右的磁场。
在本实施方式中，将高频电力的频率设定为27.12MHz，将共振线圈212的电气长度设定为一个波长的长度(约11米)。共振线圈 212的卷绕间距例如以24.5mm间隔按照等间隔的方式设置。另外，共振线圈212的卷绕直径(直径)按照大于晶片200的直径的方式设定。在本实施方式中，晶片200的直径设为300mm，共振线圈212 的卷绕直径按照成为500mm而大于晶片200的直径的方式设置。
共振线圈212的两端电接地，为了对该共振线圈的电气长度进行微调，其中的至少一端经由可动抽头213接地。图1中的附图标记214 表示另一固定地线。可动抽头213以使得共振线圈212的共振特性与高频电源273大致相等的方式调节位置。此外，为了对共振线圈212 的阻抗进行微调，在共振线圈212的接地的两端之间由可动抽头215 构成给电部。
设置遮蔽板223的目的在于，遮蔽共振线圈212外侧的电场并在其与共振线圈212之间形成构成共振电路所需的电容分量(C分量)。遮蔽板223通常使用铝合金等导电性材料构成为圆筒状。
主要由共振线圈212、RF传感器272、匹配器274构成本实施方式的等离子体生成部。需要说明的是，作为等离子体生成部也可以包含高频电源273。
在此，使用图2说明本实施方式的装置的等离子体生成原理及所生成的等离子体的性质。由共振线圈212构成的等离子体产生电路由 RLC的并联谐振电路构成。在从高频电源273供给的高频电力的波长与共振线圈212的电气长度相同的情况下，共振线圈212的共振条件为：由共振线圈212的电容分量、电感分量所产生的电抗分量被抵消而成为纯电阻。但是，在上述等离子体产生电路中，在使之产生了等离子体的情况下，由于共振线圈212的电压部与等离子体之间的电容耦合的变化、等离子体生成空间201a与等离子体之间的电感耦合的变化、等离子体的激发状态等，实际共振频率微小地变化。
因此，在本实施方式中，为了在电源侧对等离子体产生时的共振线圈212中的共振的偏移进行补偿，具有下述功能：在RF传感器272 中检测等离子体产生时的来自共振线圈212的反射波电力并由匹配器 274基于检测到的反射波电力对高频电源273的输出进行修正。
具体来说，匹配器274基于RF传感器272中检测到的等离子体产生时的来自共振线圈212的反射波电力，以反射波电力变为最小的方式使高频电源273的阻抗或输出频率增加或减少。在对阻抗进行控制的情况下，匹配器274由对预先设定的阻抗进行修正的可变电容器控制电路构成，在对频率进行控制的情况下，匹配器274由对预先设定的高频电源273的振荡频率进行修正的频率控制电路构成。需要说明的是，高频电源273和匹配器274也可以构成为一体。
根据该构成，在本实施方式的共振线圈212中，如图2所示，由于供给由包含等离子体的该共振线圈的实际共振频率产生的高频电力(或以与包含等离子体的该共振线圈的实际阻抗匹配的方式供给高频电力)，因此形成相位电压与反相电压始终抵消的状态的驻波。在共振线圈212的电气长度与高频电力的波长相同的情况下，在线圈的电气中点(电压为零的节点)产生最高相位电流。因此，在电气中点附近，基本没有与处理室壁、衬托器217的电容耦合，形成电势非常低的环状的感应等离子体。
(控制部)
作为控制部的控制器221构成为，经由信号线A控制APC242、阀243b及真空泵246，经由信号线B控制衬托器升降机构268，经由信号线C控制加热器电力调节机构276及阻抗可变机构275，经由信号线D控制闸阀244，经由信号线E控制RF传感器272、高频电源 273及匹配器274，经由信号线F控制MFC252a～252c及阀253a～ 253c、243a。
如图3所示，作为控制部(控制单元)的控制器221采用具备 CPU(CentralProcessing Unit：中央处理器单元)221a、RAM(Random Access Memory：随机存取存储器)221b、存储装置221c、I/O端口 221d的计算机构成。RAM221b、存储装置221c、I/O端口221d以能够经由内部总线221e与CPU221a进行数据交换的方式构成。控制器 221与构成为例如触摸面板、显示器等的输入输出装置222连接。
存储装置221c由例如闪存、HDD(Hard Disk Drive：硬盘驱动器) 等构成。在存储装置221c内以能够读取的方式保存对衬底处理装置的动作进行控制的控制程序、记载有后述的衬底处理的步骤、条件等的程序制程等。工艺制程是将后述的衬底处理工序中的各步骤以使控制器221执行并能够获得规定结果的方式组合而得到，作为程序发挥功能。以下，也将该程序制程、控制程序等简单地统称为程序。需要说明的是，本说明书中使用程序这一词语的情况存在仅包含程序制程的情况、仅包含控制程序的情况或包含该二者的情况。另外，RAM221b 构成为暂时保存由CPU221a读取的程序、数据等的存储区域。
I/O端口221d与上述的MFC252a～252c、阀253a～253c、243a、 243b、闸阀244、APC阀242、真空泵246、RF传感器272、高频电源273、匹配器274、衬托器升降机构268、阻抗可变机构275、加热器电力调节机构276等连接。
CPU221a构成为，读取来自存储装置221c的控制程序并执行，根据来自输入输出装置222的操作命令的输入等从存储装置221c读取工艺制程。并且，CPU221a构成为，按所读取的工艺制程的内容，经由I/O端口221d及信号线A控制APC阀242的开度调节动作、阀243b的开闭动作及真空泵246的起动/停止，经由信号线B控制衬托器升降机构268的升降动作，经由信号线C控制由加热器电力调节机构276针对加热器217b进行的供给电力量调节动作(温度调节动作)、由阻抗可变机构275进行的阻抗值调节动作，经由信号线D控制闸阀 244的开闭动作，经由信号线E控制RF传感器272、匹配器274及高频电源273的动作，经由信号线F控制由MFC252a～252c进行的各种气体的流量调节动作及阀253a～253c、243a的开闭动作，等等。
控制器221能够通过将保存在外部存储装置(例如磁带、软盘、硬盘等磁盘、CD、DVD等光盘、MO等光磁盘、USB存储器、存储卡等半导体存储器)223中的上述程序安装于计算机而构成。存储装置221c、外部存储装置223构成为计算机能够读取的记录介质。以下，也将以上述部件简单地统称为记录介质。本说明书中使用记录介质一词语的情况存在仅包含存储装置221c情况、仅包含的外部存储装置 223的情况或包含该二者的情况。需要说明的是，向计算机的程序提供也可以不使用外部存储装置223而使用网络、专用线路等通信手段进行。
(2)衬底处理工序
接下来，主要使用图4所示的流程图说明本实施方式的衬底处理工序。本实施方式的衬底处理工序例如作为闪存的存储元件等半导体器件的制造工序的一个工序被实施。另外，本衬底处理工序由处理装置100实施。在以下的说明中，构成处理装置100的各部分的动作由控制器221控制。
在本实施方式的衬底处理工序即以下等离子体改性工序(S110～ S160)中，至少针对构成栅电极等的金属膜在表面露出的晶片200(衬底)进行等离子体改性处理(等离子体退火处理)。在本实施方式中，该金属膜为钨(W)膜。
另外，在本实施方式中，构成绝缘膜等的氧化硅膜(SiO2膜)以与该金属膜一起在表面露出的方式形成在晶片200上。在以下的等离子体改性工序中，在对金属膜进行改性的处理中，也同时针对SiO2膜进行提高作为氧化膜的膜质的氧化/修复处理。
在本实施方式的晶片200上层叠有W膜和SiO2膜，此外通过蚀刻处理等从该层叠膜的上表面形成贯通孔(通孔)。并且，W膜及 SiO2膜成为在贯通孔的内侧露出的构造。
另外，本实施方式中的W膜是通过使用作为原料气体的六氟化钨(WF6)气体和作为还原气体的H2气体等的CVD法(在该情况下包含同时供给和交替供给原料气体和还原剂的任一方式)在晶片200 上形成的膜。通常，与通过溅射法等方法形成的金属膜相比，通过CVD法形成的金属膜针对复杂器件构造的阶梯覆盖率优异，另一方面，也具有原料气体、还原气体等中所含的成分(例如氟(F)、H 等)作为杂质在膜中大量含有的缺点。这些膜中的杂质存在成为金属膜的薄层电阻值增大的原因之一的情况。此外，还存在由于蚀刻处理而使得蚀刻气体等中含有的杂质进入W膜的在贯通孔的内侧露出的露出层的情况。
另外，同样地，对于本实施方式中的SiO2膜在贯通孔的内侧露出的露出面而言，其因蚀刻处理而受到损伤(物理性的粗糙)、蚀刻气体等中含有的杂质进入露出的表层，这成为课题之一。
需要说明的是，在本实施方式中，借助通过上述等离子体生成部形成的电势非常低的感应等离子体来生成后述的自由基、未加速离子等反应种。因此，不仅是在存储元件等器件为平面形状的情况下能够形成阶梯覆盖率良好的改性膜，在具有构造更为复杂且纵横比很大的本实施方式这样的三维构造的情况下，也能够形成阶梯覆盖率良好的改性膜。
(衬底搬入工序(衬底准备工序)S110)
首先，将以W膜和SiO2膜分别在表面露出的方式形成的晶片200 搬入(准备)处理室201内。具体来说，衬托器升降机构268使衬托器217下降至晶片200的搬送位置，晶片顶出销266设为与衬托器217 表面相比突出规定高度的状态。接下来，将闸阀244打开，将晶片200 从与处理室201相邻的真空搬送室搬入处理室201内，并载置在从衬托器217的表面突出的晶片顶起销266上。然后，关闭闸阀244以使处理室201内密闭，衬托器升降机构268使衬托器217上升，以位于共振线圈212的下端与搬入搬出口245的上端245a之间的规定位置。其结果，晶片200支承在衬托器217的上表面。
(升温/真空排气工序S120)
接下来，使搬入处理室201内的晶片200升温。加热器217b被预先加热，通过将搬入的晶片200保持在埋入有加热器217b的衬托器217上，从而将晶片200加热为例如室温(25℃)以上且900℃以下范围内的规定值。出于进一步提高针对W膜及SiO2膜的改性效果的目的，优选晶片200的处理温度设为尽可能高的温度，在本实施方式中设为600～900℃的范围内，特别是设为700℃以上的规定值。在使处理温度低于600℃的情况下，存在无法充分获得后述的W膜的晶体粒径增大等效果、针对SiO2膜的氧化/修复效果的可能性。另外，在处理温度超过900℃的情况下，存在W膜中发生不希望的氧化的可能性。通过将处理温度设为600～900℃，从而能够获得充分的上述效果，并且能够避免W膜中发生不希望的氧化的可能性。
但是，在需要抑制对在晶片200上形成的器件图案的热损伤的情况下，晶片200的处理温度只要是高至能够稳定生成等离子体的程度的温度即可，优选150℃以上。在本实施方式中，进行加热以使得晶片200的温度成为700℃。
需要说明的是，本说明书中的“600～900℃”这样的数值范围的表述是指下限值及上限值包含在其范围内。由此，例如，“600～900℃”是指“600℃以上且900℃以下”。对于其他数值范围也相同。
另外，在进行晶片200升温的期间，通过真空泵246经由气体排气管231对处理室201内进行真空排气。真空泵246在至少直到后述的衬底搬出工序S160结束为止而工作。
(反应气体供给工序S130)
接下来，开始供给作为反应气体(处理气体)的O2气体及H2气体。首先，将阀253a、253b打开，将O2气体与H2气体的混合气体经由缓冲室237导入(供给至)处理室201内。此时，控制MFC252a、 252b，以使得O2气体与H2气体的混合气体的合计流量及O2气体与 H2气体的流量比(混合比)达到规定值。
在本实施方式中，混合气体的合计流量设为1000sccm，H2气体相对于两种气体的合计流量的流量比设为20％以上且低于100％范围的规定比率。在H2气体的流量比低于20％的情况下，在等离子体处理工序中，W膜的氧化进行，W膜的薄层电阻增加。另外，为了以有效速度(速率)进行针对SiO2膜的氧化/改性处理，优选H2气体的流量比为90％以下。另外，如后文所述，在本实施方式中，在H2气体的流量比为40％以上且70％以下的范围的条件下，特别是由W膜的晶体粒径扩大所带来的特性改善效果变得显著，因此特别优选H2气体的流量比为该范围的规定比率。通过使H2气体的流量比为40％以上且70％以下的范围，从而还能够以更大的速度进行针对SiO2膜的氧化/改性处理。需要说明的是，在本实施方式中，作为反应气体的混合气体中含有的氢(H)与氧(O)的含有比率(浓度比率)与上述的气体流量比相等。
也可以在上述混合气体供给前将H2气体导入处理室201内，进行调节以使得处理室201内成为规定的压力。由此，在混合气体供给开始时，能够在保持处理室201内的压力的状态下抑制发生针对W 膜的氧化。
需要说明的是，在本实施方式中说明了作为反应气体仅向处理室 201内供给O2气体和H2气体的方式，但也可以是同时导入作为非活性气体的Ar气体并供给O2气体、H2气体及Ar气体的混合气体。在该情况下，混合气体中含有的H与O的比率如上所述。
另外，以混合气体供给后的处理室201内的压力成为规定的压力例如50Pa以上且250Pa以下(在本实施方式中为120Pa)的方式，对 APC阀242的开度进行调节。
(等离子体处理工序S140)
(a)反应种生成阶段(工序)
在开始混合气体的导入并经过规定时间后(例如经过几秒后)，开始从高频电源273经由匹配器272向共振线圈212施加高频电力。在本实施方式中，从高频电源273向共振线圈212供给27.12MHz、 1.5kW的高频电力。高频电力的大小设定100～5000W范围的规定值。由此，在等离子体生成空间201a内形成高频电场，利用该电场，在等离子体生成空间的与共振线圈212的电气中点相当的高度位置激发出环状的感应等离子体。等离子体状的O2气体、H2气体解离，生成氧活性种(氧自由基、O*)、羟基活性种(羟基自由基、OH*)、氢活性种(氢自由基、H*)、氧离子、氢离子等反应种。
如前所述，形成相位电压与反相电压始终抵消状态的驻波，并在线圈的电气中点(电压为零的节点)产生最高的相位电流。因此，在上述电气中点处激发的感应等离子体基本没有与处理室201的壁、衬托器217的电容耦合，能够在等离子体生成空间201a中形成电势非常低的环状等离子体。
此外，如上所述，附设于高频电源273的电源控制单元补偿由等离子体的电容耦合、电感耦合的变化引起的共振线圈212中的共振点偏移，更加精确地形成驻波，因此基本没有电容耦合，能够在等离子体生成空间201a中更加可靠地形成电势非常低的等离子体。
由于生成电势非常低的等离子体，因此能够防止等离子体生成空间201a的壁、衬托器217上的鞘层形成。因此等离子体中的离子不会被加速。
向共振线圈212的高频电力施加持续例如10～600秒范围的规定时间(在本实施方式中为180秒)，在此期间生成上述的反应种。
(b)改性处理阶段(工序)
然后，H2气体与O2气体的混合气体被等离子体激发而生成的上述反应种被分别向在晶片200的表面形成的W膜及SiO2膜供给，对晶片200实施等离子体处理(改性处理)。
具体来说，针对在衬底处理空间201b中保持在衬托器217上的晶片200，向W膜及SiO2膜的表面均匀地供给O*、OH*、H*等自由基、未加速状态的离子。所供给的自由基、离子被均匀供给至露出的 W膜及SiO2膜的表面并反应，因此即使在W膜及SiO2膜构成纵横比大的复杂三维构造的情况下，也能够(例如与贯通孔等构造的开口部的深度、方向等无关地)对其均匀改性。即，能够形成阶梯覆盖率优异的W膜及SiO2膜的改性层。此外，由于能够防止由加速产生的离子轰击，因此能够抑制由离子造成的晶片损伤。
＜针对W膜的改性效果＞
向露出的表面供给了反应种后的W膜被从表层侧改性以形成W 改性层。具体来说，所供给的反应种与W膜反应，从而以构成W膜的W的晶粒的大小(粒径)变大的方式改性。若晶体粒径变大，则通常电子容易在膜中流动。即，通过使W的晶体粒径增大，W膜的薄层电阻值减小。
推测在本实施方式的等离子体处理中，在构成膜的W由含有O 的反应种氧化为WOx后，WOx由含有H的反应种还原而再次变为 W，重复这样的循环，此时，发生W原子彼此连结而粒径扩大。即，推测本实施方式中的处理气体中含有的O及H两种成分有助于W的晶粒扩大。
使用图5A、图5B说明实际W膜中的晶体粒径增大的效果。图 5A是使用透射型电子显微镜(TEM)从上表面侧拍摄本实施方式中进行等离子体处理前的W膜表面的晶体状态(粒形)的照片图。在该照片上，将以粗线包围的一个晶粒示出为晶粒A。图5B是使用同样的TEM从上表面侧拍摄本实施方式的进行了等离子体处理后的W 膜表面的晶体状态的照片。在该照片上，将晶粒A的等离子体处理后的状态(粒形)作为由粗线包围的晶粒A′示出。根据晶粒A及A′的大小对比可知，通过本实施方式的等离子体处理，以W膜的晶体粒径变大的方式改性。
另外，在如上所述在W膜中含有大量杂质的情况下，反应种中含有的H*等进入膜中，还能够期待去除膜中的杂质的效果。此外，通过使W膜的晶体粒径增大，晶界减少，还能够期待有效去除偏在于晶界中的杂质。因此，推测通过本实施方式中的等离子体处理能够基于W膜的晶体粒径增大及W膜中的杂质去除这样的多个因素而获得 W膜的薄层电阻值减小的效果。
＜针对SiO2膜的改性效果＞
另外，针对露出的表面被供给了反应种的SiO2膜从表层侧被改性而形成SiO2的改性层。具体来说，所供给的反应种与SiO2膜反应，从而SiO2膜中含有的杂质被去除，并且，利用反应种中含有的O原子补全SiO2膜的分子构造的缺陷(即被氧化)。也就是说，通过本实施方式的等离子体处理，SiO2膜中含有的杂质被去除，并且，由于蚀刻处理等受到了损伤的表层被修复。SiO2膜的膜特性(例如作为绝缘膜的特性等)得到改善。
其后，在经过上述的规定时间(180秒)后，停止从高频电源273 的电力输出，以停止处理室201内的等离子体放电。另外，将阀243a、 253a、253b关闭，以停止O2气体和H2气体向处理室201内的供给。由此，等离子体处理工序S140结束。
(真空排气工序S150)
在经过规定的处理时间而使O2气体和H2气体的供给停止后，对处理室201内进行真空排气。由此，将处理室201内的O2气体、H2气体、由等离子体改性处理产生的其他排气向处理室201外排放。其后，调节APC阀242的开度，将处理室201内的压力调节为与处理室201相邻的真空搬送室相同的压力(例如100Pa)。
(衬底搬出工序S160)
在处理室201内达到规定的压力后，使衬托器217下降至晶片200 的搬送位置，并将晶片200支承在晶片顶起销266上。然后，将闸阀 244打开，将晶片200向处理室201外搬出。由此使本实施方式的衬底处理工序结束。
(3)本实施方式的效果
以下，基于图6～9所示的实验结果说明本实施方式中的针对W 膜的改性效果。
＜实验例1＞
图6是下述表，其中，示出未进行本实施方式的等离子体处理的状态(A)下的W膜与在本实施方式的等离子体处理中将反应气体中的H2气体流量比分别设为(B)100％、(C)80％、(D)65％而实施该处理后的W膜中的W晶体粒径的最小值、最大值、平均值。
根据图6所示可知，在将反应气体中的H2气体流量比设为80％的(C)的例子及设为65％的(D)的例子中，对于W晶体粒径的最小值、最大值及平均值中的任一者而言，与未进行等离子体处理的(A) 的例子、将反应气体中的H2气体流量比设为100％的(B)的例子相比，均产生了W晶体粒径得以扩大的效果。
即，根据以上实验例的结果，可以说在本实施方式的等离子体处理中，与反应气体中的H2气体流量比为100％的情况(即反应气体中不含O的情况)相比，反应气体中含有O的情况下，W晶体粒径的扩大效果较大。
另外可知，在图6所示的实验例中，与将反应气体中的H2气体流量比设为80％的(C)的实验例相比，从W晶体粒径的最小值、最大值及平均值各个值来看，均是将该流量比设为65％的(D)的实验例的情况下，W晶体粒径扩大的效果较大。即，反应气体中的含O 比率相对于0％变得越大，其效果也变得越大。需要说明的是，在本实施方式的等离子体处理中，为了获得扩大W晶体粒径的效果，利用含O的反应种进行的氧化反应与由含H的反应种进行的还原反应的平衡性是重要的。若反应气体中的O含有率过大，则由含O的反应种进行的氧化反应过剩，W膜的薄层电阻值增大。若考虑后述的图 7所示的薄层电阻值的倾向，则优选O含有比率设为60％左右以下。
＜实验例2＞
图7示出在本实施方式的反应气体供给工序S130中，使反应气体(处理气体)中的H2气体的流量比在20～100％的范围内变化，并以各种流量比执行等离子体处理时的W膜的薄层电阻值(等离子体处理前后的W膜的薄层电阻值变化的比率)。即，在W膜的薄层电阻值不变的情况下，纵轴的值为1.0，低于1.0的情况表示薄层电阻值减小。除H2气体的流量比以外的处理条件与上述本实施方式中的条件相同。
如图7所示可知，进行本实施方式中的等离子体处理的结果为，在将反应气体中的H2气体的流量比设为20～100％范围的情况下，W 膜的薄层电阻值均比处理前减小。
此外，在本实验例中，确认到与H2气体的流量比为100％的情况 (即不供给O2气体的情况)相比，在将H2气体的流量比设为40～70％范围的情况下，W膜的薄层电阻值更大幅度地减小。即，可以说，为了使W膜的薄层电阻值更大幅度减小，与作为反应气体仅使用H2气体而不含O2气体的情况相比，优选使用将H2气体的流量比设为40～70％的范围并以30～60％的范围含有O2气体的反应气体。换言之，通过将处理气体中的H与O的含有比率设为40：60～70：30的范围，从而能够以使得W膜的薄层电阻值变得低于处理气体的H与O的含有比率为100：0的情况下的值的方式对W膜进行改性。在此，在 H2气体的流量比及H的含有比率低于40％或超过70％的情况下，相对于使用不含O的H2气体即H的含有比率为100％的处理气体的改性处理而言，难以获得优异的薄层电阻值的减小效果。
基于由等离子体处理实现的W膜的晶体粒径增大及W膜中的杂质去除这样的多个因素可获得本实施方式中的W膜的薄层电阻值的减小效果，推测因此产生本实施方式的与H2气体的流量比相关的上述特性。特别是，认为在本实施方式中通过使用含有O的处理气体进行等离子体处理，从而W膜的晶体粒径增大显著，该晶体粒径的增大对于薄层电阻值的减小非常有益。
＜其他实验例＞
图8是示出在本实施方式的反应气体供给工序S130中使反应气体中的H2气体的流量比在50～95％的范围内变化并以各流量比针对表面形成有氮化钛(TiN)膜的晶片执行等离子体处理时的、TiN膜的薄层电阻值(等离子体处理前后的TiN膜的薄层电阻值的变化比率)。
在图8示出的实验例中，进行与本实施方式相同的等离子体处理，结果可知，在将反应气体中的H2气体的流量比设为65～95％的范围的情况下，TiN膜的薄层电阻值与处理前相比减小。
另一方面，在图8所示的实验例中，可知与对W膜进行改性的实验例2相比，无法获得通过使反应气体不仅含有H还含有O来进一步增加薄层电阻值的减小量的效果、或该效果非常小。特别是，在将反应气体中的H2气体的流量比设为60％以下的范围的情况下，TiN 膜的薄层电阻值与处理前相比大幅度上升。因此可以说，本实施方式的使用含有O的反应气体的等离子体处理在针对W膜的改性处理中特别适合。
＜本发明的其他实施方式＞
在第1实施方式中，作为含有H和O的反应气体，使用H2气体与O2气体的混合气体，但也可以代替H2气体而使用其他含氢气体(例如NH3气体等)，或者代替O2气体而使用其他含氧气体(NO气体等)。在该情况下，反应气体中含有的H和O的存在比率(浓度比率)设为与第1实施方式中的H2气体与O2气体的流量比相同。此外，作为含有H和O的反应气体，也可以使用一分子中含有H及O的化合物的气体(例如H2O气体、H2O2气体等)。但是，从能够通过调节气体的供给流量比来容易地调节反应气体中的H与O的比率的角度来说，更加优选使用含有H的气体与含有O的气体的混合气体作为反应气体。
在第1实施方式中，作为减小薄层电阻值的改性对象的金属膜，针对W膜应用等离子体处理，但针对由钛(Ti)、铷(Ru)、钼(Mo) 等金属元素单体构成的金属膜，也能够应用同样的等离子体处理。即，通过与第1实施方式同样的等离子体处理，可期待由晶体粒径增大带来的薄层电阻值的减小效果。
上述实施方式能够应用于DRAM、闪存等器件的制造工序。另外，特别是还能够应用于作为闪存的一种的NAND型闪存、例如三维NAND型闪存(3D-NAND)的制造工序。
附图标记说明
100…处理装置
200…晶片
201…处理室
212…共振线圈
217…衬托器
221…控制器

Claims (11)

1.半导体器件的制造方法，其具有：
将表面形成有由钨、钛、铷或钼的金属元素单体构成的金属膜、和氧化硅膜的衬底搬入处理室内的工序；
通过对氢和氧的含有比率为40：60～70：30范围内的规定值的含有氢及氧的处理气体进行等离子体激发而生成反应种的工序；及
将所述反应种向所述衬底供给以对所述金属膜进行改性的工序，
在对所述金属膜进行改性的工序中，以使构成所述金属膜的所述金属元素的晶体粒径变得比进行所述对所述金属膜进行改性的工序前大的方式对所述金属膜进行改性。
2.根据权利要求1所述的半导体器件的制造方法，其中，
在对所述金属膜进行改性的工序中，以下述方式对所述金属膜进行改性：使得所述金属膜的薄层电阻值变得低于进行将所述处理气体的氢和氧的含有比率设为100：0而对所述金属膜进行改性的工序的情况下的薄层电阻值。
3.根据权利要求1所述的半导体器件的制造方法，其中，
在对所述金属膜进行改性的工序中，同时进行利用所述反应种对所述氧化硅膜进行氧化的处理。
4.根据权利要求2所述的半导体器件的制造方法，其中，
在对所述金属膜进行改性的工序中，同时进行利用所述反应种对所述氧化硅膜进行氧化的处理。
5.根据权利要求2所述的半导体器件的制造方法，其中，
在对所述金属膜进行改性的工序中，所述衬底被加热至600～900℃范围内的规定温度。
6.根据权利要求1所述的半导体器件的制造方法，其中，
所述处理气体是含氢气体和含氧气体的混合气体。
7.根据权利要求6所述的半导体器件的制造方法，其中，
所述处理气体是氢气与氧气的混合气体。
8.根据权利要求7所述的半导体器件的制造方法，其中，
所述处理气体不含除了氢气及氧气以外的其他气体。
9.根据权利要求7所述的半导体器件的制造方法，其中，
所述氢气与所述氧气的流量比为40：60～70：30范围内的规定值。
10.衬底处理装置，其具有：
收容衬底的处理室；
处理气体供给系统，其向所述处理室内供给氢和氧的含有比率为40：60～70：30范围内的规定值的含有氧及氢的处理气体；
等离子体生成部，其使所述处理室内的所述处理气体进行等离子体激发；及
控制部，其构成为对所述处理气体供给系统及所述等离子体生成部进行控制，以使得：执行向所述处理室内供给所述处理气体的处理、通过对所述处理气体进行等离子体激发而生成反应种的处理、以及向收容在所述处理室内且表面形成有由钨、钛、铷或钼的金属元素单体构成的金属膜、和氧化硅膜的所述衬底供给所述反应种以对所述金属膜进行改性的处理，并且，在对所述金属膜进行改性的处理中以使得构成所述金属膜的所述金属元素的晶体粒径变得比进行所述对所述金属膜进行改性的处理前大的方式对所述金属膜进行改性。
11.计算机能够读取的记录介质，其记录有利用计算机使衬底处理装置执行下述步骤的程序：
将表面形成有由钨、钛、铷或钼的金属元素单体构成的金属膜、和氧化硅膜的衬底搬入衬底处理装置的处理室内的步骤；
通过对氢和氧的含有比率为40：60～70：30范围内的规定值的含有氢及氧的处理气体进行等离子体激发以生成反应种的步骤；及
将所述反应种向所述衬底供给以对所述金属膜进行改性的步骤，
在对所述金属膜进行改性的步骤中，以构成所述金属膜的所述金属元素的晶体粒径变得比进行所述对所述金属膜进行改性的步骤前大的方式对所述金属膜进行改性的步骤。
CN201880046354.6A 2017-09-28 2018-09-21 半导体器件的制造方法、衬底处理装置及记录介质 Active CN110870047B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-187994 2017-09-28
JP2017187994 2017-09-28
PCT/JP2018/035216 WO2019065544A1 (ja) 2017-09-28 2018-09-21 半導体装置の製造方法、基板処理装置及び記録媒体

Publications (2)

Publication Number Publication Date
CN110870047A CN110870047A (zh) 2020-03-06
CN110870047B true CN110870047B (zh) 2024-03-05

Family

ID=65901428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880046354.6A Active CN110870047B (zh) 2017-09-28 2018-09-21 半导体器件的制造方法、衬底处理装置及记录介质

Country Status (7)

Country Link
US (2) US11664275B2 (zh)
JP (1) JP6870103B2 (zh)
KR (1) KR102452913B1 (zh)
CN (1) CN110870047B (zh)
SG (1) SG11202002212YA (zh)
TW (1) TWI676710B (zh)
WO (1) WO2019065544A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521387A (ja) * 1991-07-14 1993-01-29 Sony Corp 金属薄膜の低抵抗化方法
JPH11145148A (ja) * 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
WO2012060325A1 (ja) * 2010-11-04 2012-05-10 日産化学工業株式会社 プラズマアニール方法及びその装置
JP2012151435A (ja) * 2010-12-27 2012-08-09 Elpida Memory Inc 半導体装置の製造方法
JP2012193457A (ja) * 2009-06-10 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置の製造装置
JP2013182961A (ja) * 2012-02-29 2013-09-12 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2014032986A (ja) * 2012-08-01 2014-02-20 Ps4 Luxco S A R L 半導体装置の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
KR100631937B1 (ko) 2000-08-25 2006-10-04 주식회사 하이닉스반도체 텅스텐 게이트 형성방법
JP5252913B2 (ja) * 2005-02-01 2013-07-31 東京エレクトロン株式会社 半導体装置の製造方法およびプラズマ酸化処理方法
JPWO2009099252A1 (ja) * 2008-02-08 2011-06-02 東京エレクトロン株式会社 絶縁膜のプラズマ改質処理方法
JP2011023730A (ja) 2008-06-13 2011-02-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP4573903B2 (ja) * 2008-06-13 2010-11-04 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2010232240A (ja) * 2009-03-26 2010-10-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、及び半導体製造装置
TWI473726B (zh) 2009-07-15 2015-02-21 Nat Univ Tsing Hua 形成圖案化金屬改質層之方法
TWI562204B (en) 2010-10-26 2016-12-11 Hitachi Int Electric Inc Substrate processing apparatus, semiconductor device manufacturing method and computer-readable recording medium
KR101990051B1 (ko) * 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
US9275865B2 (en) 2012-10-31 2016-03-01 Applied Materials, Inc. Plasma treatment of film for impurity removal
US9865501B2 (en) * 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
KR20150093384A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 저저항 텅스텐계 매립게이트구조물을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
US11348908B2 (en) * 2016-08-17 2022-05-31 The Regents Of The University Of California Contact architectures for tunnel junction devices
WO2021055693A1 (en) * 2019-09-18 2021-03-25 Mattson Technology, Inc. Methods for the treatment of workpieces

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521387A (ja) * 1991-07-14 1993-01-29 Sony Corp 金属薄膜の低抵抗化方法
JPH11145148A (ja) * 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
JP2012193457A (ja) * 2009-06-10 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置の製造装置
WO2012060325A1 (ja) * 2010-11-04 2012-05-10 日産化学工業株式会社 プラズマアニール方法及びその装置
JP2012151435A (ja) * 2010-12-27 2012-08-09 Elpida Memory Inc 半導体装置の製造方法
JP2013182961A (ja) * 2012-02-29 2013-09-12 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2014032986A (ja) * 2012-08-01 2014-02-20 Ps4 Luxco S A R L 半導体装置の製造方法

Also Published As

Publication number Publication date
KR20200035140A (ko) 2020-04-01
TW201920763A (zh) 2019-06-01
KR102452913B1 (ko) 2022-10-11
WO2019065544A1 (ja) 2019-04-04
JP6870103B2 (ja) 2021-05-12
US11664275B2 (en) 2023-05-30
JPWO2019065544A1 (ja) 2020-04-30
CN110870047A (zh) 2020-03-06
TWI676710B (zh) 2019-11-11
SG11202002212YA (en) 2020-04-29
US20200211858A1 (en) 2020-07-02
US20230307295A1 (en) 2023-09-28

Similar Documents

Publication Publication Date Title
CN109075071B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
CN110431653B (zh) 半导体装置的制造方法、记录介质以及基板处理装置
KR101993070B1 (ko) 반도체 장치의 제조 방법 및 기록 매체
JP6636677B2 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
CN111868895A (zh) 基板处理装置、半导体装置的制造方法及静电屏蔽罩
CN112740376B (zh) 半导体装置的制造方法、基板处理装置和记录介质
US20230307295A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI814137B (zh) 基板處理裝置，半導體裝置的製造方法，基板處理方法及程式
KR102465993B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
CN111739778B (zh) 基板处理装置、半导体器件的制造方法及记录介质、程序
WO2016104292A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP7393376B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
WO2020188744A1 (ja) 半導体装置の製造方法、基板処理装置及びプログラム

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant