JPWO2019065544A1 - 半導体装置の製造方法、基板処理装置及び記録媒体 - Google Patents

半導体装置の製造方法、基板処理装置及び記録媒体 Download PDF

Info

Publication number
JPWO2019065544A1
JPWO2019065544A1 JP2019545083A JP2019545083A JPWO2019065544A1 JP WO2019065544 A1 JPWO2019065544 A1 JP WO2019065544A1 JP 2019545083 A JP2019545083 A JP 2019545083A JP 2019545083 A JP2019545083 A JP 2019545083A JP WO2019065544 A1 JPWO2019065544 A1 JP WO2019065544A1
Authority
JP
Japan
Prior art keywords
gas
tungsten film
film
substrate
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019545083A
Other languages
English (en)
Other versions
JP6870103B2 (ja
Inventor
雅則 中山
雅則 中山
克典 舟木
克典 舟木
上田　立志
立志 上田
康寿 坪田
康寿 坪田
雄一郎 竹島
雄一郎 竹島
博登 井川
博登 井川
宥貴 山角
宥貴 山角
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of JPWO2019065544A1 publication Critical patent/JPWO2019065544A1/ja
Application granted granted Critical
Publication of JP6870103B2 publication Critical patent/JP6870103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H01J37/32568—Relative arrangement or disposition of electrodes; moving means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Chemical Vapour Deposition (AREA)
  • Plasma Technology (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

基板上に形成されたタングステン膜のシート抵抗値を大幅に低減するように改質し、電極等に適用される優れた特性を有するタングステン膜を形成する技術を提供する。表面にタングステン膜が形成された基板を処理室内に搬入する工程と、水素及び酸素を含有する処理ガスをプラズマ励起することにより反応種を生成する工程と、反応種を基板に供給してタングステン膜を改質する工程と、を有し、タングステン膜を改質する工程では、タングステン膜を構成するタングステンの結晶粒径が当該工程を行う前よりも大きくなるようにタングステン膜を改質する。

Description

本発明は、半導体装置の製造方法、基板処理装置及び記録媒体に関する。
ＤＲＡＭやフラッシュメモリ等のデバイスを構成する電極等に適用される金属含有膜について、その膜質向上への要求が高まっている。例えば特許文献１及び２には、酸素と水素を含有するガスのプラズマを用いて窒化チタン（ＴｉＮ）膜のシート抵抗値の増加を抑制する技術が開示されている。
特開２０１０−２３２２４０ 特開２０１１−２３７３０
本発明の目的は、基板上に形成された金属膜であるタングステン膜のシート抵抗値を大幅に低減するように改質し、電極等に適用される優れた特性を有するタングステン膜を形成する技術を提供するものである。
本発明の一態様によれば、表面にタングステン膜が形成された基板を処理室内に搬入する工程と、水素及び酸素を含有する処理ガスをプラズマ励起することにより反応種を生成する工程と、前記反応種を前記基板に供給して前記タングステン膜を改質する工程と、を有し、前記タングステン膜を改質する工程では、前記タングステン膜を構成するタングステンの結晶粒径が当該工程を行う前よりも大きくなるように前記タングステン膜を改質する技術が提供される。
本発明によれば、基板上に形成されたタングステン膜のシート抵抗値を大幅に低減するように改質し、電極等に適用される優れた特性を有するタングステン膜を形成する技術を提供するものである。
本発明の実施形態に係る基板処理装置の断面図である。 本発明の実施形態に係る基板処理装置のプラズマ生成原理を説明する説明図である。 本発明の実施形態に係る制御装置を説明する図である。 本発明の実施形態に係る基板処理工程を示すフロー図である。 本発明の実施形態に係るプラズマ処理が行われる前の金属膜表面の結晶状態を撮影した写真図である。 本発明の実施形態に係るプラズマ処理が行われた後の金属膜表面の結晶状態を撮影した写真図である。 本発明の実施形態に係るプラズマ処理を行っていない場合と、本発明の実施形態に係るプラズマ処理において反応ガス中のＨ２ガス流量比を１００％、８０％、６５％とした場合とにおけるＷ結晶粒径の最小値、最大値、平均値を示す表である。 本発明に係る実験例において、反応ガス中のＨ２ガス流量比と、改質処理前後のＷ膜のシート抵抗値の変化量との関係を示す図である。 本発明に係る他の実験例において、反応ガス中のＨ２ガス流量比と、改質処理前後のＴｉＮ膜のシート抵抗値の変化量との関係を示す図である。
＜本発明の第１の実施形態＞
（１）基板処理装置の構成
本発明の第１の実施形態に係る基板処理装置について、図１〜３を用いて以下に説明する。
（処理室）
処理装置１００は、ウエハ２００をプラズマ処理する処理炉２０２を備えている。処理炉２０２には、処理室２０１を構成する処理容器２０３が設けられている。処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下側容器２１１とを備えている。上側容器２１０が下側容器２１１の上に被さることにより、処理室２０１が形成される。上側容器２１０は、例えば酸化アルミニウム（Ａｌ２Ｏ３）または石英（ＳｉＯ２）等の非金属材料で形成されており、下側容器２１１は、例えばアルミニウム（Ａｌ）で形成されている。
また、下側容器２１１の下部側壁には、ゲートバルブ２４４が設けられている。ゲートバルブ２４４は、開いているとき、搬送機構（図示せず）を用いて、搬入出口２４５を介して、処理室２０１内へウエハ２００を搬入したり、処理室２０１外へとウエハ２００を搬出したりすることができるように構成されている。
処理室２０１は、周囲にコイル２１２が設けられているプラズマ生成空間２０１ａと、プラズマ生成空間２０１ａに連通し、ウエハ２００が処理される基板処理空間２０１ｂを有する。プラズマ生成空間２０１ａはプラズマが生成される空間であって、処理室の内、コイル２１２の下端より上方であって、且つコイル２１２の上端より下方の空間を言う。一方、基板処理空間２０１ｂは、基板がプラズマを用いて処理される空間であって、コイル２１２の下端より下方の空間を言う。本実施形態では、プラズマ生成空間２０１ａと基板処理空間２０１ｂの水平方向の径は略同一となるように構成されている。
（サセプタ）
処理室２０１の底側中央には、ウエハ２００を載置する基板載置台（基板載置部）としてのサセプタ２１７が配置されている。サセプタ２１７は例えば窒化アルミニウム（ＡｌＮ）、セラミックス、石英等の非金属材料から形成されている。
サセプタ２１７の内部には、加熱機構としてのヒータ２１７ｂが一体的に埋め込まれている。ヒータ２１７ｂは、電力が供給されると、ウエハ２００表面を加熱することができるように構成されている。
サセプタ２１７は、下側容器２１１とは電気的に絶縁されている。インピーダンス調整電極２１７ｃは、サセプタ２１７に載置されたウエハ２００上に生成されるプラズマの密度の均一性をより向上させるために、サセプタ２１７内部に設けられており、インピーダンス可変機構２７５を介して接地されている。インピーダンス可変機構２７５はコイルや可変コンデンサから構成されており、コイルのインダクタンス及び抵抗並びに可変コンデンサの容量値を制御することにより、インピーダンスを約０Ωから処理室２０１の寄生インピーダンス値の範囲内で変化させることができるように構成されている。これによって、インピーダンス調整電極２１７ｃ及びインピーダンス可変機構２７５を介して、ウエハ２００の電位（バイアス電圧）を制御できる。
サセプタ２１７には、サセプタを昇降させる駆動機構を備えるサセプタ昇降機構２６８が設けられている。また、サセプタ２１７には貫通孔２１７ａが設けられるとともに、下側容器２１１の底面にはウエハ突上げピン２６６が設けられている。サセプタ昇降機構２６８によりサセプタ２１７が下降させられたときには、ウエハ突上げピン２６６がサセプタ２１７とは非接触な状態で、貫通孔２１７ａを突き抜けるように構成されている。
主に、サセプタ２１７及びヒータ２１７ｂ、電極２１７ｃにより、本実施形態に係る基板載置部が構成されている。
（ガス供給部）
処理室２０１の上方、つまり上側容器２１０の上部には、ガス供給ヘッド２３６が設けられている。ガス供給ヘッド２３６は、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９とを備え、反応ガスを処理室２０１内へ供給できるように構成されている。バッファ室２３７は、ガス導入口２３４より導入される反応ガスを分散する分散空間としての機能を持つ。
ガス導入口２３４には、酸素含有ガスとしての酸素（Ｏ２）ガスを供給する酸素含有ガス供給管２３２ａの下流端と、水素含有ガスとしての水素（Ｈ２）ガスを供給する水素含有ガス供給管２３２ｂの下流端と、不活性ガスとしてのアルゴン（Ａｒ）ガスを供給する不活性ガス供給管２３２ｃと、が合流するように接続されたガス供給管２３２が接続されている。酸素含有ガス供給管２３２ａには、Ｏ２ガス供給源２５０ａ、流量制御装置としてのマスフローコントローラ（ＭＦＣ）２５２ａ、開閉弁としてのバルブ２５３ａが設けられている。水素含有ガス供給管２３２ｂには、Ｈ２ガス供給源２５０ｂ、ＭＦＣ２５２ｂ、バルブ２５３ｂが設けられている。不活性ガス供給管２３２ｃには、Ａｒガス供給源２５０ｃ、ＭＦＣ２５２ｃ、バルブ２５３ｃが設けられている。酸素含有ガス供給管２３２ａと水素含有ガス供給管２３２ｂと不活性ガス供給管２３２ｃとが合流した下流側には、バルブ２４３ａが設けられ、ガス導入口２３４の上流端に接続されている。バルブ２５３ａ、２５３ｂ、２５３ｃ、２４３ａを開閉させることによって、ＭＦＣ２５２ａ、２５２ｂ、２５２ｃによりそれぞれのガスの流量を調整しつつ、ガス供給管２３２ａ、２３２ｂ、２３２ｃを介して、酸素含有ガス、水素ガス含有ガス、不活性ガス等の処理ガスを処理室２０１内へ供給できるように構成されている。
主に、ガス供給ヘッド２３６、酸素含有ガス供給管２３２ａ、水素含有ガス供給管２３２ｂ、不活性ガス供給管２３２ｃ、ＭＦＣ２５２ａ，２５２ｂ，２５２ｃ、バルブ２５３ａ，２５３ｂ，２５３ｃ，２４３ａにより、本実施形態に係るガス供給部（ガス供給系）が構成されている。
また、ガス供給ヘッド２３６、酸素含有ガス供給管２３２ａ、ＭＦＣ２５２ａ、バルブ２５３ａ，２４３ａにより、本実施形態に係る酸素含有ガス供給系が構成されている。さらに、ガス供給ヘッド２３６、水素含有ガス供給管２３２ｂ、ＭＦＣ２５２ｂ、バルブ２５３ｂ，２４３ａにより、本実施形態に係る水素ガス供給系が構成されている。さらに、ガス供給ヘッド２３６、不活性ガス供給管２３２ｃ、ＭＦＣ２５２ｃ、バルブ２５３ｃ，２４３ａにより、本実施形態に係る不活性ガス供給系が構成されている。
（排気部）
下側容器２１１の側壁には、処理室２０１内から反応ガスを排気するガス排気口２３５が設けられている。ガス排気口２３５には、ガス排気管２３１の上流端が接続されている。ガス排気管２３１には、上流側から順に圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）２４２、開閉弁としてのバルブ２４３ｂ、真空排気装置としての真空ポンプ２４６が設けられている。
主に、ガス排気口２３５、ガス排気管２３１、ＡＰＣ２４２、バルブ２４３ｂにより、本実施形態に係る排気部が構成されている。尚、真空ポンプ２４６を排気部に含めても良い。
（プラズマ生成部）
処理室２０１の外周部、すなわち上側容器２１０の側壁の外側には、処理室２０１を囲うように、第１の電極としての、螺旋状の共振コイル２１２が設けられている。共振コイル２１２には、ＲＦセンサ２７２、高周波電源２７３、高周波電源２７３のインピーダンスや出力周波数の整合を行う整合器２７４が接続される。
高周波電源２７３は、共振コイル２１２に高周波電力（ＲＦ電力）を供給するものである。ＲＦセンサ２７２は高周波電源２７３の出力側に設けられ、供給される高周波の進行波や反射波の情報をモニタするものである。ＲＦセンサ２７２によってモニタされた反射波電力は整合器２７４に入力され、整合器２７４は、ＲＦセンサ２７２から入力された反射波の情報に基づいて、反射波が最小となるよう、高周波電源２７３のインピーダンスや出力される高周波電力の周波数を制御するものである。
高周波電源２７３は、発振周波数および出力を規定するための高周波発振回路およびプリアンプを含む電源制御手段（コントロール回路）と、所定の出力に増幅するための増幅器（出力回路）とを備えている。電源制御手段は、操作パネルを通じて予め設定された周波数および電力に関する出力条件に基づいて増幅器を制御する。増幅器は、共振コイル２１２に伝送線路を介して一定の高周波電力を供給する。
共振コイル２１２は、所定の波長の定在波を形成するため、一定の波長で共振するように巻径、巻回ピッチ、巻数が設定される。すなわち、共振コイル２１２の電気的長さは、高周波電源２７３から供給される高周波電力の所定周波数における１波長の整数倍に相当する長さに設定される。
具体的には、印加する電力や発生させる磁界強度または適用する装置の外形などを勘案し、共振コイル２１２は、例えば、８００ｋＨｚ〜５０ＭＨｚ、０．５〜５ＫＷの高周波電力によって０．０１〜１０ガウス程度の磁場を発生し得る様に、５０〜３００ｍｍ２の有効断面積であって且つ２００〜５００ｍｍのコイル直径とされ、プラズマ生成空間２０１ａを形成する部屋の外周側に２〜６０回程度巻回される。
本実施形態では、高周波電力の周波数を２７．１２ＭＨｚ、共振コイル２１２の電気的長さを１波長の長さ（約１１メートル）に設定している。共振コイル２１２の巻回ピッチは、例えば、２４．５ｍｍ間隔で等間隔となるように設けられる。また、共振コイル２１２の巻径（直径）はウエハ２００の直径よりも大きくなるように設定される。本実施形態では、ウエハ２００の直径を３００ｍｍとし、共振コイル２１２の巻径はウエハ２００の直径よりも大きい５００ｍｍとなるように設けられる。
共振コイル２１２の両端は電気的に接地され、そのうちの少なくとも一端は当該共振コイルの電気的長さを微調整するため、可動タップ２１３を介して接地される。図１中の符号２１４は他方の固定グランドを示す。可動タップ２１３は、共振コイル２１２の共振特性を高周波電源２７３と略等しくするように位置が調整される。さらに、共振コイル２１２のインピーダンスを微調整するため、共振コイル２１２の接地された両端の間には、可動タップ２１５によって給電部が構成される。
遮蔽板２２３は、共振コイル２１２の外側の電界を遮蔽すると共に、共振回路を構成するのに必要な容量成分（Ｃ成分）を共振コイル２１２との間に形成するために設けられる。遮蔽板２２３は、一般的には、アルミニウム合金などの導電性材料を使用して円筒状に構成される。
主に、共振コイル２１２、ＲＦセンサ２７２、整合器２７４により、本実施形態に係るプラズマ生成部が構成されている。尚、プラズマ生成部として高周波電源２７３を含めても良い。
ここで、本実施形態に係る装置のプラズマ生成原理および生成されるプラズマの性質について図２を用いて説明する。共振コイル２１２によって構成されるプラズマ発生回路はＲＬＣの並列共振回路で構成される。高周波電源２７３から供給される高周波電力の波長と共振コイル２１２の電気的長さが同じ場合、共振コイル２１２の共振条件は、共振コイル２１２の容量成分や誘導成分によって作り出されるリアクタンス成分が相殺され、純抵抗になることである。しかしながら、上記プラズマ発生回路においては、プラズマを発生させた場合、共振コイル２１２の電圧部とプラズマとの間の容量結合の変動や、プラズマ生成空間２０１ａとプラズマとの間の誘導結合の変動、プラズマの励起状態、等により、実際の共振周波数は僅かながら変動する。
そこで、本実施形態においては、プラズマ発生時の共振コイル２１２における共振のずれを電源側で補償するため、プラズマが発生した際の共振コイル２１２からの反射波電力をＲＦセンサ２７２において検出し、検出された反射波電力に基づいて整合器２７４が高周波電源２７３の出力を補正する機能を有する。
具体的には、整合器２７４は、ＲＦセンサ２７２において検出されたプラズマが発生した際の共振コイル２１２からの反射波電力に基づいて、反射波電力が最小となる様に高周波電源２７３のインピーダンス或いは出力周波数を増加または減少させる。インピーダンスを制御する場合、整合器２７４は、予め設定されたインピーダンスを補正する可変コンデンサ制御回路により構成され、周波数を制御する場合、整合器２７４は、予め設定された高周波電源２７３の発振周波数を補正する周波数制御回路により構成される。なお、高周波電源２７３と整合器２７４は一体として構成されてもよい。
かかる構成により、本実施形態における共振コイル２１２では、図２に示す様に、プラズマを含む当該共振コイルの実際の共振周波数による高周波電力が供給されるので（或いは、プラズマを含む当該共振コイルの実際のインピーダンスに整合するように高周波電力が供給されるので）、位相電圧と逆位相電圧が常に相殺される状態の定在波が形成される。共振コイル２１２の電気的長さが高周波電力の波長と同じ場合、コイルの電気的中点（電圧がゼロのノード）に最も高い位相電流が生起される。従って、電気的中点の近傍においては、処理室壁やサセプタ２１７との容量結合が殆どなく、電気的ポテンシャルの極めて低いドーナツ状の誘導プラズマが形成される。
（制御部）
制御部としてのコントローラ２２１は、信号線Ａを通じてＡＰＣ２４２、バルブ２４３ｂ及び真空ポンプ２４６を、信号線Ｂを通じてサセプタ昇降機構２６８を、信号線Ｃを通じてヒータ電力調整機構２７６及びインピーダンス可変機構２７５を、信号線Ｄを通じてゲートバルブ２４４を、信号線Ｅを通じてＲＦセンサ２７２、高周波電源２７３及び整合器２７４を、信号線Ｆを通じてＭＦＣ２５２ａ〜２５２ｃ及びバルブ２５３ａ〜２５３ｃ，２４３ａを、それぞれ制御するように構成されている。
図３に示すように、制御部（制御手段）であるコントローラ２２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄを備えたコンピュータとして構成されている。ＲＡＭ２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄは、内部バス２２１ｅを介して、ＣＰＵ２２１ａとデータ交換可能なように構成されている。コントローラ２２１には、例えばタッチパネルやディスプレイ等として構成された入出力装置２２２が接続されている。
記憶装置２２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）等で構成されている。記憶装置２２１ｃ内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件などが記載されたプログラムレシピ等が読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ２２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプログラムレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プログラムレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ２２１ｂは、ＣＰＵ２２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域として構成されている。
Ｉ／Ｏポート２２１ｄは、上述のＭＦＣ２５２ａ〜２５２ｃ、バルブ２５３ａ〜２５３ｃ、２４３ａ、２４３ｂ、ゲートバルブ２４４、ＡＰＣバルブ２４２、真空ポンプ２４６、ＲＦセンサ２７２、高周波電源２７３、整合器２７４、サセプタ昇降機構２６８、インピーダンス可変機構２７５、ヒータ電力調整機構２７６、等に接続されている。
ＣＰＵ２２１ａは、記憶装置２２１ｃからの制御プログラムを読み出して実行すると共に、入出力装置２２２からの操作コマンドの入力等に応じて記憶装置２２１ｃからプロセスレシピを読み出すように構成されている。そして、ＣＰＵ２２１ａは、読み出されたプロセスレシピの内容に沿うように、Ｉ／Ｏポート２２１ｄ及び信号線Ａを通じてＡＰＣバルブ２４２の開度調整動作、バルブ２４３ｂの開閉動作、及び真空ポンプ２４６の起動・停止を、信号線Ｂを通じてサセプタ昇降機構２６８の昇降動作を、信号線Ｃを通じてヒータ電力調整機構２７６によるヒータ２１７ｂへの供給電力量調整動作（温度調整動作）や、インピーダンス可変機構２７５によるインピーダンス値調整動作を、信号線Ｄを通じてゲートバルブ２４４の開閉動作を、信号線Ｅを通じてＲＦセンサ２７２、整合器２７４及び高周波電源２７３の動作を、信号線Ｆを通じてＭＦＣ２５２ａ〜２５２ｃによる各種ガスの流量調整動作、及びバルブ２５３ａ〜２５３ｃ、２４３ａの開閉動作、等を制御するように構成されている。
コントローラ２２１は、外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２２３に格納された上述のプログラムをコンピュータにインストールすることにより構成することができる。記憶装置２２１ｃや外部記憶装置２２３は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に記録媒体ともいう。本明細書において、記録媒体という言葉を用いた場合は、記憶装置２２１ｃ単体のみを含む場合、外部記憶装置２２３単体のみを含む場合、または、その両方を含む場合が有る。なお、コンピュータへのプログラムの提供は、外部記憶装置２２３を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
次に、本実施形態に係る基板処理工程について、主に図４に示すフロー図を用いて説明する。本実施形態に係る基板処理工程は、例えばフラッシュメモリのメモリセル等の半導体デバイスの製造工程の一工程として実施される。また、本基板処理工程は、処理装置１００により実施される。以下の説明において、処理装置１００を構成する各部の動作は、コントローラ２２１により制御される。
本実施形態に係る基板処理工程である以下のプラズマ改質工程（Ｓ１１０〜Ｓ１６０）では、少なくともゲート電極等を構成する金属膜が表面に露出したウエハ２００（基板）に対してプラズマ改質処理（プラズマアニール処理）を行う。本実施形態において、当該金属膜はタングステン（Ｗ）膜である。
また、本実施形態では、当該金属膜とともに、絶縁膜等を構成するシリコン酸化膜（ＳｉＯ２膜）が表面に露出するようにウエハ２００上に形成されている。以下のプラズマ改質工程では、金属膜を改質する処理において、ＳｉＯ２膜に対して酸化膜としての膜質を向上させる酸化・修復処理も同時に行う。
本実施形態のウエハ２００上には、Ｗ膜とＳｉＯ２膜が積層されており、更に当該積層膜の上面からエッチング処理等により貫通孔（スルーホール）が形成されている。そしてＷ膜及びＳｉＯ２膜は貫通孔の内側において露出している構造となっている。
また、本実施形態におけるＷ膜は、原料ガスとしての六フッ化タングステン（ＷＦ６）ガスと、還元ガスとしてのＨ２ガス等とを用いたＣＶＤ法（この場合、原料ガスと還元剤の同時供給や交互供給のいずれの態様も含む）によりウエハ２００上に形成された膜である。一般に、ＣＶＤ法により形成された金属膜は、スパッタ法等の手法により形成された金属膜に比べて、複雑なデバイス構造に対するステップカバレッジに優れているが、その一方で、原料ガスや還元ガス等に含まれる成分（例えばフッ素（Ｆ）やＨ等）が膜中に不純物として多く含有してしまうというデメリットも有している。これらの膜中の不純物は、金属膜のシート抵抗値を増大させる一因となる場合がある。更に、Ｗ膜の貫通孔の内側への露出層には、エッチング処理によりエッチングガス等に含まれる不純物が取り込まれている場合もある。
また同様に、本実施形態におけるＳｉＯ２膜の貫通孔の内側への露出面はエッチング処理によりダメージ（物理的な荒れ）を受けており、エッチングガス等に含まれる不純物が露出した表層に取り込まれることが課題の一つとなっている。
なお、本実施形態では、上述したプラズマ生成部によって形成された電気的ポテンシャルの極めて低い誘導プラズマによって、後述するラジカルや加速されないイオン等の反応種が生成される。そのため、メモリセル等のデバイスが平面形状の場合だけでなく、より構造が複雑でアスペクト比が大きい、本実施形態のような３次元構造を有する場合にも、ステップカバレッジが良好な改質膜を形成することができる。
（基板搬入工程（基板準備工程）Ｓ１１０）
まず、Ｗ膜とＳｉＯ２膜が表面にそれぞれ露出するように形成されたウエハ２００を処理室２０１内に搬入（準備）する。具体的には、サセプタ昇降機構２６８がウエハ２００の搬送位置までサセプタ２１７を下降させて、ウエハ突き上げピン２６６が、サセプタ２１７表面よりも所定の高さ分だけ突出した状態とする。続いて、ゲートバルブ２４４を開き、処理室２０１に隣接する真空搬送室から処理室２０１内にウエハ２００を搬入して、サセプタ２１７の表面から突出したウエハ突上げピン２６６上に載置する。そして、ゲートバルブ２４４を閉じて処理室２０１内を密閉し、共振コイル２１２の下端と搬入出口２４５の上端２４５ａの間の所定の位置となるよう、サセプタ昇降機構２６８がサセプタ２１７を上昇させる。その結果、ウエハ２００はサセプタ２１７の上面に支持される。
（昇温・真空排気工程Ｓ１２０）
続いて、処理室２０１内に搬入されたウエハ２００の昇温を行う。ヒータ２１７ｂは予め加熱されており、ヒータ２１７ｂが埋め込まれたサセプタ２１７上に、搬入されたウエハ２００を保持することで、例えば室温（２５℃）以上９００℃以下の範囲内の所定値にウエハ２００を加熱する。ウエハ２００の処理温度は、Ｗ膜及びＳｉＯ２膜への改質効果をより高めるという目的においてはできるだけ高い温度であることが望ましく、本実施形態では６００〜９００℃の範囲内、特に７００℃以上の所定値としている。処理温度を６００℃未満の場合、後述するＷ膜の結晶粒径の増大等の効果や、ＳｉＯ２膜に対する酸化・修復効果が十分に得られない可能性がある。また、処理温度が９００℃を超える場合、Ｗ膜における意図しない酸化が発生する可能性がある。処理温度を６００〜９００℃とすることにより、十分なこれらの効果が得られるとともに、Ｗ膜における意図しない酸化が発生する可能性を避けることができる。
ただし、ウエハ２００上に形成されたデバイスパターンへの熱ダメージを抑制する必要がある場合には、ウエハ２００の処理温度は、プラズマを安定して生成可能な程度に高い温度であればよく、好ましくは１５０℃以上であればよい。本実施形態では、ウエハ２００の温度が７００℃となるよう加熱する。
なお、本明細書における「６００〜９００℃」のような数値範囲の表記は、下限値および上限値がその範囲に含まれることを意味する。よって、例えば、「６００〜９００℃」とは「６００℃以上９００℃以下」を意味する。他の数値範囲についても同様である。
また、ウエハ２００の昇温を行う間、真空ポンプ２４６によりガス排気管２３１を介して処理室２０１内を真空排気する。真空ポンプ２４６は、少なくとも後述の基板搬出工程Ｓ１６０が終了するまで作動させておく。
（反応ガス供給工程Ｓ１３０）
次に、反応ガス（処理ガス）としてのＯ２ガスおよびＨ２ガスの供給を開始する。まず、バルブ２５３ａ，２５３ｂを開け、Ｏ２ガスとＨ２ガスとの混合ガスを、バッファ室２３７を介して処理室２０１内に導入（供給）する。この際、Ｏ２ガスとＨ２ガスの混合ガスの合計流量、及びＯ２ガスとＨ２ガスの流量比（混合比）が所定の値になるように、ＭＦＣ２５２ａ、２５２ｂが制御される。
本実施形態では、混合ガスの合計流量は１０００ｓｃｃｍとし、両ガスの合計流量に対するＨ２ガスの流量比は、２０％以上１００％未満の範囲の所定の比率としている。Ｈ２ガスの流量比が２０％未満の場合、プラズマ処理工程においてＷ膜の酸化が進み、Ｗ膜のシート抵抗が増加する。また、ＳｉＯ２膜に対する酸化・改質処理を実効的な速度（レート）で行うためには、Ｈ２ガスの流量比は９０％以下であることが望ましい。また、後述するように、本実施形態においては、Ｈ２ガスの流量比が４０％以上７０％以下の範囲である条件下において、特にＷ膜の結晶粒径を拡大させることによる特性改善の効果が顕著となるため、Ｈ２ガスの流量比は当該範囲の所定の比率とすることが特に望ましい。Ｈ２ガスの流量比が４０％以上７０％以下の範囲とすることで、ＳｉＯ２膜に対する酸化・改質処理もより大きい速度で行うことができる。なお、本実施形態においては、反応ガスである混合ガス中に含まれる水素（Ｈ）と酸素（Ｏ）の含有比率（濃度比率）は、上述のガス流量比に等しい。
上記混合ガスの供給前に、Ｈ２ガスを処理室２０１内に導入して、処理室２０１内が所定の圧力となるように調整してもよい。こうすることにより、混合ガス供給開始時、処理室２０１内の圧力を保持した状態で、Ｗ膜に対する酸化が発生するのを抑制することができる。
なお、本実施形態では反応ガスとしてＯ２ガスとＨ２ガスのみを処理室２０１内に供給する形態について説明するが、不活性ガスであるＡｒガスを同時に導入し、Ｏ２ガス、Ｈ２ガス、及びＡｒガスの混合ガスを供給するようにしてもよい。この場合も、混合ガス中に含まれるＨとＯの比率は上述の通りとする。
また、混合ガス供給後の処理室２０１内の圧力が、所定の圧力、例えば５０Ｐａ以上２５０Ｐａ以下（本実施形態では１２０Ｐａ）となるように、ＡＰＣバルブ２４２の開度を調整する。
（プラズマ処理工程Ｓ１４０）
（ａ）反応種生成段階（工程）
混合ガスの導入を開始して所定時間経過後（例えば数秒経過後）、共振コイル２１２に対して高周波電源２７３から整合器２７２を介して、高周波電力の印加を開始する。本実施形態では、高周波電源２７３から共振コイル２１２に２７．１２ＭＨｚ、１．５ｋＷの高周波電力を供給する。高周波電力の大きさは、１００〜５０００Ｗの範囲の所定の値が設定される。これにより、プラズマ生成空間２０１ａ内に高周波電界が形成され、係る電界で、プラズマ生成空間の共振コイル２１２の電気的中点に相当する高さ位置にドーナツ状の誘導プラズマが励起される。プラズマ状のＯ２ガス、Ｈ２ガスは解離し、酸素活性種（酸素ラジカル、Ｏ＊）、水酸基活性種（水酸基ラジカル、ＯＨ＊）、水素活性種（水素ラジカル、Ｈ＊）、酸素イオン、水素イオン等の反応種が生成される。
前述したように、位相電圧と逆位相電圧が常に相殺される状態の定在波が形成され、コイルの電気的中点（電圧がゼロのノード）に最も高い位相電流が生起される。従って、上記の電気的中点において励起された誘導プラズマは、処理室２０１の壁やサセプタ２１７との容量結合が殆どなく、プラズマ生成空間２０１ａ中には、電気的ポテンシャルの極めて低いドーナツ状のプラズマを形成できる。
さらに、上述の様に、高周波電源２７３に付設された電源制御手段がプラズマの容量結合や誘導結合の変動による共振コイル２１２における共振点のずれを補償し、一層正確に定在波を形成すため、容量結合が殆どなく、より確実に電気的ポテンシャルの極めて低いプラズマをプラズマ生成空間２０１ａ中に形成できる。
電気的ポテンシャルが極めて低いプラズマが生成されることから、プラズマ生成空間２０１ａの壁や、サセプタ２１７上におけるシースの発生を防ぐことができる。したがって、プラズマ中のイオンは加速されない。
共振コイル２１２への高周波電力の印加は、例えば１０〜６００秒の範囲の所定時間（本実施形態では１８０秒）の間継続され、その間、上述の反応種が生成される。
（ｂ）改質処理段階（工程）
そして、Ｈ２ガスとＯ２ガスの混合ガスがプラズマ励起されることにより生成された上述の反応種は、ウエハ２００の表面に形成されたＷ膜及びＳｉＯ２膜にそれぞれ供給されて、ウエハ２００にプラズマ処理（改質処理）が施される。
具体的には、基板処理空間２０１ｂでサセプタ２１７上に保持されているウエハ２００に、Ｏ＊、ＯＨ＊、Ｈ＊等のラジカルや、加速されない状態のイオンがＷ膜及びＳｉＯ２膜の表面に均一に供給される。供給されたラジカルやイオンが、露出したＷ膜及びＳｉＯ２膜の表面に対して均一に供給されて反応するため、Ｗ膜及びＳｉＯ２膜がアスペクト比の大きい複雑な３次元構造を構成している場合であっても、（例えば貫通孔等の構造の開口部の深さや方向等に拠らずに）それらを均一に改質することができる。すなわち、ステップカバレッジに優れたＷ膜及びＳｉＯ２膜の改質層を形成することができる。更には、加速によるイオンアタックを防止できるので、イオンによるウエハダメージを抑制することができる。
＜Ｗ膜に対する改質効果＞
露出した表面に対して反応種が供給されたＷ膜は、表層側から改質されてＷ改質層が形成される。具体的には、供給された反応種がＷ膜と反応することによって、Ｗ膜を構成するＷの結晶粒の大きさ（粒径）が大きくなるように改質される。結晶粒径が大きくなると、一般的に膜中を電子が流れ易くなる。すなわち、Ｗの結晶粒径が大きくなることで、Ｗ膜のシート抵抗値が低減される。
本実施形態におけるプラズマ処理では、膜を構成するＷがＯを含む反応種でＷＯｘに酸化された後、Ｈを含む反応種によってＷＯｘが還元されて再びＷになる、というサイクルが繰り返され、その際にＷの原子同士の結びつきが発生して粒径が拡大していると推測される。すなわち、本実施形態における処理ガスに含まれるＯ及びＨの両成分がＷの結晶粒拡大に寄与していると推測される。
図５Ａ、図５Ｂを用いて、実際にＷ膜における結晶粒径が増大する効果について説明する。図５Ａは、本実施形態におけるプラズマ処理が行われる前のＷ膜表面の結晶状態（粒形）を、透過型電子顕微鏡（ＴＥＭ）を用いて上面側から撮影した写真図である。この写真上において、太線で囲われた一つの結晶粒を結晶粒Ａとして示している。図５Ｂは、本実施形態におけるプラズマ処理が行われた後のＷ膜表面の結晶状態を、同じくＴＥＭを用いて上面側から撮影した写真図である。この写真上において、結晶粒Ａのプラズマ処理後の状態（粒形）を、太線で囲われた結晶粒Ａ´として示している。結晶粒Ａ及びＡ´の大きさの比較から明らかなように、本実施形態のプラズマ処理によって、Ｗ膜の結晶粒径が大きくなるように改質されていることが分かる。
また、上述のようにＷ膜中に不純物が多く含まれている場合、反応種に含まれるＨ＊等が膜中に入り込み、膜中の不純物を除去する効果も期待される。更に、Ｗ膜の結晶粒径が大きくなることで、結晶粒界が減少し、結晶粒界に偏在していた不純物が効果的に除去されることも期待される。したがって、本実施形態におけるプラズマ処理を経ることによって、Ｗ膜の結晶粒径の増大と、Ｗ膜中の不純物の除去という複数の要因によって、Ｗ膜のシート抵抗値が低減する効果が得られると推測される。
＜ＳｉＯ２膜に対する改質効果＞
また、露出した表面に対して反応種が供給されたＳｉＯ２膜は、表層側から改質されてＳｉＯ２の改質層が形成される。具体的には、供給された反応種がＳｉＯ２膜と反応することによって、ＳｉＯ２膜中に含有されていた不純物が除去されるとともに、反応種に含まれていたＯ原子によってＳｉＯ２膜の分子構造の欠陥が補完される（すなわち酸化される）。つまり、本実施形態におけるプラズマ処理により、ＳｉＯ２膜中に含まれていた不純物が除去されるとともに、エッチング処理等によってダメージを受けていた表層が補修され、ＳｉＯ２膜の膜特性（例えば絶縁膜としての特性、等）が改善される。
その後、上述の所定時間（１８０秒）が経過したら、高周波電源２７３からの電力の出力を停止して、処理室２０１内におけるプラズマ放電を停止する。また、バルブ２４３ａ、２５３ａ、２５３ｂを閉めて、Ｏ２ガスとＨ２ガスの処理室２０１内への供給を停止する。以上により、プラズマ処理工程Ｓ１４０が終了する。
（真空排気工程Ｓ１５０）
所定の処理時間が経過してＯ２ガスとＨ２ガスの供給を停止したら、処理室２０１内を真空排気する。これにより、処理室２０１内のＯ２ガス、Ｈ２ガスや、プラズマ改質処理で生じたその他の排ガスを処理室２０１外へと排気する。その後、ＡＰＣバルブ２４２の開度を調整し、処理室２０１内の圧力を処理室２０１に隣接する真空搬送室と同じ圧力（例えば１００Ｐａ）に調整する。
（基板搬出工程Ｓ１６０）
処理室２０１内が所定の圧力となったら、サセプタ２１７をウエハ２００の搬送位置まで下降させ、ウエハ突上げピン２６６上にウエハ２００を支持させる。そして、ゲートバルブ２４４を開き、ウエハ２００を処理室２０１外へ搬出する。以上により、本実施形態に係る基板処理工程を終了する。
（３）本実施形態に係る効果
以下、本実施形態におけるＷ膜に対する改質効果について、図６〜９に示す実験結果に基づいて詳述する。
＜実験例１＞
図６は、本実施形態に係るプラズマ処理を行っていない状態（Ａ）におけるＷ膜と、本実施形態に係るプラズマ処理において反応ガス中のＨ２ガス流量比をそれぞれ（Ｂ）１００％、（Ｃ）８０％、（Ｄ）６５％として当該処理が施されたＷ膜と、におけるＷ結晶粒径の最小値、最大値、平均値を示した表である。
図６に示されている通り、反応ガス中のＨ２ガス流量比を８０％とする（Ｃ）の例及び６５％とする（Ｄ）の例では、Ｗ結晶粒径の最小値、最大値、及び平均値のいずれにおいても、プラズマ処理を行わない（Ａ）の例や、反応ガス中のＨ２ガス流量比を１００％とする（Ｂ）の例に比べて、Ｗ結晶粒径が拡大される効果が生じていることが分かる。
すなわち、これらの実験例の結果から、本実施形態に係るプラズマ処理において、反応ガス中のＨ２ガス流量比が１００％である場合（すなわち、反応ガスにＯを含まない場合）に比べて、反応ガス中にＯが含まれている方がＷ結晶粒径の拡大効果が大きいと言える。
また、図６に示す実験例では、反応ガス中のＨ２ガス流量比を８０％とする（Ｃ）の実験例に比べて、同流量比を６５％とする（Ｄ）の実験例の方が、Ｗ結晶粒径の最小値、最大値、及び平均値のいずれの値からも、Ｗ結晶粒径拡大の効果が大きいことが分かる。すなわち、反応ガス中のＯ含有比率が０％から大きくなるほど、この効果も大きくなっている。但し、本実施形態に係るプラズマ処理においてＷ結晶粒径を拡大する効果を得るためには、Ｏを含む反応種による酸化反応と、Ｈを含む反応種による還元反応とのバランスが重要である。反応ガス中のＯ含有率が大きすぎると、Ｏを含む反応種による酸化反応が過剰となりＷ膜のシート抵抗値が増大する。後述する図７に示されるシート抵抗値の傾向を考慮すると、Ｏ含有比率は６０％程度以下とすることが望ましい。
＜実験例２＞
図７は、本実施形態の反応ガス供給工程Ｓ１３０において反応ガス（処理ガス）中のＨ２ガスの流量比を２０〜１００％の範囲で変化させて、それぞれの流量比でプラズマ処理を実行した際のＷ膜のシート抵抗値（プラズマ処理の前後におけるＷ膜のシート抵抗値の変化の比率）を示している。すなわち、Ｗ膜のシート抵抗値が変化しない場合、縦軸の値は１．０であり、１．０未満の場合はシート抵抗値が低減されていることを示している。Ｈ２ガスの流量比以外の処理条件は、上述の本実施形態におけるものと共通である。
図７に示されている通り、本実施形態におけるプラズマ処理を行った結果、反応ガス中のＨ２ガスの流量比を２０〜１００％の範囲とした場合には、Ｗ膜のシート抵抗値はいずれも処理前よりも低減されていることが分かる。
更に本実験例では、Ｈ２ガスの流量比が１００％である場合（すなわちＯ２ガスを供給しない場合）に比べて、Ｈ２ガスの流量比を４０〜７０％の範囲とした場合の方が、Ｗ膜のシート抵抗値がより大きく低減されることが確認された。つまり、Ｗ膜のシート抵抗値をより大きく低減させるためには、反応ガスとしてＯ２ガスを含有しないＨ２ガスのみを用いるよりも、Ｈ２ガスの流量比を４０〜７０％の範囲として、Ｏ２ガスを３０〜６０％の範囲で含有する反応ガスを用いることが望ましいといえる。換言すれば、処理ガス中のＨとＯの含有比率を４０：６０〜７０：３０の範囲とすることにより、Ｗ膜のシート抵抗値が、処理ガスのＨとＯの含有比率が１００：０である場合における値よりも低くなるようにＷ膜を改質することができる。ここでＨ２ガスの流量比及びＨの含有比率を４０％未満又は７０％超とした場合、Ｏを含有しないＨ２ガス、すなわちＨの含有比率が１００％である処理ガスを用いた改質処理に対して優位なシート抵抗値の低減効果を得ることが困難である。
本実施形態のＨ２ガスの流量比に関するこのような特性は、本実施形態におけるＷ膜のシート抵抗値の低減効果が、プラズマ処理によるＷ膜の結晶粒径の増大と、Ｗ膜中の不純物の除去という複数の要因によって得られるために生じるものと推測される。特に本実施形態ではＯを含有する処理ガスを用いてプラズマ処理を行うことにより、Ｗ膜の結晶粒径の増大が顕著であり、この結晶粒径の増大がシート抵抗値の低減に大きく寄与していると考えられる。
＜他の実験例＞
図８は、本実施形態の反応ガス供給工程Ｓ１３０において、反応ガス中のＨ２ガスの流量比を５０〜９５％の範囲で変化させて、それぞれの流量比で窒化チタニウム（ＴｉＮ）膜が表面に形成されたウエハに対してプラズマ処理を実行した際の、ＴｉＮ膜のシート抵抗値（プラズマ処理の前後におけるＴｉＮ膜のシート抵抗値の変化の比率）を示している。
図８に示された実験例では、本実施形態と同様のプラズマ処理を行った結果、反応ガス中のＨ２ガスの流量比を６５〜９５％の範囲とした場合には、ＴｉＮ膜のシート抵抗値が処理前よりも低減されていることが分かる。
一方、図８に示された実験例では、Ｗ膜を改質する実験例２に比べて、反応ガスにＨだけでなくＯを含有させることによってシート抵抗値の低減量をさらに大きくするという効果が得られないか、もしくは非常に小さいことが分かる。特に、反応ガス中のＨ２ガスの流量比を６０％以下の範囲とした場合には、ＴｉＮ膜のシート抵抗値が処理前よりも大きく上昇している。従って、本実施形態に係るＯを含有する反応ガスを用いたプラズマ処理は、Ｗ膜に対する改質処理において特に好適であると言える。
＜本発明の他の実施形態＞
第１の実施形態においては、ＨとＯを含有する反応ガスとして、Ｈ２ガスとＯ２ガスの混合ガスを用いたが、Ｈ２ガスに替えて他の水素含有ガス（例えばＮＨ３ガス等）を用いることもでき、Ｏ２ガスに替えて他の酸素含有ガス（ＮＯガス等）を用いることもできる。その場合、反応ガス中に含まれるＨとＯの存在比率（濃度比率）は、第１の実施形態におけるＨ２ガスとＯ２ガスの流量比と同様とする。更に、ＨとＯを含有する反応ガスとして、Ｈ及びＯを一つの分子が有する化合物のガス（例えばＨ２ＯガスやＨ２Ｏ２ガス等）を用いることもできる。ただし、反応ガス中のＨとＯの比率をガスの供給流量比を調整することによって容易に調整できるという点で、Ｈを含有するガスとＯを含有するガスの混合ガスを反応ガスとして用いることはより望ましい。
第１の実施形態では、シート抵抗値を低減させる改質対象の金属膜として、Ｗ膜に対してプラズマ処理を適用したが、チタニウム（Ｔｉ）、ルテニウム（Ｒｕ）、モリブデン（Ｍｏ）等の金属元素単体により構成される金属膜に対しても同様のプラズマ処理を適用することができる。すなわち、第１の実施形態と同様のプラズマ処理によって、結晶粒径の増大によるシート抵抗値の低減効果が期待される。
上述の実施形態は、ＤＲＡＭやフラッシュメモリ等のデバイスの製造工程に適用することができる。また、特にフラッシュメモリの一種であるＮＡＮＤ型フラッシュメモリ、例えば、三次元ＮＡＮＤ型フラッシュメモリ（３Ｄ−ＮＡＮＤ）の製造工程にも適用することができる。
１００…処理装置
２００…ウエハ
２０１…処理室
２１２…共振コイル
２１７…サセプタ
２２１…コントローラ

Claims (12)

  1. 表面にタングステン膜が形成された基板を処理室内に搬入する工程と、
    水素及び酸素を含有する処理ガスをプラズマ励起することにより反応種を生成する工程と、
    前記反応種を前記基板に供給して前記タングステン膜を改質する工程と、を有し、
    前記タングステン膜を改質する工程では、前記タングステン膜を構成するタングステンの結晶粒径が当該工程を行う前よりも大きくなるように前記タングステン膜を改質する、半導体装置の製造方法。
  2. 前記処理ガスの水素と酸素の含有比率は、４０：６０〜７０：３０の範囲内の所定の値である、請求項１記載の半導体装置の製造方法。
  3. 前記タングステン膜を改質する工程では、前記タングステン膜のシート抵抗値が、前記処理ガスの水素と酸素の含有比率を１００：０として前記タングステン膜を改質する工程を行う場合におけるシート抵抗値よりも低くなるように前記タングステン膜を改質する、請求項２記載の半導体装置の製造方法。
  4. 前記基板の表面にはシリコン酸化膜が形成されており、
    前記タングステン膜を改質する工程では、前記反応種により前記シリコン酸化膜を酸化する処理を同時に行う、請求項２に記載の半導体装置の製造方法。
  5. 前記基板の表面にはシリコン酸化膜が形成されており、
    前記タングステン膜を改質する工程では、前記反応種により前記シリコン酸化膜を酸化する処理を同時に行う、請求項３に記載の半導体装置の製造方法。
  6. 前記タングステン膜を改質する工程では、前記基板は６００〜９００℃の範囲内の所定の温度に加熱されている、請求項３記載の半導体装置の製造方法。
  7. 前記処理ガスは、水素含有ガスと酸素含有ガスの混合ガスである、請求項２記載の半導体装置の製造方法。
  8. 前記処理ガスは、水素ガスと酸素ガスの混合ガスである、請求項７記載の半導体装置の製造方法。
  9. 前記処理ガスは水素ガス及び酸素ガス以外のガスを非含有とする、請求項８に記載の半導体装置の製造方法。
  10. 前記水素ガスと前記酸素ガスの流量比は４０：６０〜７０：３０の範囲内の所定の値である、請求項８記載の半導体装置の製造方法。
  11. 基板が収容される処理室と、
    前記処理室内に酸素及び水素を含有する処理ガスを供給する処理ガス供給系と、
    前記処理室内の前記処理ガスをプラズマ励起させるプラズマ生成部と、
    前記処理ガスを前記処理室内に供給する処理と、前記処理ガスをプラズマ励起することにより反応種を生成する処理と、前記処理室内に収容され表面にタングステン膜が形成された前記基板に対して前記反応種を供給して前記タングステン膜を改質する処理と、を実行し、前記タングステン膜を改質する処理では、前記タングステン膜を構成するタングステンの結晶粒径が当該処理を行う前よりも大きくなるよう前記タングステン膜を改質するように、前記処理ガス供給系及び前記プラズマ生成部を制御するよ構成されている制御部と、を有する基板処理装置。
  12. 表面にタングステン膜が形成された基板を基板処理装置の処理室内に搬入する手順と、
    水素及び酸素を含有する処理ガスをプラズマ励起することにより反応種を生成する手順と、
    前記反応種を前記基板に供給して前記タングステン膜を改質する手順と、
    前記タングステン膜を改質する手順において、前記タングステン膜を構成するタングステンの結晶粒径が当該手順を行う前よりも大きくなるように前記タングステン膜を改質する手順と、
    をコンピュータにより前記基板処理装置に実行させるプログラムを記録したコンピュータにより読み取り可能な記録媒体。
JP2019545083A 2017-09-28 2018-09-21 半導体装置の製造方法、基板処理装置及び記録媒体 Active JP6870103B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017187994 2017-09-28
JP2017187994 2017-09-28
PCT/JP2018/035216 WO2019065544A1 (ja) 2017-09-28 2018-09-21 半導体装置の製造方法、基板処理装置及び記録媒体

Publications (2)

Publication Number Publication Date
JPWO2019065544A1 true JPWO2019065544A1 (ja) 2020-04-30
JP6870103B2 JP6870103B2 (ja) 2021-05-12

Family

ID=65901428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019545083A Active JP6870103B2 (ja) 2017-09-28 2018-09-21 半導体装置の製造方法、基板処理装置及び記録媒体

Country Status (7)

Country Link
US (2) US11664275B2 (ja)
JP (1) JP6870103B2 (ja)
KR (1) KR102452913B1 (ja)
CN (1) CN110870047B (ja)
SG (1) SG11202002212YA (ja)
TW (1) TWI676710B (ja)
WO (1) WO2019065544A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7222946B2 (ja) * 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521387A (ja) * 1991-07-14 1993-01-29 Sony Corp 金属薄膜の低抵抗化方法
JPH11145148A (ja) * 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
WO2012060325A1 (ja) * 2010-11-04 2012-05-10 日産化学工業株式会社 プラズマアニール方法及びその装置
JP2012151435A (ja) * 2010-12-27 2012-08-09 Elpida Memory Inc 半導体装置の製造方法
JP2013182961A (ja) * 2012-02-29 2013-09-12 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2014032986A (ja) * 2012-08-01 2014-02-20 Ps4 Luxco S A R L 半導体装置の製造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3382031B2 (ja) * 1993-11-16 2003-03-04 株式会社東芝 半導体装置の製造方法
KR100631937B1 (ko) 2000-08-25 2006-10-04 주식회사 하이닉스반도체 텅스텐 게이트 형성방법
US7906440B2 (en) * 2005-02-01 2011-03-15 Tokyo Electron Limited Semiconductor device manufacturing method and plasma oxidation method
JPWO2009099252A1 (ja) * 2008-02-08 2011-06-02 東京エレクトロン株式会社 絶縁膜のプラズマ改質処理方法
JP2011023730A (ja) 2008-06-13 2011-02-03 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP4573903B2 (ja) * 2008-06-13 2010-11-04 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
JP5665289B2 (ja) * 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2010232240A (ja) * 2009-03-26 2010-10-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、及び半導体製造装置
JP2012193457A (ja) * 2009-06-10 2012-10-11 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び半導体装置の製造装置
TWI473726B (zh) 2009-07-15 2015-02-21 Nat Univ Tsing Hua 形成圖案化金屬改質層之方法
TWI520177B (zh) 2010-10-26 2016-02-01 Hitachi Int Electric Inc 基板處理裝置、半導體裝置之製造方法及電腦可讀取的記錄媒體
KR101990051B1 (ko) * 2012-08-31 2019-10-01 에스케이하이닉스 주식회사 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법
US9275865B2 (en) 2012-10-31 2016-03-01 Applied Materials, Inc. Plasma treatment of film for impurity removal
US9865501B2 (en) * 2013-03-06 2018-01-09 Lam Research Corporation Method and apparatus for remote plasma treatment for reducing metal oxides on a metal seed layer
KR20150093384A (ko) * 2014-02-07 2015-08-18 에스케이하이닉스 주식회사 저저항 텅스텐계 매립게이트구조물을 갖는 트랜지스터 및 그 제조 방법, 그를 구비한 전자장치
WO2018035322A1 (en) * 2016-08-17 2018-02-22 The Regents Of The University Of California Contact architectures for tunnel junction devices
WO2021055693A1 (en) * 2019-09-18 2021-03-25 Mattson Technology, Inc. Methods for the treatment of workpieces

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521387A (ja) * 1991-07-14 1993-01-29 Sony Corp 金属薄膜の低抵抗化方法
JPH11145148A (ja) * 1997-11-06 1999-05-28 Tdk Corp 熱プラズマアニール装置およびアニール方法
WO2012060325A1 (ja) * 2010-11-04 2012-05-10 日産化学工業株式会社 プラズマアニール方法及びその装置
JP2012151435A (ja) * 2010-12-27 2012-08-09 Elpida Memory Inc 半導体装置の製造方法
JP2013182961A (ja) * 2012-02-29 2013-09-12 Toshiba Corp 半導体製造装置及び半導体装置の製造方法
JP2014032986A (ja) * 2012-08-01 2014-02-20 Ps4 Luxco S A R L 半導体装置の製造方法

Also Published As

Publication number Publication date
US20200211858A1 (en) 2020-07-02
CN110870047B (zh) 2024-03-05
KR102452913B1 (ko) 2022-10-11
CN110870047A (zh) 2020-03-06
SG11202002212YA (en) 2020-04-29
TW201920763A (zh) 2019-06-01
JP6870103B2 (ja) 2021-05-12
US20230307295A1 (en) 2023-09-28
TWI676710B (zh) 2019-11-11
US11664275B2 (en) 2023-05-30
WO2019065544A1 (ja) 2019-04-04
KR20200035140A (ko) 2020-04-01

Similar Documents

Publication Publication Date Title
KR102454251B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR102315002B1 (ko) 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
JP6636677B2 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
JP6285052B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JPWO2019180889A1 (ja) 基板処理装置、半導体装置の製造方法、及び静電シールド
US20230307295A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
WO2018179352A1 (ja) 半導体装置の製造方法および記録媒体
JP7165743B2 (ja) 半導体装置の製造方法、基板処理装置、及びプログラム
JP6484388B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6436886B2 (ja) 半導体装置の製造方法及びプログラム
KR102465993B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
WO2016104292A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
JP7393376B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP2020053419A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI814137B (zh) 基板處理裝置，半導體裝置的製造方法，基板處理方法及程式
JP7117354B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR102717922B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법, 기판 처리 방법 및 기록 매체

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191223

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210414

R150 Certificate of patent or registration of utility model

Ref document number: 6870103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250