JP2020053419A - 半導体装置の製造方法、基板処理装置、およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置、およびプログラム Download PDF

Info

Publication number
JP2020053419A
JP2020053419A JP2018177863A JP2018177863A JP2020053419A JP 2020053419 A JP2020053419 A JP 2020053419A JP 2018177863 A JP2018177863 A JP 2018177863A JP 2018177863 A JP2018177863 A JP 2018177863A JP 2020053419 A JP2020053419 A JP 2020053419A
Authority
JP
Japan
Prior art keywords
film
gas
modification
interface layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018177863A
Other languages
English (en)
Other versions
JP2020053419A5 (ja
JP6903040B2 (ja
Inventor
宥貴 山角
Yuki Yamakado
宥貴 山角
雅則 中山
Masanori Nakayama
雅則 中山
克典 舟木
Katsunori Funaki
克典 舟木
上田　立志
Tateshi Ueda
立志 上田
康寿 坪田
Yasuhisa Tsubota
康寿 坪田
高見　栄子
Eiko Takami
栄子 高見
雄一郎 竹島
Yuichiro Takeshima
雄一郎 竹島
博登 井川
Hiroto Igawa
博登 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP2018177863A priority Critical patent/JP6903040B2/ja
Priority to TW108122897A priority patent/TWI813714B/zh
Priority to CN201910738427.4A priority patent/CN110942976B/zh
Priority to KR1020190112195A priority patent/KR102226603B1/ko
Priority to SG10201908412UA priority patent/SG10201908412UA/en
Priority to US16/570,452 priority patent/US11081362B2/en
Publication of JP2020053419A publication Critical patent/JP2020053419A/ja
Publication of JP2020053419A5 publication Critical patent/JP2020053419A5/ja
Application granted granted Critical
Publication of JP6903040B2 publication Critical patent/JP6903040B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

【課題】基板上に形成された膜をプラズマを用いて改質する際、膜の品質をこの膜の厚さ方向の広範囲にわたって調整する。【解決手段】下地と、下地上に形成されたシリコンを含有する第１の膜３００と、を有する基板２００を処理容器内へ搬入する工程と、ヘリウムを含有する改質ガスをプラズマ化し、ヘリウムの反応種を生成する工程と、ヘリウムの反応種を含む改質ガスを基板の表面に供給し、第１の膜と、下地のうち第１の膜との界面を構成する界面層２００ｄと、をそれぞれ改質する工程と、を有する。【選択図】図４

Description

本発明は、半導体装置の製造方法、基板処理装置、およびプログラムに関する。
半導体装置の製造工程の一工程として、基板上に形成された膜をプラズマを用いて改質する処理が行われることがある（例えば特許文献１、２参照）。
特開２００８−５３３０８号公報 特開２０１０−２７９２８号公報
本発明の目的は、基板上に形成された膜をプラズマを用いて改質する際、膜の品質をこの膜の厚さ方向の広範囲にわたって調整することが可能な技術を提供することにある。
本発明の一態様によれば、
（ａ）下地と、前記下地上に形成されたシリコンを含有する第１の膜と、を有する基板を処理容器内へ搬入する工程と、
（ｂ）ヘリウムを含有する改質ガスをプラズマ化し、ヘリウムの反応種を生成する工程と、
（ｃ）ヘリウムの反応種を含む前記改質ガスを前記基板の表面に供給し、前記第１の膜と、前記下地のうち前記第１の膜との界面を構成する界面層と、をそれぞれ改質する工程と、
を有する技術が提供される。
本発明によれば、基板上に形成された膜をプラズマを用いて改質する際、膜の品質をこの膜の厚さ方向の広範囲にわたって調整することが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置１００の概略構成図であり、処理炉２０２部分を縦断面図で示す図である。 本発明の一実施形態におけるプラズマの発生原理を例示する図である。 本発明の一実施形態で好適に用いられる基板処理装置１００のコントローラ２２１の概略構成図であり、コントローラ２２１の制御系をブロック図で示す図である。 （ａ）は改質処理前のウエハ２００の断面構成を例示する図であり、（ｂ）は改質処理後のウエハ２００の断面構成を例示する図である。 （ａ）は改質処理前のウエハ２００の断面構成を例示する図であり、（ｂ）は改質処理後のウエハ２００の断面構成を例示する図である。 （ａ）は改質処理前のウエハ２００の断面構成を例示する図であり、（ｂ）は改質処理後のウエハ２００の断面構成を例示する図である。 （ａ）は改質処理前のウエハ２００の断面構成を例示する図であり、（ｂ）は改質処理後のウエハ２００の断面構成を例示する図である。 （ａ）は基板上に形成された膜のウエットエッチング耐性の測定結果を示す図であり、（ｂ）は基板上に形成された膜の膜厚測定結果を示す図である。
＜本発明の一実施形態＞
以下、本発明の一実施形態について図１〜図３を参照しながら説明する。
（１）基板処理装置
図１に示すように、基板処理装置１００は、基板としてのウエハ２００を収容してプラズマ処理する処理炉２０２を備えている。処理炉２０２は、処理室２０１を構成する処理容器２０３を備えている。処理容器２０３は、ドーム型の上側容器２１０と碗型の下側容器２１１とを備えている。上側容器２１０が下側容器２１１の上に被さることにより、処理室２０１が形成される。
下側容器２１１の下部側壁には、搬入出口（仕切弁）としてのゲートバルブ２４４が設けられている。ゲートバルブ２４４を開くことにより、搬入出口２４５を介して処理室２０１内外へウエハ２００を搬入出することができる。ゲートバルブ２４４を閉じることにより、処理室２０１内の気密性を保持することができる。
図２に示すように、処理室２０１は、プラズマ生成空間２０１ａと、プラズマ生成空間２０１ａに連通し、ウエハ２００が処理される基板処理空間２０１ｂと、を有している。プラズマ生成空間２０１ａの周囲であって処理容器２０３の外周側には、後述する共振コイル２１２が設けられている。プラズマ生成空間２０１ａは、プラズマが生成される空間であって、処理室２０１の内、例えば共振コイル２１２の下端（図１における一点鎖線）よりも上方側の空間をいう。一方、基板処理空間２０１ｂは、ウエハ２００がプラズマで処理される空間であって、共振コイル２１２の下端よりも下方側の空間をいう。
処理室２０１内の底側中央には、基板載置部としてのサセプタ２１７が配置されている。サセプタ２１７の上面には、ウエハ２００が載置される基板載置面２１７ｄが設けられている。サセプタ２１７の内部には、加熱機構としてのヒータ２１７ｂが埋め込まれている。ヒータ電力調整機構２７６を介してヒータ２１７ｂに電力が供給されることにより、基板載置面２１７ｄ上に載置されたウエハ２００を、例えば２５〜１０００℃の範囲内の所定の温度に加熱することができる。
サセプタ２１７は、下側容器２１１とは電気的に絶縁されている。サセプタ２１７の内部にはインピーダンス調整電極２１７ｃが装備されている。インピーダンス調整電極２１７ｃは、インピーダンス調整部としてのインピーダンス可変機構２７５を介して接地されている。インピーダンス可変機構２７５は、コイルや可変コンデンサ等を備えており、コイルのインダクタンス、抵抗、可変コンデンサの容量値等を制御することにより、インピーダンス調整電極２１７ｃのインピーダンスを、約０Ωから処理室２０１の寄生インピーダンス値までの所定の範囲内で変化させることが可能なように構成されている。これによって、インピーダンス調整電極２１７ｃおよびサセプタ２１７を介して、プラズマ処理中のウエハ２００の電位（バイアス電圧）を制御することが可能となる。
サセプタ２１７の下方には、サセプタ２１７を昇降させるサセプタ昇降機構２６８が設けられている。サセプタ２１７には、貫通孔２１７ａが３つ設けられている。下側容器２１１の底面には、ウエハ２００を支持する支持体としての支持ピン２６６が、３つの貫通孔２１７ａのそれぞれに対応するように３本設けられている。サセプタ２１７が下降させられた際、３本の支持ピン２６６の各先端が、対応する各貫通孔２１７ａを突き抜けて、サセプタ２１７の基板載置面２１７ｄよりも上面側へそれぞれ突出する。これにより、ウエハ２００を下方から保持することが可能となる。
処理室２０１の上方、つまり上側容器２１０の上部には、ガス供給ヘッド２３６が設けられている。ガス供給ヘッド２３６は、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９とを備え、処理室２０１内へガスを供給するように構成されている。バッファ室２３７は、ガス導入口２３４より導入されるガスを分散する分散空間として機能する。
ガス導入口２３４には、ヘリウム（Ｈｅ）等の希ガスを含有する改質ガスを供給するガス供給管２３２ａの下流端と、酸素ガス（Ｏ２）等の酸素（Ｏ）含有ガスを供給するガス供給管２３２ｂの下流端と、窒素ガス（Ｎ２）等の窒素（Ｎ）含有ガスを供給するガス供給管２３２ｃと、が合流するように接続されている。ガス供給管２３２ａには、ガス流の上流側から順に、改質ガス供給源２５０ａ、流量制御装置としてのマスフローコントローラ（ＭＦＣ）２５２ａ、開閉弁としてのバルブ２５３ａが設けられている。ガス供給管２３２ｂには、ガス流の上流側から順に、Ｏ含有ガス供給源２５０ｂ、ＭＦＣ２５２ｂ、バルブ２５３ｂが設けられている。ガス供給管２３２ｃには、ガス流の上流側から順に、Ｎ含有ガス供給源２５０ｃ、ＭＦＣ２５２ｃ、バルブ２５３ｃが設けられている。ガス供給管２３２ａ〜２３２ｃが合流した下流側には、バルブ２４３ａが設けられている。バルブ２５３ａ〜２５３ｃ、２４３ａを開閉させることで、ＭＦＣ２５２ａ〜２５２ｃにより流量を調整しつつ、改質ガス、Ｏ含有ガス、Ｎ含有ガスのそれぞれを処理室２０１内へ供給することが可能となる。
改質ガスは、後述する基板処理工程において、プラズマ化されてウエハ２００に対して供給され、ウエハ２００上に形成されている膜やこの膜の下地の少なくとも一部を改質するように作用する。また、Ｏ含有ガスは、後述する基板処理工程において、改質ガス中に添加されてプラズマ化され、酸化剤として作用する場合がある。また、Ｎ含有ガスは、後述する基板処理工程において、改質ガス中に添加されてプラズマ化され、窒化剤として作用する場合がある。なお、Ｎ含有ガスの一種であるＮ２ガスは、後述する基板処理工程において、プラズマ化されることなく用いられ、パージガス、キャリアガス等として作用する場合がある。
主に、ガス供給ヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、ガス供給管２３２ａ、ＭＦＣ２５２ａ、バルブ２５３ａ、２４３ａにより、改質ガス供給系が構成される。また、主に、ガス供給ヘッド２３６、ガス供給管２３２ｂ、ＭＦＣ２５２ｂ、バルブ２５３ｂ、２４３ａにより、Ｏ含有ガス供給系（酸化剤供給系）が構成される。また、主に、ガス供給ヘッド２３６、ガス供給管２３２ｃ、ＭＦＣ２５２ｃ、バルブ２５３ｃ、２４３ａにより、Ｎ含有ガス供給系（窒化剤供給系、不活性ガス供給系）が構成される。
下側容器２１１の側壁には、処理室２０１内を排気する排気口２３５が設けられている。排気口２３５には、排気管２３１の上流端が接続されている。排気管２３１には、上流側から順に、圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４２、バルブ２４３ｂ、真空排気装置としての真空ポンプ２４６が設けられている。
主に、排気口２３５、排気管２３１、ＡＰＣバルブ２４２、バルブ２４３ｂにより、排気部が構成されている。真空ポンプ２４６を排気部に含めてもよい。
処理室２０１の外周部、すなわち、上側容器２１０の側壁の外側には、処理室２０１を囲うように螺旋状の共振コイル２１２が設けられている。共振コイル２１２には、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）センサ２７２、高周波電源２７３および周波数整合器（周波数制御部）２７４が接続されている。共振コイル２１２の外周側には、遮蔽板２２３が設けられている。
高周波電源２７３は、共振コイル２１２に対して高周波電力を供給するよう構成されている。ＲＦセンサ２７２は、高周波電源２７３の出力側に設けられている。ＲＦセンサ２７２は、高周波電源２７３から供給される高周波電力の進行波や反射波の情報をモニタするよう構成されている。周波数整合器２７４は、ＲＦセンサ２７２でモニタされた反射波の情報に基づいて、反射波が最小となるよう、高周波電源２７３から出力される高周波電力の周波数を整合させるよう構成されている。
共振コイル２１２の両端は、電気的に接地されている。共振コイル２１２の一端は、可動タップ２１３を介して接地されている。共振コイル２１２の他端は、固定グランド２１４を介して接地されている。共振コイル２１２のこれら両端の間には、高周波電源２７３から給電を受ける位置を任意に設定できる可動タップ２１５が設けられている。これらの構成により、基板処理装置１００の最初の設置の際や処理条件の変更の際に、共振コイル２１２の電気的長さやインピーダンスを微調整することができ、共振特性を高周波電源２７３と略等しくさせること等が容易に行えるようになる。
遮蔽板２２３は、共振コイル２１２の外側への電磁波の漏れを遮蔽するとともに、共振回路を構成するのに必要な容量成分を共振コイル２１２との間に形成するよう構成されている。
主に、共振コイル２１２、ＲＦセンサ２７２、周波数整合器２７４により、プラズマ生成部が構成されている。高周波電源２７３や遮蔽板２２３をプラズマ生成部に含めてもよい。
以下、プラズマ生成部の動作や生成されるプラズマの性質について、図２を用いて補足する。
共振コイル２１２は、高周波誘導結合プラズマ（ＩＣＰ）電極として機能するよう構成されている。共振コイル２１２は、所定の波長の定在波を形成し、全波長モードで共振するように、その巻径、巻回ピッチ、巻数等が設定される。共振コイル２１２の電気的長さ、すなわち、アース間の電極長は、高周波電源２７３から供給される高周波電力の波長の整数倍の長さとなるように調整される。これらの構成や、共振コイル２１２に対して供給される電力、および、共振コイル２１２で発生させる磁界強度等は、基板処理装置１００の外形や処理内容などを勘案して適宜決定される。一例として、共振コイル２１２の有効断面積は５０〜３００ｍｍ２とされ、コイル直径は２００〜５００ｍｍとされ、コイルの巻回数は２〜６０回とされる。共振コイル２１２に供給される高周波電力の大きさは０．５〜５ｋＷ、好ましくは１．０〜４．０ｋＷとされ、周波数は８００ｋＨｚ〜５０ＭＨｚとされる。共振コイル２１２で発生させる磁場は０．０１〜１０ガウスとされる。
高周波電源２７３は、電源制御手段と増幅器とを備えている。電源制御手段は、操作パネルを通じて予め設定された電力や周波数に関する出力条件に基づいて、所定の高周波信号（制御信号）を増幅器に対して出力するよう構成されている。増幅器は、電源制御手段から受信した制御信号を増幅することで得られた高周波電力を、伝送線路を介して共振コイル２１２に向けて出力するよう構成されている。増幅器の出力側には、上述したように、伝送線路における反射波電力を検出し、その電圧信号を、周波数整合器２７４に向けてフィードバックするＲＦセンサ２７２が設けられている。
周波数整合器２７４は、反射波電力に関する電圧信号をＲＦセンサ２７２から受信し、反射波電力が最小となるように、高周波電源２７３が出力する高周波電力の周波数（発振周波数）を増加または減少させるような補正制御を行う。発振周波数の補正は、周波数整合器２７４が備える周波数制御回路を用いて行われる。周波数制御回路は、プラズマ点灯前は、共振コイル２１２の無負荷共振周波数で発振し、プラズマ点灯後は、反射波電力が最小となるように予め設定された周波数（無負荷共振周波数を増加または減少させた周波数）で発振するよう構成される。周波数制御回路は、補正後の周波数を含む制御信号を高周波電源２７３に向けてフィードバックする。高周波電源２７３は、この制御信号に基づいて高周波電力の周波数を補正する。高周波電力の周波数は、伝送線路における反射波電力がゼロとなるような共振周波数に最適化される。
以上の構成により、プラズマ生成空間２０１ａ内に励起される誘導プラズマは、処理室２０１の内壁やサセプタ２１７等との容量結合が殆どない良質なものとなる。プラズマ生成空間２０１ａ中には、電気的ポテンシャルの極めて低い、平面視がドーナツ状のプラズマが生成されることとなる。
図３に示すように、制御部としてのコントローラ２２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄを備えたコンピュータとして構成されている。ＲＡＭ２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄは、内部バス２２１ｅを介して、ＣＰＵ２２１ａとデータ交換可能なように構成されている。コントローラ２２１には、入出力装置２２５として、例えばタッチパネル、マウス、キーボード、操作端末等が接続されていてもよい。コントローラ２２１には、表示部として、例えばディスプレイ等が接続されていてもよい。
記憶装置２２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＣＤ−ＲＯＭ等で構成されている。記憶装置２２１ｃ内には、基板処理装置１００の動作を制御する制御プログラム、基板処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ２２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。ＲＡＭ２２１ｂは、ＣＰＵ２２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート２２１ｄは、上述のＭＦＣ２５２ａ、２５２ｂ、２５２ｃ、バルブ２５３ａ、２５３ｂ、２５３ｃ、２４３ａ、２４３ｂ、ゲートバルブ２４４、ＡＰＣバルブ２４２、真空ポンプ２４６、ヒータ２１７ｂ、ＲＦセンサ２７２、高周波電源２７３、周波数整合器２７４、サセプタ昇降機構２６８、インピーダンス可変機構２７５等に接続されている。
ＣＰＵ２２１ａは、記憶装置２２１ｃから制御プログラムを読み出して実行すると共に、入出力装置２２５からの操作コマンドの入力等に応じて記憶装置２２１ｃからプロセスレシピを読み出すように構成されている。図１に示すように、ＣＰＵ２２１ａは、読み出したプロセスレシピの内容に沿うように、Ｉ／Ｏポート２２１ｄおよび信号線Ａを通じてＡＰＣバルブ２４２の開度調整動作、バルブ２４３ｂの開閉動作、および真空ポンプ２４６の起動および停止を、信号線Ｂを通じてサセプタ昇降機構２６８の昇降動作を、信号線Ｃを通じてヒータ電力調整機構２７６による温度センサに基づくヒータ２１７ｂへの供給電力量調整動作（温度調整動作）およびインピーダンス可変機構２７５によるインピーダンス値調整動作を、信号線Ｄを通じてゲートバルブ２４４の開閉動作を、信号線Ｅを通じてＲＦセンサ２７２、周波数整合器２７４および高周波電源２７３の動作を、信号線Ｆを通じてＭＦＣ２５２ａ、２５２ｂ、２５２ｃによる各種ガスの流量調整動作およびバルブ２５３ａ、２５３ｂ、２５３ｃ、２４３ａの開閉動作を、それぞれ制御するように構成されている。
（２）基板処理工程
上述の基板処理装置１００を用い、半導体装置の製造工程の一工程として、基板としてのウエハ２００上に形成された膜をプラズマを用いて改質する基板処理シーケンス例について、主に図４（ａ）、図４（ｂ）を用いて説明する。以下の説明において、基板処理装置１００を構成する各部の動作はコントローラ２２１により制御される。
本実施形態の基板処理シーケンスでは、
下地と、下地上に形成されたシリコン（Ｓｉ）を含有する第１の膜と、を有するウエハ２００を処理容器２０３内へ搬入するステップＡと、
ヘリウム（Ｈｅ）を含有する改質ガスをプラズマ化し、Ｈｅの反応種を生成するステップＢと、
Ｈｅの反応種を含む改質ガスをウエハ２００の表面に供給し、第１の膜と、下地のうち第１の膜との界面を構成する界面層と、をそれぞれ改質するステップＣと、
を実施する。
本実施形態では、ウエハ２００がＳｉの単結晶からなり、第１の膜がウエハ２００の表面上に直接形成されている場合、すなわち、第１の膜の下地がＳｉ結晶からなる場合について説明する。また、改質対象の第１の膜が、ＳｉおよびＯを含む膜、すなわち、シリコン酸化膜（ＳｉＯ膜）である場合について説明する。また、改質ガスとして、Ｈｅガスを単体で用いる場合について説明する。
本明細書では、改質前のＳｉＯ膜については符号３００を、改質後のＳｉＯ膜については符号３００’を付してこれらを区別する。また、改質前の界面層については符号２００ｄを、改質後の界面層については符号２００ｄ’を付してこれらを区別する。なお、本明細書でいう界面層２００ｄとは、ＳｉＯ膜３００の下地（ウエハ２００の表面）の一部であって、ウエハ２００の表面層のうち、ＳｉＯ膜３００との界面を構成する部位のことをいう。界面層２００ｄには、後述するステップＣの改質処理において、ＳｉＯ膜３００を介してＨｅの反応種が到達する。
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
（ウエハ搬入）
サセプタ２１７を所定の搬送位置まで降下させた状態で、ゲートバルブ２４４を開き、処理対象のウエハ２００を、図示しない搬送ロボットにより処理室２０１内へ搬入する（ステップＡ）。処理室２０１内へ搬入されたウエハ２００は、サセプタ２１７の基板載置面２１７ｄから上方へ突出した３本の支持ピン２６６上に水平姿勢で支持される。処理室２０１内へのウエハ２００の搬入が完了した後、処理室２０１内から搬送ロボットのアーム部を退去させ、ゲートバルブ２４４を閉じる。その後、サセプタ２１７を所定の処理位置まで上昇させ、処理対象のウエハ２００を、支持ピン２６６上からサセプタ２１７上へと移載させる。
図４（ａ）に示すように、処理対象のウエハ２００上には、改質対象の膜であるＳｉＯ膜３００が予め形成されている。ＳｉＯ膜３００は、例えばＣＶＤ法やＡＬＤ法といった手法を用い、比較的低温の温度条件、例えば、室温〜６００℃、好ましくは１００〜５００℃の範囲内の温度条件下で、ウエハ２００上にＳｉＯを堆積させる等によって形成されている。
ＳｉＯ膜３００は、上述の通り比較的低い温度条件下で形成されていることから、この温度条件よりも高い温度条件下で形成されたＳｉＯ膜に比べ、不純物を多く含み、また、低い膜密度を有する傾向がある。不純物には、例えば、水素（Ｈ）、酸素（Ｏ）、水分（Ｈ２Ｏ）、炭素（Ｃ）、窒素（Ｎ）、リン（Ｐ）、硫黄（Ｓ）、フッ素（Ｆ）、塩素（Ｃｌ）からなる群より選択される少なくとも１つが含まれる傾向がある。
ＳｉＯ膜の膜密度は、後述するステップＣにおける改質処理の作用をこの膜の厚さ方向全体にわたって行きわたらせることが可能な密度であり、さらには、この改質処理に用いるＨｅの反応種を、ＳｉＯ膜３００の下地（ウエハ２００の表面）のうち、ＳｉＯ膜３００との界面を構成する界面層２００ｄへ到達させることが可能な密度である。改質前のＳｉＯ膜３００の膜密度は、例えば、３．００ｇ／ｃｍ３以下、好ましくは２．５０ｇ／ｃｍ３以下の所定の密度であり、本実施形態では２．２６ｇ／ｃｍ３である。改質前の膜密度が３．００ｇ／ｃｍ３を超えるとＨｅの反応種がＳｉＯ膜３００の下地まで到達する確率が低下し、この改質処理の作用を下地まで十分に行きわたらせることが難しくなる。なお、ＳｉＯ膜３００が下地との界面を有するように存在すれば本実施形態における改質処理を適用することができ、ＳｉＯ膜３００の密度は例えば１ｇ／ｃｍ３以上であればよい。
ＳｉＯ膜３００の厚さは、後述するステップＣにおける改質処理の作用をこの膜の厚さ方向全体にわたって行きわたらせることが可能な厚さであり、さらには、この改質処理に用いるＨｅの反応種を、ＳｉＯ膜３００の下地（ウエハ２００の表面）のうち、ＳｉＯ膜３００との界面を構成する界面層２００ｄへ到達させることが可能な厚さである。ＳｉＯ膜３００の厚さは、例えば、１０ｎｍ以下、好ましくは７ｎｍ以下の所定の厚さであり、本実施形態では３ｎｍである。ＳｉＯ膜３００の厚さが１０ｎｍを超えるとＨｅの反応種がＳｉＯ膜３００の下地まで到達する確率が低下し、この改質処理の作用を下地まで十分に行きわたらせることが難しくなる。なお、ＳｉＯ膜３００が下地との界面を有するように存在すれば本実施形態における改質処理を適用することができ、ＳｉＯ膜３００の厚さは例えば０．１ｎｍ以上の厚さであればよい。
（圧力調整、温度調整）
続いて、処理室２０１内が所望の処理圧力となるように、真空ポンプ２４６によって真空排気される。処理室２０１内の圧力は圧力センサで測定され、この測定された圧力情報に基づきＡＰＣバルブ２４２がフィードバック制御される。また、ウエハ２００が所望の処理温度となるように、ヒータ２１７ｂによって加熱される。処理室２０１内が所望の処理圧力となり、また、ウエハ２００の温度が所望の処理温度に到達して安定したら、後述する改質処理を開始する。
（改質処理）
この処理では、まず、改質ガスとしてのＨｅガスをプラズマ化し、Ｈｅの反応種を生成する（ステップＢ）。具体的には、バルブ２５３ａ、２４３ａを開き、ＭＦＣ２５２ａにて流量制御しながら、バッファ室２３７を介して処理室２０１内へＨｅガスを供給する。このとき、共振コイル２１２に対して、高周波電源２７３から高周波電力を供給する。これにより、プラズマ生成空間２０１ａ内における共振コイル２１２の電気的中点に相当する高さ位置に、平面視がドーナツ状である誘導プラズマが励起される。誘導プラズマの励起により、Ｈｅガスが活性化され、Ｈｅの反応種が生成される。Ｈｅの反応種には、励起状態のＨｅ原子（Ｈｅ＊）、および、イオン化されたＨｅ原子のうち、少なくともいずれかが含まれる。
ステップＢを行うことにより、Ｈｅの反応種を含むＨｅガスが、ウエハ２００の表面に対して供給される。Ｈｅは非常に小さな原子半径を有する元素であることから、Ｈｅの反応種は、ウエハ２００上に形成されたＳｉＯ膜３００の内部へ深く侵入（浸透）し、ＳｉＯ膜３００の厚さ方向全体にわたって隅々まで行きわたる。また、Ｈｅの反応種は、ＳｉＯ膜３００の厚さ方向全体に行きわたるだけでなく、ＳｉＯ膜３００の下地（ウエハ２００の表面）のうち、ＳｉＯ膜３００との界面を構成する界面層２００ｄへも到達する。これらにより、ウエハ２００の表面に形成されているＳｉＯ膜３００と、ＳｉＯ膜３００との界面を構成する界面層２００ｄと、をそれぞれ改質することが可能となる（ステップＣ）。このように、本実施形態の改質処理の作用は、ＳｉＯ膜３００の表面だけでなく、ＳｉＯ膜３００の厚さ方向の全体にわたって、また、ＳｉＯ膜３００の下地のうちＳｉＯ膜３００との界面を構成する界面層２００ｄに対してなされる。
ステップＢ、Ｃにおける処理条件としては、
Ｈｅガス供給流量：１０〜５０００ｓｃｃｍ、好ましくは１００〜１０００ｓｃｃｍ、例えば１５０ｓｃｃｍ
Ｈｅガス供給時間：０．２〜６０分、好ましくは０．５〜１０分、例えば１分
高周波電力：１００〜５０００Ｗ、好ましくは５００〜３５００Ｗ、例えば１５００Ｗ
処理温度：室温〜１０００℃、より好ましくは６００〜９００℃、例えば７００℃
処理圧力：１〜２５０Ｐａ、より好ましくは５０〜１５０Ｐａ、例えば１００Ｐａ
が例示される。なお、本明細書における「１０〜５０００ｓｃｃｍ」のような数値範囲の表記は、「１０ｓｃｃｍ以上５０００ｓｃｃｍ以下」を意味する。他の数値範囲についても同様である。
ステップＣにおいては、ＳｉＯ膜３００中から、Ｈ、Ｏ、Ｈ２Ｏ、Ｃ、Ｎ、Ｐ、Ｓ、Ｆ、Ｃｌからなる群より選択される少なくとも１つの不純物を脱離させ、排気管２３１より排出することが可能となる。すなわち、ＳｉＯ膜３００中に含まれていた上述の不純物を、ＳｉＯ膜３００中から除去することが可能となる。また、Ｈｅの反応種は界面層２００ｄにも到達することから、界面層２００ｄに上述の不純物が含まれていた場合には、界面層２００ｄから上述の不純物を脱離させることも可能となる。改質後のＳｉＯ膜３００’は、改質前のＳｉＯ膜３００に比べて、不純物含有量の少ない良質な膜となり、改質後の界面層２００ｄ’は、改質前の界面層２００ｄに比べて、不純物含有量が同等以下である良質な層となる。
また、ステップＣを行うことにより、ＳｉＯ膜３００の膜密度を高め、この膜を緻密化させることが可能となる。これにより、改質後のＳｉＯ膜３００’の厚さを、改質前のＳｉＯ膜３００の厚さ未満の厚さに減少させることが可能となる。以下の説明では、改質前のＳｉＯ膜３００の厚さをＴ１とし、改質後のＳｉＯ膜３００’の厚さをＴ１’とする。また、改質前の界面層の厚さをＴ２とし、改質後の界面層２００ｄ’の厚さをＴ２とする。
上述したように、Ｔ１’はＴ１よりも小さくなるが、これらの差であるＳｉＯ膜の厚さの減少量はＤ１（＝Ｔ１−Ｔ１’）と表記している。なお、改質ガスとしてＨｅガスを単体で用いる場合、改質前の界面層２００ｄの厚さＴ２と、改質後の界面層２００ｄ’の厚さＴ２’と、は殆ど変化がない（Ｔ２≒Ｔ２’）。このことから、改質後のＳｉＯ膜３００’と改質後の界面層２００ｄ’との合計厚さ（Ｔ１’＋Ｔ２’）は、改質前のＳｉＯ膜３００と改質前の界面層２００ｄとの合計厚さ（Ｔ１＋Ｔ２）よりも薄くなる傾向がある（Ｔ１’＋Ｔ２’＜Ｔ１＋Ｔ２）。
（アフターパージおよび大気圧復帰）
上述の改質処理が完了した後、処理室２０１内へのＨｅガスの供給を停止するとともに、共振コイル２１２への高周波電力の供給を停止する。そして、バルブ２５３ｃを開き、Ｎ２ガスを処理室２０１内へ供給し、排気管２３１より排気する。これにより、処理室２０１内がパージされ、処理室２０１内に残留するガスや反応副生成物が処理室２０１内から除去される。その後、処理室２０１内の雰囲気がＮ２ガスに置換され、処理室２０１内の圧力が常圧に復帰される。
（ウエハ搬出）
続いて、サセプタ２１７を所定の搬送位置まで下降させ、ウエハ２００を、サセプタ２１７上から支持ピン２６６上へと移載させる。その後、ゲートバルブ２４４を開き、図示しない搬送ロボットを用い、処理後のウエハ２００を処理室２０１外へ搬出する。以上により、本実施形態に係る基板処理工程を終了する。
（３）本実施形態による効果
本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）ステップＣを行うことにより、ＳｉＯ膜３００中に含まれていた上述の不純物を、膜中から除去させることが可能となる。また、改質後のＳｉＯ膜３００’を、改質前のＳｉＯ膜３００よりも緻密化させることも可能となる。これらの結果、改質後のＳｉＯ膜３００’のウエットエッチング耐性を、改質前のＳｉＯ膜３００のウエットエッチング耐性よりも高めることが可能となる。
（ｂ）改質ガスとして、改質処理後の膜中において残留しにくく、且つ不活性な性質を有する希ガスを含むガスを用いることにより、本実施形態のように、処理対象のＳｉＯ膜３００だけでなく下地の界面層２００ｄも同時に改質する場合であっても、界面層２００ｄの組成変化を制御しながら、ＳｉＯ膜３００の厚さ方向全域にわたって上述の改質の効果を確実に与えることが可能となる。すなわち、本実施形態では界面層２００ｄを含めて改質を行うことが許容されるため、ＳｉＯ膜３００の厚さ方向全域を改質することが可能となる。したがって、本実施形態は、処理対象のＳｉＯ膜３００の厚さが小さく、更にその膜密度が小さい場合において特に好適である。
（ｃ）特に改質ガスとして、希ガスを単体で用いることから、すなわち、酸化剤および窒化剤をいずれも含まない希ガスを用いることから、ステップＣを行うことによるＳｉＯ膜３００および界面層２００ｄのそれぞれの組成変化を防ぎながら、ＳｉＯ膜３００の厚さ方向全域にわたって上述の改質の効果を確実に与えることが可能となる。これにより、改質後のＳｉＯ膜３００’と改質後の界面層２００ｄ’との合計厚さを、改質前のＳｉＯ膜３００と改質前の界面層２００ｄとの合計厚さ以下の厚さに抑えることが可能となる。
（ｄ）処理対象のＳｉＯ膜３００の厚さを、例えば１０ｎｍ以下、好ましくは７ｎｍ以下の所定の厚さとすることにより、上述した改質の効果が、ＳｉＯ膜３００の厚さ方向全域にわたって確実に得られるようになる。また、上述した改質の効果を、ＳｉＯ膜３００だけでなく、ＳｉＯ膜３００との界面を構成する界面層２００ｄにまで与えることも可能となる。
（ｅ）処理対象のＳｉＯ膜３００の膜密度を、例えば３．００ｇ／ｃｍ３以下、好ましくは２．５０ｇ／ｃｍ３以下の所定の大きさに設定することにより、上述した改質の効果が、ＳｉＯ膜３００の厚さ方向全域にわたって確実に得られるようになる。また、上述した改質の効果を、ＳｉＯ膜３００だけでなく、ＳｉＯ膜３００との界面を構成する界面層２００ｄにまで与えることも可能となる。
（ｆ）改質ガスとして、原子半径が小さく、膜中への浸透性が極めて高いＨｅガスを用いることにより、上述した改質の効果が、ＳｉＯ膜３００の厚さ方向全域にわたってより確実に得られるようになる。また、上述した改質の効果を、ＳｉＯ膜３００だけでなく、ＳｉＯ膜３００との界面を構成する界面層２００ｄにまでより確実に与えることが可能となる。
（ｇ）上述の効果は、Ｈｅガス以外の希ガス、例えば、Ａｒガス、Ｎｅガス、Ｘｅガス等の希ガス等を改質ガスとして用いる場合にも、同様に得られる。ただし、改質ガスとしてＨｅガスを用いる方が、Ｈｅ以外の希ガスを用いるよりも、元素の原子半径が小さく、上述の効果をより確実に得ることが可能となる点で好ましい。改質ガスとしてＨｅ以外の希ガスを用いる場合は、このガスと、Ｈｅガスと、を組み合わせて用いるようにするのが好ましい。すなわち、改質ガスには、少なくともＨｅガスを含ませるのが好ましい。
（４）変形例
本実施形態における基板処理シーケンスは、上述の態様に限定されず、以下に示す変形例のように変更することができる。これらの変形例は任意に組み合わせることができる。特に説明がない限り、各変形例の各ステップにおける処理手順、処理条件は、図４（ａ）、図４（ｂ）を用いて説明した基板処理シーケンス（以下、単に上述の基板処理シーケンス）の各ステップにおける処理手順、処理条件と同様とすることができる。
（変形例１）
ウエハ２００上に予め形成された改質対象の第１の膜は、ＳｉＯ膜に限らず、ＳｉおよびＳｉ以外の元素を含む他の膜であってもよい。例えば、第１の膜は、ＳｉおよびＮを含む膜、すなわち、シリコン窒化膜（ＳｉＮ膜）であってもよく、また、Ｓｉ、ＯおよびＮを含む膜、すなわち、シリコン酸窒化膜（ＳｉＯＮ膜）であってもよい。また、第１の膜は、Ｓｉ単体からなるＳｉ膜であってもよい。これらの場合においても、改質ガスとして、Ｈｅガスを含み、酸化剤および窒化剤をいずれも含まないガスを用いることで、上述の基板処理シーケンスと同様の効果が得られる。
（変形例２）
改質対象の第１の膜がＳｉＯ膜である場合、改質ガスとして、Ｈｅガス等の希ガスを含み、酸化剤をさらに含むガスを用いるようにしてもよい。酸化剤としては、例えば、Ｏ２ガス、亜酸化窒素（Ｎ２Ｏ）ガス、一酸化窒素（ＮＯ）ガス、二酸化窒素（ＮＯ２）ガス、水蒸気（Ｈ２Ｏ）ガス、一酸化炭素（ＣＯ）ガス、二酸化炭素（ＣＯ２）ガス等のＯ含有ガスを用いることができる。以下、一例として、酸化剤としてＯ２ガスを用い、改質ガスとして、ＨｅガスとＯ２ガスとを含む混合ガス（Ｈｅガス＋Ｏ２ガス）を用いる場合について、図５（ａ）、図５（ｂ）、図６（ａ）、図６（ｂ）、図７（ａ）、図７（ｂ）を用いて詳しく説明する。
以下の説明では、改質前のＳｉＯ膜については符号３０１を付し、改質後のＳｉＯ膜については符号３０１’を付してこれらを区別する。また、改質前後の界面層については、上述の基板処理シーケンスと同様に、符号２００ｄ、２００ｄ’を付してこれらを区別する。また、改質前のＳｉＯ膜３０１の厚さをＴ１とし、改質後のＳｉＯ膜３０１’の厚さをＴ１’とする。本変形例においても、Ｔ１’はＴ１よりも小さくなるが、これらの差であるＳｉＯ膜の厚さの減少量をＤ１（＝Ｔ１−Ｔ１’）と表記する。また、改質により組成が変化する前の界面層２００ｄの厚さをＴ２とし、改質により組成が変化した界面層２００ｄ’の厚さをＴ２’とする。本変形例においては、界面層の組成の変化によりＴ２’はＴ２よりも大きくなるが、これらの差である界面層の厚さの増加量をＤ２（＝Ｔ２’−Ｔ２）と表記する。
本変形例のステップＢでは、改質ガスとしてのＨｅガス＋Ｏ２ガスをプラズマ化し、Ｈｅの反応種およびＯの反応種をそれぞれ生成する。具体的には、バルブ２５３ａ、２５３ｂ、２４３ａを開き、ＭＦＣ２５２ａ、２５２ｂにてそれぞれ流量制御しながら、バッファ室２３７を介して処理室２０１内へＨｅガス、Ｏ２ガスをそれぞれ供給する。このとき、共振コイル２１２に対して高周波電源２７３から高周波電力を供給することで、Ｈｅガス、Ｏ２ガスをそれぞれプラズマで活性化させ、これにより、Ｈｅの反応種、および、Ｏの反応種をそれぞれ生成させる。Ｏの反応種には、励起状態のＯ２分子（Ｏ２ ＊）、励起状態のＯ原子（Ｏ＊）、および、イオン化されたＯ原子のうち、少なくともいずれかが含まれる。なお、酸化剤として作用するＯの反応種として、励起状態となっていないＯ２分子を含めてもよい。
ステップＢを行うことにより、Ｈｅの反応種およびＯの反応種を含む改質ガスが、ウエハ２００の表面に対して供給される。これらの反応種は、ウエハ２００上に形成されたＳｉＯ膜３０１の内部へ深く浸透し、ＳｉＯ膜３０１の厚さ方向全体にわたって隅々まで行きわたる。また、これらの反応種は、ＳｉＯ膜３０１中の全域に行きわたるだけでなく、ＳｉＯ膜３０１の下地（ウエハ２００の表面）のうち、ＳｉＯ膜３０１との界面を構成する界面層２００ｄへも到達する。これらにより、ウエハ２００の表面に形成されているＳｉＯ膜３０１と、ＳｉＯ膜３０１の下地（ウエハ２００の表面）のうちＳｉＯ膜３０１との界面を構成する界面層２００ｄと、をそれぞれ改質することが可能となる（ステップＣ）。この改質処理の作用は、ＳｉＯ膜３０１の表面だけでなく、ＳｉＯ膜３０１の厚さ方向の全体にわたって、また、ＳｉＯ膜３０１の下地のうちＳｉＯ膜３０１との界面を構成する界面層２００ｄに対してなされる。
ステップＣにおいては、ＳｉＯ膜３０１中から、Ｈ、Ｈ２Ｏ、Ｃ、Ｎ、Ｐ、Ｓ、Ｆ、Ｃｌからなる群より選択される少なくとも１つの不純物を除去させることが可能となる。また、ＳｉＯ膜３０１を緻密化させることが可能となる。また、Ｈｅの反応種やＯの反応種は界面層２００ｄにも到達することから、界面層２００ｄに上述の不純物が含まれていた場合は、界面層２００ｄから上述の不純物を脱離させることも可能となる。改質後のＳｉＯ膜３０１’は、改質前のＳｉＯ膜３０１に比べて、不純物含有量の少ない良質な膜となり、また、改質後の界面層２００ｄ’は、改質前の界面層２００ｄに比べて、不純物含有量が同等以下である良質な層となる。改質後のＳｉＯ膜３０１’は、改質前のＳｉＯ膜３０１よりもウエットエッチング耐性の高い膜となる。
また、ステップＣにおいては、改質ガスに含まれるＯの反応種の作用により、ウエハ２００上に形成されていたＳｉＯ膜３０１を酸化させることが可能となる。その結果、改質後のＳｉＯ膜３０１’の組成を、化学量論組成のシリコン酸化膜（ＳｉＯ２膜）の組成に近づける方向に制御することが可能となる。また、ステップＣにおいては、改質ガスに含まれるＯの反応種の作用により、Ｓｉ単結晶により構成されていた界面層２００ｄを酸化させることも可能となる。その結果、改質後の界面層２００ｄ’中にＯを添加させ、その組成をＳｉＯへと変化させることが可能となる。すなわち、Ｓｉ層として構成されていた界面層２００ｄを、ＳｉＯ層として構成される界面層２００ｄ’へと改質させることが可能となる。なお、これらの反応により、改質後のＳｉＯ膜３０１’の厚さＴ１’は、改質前のＳｉＯ膜の厚さＴ１よりも減少する傾向がある。また、改質により組成が変化した界面層２００ｄ’の厚さＴ２’は、改質前の界面層の厚さＴ２よりも増加する傾向がある。
ここで、ステップＢ，Ｃにおける処理条件を適正に調整することにより、改質後のＳｉＯ膜３０１’と、改質により組成が変化した界面層２００ｄ’と、の合計厚さを、自在に調整することが可能となる。
例えば、図５（ａ）、図５（ｂ）に示すように、ステップＣでは、改質後のＳｉＯ膜３０１’と、改質により組成が変化した界面層２００ｄ’と、の合計厚さを、改質前のＳｉＯ膜３０１と、改質により組成が変化する前の界面層２００ｄと、の合計厚さよりも薄くすることができる（Ｔ１’＋Ｔ２’＜Ｔ１＋Ｔ２）。すなわち、改質による界面層の厚さの増加量Ｄ２を、改質によるＳｉＯ膜の厚さの減少量Ｄ１よりも小さくすることができる。
また例えば、図６（ａ）、図６（ｂ）に示すように、ステップＣでは、改質後のＳｉＯ膜３０１’と、改質により組成が変化した界面層２００ｄ’と、の合計厚さを、改質前のＳｉＯ膜３０１と、改質により組成が変化する前の界面層２００ｄと、の合計厚さと等しくすることができる（Ｔ１’＋Ｔ２’＝Ｔ１＋Ｔ２）。すなわち、改質による界面層の厚さの増加量Ｄ２を、改質によるＳｉＯ膜の厚さの減少量Ｄ１と一致させることができる。
また例えば、図７（ａ）、図７（ｂ）に示すように、ステップＣでは、改質後のＳｉＯ膜３０１’と、改質により組成が変化した界面層２００ｄ’と、の合計厚さを、改質前のＳｉＯ膜３０１と、改質により組成が変化する前の界面層２００ｄと、の合計厚さよりも厚くすることができる（Ｔ１’＋Ｔ２’＞Ｔ１＋Ｔ２）。すなわち、改質による界面層の厚さの増加量Ｄ２を、改質によるＳｉＯ膜の厚さの減少量Ｄ１よりも大きくすることができる。
これらの制御を行うには、例えば、ステップＢ，Ｃにおいて、処理容器２０３内へ供給する改質ガスに含まれるＨｅとＯの比率を調整すればよい。より具体的には、例えば、処理容器２０３内へ供給するＨｅガスの流量Ａに対する、処理容器２０３内へ供給するＯ２ガスの流量Ｂの比率（Ｂ／Ａ）の大きさを調整すればよい。
例えば、ステップＢ，ＣにおけるＢ／Ａ比率を増加させることにより、改質後のＳｉＯ膜３０１’と、改質により組成が変化した界面層２００ｄ’と、の合計厚さを大きくする方向に調整することが可能となる。すなわち、改質後のウエハ２００断面の態様を、図５（ｂ）に示す態様から、図６（ｂ）や図７（ｂ）に示す態様へと近づけることが可能となる。
また例えば、ステップＢ，ＣにおけるＢ／Ａ比率を減少させることにより、改質後のＳｉＯ膜３０１’と、改質により組成が変化した界面層２００ｄ’と、の合計厚さを小さくする方向に調整することが可能となる。すなわち、改質後のウエハ２００断面の態様を、図７（ｂ）に示す態様から、図６（ｂ）や図５（ｂ）に示す態様へと近づけることが可能となる。
ステップＢ、Ｃにおける処理条件としては、
Ｈｅガス供給流量：１０〜５０００ｓｃｃｍ、好ましくは１００〜１０００ｓｃｃｍ、例えば１５０ｓｃｃｍ
Ｏ２ガス供給流量：１０〜５０００ｓｃｃｍ、好ましくは１００〜１０００ｓｃｃｍ、例えば５０ｓｃｃｍ
Ｈｅガス＋Ｏ２ガス供給時間：０．５〜６０分、好ましくは０．５〜１０分、例えば１分
が例示される。他の処理条件は、上述の基板処理シーケンスのステップＢ，Ｃにおける処理条件と同様である。
（変形例３）
改質対象の第１の膜がＳｉＮ膜である場合、改質ガスとして、Ｈｅガス等の希ガスを含み、窒化剤をさらに含むガスを用いるようにしてもよい。窒化剤としては、例えば、Ｎ２ガスやアンモニア（ＮＨ３）ガス等のＮ含有ガスを用いることが可能である。以下、一例として、窒化剤としてＮ２ガスを用い、改質ガスとして、ＨｅガスとＮ２ガスとを含む混合ガス（Ｈｅガス＋Ｎ２ガス）を用いる場合について説明する。
本変形例のステップＢでは、改質ガスとしてのＨｅガス＋Ｎ２ガスをプラズマ化し、Ｈｅの反応種およびＮの反応種をそれぞれ生成する。具体的には、バルブ２５３ａ、２５３ｃ、２４３ａを開き、ＭＦＣ２５２ａ、２５２ｃにてそれぞれ流量制御しながら、バッファ室２３７を介して処理室２０１内へＨｅガス、Ｎ２ガスをそれぞれ供給する。このとき、共振コイル２１２に対して高周波電源２７３から高周波電力を供給することで、Ｈｅガス、Ｎ２ガスをそれぞれプラズマで活性化させ、Ｈｅの反応種、および、Ｎの反応種をそれぞれ生成させる。Ｎの反応種には、励起状態のＮ２分子（Ｎ２ ＊）、励起状態のＮ原子（Ｎ＊）、および、イオン化されたＮ原子のうち、少なくともいずれかが含まれる。なお、窒化剤として作用するＮの反応種として、励起状態となっていないＮ２分子を含めてもよい。
ステップＢを行うことにより、Ｈｅの反応種およびＮの反応種を含む改質ガスが、ウエハ２００の表面に対して供給される。これらの反応種は、ウエハ２００上に形成されたＳｉＮ膜の内部へ深く浸透し、ＳｉＮ膜の厚さ方向全体にわたって隅々まで行きわたる。また、これらの反応種は、ＳｉＮ膜中の全域に行きわたるだけでなく、ＳｉＮ膜の下地（ウエハ２００の表面）のうち、ＳｉＮ膜との界面を構成する界面層へも到達する。これらにより、ウエハ２００の表面に形成されているＳｉＮ膜と、ＳｉＮ膜との下地（ウエハ２００の表面）のうちＳｉＮ膜との界面を構成する界面層と、をそれぞれ改質することが可能となる（ステップＣ）。この改質処理の作用は、ＳｉＮ膜の表面だけでなく、ＳｉＮ膜の厚さ方向の全体にわたって、また、ＳｉＮ膜の下地のうちＳｉＮ膜との界面を構成する界面層に対してなされる。
本変形例においても、変形例２と同様の効果が得られる。
すなわち、ステップＣにおいては、ＳｉＮ膜中から、Ｈ、Ｏ、Ｈ２Ｏ、Ｃ、Ｐ、Ｓ、Ｆ、Ｃｌからなる群より選択される少なくとも１つの不純物を除去させることが可能となる。これにより、改質後のＳｉＮ膜は、改質前のＳｉＮ膜に比べて、不純物含有量の少ない良質な膜となり、また、改質後の界面層は、改質前の界面層に比べて、不純物含有量が同等以下である良質な層となる。改質後のＳｉＮ膜は、改質前のＳｉＮ膜よりもウエットエッチング耐性の高い膜となる。
また、ステップＣにおいては、改質ガスに含まれるＮの反応種の作用により、ウエハ２００上に形成されていたＳｉＮ膜を窒化させることが可能となる。その結果、改質後のＳｉＮ膜の組成を、化学量論組成のシリコン窒化膜（Ｓｉ２Ｎ３膜）の組成に近づける方向に制御することが可能となる。また、ステップＣにおいては、改質ガスに含まれるＮの反応種の作用により、Ｓｉ単結晶により構成されていた界面層を窒化させることも可能となる。その結果、改質後の界面層中にＮを添加させ、その組成をＳｉＮへと変化させることが可能となる。すなわち、Ｓｉ層として構成されていた界面層を、ＳｉＮ層として構成される界面層へと改質させることが可能となる。なお、これらの反応により、改質後のＳｉＮ膜の厚さは、改質前のＳｉＮ膜の厚さよりも減少する傾向がある。また、改質により組成が変化した界面層の厚さは、改質前の界面層の厚さよりも増加する傾向がある。
ここで、ステップＢ，Ｃにおける処理条件を適正に調整することにより、改質後のＳｉＮ膜と、改質により組成が変化した界面層と、の合計厚さを、自在に調整することが可能となる。
例えば、ステップＣでは、改質後のＳｉＮ膜と、改質により組成が変化した界面層と、の合計厚さを、改質前のＳｉＮ膜と、改質により組成が変化する前の界面層と、の合計厚さよりも薄くすることができる。すなわち、改質による界面層の厚さの増加量を、改質によるＳｉＮ膜の厚さの減少量よりも小さくすることができる。
また例えば、ステップＣでは、改質後のＳｉＮ膜と、改質により組成が変化した界面層と、の合計厚さを、改質前のＳｉＮ膜と、改質により組成が変化する前の界面層と、の合計厚さと等しくすることができる。すなわち、改質による界面層の厚さの増加量を、改質によるＳｉＮ膜の厚さの減少量と一致させることができる。
また例えば、ステップＣでは、改質後のＳｉＮ膜と、改質により組成が変化した界面層と、の合計厚さを、改質前のＳｉＮ膜と、改質により組成が変化する前の界面層と、の合計厚さよりも厚くすることができる。すなわち、改質による界面層の厚さの増加量を、改質によるＳｉＮ膜の厚さの減少量よりも大きくすることができる。
これらの制御を行うには、変形例２と同様に、例えば、ステップＢ，Ｃにおいて、処理容器２０３内へ供給する改質ガスに含まれるＨｅとＮの比率を調整すればよい。より具体的には、例えば、処理容器２０３内へ供給するＨｅガスの流量Ａに対する、処理容器２０３内へ供給するＮ２ガスの流量Ｂの比率（Ｂ／Ａ）の大きさを調整すればよい。
例えば、ステップＢ，ＣにおけるＢ／Ａ比率を増加させることにより、改質後のＳｉＮ膜と、改質により組成が変化した界面層と、の合計厚さを大きくする方向に調整することが可能となる。また例えば、ステップＢ，ＣにおけるＢ／Ａ比率を減少させることにより、改質後のＳｉＮ膜と、改質により組成が変化した界面層と、の合計厚さを小さくする方向に調整することが可能となる。
ステップＢ、Ｃにおける処理条件としては、
Ｈｅガス供給流量：１０〜５０００ｓｃｃｍ、好ましくは１００〜１０００ｓｃｃｍ、例えば１５０ｓｃｃｍ
Ｎ２ガス供給流量：１０〜５０００ｓｃｃｍ、好ましくは１００〜１０００ｓｃｃｍ、例えば５０ｓｃｃｍ
Ｈｅガス＋Ｎ２ガス供給時間：０．２〜６０分、好ましくは０．５〜１０分、例えば１分
が例示される。他の処理条件は、上述の基板処理シーケンスのステップＢ，Ｃにおける処理条件と同様である。
（変形例４）
改質対象の第１の膜がＳｉＯＮ膜である場合、改質ガスとして、Ｈｅガス等の希ガスを含み、酸化剤および窒化剤のうちいずれか、好ましくは、これらの両方をさらに含むガスを用いるようにしてもよい。本変形例のステップＢ，Ｃにおける処理手順、処理条件は、変形例２，３のステップＢ，Ｃにおける処理手順、処理条件と同様とすることができる。本変形例においても、変形例２，３と略同様の効果が得られる。
＜他の実施形態＞
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述の実施形態では、第１の膜が基板上に直接形成されている例、すなわち、第１の膜の下地が基板の表面である例（Ｓｉ単結晶である例）について説明したが、本発明はこのような態様に限定されない。例えば、第１の膜の下地が、基板上に形成されている膜であってもよい。この膜としては、例えば、Ｓｉ膜、ＳｉＯ膜、ＳｉＮ膜、ＳｉＯＮ膜等が例示される。このような場合であっても、上述の実施形態と同様の基板処理シーケンスを行うことにより、上述の実施形態と同様の効果が得られる。また、変形例２〜４では特に、第１の膜の下地は、改質ガスに含まれるＨｅ以外の元素（変形例２ではＯ、変形例３ではＮが該当する）が非含有、又は実質的に含まれていない膜であることが好ましい。例えば、変形例２では、Ｓｉ膜やＳｉＮ膜等が例示される。変形例３では、Ｓｉ膜やＳｉＯ膜等が例示される。
また例えば、上述の実施形態では、改質ガスのプラズマ化を処理容器内で行う例について説明したが、本発明はこのような態様に限定されない。すなわち、改質ガスのプラズマ化を処理容器の外部で行い、生成した各種反応種を含む改質ガスを、処理容器内に収容された基板に対して供給するようにしてもよい。このような場合であっても、上述の実施形態と同様の効果が得られる。
また例えば、上述の実施形態では、基板上への第１の膜の形成処理と、プラズマを用いた第１の膜の改質処理とを、別の処理室内にてｅｘ−ｓｉｔｕに行う例について説明したが、これらを同一の処理室内にて連続的にｉｎ−ｓｉｔｕにて行うようにしてもよい。このような場合であっても、改質処理の際に、上述の実施形態と同様の基板処理シーケンスを行うことにより、上述の実施形態と同様の効果が得られる。
上述の実施形態や変形例等は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
実施例として、ＣＶＤ法を用いてＳｉウエハ上にＳｉＯ膜を形成した。温度条件、および、ＳｉＯ膜の膜厚や膜密度等の諸条件は、上述の実施形態に記載の条件範囲内の所定の条件とした。その後、図１に示す基板処理装置を用い、上述の実施形態に示す基板処理シーケンスにより、Ｓｉウエハ上に予め形成されたＳｉＯ膜をプラズマを用いて改質処理した。改質ガスとしてはＨｅガス＋Ｏ２ガスを用いた。処理条件は、上述の実施形態に記載の処理条件範囲内の所定の条件とした。改質処理を実施した後、改質後のＳｉＯ膜と、改質により組成が変化したＳｉウエハの界面層と、の合計厚さを測定した。また、改質後のＳｉＯ膜の表面にフッ化水素水溶液を供給し、膜のウエットエッチングレート（ＷＥＲ）を測定した。
比較例１として、実施例と同様の処理手順、処理条件により、Ｓｉウエハ上にＳｉＯ膜を形成した。そして、プラズマを用いた改質処理を行うことなく、Ｓｉウエハ上に形成されたＳｉＯ膜と、Ｓｉウエハの界面層との合計厚さを測定した。また、改質処理が行われていないＳｉＯ膜の表面に実施例１と同様の処理条件でフッ化水素水溶液を供給し、膜のＷＥＲを測定した。
比較例２として、実施例と同様の処理手順、処理条件により、Ｓｉウエハ上にＳｉＯ膜を形成し、その後、図１に示す基板処理装置を用い、Ｓｉウエハ上に形成されたＳｉＯ膜をＯ２プラズマを用いて改質処理した。改質ガスには、Ｈｅガスを含ませなかった。改質処理を実施した後、改質後のＳｉＯ膜と、改質により組成が変化したＳｉウエハの界面層と、の合計厚さを測定した。また、改質後のＳｉＯ膜の表面に実施例１と同様の処理条件でフッ化水素水溶液を供給し、膜のＷＥＲを測定した。
図８（ａ）にＳｉＯ膜のエッチングレートの測定結果を、図８（ｂ）にＳｉＯ膜と界面層との合計厚さの測定結果をそれぞれ示す。図８（ａ）の縦軸はＷＥＲ（Å／ｍｉｎ）を、横軸は比較例１、比較例２、実施例を順に示している。図８（ｂ）の縦軸は、比較例１の合計膜厚を基準としたときの合計膜厚の大きさを、横軸は比較例２、実施例を順に示している。
図８（ａ）によれば、実施例のＳｉＯ膜のＷＥＲは、比較例１，２のＳｉＯ膜のＷＥＲよりも小さいことが分かる。すなわち、上述の実施形態の基板処理シーケンスを用いた改質処理を行うことにより、Ｓｉウエハ上に形成されたＳｉＯ膜を、エッチング耐性に優れた良質な膜へと改質することが可能であることが分かる。
図８（ｂ）によれば、実施例における合計膜厚は、比較例１における合計膜厚（実質的にＳｉＯ膜の膜厚と同等）に比べて小さくなっていることが分かる。また、比較例２における合計膜厚は、比較例１における合計膜厚よりも大きくなっていることが分かる。すなわち、上述の実施形態の基板処理シーケンスを行うことにより、改質後のＳｉＯ膜と、改質により組成が変化した界面層と、の合計厚さを、改質前のＳｉＯ膜と、改質により組成が変化する前の界面層と、の合計厚さから増加させないようにすることが可能であることが分かる。
＜本発明の好ましい態様＞
以下、好ましい態様について付記する。
（付記１）
（ａ）下地と、前記下地上に形成されたシリコンを含有する第１の膜と、を有する基板を処理容器内へ搬入する工程と、
（ｂ）ヘリウムを含有する改質ガスをプラズマ化し、ヘリウムの反応種を生成する工程と、
（ｃ）ヘリウムの反応種を含む前記改質ガスを前記基板の表面に供給し、前記第１の膜と、前記下地のうち前記第１の膜との界面を構成する界面層と、をそれぞれ改質する工程と、
を有する半導体装置の製造方法または基板処理方法。
（付記２）
付記１に記載の方法であって、好ましくは、
（ｃ）では、前記第１の膜を緻密化させ、改質後の前記第１の膜の厚さを、改質前の前記第１の膜の厚さよりも薄くする。また好ましくは、改質後の前記第１の膜の膜密度を、改質前の前記第１の膜の膜密度よりも大きくする。また好ましくは、改質後の前記第１の膜のウエットエッチング耐性を、改質前の前記第１の膜のウエットエッチング耐性よりも高くする。
（付記３）
付記１または２に記載の方法であって、好ましくは、
（ｃ）では、前記第１の膜中に含まれる不純物を、前記第１の膜中から除去する。
（付記４）
付記３に記載の方法 であって、好ましくは、
前記不純物は、水素、酸素、水分、炭素、窒素、リン、硫黄、フッ素、塩素からなる群より選択される少なくとも１つを含む。
（付記５）
付記１〜４のいずれかに記載の方法であって、好ましくは、
改質前の前記第１の膜の厚さは、該膜の厚さ方向全体にわたって該膜中に前記改質ガスを行きわたらせ、さらに、該膜を介して前記界面層に前記反応種を到達させることが可能な厚さである。より好ましくは、改質前の前記第１膜の厚さは、１０ｎｍ以下、好ましくは７ｎｍ以下の厚さである。
（付記６）
付記１〜５のいずれかに記載の方法であって、好ましくは、
改質前の前記第１の膜の膜密度は、該膜の厚さ方向全体にわたって該膜中に前記反応種を行きわたらせ、さらに、該膜を介して前記界面層に前記反応種を到達させることが可能な大きさである。より好ましくは、改質前の前記第１膜の膜密度は、３．００ｇ／ｃｍ３以下、好ましくは２．５０ｇ／ｃｍ３以下の大きさである。
（付記７）
付記１〜６のいずれかに記載の方法であって、好ましくは、
前記改質ガスとして、ヘリウムガスを含み、酸化剤および窒化剤をいずれも含まないガスを用いる。好ましくは、ヘリウムガスとヘリウム以外の希ガスとを含み酸化剤および窒化剤のそれぞれを含まないガスを用いる。また好ましくは、ヘリウムガスを単体で用いる。
（付記８）
付記７に記載の方法であって、好ましくは、
（ｃ）では、改質後の前記第１の膜と、改質により組成が変化した前記界面層と、の合計厚さを、改質前の前記第１の膜と、改質により組成が変化する前の前記界面層と、の合計厚さよりも増加させないようにする。また、好ましくは、（ｃ）では、改質により組成が変化する前の前記界面層の厚さに対する、改質により組成が変化した後の前記界面層の厚さの増大量が、改質前の前記第１の膜の厚さに対する、改質後の前記第１の膜の厚さの減少量を超えないようにする。
（付記９）
付記１〜６のいずれかに記載の方法であって、好ましくは、
前記第１の膜は、酸素（Ｏ）を含むシリコン酸化膜であり、
前記改質ガスとして、ヘリウムガスを含む希ガスであって酸化剤をさらに含むガスを用いる。
（付記１０）
付記９に記載の方法であって、好ましくは、
（ｃ）では、前記第１の膜を酸化させ、前記第１の膜の組成を化学量論組成のシリコン酸化膜の組成に近づける。
（付記１１）
付記９または１０に記載の方法であって、好ましくは、
改質前の前記界面層はシリコン層であり、（ｃ）では、前記界面層をシリコン酸化層へと改質（酸化）させる。
（付記１２）
付記１〜６のいずれかに記載の方法であって、好ましくは、
前記第１の膜は、窒素（Ｎ）を含むシリコン窒化膜であり、
前記改質ガスとして、ヘリウムガスを含み、窒化剤をさらに含むガスを用いる。
（付記１３）
付記１２に記載の方法であって、好ましくは、
（ｃ）では、前記第１の膜を窒化させ、前記第１の膜の組成を化学量論組成のシリコン窒化膜の組成に近づける。
（付記１４）
付記１２または１３に記載の方法であって、好ましくは、
改質前の前記界面層はシリコン層であり、（ｃ）では、前記界面層をシリコン窒化層へと改質（窒化）させる。
（付記１５）
付記９〜１４のいずれかに記載の方法であって、好ましくは、
（ｃ）では、改質後の前記第１の膜と、改質により組成が変化した前記界面層と、の合計厚さを、改質前の前記第１の膜と、改質により組成が変化する前の前記界面層と、の合計厚さよりも薄くする。また好ましくは、（ｃ）では、改質により組成を変化させる前記界面層の厚さの増加量（界面層自体の厚さの増加量）を、改質による前記第１の膜の厚さの減少量よりも小さくする。
（付記１６）
付記９〜１４のいずれかに記載の方法であって、好ましくは、
（ｃ）では、改質後の前記第１の膜と、改質により組成が変化した前記界面層と、の合計厚さを、改質前の前記第１の膜と、改質により組成が変化する前の前記界面層と、の合計厚さと等しくする。また好ましくは、（ｃ）では、改質により組成を変化させる前記界面層の厚さの増加量（界面層自体の厚さの増加量）を、改質による前記第１の膜の厚さの減少量と一致させる。
（付記１７）
付記９〜１４のいずれかに記載の方法であって、好ましくは、
（ｃ）では、改質後の前記第１の膜と、改質により組成が変化した前記界面層と、の合計厚さを、改質前の前記第１の膜と、改質により組成が変化する前の前記界面層と、の合計厚さよりも厚くする。また好ましくは、（ｃ）では、改質により組成を変化させる前記界面層の厚さの増加量（界面層自体の厚さの増加量）を、改質による前記第１の膜の厚さの減少量よりも大きくする。
（付記１８）
付記９〜１４のいずれかに記載の方法であって、好ましくは、
（ｃ）では、改質後の前記第１の膜と、改質により組成が変化した前記界面層と、の合計厚さを、前記処理容器内へ供給するＨｅガスの流量Ａに対する、前記処理容器内へ供給する前記酸化剤あるいは前記窒化剤の流量Ｂの比率（Ｂ／Ａ）により調整する。
例えば、（ｃ）における比率Ｂ／Ａを増加させることにより、前記合計厚さを大きくする方向に調整する。また例えば、（ｃ）における比率Ｂ／Ａを減少させることにより、前記合計厚さを小さくする方向に調整する。
（付記１９）
本発明の他の態様によれば、
基板を収容する処理容器と、
ヘリウムを含有する改質ガスを前記処理容器内へ供給する改質ガス供給系と、
前記改質ガスを前記処理容器内でプラズマ化させるプラズマ生成部と、
前記処理容器内において、付記１の各処理（各工程）を行わせるように、前記改質ガス供給系および前記プラズマ生成部を制御するよう構成される制御部と、
を有する基板処理装置が提供される。
（付記２０）
本発明のさらに他の態様によれば、
基板処理装置の処理容器内において、
付記１における各手順（各工程）をコンピュータによって前記基板処理装置に実行させるプログラム、または、該プログラムを記録したコンピュータ読み取り可能な記録媒体が提供される。
２００ ウエハ（基板）
３００ 改質前の第１の膜
３００’ 改質後の第１の膜
２００ｄ 改質前の界面層
２００ｄ ’改質後の界面層

Claims (5)

  1. （ａ）下地と、前記下地上に形成されたシリコンを含有する第１の膜と、を有する基板を処理容器内へ搬入する工程と、
    （ｂ）ヘリウムを含有する改質ガスをプラズマ化し、ヘリウムの反応種を生成する工程と、
    （ｃ）ヘリウムの反応種を含む前記改質ガスを前記基板の表面に供給し、前記第１の膜と、前記下地のうち前記第１の膜との界面を構成する界面層と、をそれぞれ改質する工程と、
    を有する半導体装置の製造方法。
  2. 改質前の前記第１の膜の厚さは、該膜の厚さ方向全体にわたって該膜中に前記反応種を行きわたらせ、さらに、該膜を介して前記界面層に前記反応種を到達させることが可能な厚さである請求項１に記載の半導体装置の製造方法。
  3. 改質前の前記第１の膜の膜密度は、該膜の厚さ方向全体にわたって該膜中に前記反応種を行きわたらせ、さらに、該膜を介して前記界面層に前記反応種を到達させることが可能な大きさである請求項１または２に記載の半導体装置の製造方法。
  4. 基板を収容する処理容器と、
    ヘリウムを含有する改質ガスを前記処理容器内へ供給する改質ガス供給系と、
    前記改質ガスを前記処理容器内でプラズマ化させるプラズマ生成部と、
    （ａ）下地と、前記下地上に形成されたシリコンを含有する第１の膜と、を有する基板を前記処理容器内へ搬入する処理と、（ｂ）前記改質ガスを前記処理容器内に供給してプラズマ化し、ヘリウムの反応種を生成する処理と、（ｃ）ヘリウムの反応種を含む前記改質ガスを前記基板の表面に供給し、前記第１の膜と、前記下地のうち前記第１の膜との界面を構成する界面層と、をそれぞれ改質する処理と、を行わせるように、前記改質ガス供給系および前記プラズマ生成部を制御するよう構成される制御部と、
    を有する基板処理装置。
  5. （ａ）下地と、前記下地上に形成されたシリコンを含有する第１の膜と、を有する基板を基板処理装置の処理容器内へ搬入する手順と、
    （ｂ）ヘリウムを含有する改質ガスをプラズマ化し、ヘリウムの反応種を生成する手順と、
    （ｃ）ヘリウムの反応種を含む前記改質ガスを前記基板の表面に供給し、前記第１の膜と、前記下地のうち前記第１の膜との界面を構成する界面層と、をそれぞれ改質する手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2018177863A 2018-09-21 2018-09-21 半導体装置の製造方法、基板処理装置、およびプログラム Active JP6903040B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2018177863A JP6903040B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法、基板処理装置、およびプログラム
TW108122897A TWI813714B (zh) 2018-09-21 2019-06-28 半導體裝置之製造方法、基板處理裝置及記錄媒體
CN201910738427.4A CN110942976B (zh) 2018-09-21 2019-08-09 半导体器件的制造方法及衬底处理装置
KR1020190112195A KR102226603B1 (ko) 2018-09-21 2019-09-10 반도체 장치의 제조 방법, 기판 처리 장치, 및 프로그램
SG10201908412UA SG10201908412UA (en) 2018-09-21 2019-09-11 Method of manufacturing semiconductor device, substrate processing apparatus, and program
US16/570,452 US11081362B2 (en) 2018-09-21 2019-09-13 Method of manufacturing semiconductor device, and recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018177863A JP6903040B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (3)

Publication Number Publication Date
JP2020053419A true JP2020053419A (ja) 2020-04-02
JP2020053419A5 JP2020053419A5 (ja) 2020-05-14
JP6903040B2 JP6903040B2 (ja) 2021-07-14

Family

ID=69884686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018177863A Active JP6903040B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法、基板処理装置、およびプログラム

Country Status (6)

Country Link
US (1) US11081362B2 (ja)
JP (1) JP6903040B2 (ja)
KR (1) KR102226603B1 (ja)
CN (1) CN110942976B (ja)
SG (1) SG10201908412UA (ja)
TW (1) TWI813714B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240044516A (ko) 2021-11-26 2024-04-04 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기판 처리 방법

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
WO2009099252A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜のプラズマ改質処理方法
JP2009182000A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 半導体装置およびその製造方法
US20100267248A1 (en) * 2009-04-20 2010-10-21 Applied Materials, Inc. Post Treatment Methods for Oxide Layers on Semiconductor Devices
JP2012227336A (ja) * 2011-04-19 2012-11-15 Mitsubishi Electric Corp 絶縁膜の製造方法
JP2017521865A (ja) * 2014-07-15 2017-08-03 ユ−ジーン テクノロジー カンパニー．リミテッド 高縦横比を有する凹部の上に絶縁膜を蒸着する方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702430B2 (ja) * 1995-01-27 1998-01-21 日本電気株式会社 半導体装置の製造方法
US5968324A (en) * 1995-12-05 1999-10-19 Applied Materials, Inc. Method and apparatus for depositing antireflective coating
JP2004175927A (ja) 2002-11-27 2004-06-24 Canon Inc 表面改質方法
JP2006216809A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008053308A (ja) 2006-08-22 2008-03-06 Nec Electronics Corp 半導体装置の製造方法およびプラズマ処理装置
JP4636133B2 (ja) 2008-07-22 2011-02-23 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
TW201118929A (en) 2009-11-24 2011-06-01 Chunghwa Picture Tubes Ltd Method for forming crystalline silicon film
JP2011168881A (ja) 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101129513B1 (ko) * 2010-04-28 2012-03-29 동국대학교 산학협력단 실리콘적층 사파이어 박막의 제조방법
TW201301403A (zh) * 2011-06-24 2013-01-01 United Microelectronics Corp Ｍｏｓ電晶體的製作方法、鰭式場效電晶體及其製作方法
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US10354860B2 (en) * 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices
JP6607795B2 (ja) 2016-01-25 2019-11-20 東京エレクトロン株式会社 基板処理装置
US10529554B2 (en) * 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US9847221B1 (en) * 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2009182000A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 半導体装置およびその製造方法
WO2009099252A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜のプラズマ改質処理方法
US20100267248A1 (en) * 2009-04-20 2010-10-21 Applied Materials, Inc. Post Treatment Methods for Oxide Layers on Semiconductor Devices
JP2012227336A (ja) * 2011-04-19 2012-11-15 Mitsubishi Electric Corp 絶縁膜の製造方法
JP2017521865A (ja) * 2014-07-15 2017-08-03 ユ−ジーン テクノロジー カンパニー．リミテッド 高縦横比を有する凹部の上に絶縁膜を蒸着する方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240044516A (ko) 2021-11-26 2024-04-04 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기판 처리 방법

Also Published As

Publication number Publication date
US20200098587A1 (en) 2020-03-26
TW202013497A (zh) 2020-04-01
KR20200034605A (ko) 2020-03-31
CN110942976B (zh) 2023-11-17
KR102226603B1 (ko) 2021-03-12
US11081362B2 (en) 2021-08-03
CN110942976A (zh) 2020-03-31
TWI813714B (zh) 2023-09-01
JP6903040B2 (ja) 2021-07-14
SG10201908412UA (en) 2020-04-29

Similar Documents

Publication Publication Date Title
US9059229B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
JP6285052B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6484388B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6436886B2 (ja) 半導体装置の製造方法及びプログラム
JP6903040B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2016104292A1 (ja) 半導体装置の製造方法、記録媒体及び基板処理装置
KR102452913B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP7393376B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP7170890B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
JP7530878B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7203869B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP7222946B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
WO2023053262A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7117354B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
KR20230046215A (ko) 기판 처리 방법, 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200210

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210317

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210601

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210622

R150 Certificate of patent or registration of utility model

Ref document number: 6903040

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250