CN110942976A - 半导体器件的制造方法及衬底处理装置 - Google Patents

半导体器件的制造方法及衬底处理装置 Download PDF

Info

Publication number
CN110942976A
CN110942976A CN201910738427.4A CN201910738427A CN110942976A CN 110942976 A CN110942976 A CN 110942976A CN 201910738427 A CN201910738427 A CN 201910738427A CN 110942976 A CN110942976 A CN 110942976A
Authority
CN
China
Prior art keywords
film
modification
gas
interface layer
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910738427.4A
Other languages
English (en)
Other versions
CN110942976B (zh
Inventor
山角宥贵
中山雅则
舟木克典
上田立志
坪田康寿
高见荣子
竹岛雄一郎
井川博登
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN110942976A publication Critical patent/CN110942976A/zh
Application granted granted Critical
Publication of CN110942976B publication Critical patent/CN110942976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及半导体器件的制造方法及衬底处理装置。要解决的课题为在使用等离子体对在衬底上形成的膜进行改性时，在该膜的厚度方向的广范围内对膜的质量进行调整。半导体器件的制造方法包括下述工序：(a)将衬底搬入处理容器内的工序，所述衬底具有基底以及形成于基底上的含有硅的第一膜；(b)将含有氦的改性气体等离子体化，生成氦的活性种的工序；及(c)将包含氦的活性种的改性气体供给到衬底的表面，对第一膜、及基底之中构成与第一膜的界面的界面层分别进行改性的工序。

Description

半导体器件的制造方法及衬底处理装置
技术领域
本发明涉及半导体器件的制造方法及衬底处理装置。
背景技术
作为半导体器件的制造工序的一工序，有时进行使用等离子体对在衬底上形成的膜进行改性的处理(例如参见专利文献1、2)。
现有技术文献
专利文献
专利文献1：日本特开2008-53308号公报
专利文献2：日本特开2010-27928号公报
发明内容
发明要解决的课题
本发明的目的在于，提供使用等离子体对在衬底上形成的膜进行改性时，能够在该膜的厚度方向的广范围内对膜的质量进行调整的技术。
用于解决课题的手段
根据本发明的一方式，提供下述技术，其具有：(a)将衬底搬入处理容器内的工序，所述衬底具有基底以及形成于所述基底上的含有硅的第一膜；(b)将含有氦的改性气体等离子体化，生成氦的活性种的工序；及(c)将包含氦的活性种的所述改性气体供给到所述衬底的表面，对所述第一膜、及所述基底之中构成与所述第一膜的界面的界面层分别进行改性的工序。
发明效果
根据本发明，在使用等离子体对在衬底上形成的膜进行改性时，能够在该膜的厚度方向的广范围内对膜的质量进行调整。
附图说明
[图1]为在本发明的一实施方式中优选使用的衬底处理装置100的概略构成图，为以纵截面图示出处理炉202部分的图。
[图2]为例示本发明的一实施方式中的等离子体的产生原理的图。
[图3]为在本发明的一实施方式中优选使用的衬底处理装置100的控制器221的概略构成图，为以框图来示出控制器221的控制系统的图。
[图4](a)为例示改性处理前的晶片200的截面构成的图，(b)为例示改性处理后的晶片200的截面构成的图。
[图5](a)为例示改性处理前的晶片200的截面构成的图，(b)为例示改性处理后的晶片200的截面构成的图。
[图6](a)为例示改性处理前的晶片200的截面构成的图，(b)为例示改性处理后的晶片200的截面构成的图。
[图7](a)为例示改性处理前的晶片200的截面构成的图，(b)为例示改性处理后的晶片200的截面构成的图。
[图8](a)为示出在衬底上形成的膜的耐湿式蚀刻性的测定结果的图，(b)为示出在衬底上形成的膜的膜厚测定结果的图。
附图标记说明
200 晶片(衬底)
300 改性前的第一膜
300’ 改性后的第一膜
200d 改性前的界面层
200d’ 改性后的界面层
具体实施方式
<本发明的一实施方式>
以下，参照图1～图3，对本发明的一实施方式进行说明。
(1)衬底处理装置
如图1所示，衬底处理装置100具有容纳作为衬底的晶片200并进行等离子体处理的处理炉202。处理炉202具有用于构成处理室201的处理容器203。处理容器203具有圆顶形状的上侧容器210和碗形状的下侧容器211。通过将上侧容器210覆盖在下侧容器211上，形成处理室201。
在下侧容器211的下部侧壁，设置有作为搬入搬出口(分隔阀)的闸阀244。通过打开闸阀244，能够经由搬入搬出口245将晶片200向处理室201内外搬入搬出。通过关闭闸阀244，能够保持处理室201内的气密性。
如图2所示，处理室201具有等离子体生成空间201a、以及与等离子体生成空间201a连通且对晶片200进行处理的衬底处理空间201b。在等离子体生成空间201a的周围且处理容器203的外周侧设置有后述的共振线圈212。等离子体生成空间201a是指生成等离子体的空间且为处理室201内的、例如与共振线圈212的下端(图1中的单点划线)相比更靠上方侧的空间。另一方面，衬底处理空间201b是指通过等离子体对晶片200进行处理的空间且为与共振线圈212的下端相比更靠下方侧的空间。
在处理室201内的底侧中央，配置有作为衬底载置部的衬托器(susceptor)217。在衬托器217的上表面设置有载置晶片200的衬底载置面217d。在衬托器217的内部埋入作为加热机构的加热器217b。通过经由加热器电力调整机构276对加热器217b供电，能够将在衬底载置面217d上载置的晶片200加热到例如25～1000℃的范围内的规定温度。
衬托器217与下侧容器211电绝缘。在衬托器217的内部装备了阻抗(impedance)调整电极217c。阻抗调整电极217c经由作为阻抗调整部的阻抗可变机构275而接地。阻抗可变机构275构成为具备线圈、可变电容器等，通过控制线圈的电感、电阻、可变电容器的电容值等，能够使阻抗调整电极217c的阻抗在从约0Ω至处理室201的寄生阻抗值为止的规定范围内变化。由此，能够经由阻抗调整电极217c及衬托器217来控制等离子体处理中的晶片200的电位(偏置电压)。
在衬托器217的下方设置有使衬托器217升降的衬托器升降机构268。在衬托器217中设置有3个贯通孔217a。在下侧容器211的底面，以与3个贯通孔217a的各自对应的方式设置有3个作为支承晶片200的支承体的支承销266。在使衬托器217下降时，3个支承销266的各前端突破对应的各贯通孔217a、分别向与衬托器217的衬底载置面217d相比分别向更靠上表面一侧突出。由此，能够从下方保持晶片200。
在处理室201的上方、即上侧容器210的上部设置有气体供给头236。气体供给头236构成为具备帽状的盖体233、气体导入口234、缓冲室237、开口238、屏蔽板240以及气体吹出口239，向处理室201内供给气体。缓冲室237作为使通过气体导入口234导入的气体分散的分散空间发挥功能。
供给含有氦(He)等稀有气体的改性气体的气体供给管232a的下游端、供给氧气(O2)等含有氧(O)的气体的气体供给管232b的下游端、以及供给氮气(N2)等含有氮(N)的气体的气体供给管232c以合流的方式连接到气体导入口234。在气体供给管232a上，从气流的上游侧起依次设置有改性气体供给源250a、作为流量控制装置的质量流量控制器(MFC)252a、作为开闭阀的阀253a。在气体供给管232b上，从气流的上游侧起依次设置有含O气体供给源250b、MFC252b、阀253b。在气体供给管232c上，从气流的上游侧起依次设置有含N气体供给源250c、MFC252c、阀253c。在气体供给管232a～232c合流后的下游侧设置有阀243a。通过使阀253a～253c、243a开闭，能够利用MFC252a～252c对流量进行调整，并且能够将改性气体、含O气体、含N气体分别向处理室201内供给。
改性气体以下述方式发挥作用，即，在后述的衬底处理工序中，被进行等离子体化并向晶片200供给，对在晶片200上形成的膜、该膜的基底的至少一部分进行改性。此外，对于含O气体而言，存在下述情况，在后述的衬底处理工序中被添加到改性气体中而被等离子体化，作为氧化剂发挥作用。此外，含氮气体有时在后述的衬底处理工序中被添加到改性气体中而被等离子体化，作为氮化剂发挥作用。需要说明的是，对于作为含N气体的一种的N2气体而言，存在下述情况，即，在后述的衬底处理工序中以不被等离子体化的方式使用，作为吹扫气体、载气等发挥作用。
主要由气体供给头236(盖体233、气体导入口234、缓冲室237、开口238、屏蔽板240、气体排出口239)、气体供给管232a、MFC252a、阀253a、243a来构成改性气体供给系统。此外，主要由气体供给头236、气体供给管232b、MFC252b、阀253b、243a来构成含O气体供给系统(氧化剂供给系统)。此外，主要由气体供给头236、气体供给管232c、MFC252c、阀253c、243a来构成含N气体供给系统(氮化剂供给系统、非活性气体供给系统)。
在下侧容器211的侧壁设置有将处理室201内排气的排气口235。排气口235与排气管231的上游端连接。在排气管231上，从上游侧起依次设置有作为压力调整器(压力调整部)的APC(自动压力控制器：Auto Pressure Controller)阀242、阀243b、作为真空排气装置的真空泵246。
主要由排气口235、排气管231、APC阀242、阀243b来构成排气部。真空泵246也可以包含于排气部。
在处理室201的外周部、即上侧容器210的侧壁的外侧，以包围处理室201的方式设置有螺旋状的共振线圈212。在共振线圈212上，连接有RF(射频：Radio Frequency)传感器272、高频电源273以及频率匹配器(频率控制部)274。在共振线圈212的外周侧设置有屏蔽板223。
高频电源273构成为对共振线圈212供给高频电力。RF传感器272设置于高频电源273的输出侧。RF传感器272构成为对从高频电源273供给的高频电力的行波、反射波的信息进行监视。频率匹配器274构成为，基于由RF传感器272监视到的反射波的信息，以使反射波变得最小的方式，对从高频电源273输出的高频电力的频率进行匹配。
共振线圈212的两端被电接地。共振线圈212的一端经由可动抽头213而被接地。共振线圈212的另一端经由固定接地端214而被接地。在共振线圈212的这两端之间设置有能够任意地设定从高频电源273受电的位置的可动抽头215。通过上述构成，在最初设置衬底处理装置100时、变更处理条件时，能够对共振线圈212的电性长度、阻抗进行微调，能够容易地使得共振特性与高频电源273大致相等，等等。
屏蔽板223构成为对共振线圈212向外侧的电磁波泄露进行屏蔽，并且在与共振线圈212之间形成对于构成共振电路而言所需的电容分量。
主要由共振线圈212、RF传感器272、频率匹配器274构成等离子体生成部。高频电源273、屏蔽板223也可以包含于等离子体生成部。
以下，使用图2，对等离子体生成部的动作、所生成的等离子体的性质进行补充说明。
共振线圈212构成为作为高频电感耦合等离子体(ICP)电极发挥功能。共振线圈212的绕组直径、绕组节距、匝数等被设定以使得形成规定波长的驻波、在全波长模式下进行共振。对共振线圈212的电性长度、即接地间的电极长度进行调整，以使其成为从高频电源273供给的高频电力的波长的整数倍的长度。关于这些构成、对共振线圈212供给的电力、以及在共振线圈212中产生的磁场强度等，通过对衬底处理装置100的外形、处理内容等进行考察而适当确定。作为一例，共振线圈212的有效截面积被设为50～300mm2，线圈直径被设为200～500mm，线圈的匝数被设为2～60圈。对共振线圈212供给的高频电力的大小设为0.5～5kW，优选设为1.0～4.0kW，频率设为800kHz～50MHz。在共振线圈212中产生的磁场设为0.01～10高斯。
高频电源273具备电源控制部件和放大器。电源控制部件构成为基于通过操作面板预先设定的与电力、频率有关的输出条件，对放大器输出规定的高频信号(控制信号)。放大器构成为将通过对从电源控制部件接收到的控制信号进行放大而得到的高频电力经由传输线路向共振线圈212输出。如上所述，在放大器的输出侧，设置有对传输线路中的反射波电力进行检测，并将其电压信号向频率匹配器274反馈的RF传感器272。
频率匹配器274从RF传感器272接收与反射波电力有关的电压信号，并以使反射波电力变得最小的方式，进行使高频电源273输出的高频电力的频率(振荡频率)增加或者减少的校正控制。使用频率匹配器274具有的频率控制电路来进行振荡频率的校正。频率控制电路构成为在等离子体点亮前在共振线圈212的空载共振频率下进行振荡，在等离子体点亮后在以使反射波电力变得最小的方式预先设定的频率(使空载共振频率增加或者减少后的频率)下进行振荡。频率控制电路将包含校正后的频率在内的控制信号向高频电源273反馈。高频电源273基于该控制信号对高频电力的频率进行校正。高频电力的频率被最优化为传输线路中的反射波电力成为零的共振频率。
利用以上构成，在等离子体生成空间201a内被激发的感应等离子体成为与处理室201的内壁、衬托器217等几乎没有电容耦合的优质的等离子体。在等离子体生成空间201a中，将生成电性的电位极低且在俯视图中呈环状的等离子体。
如图3所示，作为控制部的控制器221以具备CPU(中央处理单元：CentralProcessing Unit)221a、RAM(随机存取存储器：Random Access Memory)221b、存储装置221c、I/O端口221d的计算机的形式构成。RAM221b、存储装置221c、I/O端口221d构成为能够经由内部总线221e与CPU221a进行数据交换。在控制器221上，可以连接例如触摸面板、鼠标、键盘、操作终端等作为输入输出装置225。在控制器221上，也可以连接有例如显示器等作为显示部。
存储装置221c由例如闪存存储器、HDD(硬盘驱动器：Hard Disk Drive)、CD-ROM等构成。在存储装置221c内，以可读取的方式存储有控制衬底处理装置100的动作的控制程序、记载了衬底处理的步骤、条件等的工艺制程(process recipe)等。工艺制程是以使控制器221执行后述的衬底处理工序中的各步骤并能够获得规定结果的方式组合而成的，作为程序发挥功能。RAM221b作为临时地保持由CPU221a读取的程序、数据等的存储器区域(工作区)而被构成。
I/O端口221d与上述的MFC252a、252b、252c、阀253a、253b、253c、243a、243b、闸阀244、APC阀242、真空泵246、加热器217b、RF传感器272、高频电源273、频率匹配器274、衬托器升降机构268、阻抗可变机构275等连接。
CPU221a构成为从存储装置221c读取并执行控制程序，并且根据来自输入输出装置225的操作命令的输入等而从存储装置221c读取工艺制程。如图1所示，CPU221a构成为分别地以按照所读取的工艺制程的内容的方式通过I/O端口221d及信号线A来控制APC阀242的开度调整动作、阀243b的开闭动作以及真空泵246的启动以及停止，通过信号线B来控制衬托器升降机构268的升降动作，通过信号线C来控制利用加热器电力调整机构276进行的基于温度传感器的向加热器217b的供电量调整动作(温度调整动作)以及利用阻抗可变机构275进行的阻抗值调整动作，通过信号线D来控制闸阀244的开闭动作，通过信号线E来控制RF传感器272、频率匹配器274以及高频电源273的动作，通过信号线F来控制利用MFC252a、252b、252c进行的各种气体的流量调整动作以及阀253a、253b、253c、243a的开闭动作。
(2)衬底处理工序
主要使用图4(a)、图4(b)来对使用上述衬底处理装置100、作为半导体器件的制造工序的一工序而使用等离子体对在作为衬底的晶片200上形成的膜进行改性的衬底处理顺序例进行说明。在以下的说明中，构成衬底处理装置100的各部的动作由控制器221进行控制。
在本实施方式的衬底处理流程中，实施下述步骤：
步骤A，将具有基底以及形成于基底上的含有硅(Si)的第一膜的晶片200搬入处理容器203内；
步骤B，将含有氦(He)的改性气体等离子体化、生成He的活性种；及
步骤C，将包含He的活性种的改性气体供给到晶片200的表面，分别对第一膜、及基底之中构成与第一膜的界面的界面层分别进行改性。
在本实施方式中，对下述情况进行说明，即，晶片200由Si的单晶形成且第一膜在晶片200的表面上直接形成的情况、即第一膜的基底由Si晶体形成的情况。此外，说明改性对象的第一膜是包含Si以及O的膜、即氧化硅膜(SiO膜)的情况。此外，说明单独使用He气体作为改性气体的情况。
在本说明书中，对改性前的SiO膜标注标记300、对改性后的SiO膜标注标记300’来区分它们。此外，对改性前的界面层标注标记200d、对改性后的界面层标注标记200d’来区分它们。需要说明的是，本说明书中所称的界面层200d是指SiO膜300的基底(晶片200的表面)的一部分且是晶片200的表面层之中构成与SiO膜300的界面的部位。在后述的步骤C的改性处理中，He的活性种经由SiO膜300到达界面层200d。
在本说明书中使用“晶片”这一用语的情况下，有指晶片本身含义的情况、在晶片与其表面形成的规定的层、膜的层叠体的情况。在本说明书中，在使用“晶片的表面”这一用语的情况下，有指晶片自身的表面的情况、在晶片上形成的规定的层等的表面的情况。在本说明书中，在记载为“在晶片上形成规定的层”的情况下，有指在晶片本身的表面上直接形成规定的层的情况、在晶片上形成的层等之上形成规定的层的情况。在本说明书中使用“衬底”这一用语的情况下，与使用“晶片”这一用语的情况同义。
(晶片搬入)
在使衬托器217下降到规定的搬送位置后的状态下，打开闸阀244，通过未图示的搬送机器人将处理对象的晶片200向处理室201内搬入(步骤A)。被搬入至处理室201内的晶片200被从衬托器217的衬底载置面217d向上方突出的3个支承销266以水平姿态支承。在完成向处理室201内搬入晶片200后，使搬送机器人的臂部从处理室201内退去，关闭闸阀244。然后，使衬托器217上升到规定的处理位置，将处理对象的晶片200从支承销266上移载到衬托器217上。
如图4(a)所示，在处理对象的晶片200上预先形成作为改性对象的膜的SiO膜300。SiO膜300例如是通过下述方式等而形成的：使用CVD法、ALD法这样的方法在比较而言低温的温度条件、例如室温～600℃、优选100～500℃的范围内的温度条件下在晶片200上堆积SiO。
SiO膜300由于如上所述是在较低的温度条件下形成的，所以与在比该温度条件高的温度条件下形成的SiO膜相比，含有更多杂质，此外，存在具有低膜密度的趋势。对于杂质而言，存在包含例如从氢(H)、氧(O)、水分(H2O)、碳(C)、氮(N)、磷(P)、硫(S)、氟(F)、氯(Cl)组成的组中选择出的至少1种的趋势。
SiO膜的膜密度是下述密度，该密度使得后述的步骤C中的改性处理的作用能够遍及该膜的厚度方向整体的范围内，进一步，是能够使用于该改性处理的He的活性种到达SiO膜300的基底(晶片200的表面)之中构成与SiO膜300的界面的界面层200d的密度。改性前的SiO膜300的膜密度例如是3.00g/cm3以下，优选为2.50g/cm3以下的规定的密度，在本实施方式中为2.26g/cm3。若改性前的膜密度超过3.00g/cm3，则He的活性种到达SiO膜300的基底的概率降低，将难以使该改性处理的作用充分地遍及基底。需要说明的是，若SiO膜300以与基底之间具有界面的方式存在，则能够应用本实施方式中的改性处理，SiO膜300的密度为例如1g/cm3以上即可。
SiO膜300的厚度为下述厚度，即，使得后述的步骤C中的改性处理的作用能够遍及该膜的厚度方向整体的范围内，进一步，是能够使用于该改性处理的He的活性种到达SiO膜300的基底(晶片200的表面)之中构成与SiO膜300的界面的界面层200d的厚度。SiO膜300的厚度例如为10nm以下，优选为7nm以下的规定的厚度，在本实施方式中为3nm。若SiO膜300的厚度超过10nm，则He的活性种到达SiO膜300的基底的概率下降，难以使该改性处理的作用充分地遍及基底。需要说明的是，若SiO膜300以在与基底之间具有界面的方式存在，则能够应用本实施方式中的改性处理，SiO膜300的厚度为例如0.1nm以上的厚度即可。
(压力调整、温度调整)
接着，以使处理室201内成为所期望的处理压力的方式，通过真空泵246进行真空排气。处理室201内的压力通过压力传感器来测定，基于测定出的压力信息对APC阀242进行反馈控制。此外，以使晶片200成为所期望的处理温度的方式，通过加热器217b来进行加热。在处理室201内成为所期望的处理压力，此外，晶片200的温度到达所期望的处理温度并稳定后，开始后述的改性处理。
(改性处理)
在该处理中，首先，对作为改性气体的He气体进行等离子体化，生成He的活性种(步骤B)。具体而言，打开阀253a、243a，一边通过MFC252a进行流量控制，一边经由缓冲室237向处理室201内供给He气体。此时，从高频电源273对共振线圈212供给高频电力。由此，在与等离子体生成空间201a内的共振线圈212的电中点的高度相当的位置，激发出俯视下为环状的感应等离子体。通过感应等离子体的激发，从而将He气体活化，生成He的活性种。在He的活性种中，包含激发状态的He原子(He*)以及离子化后的He原子之中的至少任一种。
通过进行步骤B，对晶片200的表面供给包含He的活性种的He气体。由于He是具有非常小的原子半径的元素，所以He的活性种深深地侵入(渗透)至形成于晶片200上的SiO膜300的内部，在SiO膜300的厚度方向整体的范围内遍及角角落落。此外，He的活性种不仅遍及SiO膜300的厚度方向整体，还到达SiO膜300的基底(晶片200的表面)之中构成与SiO膜300的界面的界面层200d。由此，能够对在晶片200的表面形成的SiO膜300、以及构成与SiO膜300的界面的界面层200d分别进行改性(步骤C)。像这样，本实施方式的改性处理的作用不仅遍及SiO膜300的表面，还遍及SiO膜300的厚度方向整体、此外还对于SiO膜300的基底之中构成与SiO膜300的界面的界面层200d施加本实施方式的改性处理的作用。
作为步骤B、C中的处理条件，可例示
He气体供给流量：10～5000sccm、优选为100～1000sccm、例如150sccm
He气体供给时间：0.2～60分钟、优选为0.5～10分钟、例如1分钟
高频电力：100～5000W、优选为500～3500W、例如1500W
处理温度：室温～1000℃、更优选为600～900℃、例如700℃
处理压力：1～250Pa、更优选为50～150Pa、例如100Pa。
需要说明的是，本说明书中“10～5000sccm”这样的数值范围的表述意思是“10sccm以上且5000sccm以下”。关于其他数值范围也是同样的。
在步骤C中，能够使选自由H、O、H2O、C、N、P、S、F、Cl组成的组中的至少1种杂质从SiO膜300中脱离，从排气管231排出。即，能够将SiO膜300中含有的上述杂质从SiO膜300中去除。此外，由于He的活性种还到达界面层200d，所以在界面层200d中包含上述杂质的情况下，还能够使上述杂质从界面层200d脱离。改性后的SiO膜300’与改性前的SiO膜300相比成为杂质含量较少的优质膜，改性后的界面层200d’与改性前的界面层200d相比成为杂质含量为同等以下的优质层。
此外，通过进行步骤C，能够提高SiO膜300的膜密度，使该膜致密化。由此，能够使改性后的SiO膜300’的厚度减少到小于改性前的SiO膜300的厚度的厚度。在以下的说明中，将改性前的SiO膜300的厚度设为T1，将改性后的SiO膜300’的厚度设为T1’。此外，将改性前的界面层的厚度设为T2，将改性后的界面层200d’的厚度设为T2’。
如上所述，T1’小于T1，它们的差即SiO膜的厚度的减少量表示为D1(＝T1-T1’)。需要说明的是，在作为改性气体而单独使用He气体的情况下，改性前的界面层200d的厚度T2和改性后的界面层200d’的厚度T2’几乎没有变化
Figure BDA0002161726450000121
鉴于此，改性后的SiO膜300’和改性后的界面层200d’的合计厚度(T1’+T2’)有与改性前的SiO膜300和改性前的界面层200d的合计厚度(T1+T2)相比变薄的趋势(T1’+T2’＜T1+T2)。
(后吹扫及大气压恢复)
在上述的改性处理完成后，停止向处理室201内供给He气体，并且停止向共振线圈212供给高频电力。然后，打开阀253c，向处理室201内供给N2气体，从排气管231进行排气。由此，处理室201内被吹扫，残留于处理室201内的气体、反应副产物被从处理室201内去除。然后，处理室201内的气氛被置换为N2气体，处理室201内的压力恢复为常压。
(晶片搬出)
接着，使衬托器217下降到规定的搬送位置，将晶片200从衬托器217上移载至支承销266上。然后，打开闸阀244，使用未图示的搬送机器人，将处理后的晶片200向处理室201外搬出。通过以上方式，结束本实施方式的衬底处理工序。
(3)本实施方式的效果
根据本实施方式，得到以下所示的1个或多个效果。
(a)通过进行步骤C，能够从膜中除去SiO膜300中含有的上述杂质。此外，能够使改性后的SiO膜300’与改性前的SiO膜300相比更为致密化。由这些结果可知，能够使改性后的SiO膜300’的耐湿式蚀刻性比改性前的SiO膜300的耐湿式蚀刻性更高。
(b)通过使用不易残留于改性处理后的膜中且包含具有非活性性质的稀有气体的气体作为改性气体，如本实施方式这样，即使在不仅对处理对象的SiO膜300进行改性还同时对基底的界面层200d进行改性的情况下，也能够在控制界面层200d的组成变化的同时，在SiO膜300的厚度方向整个区域范围内可靠地实现上述的改性效果。即，在本实施方式中，由于允许以包含界面层200d在内的方式进行改性，所以能够对SiO膜300的厚度方向整个区域进行改性。因此，本实施方式在下述情况下特别优选，即，处理对象的SiO膜300的厚度小、以及其膜密度小的情况。
(c)特别地，由于以单独的形式使用稀有气体作为改性气体、即，使用不含有氧化剂以及氮化剂中的任一种的稀有气体作为改性气体，所以能够在防止由于进行步骤C而导致的SiO膜300以及界面层200d各自的组成变化的同时，在SiO膜300的厚度方向整个区域范围内可靠地实现上述的改性效果。由此，能够将改性后的SiO膜300’和改性后的界面层200d’的合计厚度抑制为改性前的SiO膜300和改性前的界面层200d的合计厚度以下的厚度。
(d)通过将处理对象的SiO膜300的厚度设为例如10nm以下、优选为7nm以下的规定厚度，可以在SiO膜300的厚度方向整个区域范围内可靠地得到上述的改性效果。此外，不仅能够针对SiO膜300实现上述改性的效果，还能够针对直到构成与SiO膜300的界面的界面层200d为止实现上述改性的效果。
(e)通过将处理对象的SiO膜300的膜密度设定为例如3.00g/cm3以下、优选为2.50g/cm3以下的规定大小，可以在SiO膜300的厚度方向整个区域范围内可靠地得到上述改性的效果。此外，不仅能够针对SiO膜300实现上述改性的效果，还能够针对直到构成与SiO膜300的界面的界面层200d为止实现上述改性的效果。
(f)通过使用原子半径小且在膜中的渗透性极高的He气体作为改性气体，可以在SiO膜300的厚度方向整个区域范围内可靠地得到上述改性的效果。此外，不仅能够针对SiO膜300实现上述改性的效果，还能够针对直到构成与SiO膜300的界面的界面层200d为止可靠地实现上述改性的效果。
(g)在使用He气体以外的稀有气体、例如Ar气体、Ne气体、Xe气体等稀有气体等作为改性气体的情况下，也同样可得到上述效果。但是，与使用He以外的稀有气体作为改性气体相比，在元素的原子半径更小、能够更可靠地实现上述效果方面，使用He气体作为改性气体的情况是优选的。在使用He以外的稀有气体作为改性气体的情况下，优选将该气体与He气体组合使用。即，优选在改性气体中至少含有He气体。
(4)变形例
本实施方式中的衬底处理顺序不限定于上述方式，能够以以下所示变形例的方式进行变更。这些变形例能够任意地组合。除非特别说明，否则各变形例的各步骤中的处理步骤、处理条件能够设为与使用图4(a)、图4(b)说明的衬底处理顺序(以下，简称为上述衬底处理顺序)的各步骤中的处理步骤、处理条件相同。
(变形例1)
在晶片200上预先形成的改性对象的第一膜不限于SiO膜，也可以是包含Si以及Si以外的元素的其他膜。例如，第一膜也可以是含有Si以及N的膜、即氮化硅膜(SiN膜)，此外，也可以是含有Si、O以及N的膜、即氮氧化硅膜(SiON膜)。此外，第一膜也可以是单独由Si构成的Si膜。在这些情况下，通过使用含He气体而不含氧化剂也不含氮化剂的气体作为改性气体，可得到与上述衬底处理顺序相同的效果。
(变形例2)
在改性对象的第一膜是SiO膜的情况下，也可以使用包含He气体等稀有气体且还包含有氧化剂的气体作为改性气体。例如能够使用O2气体、一氧化二氮(N2O)气体、一氧化氮(NO)气体、二氧化氮(NO2)气体、水蒸气(H2O)气体、一氧化碳(CO)气体、二氧化碳(CO2)气体等含氧气体作为氧化剂。以下，作为一例，使用图5(a)、图5(b)、图6(a)、图6(b)、图7(a)、图7(b)，详细说明使用O2气体作为氧化剂、使用包含He气体和O2气体的混合气体(He气体+O2气体)作为改性气体的情况。
在以下的说明中，对改性前的SiO膜标注标记301、对改性后的SiO膜标注标记301’来区分它们。此外，对改性前后的界面层也与上述衬底处理顺序同样地标注标记200d、200d’来区分它们。此外，将改性前的SiO膜301的厚度设为T1，将改性后的SiO膜301’的厚度设为T1’。在本变形例中，T1’也比T1小，将它们的差即SiO膜的厚度的减少量表述为D1(＝T1-T1’)。此外，将因改性而组成变化前的界面层200d的厚度设为T2，将因改性而组成变化后的界面层200d’的厚度设为T2’。在本变形例中，因界面层的组成的变化而使得T2’变得大于T2，将它们的差即界面层的厚度的增加量表述为D2(＝T2’-T2)。
在本变形例的步骤B中，将作为改性气体的He气体+O2气体等离子体化，分别生成He的活性种以及O的活性种。具体而言，打开阀253a、253b、243a，在通过MFC252a、252b分别进行流量控制的同时，经由缓冲室237向处理室201内分别供给He气体、O2气体。此时，通过从高频电源273对共振线圈212供给高频电力，从而利用等离子体使He气体、O2气体分别活化，由此分别生成He的活性种以及O的活性种。在O的活性种中，包含激发状态的O2分子(O2 *)、激发状态的O原子(O*)、以及被离子化的O原子之中至少任一种。需要说明的是，也可以包含未成为激发状态的O2分子作为O(作为氧化剂发挥作用)的活性种。
通过进行步骤B，对晶片200的表面供给包含He的活性种及O的活性种的改性气体。这些活性种深深地渗透至形成于晶片200上的SiO膜301的内部，并且在SiO膜301的厚度方向整体的范围内遍及角角落落。此外，这些活性种不仅遍及SiO膜301中的全部区域，还到达SiO膜301的基底(晶片200的表面)之中构成与SiO膜301的界面的界面层200d。由此，能够对在晶片200的表面形成的SiO膜301、及SiO膜301的基底(晶片200的表面)之中构成与SiO膜301的界面的界面层200d分别进行改性(步骤C)。该改性处理的作用不仅被施加至SiO膜301的表面，还遍及SiO膜301的厚度方向的整体范围，此外，还施加至SiO膜301的基底之中构成与SiO膜301的界面的界面层200d。
在步骤C中，能够从SiO膜301中去除选自由H、H2O、C、N、P、S、F、Cl组成的组中的至少一种杂质。此外，能够使SiO膜301致密化。此外，由于He的活性种、O的活性种还到达界面层200d，所以在界面层200d包含上述杂质的情况下，还能够使上述杂质从界面层200d脱离。改性后的SiO膜301’与改性前的SiO膜301相比成为杂质含量少的优质膜，此外，改性后的界面层200d’与改性前的界面层200d相比成为杂质含量为同等以下的优质层。改性后的SiO膜301’与改性前的SiO膜301相比成为耐湿式蚀刻性更高的膜。
此外，在步骤C中，利用改性气体中含有的O的活性种的作用，能够使在晶片200上形成的SiO膜301氧化。其结果，能够将改性后的SiO膜301’的组成向接近化学计量组成的氧化硅膜(SiO2膜)的组成的方向进行控制。此外，在步骤C中，利用改性气体中包含的O的活性种的作用，还能够使由Si单晶构成的界面层200d氧化。其结果，能够在改性后的界面层200d’中添加O，使其组成向SiO变化。即，能够使构成为Si层的界面层200d向构成为SiO层的界面层200d’改性。需要说明的是，利用上述反应，改性后的SiO膜301’的厚度T1’有比改性前的SiO膜的厚度T1减少的趋势。此外，因改性而组成变化的界面层200d’的厚度T2’有比改性前的界面层的厚度T2增加的趋势。
在这里，通过适当地调整步骤B、C中的处理条件，能够自由地调整改性后的SiO膜301’和因改性而组成变化后的界面层200d’的合计厚度。
例如，如图5(a)、图5(b)所示，在步骤C中，能够使改性后的SiO膜301’和因改性而组成变化后的界面层200d’的合计厚度比改性前的SiO膜301和因改性而组成变化前的界面层200d的合计厚度薄(T1’+T2’＜T1+T2)。即，能够使由改性导致的界面层的厚度的增加量D2比由改性导致的SiO膜的厚度的减少量D1小。
此外，例如，如图6(a)、图6(b)所示，在步骤C中，能够使改性后的SiO膜301’和因改性而组成变化后的界面层200d’的合计厚度与改性前的SiO膜301和因改性而组成变化前的界面层200d的合计厚度相等(T1’+T2’＝T1+T2)。即，能够使由改性导致的界面层的厚度的增加量D2与由改性导致的SiO膜的厚度的减少量D1一致。
此外，例如，如图7(a)、图7(b)所示，在步骤C中，能够使改性后的SiO膜301’和因改性而组成变化后的界面层200d’的合计厚度比改性前的SiO膜301和因改性而组成变化前的界面层200d的合计厚度厚(T1’+T2’＞T1+T2)。即，能够使由改性导致的界面层的厚度的增加量D2大于由改性导致的SiO膜的厚度的减少量D1。
为了进行这些控制，例如，在步骤B、C中，调整向处理容器203内供给的改性气体中包含的He与O的比率即可。更具体而言，例如，调整向处理容器203内供给的O2气体的流量B相对于向处理容器203内供给的He气体的流量A而言的比率(B/A)的大小即可。
例如，通过增加步骤B、C中的B/A比率，能够将改性后的SiO膜301’和因改性而组成变化后的界面层200d’的合计厚度向增大的方向进行调整。即，能够使改性后的晶片200截面的形态从图5(b)所示的形态接近图6(b)、图7(b)所示的形态。
此外，例如，通过减少步骤B、C中的B/A比率，能够将改性后的SiO膜301’和因改性而组成变化后的界面层200d’的合计厚度向减小的方向进行调整。即，能够使改性后的晶片200截面的形态从图7(b)所示的形态接近图6(b)、图5(b)所示的形态。
作为步骤B、C中的处理条件，可例示
He气体供给流量：10～5000sccm、优选为100～1000sccm、例如150sccm
O2气体供给流量：10～5000sccm、优选为100～1000sccm、例如50sccm
He气体+O2气体供给时间：0.5～60分钟、优选为0.5～10分钟、例如1分钟。
其他处理条件与上述衬底处理顺序的步骤B、C中的处理条件相同。
(变形例3)
在改性对象的第一膜为SiN膜的情况下，也可以使用包含He气体等稀有气体且还包含氮化剂的气体作为改性气体。作为氮化剂，例如能够使用N2气体、氨气(NH3)气体等含N气体。以下，作为一例，说明使用N2气体作为氮化剂、使用包含He气体和N2气体的混合气体(He气体+N2气体)作为改性气体的情况。
在本变形例的步骤B中，将作为改性气体的He气体+N2气体等离子体化，分别生成He的活性种以及N的活性种。具体而言，打开阀253a、253c、243a，在通过MFC252a、252c分别进行流量控制的同时，经由缓冲室237向处理室201内分别供给He气体、N2气体。此时，通过从高频电源273对共振线圈212供给高频电力，从而利用等离子体分别使He气体、N2气体活化，分别生成He的活性种以及N的活性种。在N的活性种中，包含激发状态的N2分子(N2 *)、激发状态的N原子(N*)、以及离子化后的N原子之中的至少一种。需要说明的是，也可以包含未成为激发状态的N2分子作为N(其作为氮化剂发挥作用)的活性种。
通过进行步骤B，对晶片200的表面供给包含He的活性种以及N的活性种的改性气体。这些活性种深深地渗透至形成于晶片200上的SiN膜的内部，在SiN膜的厚度方向整体的范围内遍及角角落落。此外，这些活性种不仅遍及SiN膜中的整个区域，还到达SiN膜的基底(晶片200的表面)之中构成与SiN膜的界面的界面层。由此，能够将在晶片200的表面形成的SiN膜、以及SiN膜的基底(晶片200的表面)之中构成与SiN膜的界面的界面层分别改性(步骤C)。对于上述改性处理的作用而言，其不仅施加至SiN膜的表面，还遍及SiN膜的厚度方向的整体范围，此外还施加至SiN膜的基底之中构成与SiN膜的界面的界面层。
在本变形例中，也可以得到与变形例2同样的效果。
即，在步骤C中，能够使选自由H、O、H20、C、P、S、F、Cl组成的组中的至少1种杂质从SiN膜中去除。由此，改性后的SiN膜与改性前的SiN膜相比成为杂质含量少的优质膜，此外，改性后的界面层与改性前的界面层相比成为杂质含量为同等以下的优质层。改性后的SiN膜与改性前的SiN膜相比成为耐湿式蚀刻性更高的膜。
此外，在步骤C中，利用改性气体中包含的N的活性种的作用，能够使在晶片200上形成的SiN膜氮化。其结果，能够将改性后的SiN膜的组成向接近于化学计量组成的氮化硅膜(Si2N3膜)的组成的方向控制。此外，在步骤C中，利用改性气体中含有的N的活性种的作用，还能够使由Si单晶构成的界面层氮化。其结果，能够向改性后的界面层中添加N，使其组成向SiN变化。即，能够使构成为Si层的界面层向构成为SiN层的界面层改性。需要说明的是，利用这些反应，改性后的SiN膜的厚度有比改性前的SiN膜的厚度减少的趋势。此外，因改性而组成变化后的界面层的厚度有比改性前的界面层的厚度增加的趋势。
在这里，通过适当调整步骤B、C中的处理条件，能够自由地调整改性后的SiN膜以及因改性而组成变化后的界面层的合计厚度。
例如，在步骤C中，能够使改性后的SiN膜和因改性而组成变化后的界面层的合计厚度比改性前的SiN膜和因改性而组成变化前的界面层的合计厚度薄。即，能够使由改性导致的界面层的厚度的增加量比由改性导致的SiN膜的厚度的减少量小。
此外，例如，在步骤C中，能够使改性后的SiN膜和因改性而组成变化后的界面层的合计厚度与改性前的SiN膜和因改性而组成变化前的界面层的合计厚度相等。即，能够使由改性导致的界面层的厚度的增加量与由改性导致的SiN膜的厚度的减少量一致。
此外，例如，在步骤C中，能够使改性后的SiN膜和因改性而组成变化后的界面层的合计厚度比改性前的SiN膜和因改性而组成变化前的界面层的合计厚度厚。即，能够使由改性导致的界面层的厚度的增加量大于由改性导致的SiN膜的厚度的减少量。
通过进行这些控制，与变形例2同样地，例如，在步骤B、C中调整向处理容器203内供给的改性气体中包含的He与N的比率即可。更具体而言，例如，调整向处理容器203内供给的N2气体的流量B相对于向处理容器203内供给的He气体的流量A而言的比率(B/A)的大小即可。
例如，通过增加步骤B、C中的B/A比率，能够将改性后的SiN膜和因改性而组成变化后的界面层的合计厚度向增大的方向进行调整。此外，例如，通过减少步骤B、C中的B/A比率，能够将改性后的SiN膜和因改性而组成变化后的界面层的合计厚度向减小的方向进行调整。
作为步骤B、C中的处理条件，可例示
He气体供给流量：10～5000sccm、优选为100～1000sccm、例如150sccm
N2气体供给流量：10～5000sccm、优选为100～1000sccm、例如50sccm
He气体+N2气体供给时间：0.2～60分钟、优选为0.5～10分钟、例如1分钟。
其他处理条件与上述衬底处理顺序的步骤B、C中的处理条件相同。
(变形例4)
在改性对象的第一膜为SiON膜的情况下，作为改性气体，也可以使用包含He气体等稀有气体且还包含氧化剂及氮化剂之中的任一种、优选包含它们二者的气体。本变形例的步骤B、C中的处理步骤、处理条件能够设为与变形例2、3的步骤B、C中的处理步骤、处理条件相同。在本变形例中，也可以得到与变形例2、3大致相同的效果。
<其他实施方式>
以上，具体说明了本发明的实施方式。但是，本发明不限定于上述的实施方式，在不脱离其主旨的范围内能够进行各种变更。
例如，在上述实施方式中，说明了第一膜直接形成于衬底上的例子、即第一膜的基底是衬底的表面的例子(为Si单晶的例子)，但是本发明不限定于这样的方式。例如，第一膜的基底也可以是形成于衬底上的膜。关于该膜，可例示例如Si膜、SiO膜、SiN膜、SiON膜等。在这样的情况下，通过实施与上述实施方式相同的衬底处理顺序，也可以得到与上述实施方式相同的效果。此外，在变形例2～4中，特别地，优选第一膜的基底是不含有或者实质上不含有改性气体中包含的He以外的元素(变形例2中为O、变形例3中为N)的膜。例如，在变形例2中，可例示Si膜、SiN膜等。在变形例3中，可例示Si膜、SiO膜等。
此外，例如，在上述实施方式中，说明了在处理容器内进行改性气体的等离子体化的例子，但是本发明不限定于这样的方式。即，也可以设为在处理容器的外部进行改性气体的等离子体化，对容纳于处理容器内的衬底供给包含所生成的各种活性种的改性气体。在这样的情况下，也可以得到与上述实施方式相同的效果。
此外，例如，在上述实施方式中，说明了在不同处理室内以异位(ex-situ)方式进行针对衬底的第一膜的形成处理以及使用了等离子体的第一膜的改性处理的例子，但是也可以在同一处理室内连续地以原位(in-situ)方式进行这些处理。在这样的情况下，在进行改性处理时，通过进行与上述实施方式相同的衬底处理顺序，也可以得到与上述实施方式相同的效果。
上述实施方式、变形例等能够适当组合使用。此时的处理步骤、处理条件例如能够设为与上述实施方式的处理步骤、处理条件相同。
实施例
作为实施例，使用CVD法在Si晶片上形成SiO膜。温度条件以及SiO膜的膜厚、膜密度等诸条件设为在上述实施方式中记载的条件范围内的规定条件。然后，使用图1所示的衬底处理装置，利用上述实施方式所示的衬底处理顺序，使用等离子体对在Si晶片上预先形成的SiO膜进行改性处理。使用He气体+O2气体作为改性气体。处理条件设为在上述实施方式中记载的处理条件范围内的规定条件。在实施改性处理后，测定改性后的SiO膜和因改性而组成变化后的Si晶片的界面层的合计厚度。此外，对改性后的SiO膜的表面供给氟化氢水溶液，测定膜的湿式蚀刻速率(WER)。
作为比较例1，通过与实施例同样的处理步骤、处理条件，在Si晶片上形成SiO膜。然后，在不进行使用了等离子体的改性处理的情况下，测定在Si晶片上形成的SiO膜和Si晶片的界面层的合计厚度。此外，对没有进行改性处理的SiO膜的表面以与实施例1相同的处理条件供给氟化氢水溶液，测定膜的WER。
作为比较例2，利用与实施例相同的处理步骤、处理条件，在Si晶片上形成SiO膜，然后，使用图1所示的衬底处理装置，使用O2等离子体对在Si晶片上形成的SiO膜进行改性处理。在改性气体中不含He气体。在实施改性处理后，测定改性后的SiO膜和因改性而组成变化后的Si晶片的界面层的合计厚度。此外，对改性后的SiO膜的表面以与实施例1相同的处理条件供给氟化氢水溶液，测定膜的WER。
分别地，在图8(a)中示出SiO膜的蚀刻速率的测定结果、在图8(b)中示出SiO膜和界面层的合计厚度的测定结果。图8(a)的纵轴示出WER
Figure BDA0002161726450000231
横轴依次示出比较例1、比较例2、实施例。图8(b)的纵轴示出将比较例1的合计膜厚设为基准时的合计膜厚的大小，横轴依次示出比较例1、比较例2、实施例。
根据图8(a)可知，实施例的SiO膜的WER比比较例1、2的SiO膜的WER小。即，可知，通过进行使用了上述实施方式的衬底处理顺序的改性处理，能够将在Si晶片上形成的SiO膜改性为耐蚀刻性优异的优质膜。
根据图8(b)可知，实施例中的合计膜厚与比较例1中的合计膜厚(实质上与SiO膜的膜厚相等)相比变小。此外可知，比较例2中的合计膜厚与比较例1中的合计膜厚相比变大。即，可知，通过进行上述实施方式的衬底处理顺序，能够使改性后的SiO膜和因改性而组成变化后的界面层的合计厚度与改性前的SiO膜和因改性而组成变化前的界面层的合计厚度相比不会增加。

Claims (20)

1.半导体器件的制造方法，其包括下述工序：
(a)将衬底搬入处理容器内的工序，所述衬底具有基底以及形成于所述基底上的含有硅的第一膜；
(b)将含有氦的改性气体等离子体化，生成氦的活性种的工序；及
(c)将包含氦的活性种的所述改性气体供给到所述衬底的表面，对所述第一膜、及所述基底之中构成与所述第一膜的界面的界面层分别进行改性的工序。
2.如权利要求1所述的半导体器件的制造方法，其中，改性前的所述第一膜的厚度为下述厚度，即，能够使所述活性种在该膜的厚度方向整体的范围内遍及该膜中、进一步地能够使所述活性种经由该膜到达所述界面层的厚度。
3.如权利要求2所述的半导体器件的制造方法，其中，改性前的所述第一膜的厚度为10nm以下。
4.如权利要求1或2所述的半导体器件的制造方法，其中，改性前的所述第一膜的膜密度为下述大小，即，能够使所述活性种在该膜的厚度方向整体的范围内遍及该膜中、进一步地能够使所述活性种经由该膜到达所述界面层的大小。
5.如权利要求4所述的半导体器件的制造方法，其中，改性前的所述第一膜的膜密度为3.00g/cm3以下。
6.如权利要求1所述的半导体器件的制造方法，其中，在(c)中，使改性后的所述第一膜和因改性而组成变化后的所述界面层的合计厚度与改性前的所述第一膜和因改性而组成变化前的所述界面层的合计厚度相比不会增加。
7.如权利要求1所述的半导体器件的制造方法，其中，在(c)中，使因改性而组成变化后的所述界面层的厚度相对于因改性而组成变化前的所述界面层的厚度而言的增大量、不超过改性后的所述第一膜的厚度相对于改性前的所述第一膜的厚度而言的减少量。
8.如权利要求1所述的半导体器件的制造方法，其中，
所述第一膜为氧化硅膜，
作为所述改性气体，使用包含氦的气体且还包含氧化剂的气体。
9.如权利要求8所述的半导体器件的制造方法，其中，在(c)中，将所述第一膜氧化、使所述第一膜的组成接近于化学计量组成的氧化硅膜的组成。
10.如权利要求8或9所述的半导体器件的制造方法，其中，改性前的所述界面层为硅层，在(c)中，将所述界面层改性为氧化硅层。
11.如权利要求1所述的半导体器件的制造方法，
所述第一膜为氮化硅膜，
作为所述改性气体，使用包含氦气体且还包含氮化剂的气体。
12.如权利要求11所述的半导体器件的制造方法，其中，在(c)中，将所述第一膜氮化、使所述第一膜的组成接近于化学计量组成的氮化硅膜的组成。
13.如权利要求11或12所述的半导体器件的制造方法，其中，改性前的所述界面层为硅层，在(c)中，将所述界面层改性为氮化硅层。
14.如权利要求1所述的半导体器件的制造方法，其中，在(c)中，使改性后的所述第一膜和因改性而组成变化后的所述界面层的合计厚度与改性前的所述第一膜和因改性而组成变化前的所述界面层的合计厚度相等。
15.如权利要求1所述的半导体器件的制造方法，其中，在(c)中，使因改性而使组成变化的所述界面层的厚度的增加量与由改性导致的所述第一膜的厚度的减少量一致。
16.如权利要求1所述的半导体器件的制造方法，其中，在(c)中，利用向所述处理容器内供给的所述氧化剂或所述氮化剂的流量B相对于向所述处理容器内供给的氦气体的流量A而言的比率(B/A)，来对改性后的所述第一膜和因改性而组成变化后的所述界面层的合计厚度进行调整。
17.如权利要求16所述的半导体器件的制造方法，其中，通过增加(c)中的比率B/A，将所述合计厚度向增大的方向进行调整。
18.如权利要求16所述的半导体器件的制造方法，其中，通过减少(c)中的比率B/A，将所述合计厚度向减小的方向进行调整。
19.如权利要求1所述的半导体器件的制造方法，其中，作为所述改性气体，使用包含氦气体且不含氧化剂也不含氮化剂的气体。
20.衬底处理装置，其具有：
容纳衬底的处理容器；
改性气体供给系统，其向所述处理容器内供给含有氦的改性气体；
等离子体生成部，其使所述改性气体在所述处理容器内等离子体化；以及
控制部，其构成为以进行下述处理的方式对所述改性气体供给系统及所述等离子体生成部进行控制，所述处理为：(a)将衬底搬入所述处理容器内的处理，所述衬底具有基底以及形成于所述基底上的含有硅的第一膜；(b)将所述改性气体供给到所述处理容器内并进行等离子体化，生成氦的活性种的处理；及(c)将包含氦的活性种的所述改性气体供给到所述衬底的表面，对所述第一膜、及所述基底之中构成与所述第一膜的界面的界面层分别进行改性的处理。
CN201910738427.4A 2018-09-21 2019-08-09 半导体器件的制造方法及衬底处理装置 Active CN110942976B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018177863A JP6903040B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法、基板処理装置、およびプログラム
JP2018-177863 2018-09-21

Publications (2)

Publication Number Publication Date
CN110942976A true CN110942976A (zh) 2020-03-31
CN110942976B CN110942976B (zh) 2023-11-17

Family

ID=69884686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910738427.4A Active CN110942976B (zh) 2018-09-21 2019-08-09 半导体器件的制造方法及衬底处理装置

Country Status (6)

Country Link
US (1) US11081362B2 (zh)
JP (1) JP6903040B2 (zh)
KR (1) KR102226603B1 (zh)
CN (1) CN110942976B (zh)
SG (1) SG10201908412UA (zh)
TW (1) TWI813714B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023095374A1 (ja) 2021-11-26 2023-06-01 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法及び基板処理方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030232491A1 (en) * 2002-06-18 2003-12-18 Fujitsu Limited Semiconductor device fabrication method
US20100267248A1 (en) * 2009-04-20 2010-10-21 Applied Materials, Inc. Post Treatment Methods for Oxide Layers on Semiconductor Devices
US20110053381A1 (en) * 2008-02-08 2011-03-03 Tokyo Electron Limited Method for modifying insulating film with plasma
JP2012227336A (ja) * 2011-04-19 2012-11-15 Mitsubishi Electric Corp 絶縁膜の製造方法
CN105448701A (zh) * 2014-09-24 2016-03-30 朗姆研究公司 均匀减少氮化硅膜的特征内湿法蚀刻速率的方法和装置
US9847221B1 (en) * 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702430B2 (ja) * 1995-01-27 1998-01-21 日本電気株式会社 半導体装置の製造方法
US5968324A (en) * 1995-12-05 1999-10-19 Applied Materials, Inc. Method and apparatus for depositing antireflective coating
JP2004175927A (ja) 2002-11-27 2004-06-24 Canon Inc 表面改質方法
JP2006216809A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008053308A (ja) 2006-08-22 2008-03-06 Nec Electronics Corp 半導体装置の製造方法およびプラズマ処理装置
JP2009182000A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 半導体装置およびその製造方法
JP4636133B2 (ja) 2008-07-22 2011-02-23 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
TW201118929A (en) 2009-11-24 2011-06-01 Chunghwa Picture Tubes Ltd Method for forming crystalline silicon film
JP2011168881A (ja) 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101129513B1 (ko) * 2010-04-28 2012-03-29 동국대학교 산학협력단 실리콘적층 사파이어 박막의 제조방법
TW201301403A (zh) * 2011-06-24 2013-01-01 United Microelectronics Corp Ｍｏｓ電晶體的製作方法、鰭式場效電晶體及其製作方法
KR101576637B1 (ko) * 2014-07-15 2015-12-10 주식회사 유진테크 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
US10354860B2 (en) * 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices
JP6607795B2 (ja) 2016-01-25 2019-11-20 東京エレクトロン株式会社 基板処理装置
US10529554B2 (en) * 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030232491A1 (en) * 2002-06-18 2003-12-18 Fujitsu Limited Semiconductor device fabrication method
US20110053381A1 (en) * 2008-02-08 2011-03-03 Tokyo Electron Limited Method for modifying insulating film with plasma
US20100267248A1 (en) * 2009-04-20 2010-10-21 Applied Materials, Inc. Post Treatment Methods for Oxide Layers on Semiconductor Devices
JP2012227336A (ja) * 2011-04-19 2012-11-15 Mitsubishi Electric Corp 絶縁膜の製造方法
CN105448701A (zh) * 2014-09-24 2016-03-30 朗姆研究公司 均匀减少氮化硅膜的特征内湿法蚀刻速率的方法和装置
US9847221B1 (en) * 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing

Also Published As

Publication number Publication date
SG10201908412UA (en) 2020-04-29
KR20200034605A (ko) 2020-03-31
TWI813714B (zh) 2023-09-01
US11081362B2 (en) 2021-08-03
JP6903040B2 (ja) 2021-07-14
TW202013497A (zh) 2020-04-01
KR102226603B1 (ko) 2021-03-12
US20200098587A1 (en) 2020-03-26
JP2020053419A (ja) 2020-04-02
CN110942976B (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
US9059229B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR101444765B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6285052B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
CN110942976B (zh) 半导体器件的制造方法及衬底处理装置
KR20180110030A (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
CN112740376A (zh) 半导体装置的制造方法、基板处理装置和程序
WO2012086800A1 (ja) 基板処理装置及び半導体装置の製造方法
JP7170890B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
JP7117354B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7443312B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
JP7393376B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
WO2023053262A1 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
CN115910748A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置、和记录介质
CN113451112A (zh) 半导体装置的制造方法、基板处理装置以及记录介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant