TW202013497A - 半導體裝置之製造方法、基板處理裝置及記錄媒體 - Google Patents

半導體裝置之製造方法、基板處理裝置及記錄媒體 Download PDF

Info

Publication number
TW202013497A
TW202013497A TW108122897A TW108122897A TW202013497A TW 202013497 A TW202013497 A TW 202013497A TW 108122897 A TW108122897 A TW 108122897A TW 108122897 A TW108122897 A TW 108122897A TW 202013497 A TW202013497 A TW 202013497A
Authority
TW
Taiwan
Prior art keywords
film
modification
gas
interface layer
substrate
Prior art date
Application number
TW108122897A
Other languages
English (en)
Other versions
TWI813714B (zh
Inventor
山角宥貴
中山雅則
舟木克典
上田立志
坪田康寿
高見栄子
竹島雄一郎
井川博登
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202013497A publication Critical patent/TW202013497A/zh
Application granted granted Critical
Publication of TWI813714B publication Critical patent/TWI813714B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67253—Process monitoring, e.g. flow or thickness monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching
    • H01J2237/3341—Reactive etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01002—Helium [He]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Automation & Control Theory (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Photovoltaic Devices (AREA)

Abstract

[課題] 於使用電漿對被形成在基板上之膜進行改質之時，能夠在該膜之厚度方向之寬廣範圍調整膜之品質。 　　[解決手段] 具有：(a)將具有基底，和含有被形成在基底上之矽的第1膜之基板搬入至處理容器內的工程；(b)將含有氦之改質氣體予以電漿化，生成氦之反應種的工程；及(c)對基板之表面供給包含氦之反應種的改質氣體，對第1膜和基底中構成與第1膜之界面的界面層分別進行改質的工程。

Description

半導體裝置之製造方法、基板處理裝置及記錄媒體
本揭示係關於半導體裝置之製造方法、基板處理裝置及記錄媒體。
作為半導體裝置之製造工程之一工程，有使用電漿對被形成在基板上之膜而進行改質之處理的情形(參照例如專利文獻1、2)。 [先前技術文獻] [專利文獻]
[專利文獻1] 日本特開2008-53308號公報 　　[專利文獻2] 日本特開2010-27928號公報
[發明所欲解決之課題]
本揭示之目的係於使用電漿對被形成在基板上之膜進行改質之時，能夠在該膜之厚度方向之寬廣範圍調整膜之品質的技術。 [用以解決課題之手段]
若藉由本揭示之一態樣，提供具有以下工程的技術： 　　(a)將具有基底，和含有被形成在上述基底上之矽的第1膜之基板搬入至處理容器內的工程； 　　(b)將含有氦之改質氣體予以電漿化，生成氦之反應種的工程；及 　　(c)對上述基板之表面供給包含氦之反應種的上述改質氣體，對上述第1膜和上述基底中構成與上述第1膜之界面的界面層分別進行改質的工程。 [發明之效果]
若藉由本揭示，於使用電漿對被形成在基板上之膜進行改質之時，能夠在該膜之厚度方向之寬廣範圍調整膜之品質。
[本揭示之一實施型態]
以下，針對本揭示之一實施型態，一面參照圖1~圖3，一面予以說明。 (1)基板處理裝置
如圖1所示般，基板處理裝置100具備收容作為基板之晶圓200而進行電漿處理的處理爐202。處理爐202具備構成處理室201之處理容器203。處理容器203具備圓頂型之上側容器210和碗型之下側容器211。藉由上側容器210覆蓋在下側容器211之上方，形成處理室201。
在下側容器211之下部側壁，設置作為搬入搬出口(分隔閥)之閘閥244。藉由開啟閘閥244，可以經由搬入搬出口245而將晶圓200搬入搬出至處理室201內外。藉由關閉閘閥244，可以保持處理室201內之氣密性。
如圖2所示般，處理室201具有電漿生成空間201a、與電漿生成空間201a連通，處理晶圓200的基板處理空間201b。在電漿生成空間201a之周圍，且處理容器203之外周側，設置後述共振線圈212。電漿生成空間201a係生成電漿的空間，指在處理室201之內，例如較共振線圈212之下端(在圖1中之一點鏈線)更上方側的空間。另外，基板處理空間201b係指以電漿處理晶圓200之空間，且較共振線圈212之下端更下方側的空間。
在處理室201內之底側中央，配置作為基板載置部之承載器217。在承載器217之上面設置有載置晶圓200之基板載置面217d。在承載器217之內部被埋入作為加熱機構的加熱器217b。藉由經由加熱器電力調整機構276對加熱器217b供給電力，可以將被載置於基板載置面217d上之晶圓200加熱至例如25~1000℃之範圍之特定溫度。
承載器217與下側容器211電性絕緣。在承載器217之內部裝備阻抗調整電極217c。阻抗調整電極217c係經由作為阻抗調整部之阻抗可調機構275而被接地。阻抗可調機構275具備線圈或可調電容器等，被構成藉由控制線圈之電感、電阻、可調電容器之電容值等，能使阻抗調整電極217c之阻抗在從約0Ω至處理室201之寄生阻抗值為止之特定範圍內變化。依此，能夠經由阻抗調整電極217c及承載器217，控制電漿處理中之晶圓200之電位(偏壓電壓)。
在承載器217之下方，設置使承載器217升降之承載器升降機構268。在承載器217設置三個貫通孔217a。在下側容器211之底面，以分別對應於三個貫通孔217a之方式，設置三根支持晶圓200之支持體的支持銷266。於迫使承載器217下降之時，三根支持銷266之各前端貫通對應的各貫通孔217a，分別朝較承載器217之基板載置面217d更上面側突出。依此，能夠從下方保持晶圓200。
在處理室201之上方，即是上側容器210之上部設置氣體供給頭236。氣體供給頭236具備蓋狀之蓋體233、氣體導入口234、緩衝室237、開口238、遮蔽板240、氣體吹出口239，被構成朝處理室201內供給氣體。緩衝室237係作為分散藉由氣體導入口234被導入之氣體的分散空間。
在氣體導入口234，供給含有氦(He)等之稀有氣體的改質氣體的氣體供給管232a之下游端，和供給氧氣(O2 )等之含氧(O)氣體的氣體供給管232b之下游端，和供給氮氣(N2 )等之含氮(N)氣體的氣體供給管232c被連接成合流。在氣體供給管232a從氣流之上游側，設置有改質氣體供給源250a、作為流量控制裝置之質量流量控制器(MFC)252a、作為開關閥之閥253a。在氣體供給管232b，從氣流之上游側依序設置含O氣體供給源250b、MFC252b、閥253b。在氣體供給管232c，從氣流之上游側依序設置含N氣體供給源250c、MFC252c、閥253c。氣體供給管232a~232c合流的下游側，設置閥243a。藉由開關閥253a~253c、243a，能夠邊藉由MFC252a~252c，邊朝處理室201內各供給改質氣體、含O氣體、含N氣體。
改質氣體係在後述基板處理工程中，被電漿化而被供給至晶圓200，作用成改質被形成在晶圓200上之膜或該膜之基底的至少一部分。再者，含O氣體係在後述基板處理工程中，有被添加於改質氣體中而被電漿化，作為氧化劑而作用之情況。再者，含N氣體係在後述基板處理工程中，有被添加於改質氣體中而被電漿化，作為氮化劑而作用之情形。另外，作為含N氣體之一種的N2 氣體，有在後述基板處理工程中，不被電漿化而使用，作為淨化氣體、載體氣體等而作用之情況。
主要，藉由氣體供給頭236(蓋體233、氣體導入口234、緩衝室237、開口238、遮蔽板240、氣體吹出口239)、氣體供給管232a、MFC252a、閥253a、243a，構成改質氣體供給系統。再者，主要藉由氣體供給頭236、氣體供給管232b、MFC252b、閥253b、243a，構成含O氣體供給系統(氧化劑供給系統)。再者，主要藉由氣體供給頭236、氣體供給管232c、MFC252c、閥253c、243a，構成含N氣體供給系統(氮化劑供給系統、惰性氣體供給系統)。
在下側容器211之側壁，設置排氣處理室201內的排氣口235。排氣口235連接排氣管231之上游端。在排氣管231從上游側依序設置作為壓力調整器(壓力調整部)之APC(Auto Pressure Controller)閥242、閥243b、作為真空排氣裝置之真空泵246。
主要藉由排氣口235、排氣管231、APC閥242、閥243b構成排氣部。即使排氣部包含真空泵246亦可。
在處理室201之外周部，即是上側容器210之側壁之外側，以包圍處理室201之方式設置螺旋狀之共振線圈212。在共振線圈212，連接RF(Radio Frequency)感測器272、高頻電源273及頻率匹配器(頻率控制部)274。在共振線圈212之外周側設置遮蔽板223。
高頻電源273被構成對共振線圈212供給高頻電力。RF感測器272被設置在高頻電源273之輸出側。RF感測器272被構成監視從高頻電源273被供給的高頻電力之行進波或反射波之資訊。頻率匹配器274被構成根據RF感測器272被監視的反射波之資訊，以反射波成為最小之方式，使從高頻電源273被輸出之高頻電力之頻率予以匹配。
共振線圈212之兩端被電性接地。共振線圈212之一端經由可動分接頭213而被接地。共振線圈212之另一端經由固定接地214而被接地。在共振線圈212之該些兩端之間，設置可以任意設定從高頻電源273接受供電之位置的可動分接頭215。藉由該些構成，於基板處理裝置100之最初設置之時或處理條件之變更之時，可以微調整共振線圈212之電長度或阻抗，可以容易進行使共振特性略等於高頻電源273等。
遮蔽板223被構成遮蔽電磁波朝共振線圈212之外側洩漏，並且在與共振線圈212之間形成構成共振電路所需的電容成分。
主要，藉由共振線圈212、RF感測器272、頻率匹配器274，構成電漿生成部。即使電漿生成部包含高頻電源273或遮蔽板223亦可。
以下，針對電漿生成部之動作或被生成的電漿之性質，使用圖2來補足。
共振線圈212被構成作為高頻感應耦合電漿(ICP)電極而發揮功能。共振線圈212係以形成特定波長之駐波，在全波長模式下共振之方式，設定其捲徑、捲繞間距、捲數等。共振線圈212之電長度，即是接地間之電極長度，被調整成從高頻電源273被供給的高頻電力之波長的整數倍的長度。該些構成或對共振線圈212供給的電力，及以共振線圈212產生的電場強度等審酌基板處理裝置100之外形或處理內容等而適當決定。就以一例而言，共振線圈212之有效剖面積被設為50~300mm2 ，線圈直徑被設為200~500mm，線圈之捲數被設為2~60次。被供給至共振線圈212之高頻電力之大小被設為0.5~5kW，被設為1.0~4.0kW較佳，頻率被設為800kHz~50MHz。在共振線圈212產生的磁場被設為0.01~10高斯。
高頻電源273具備電源控制手段和放大器。電源控制手段被構成根據與透過操作面板而事先設定的電力或頻率有關之輸出條件，對放大器輸出特定的高頻訊號(控制訊號)。放大器被構成經由傳送線路朝向共振線圈212輸出藉由放大從電源控制手段接收到的控制訊號而所獲得的高頻電力。在放大器之輸出側，如上述般，設置檢測在傳送線路中之反射波電力，朝向頻率匹配器274反饋其電壓訊號的RF感測器272。
頻率匹配器274係以從RF感測器272接收與反射波電力有關之電壓訊號，反射波電力成為最小之方式，進行使高頻電源273輸出之高頻電力之頻率(振盪頻率)增加或減少的補正控制。振盪頻率之補正使用頻率匹配器274具備的頻率控制電路而進行。頻率控制電路係於電漿點亮前，以共振線圈212之無負載共振頻率振盪，於電漿熄滅後，以事先被設定成反射波電力成為最小的頻率(使無負載共振頻率增加或減少之頻率)振盪。頻率控制電路係朝向高頻電源273反饋包含補正後之頻率的控制訊號。高頻電源273係根據該控制訊號補正高頻電力之頻率。高頻電力之頻率係被最佳化成在傳送線路之反射波電力成為零的共振頻率。
藉由上述構成，在電漿生成空間201a內被激起的感應電漿，成為幾乎不會有處理室201之內壁或承載器217等之電容耦合的良質品。在電漿生成空間201a中，生成電位極低，俯視為甜甜圈狀的電漿。
如圖3所示般，作為控制部之控制器221係以具備有例如CPU(Central Processing Unit)221a、RAM(Random Access Memory)221b、記憶裝置221c、I/O埠221d之電腦而被構成。RAM221b、記憶裝置221c、I/O埠221d被構成能經內部匯流排221e而與CPU221a進行資料交換。即使在控制器221連接例如觸控面板、滑鼠、鍵盤、操作終端機等，作為輸入輸出裝置225亦可。即使在控制器221連接例如顯示器等，作為顯示部亦可。
記憶裝置221c係以例如快閃記憶體、HDD(Hard Disk Drive)、CD-ROM等而被構成。在記憶裝置221c內，以能夠讀出之方式存儲有控制基板處理裝置100之動作的控制程式，或記載有基板處理之步驟或條件等之製程配方等。製程配方係使控制器221實行在後述基板處理工程中之各步驟，並組合成可以獲得特定結果，作為程式而發揮功能。RAM221b係當作暫時性地保持藉由CPU221a被讀出之程式或資料等之記憶體區域(工作區)而被構成。
I/O埠221d被連接於上述MFC252a、252b、252c、閥253a、253b、253c、243a、243b、閘閥244、APC閥242、真空閥246、加熱器217b、RF感測器272、高頻電源273、頻率匹配器274、承載器升降機構268、阻抗可調機構275等。
CPU221a被構成從記憶裝置221c讀出控制程式而進行實行，並且因應來自輸入輸出裝置225之操作指令之輸入等而從記憶裝置221c讀出製程配方。如圖1所示般，CPU221a被構成沿著讀出的程式配方之內容，透過I/O埠221d及訊號線A控制APC閥242之開口度調整動作、閥243b之開關動作，及真空泵246之啟動及停止，透過訊號線B控制承載器升降機構268之升降動作，透過訊號線C控制藉由加熱器電力調整機構276調整根據溫度感測器對加熱器217b供給之電力量的動作(溫度調整動作)，透過訊號線D控制閘閥244之開關動作，透過訊號線E控制RF感測器272、頻率匹配器274及高頻電源273之動作，透過訊號線F控制藉由MFC252a、252b、252c調整各種氣體之流量的動作及閥253a、253b、253c、243a之開關動作。
(2)基板處理工程 　　使用上述基板處理裝置100，作為半導體裝置之製造工程之一工程，針對使用電漿對被形成在作為基板之晶圓200上的膜予以改質的基板處理序列例，主要使用圖4(a)、圖4(b)予以說明。並且，在以下之說明中，構成基板處理裝置100之各部之動作藉由控制器221被控制。
在本實施型態之基板處理序列中， 　　實施：將具有基底，和含有被形成在基底上之矽(Si)的第1膜的晶圓200搬入至處理容器203內之步驟A； 　　將含有氦之改質氣體予以電漿化，生成氦之反應種的工程B；及 　　對晶圓200之表面供給包含He之反應種的改質氣體，對第1膜和基底中構成與第1膜之界面的界面層分別進行改質的步驟C。
在本實施型態中，針對晶圓200由Si單晶構成，在晶圓200之表面上直接形成第1膜之情況，第1膜之基底由Si結晶構成之情況予以說明。再者，針對改質對象之第1膜為包含Si及O之膜，即是為氧化矽膜(SiO膜)之情況予以說明。再者，針對以單體使用He氣體作為改質氣體之情況予以說明。
在本說明書中，針對改質前之SiO膜，標示符號300，針對改質後之SiO膜標示符號300’，區別該些。再者，針對改質前之界面層標示符號200d，針對改質後之界面層標示符號200d’，區別該些。另外，在本說明書中稱為界面層200d係指SiO膜300之基底(晶圓200之表面)之一部分，且為晶圓200之表面層之中，構成與SiO膜300之界面的部位。在後述步驟C之改質處理中，He之反應種經SiO膜300到達界面層200d。
在本說明書中，使用「晶圓」的語句之情況，有指晶圓本身的情況，或晶圓和被形成在其表面之特定層或膜之疊層體的情況。在本說明書中，使用「晶圓之表面」的語句之情況，有指晶圓本身之表面的情況，或被形成在晶圓上之特定層等之表面的情況。在本說明書中，記載成「在晶圓上形成特定層」之情況有指在晶圓本身之表面上直接形成特定層之情況，或在被形成在晶圓上之層等上形成特定層之情況。在本說明書中，使用「基板」之語句的情況係與使用「晶圓」之語句同義。
(晶圓搬入) 　　在使承載器217下降至特定搬運位置之狀態，開啟閘閥244，將處理對象之晶圓200藉由無圖示之搬運機械人搬入至處理室201內(步驟A)。被搬入至處理室201內之晶圓200係以水平姿勢被支持於從承載器217之基板載置面217d朝上方突出之三根支持銷266上。晶圓200朝處理室201內的搬入結束之後，使搬運機器人之臂部從處理室201內退去，關閉閘閥244。之後，使承載器217上升至特定的處理位置，使處理對象之晶圓200從支持銷266上朝承載器217上移載。
如圖4(a)所示般，在處理對象之晶圓200上事先形成作為改質對象之膜的SiO膜300。SiO膜300藉由使用例如CVD法或ALD法般之手法，在比較低溫之溫度條件，例如室溫~600℃，較佳為100~500℃之範圍內之溫度條件下，使SiO堆積於晶圓200上等而形成。
SiO膜300由於如上述般在比較低溫條件下被形成，故比起在比該溫度條件高的溫度條件下被形成之SiO膜，有含多量雜質，再者具有低的膜密度之傾向。有雜質含有從由氫(H)、氧(O)、水(H2 O)、碳(C)、氮(N)、磷(P)、硫(S)、氟(F)、氯(Cl)構成的群組被選擇出的至少一個的傾向。
SiO膜之膜密度係能夠將後述步驟C中之改質處理之作用擴散至整個涵蓋該膜之厚度方向全體的密度，並且，可以使該改質處理所使用的He之反應種，到達至SiO膜300之基底(晶圓200之表面)之中，構成與SiO膜300之界面的界面層200d的密度。改質前之SiO膜300之膜密度係例如3.00g/cm3 以下，較佳為2.50g/cm3 以下的特定密度，在本實施型態中為2.26g/cm3 。改質前之膜密度超過3.00g/cm3 時，He之反應種到達至SiO膜300之基底的機率下降，難以使該改質處理之作用充分地擴散至基底。另外，若存在具有SiO膜300與基底的界面時，則可以適用在本實施型態中之改質處理，SiO膜300之密度若為例如1g/cm3 以上即可。
SiO膜300之厚度係能夠將後述步驟C中之改質處理之作用擴散至整個涵蓋該膜之厚度方向全體的厚度，並且，可以使該改質處理所使用的He之反應種，到達至SiO膜300之基底(晶圓200之表面)之中，構成與SiO膜300之界面的界面層200d的厚度。SiO膜300厚度係例如10nm以下，較佳為7nm以下之特定的厚度，在本實施型態中為3nm。當SiO膜300之厚度超過10nm時，He之反應種到達至SiO膜300之基底的機率下降，難以使該改質處理之作用充分地擴散至基底。另外，若存在具有SiO膜300與基底的界面時，可以適用在本實施型態中之改質處理，SiO膜300之厚度若為例如0.1nm以上之厚度即可。
(壓力調整、溫度調整) 　　接著，以處理室201內成為期待之處理壓力之方式，藉由真空泵246進行真空排氣。處理室201內之壓力係以壓力感測器被測量，根據該被測量的壓力資訊，APC閥242被反饋控制。再者，以晶圓200成為期待之處理溫度之方式，藉由加熱器217b被加熱。處理室201內成為期待之處理壓力，再者，若晶圓200之溫度到達至期待的處理溫度而穩定時，則開始後述改質處理。
(改質處理) 　　在該處理中，首先，將作為改質氣體之He氣體予以電漿化，生成He之反應種(步驟B)。具體而言，開啟閥253a、243a，一面以MFC252a進行流量控制，一面經由緩衝室237對處理室201內供給He氣體。此時，對共振線圈212，從高頻電源273供給高頻電力。依此，在相當於電漿生成空間201a內之共振線圈212之電性中點的高度位置，激起俯視呈甜甜圈狀的感應電漿。藉由感應電漿之激起，He氣體被活性化，生成He之反應種。He之反應種包含激起狀態之He原子(He* )及被離子化之He原子之中至少一個。
藉由進行步驟B，包含He之反應種的He氣體對晶圓200之表面被供給。由於He具有非常小之原子半徑的元素，故He之反應種朝被形成在晶圓200上之SiO膜300之內部深深地侵入(浸透)，在涵蓋SiO膜300之厚度方向全體擴散至各角落。再者，He之反應種不僅擴散至SiO膜300之厚度方向全體，也到達至SiO膜300之基底(晶圓200之表面)之中，構成與SiO膜300之界面的界面層200d。依此，能夠分別改質被形成在晶圓200之表面的SiO膜300，和構成與SiO膜300之界面的界面層200d(步驟C)。如此一來，本實施型態之改質處理之作用不僅SiO膜300之表面，也對在涵蓋SiO膜300之厚度方向之全體，再者，在SiO膜300之基底中構成與SiO膜300之界面的界面層200d作用。
作為步驟B、C中之處理條件，例示 　　He氣體供給流量：10~5000sccm、較佳為100~1000sccm，例如150sccm 　　He氣體供給時間：0.2~60分鐘，較佳為0.5~10分鐘，例如1分鐘 　　高頻電力：100~5000W，較佳為500~3500W，例如1500W 　　處理溫度：室溫~1000℃，較佳為600~900℃，例如700℃ 　　處理壓力：1~250Pa，較佳為50~150Pa，例如100Pa。 　　另外，在本說明書中之「10~5000sccm」般之數值範圍之記載係指「10sccm以上5000sccm以下」。即使針對其他數值範圍也相同。
在步驟C中，使從由H、O、H2 O、C、N、P、S、F、Cl構成之群組中選擇出的至少一個雜質從SiO膜300中脫離，能夠藉由排氣管231排出。即是，能夠從SiO膜300中除去SiO膜300中所含的上述雜質。再者，由於He之反應種也到達至界面層200d，故在界面層200d不含上述雜質之情況，亦能夠使上述雜質從界面層200d脫離。改質後之SiO膜300’比起改質前之SiO膜300，成為含雜質量少的良質膜，改質後之界面層200d’比起改質前之界面層200d成為含雜質量等於或小於的良質層。
再者，藉由進行步驟C，能夠提高SiO膜300之膜密度，使該膜緻密化。依此，能夠將改質後之SiO膜300’之厚度減少成改質前之SiO膜300之厚度未滿的厚度。在以下之說明中，將改質前之SiO膜300之厚度設為T1，將改質後之SiO膜300’之厚度設為T1’。再者，將改質前之界面層之厚度設為T2，將改質後之界面層200d’之厚度設為T2。
如上述般，T1’小於T1，作為該些差的SiO膜之厚度的減少量標示為D1(=T1-T1’)。另外，在作為改質氣體，以單體使用He氣體之情況，改質前之界面層200d之厚度T2，和改質後之界面層200d’之厚度T2’幾乎不變化(T2≒T2’)。因此，改質後之SiO膜300’和改質後之界面層200d’的合計厚度(T1’+T2’)有較改質前之SiO膜300和改質前之界面層200d之合計厚度(T1+T2)薄的傾向(T1’+T2’＜T1+T2)。
(後淨化及大氣壓回復) 　　上述改質處理完成之後，停止對處理室201內供給He氣體，並且停止對共振線圈212供給高頻電力。而且，開啟閥253c對處理室201內供給N2 氣體，藉由排氣管231進行排氣。依此，處理室201內被淨化，殘留在處理室201內之氣體或反應副生成物從處理室201內被除去。之後，處理室201內之氛圍被置換成N2 氣體，處理室201內之壓力回復至常壓。
(晶圓搬出) 　　接著，使承載器217下降至特定的搬運位置，使晶圓200從承載器217上朝支持銷266上移載。之後，開啟閘閥244，使用無圖示之搬運機器人，將處理後之晶圓200搬出至處理室201外。藉由上述，結束與本實施型態有關之基板處理工程。
(3)本實施型態所產生的效果 　　若藉由本實施型態時，能獲得以下所示的一個或複數效果。
(a)藉由進行步驟C，能夠使SiO膜300中所含的上述雜質從膜中除去。再者，亦能夠使改質後之SiO膜300’較改質前之SiO膜300更緻密化。從該些結果，可以較改質前之SiO膜300之濕蝕刻耐性更提高改質後之SiO膜300’之濕蝕刻耐性。
(b)作為改質氣體，藉由使用難以在改質處理後之膜中殘留，並且包含具有惰性性質的稀有氣體的氣體，如本實施型態般，即使在不僅處理對象之SiO膜300連基底之界面層200d也同時改質之情況，亦能夠一面控制界面層200d之組成變化，一面在涵蓋SiO膜300之厚度方向全區域，確實地產生上述改質之效果。即是，在本實施型態中，因容許包含界面層200d而進行改質，故能夠改質SiO膜300之厚度方向全區域。因此，本實施型態係在處理對象之SiO膜300之厚度小，並且其膜密度小之情況下特別適合。
(c)尤其，作為改質氣體，由於以單體使用稀有氣體，即是使用不含氧化劑或氮化劑中之任一者的稀有氣體，故能夠一面防止進行步驟C所致的SiO膜300及界面層200d之各組成變化，一面在涵蓋SiO膜300之厚度方向全區域確實地產生上述改質之效果。依此，能夠將改質後之SiO膜300’和改質後之界面層200d’之合計厚度，抑制成改質前之SiO膜300和改質前之界面層200d之合計厚度以下之厚度。
(d)藉由將處理對象之SiO膜300之厚度設為例如10nm以下，較佳為7nm以下之特定厚度，能夠在涵蓋SiO膜300之厚度方向全區域確實獲得上述改質之效果。再者，不僅SiO膜300，直至構成與SiO膜300之界面的界面層200d，亦能夠產生上述改質之效果。
(e)藉由將處理對象之SiO膜300之膜密度設定為例如3.00g/cm3 以下，較佳為2.50g/cm3 以下的特定大小，能夠在SiO膜300之厚度方向全區域確實獲得上述改質之效果。再者，不僅SiO膜300，直至構成與SiO膜300之界面的界面層200d，亦能夠產生上述改質之效果。
(f)作為改質氣體，藉由使用原子半徑小，朝膜中之浸透性極高的He氣體，能夠在涵蓋SiO膜300之厚度方向全區域更確實地獲得上述改質之效果。再者，不僅SiO膜300，直至構成與SiO膜300之界面的界面層200d，亦能夠產生上述改質之效果。
(g)即使在使用He氣體以外之稀有氣體，例如Ar氣體、Ne氣體、Xe氣體等之稀有氣體等作為改質氣體之情況，亦同樣地獲得上述效果。但是，使用He氣體作為改質氣體比起使用He以外之稀有氣體，在元素之原子半徑小，能夠更確實地獲得上述效果之點上較佳。在使用He以外之稀有氣體作為改質氣體之情況，以設為組合該氣體和He氣體而予以使用為佳。即是，以改質氣體至少含有He氣體為佳。
(4)變形例 　　在本實施型態中之基板處理序列不限定於上述態樣，可以變更成以下所示之變形例。該些變形例可以任意組合。除非另有說明，否則可以將在各變形例之各步驟中之處理順序、處理條件設為與使用圖4(a)、圖4(b)說明的基板處理序列(以下，單稱為上述基板處理序列)之各步驟中之處理順序、處理條件相同。
(變形例1) 　　事先被形成在晶圓200上之改質對象之第1膜不限定於SiO膜，即使為包含Si及Si以外之元素的其他膜亦可。例如，第1膜即使為包含Si及N之膜，即是氮化矽膜(SiN膜)亦可，再者，即使為含Si、O及N之膜，即是氮化矽膜(SiON膜)亦可。再者，第1膜即使為由Si單體構成的Si膜亦可。即使在該些之情況，藉由作為改質氣體，使用包含He氣體，不含氧化劑及氮化劑中之任一者的氣體，能獲得與上述基板處理序列相同的效果。
(變形例2) 　　在改質對象之第1膜為SiO膜之情況，即使作為改質氣體，使用包含He氣體等之稀有氣體，且進一步包含氧化劑之氣體亦可。作為氧化劑，可以使用O2 氣體、一氧化二氮(N2 O)氣體、一氧化氮(NO)氣體、二氧化氮(NO2 )氣體、水蒸氣(H2 O)氣體、一氧化碳(CO)氣體、二氧化碳(CO2 )氣體等之含O氣體。以下，就以一例而言，針對使用O2 氣體作為氧化劑，使用包含He氣體和O2 氣體之混合氣體(He氣體和+O2 氣體)作為改質氣體之情況，使用圖5(a)、圖5(b)、圖6(a)、圖6(b)、圖7(a)、圖7(b)詳細說明。
在以下說明中，針對改質前之SiO膜，標示符號301，針對改質後之SiO膜標示符號301’，區別該些。再者，針對改質前後之界面層，與上述基板處理序列相同，標示符號200d、200d’，區別該些。再者，將改質前之SiO膜301之厚度設為T1，將改質後之SiO膜301’之厚度設為T1’。即使在本變形例中，雖然T1’小於T1，但將作為該些差的SiO膜之厚度的減少量標示為D1(=T1-T1’)。再者，將藉由改質導致組成變化之前的界面層200d之厚度設為T2，將藉由改質導致組成變化後的界面層200d’之厚度設為T2’。在本變形例中，雖然藉由界面層之組成之變化，使得T2’大於T2，但是將作為該些之差的界面層之厚度之增加量標示為D2(=T2’-T2)。
在本變形例之步驟B中，將作為改質氣體之He氣體+O2 氣體予以電漿化，分別生成He之反應種及O之反應種。具體而言，開啟閥253a、253b、243a，一面以MFC252a、252b分別進行流量控制，一面經由緩衝室237對處理室201內供給He氣體、O2 氣體。此時，藉由從高頻電源273對共振線圈212供給高頻電力，以電漿分別使He氣體、O2 氣體予以活性化，依此，分別生成He之反應種及O之反應種。O之反應種包含激起狀態之O2 分子(O2 * )、激起狀態之O原子(O* )及被離子化之O原子之中之至少一個。另外，作為以氧化劑作用之O之反應種，即使包含不成為激起狀態之O2 分子亦可。
藉由進行步驟B，包含He之反應種及O之反應種的改質氣體對晶圓200之表面被供給。該些反應種係朝被形成在晶圓200上之SiO膜301之內部深深地浸透，在涵蓋SiO膜301之厚度方向全體擴散至各角落。再者，該些反應種不僅擴散至SiO膜301中之全區域，也到達至SiO膜301之基底(晶圓200之表面)之中，構成與SiO膜301之界面的界面層200d。依此，能夠分別改質被形成在晶圓200之表面的SiO膜301，和SiO膜301之基底(晶圓200之表面)之中，構成與SiO膜301之界面的界面層200d(步驟C)。該改質處理之作用不僅SiO膜301之表面，也對在涵蓋SiO膜301之厚度方向之全體，再者，在SiO膜301之基底中構成與SiO膜301之界面的界面層200d作用。
在步驟C中，能夠從SiO膜301中除去從由H、H2 O、C、N、P、S、F、Cl構成之群組中選擇出的至少一個雜質。再者，能夠使SiO膜301緻密化。再者，由於He之反應種或O之反應種也到達至界面層200d，故在界面層200d不含上述雜質之情況，亦能夠使上述雜質從界面層200d脫離。改質後之SiO膜301’比起改質前之SiO膜301，成為含雜質量少的良質膜，再者，改質後之界面層200d’比起改質前之界面層200d成為含雜質量等於或小於的良質層。改質後之SiO膜301’成為較改質前之SiO膜301濕蝕刻耐性高的膜。
再者，在步驟C中，藉由改質氣體所含的O之反應種之作用，能夠使被形成在晶圓200上之SiO膜301氧化。其結果，能夠將改質後之SiO膜301’之組成朝接近於化學計量組成之氧化矽膜(SiO2 膜)之組成的方向控制。再者，在步驟C中，藉由改質氣體所含的O之反應種之作用，能夠使藉由Si單晶構成的界面層200d氧化。其結果，能夠在改質後之界面層200d’中添加O，使其組成變化成SiO。即是，能夠將作為Si層被構成的界面層200d改質成作為SiO層被構成的界面層200d’。另外，藉由該些之反應，改質後之SiO膜301’之厚度T1’有較改質前之SiO膜之厚度T1減少之傾向。再者，藉由改質導致組成變化後之界面層200d’之厚度T2’有較改質前之界面層之厚度T2增加之傾向。
在此，藉由適當調整步驟B、C中之處理條件，能夠自在地調整改質後之SiO膜301’和藉由改質導致組成變化後的界面層200d’的合計厚度。
例如，圖5(a)、圖5(b)所示般，在步驟C中，可以使改質後之SiO膜301’和藉由改質導致組成變化後的界面層200d’之合計厚度，較改質前之SiO膜301和藉由改質導致組成變化之前的界面層200d之合計厚度薄(T1’+T2’＜T1+T2)。即是，可以使改質所致的界面層之厚度的增加量D2小於改質所致的SiO膜之厚度的減少量D1。
再者，例如圖6(a)、圖6(b)所示般，在步驟C中，可以使改質後之SiO膜301’和藉由改質導致組成變化後的界面層200d’之合計厚度，與改質前之SiO膜301和藉由改質導致組成變化之前的界面層200d之合計厚度相等(T1’+T2’=T1+T2)。即是，可以使改質所致的界面層之厚度的增加量D2與改質所致的SiO膜之厚度的減少量D1一致。
再者，例如圖7(a)、圖7(b)所示般，在步驟C中，可以使改質後之SiO膜301’和藉由改質導致組成變化後的界面層200d’之合計厚度，較改質前之SiO膜301和藉由改質導致組成變化之前的界面層200d之合計厚度更厚(T1’+T2’＞T1+T2)。即是，可以使改質所致的界面層之厚度的增加量D2大於改質所致的SiO膜之厚度的減少量D1。
為了進行該些控制，若例如在步驟B、C中，調整供給至處理容器203內的改質氣體所含的He和O之比率即可。更具體而言，若例如調整供給至處理容器203內之O2 氣體的流量B對供給至處理容器203內之He氣體的流量A之比率(B/A)之大小即可。
例如，藉由增加步驟B、C中之B/A比率，能夠朝增大改質後之SiO膜301’和藉由改質導致組成變化後的界面層200d’的合計厚度的方向調整。即是，可以使改質後之晶圓200剖面之態樣從圖5(b)之態樣接近於圖6(b)和圖7(b)所示之態樣。
再者，例如，藉由減少步驟B、C中之B/A比率，能夠朝縮小改質後之SiO膜301’和藉由改質導致組成變化後的界面層200d’的合計厚度的方向調整。即是，可以使改質後之晶圓200剖面之態樣從圖7(b)之態樣接近於圖6(b)和圖5(b)所示之態樣。
作為步驟B、C中之處理條件，例示 　　He氣體供給流量：10~5000sccm、較佳為100~1000sccm，例如150sccm 　　O2 氣體供給流量：10~5000sccm，較佳為100~1000sccm，例如50sccm 　　He氣體+O2 氣體供給時間：0.5~60分鐘，較佳為0.5~10分鐘，例如1分鐘 　　其他處理條件與上述基板處理序列之步驟B、C中之處理條件相同。
(變形例3) 　　在改質對象之第1膜為SiN膜之情況，即使作為改質氣體，使用包含He氣體等之稀有氣體，且進一步包含氮化劑之氣體亦可。作為氮化劑，能夠使用例如N2 氣體或氨(NH3 )氣體等之含N氣體。以下，作為一例，針對使用N2 氣體作為氮化劑，使用包含He氣體和N2 氣體之混合氣體(He氣體+N2 氣體)之情況予以說明。
在本變形例之步驟B中，將作為改質氣體之He氣體+N2 氣體予以電漿化，分別生成He之反應種及N之反應種。具體而言，開啟閥253a、253c、243a，一面以MFC252a、252c分別進行流量控制，一面經由緩衝室237對處理室201內供給He氣體、N2 氣體。此時，藉由從高頻電源273對共振線圈212供給高頻電力，以電漿分別使He氣體、N2 氣體予以活性化，依此，分別生成He之反應種及N之反應種。N之反應種包含激起狀態之N2 分子(N2 * )、激起狀態之N原子(N* )及被離子化之N原子之中之至少一個。另外，作為以氮化劑作用之N之反應種，即使包含不成為激起狀態之N2 分子亦可。
藉由進行步驟B，包含He之反應種及N之反應種的改質氣體對晶圓200之表面被供給。該些反應種係朝被形成在晶圓200上之SiN膜之內部深深地浸透，在涵蓋SiN膜之厚度方向全體擴散至各角落。再者，該些反應種不僅擴散至SiN膜中之全區域，也到達至SiN膜之基底(晶圓200之表面)之中，構成與SiN膜之界面的界面層。依此，能夠分別改質被形成在晶圓200之表面的SiN膜，和SiN膜之基底(晶圓200之表面)之中，構成與SiN膜之界面的界面層(步驟C)。該改質處理之作用不僅SiN膜之表面，也對在涵蓋SiN膜之厚度方向之全體，再者，在SiN膜之基底中構成與SiN膜之界面的界面層作用。
即使在本變形例中，亦能獲得與變形例2相同之效果。
即是，在步驟C中，能夠從SiN膜中除去從由H、O、H2 O、C、P、S、F、Cl構成之群組中選擇出的至少一個雜質。依此，改質後之SiN膜比起改質前之SiN膜，成為含雜質量少的良質膜，再者，改質後之界面層比起改質前之界面層成為含雜質量等於或小於的良質層。改質後之SiN膜成為較改質前之SiN膜濕蝕刻耐性高的膜。
再者，在步驟C中，藉由改質氣體所含的N之反應種之作用，能夠使被形成在晶圓200上之SiN膜氮化。其結果，能夠將改質後之SiN膜之組成朝接近於化學計量組成之氮化矽膜(Si2 N3 膜)之組成的方向控制。再者，在步驟C中，藉由改質氣體所含之N之反應種的作用，亦能夠使藉由Si單晶構成的界面層氮化。其結果，能夠在改質後之界面層中添加N，使其組成變化成SiN。即是，能夠將作為Si層被構成的界面層改質成作為SiN層被構成的界面層。另外，藉由該些的反應，改質後之SiN膜之厚度有較改質前之SiN膜之厚度更減少之傾向。再者，藉由改質導致組成變化後的界面層之厚度有也較改質前之界面層之厚度增加的傾向。
在此，藉由適當調整步驟B、C中之處理條件，能夠自在地調整改質後之SiN膜和藉由改質導致組成變化後的界面層的合計厚度。
例如，在步驟C中，可以使改質後之SiN膜和藉由改質導致組成變化後之界面層的合計厚度，較改質前之SiN膜和藉由改質導致組成變化之前之界面層之合計厚度更薄。即是，可以使改質所致的界面層之厚度的增加量小於改質所致的SiN膜之厚度的減少量。
再者，例如，在步驟C中，可以使改質後之SiN膜和藉由改質導致組成變化後之界面層的合計厚度，與改質前之SiN膜和藉由改質導致組成變化之前之界面層之合計厚度相等。即是，可以使改質所致的界面層之厚度的增加量與改質所致的SiN膜之厚度的減少量一致。
再者，例如，在步驟C中，可以使改質後之SiN膜和藉由改質導致組成變化後之界面層的合計厚度，較改質前之SiN膜和藉由改質導致組成變化之前之界面層之合計厚度更厚。即是，可以使改質所致的界面層之厚度的增加量大於改質所致的SiN膜之厚度的減少量。
為了進行該些控制，若與變形例2相同，例如在步驟B、C中，調整供給至處理容器203內的改質氣體所含的He和N之比率即可。更具體而言，若例如調整供給至處理容器203內之N2 氣體的流量B對供給至處理容器203內之He氣體的流量A之比率(B/A)之大小即可。
例如，藉由增加步驟B、C中之B/A比率，能夠朝增大改質後之SiN膜和藉由改質導致組成變化後的界面層的合計厚度的方向調整。再者，例如，藉由減少步驟B、C中之B/A比率，能夠朝縮小改質後之SiN膜和藉由改質使組成變化後的界面層的合計厚度的方向調整。
作為步驟B、C中之處理條件，例示 　　He氣體供給流量：10~5000sccm、較佳為100~1000sccm，例如150sccm 　　N2 氣體供給流量：10~5000sccm、較佳為100~1000sccm，例如50sccm 　　He氣體+N2 氣體供給時間：0.2~60分鐘，較佳為0.5~10分鐘，例如1分鐘 　　其他處理條件與上述基板處理序列之步驟B、C中之處理條件相同。
(變形例4) 　　在改質對象之第1膜為SiON膜之情況，即使作為改質氣體，使用包含He氣體等之稀有氣體，且進一步包含氧化劑及氮化劑中之任一者，較佳為該雙方之氣體亦可。在本變形例之步驟B、C中之處理程序、處理條件可以設為與變形例2、3之步驟B、C中之處理順序、處理條件相同。即使在本變形例中，亦能獲得與變形例2、3相同之效果。
(其他實施型態) 　　以上，具體性地說明本揭示之實施型態。但是，本揭示不限定於上述實施型態，能夠在不脫離其主旨之範圍下進行各種變更。
例如，在上述實施型態中，雖然針對第1膜直接被形成在基板上之例，即是第1膜之基底為基板之表面之例(作為Si單晶的例)予以說明，但是本發明不限定於如此之態樣。例如，第1膜之基底即使為被形成在基板上之膜亦可。作為該膜，例示例如Si膜、SiO膜、SiN膜、SiON膜等。即使在如此之情況，藉由進行與上述實施型態相同之基板處理序列，亦能獲得與上述實施型態相同之效果。再者，在變形例2~4中，尤其以第1膜之基底非含有或實質上不含有改質氣體所含的He以外之元素(在變形例2中，相當於O，在變形例3中，相當於N)的膜為佳。例如，在變形例2中，例示Si膜或SiN膜等。在變形例3中，例示Si膜或SiO膜等。
再者，例如在上述實施型態中，雖然針對在處理容器內進行改質氣體之電漿化的例予以說明，但是本揭示不限定於如此之態樣。即是，即使在處理容器之外部進行改質氣體之電漿化，對被收容在處理容器內之基板供給包含生成的各種反應種之改質氣體亦可。即使在如此之情況，亦能獲得與上述實施型態相同之效果。
再者，例如在上述實施型態中，雖然針對在不同處理室內以ex-situ進行朝基板上之第1膜的形成處理，和使用電漿之第1膜之改質處理之例予以說明，但是即使在相同的處理室內連續地以in-situ進行該些亦可。即使在如此之情況，於改質處理之時，藉由進行與上述實施型態相同之基板處理序列，亦能獲得與上述實施型態相同之效果。
上述實施型態或變形例等可以適當組合使用。此時之處理順序、處理條件可以設為與上述實施型態之處理順序、處理條件相同。 [實施例]
作為實施例，使用CVD法在Si晶圓上形成SiO膜。溫度條件及SiO膜之膜厚或膜密度等之諸條件設為上述實施型態所記載之條件範圍內之特定條件。之後，使用圖1所示之基板處理裝置，藉由上述實施型態所示之基板處理序列，使用電漿對事先形成在Si晶圓上之SiO膜進行改質處理。作為改質氣體，使用He氣體+O2 氣體。處理條件設為上述實施型態所記載之處理條件範圍內之特定條件。於實施改質處理之後，測量改質後之SiO膜和藉由改質導致組成變化後之Si晶圓之界面層的合計厚度。再者，對改質後之SiO膜之表面供給氟化氫水溶液，測量膜之濕蝕刻(WER)。
作為比較例1，藉由與實施例相同之處理順序、處理條件，在Si晶圓上形成SiO膜。而且，不進行使用電漿之改質處理，測量被形成在Si晶圓上之SiO膜，和Si晶圓之界面層的合計厚度。再者，對不進行改質處理之SiO膜之表面，以與實施例1相同之處理條件，供給氟化氫水溶液，測量膜之WER。
作為比較例2，藉由與實施例相同之處理順序、處理條件，在Si晶圓上形成SiO膜，之後，使用圖1所示之基板處理裝置，使用O2 電漿對被形成在Si晶圓上之SiO膜進行改質處理。不使改質氣體含有He氣體。於實施改質處理之後，測量改質後之SiO膜和藉由改質導致組成變化後之Si晶圓之界面層的合計厚度。再者，對改質後之SiO膜之表面，以與實施例1相同之處理條件，供給氟化氫水溶液，測量膜之WER。
在圖8(a)表示SiO膜之蝕刻率之測量結果，在圖8(b)表示SiO膜和界面層之合計厚度的測量結果。圖8(a)之縱軸表示WER(Å/min)，橫軸依序表示比較例1、比較例2、實施例。圖8(b)之縱軸表示以比較例1之合計膜厚為基準之時的合計膜厚之大小，橫軸依序表示比較例2、實施例。
若藉由圖8(a)時，可知實施例之SiO膜之WER小於比較例1、2之SiO膜之WER。即是，可知藉由進行使用上述實施型態之基板處理順序列之改質處理，能夠將被形成在Si晶圓上之SiO膜改質成蝕刻耐性優良的良質膜。
若藉由圖8(b)時，可知在實施例中之合計膜厚比起在比較例1中之合計膜厚(實質上與SiO膜的膜厚相等)小。再者，可知在比較例2中之合計膜厚大於比較例1中之合計膜厚。即是，藉由進行上述實施型態之基板處理序列，能夠使改質後之SiO膜和藉由改質導致組成變化之界面層的合計厚度，不較改質前之SiO膜和藉由改質導致組成變化之前之界面層的合計厚度增加。
200:晶圓(基板)300:改質前之第1膜300’:改質後之第1膜200d:改質前之界面層200d’:改質後之界面層
圖1為以縱剖面圖表示在本揭示之一實施型態中適宜被使用的基板處理裝置100之概略構成圖，以縱剖面圖表示處理爐202部分的圖。 　　圖2係例示在本揭示之一實施型態中的電漿之產生原理的圖。 　　圖3為在本揭示之一實施型態中適宜被使用的基板處理裝置100之控制器221之概略構成圖，以方塊圖表示控制器221之控制系統的圖。 　　圖4(a)為例示改質處理前之晶圓200之剖面構成的圖，(b)為例示改質處理後之晶圓200之剖面構成的圖。 　　圖5(a)為例示改質處理前之晶圓200之剖面構成的圖，(b)為例示改質處理後之晶圓200之剖面構成的圖。 　　圖6(a)為例示改質處理前之晶圓200之剖面構成的圖，(b)為例示改質處理後之晶圓200之剖面構成的圖。 　　圖7(a)為例示改質處理前之晶圓200之剖面構成的圖，(b)為例示改質處理後之晶圓200之剖面構成的圖。 　　圖8(a)為表示被形成在基板上之膜之濕蝕刻耐性之測量結果的圖，(b)為表示被形成在基板上之膜的膜厚測量結果的圖。
200:晶圓(基板)
300:改質前之第1膜
300’:改質後之第1膜
200d:改質前之界面層
200d’:改質後之界面層

Claims (21)

  1. 一種半導體裝置之製造方法，具有： 　　(a)將具有基底，和含有被形成在上述基底上之矽的第1膜之基板搬入至處理容器內的工程； 　　(b)將含有氦之改質氣體予以電漿化，生成氦之反應種的工程；及 　　(c)對上述基板之表面供給包含氦之反應種的上述改質氣體，對上述第1膜和上述基底中構成與上述第1膜之界面的界面層分別進行改質的工程。
  2. 如請求項1所記載之半導體裝置之製造方法，其中 　　改質前之上述第1膜之厚度係能夠在涵蓋該膜之厚度方向全體使上述反應種擴散至該膜中，並且，經由該膜使上述反應種到達至上述界面層的厚度。
  3. 如請求項2所記載之半導體裝置之製造方法，其中 　　改質前之上述第1膜之厚度為10nm以下。
  4. 如請求項1或2所記載之半導體裝置之製造方法，其中 　　改質前之上述第1膜之膜密度係能夠在涵蓋該膜之厚度方向全體使上述反應種擴散至該膜中，並且，經由該膜使上述反應種到達至上述界面層的大小。
  5. 如請求項4所記載之半導體裝置之製造方法，其中 　　改質前之上述第1膜之膜密度為3.00g/cm3 以下。
  6. 如請求項1所記載之半導體裝置之製造方法，其中 　　在(c)中，使改質後之上述第1膜和藉由改質導致組成變化後之上述界面層的合計厚度，不較改質前之上述第1膜和藉由改質導致組成變化之前之上述界面層的合計厚度增加。
  7. 如請求項1所記載之半導體裝置之製造方法，其中 　　在(c)中，使藉由改質導致組成變化後的上述界面層之厚度對藉由改質導致組成變化之前的上述界面層之厚度的增大量，不會超過改質後之上述第1膜之厚度對改質前之上述第1膜之厚度的減少量。
  8. 如請求項1所記載之半導體裝置之製造方法，其中 　　上述第1膜為氧化矽膜， 　　作為上述改質氣體，使用包含氦氣，進一步包含氧化劑的氣體。
  9. 如請求項8所記載之半導體裝置之製造方法，其中 　　在(c)中，使上述第1膜氧化，使上述第1膜之組成接近於化學計量組成之氧化矽膜的組成。
  10. 如請求項8或9所記載之半導體裝置之製造方法，其中 　　改質前之上述界面層為矽層，在(c)中，使上述界面層改質成氧化矽層。
  11. 如請求項1所記載之半導體裝置之製造方法，其中 　　上述第1膜為氮化矽膜， 　　作為上述改質氣體，使用包含氦氣，進一步包含氮化劑的氣體。
  12. 如請求項11所記載之半導體裝置之製造方法，其中 　　在(c)中，使上述第1膜氮化，使上述第1膜之組成接近於化學計量組成之氮化矽膜的組成。
  13. 如請求項11或12所記載之半導體裝置之製造方法，其中 　　改質前之上述界面層為矽層，在(c)中，使上述界面層改質成氮化矽層。
  14. 如請求項1所記載之半導體裝置之製造方法，其中 　　在(c)中，使改質後之上述第1膜和藉由改質導致組成變化後之上述界面層的合計厚度，與改質前之上述第1膜和藉由改質導致組成變化之前之上述界面層的合計厚度相等。
  15. 如請求項1所記載之半導體裝置之製造方法，其中 　　在(c)中，使藉由改質使組成變化之上述界面層之厚度之增加量，與改質所致的上述第1膜之厚度的之減少量一致。
  16. 如請求項1所記載之半導體裝置之製造方法，其中 　　在(c)中，藉由朝上述處理容器內供給之上述氧化劑或上述氮化劑之流量B對朝上述處理容器內供給之氦氣之流量A的比率(B/A)，調整改質後之上述第1膜和藉由改質導致組成變化後之上述界面層的合計厚度。
  17. 如請求項16所記載之半導體裝置之製造方法，其中 　　藉由使(c)中之比率B/A增加，朝增大上述合計厚度的方向調整。
  18. 如請求項16所記載之半導體裝置之製造方法，其中 　　藉由使(c)中之比率B/A減少，朝縮小上述合計厚度的方向調整。
  19. 如請求項1所記載之半導體裝置之製造方法，其中 　　作為上述改質氣體，使用包含氦氣，不含氧化劑及氮化劑中之任一者的氣體。
  20. 一種基板處理裝置，具有： 　　處理容器，其係用以收容基板； 　　改質氣體供給系統，其係對上述處理容器內供給含有氦之改質氣體； 　　電漿生成部，其係在上述處理容器內使上述改質氣體予以電漿化；及 　　控制部，其係被構成以進行(a)將具有基底，和含有被形成在上述基底上之矽的第1膜之基板，搬入至上述處理容器內的處理；(b)將上述改質氣體供給至上述處理容器內而予以電漿化，生成氦之反應種的處理；及(c)對上述基板之表面供給包含氦之反應種之上述改質氣體，對上述第1膜，和上述基底中構成與上述第1膜之界面的界面層分別進行改質的處理之方式，控制上述改質氣體供給系統及上述電漿生成部。
  21. 一種電腦可讀取的記錄媒體，其記錄有藉由電腦使基板處理裝置實行下述步驟的程式： 　　(a)將具有基底，和含有被形成在上述基底上之矽的第1膜之基板搬入至基板處理裝置之處理容器內的步驟； 　　(b)將含有氦之改質氣體予以電漿化，生成氦之反應種的步驟；及 　　(c)對上述基板之表面供給包含氦之反應種的上述改質氣體，對上述第1膜和上述基底中構成與上述第1膜之界面的界面層分別進行改質的步驟。
TW108122897A 2018-09-21 2019-06-28 半導體裝置之製造方法、基板處理裝置及記錄媒體 TWI813714B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-177863 2018-09-21
JP2018177863A JP6903040B2 (ja) 2018-09-21 2018-09-21 半導体装置の製造方法、基板処理装置、およびプログラム

Publications (2)

Publication Number Publication Date
TW202013497A true TW202013497A (zh) 2020-04-01
TWI813714B TWI813714B (zh) 2023-09-01

Family

ID=69884686

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108122897A TWI813714B (zh) 2018-09-21 2019-06-28 半導體裝置之製造方法、基板處理裝置及記錄媒體

Country Status (6)

Country Link
US (1) US11081362B2 (zh)
JP (1) JP6903040B2 (zh)
KR (1) KR102226603B1 (zh)
CN (1) CN110942976B (zh)
SG (1) SG10201908412UA (zh)
TW (1) TWI813714B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20240044516A (ko) 2021-11-26 2024-04-04 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기판 처리 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2702430B2 (ja) * 1995-01-27 1998-01-21 日本電気株式会社 半導体装置の製造方法
US5968324A (en) * 1995-12-05 1999-10-19 Applied Materials, Inc. Method and apparatus for depositing antireflective coating
JP2004022902A (ja) * 2002-06-18 2004-01-22 Fujitsu Ltd 半導体装置の製造方法
JP2004175927A (ja) 2002-11-27 2004-06-24 Canon Inc 表面改質方法
JP2006216809A (ja) * 2005-02-04 2006-08-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2008053308A (ja) 2006-08-22 2008-03-06 Nec Electronics Corp 半導体装置の製造方法およびプラズマ処理装置
JP2009182000A (ja) * 2008-01-29 2009-08-13 Panasonic Corp 半導体装置およびその製造方法
JPWO2009099252A1 (ja) * 2008-02-08 2011-06-02 東京エレクトロン株式会社 絶縁膜のプラズマ改質処理方法
JP4636133B2 (ja) 2008-07-22 2011-02-23 東京エレクトロン株式会社 窒化チタン膜の改質方法及び改質装置
US9431237B2 (en) * 2009-04-20 2016-08-30 Applied Materials, Inc. Post treatment methods for oxide layers on semiconductor devices
TW201118929A (en) 2009-11-24 2011-06-01 Chunghwa Picture Tubes Ltd Method for forming crystalline silicon film
JP2011168881A (ja) 2010-01-25 2011-09-01 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
KR101129513B1 (ko) * 2010-04-28 2012-03-29 동국대학교 산학협력단 실리콘적층 사파이어 박막의 제조방법
JP5663384B2 (ja) * 2011-04-19 2015-02-04 三菱電機株式会社 絶縁膜の製造方法
TW201301403A (zh) * 2011-06-24 2013-01-01 United Microelectronics Corp Ｍｏｓ電晶體的製作方法、鰭式場效電晶體及其製作方法
KR101576637B1 (ko) * 2014-07-15 2015-12-10 주식회사 유진테크 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
US9214333B1 (en) * 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US10354860B2 (en) * 2015-01-29 2019-07-16 Versum Materials Us, Llc Method and precursors for manufacturing 3D devices
JP6607795B2 (ja) 2016-01-25 2019-11-20 東京エレクトロン株式会社 基板処理装置
US10529554B2 (en) * 2016-02-19 2020-01-07 Asm Ip Holding B.V. Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
US10062575B2 (en) * 2016-09-09 2018-08-28 Applied Materials, Inc. Poly directional etch by oxidation
US9847221B1 (en) * 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas

Also Published As

Publication number Publication date
JP2020053419A (ja) 2020-04-02
KR20200034605A (ko) 2020-03-31
SG10201908412UA (en) 2020-04-29
KR102226603B1 (ko) 2021-03-12
CN110942976B (zh) 2023-11-17
TWI813714B (zh) 2023-09-01
CN110942976A (zh) 2020-03-31
JP6903040B2 (ja) 2021-07-14
US11081362B2 (en) 2021-08-03
US20200098587A1 (en) 2020-03-26

Similar Documents

Publication Publication Date Title
US20140106573A1 (en) Substrate Processing Apparatus and Method of Manufacturing Semiconductor Device
KR101444765B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6285052B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
KR102516580B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102085199B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
TWI813714B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JPWO2016104292A1 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP7170890B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
TWI818238B (zh) 半導體裝置的製造方法，基板處理裝置及程式
JPWO2016046976A1 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP7393376B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP7117354B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TWI858363B (zh) 基板處理方法、半導體裝置之製造方法、程式及基板處理裝置
JP7530878B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7443312B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
CN117836917A (zh) 半导体器件的制造方法、衬底处理方法、衬底处理装置及程序