JPWO2016104292A1 - 半導体装置の製造方法、プログラム及び基板処理装置 - Google Patents

半導体装置の製造方法、プログラム及び基板処理装置 Download PDF

Info

Publication number
JPWO2016104292A1
JPWO2016104292A1 JP2016566157A JP2016566157A JPWO2016104292A1 JP WO2016104292 A1 JPWO2016104292 A1 JP WO2016104292A1 JP 2016566157 A JP2016566157 A JP 2016566157A JP 2016566157 A JP2016566157 A JP 2016566157A JP WO2016104292 A1 JPWO2016104292 A1 JP WO2016104292A1
Authority
JP
Japan
Prior art keywords
substrate
gas
coil
plasma
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016566157A
Other languages
English (en)
Other versions
JP6281964B2 (ja
Inventor
雅則 中山
雅則 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Publication of JPWO2016104292A1 publication Critical patent/JPWO2016104292A1/ja
Application granted granted Critical
Publication of JP6281964B2 publication Critical patent/JP6281964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

［課題］アスペクト比の高い構造の表面においても良好なステップカバレッジを有する膜の形成を実現する。［解決手段］基板載置台に基板を載置する工程と、基板処理室内に窒素含有ガスを供給する工程と、コイルに高周波電力を印加して、プラズマ生成空間において窒素含有ガスのプラズマ励起を開始する工程と、プラズマ励起によって発生した、窒素元素を含む活性種により基板の表面を窒化する工程と、を有し、基板表面を窒化する工程では、基板処理室内の圧力を１Ｐａ以上１００Ｐａ以下の範囲とする技術を提供する。

Description

本発明は、いわゆる誘導結合プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式でプラズマ化したガスを用いて基板を改質する技術に関する。
近年、フラッシュメモリ等の半導体装置は高集積化の傾向にある。それに伴い、パターンサイズが著しく微細化されている。これらのパターンを形成する際、製造工程の一工程として、基板に窒化処理や酸化処理等の所定の処理を行う工程が実施される場合がある。
特開２０１４−７５５７９号公報
上記パターンを形成する方法の一つとして、回路間に溝を形成し、その表面にライナー膜や配線を形成する工程が存在する。この溝は近年の微細化に伴い、高いアスペクト比を有する構造となってきている。
ライナー膜等を形成するに際しては、溝の上部側面、中部側面、下部側面、底部においても膜厚にばらつきが無い良好なステップカバレッジの膜を形成することが求められている。良好なステップカバレッジの膜とすることで、半導体デバイスの特性を溝間で均一とすることができ、それにより半導体デバイスの特性ばらつきを抑制することができるためである。
この高いアスペクト比の溝を処理するために、ガスを加熱して処理することや、ガスをプラズマ状態として処理することが試みられたが、良好なステップカバレッジを有する膜を形成することは困難であった。
本発明は、高いアスペクト比を有する構造の表面においても良好なステップカバレッジを有する窒化膜の形成を実現可能な技術を提供する。
本発明の一態様によれば、供給された窒素含有ガスがプラズマ励起されるプラズマ生成空間と、前記プラズマ生成空間に連通し基板処理時に基板が載置される基板処理空間と、を有する基板処理室と、前記プラズマ生成空間の外周に設けられ、コイルと前記コイルに接続されるインピーダンスマッチング回路により構成され、前記コイルと前記インピーダンスマッチング回路を合わせた電気長が印加される高周波電力の波長の整数倍の長さである誘導結合構造と、前記基板を前記コイルの下端より下の位置に載置するように構成された基板載置台と、を備えた基板処理装置を準備する工程と、前記基板載置台に前記基板を載置する工程と、前記基板処理室内に前記窒素含有ガスを供給する工程と、前記コイルに高周波電力を印加して、前記プラズマ生成空間において前記窒素含有ガスのプラズマ励起を開始する工程と、前記プラズマ励起によって発生した、窒素元素を含む活性種により前記基板の表面を窒化する工程と、を有し、前記基板表面を窒化する工程では、基板処理室内の圧力を１Ｐａ以上１００Ｐａ以下の範囲とする、半導体装置の製造方法が提供される。
本発明によれば、高いアスペクト比を有する構造の表面においても良好なステップカバレッジを有する窒化膜の形成が実現可能な技術が提供される。
本発明の実施形態に係る基板処理装置の断面図である。 本発明の実施形態に係る基板処理装置のプラズマ生成原理を説明する説明図である。 本発明の実施形態に係る制御部を説明する説明図である。 本発明の第一の実施形態に係る基板処理工程を示すフロー図である。 本発明の第一の実施形態に係る基板処理工程で処理される溝（トレンチ）が形成された基板の説明図である。 本発明の第一の実施形態に係る基板処理工程で処理された溝（トレンチ）を説明した説明図である。 窒化膜厚と膜の均一性の圧力依存の関係を説明する説明図である。 本発明の第一の実施形態に係る基板処理工程で処理される溝（トレンチ）が形成された基板の説明図である。
＜本発明の第一の実施形態＞
（１）基板処理装置の構成
本発明の第１実施形態に係る基板処理装置について、図１から図４を用いて以下に説明する。
（処理室）
処理装置１００は、ウエハ２００を誘導結合プラズマ（ＩＣＰ ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）方式のプラズマ処理を行う処理炉２０２を備えている。処理炉２０２には、処理室２０１を構成する処理容器２０３が設けられている。処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下側容器２１１とを備えている。上側容器２１０が下側容器２１１の上に被さることにより、処理室２０１が形成される。上側容器２１０は、例えば酸化アルミニウム（Ａｌ２Ｏ３）または石英（ＳｉＯ２）等の非金属材料で形成されており、下側容器２１１は、例えばアルミニウム（Ａｌ）で形成されている。
また、下側容器２１１の下部側壁には、ゲートバルブ２４４が設けられている。ゲートバルブ２４４は、開いているとき、搬送機構（図示せず）を用いて、搬入出口２４５を介して、処理室２０１内へウエハ２００を搬入できる。または、搬送機構（図示せず）を用いて、搬入出口２４５を介して、処理室２０１外へとウエハ２００を搬出することができるように構成されている。ゲートバルブ２４４は、閉まっているときには、処理室２０１内の気密性を保持する仕切弁となるように構成されている。
処理室２０１は、後述するように周囲に共振コイル２１２が設けられているプラズマ生成空間２０１ａと、プラズマ生成空間２０１ａに連通し、ウエハ２００が処理される基板処理空間２０１ｂを有する。プラズマ生成空間２０１ａはプラズマが生成される空間であって、処理室の内、共振コイル２１２の下端（一点鎖線）より上方の空間を言う。一方、基板処理空間２０１ｂは基板がプラズマで処理される空間であって、共振コイル２１２の下端より下方の空間を言う。
（サセプタ）
処理室２０１の底側中央には、ウエハ２００を載置する基板載置部としてのサセプタ２１７が配置されている。サセプタ２１７は例えば窒化アルミニウム（ＡｌＮ）、セラミックス、石英等の非金属材料から形成されており、ウエハ２００上に形成される膜等の金属汚染を低減することができるように構成されている。
サセプタ２１７の内部には、加熱機構としてのヒータ２１７ｂが一体的に埋め込まれている。ヒータ２１７ｂは、電力が供給されると、ウエハ２００表面を例えば２５℃から７００℃程度まで加熱することができるように構成されている。
サセプタ２１７は、下側容器２１１とは電気的に絶縁されている。サセプタ２１７内部にはインピーダンス調整電極２１７ｃが装備されている。インピーダンス調整電極２１７ｃは、インピーダンス調整部としてのインピーダンス可変機構２７５を介して接地されている。インピーダンス可変機構２７５はコイルや可変コンデンサから構成されており、コイルのインダクタンス及び抵抗並びに可変コンデンサの容量値を制御することにより、インピーダンスを約０Ωから処理室２０１の寄生インピーダンス値の範囲内で変化させることができるように構成されている。これによって、インピーダンス調整電極２１７ｃ及びサセプタ２１７を介して、ウエハ２００の電位（バイアス電圧）を制御できる。
サセプタ２１７には、サセプタを昇降させるサセプタ昇降機構２６８が設けられている。そしてサセプタ２１７には貫通孔２１７ａが設けられ、一方、下側容器２１１の底面にはウエハ突上げピン２６６が設けられている。貫通孔２１７ａとウエハ突上げピン２６６とは互いに対向する位置に、少なくとも各３箇所ずつ設けられている。サセプタ昇降機構２６８によりサセプタ２１７が下降させられたときには、ウエハ突上げピン２６６がサセプタ２１７とは非接触な状態で、貫通孔２１７ａを突き抜けるように構成されている。また、サセプタ昇降機構２６８は、サセプタ２１７に載置されたウエハ２００と共振コイル２１２の下端との距離が４０ｍｍ〜２００ｍｍの範囲となるように位置を調整可能である。
主に、サセプタ２１７及びヒータ２１７ｂ、電極２１７ｃにより、本実施形態に係る基板載置部が構成されている。
（ガス供給部）
処理室２０１の上方、つまり上側容器２１０の上部には、ガス供給ヘッド２３６が設けられている。ガス供給ヘッド２３６は、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９とを備え、反応ガス（処理ガスともいう）を処理室２０１内へ供給できるように構成されている。バッファ室２３７は、ガス導入口２３４より導入される反応ガスを分散する分散空間としての機能を持つ。
ガス導入口２３４には、窒素含有ガスとしての窒素（Ｎ２）ガスを供給する窒素含有ガス供給管２３２ａの下流端と、水素含有ガスとしての水素（Ｈ２）ガスを供給する水素含有ガス供給管２３２ｂの下流端と、不活性ガスとしてのアルゴン（Ａｒ）ガスを供給する不活性ガス供給管２３２ｃと、が合流するように接続されている。窒素含有ガス供給管２３２ａには、上流側から順に、Ｎ２ガス供給源２５０ａ、流量制御装置としてのマスフローコントローラ２５２ａ、開閉弁としてのバルブ２５３ａが設けられている。水素含有ガス供給管２３２ｂには、上流側から順に、Ｈ２ガス供給源２５０ｂ、流量制御装置としてのマスフローコントローラ２５２ｂ、開閉弁としてのバルブ２５３ｂが設けられている。不活性ガス供給管２３２ｃには、上流側から順に、Ａｒガス供給源２５０ｃ、流量制御装置としてのマスフローコントローラ２５２ｃ、開閉バルブとしての２５３ｃが設けられている。酸素含有ガス供給管２３２ａと水素含有ガス供給管２３２ｂと不活性ガス供給管２３２ｃとが合流した下流側には、バルブ２４３ａが設けられ、ガス導入口２３４の上流端に接続されている。バルブ２５３ａ、２５３ｂ、２５３ｃ、２４３ａを開閉させることによって、マスフローコントローラ２５２ａ、２５２ｂ、２５２ｃによりそれぞれのガスの流量を調整しつつ、ガス供給管２３２ａ、２３２ｂ、２３２ｃを介して、窒素含有ガス、水素ガス含有ガス、不活性ガス等の反応ガスを処理室２０１内へ供給し、基板の窒化処理を行うように構成されている。
なお、基板の酸化処理を行う場合には、窒素含有ガスに代えて、酸素含有ガスとしての酸素（Ｏ２）ガスを酸素含有ガス供給管２３２ａから供給するように構成する。また、不活性ガスとしては、Ａｒガスのほかにも、ヘリウム（Ｈｅ）ガス、ネオン（Ｎｅ）ガス等の希ガスを用いても良い。
主に、ガス供給ヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、窒素含有ガス供給管２３２ａ、水素含有ガス供給管２３２ｂ、不活性ガス供給管２３２ｃ、マスフローコントローラ２５２ａ，２５２ｂ，２５２ｃ、バルブ２５３ａ，２５３ｂ，２５３ｃ，２４３ａにより、本実施形態に係るガス供給部が構成されている。
また、ガス供給ヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、窒素含有ガス供給管２３２ａマスフローコントローラ２５２ａバルブ２５３ａ，２４３ａにより、本実施形態に係る窒素含有ガス供給系が構成されている。
さらに、ガス供給ヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、水素含有ガス供給管２３２ｂ、マスフローコントローラ２５２ｂ、バルブ２５３ｂ，２４３ａにより、本実施形態に係る水素ガス供給系が構成されている。
さらに、ガス供給ヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、不活性ガス供給管２３２ｃ、マスフローコントローラ２５２ｃ、バルブ２５３ｃ，２４３ａにより、本実施形態に係る不活性ガス供給系が構成されている。
尚、ガス供給部として、Ｎ２ガス供給源２５０ａ、Ｈ２ガス供給源２５０ｂ、Ａｒガス供給源２５０ｃを含めても良い。また、窒素含有ガス供給系としてＮ２ガス供給源２５０ａを含めても良い。また、水素含有ガス供給系としてＨ２ガス供給源２５０ｂを含めても良い。また、不活性ガス供給系としてＡｒガス供給源２５０ｃを含めても良い。
（排気部）
下側容器２１１の側壁には、処理室２０１内から反応ガスを排気するガス排気口２３５が設けられている。ガス排気口２３５には、ガス排気管２３１の上流端が接続されている。ガス排気管２３１には、上流側から順に圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）２４２、開閉弁としてのバルブ２４３ｂ、真空排気装置としての真空ポンプ２４６が設けられている。
主に、ガス排気口２３５、ガス排気管２３１、ＡＰＣ２４２、バルブ２４３ｂにより、本実施形態に係る排気部が構成されている。尚、真空ポンプ２４６を排気部に含めても良い。
（プラズマ生成部）
処理室２０１の外周部、すなわち上側容器２１０の側壁の外側には、処理室２０１を囲うように、第１の電極としての、螺旋状の共振コイル２１２が設けられている。共振コイル２１２には、ＲＦセンサ２７２、高周波電源２７３と周波数整合器２７４が接続される。
高周波電源２７３は、共振コイル２１２に高周波電力を供給するものである。ＲＦセンサ２７２は高周波電源２７３の出力側に設けられている。ＲＦセンサ２７２は、供給される高周波の進行波や反射波の情報をモニタするものである。周波数整合器２７４は、ＲＦセンサ２７２でモニタされた反射波の情報に基づいて、反射波が最小となるよう、高周波電源２７３を制御するものである。
共振コイル２１２は、所定の波長の定在波を形成するため、一定波長モードで共振するように巻径、巻回ピッチ、巻数が設定される。すなわち、共振コイル２１２の電気的長さは、高周波電源２７３から供給される電力の所定周波数における１波長の整数倍（１倍、２倍、…）に相当する長さに設定される。例えば、１３．５６ＭＨｚの場合、1波長の長さは約２２メートル、２７．１２ＭＨｚの場合、1波長の長さは約１１メートル、５４．２４ＭＨｚの場合、1波長の長さは約５．５メートルになる。共振コイル２１２は、絶縁性材料にて平板状に形成され且つベースプレートの上端面に鉛直に立設された複数のサポートによって支持される。
共振コイル２１２の両端は電気的に接地されるが、共振コイル２１２の少なくとも一端は、装置の最初の設置の際又は処理条件の変更の際に当該共振コイルの電気的長さを微調整するため、可動タップ２１３を介して接地される。図１中の符号２１４は他方の固定グランドを示す。さらに、装置の最初の設置の際又は処理条件の変更の際に共振コイル２１２のインピーダンスを微調整するため、共振コイル２１２の接地された両端の間には、可動タップ２１５によって給電部が構成される。
すなわち、共振コイル２１２は、電気的に接地されたグランド部を両端に備え且つ高周波電源２７３から電力供給される給電部を各グランド部の間に備えている。しかも、少なくとも一方のグランド部は、位置調整可能な可変式グランド部とされ、そして、給電部は、位置調整可能な可変式給電部とされる。共振コイル２１２が可変式グランド部及び可変式給電部を備えている場合には、後述するように、処理室２０１の共振周波数及び負荷インピーダンスを調整するにあたり、より一層簡便に調整することができる。プラズマの生成原理については後述する。
高周波電源２７３の出力側にはＲＦセンサ２７２が設置され、進行波、反射波等をモニタしている。ＲＦセンサ２７２によってモニタされた反射波電力は、周波数整合器２７４に入力される。周波数整合器２７４は、反射波が最小となるよう周波数を制御する。
主に、共振コイル２１２、ＲＦセンサ２７２、周波数整合器２７４により、本実施形態に係るプラズマ生成部が構成されている。尚、プラズマ生成部として高周波電源２７３を含めても良い。
ここで、本実施形態に係る装置のプラズマ生成原理および生成されるプラズマの性質について図２を用いて説明する。
共振コイル２１２は、所定の波長の定在波を形成するため、全波長モードで共振する様に巻径、巻回ピッチ、巻数が設定される。すなわち、共振コイル２１２の電気的長さは、高周波電源２７３から与えられる電力の所定周波数における１波長の整数倍（１倍，２倍，…）に設定される。
具体的には、印加する電力や発生させる磁界強度または適用する装置の外形などを勘案し、共振コイル２１２は、例えば、８００ｋＨｚから５０ＭＨｚ、０．５ＫＷから５ＫＷの高周波電力によって０．０１ガウスから１０ガウス程度の磁場を発生し得る様に、５０ｍｍ２から３００ｍｍ２の有効断面積であって且つ２００ｍｍから５００ｍｍのコイル直径とされ、プラズマ生成空間２０１ａを形成する部屋の外周側に２から６０回程度巻回される。なお、共振コイル２１２を構成する素材としては、銅パイプ、銅の薄板、アルミニウムパイプ、アルミニウム薄板、ポリマーベルトに銅またはアルミニウムを蒸着した素材などが使用される。
また、共振コイル２１２の一端または両端は、当該共振コイルの電気的長さを設置の際に微調整し、共振特性を高周波電源２７３と略等しくするため、通常は可動タップを介して接地される。更に、位相及び逆位相電流が共振コイル２１２の電気的中点に関して対称に流れる様に、共振コイル２１２の一端（若しくは他端または両端）には、コイル及びシールドから成る波形調整回路が挿入される。波形調整回路は、共振コイル２１２の端部を電気的に非接続状態とするか又は電気的に等価の状態に設定することにより開路に構成する。また、共振コイル２１２の端部は、チョーク直列抵抗によって非接地とし、固定基準電位に直流接続されてもよい。
遮蔽板２２３は、共振コイル２１２の外側の電界を遮蔽すると共に、共振回路を構成するのに必要な容量成分（Ｃ成分）を共振コイル２１２との間に形成するために設けられる。遮蔽板２２３は、一般的には、アルミニウム合金、銅または銅合金などの導電性材料を使用して円筒状に構成される。遮蔽板２２３は、共振コイル２１２の外周から、例えば５〜１５０ｍｍ程度隔てて配置される。そして、通常、遮蔽板２２３は共振コイル２１２の両端と電位が等しくなる様に接地されるが、共振コイル２１２の共振周波数を正確に設定するため、遮蔽板２２３の一端または両端は、タップ位置を調整可能とする。あるいは、共振周波数を正確に設定するために、共振コイル２１２と遮蔽板２２３の間にトリミングキャパシタンスを挿入しても良い。
高周波電源２７３は、発振周波数および出力を規定するための高周波発振回路およびプリアンプを含む電源制御手段（コントロール回路）と、所定の出力に増幅するための増幅器（出力回路）とを備えている。電源制御手段は、操作パネルを通じて予め設定された周波数および電力に関する出力条件に基づいて増幅器を制御し、増幅器は、上記の共振コイル２１２に伝送線路を介して一定の高周波電力を供給する。
ところで、共振コイル２１２によって構成されるプラズマ発生回路はＲＬＣの並列共振回路で構成される。高周波電源２７３の波長と共振コイル２１２の電気的長さが同じ場合、共振コイル２１２の共振条件は、共振コイル２１２の容量成分や誘導成分によって作り出されるリアクタンス成分が相殺され、純抵抗になることである。しかしながら、上記プラズマ発生回路においては、プラズマを発生させた場合、共振コイル２１２の電圧部とプラズマとの間の容量結合、プラズマ生成空間２０１ａとプラズマの間の誘導結合の変動や、プラズマの励起状態により、実際の共振周波数が僅かながら変動する。
そこで、本実施形態においては、プラズマ発生時の共振コイル２１２における共振のずれを電源側で補償するため、周波数整合器２７４は、プラズマが発生した際の共振コイル２１２からの反射波電力を検出して出力を補完する機能を有する。斯かる構成により、本発明の共振装置では、共振コイル２１２において一層正確に定在波を形成でき、容量結合の極めて少ないプラズマを発生させ得る。
すなわち、上記の周波数整合器２７４は、プラズマが発生した際の前記の共振コイル２１２からの反射波電力を検出し、反射波電力が最小となる様に前記の所定周波数を増加または減少させる。具体的には、周波数整合器２７４には、予め設定された発振周波数を補正する周波数制御回路が構成される。また、増幅器の出力側には、伝送線路における反射波電力を検出し、その電圧信号を周波数制御回路にフィードバックするＲＦセンサ２７２が介装される。
周波数制御回路は、反射波パワーメータからの電圧信号が入力され且つ当該電圧信号を周波数信号にデジタル変換するＡ／Ｄコンバータ、変換された反射波に相当する周波数信号の値と予め設定記憶された発振周波数の値とを加減算処理する演算処理回路、加減算処理して得られた周波数の値を電圧信号にアナログ変換するＤ／Ａコンバータ、および、Ｄ／Ａコンバータからの印加電圧に応じて発振する電圧制御発振器によって構成される。従って、周波数制御回路は、プラズマ点灯前は共振コイル２１２の無負荷共振周波数で発振し、プラズマ点灯後は反射電力が最小となる様に前記所定周波数を増加または減少させた周波数を発振し、結果的には、伝送線路における反射波がゼロとなる様に周波数信号を増幅器に与える。
本実施形態においては、プラズマ生成空間２０１ａの内部を所定の範囲内の圧力まで減圧した後、前記の真空度を維持しつつプラズマ生成空間２０１ａにプラズマ用ガス（本実施形態において窒化処理を行う場合には窒素含有ガス、酸化処理を行う場合には酸素含有ガス）を供給する。そして、高周波電源２７３から共振コイル２１２に例えば２７．１２ＭＨｚの高周波電力を供給すると、プラズマ生成空間２０１ａの内部に誘導電界が生じ、その結果、供給されたガスがプラズマ生成空間２０１ａにおいてプラズマ状態となる。
本発明の共振装置においては、プラズマ発生時およびプラズマ生成条件の変動時の共振コイル２１２の共振点のずれに応じて、正確に共振する周波数の高周波を出力するため、共振コイル２１２で一層正確に定在波を形成できる。すなわち、図２に示す様に、共振コイル２１２においては、プラズマを含む当該共振器の実際の共振周波数の送電により、位相電圧と逆位相電圧が常に相殺される状態の定在波が形成され、コイルの電気的中点（電圧がゼロのノード）に最も高い位相電流が生起される。従って、上記の電気的中点において励起された誘導プラズマは、処理室壁や基板載置台との容量結合が殆どなく、プラズマ生成空間２０１ａ中には、電気的ポテンシャルの極めて低いドーナツ状のプラズマを形成できる。
（制御部）
図３に示すように、制御部としてのコントローラ２２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄを備えたコンピュータとして構成されている。ＲＡＭ２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄは、内部バス２２１ｅを介して、ＣＰＵ２２１ａとデータ交換可能なように構成されている。コントローラ２２１には、入出力装置２２５として、例えばタッチパネル、マウス、キーボード、操作端末等が接続されていてもよい。また、コントローラ２２１には、表示部として、例えばディスプレイ等が接続されていてもよい。
記憶装置２２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＣＤ−ＲＯＭ等で構成されている。記憶装置２２１ｃ内には、基板処理装置１００の動作を制御する制御プログラムや、基板処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ２２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単にプログラムともいう。なお、本明細書においてプログラムという言葉を用いた場合は、プロセスレシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、その両方を含む場合がある。また、ＲＡＭ２２１ｂは、ＣＰＵ２２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート２２１ｄは、上述のマスフローコントローラ２５２ａ〜２５２ｃ、バルブ２５３ａ〜２５３ｃ、２４３ａ、２４３ｂ、ゲートバルブ２４４、ＡＰＣバルブ２４２、真空ポンプ２４６、ヒータ２１７ｂ、ＲＦセンサ２７２、高周波電源２７３、周波数整合器２７４、サセプタ昇降機構２６８、インピーダンス可変機構２７５等に接続されている。
ＣＰＵ２２１ａは、記憶装置２２１ｃから制御プログラムを読み出して実行すると共に、入出力装置２２５からの操作コマンドの入力等に応じて記憶装置２２１ｃからプロセスレシピを読み出すように構成されている。そして、図1に示すように、ＣＰＵ２２１ａは、読み出したプロセスレシピの内容に沿うように、Ｉ／Ｏポート２２１ｄ及び信号線Ａを通じてＡＰＣバルブ２４２の開度調整動作、バルブ２４３ｂの開閉動作、及び真空ポンプ２４６の起動・停止を、信号線Ｂを通じてサセプタ昇降機構２６８の昇降動作を、信号線Ｃを通じて温度センサに基づくヒータ２１７ｂへの供給電力量調整動作（温度調整動作）やインピーダンス可変機構２７５によるインピーダンス値調整動作を、信号線Ｄを通じてゲートバルブ２４４の開閉動作を、信号線Ｅを通じてＲＦセンサ２７２、周波数整合器２７４及び高周波電源２７３の動作を、信号線Ｆを通じてマスフローコントローラ２５２ａ〜２５２ｃによる各種ガスの流量調整動作、及びバルブ２５３ａ〜２５３ｃ、２４３ａの開閉動作を、それぞれ制御するように構成されている。
コントローラ２２１は、外部記憶装置（例えば、磁気テープ、フレキシブルディスクやハードディスク等の磁気ディスク、ＣＤやＤＶＤ等の光ディスク、ＭＯなどの光磁気ディスク、ＵＳＢメモリやメモリカード等の半導体メモリ）２２６に格納された上述のプログラムをコンピュータにインストールすることにより構成することができる。記憶装置２２１ｃや外部記憶装置２２６は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に記録媒体ともいう。本明細書において、記録媒体という言葉を用いた場合は、記憶装置２２１ｃ単体のみを含む場合、外部記憶装置２２６単体のみを含む場合、または、その両方を含む場合が有る。なお、コンピュータへのプログラムの提供は、外部記憶装置２２６を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
（２）基板処理工程
次に、本実施形態に係る基板処理工程について、主に図４を用いて説明する。本実施形態に係る基板処理工程は、例えばフラッシュメモリ等の半導体デバイスの製造工程の一工程として、上述の処理装置１００により実施される。なお以下の説明において、処理装置１００を構成する各部の動作は、コントローラ２２１により制御される。
本実施形態に係る基板処理工程で処理されるウエハ２００は表面にシリコン層を有しており、例えば図５に示すように、アスペクト比の高い凹凸部（溝）を有するトレンチ３０１が予め形成されている。ここで、本実施形態における高いアスペクト比（トレンチの幅に対する深さの比）とは１０倍以上、少なくとも２倍以上であることをいう。トレンチ３０１は、例えばウエハ２００上に所定のパターンを施したマスク層３０２を形成し、ウエハ２００表面を所定深さまでエッチングすることで形成される。
本実施形態においては、トレンチ３０１の内壁のシリコン層に対して窒化処理（窒化膜形成または窒素ドーズ）を行う。その際、トレンチの側部３０１ｂの上部と下部（底部側の側壁部）の窒化膜の厚さの差を小さくするように、又は、トレンチ３０１の底部３０１ａとトレンチの側部３０１ｂの窒化膜の厚さの比率であるステップカバレッジを良好にするように（つまり左記比率を小さくするように）、処理装置を制御するものである。以下、図４のフローチャートを用いて、当該窒化処理の工程について詳述する。
（基板搬入工程Ｓ１１０）
まずは、上記のウエハ２００を処理室２０１内に搬入する。具体的には、サセプタ昇降機構２６８がウエハ２００の搬送位置までサセプタ２１７を下降させて、サセプタ２１７の貫通孔２１７ａにウエハ突上げピン２６６を貫通させる。その結果、ウエハ突き上げピン２６６が、サセプタ２１７表面よりも所定の高さ分だけ突出した状態となる。
続いて、ゲートバルブ２４４を開き、図中省略の搬送機構を用いて処理室２０１に隣接する真空搬送室（図示せず）から処理室２０１内にウエハ２００を搬入する。搬入されたウエハ２００は、サセプタ２１７の表面から突出したウエハ突上げピン２６６上に水平姿勢で支持される。処理室２０１内にウエハ２００を搬入したら、搬送機構を処理室２０１外へ退避させ、ゲートバルブ２４４を閉じて処理室２０１内を密閉する。続いて、サセプタ昇降機構２６８が、共振コイル２１２の下端２０３ａと搬入出口２４５の上端２４５ａの間の所定の位置となるよう、サセプタ２１７を上昇させる。その結果、ウエハ２００はサセプタ２１７の上面に支持される。また、サセプタ２１７に載置されたウエハ２００と共振コイル２１２の下端との距離は、例えば４０ｍｍ〜２００ｍｍの範囲の所定の距離となるように位置を調整することにより、窒化膜の膜厚や、パーティクル発生量を調整することができる。なお、基板搬入工程Ｓ１１０は、処理室２０１内を不活性ガス等でパージしながら行ってもよい。
（昇温・真空排気工程Ｓ１２０）
続いて、処理室２０１内に搬入されたウエハ２００の昇温を行う。ヒータ２１７ｂは予め加熱されており、ヒータ２１７ｂが埋め込まれたサセプタ２１７上に、搬入されたウエハ２００を保持することで、例えば１００℃以上、望ましくは６５０℃以上９００℃以下の所定値にウエハ２００を加熱する。１００℃未満では成膜レートが維持できない可能性がある。また、良質な窒化膜を形成するためには、６５０℃以上９００℃以下の高温で窒化処理を行うことが望ましい。ここでは、ウエハ２００の温度が７００℃となるよう加熱する。また、ウエハ２００の昇温を行う間、真空ポンプ２４６によりガス排気管２３１を介して処理室２０１内を真空排気し、処理室２０１内の圧力を１Ｐａ以上５００Ｐａ以下の範囲内の所定値とする。例えば２００Ｐａに調整される。真空ポンプ２４６は、少なくとも後述の基板搬出工程Ｓ１６０が終了するまで作動させておく。
（反応ガス供給工程Ｓ１３０）
次に、反応ガスとしてのＮ２ガスの供給を開始する。具体的には、バルブ２５３ａを開け、マスフローコントローラ２５２ａにて流量制御しながら、バッファ室２３７を介して処理室２０１内へのＮ２ガスの供給を開始する。このとき、Ｎ２ガスの流量を、例えば１００ｓｃｃｍ以上１０００ｓｃｃｍ以下の範囲内の所定値、より好ましくは２００ｓｃｃｍとする。また、処理室２０１内の圧力が、例えば１Ｐａ以上１００Ｐａ以下の範囲内、好ましくは３Ｐａ以上１０Ｐａ以下の所定圧力となるように、ＡＰＣ２４２の開度を調整して処理室２０１内を排気する。本実施形態では特に５Ｐａとなるように調整する。このように、処理室２０１内を適度に排気しつつ、後述のプラズマ処理工程Ｓ１４０の終了時までＮ２ガスの供給を継続する。
（プラズマ処理工程Ｓ１４０）
処理室２０１内の圧力が安定したら、共振コイル２１２に対して、高周波電源２７３から高周波電力の印加を開始する。本実施形態では、２７．１２ＭＨｚの高周波電力を、例えば５．０ｋＷ以下、好ましくは３．５ｋＷ以下、より好ましくは２．０ｋＷの電力で供給する。本実施形態では、特に１．０ｋＷの電力で供給する。
これにより、プラズマ生成空間２０１ａ内に高周波電界が形成され、係る電界で、プラズマ生成空間の共振コイル２１２の電気的中点に相当する高さ位置にドーナツ状の誘導プラズマが励起される。プラズマ状のＮ２ガスは解離し、窒素元素（Ｎ）を含むラジカル（窒素ラジカル）やイオン（窒素イオン）等の窒素活性種又は反応種が生成される。
前述したように、位相電圧と逆位相電圧が常に相殺される状態の定在波が形成され、コイルの電気的中点（電圧がゼロのノード）に最も高い位相電流が生起される。従って、上記の電気的中点において励起された誘導プラズマは、処理室壁や基板載置台との容量結合が殆どなく、プラズマ生成空間２０１ａ中には、電気的ポテンシャルの極めて低いドーナツ状のプラズマを形成できる。
さらに、上述の様に、高周波電源２７３に付設された電源制御手段がプラズマの容量結合や誘導結合の変動による共振コイル２１２における共振点のずれを補償し、一層正確に定在波を形成すため、容量結合が殆どなく、より確実に電気的ポテンシャルの極めて低いプラズマをプラズマ生成空間中に形成できる。
電気的ポテンシャルが極めて低いプラズマが生成されることから、プラズマ生成空間２０１ａの壁や、基板載置台上にシースが発生を防ぐことができる。したがって、プラズマ中のイオンは加速されない。
基板処理空間２０１ｂで基板載置台２１７上に保持されているウエハ２００には、プラズマ生成空間２０１ａで生成された窒素活性種や反応種（例えば窒素ラジカルや、加速されない状態のイオン）が溝３０１内に均一に供給される。供給されたラジカルやイオンは側壁３０１ａ及び３０１ｂと均一に反応し、シリコン層をステップカバレッジの良好なシリコン窒化膜に改質する。更には、加速されたイオンによるイオンアタックの発生を防止できるので、イオンによるウエハダメージを抑制することができる。
また、イオンの加速が防止されるため、プラズマ生成空間２０１ａの周壁に対するスパッタリング作用がなく、プラズマ生成空間２０１ａの周壁に損傷を与えることもない。その結果、装置の寿命を向上させることが出来、しかも、プラズマ生成空間２０１ａ等の部材成分がプラズマ中に混入してウエハを汚染するという不具合も防止し得る。
また、高周波電源２７３に付設された電源制御手段が共振コイル２１２で発生するインピーダンスの不整合による反射波電力を高周波電源２７３側で補償し、実効負荷電力の低下を補完するため、共振コイル２１２に対して常に初期のレベルの高周波電力を確実に供給でき、プラズマを安定させることが出来る。従って、基板処理空間で保持されたウエハを一定のレートで且つ均一に処理できる。
その後、所定の処理時間、例えば１０秒から３００秒が経過したら、高周波電源２７３からの電力の出力を停止して、処理室２０１内におけるプラズマ放電を停止する。また、バルブ２５３ａを閉めて、Ｎ２ガスの処理室２０１内への供給を停止する。以上により、プラズマ処理工程Ｓ１４０が終了する。
このようにすることで、トレンチ３０１の底部３０１ａに形成される窒化膜の厚さと、側部３０１ｂに形成される窒化膜の厚さを近づけることが可能となる。即ち、ステップカバレッジの良好な膜を形成することができる。
（真空排気工程Ｓ１５０）
所定の処理時間が経過してＮ２ガスの供給を停止したら、ガス排気管２３１を用いて処理室２０１内を真空排気する。これにより、処理室２０１内のＮ２ガスや、Ｎ２ガスが反応した排ガス等を処理室２０１外へと排気する。その後、ＡＰＣ２４２の開度を調整し、処理室２０１内の圧力を処理室２０１に隣接する真空搬送室（ウエハ２００の搬出先。図示せず）と同じ圧力（例えば１００Ｐａ）に調整する。
（基板搬出工程Ｓ１６０）
処理室２０１内が所定の圧力となったら、サセプタ２１７をウエハ２００の搬送位置まで下降させ、ウエハ突上げピン２６６上にウエハ２００を支持させる。そして、ゲートバルブ２４４を開き、図中省略の搬送機構を用いてウエハ２００を処理室２０１外へ搬出する。このとき、処理室２０１内を不活性ガス等でパージしながらウエハ２００の搬出を行ってもよい。以上により、本実施形態に係る基板処理工程を終了する。
図６は、本発明の実施形態に係る基板処理工程で、シリコン層を有するトレンチに窒化膜を形成した例を示す図である。左図（Ｏｖｅｒｖｉｅｗ）は、深さｄが２．０μｍ、幅Ｗが０．２μｍのトレンチを拡大した図である。右図は、本発明の実施形態で窒化処理した際のトレンチのＵｐｐｅｒ、Ｍｉｄｄｌｅ、Ｌｏｗｅｒ、Ｃｏｎｎｅｒ、Ｂｏｔｔｏｍを拡大した図である。右図における数値は、窒化処理で形成された膜の膜厚を表示している。
右図に記載のように、本発明によって形成された窒化膜は、Ｕｐｐｅｒが１．８ｎｍ、Ｍｉｄｄｌｅが１．８ｎｍ、Ｌｏｗｅｒが１．７ｎｍ、Ｃｏｒｎｅｒが１．８ｎｍ、Ｂｏｔｔｏｍが１．８ｎｍの膜厚であることがわかる。これは、ほぼ均一なステップカバレッジ特性を示している。これによって、半導体デバイスの特性が均一化し、性能のバラつきを低減することが可能となる。
図７に、本実施形態により窒化処理を行った時のシリコン基板上での膜厚と面内均一性の値をエリプソメーターで測定した結果を示す。測定結果が示す通り、本実施形態による窒化処理においては、反応ガス（Ｎ２ガス）雰囲気下である処理室内の圧力が１〜１００Ｐａの範囲となる圧力領域において、シリコン基板上に２．０ｎｍ以上の窒化膜を均一性良く成膜できることが確認できる。なお、処理室内の圧力が１Ｐａ未満の圧力領域では成膜レートが急速に低下し、実用的な窒化膜厚（例えば２．０ｎｍ）を実現することができない。また、処理室内の圧力が１００Ｐａを超える圧力領域では、圧力の増大と共に窒化膜の面内均一性の悪化が顕著であり、従来技術に比べて良好な面内均一性（均一性１０％以下）を維持することができない。 また本実施形態では、特に３〜１０Ｐａの範囲において、高い成膜レートと良好な膜厚均一性と実現することができることを確認した。３〜１０Ｐａの圧力領域では、良好な面内均一性を満たすとともに、成膜レートを最大になるため、窒化処理を行う際、特に好適である。
処理室内の圧力が１〜１００Ｐａのような低圧力の条件下で窒化処理等の改質処理を行う場合に、このような高い成膜レートと良好な膜厚均一性を示すことは改質処理の一般的な傾向ではなく、本発明の実施形態のように構成された共振コイル２１２を用いてプラズマ処理を行う場合特有のものである。発明者は本発明の実施形態におけるこのような顕著な傾向を、実験により見出した。従って、本発明の実施形態では、窒化処理時の処理室内の圧力（プロセス圧力）を、圧力が低下するのに伴って成膜レートと膜厚均一性が向上する範囲、より好ましくは、１〜１００Ｐａの範囲、更に好ましくは３〜１０Ｐａの範囲として窒化処理を行う。
なお、前記した実施形態では、窒素（Ｎ２）ガスを用いて窒化処理を行う例について記したが、窒素含有ガスとしてアンモニア（ＮＨ３）ガス、又はＮ２ガスとＮＨ３ガスの混合ガスを使用することもできる。更にこれらのガスに、水素（Ｈ２）ガスや不活性ガスとしての希ガス（Ａｒ、Ｈｅ、Ｎｅ等）を添加した混合ガスを用いることもできる。Ｈ２ガスを添加した混合ガスを用いる場合、一例として、供給するガスの全流量や処理室２０１内の圧力はＮ２ガス単独の場合と同じとし、Ｎ２ガスとＨ２ガスの流量を１：１となるように供給する。
また、上述の実施形態においては、トレンチ３０１の内壁のシリコン層に対して窒化処理を行う例について説明したが、ウエハ２００上に形成されたゲート絶縁膜や金属膜等種々の膜を処理対象とすることもできる。また、窒化処理されるシリコン層は、単結晶シリコンやポリシリコン、アモルファスシリコン等種々のシリコンでもよい。さらに、シリコン層以外にも、他のシリコン含有膜や金属含有膜、Ｈｉｇｈ−ｋ膜の窒化処理を行うこともできる。
（３）本実施形態に係る効果
本実施形態によれば、以下に示す１つまたは複数の効果を奏する。
（ａ） 本実施形態のように構成された共振コイルを用いて、低圧力条件下で処理ガスのプラズマを生成し、当該プラズマで基板表面を処理することにより、高アスペクト比を有する基板表面に対しても良好なステップカバレッジを有する窒化膜を形成することができる。
（ｂ） 特に、本実施形態のように構成されたＩＣＰ方式の基板処理装置を用いて、プラズマ生成及び基板処理時のプロセス圧力を１Ｐａ以上１００Ｐａ以下、より好ましくは３Ｐａ以上１０Ｐａ以下の範囲とすることで、高い成膜レートと良好なステップカバレッジを実現することができる。単に処理室内圧力を低くすることによって本効果が得られるものではなく、本実施形態のように構成されたＩＣＰ方式の基板処理装置を用いた場合に顕著である。
（ｃ） 基板処理空間２０１ｂで基板載置台２１７上に保持されているウエハ２００には、窒素ラジカルと加速されない状態のイオンが溝３０１内にゆるやかに且つ均一に供給される。供給されたラジカル及びイオンは側壁３０１ａ及び３０１ｂと均一に反応し、シリコン層をステップカバレッジの高いシリコン窒化膜に改質する。更には、加速によるイオンアタックを防止できるので、イオンによるウエハダメージを抑制することができる。
（ｄ） イオンの加速が防止されるため、プラズマ生成空間の周壁に対するスパッタリング作用がなく、プラズマ生成空間の周壁に損傷を与えることもない。その結果、装置の寿命を向上させることが出来、しかも、プラズマ生成空間等の部材成分がプラズマ中に混入してウエハを汚染するという不具合も防止し得る。
（ｅ） 高周波電源２７３に付設された周波数整合器等の電源制御手段が共振コイル２１２で発生するインピーダンスの不整合による反射波電力を高周波電源２７３側で補償し、実効負荷電力の低下を補完するため、共振コイル２１２に対して常に初期のレベルの高周波電力を確実に供給でき、プラズマを安定させることが出来る。従って、基板処理空間で保持されたウエハを一定のレートで且つ均一に処理できる。
（ｆ） 基板を６５０℃以上まで加熱して処理することにより、より高品質な膜を形成することが可能となる。
（ｇ） 本実施形態によれば、溝の側部及び底部が酸化されるよう、サセプタ昇降機構を制御して共振コイルと基板の位置を調整することができるので、良好なステップカバレッジを得るよう側部及び底部の膜厚が同等となるよう制御することが可能となる。
（ｈ） また、本実施形態によれば、処理室２０１内に形成される電界は、トレンチ３０１のアスペクト比に応じた周波数を有する高周波電界である。よって、高密度のプラズマが得られ、トレンチ３０１の底部３０１ａへ反応種の到達率が高まるほか、トレンチ３０１内部の処理効率が向上して、より微細で高速な処理が可能となる。
また、上述の実施形態においては、Ｎ２ガスを用いた窒化処理について説明したが、上述の処理装置１００を用いて、酸素含有ガスであるＯ２ガスを用いた酸化処理を行うこともできる。以下、第二の実施形態として、Ｏ２ガスを用いた酸化処理について説明する。
＜第二の実施形態＞
本実施形態においては、トレンチ３０１の内壁に対して酸化処理を行う。その際、トレンチ３０１の底部３０１ａとトレンチの側部３０１ｂの酸化膜の厚さの比率であるステップカバレッジを良好にするよう、処理装置を制御するものである。なお、具体的な当該酸化処理の工程は、窒化処理の場合と同様、図４に示す通りであり、以下では、窒化処理の場合と特に異なる部分を中心に詳述する。
（反応ガス供給工程Ｓ１３０）
昇温・真空排気工程Ｓ１２０の後、反応ガス供給工程では、反応ガスとしてのＯ２ガスの供給を開始する。具体的には、バルブ２５３ａを開け、マスフローコントローラ２５２ａにて流量制御しながら、バッファ室２３７を介して処理室２０１内へのＯ２ガスの供給を開始する。このとき、Ｏ２ガスの流量を、例えば１００ｓｃｃｍ以上１０００ｓｃｃｍ以下の範囲内の所定値とする。また、処理室２０１内の圧力が、例えば１Ｐａ以上１０００Ｐａ以下の範囲内、好ましくは１５０Ｐａとなるように、ＡＰＣ２４２の開度を調整して処理室２０１内を排気する。このように、処理室２０１内を適度に排気しつつ、プラズマ処理工程Ｓ１４０の終了時までＯ２ガスの供給を継続する。
（プラズマ処理工程Ｓ１４０）
処理室２０１内の圧力が安定したら、共振コイル２１２に対して、高周波電源２７３から高周波電力の印加を開始する。
これにより、プラズマ生成空間２０１ａ内に高周波電界が形成され、係る電界で、プラズマ生成空間の共振コイル２１２の電気的中点に相当する高さ位置にドーナツ状の誘導プラズマが励起される。プラズマ状のＯ２ガスは解離し、酸素（Ｏ）を含むラジカル（酸素ラジカル）やイオン（酸素イオン）等の酸素活性種又は反応種が生成される。
基板処理空間２０１ｂで基板載置台２１７上に保持されているウエハ２００には、プラズマ生成空間２０１ａで生成された酸素活性種や反応種（例えば酸素ラジカルや、加速されない状態のイオン）が溝３０１内に均一に供給される。供給されたラジカル及びイオンは側壁３０１ａ及び３０１ｂと均一に反応し、シリコン層をステップカバレッジの良好なシリコン酸化膜に改質する。
その後、所定の処理時間、例えば１０秒から３００秒が経過したら、高周波電源２７３からの電力の出力を停止して、処理室２０１内におけるプラズマ放電を停止する。また、バルブ２５３ａを閉めて、Ｏ２ガスの処理室２０１内への供給を停止する。以上により、プラズマ処理工程Ｓ１４０が終了する。
このようにすることで、トレンチ３０１の底部３０１ａに形成される酸化膜の厚さと、側部３０１ｂに形成される酸化膜の厚さを近づけることが可能となる。即ち、ステップカバレッジの良好な膜を形成することができる。
なお、本実施形態では、酸素（Ｏ２）ガスを用いて酸化処理を行う例について記したが、Ｏ２ガスと水素（Ｈ２）ガスの混合ガスをプラズマ励起することで酸化処理を行うこともできる。Ｏ２ガスとＨ２ガスの混合ガスがプラズマにより活性化されると、Ｈ及びＯＨ等が生成される。このＯＨはシリコン含有層の表面を酸化し、酸化膜を形成する。またこのＨは、シリコン含有層の表面に対する還元性に比べて、金属含有層の表面に対してより強い還元性を有している。従って、シリコン含有層と金属含有層が表面に露出したウエハ２００等をこの混合ガスのプラズマを用いて処理する場合、シリコン含有層の表面を選択的に酸化することができる。Ｈ２ガスを添加した混合ガスを用いる場合、一例として、供給するガスの全流量や処理室２０１内の圧力はＯ２ガス単独の場合と同じとし、Ｏ２ガスとＨ２ガスの流量を５０ｓｃｃｍ：９５０ｓｃｃｍ（５：９５）となるように供給する。
また、酸素含有ガスとしては、Ｏ２ガスのほかに、一酸化窒素（ＮＯ）ガスや亜酸化窒素（Ｎ２Ｏ）ガス、二酸化窒素（ＮＯ２）等を使用することもできる。
更にこれらのガスに、不活性ガスとしての希ガス（Ａｒ、Ｈｅ、Ｎｅ等）を添加した混合ガスを用いることもできる。この希ガスはプラズマ励起が行われる際に、プラズマ放電の安定化に寄与する。
本実施形態においては、１〜１０００Ｐａの範囲、好ましくは１５０Ｐａの反応ガス（Ｏ２ガス）の圧力領域において、シリコン基板上に酸化膜を均一性良く成膜できる。
また、本実施形態においては図５のようにアスペクト比の高い凹凸部を有するトレンチ３０１が形成されたパターンを用いて説明した。それらのパターンを有する膜として、例えば立体的に積層されたフラッシュメモリの製造工程の一工程において、図８に記載のように既に形成されているフローティング電極６０３に対して本実施形態における酸化処理を行っても良い。
図８について具体的に説明する。ウエハ２００の表面に柱状絶縁体６０１が複数形成されている。図８においては二つの柱状絶縁体６０１が記載されているが、多数の柱状絶縁体が微細な間隔で周囲に隣接している。それらについては図示を省略する。
柱状絶縁体６０１にはチャネル層が形成されている。チャネル層に合わせて、柱状絶縁体６０１の延伸方向と直交する方向に、ゲート絶縁膜６０２、フローティングゲート層６０３が順次積層される。この積層構造をフラッシュメモリの積層構造と呼ぶ。ここで柱状絶縁体６０１の延伸方向と直交する方向とは、ウエハ２００の表面と並行な方向でもある。
フラッシュメモリの積層構造が延伸される方向には、他のパターンが形成されており、例えば隣接する柱状絶縁体６０１に形成されたゲート絶縁膜６０２、フローティングゲート層６０３を有するフラッシュメモリの積層構造が形成されている。フラッシュメモリの積層構造先端と他のパターンとの間（ここでは向かい合うフローティングゲート層６０３の間）は狭空間が形成されている。一方、柱状絶縁体６０１の延伸方向側面には、柱状絶縁体６０１の延伸方向と直交する方向に積層されたフラッシュメモリの積層構造が複数並列に形成されている。フラッシュメモリの積層構造間においても微細化が施されている。
このような微細化３次元パターンにおいては、例えば積層構造先端７００や、積層構造の側面の内ガスの供給方向に存在する側面７０１や、積層構造の側面の内ガスの供給方向と逆側の側面７０２、隣接する積層構造の側面７０３については、デバイスの性能の問題から均一に成膜することが要求されている。更には、積層構造間の溝７０４の底部分である底７０５も同様に、均一に成膜することが要求されている。
微細化３次元パターンに対して従来のＣＶＤ装置で処理することが考えられるが、気相成長であるために、パターン上でいわゆるボイドやシームが発生してしまう。したがって、均一な膜処理をすることは困難であった。
一方で本実施形態にかかる酸化処理においては、酸素活性種や反応種（例えば酸素ラジカルや、加速されない状態のイオン）酸素ラジカルと加速されない状態のイオンがトレンチ７０６内にゆるやかに且つ均一に供給されるため、供給されたラジカル及びイオンは積層構造先端７００、側面７０１、側面７０２、側面７０３、底面７０５に均一に供給される。したがって、積層構造先端７００、側面７０１、側面７０２、側面７０３、底面７０５のシリコン層を均一に酸化し、ステップカバレッジの高いシリコン酸化膜に改質することができる。言い換えれば、ステップカバレッジの良好なシリコン酸化膜を形成することができる。更には、加速によるイオンアタックを防止できるので、イオンによるウエハダメージを抑制することができる。
特に図８のフラッシュメモリの積層構造においては、ポリシリコンで形成されるフローティング電極６０３の先端を均一に酸化し、電荷蓄積層であるＯＮＯ層の内、酸化シリコン層６０４ａを基板面内で均一に形成することができる。
以上、本実施形態における酸化処理を、立体的に積層されたフラッシュメモリの製造工程の一工程において、既に形成されているシリコン膜に対して適用する例について説明したが、同様の微細化された３次元パターンに対して、第一の実施形態における窒化処理を適用して、３次元パターン表面のシリコン層を窒化することもできる。
本発明は、特許請求の範囲に記載した通りであり、さらに次に付記した事項を含む。
〔付記１〕
供給された窒素含有ガスがプラズマ状態となるプラズマ生成空間と、前記プラズマ生成空間に連通し基板処理時に基板が載置される基板処理空間と、を有する基板処理室と、前記プラズマ生成空間の外周に設けられ、コイルと前記コイルに接続されるインピーダンスマッチング回路により構成され、前記コイルと前記インピーダンスマッチング回路を合わせた電気長（電気的長さ）が印加される高周波電力の波長の整数倍の長さである誘導結合構造と、前記基板を前記コイルの下端より下の位置に載置するように構成された基板載置台と、を備えた基板処理装置を準備する工程と、前記基板載置台に前記基板を載置する工程と、前記基板処理室内に前記窒素含有ガスを供給する工程と、前記コイルに高周波電力を印加して、前記プラズマ生成空間において前記窒素含有ガスのプラズマ励起を開始する工程と、前記プラズマ励起によって発生した窒素元素を含む活性種（反応種）により前記基板の表面を窒化する工程と、を有し、前記基板表面を窒化する工程では、基板処理室内の圧力を１Ｐａ以上１００Ｐａ以下の範囲とする、半導体装置の製造方法又は基板処理方法。
〔付記２〕
付記１に記載の方法において、前記基板は、表面にシリコン含有膜を有する。
〔付記３〕
付記１又は２に記載の方法において、前記基板は、表面に高アスペクト比（１０倍以上）を有する構造（例えば溝構造）が形成された基板であり、前記基板の表面を窒化する工程では、前記高アスペクト比を有する構造の底面及び側面を少なくとも窒化する。
〔付記４〕
付記１乃至３のいずれかに記載の方法において、前記基板は、表面にシリコン含有膜、金属含有膜、Ｈｉｇｈ-ｋ膜のいずれかを有する。
〔付記５〕
付記１に記載の方法において、前記基板表面を窒化する工程では、前記プロセス圧力を３Ｐａ以上１０Ｐａ以下の範囲とする。
〔付記６〕
付記１に記載の方法において、前記基板載置台は、載置された前記基板を加熱するヒータを備え、前記基板表面を窒化する工程では、前記基板は前記ヒータにより１００℃以上（望ましくは６５０℃以上９００℃以下）まで加熱される。
〔付記７〕
付記１に記載の方法において、前記窒素含有ガスは、窒素（Ｎ２）ガス、アンモニア（ＮＨ３）ガス、又は窒素ガスとアンモニアガスの混合ガスである。
〔付記８〕
付記１に記載の方法において、前記基板載置台に前記基板を載置する工程の後、前記基板と前記コイルの下端との距離を４０ｍｍ以上２００ｍｍ以下の範囲の所定の距離となるように前記基板載置台の位置を調整する工程を有する。
〔付記９〕
供給された窒素含有ガスがプラズマ励起されるプラズマ生成空間と、前記プラズマ生成空間に連通し基板処理時に基板が載置される基板処理空間と、を有する基板処理室と、前記プラズマ生成空間の外周に設けられ、コイルと前記コイルに接続されるインピーダンスマッチング回路により構成され、前記コイルと前記インピーダンスマッチング回路を合わせた電気長（電気的長さ）が印加される高周波電力の波長の整数倍の長さである誘導結合構造と、前記基板を前記コイルの下端より下の位置に載置するように構成された基板載置台と、を備えた基板処理装置において、前記基板載置台に前記基板を載置する手順と、前記基板処理室内に前記窒素含有ガスを供給する手順と、前記コイルに高周波電力を印加して、前記プラズマ生成空間において前記窒素含有ガスのプラズマ励起を開始する手順と、前記プラズマ励起によって発生した窒素元素を含む活性種（反応種）により前記基板の表面を窒化する手順と、をコンピュータに実行させ、前記基板表面を窒化する手順では基板処理室内の圧力を１Ｐａ以上１００Ｐａ以下の範囲とするプログラム、又は該プログラムを記録したコンピュータが読み取り可能な記録媒体。
〔付記１０〕
窒素含有ガスがプラズマ励起されるプラズマ生成空間と、前記プラズマ生成空間に連通し、処理される基板が載置される基板処理空間と、を有する基板処理室と、前記プラズマ生成空間の外周に設けられ、コイルと前記コイルに接続されるインピーダンスマッチング回路により構成され、前記コイルと前記インピーダンスマッチング回路を合わせた電気長（電気的長さ）が印加される高周波電力の波長の整数倍の長さである誘導結合構造と、前記基板を前記コイルの下端より下の位置に載置するように構成された基板載置台と、前記プラズマ生成空間に窒素含有ガスを供給するガス供給部と、前記基板処理室内を排気する排気部と、前記ガス供給部と前記排気部を制御して、前記誘導結合構造に高周波電力が印加される際、前記基板処理室内の圧力を１００Ｐａ以下とするよう構成される制御部と、を有する基板処理装置。
〔付記１１〕
付記１０に記載の基板処理装置において、前記制御部は、前記基板処理室内の圧力を３Ｐａ以上１０Ｐａ以下の範囲とするよう、前記ガス供給部と前記排気部を制御するように構成される。
〔付記１２〕
付記１０に記載の基板処理装置において、前記基板載置台は、載置された前記基板を加熱するヒータを備え、前記制御部は、前記処理される基板を１００℃以上（望ましくは６５０℃以上）まで加熱するよう、前記ヒータを制御するよう構成される。
本発明によれば、高いアスペクト比を有する構造の表面においても良好なステップカバレッジを有する窒化膜の形成が実現可能な技術が提供される。
１００・・・処理装置 ２００・・・ウエハ ２０１・・・処理室 ２０１ａ・・・プラズマ生成空間 ２１７・・・サセプタ ２１７ｂ・・・ヒータ ２２１・・・コントローラ ２３６・・・ガス供給ヘッド

Claims (11)

  1. 供給された窒素含有ガスがプラズマ励起されるプラズマ生成空間と、前記プラズマ生成空間に連通し基板処理時に基板が載置される基板処理空間と、を有する基板処理室と、前記プラズマ生成空間の外周に設けられ、コイルと前記コイルに接続されるインピーダンスマッチング回路により構成され、前記コイルと前記インピーダンスマッチング回路を合わせた電気長が印加される高周波電力の波長の整数倍の長さである誘導結合構造と、前記基板を前記コイルの下端より下の位置に載置するように構成された基板載置台と、を備えた基板処理装置を準備する工程と、
    前記基板載置台に前記基板を載置する工程と、
    前記基板処理室内に前記窒素含有ガスを供給する工程と、
    前記コイルに高周波電力を印加して、前記プラズマ生成空間において前記窒素含有ガスのプラズマ励起を開始する工程と、
    前記プラズマ励起によって発生した窒素元素を含む活性種により前記基板の表面を窒化する工程と、を有し、
    前記基板表面を窒化する工程では、基板処理室内の圧力を１Ｐａ以上１００Ｐａ以下の範囲とする、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法であって、
    前記基板は、表面に１０倍以上のアスペクト比を有する構造が形成された基板であり、
    前記基板の表面を窒化する工程では、前記構造の底面及び側面を少なくとも窒化する。
  3. 請求項２に記載の半導体装置の製造方法であって、
    前記基板は、表面にシリコン含有膜、金属含有膜及びＨｉｇｈ-ｋ膜の少なくともいずれかを有する。
  4. 請求項１に記載の半導体装置の製造方法であって、
    前記基板表面を窒化する工程では、前記基板処理室内の圧力を３Ｐａ以上１０Ｐａ以下の範囲とする。
  5. 請求項１に記載の半導体装置の製造方法であって、
    前記基板載置台は、載置された前記基板を加熱するヒータを備え、前記基板表面を窒化する工程では、前記基板は前記ヒータにより６５０℃以上９００℃以下の範囲の温度まで加熱される。
  6. 請求項１に記載の半導体装置の製造方法であって、
    前記窒素含有ガスは、窒素ガス、アンモニアガス、又は窒素ガスとアンモニアガスの混合ガスである。
  7. 請求項１に記載の半導体装置の製造方法であって、
    前記基板載置台に前記基板を載置する工程の後、前記基板と前記コイルの下端との距離を４０ｍｍ以上２００ｍｍ以下の範囲の所定の距離となるように前記基板載置台の位置を調整する工程を有する。
  8. 供給された窒素含有ガスがプラズマ励起されるプラズマ生成空間と、前記プラズマ生成空間に連通し基板処理時に基板が載置される基板処理空間と、を有する基板処理室と、前記プラズマ生成空間の外周に設けられ、コイルと前記コイルに接続されるインピーダンスマッチング回路により構成され、前記コイルと前記インピーダンスマッチング回路を合わせた電気長が印加される高周波電力の波長の整数倍の長さである誘導結合構造と、前記基板を前記コイルの下端より下の位置に載置するように構成された基板載置台と、を備えた基板処理装置において、
    前記基板載置台に前記基板を載置する手順と、
    前記基板処理室内に前記窒素含有ガスを供給する手順と、
    前記コイルに高周波電力を印加して、前記プラズマ生成空間において前記窒素含有ガスのプラズマ励起を開始する手順と、
    前記プラズマ励起によって発生した窒素元素を含む活性種により前記基板の表面を窒化する手順と、をコンピュータに実行させ、
    前記基板表面を窒化する手順では基板処理室内の圧力を１Ｐａ以上１００Ｐａ以下の範囲とするプログラムを記録したコンピュータが読み取り可能な記録媒体。
  9. 窒素含有ガスがプラズマ励起されるプラズマ生成空間と、前記プラズマ生成空間に連通し、処理される基板が載置される基板処理空間と、を有する基板処理室と、
    前記プラズマ生成空間の外周に設けられ、コイルと前記コイルに接続されるインピーダンスマッチング回路により構成され、前記コイルと前記インピーダンスマッチング回路を合わせた電気長が印加される高周波電力の波長の整数倍の長さである誘導結合構造と、
    前記基板を前記コイルの下端より下の位置に載置するように構成された基板載置台と、
    前記プラズマ生成空間に前記窒素含有ガスを供給するガス供給部と、
    前記基板処理室内を排気する排気部と、
    前記ガス供給部と前記排気部を制御して、前記誘導結合構造に高周波電力が印加される際、前記基板処理室内の圧力を１Ｐａ以上１００Ｐａ以下の範囲とするよう構成される制御部と、を有する基板処理装置。
  10. 請求項９に記載の基板処理装置であって、
    前記制御部は、前記基板処理室内の圧力を３Ｐａ以上１０Ｐａ以下の範囲とするよう前記ガス供給部と前記排気部を制御するように構成される。
  11. 請求項９に記載の基板処理装置であって、
    前記基板載置台は、載置された前記基板を加熱するヒータを備え、前記制御部は、前記処理される基板を６５０℃以上９００℃以下の範囲の温度まで加熱するよう、前記ヒータを制御するよう構成される。
JP2016566157A 2014-12-25 2015-12-16 半導体装置の製造方法、プログラム及び基板処理装置 Active JP6281964B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014262686 2014-12-25
JP2014262686 2014-12-25
PCT/JP2015/085247 WO2016104292A1 (ja) 2014-12-25 2015-12-16 半導体装置の製造方法、記録媒体及び基板処理装置

Publications (2)

Publication Number Publication Date
JPWO2016104292A1 true JPWO2016104292A1 (ja) 2017-11-02
JP6281964B2 JP6281964B2 (ja) 2018-02-21

Family

ID=56150315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016566157A Active JP6281964B2 (ja) 2014-12-25 2015-12-16 半導体装置の製造方法、プログラム及び基板処理装置

Country Status (4)

Country Link
US (1) US10453676B2 (ja)
JP (1) JP6281964B2 (ja)
KR (1) KR101965992B1 (ja)
WO (1) WO2016104292A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110431660B (zh) * 2017-04-07 2023-09-29 应用材料公司 表面改性以改进非晶硅间隙填充
KR102253808B1 (ko) * 2019-01-18 2021-05-20 주식회사 유진테크 기판 처리 장치

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888414A (en) * 1991-06-27 1999-03-30 Applied Materials, Inc. Plasma reactor and processes using RF inductive coupling and scavenger temperature control
JPH11162697A (ja) * 1997-11-28 1999-06-18 Mc Electronics Kk プラズマ生成用の螺旋共振装置
JP2004186402A (ja) * 2002-06-19 2004-07-02 Mitsubishi Heavy Ind Ltd プラズマ処理装置及びプラズマ処理方法
JP2009224755A (ja) * 2008-02-19 2009-10-01 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2009272547A (ja) * 2008-05-09 2009-11-19 Tokyo Electron Ltd 半導体装置の製造方法
JP2011165743A (ja) * 2010-02-05 2011-08-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2012522399A (ja) * 2009-03-31 2012-09-20 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
JP2014075579A (ja) * 2012-09-12 2014-04-24 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US20140273517A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Nh3 containing plasma nitridation of a layer of a three dimensional structure on a substrate

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6238528B1 (en) * 1998-10-13 2001-05-29 Applied Materials, Inc. Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
US20030072884A1 (en) * 2001-10-15 2003-04-17 Applied Materials, Inc. Method of titanium and titanium nitride layer deposition
US7795156B2 (en) * 2004-11-05 2010-09-14 Hitachi Kokusai Electric Inc. Producing method of semiconductor device
US7688272B2 (en) * 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWM303190U (en) * 2006-06-29 2006-12-21 Thn Shong Ind Co Ltd Rubbish bin with bag-clamping apparatus
EP2054538A2 (en) * 2006-07-07 2009-05-06 Silica Tech, LLC Plasma deposition apparatus and method for making polycrystalline silicon
US8285646B2 (en) * 2007-03-19 2012-10-09 Igt Centralized licensing services
US20090233430A1 (en) 2008-02-19 2009-09-17 Hitachi-Kokusai Electric In. Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and semiconductor device manufacturing system
JP2011164743A (ja) 2010-02-05 2011-08-25 Seiko Epson Corp 記憶装置、および、記憶方法
US8485527B2 (en) * 2011-07-29 2013-07-16 Savant Shuffler LLC Card shuffler
JP5933394B2 (ja) * 2011-09-22 2016-06-08 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
JP2013182966A (ja) * 2012-03-01 2013-09-12 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
US9012336B2 (en) * 2013-04-08 2015-04-21 Applied Materials, Inc. Method for conformal treatment of dielectric films using inductively coupled plasma

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888414A (en) * 1991-06-27 1999-03-30 Applied Materials, Inc. Plasma reactor and processes using RF inductive coupling and scavenger temperature control
JPH11162697A (ja) * 1997-11-28 1999-06-18 Mc Electronics Kk プラズマ生成用の螺旋共振装置
JP2004186402A (ja) * 2002-06-19 2004-07-02 Mitsubishi Heavy Ind Ltd プラズマ処理装置及びプラズマ処理方法
JP2009224755A (ja) * 2008-02-19 2009-10-01 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
JP2009272547A (ja) * 2008-05-09 2009-11-19 Tokyo Electron Ltd 半導体装置の製造方法
JP2012522399A (ja) * 2009-03-31 2012-09-20 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
JP2011165743A (ja) * 2010-02-05 2011-08-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2014075579A (ja) * 2012-09-12 2014-04-24 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法
US20140273517A1 (en) * 2013-03-15 2014-09-18 Applied Materials, Inc. Nh3 containing plasma nitridation of a layer of a three dimensional structure on a substrate

Also Published As

Publication number Publication date
JP6281964B2 (ja) 2018-02-21
US10453676B2 (en) 2019-10-22
US20170287707A1 (en) 2017-10-05
KR101965992B1 (ko) 2019-04-04
KR20170086639A (ko) 2017-07-26
WO2016104292A1 (ja) 2016-06-30

Similar Documents

Publication Publication Date Title
JP6257071B2 (ja) 基板処理装置及び半導体装置の製造方法
JP6649473B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6285052B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
CN111096082A (zh) 基板处理装置、半导体装置的制造方法和记录介质
JP6748779B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
WO2018179352A1 (ja) 半導体装置の製造方法および記録媒体
JP6484388B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6281964B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6436886B2 (ja) 半導体装置の製造方法及びプログラム
KR102465993B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR102452913B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP7203869B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP7393376B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170531

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170531

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180118

R150 Certificate of patent or registration of utility model

Ref document number: 6281964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250