KR20170086639A - 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치 Download PDF

Info

Publication number
KR20170086639A
KR20170086639A KR1020177017370A KR20177017370A KR20170086639A KR 20170086639 A KR20170086639 A KR 20170086639A KR 1020177017370 A KR1020177017370 A KR 1020177017370A KR 20177017370 A KR20177017370 A KR 20177017370A KR 20170086639 A KR20170086639 A KR 20170086639A
Authority
KR
South Korea
Prior art keywords
substrate
gas
plasma
nitrogen
processing chamber
Prior art date
Application number
KR1020177017370A
Other languages
English (en)
Other versions
KR101965992B1 (ko
Inventor
마사노리 나카야마
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20170086639A publication Critical patent/KR20170086639A/ko
Application granted granted Critical
Publication of KR101965992B1 publication Critical patent/KR101965992B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H01J37/32183—Matching circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L27/115—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H10B43/35—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region with cell select transistors, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/2001—Maintaining constant desired temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/20—Positioning, supporting, modifying or maintaining the physical state of objects being observed or treated
    • H01J2237/202—Movement

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Plasma & Fusion (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma Technology (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

애스펙트비가 높은 구조의 표면에서도 양호한 스텝 커버리지를 갖는 막의 형성을 실현한다. 기판 적재대에 기판을 적재하는 공정과, 기판 처리실 내에 질소 함유 가스를 공급하는 공정과, 코일에 고주파 전력을 인가하여, 플라즈마 생성 공간에서 질소 함유 가스의 플라즈마 여기를 개시하는 공정과, 플라즈마 여기에 의해 발생한, 질소 원소를 포함하는 활성종에 의해 기판 표면을 질화하는 공정을 갖고, 기판 표면을 질화하는 공정에서는, 기판 처리실 내의 압력을 1Pa 이상 100Pa 이하의 범위로 하는 기술을 제공한다.

Description

반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치{SEMICONDUCTOR DEVICE MANUFACTURING METHOD, RECORDING MEDIUM, AND SUBSTRATE PROCESSING DEVICE}
본 발명은, 소위 유도 결합 플라즈마(ICP: Inductively Coupled Plasma) 방식으로 플라즈마화한 가스를 사용해서 기판을 개질하는 기술에 관한 것이다.
최근 들어, 플래시 메모리 등의 반도체 장치는 고집적화의 경향이 있다. 그것에 수반하여, 패턴 사이즈가 현저하게 미세화되고 있다. 이러한 패턴을 형성할 때, 제조 공정의 일 공정으로서, 기판에 질화 처리나 산화 처리 등의 소정의 처리를 행하는 공정이 실시되는 경우가 있다.
일본 특허 공개 제2014-75579호 공보
상기 패턴을 형성하는 방법의 하나로서, 회로간에 홈을 형성하고, 그 표면에 라이너 막이나 배선을 형성하는 공정이 존재한다. 이 홈은 최근의 미세화에 수반하여, 높은 애스펙트비를 갖는 구조로 되고 있다.
라이너 막 등을 형성할 때는, 홈의 상부 측면, 중부 측면, 하부 측면, 저부에서도 막 두께에 변동이 없는 양호한 스텝 커버리지의 막을 형성하는 것이 요구되고 있다. 양호한 스텝 커버리지의 막으로 함으로써, 반도체 디바이스의 특성을 홈간에서 균일하게 할 수 있고, 그것에 의해 반도체 디바이스의 특성 변동을 억제할 수 있기 때문이다.
이 높은 애스펙트비의 홈을 처리하기 위해서, 가스를 가열해서 처리하는 것이나, 가스를 플라즈마 상태로 해서 처리하는 것이 시도되었지만, 양호한 스텝 커버리지를 갖는 막을 형성하는 것은 곤란하였다.
본 발명은, 높은 애스펙트비를 갖는 구조의 표면에서도 양호한 스텝 커버리지를 갖는 질화막의 형성을 실현 가능한 기술을 제공한다.
본 발명의 일 형태에 의하면, 공급된 질소 함유 가스가 플라즈마 여기되는 플라즈마 생성 공간과, 상기 플라즈마 생성 공간에 연통하여 기판 처리 시에 기판이 적재되는 기판 처리 공간을 갖는 기판 처리실과, 상기 플라즈마 생성 공간의 외주에 설치되고, 코일과 상기 코일에 접속되는 임피던스 매칭 회로에 의해 구성되고, 상기 코일과 상기 임피던스 매칭 회로를 합친 전기 길이가 인가되는 고주파 전력의 파장의 정수배의 길이인 유도 결합 구조와, 상기 기판을 상기 코일의 하단보다 아래의 위치에 적재하도록 구성된 기판 적재대를 구비한 기판 처리 장치를 준비하는 공정과, 상기 기판 적재대에 상기 기판을 적재하는 공정과, 상기 기판 처리실 내에 상기 질소 함유 가스를 공급하는 공정과, 상기 코일에 고주파 전력을 인가하여, 상기 플라즈마 생성 공간에서 상기 질소 함유 가스의 플라즈마 여기를 개시하는 공정과, 상기 플라즈마 여기에 의해 발생한, 질소 원소를 포함하는 활성종에 의해 상기 기판의 표면을 질화하는 공정을 갖고, 상기 기판 표면을 질화하는 공정에서는, 기판 처리실 내의 압력을 1Pa 이상 100Pa 이하의 범위로 하는, 반도체 장치의 제조 방법이 제공된다.
본 발명에 따르면, 높은 애스펙트비를 갖는 구조의 표면에서도 양호한 스텝 커버리지를 갖는 질화막의 형성이 실현 가능한 기술이 제공된다.
도 1은 본 발명의 실시 형태에 따른 기판 처리 장치의 단면도이다.
도 2는 본 발명의 실시 형태에 따른 기판 처리 장치의 플라즈마 생성 원리를 설명하는 설명도이다.
도 3은 본 발명의 실시 형태에 따른 제어부를 설명하는 설명도이다.
도 4는 본 발명의 제1 실시 형태에 따른 기판 처리 공정을 나타내는 흐름도이다.
도 5는 본 발명의 제1 실시 형태에 따른 기판 처리 공정에서 처리되는 홈(트렌치)이 형성된 기판의 설명도이다.
도 6은 본 발명의 제1 실시 형태에 따른 기판 처리 공정에서 처리된 홈(트렌치)을 설명한 설명도이다.
도 7은 질화막 두께와 막의 균일성의 압력 의존의 관계를 설명하는 설명도이다.
도 8은 본 발명의 제1 실시 형태에 따른 기판 처리 공정에서 처리되는 홈(트렌치)이 형성된 기판의 설명도이다.
<본 발명의 제1 실시 형태>
(1) 기판 처리 장치의 구성
본 발명의 제1 실시 형태에 관한 기판 처리 장치에 대해서, 도 1 내지 도 4를 사용하여 이하에 설명한다.
(처리실)
처리 장치(100)는, 웨이퍼(200)를 유도 결합 플라즈마(ICP: Inductively Coupled Plasma) 방식의 플라즈마 처리를 행하는 처리 로(202)를 구비하고 있다. 처리 로(202)에는, 처리실(201)을 구성하는 처리 용기(203)가 설치되어 있다. 처리 용기(203)는, 제1 용기인 돔형의 상측 용기(210)와, 제2 용기인 사발형의 하측 용기(211)를 구비하고 있다. 상측 용기(210)가 하측 용기(211) 위에 덮임으로써, 처리실(201)이 형성된다. 상측 용기(210)는, 예를 들어 산화알루미늄(Al2O3) 또는 석영(SiO2) 등의 비금속 재료로 형성되어 있고, 하측 용기(211)는, 예를 들어 알루미늄(Al)으로 형성되어 있다.
또한, 하측 용기(211)의 하부 측벽에는, 게이트 밸브(244)가 설치되어 있다. 게이트 밸브(244)는, 개방되어 있을 때, 반송 기구(도시하지 않음)를 사용하여, 반입출구(245)를 통해서, 처리실(201) 내에 웨이퍼(200)를 반입할 수 있도록 구성되어 있다. 또는, 반송 기구(도시하지 않음)를 사용하여, 반입출구(245)를 통해서, 처리실(201) 밖으로 웨이퍼(200)를 반출할 수 있도록 구성되어 있다. 게이트 밸브(244)는, 닫혀 있을 때는, 처리실(201) 내의 기밀성을 유지하는 구획 밸브가 되도록 구성되어 있다.
처리실(201)은, 후술하는 바와 같이 주위에 공진 코일(212)이 설치되어 있는 플라즈마 생성 공간(201a)과, 플라즈마 생성 공간(201a)에 연통하여, 웨이퍼(200)가 처리되는 기판 처리 공간(201b)을 갖는다. 플라즈마 생성 공간(201a)은, 플라즈마가 생성되는 공간이며, 처리실 중, 공진 코일(212)의 하단(일점 쇄선)보다 상방의 공간을 말한다. 한편, 기판 처리 공간(201b)은, 기판이 플라즈마로 처리되는 공간이며, 공진 코일(212)의 하단보다 하방의 공간을 말한다.
(서셉터)
처리실(201)의 바닥측 중앙에는, 웨이퍼(200)를 적재하는 기판 적재부로서의 서셉터(217)가 배치되어 있다. 서셉터(217)는, 예를 들어 질화알루미늄(AlN), 세라믹스, 석영 등의 비금속 재료로 형성되어 있고, 웨이퍼(200) 상에 형성되는 막 등의 금속 오염을 저감할 수 있도록 구성되어 있다.
서셉터(217)의 내부에는, 가열 기구로서의 히터(217b)가 일체적으로 매립되어 있다. 히터(217b)는, 전력이 공급되면, 웨이퍼(200) 표면을 예를 들어 25℃에서 700℃ 정도까지 가열할 수 있도록 구성되어 있다.
서셉터(217)는, 하측 용기(211)와는 전기적으로 절연되어 있다. 서셉터(217) 내부에는 임피던스 조정 전극(217c)이 장비되어 있다. 임피던스 조정 전극(217c)은, 임피던스 조정부로서의 임피던스 가변 기구(275)를 통해서 접지되어 있다. 임피던스 가변 기구(275)는, 코일이나 가변 콘덴서로 구성되어 있고, 코일의 인덕턴스 및 저항 및 가변 콘덴서의 용량값을 제어함으로써, 임피던스를 약 0Ω부터 처리실(201)의 기생 임피던스 값의 범위 내에서 변화시킬 수 있도록 구성되어 있다. 이에 의해, 임피던스 조정 전극(217c) 및 서셉터(217)를 통해서, 웨이퍼(200)의 전위(바이어스 전압)를 제어할 수 있다.
서셉터(217)에는, 서셉터를 승강시키는 서셉터 승강 기구(268)가 설치되어 있다. 그리고 서셉터(217)에는 관통 구멍(217a)이 형성되고, 한편, 하측 용기(211)의 저면에는 웨이퍼 밀어올림 핀(266)이 설치되어 있다. 관통 구멍(217a)과 웨이퍼 밀어올림 핀(266)은, 서로 대향하는 위치에, 적어도 각 3군데씩 설치되어 있다. 서셉터 승강 기구(268)에 의해 서셉터(217)가 하강되었을 때는, 웨이퍼 밀어올림 핀(266)이 서셉터(217)와는 비접촉인 상태에서, 관통 구멍(217a)을 뚫고 나가도록 구성되어 있다. 또한, 서셉터 승강 기구(268)는, 서셉터(217)에 적재된 웨이퍼(200)와 공진 코일(212)의 하단과의 거리가 40mm 내지 200mm의 범위로 되도록 위치를 조정 가능하다.
주로, 서셉터(217) 및 히터(217b), 전극(217c)에 의해, 본 실시 형태에 따른 기판 적재부가 구성되어 있다.
(가스 공급부)
처리실(201)의 상방, 즉 상측 용기(210)의 상부에는, 가스 공급 헤드(236)가 설치되어 있다. 가스 공급 헤드(236)는, 캡 모양의 덮개(233)와, 가스 도입구(234)와, 버퍼실(237)과, 개구(238)와, 차폐 플레이트(240)와, 가스 분출구(239)를 구비하여, 반응 가스(처리 가스라고도 함)를 처리실(201) 내에 공급할 수 있도록 구성되어 있다. 버퍼실(237)은, 가스 도입구(234)로부터 도입되는 반응 가스를 분산시키는 분산 공간으로서의 기능을 갖는다.
가스 도입구(234)에는, 질소 함유 가스로서의 질소(N2) 가스를 공급하는 질소 함유 가스 공급관(232a)의 하류 단과, 수소 함유 가스로서의 수소(H2) 가스를 공급하는 수소 함유 가스 공급관(232b)의 하류 단과, 불활성 가스로서의 아르곤(Ar) 가스를 공급하는 불활성 가스 공급관(232c)이 합류하도록 접속되어 있다. 질소 함유 가스 공급관(232a)에는, 상류측부터 순서대로 N2 가스 공급원(250a), 유량 제어 장치로서의 매스 플로우 컨트롤러(252a), 개폐 밸브로서의 밸브(253a)가 설치되어 있다. 수소 함유 가스 공급관(232b)에는, 상류측부터 순서대로 H2 가스 공급원(250b), 유량 제어 장치로서의 매스 플로우 컨트롤러(252b), 개폐 밸브로서의 밸브(253b)가 설치되어 있다. 불활성 가스 공급관(232c)에는, 상류측부터 순서대로 Ar 가스 공급원(250c), 유량 제어 장치로서의 매스 플로우 컨트롤러(252c), 개폐 밸브로서의 (253c)가 설치되어 있다. 산소 함유 가스 공급관(232a)과 수소 함유 가스 공급관(232b)과 불활성 가스 공급관(232c)이 합류한 하류측에는, 밸브(243a)가 설치되고, 가스 도입구(234)의 상류 단에 접속되어 있다. 밸브(253a, 253b, 253c, 243a)를 개폐시킴으로써 매스 플로우 컨트롤러(252a, 252b, 252c)에 의해 각각의 가스의 유량을 조정하면서, 가스 공급관(232a, 232b, 232c)을 통해서, 질소 함유 가스, 수소 가스 함유 가스, 불활성 가스 등의 반응 가스를 처리실(201) 내에 공급하여, 기판의 질화 처리를 행하도록 구성되어 있다.
또한, 기판의 산화 처리를 행하는 경우에는, 질소 함유 가스 대신에, 산소 함유 가스로서의 산소(O2) 가스를 산소 함유 가스 공급관(232a)으로부터 공급하도록 구성한다. 또한, 불활성 가스로서는, Ar 가스 이외에도, 헬륨(He) 가스, 네온(Ne) 가스 등의 희가스를 사용해도 좋다.
주로, 가스 공급 헤드(236)(덮개(233), 가스 도입구(234), 버퍼실(237), 개구(238), 차폐 플레이트(240), 가스 분출구(239)), 질소 함유 가스 공급관(232a), 수소 함유 가스 공급관(232b), 불활성 가스 공급관(232c), 매스 플로우 컨트롤러(252a, 252b, 252c), 밸브(253a, 253b, 253c, 243a)에 의해, 본 실시 형태에 따른 가스 공급부가 구성되어 있다.
또한, 가스 공급 헤드(236)(덮개(233), 가스 도입구(234), 버퍼실(237), 개구(238), 차폐 플레이트(240), 가스 분출구(239)), 질소 함유 가스 공급관(232a), 매스 플로우 컨트롤러(252a), 밸브(253a, 243a)에 의해, 본 실시 형태에 따른 질소 함유 가스 공급계가 구성되어 있다.
또한, 가스 공급 헤드(236)(덮개(233), 가스 도입구(234), 버퍼실(237), 개구(238), 차폐 플레이트(240), 가스 분출구(239)), 수소 함유 가스 공급관(232b), 매스 플로우 컨트롤러(252b), 밸브(253b, 243a)에 의해, 본 실시 형태에 따른 수소 가스 공급계가 구성되어 있다.
또한, 가스 공급 헤드(236)(덮개(233), 가스 도입구(234), 버퍼실(237), 개구(238), 차폐 플레이트(240), 가스 분출구(239)), 불활성 가스 공급관(232c), 매스 플로우 컨트롤러(252c), 밸브(253c, 243a)에 의해, 본 실시 형태에 따른 불활성 가스 공급계가 구성되어 있다.
또한, 가스 공급부로서, N2 가스 공급원(250a), H2 가스 공급원(250b), Ar 가스 공급원(250c)을 포함해도 된다. 또한, 질소 함유 가스 공급계로서 N2 가스 공급원(250a)을 포함해도 된다. 또한, 수소 함유 가스 공급계로서 H2 가스 공급원(250b)을 포함해도 된다. 또한, 불활성 가스 공급계로서 Ar 가스 공급원(250c)을 포함해도 된다.
(배기부)
하측 용기(211)의 측벽에는, 처리실(201) 내로부터 반응 가스를 배기하는 가스 배기구(235)가 형성되어 있다. 가스 배기구(235)에는, 가스 배기관(231)의 상류 단이 접속되어 있다. 가스 배기관(231)에는, 상류측부터 순서대로 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller)(242), 개폐 밸브로서의 밸브(243b), 진공 배기 장치로서의 진공 펌프(246)가 설치되어 있다.
주로, 가스 배기구(235), 가스 배기관(231), APC(242), 밸브(243b)에 의해, 본 실시 형태에 따른 배기부가 구성되어 있다. 또한, 진공 펌프(246)를 배기부에 포함해도 된다.
(플라즈마 생성부)
처리실(201)의 외주부, 즉 상측 용기(210)의 측벽의 외측에는, 처리실(201)을 둘러싸도록, 제1 전극으로서의, 나선 형상의 공진 코일(212)이 설치되어 있다. 공진 코일(212)에는, RF 센서(272), 고주파 전원(273)과 주파수 정합기(274)가 접속된다.
고주파 전원(273)은, 공진 코일(212)에 고주파 전력을 공급하는 것이다. RF 센서(272)는, 고주파 전원(273)의 출력측에 설치되어 있다. RF 센서(272)는, 공급되는 고주파의 진행파나 반사파의 정보를 모니터하는 것이다. 주파수 정합기(274)는, RF 센서(272)에서 모니터된 반사파의 정보에 기초하여, 반사파가 최소가 되도록, 고주파 전원(273)을 제어하는 것이다.
공진 코일(212)은, 소정의 파장의 정재파를 형성하기 위해서, 일정 파장 모드에서 공진하도록 권취 직경, 권회 피치, 권취수가 설정된다. 즉, 공진 코일(212)의 전기적 길이는, 고주파 전원(273)으로부터 공급되는 전력의 소정 주파수에서의 1 파장의 정수배(1배, 2배, …)에 상당하는 길이로 설정된다. 예를 들어, 13.56MHz의 경우, 1 파장의 길이는 약 22미터, 27.12MHz의 경우, 1 파장의 길이는 약 11미터, 54.24MHz의 경우, 1 파장의 길이는 약 5.5미터가 된다. 공진 코일(212)은, 절연성 재료로 평판 형상으로 형성되고, 또한 베이스 플레이트의 상단면에 연직으로 세워 설치된 복수의 서포트에 의해 지지된다.
공진 코일(212)의 양단은 전기적으로 접지되는데, 공진 코일(212) 중 적어도 일단은, 장치의 최초의 설치 시 또는 처리 조건의 변경 시에 당해 공진 코일의 전기적 길이를 미세 조정하기 위해서, 가동 탭(213)을 개재해서 접지된다. 도 1 중의 부호 214는 다른 쪽의 고정 접지를 나타낸다. 또한, 장치의 최초의 설치 시 또는 처리 조건의 변경 시에 공진 코일(212)의 임피던스를 미세 조정하기 위해서, 공진 코일(212)이 접지된 양단의 사이에는, 가동 탭(215)에 의해 급전부가 구성된다.
즉, 공진 코일(212)은, 전기적으로 접지된 접지부를 양단에 구비하고 또한 고주파 전원(273)으로부터 전력 공급되는 급전부를 각 접지부의 사이에 구비하고 있다. 게다가, 적어도 한쪽의 접지부는, 위치 조정 가능한 가변식 접지부가 되고, 그리고, 급전부는, 위치 조정 가능한 가변식 급전부가 된다. 공진 코일(212)이 가변식 접지부 및 가변식 급전부를 구비하고 있는 경우에는, 후술하는 바와 같이, 처리실(201)의 공진 주파수 및 부하 임피던스를 조정함에 있어서, 보다 한층 간편하게 조정할 수 있다. 플라즈마의 생성 원리에 대해서는 후술한다.
고주파 전원(273)의 출력측에는 RF 센서(272)가 설치되어, 진행파, 반사파 등을 모니터하고 있다. RF 센서(272)에 의해 모니터된 반사파 전력은, 주파수 정합기(274)에 입력된다. 주파수 정합기(274)는, 반사파가 최소가 되도록 주파수를 제어한다.
주로, 공진 코일(212), RF 센서(272), 주파수 정합기(274)에 의해, 본 실시 형태에 따른 플라즈마 생성부가 구성되어 있다. 또한, 플라즈마 생성부로서 고주파 전원(273)을 포함해도 된다.
여기서, 본 실시 형태에 따른 장치의 플라즈마 생성 원리 및 생성되는 플라즈마의 성질에 대해서 도 2를 사용해서 설명한다.
공진 코일(212)은, 소정의 파장의 정재파를 형성하기 위해서, 전파장 모드에서 공진하도록 권취 직경, 권회 피치, 권취수가 설정된다. 즉, 공진 코일(212)의 전기적 길이는, 고주파 전원(273)으로부터 부여되는 전력의 소정 주파수에서의 1 파장의 정수배(1배, 2배, …)로 설정된다.
구체적으로는, 인가하는 전력이나 발생시키는 자계 강도 또는 적용하는 장치의 외형 등을 감안하여, 공진 코일(212)은, 예를 들어 800kHz 내지 50MHz, 0.5KW 내지 5KW의 고주파 전력에 의해 0.01가우스 내지 10가우스 정도의 자장을 발생할 수 있도록, 50mm2 내지 300mm2의 유효 단면적이면서 또한 200mm 내지 500mm의 코일 직경으로 되어, 플라즈마 생성 공간(201a)을 형성하는 방의 외주측에 2 내지 60회 정도 권회된다. 또한, 공진 코일(212)을 구성하는 소재로서는, 구리 파이프, 구리의 박판, 알루미늄 파이프, 알루미늄 박판, 중합체 벨트에 구리 또는 알루미늄을 증착한 소재 등이 사용된다.
또한, 공진 코일(212)의 일단 또는 양단은, 당해 공진 코일의 전기적 길이를 설치 시에 미세 조정하여, 공진 특성을 고주파 전원(273)과 대략 동등하게 하기 위해서, 통상은 가동 탭을 개재해서 접지된다. 또한, 위상 및 역위상 전류가 공진 코일(212)의 전기적 중점에 대해서 대칭으로 흐르도록, 공진 코일(212)의 일단(혹은 타단 또는 양단)에는, 코일 및 실드로 이루어지는 파형 조정 회로가 삽입된다. 파형 조정 회로는, 공진 코일(212)의 단부를 전기적으로 비접속 상태로 하거나 또는 전기적으로 등가의 상태로 설정함으로써 개로로 구성한다. 또한, 공진 코일(212)의 단부는, 초크 직렬 저항에 의해 비접지로 하고, 고정 기준 전위에 직류 접속되어도 된다.
차폐판(223)은, 공진 코일(212)의 외측의 전계를 차폐함과 함께, 공진 회로를 구성하는데 필요한 용량 성분(C 성분)을 공진 코일(212)과의 사이에 형성하기 위해서 설치된다. 차폐판(223)은, 일반적으로는, 알루미늄 합금, 구리 또는 구리 합금 등의 도전성 재료를 사용해서 원통 형상으로 구성된다. 차폐판(223)은, 공진 코일(212)의 외주로부터, 예를 들어 5 내지 150mm 정도 이격해서 배치된다. 그리고, 통상 차폐판(223)은, 공진 코일(212)의 양단과 전위가 동등해지도록 접지되는데, 공진 코일(212)의 공진 주파수를 정확하게 설정하기 위해서, 차폐판(223)의 일단 또는 양단은, 탭 위치를 조정 가능하게 한다. 또는, 공진 주파수를 정확하게 설정하기 위해서, 공진 코일(212)과 차폐판(223)의 사이에 트리밍 캐패시턴스를 삽입해도 된다.
고주파 전원(273)은, 발진 주파수 및 출력을 규정하기 위한 고주파 발진 회로 및 프리앰프를 포함하는 전원 제어 수단(컨트롤 회로)과, 소정의 출력으로 증폭하기 위한 증폭기(출력 회로)를 구비하고 있다. 전원 제어 수단은, 조작 패널을 통해서 미리 설정된 주파수 및 전력에 관한 출력 조건에 기초하여 증폭기를 제어하고, 증폭기는, 상기 공진 코일(212)에 전송 선로를 통해서 일정한 고주파 전력을 공급한다.
그런데, 공진 코일(212)에 의해 구성되는 플라즈마 발생 회로는, RLC의 병렬 공진 회로로 구성된다. 고주파 전원(273)의 파장과 공진 코일(212)의 전기적 길이가 동일한 경우, 공진 코일(212)의 공진 조건은, 공진 코일(212)의 용량 성분이나 유도 성분에 의해 만들어지는 리액턴스 성분이 상쇄되어, 순저항으로 되는 것이다. 그러나, 상기 플라즈마 발생 회로에 있어서는, 플라즈마를 발생시킨 경우, 공진 코일(212)의 전압부와 플라즈마와의 사이의 용량 결합, 플라즈마 생성 공간(201a)과 플라즈마의 사이의 유도 결합의 변동이나, 플라즈마의 여기 상태에 의해, 실제의 공진 주파수가 약간이지만 변동된다.
그래서, 본 실시 형태에서는, 플라즈마 발생 시의 공진 코일(212)에 있어서의 공진의 어긋남을 전원측에서 보상하기 위해서, 주파수 정합기(274)는, 플라즈마가 발생했을 때의 공진 코일(212)로부터의 반사파 전력을 검출해서 출력을 보완하는 기능을 갖는다. 이러한 구성에 의해, 본 발명의 공진 장치에서는, 공진 코일(212)에 있어서 한층 정확하게 정재파를 형성할 수 있어, 용량 결합이 매우 적은 플라즈마를 발생시킬 수 있다.
즉, 상기 주파수 정합기(274)는, 플라즈마가 발생했을 때의 상기 공진 코일(212)로부터의 반사파 전력을 검출하고, 반사파 전력이 최소가 되도록 상기 소정 주파수를 증가 또는 감소시킨다. 구체적으로는, 주파수 정합기(274)에는, 미리 설정된 발진 주파수를 보정하는 주파수 제어 회로가 구성된다. 또한, 증폭기의 출력측에는, 전송 선로에 있어서의 반사파 전력을 검출하고, 그 전압 신호를 주파수 제어 회로에 피드백하는 RF 센서(272)가 개재하여 장착된다.
주파수 제어 회로는, 반사파 파워 미터로부터의 전압 신호가 입력되고 또한 당해 전압 신호를 주파수 신호로 디지털 변환하는 A/D 컨버터, 변환된 반사파에 상당하는 주파수 신호의 값과 미리 설정 기억된 발진 주파수의 값을 가감산 처리하는 연산 처리 회로, 가감산 처리해서 얻어진 주파수의 값을 전압 신호로 아날로그 변환하는 D/A 컨버터, 및 D/A 컨버터로부터의 인가 전압에 따라서 발진하는 전압 제어 발진기에 의해 구성된다. 따라서, 주파수 제어 회로는, 플라즈마 점등 전은 공진 코일(212)의 무부하 공진 주파수에서 발진하고, 플라즈마 점등 후는 반사 전력이 최소가 되도록 상기 소정 주파수를 증가 또는 감소시킨 주파수를 발진하여, 결과적으로는, 전송 선로에 있어서의 반사파가 제로가 되도록 주파수 신호를 증폭기에 부여한다.
본 실시 형태에서는, 플라즈마 생성 공간(201a)의 내부를 소정의 범위 내의 압력까지 감압한 후, 상기 진공도를 유지하면서 플라즈마 생성 공간(201a)에 플라즈마용 가스(본 실시 형태에서 질화 처리를 행하는 경우에는 질소 함유 가스, 산화 처리를 행하는 경우에는 산소 함유 가스)를 공급한다. 그리고, 고주파 전원(273)으로부터 공진 코일(212)에, 예를 들어 27.12MHz의 고주파 전력을 공급하면, 플라즈마 생성 공간(201a)의 내부에 유도 전계가 발생하고, 그 결과, 공급된 가스가 플라즈마 생성 공간(201a)에서 플라즈마 상태로 된다.
본 발명의 공진 장치에서는, 플라즈마 발생 시 및 플라즈마 생성 조건의 변동 시의 공진 코일(212)의 공진점의 어긋남에 따라, 정확하게 공진하는 주파수의 고주파를 출력하기 위해서, 공진 코일(212)에서 한층 정확하게 정재파를 형성할 수 있다. 즉, 도 2에 도시하는 바와 같이, 공진 코일(212)에서는, 플라즈마를 포함하는 당해 공진기의 실제의 공진 주파수의 송전에 의해, 위상 전압과 역위상 전압이 항상 상쇄되는 상태의 정재파가 형성되고, 코일의 전기적 중점(전압이 제로인 노드)에 가장 높은 위상 전류가 생기된다. 따라서, 상기 전기적 중점에서 여기된 유도 플라즈마는, 처리실 벽이나 기판 적재대와의 용량 결합이 거의 없고, 플라즈마 생성 공간(201a) 내에는, 전기적 포텐셜이 매우 낮은 도넛 형상의 플라즈마를 형성할 수 있다.
(제어부)
도 3에 도시한 바와 같이, 제어부로서의 컨트롤러(221)는, CPU(Central Processing Unit)(221a), RAM(Random Access Memory)(221b), 기억 장치(221c), I/O 포트(221d)를 구비한 컴퓨터로서 구성되어 있다. RAM(221b), 기억 장치(221c), I/O 포트(221d)는, 내부 버스(221e)를 통해서, CPU(221a)와 데이터 교환 가능하도록 구성되어 있다. 컨트롤러(221)에는, 입출력 장치(225)로서, 예를 들어 터치 패널, 마우스, 키보드, 조작 단말기 등이 접속되어 있어도 된다. 또한, 컨트롤러(221)에는, 표시부로서, 예를 들어 디스플레이 등이 접속되어 있어도 된다.
기억 장치(221c)는, 예를 들어 플래시 메모리, HDD(Hard Disk Drive), CD-ROM 등으로 구성되어 있다. 기억 장치(221c) 내에는, 기판 처리 장치(100)의 동작을 제어하는 제어 프로그램이나, 기판 처리의 수순이나 조건 등이 기재된 프로세스 레시피 등이, 판독 가능하게 저장되어 있다. 또한, 프로세스 레시피는, 후술하는 기판 처리 공정에서의 각 수순을 컨트롤러(221)에 실행시켜, 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. 이하, 이 프로세스 레시피나 제어 프로그램 등을 총칭하여, 간단히 프로그램이라고도 한다. 또한, 본 명세서에서 프로그램이라는 말을 사용한 경우에는, 프로세스 레시피 단체만을 포함하는 경우, 제어 프로그램 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다. 또한, RAM(221b)은, CPU(221a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 유지되는 메모리 영역(워크 에리어)으로서 구성되어 있다.
I/O 포트(221d)는, 상술한 매스 플로우 컨트롤러(252a 내지 252c), 밸브(253a 내지 253c, 243a, 243b), 게이트 밸브(244), APC 밸브(242), 진공 펌프(246), 히터(217b), RF 센서(272), 고주파 전원(273), 주파수 정합기(274), 서셉터 승강 기구(268), 임피던스 가변 기구(275) 등에 접속되어 있다.
CPU(221a)는, 기억 장치(221c)로부터 제어 프로그램을 판독해서 실행함과 함께, 입출력 장치(225)로부터의 조작 커맨드의 입력 등에 따라서 기억 장치(221c)로부터 프로세스 레시피를 판독하도록 구성되어 있다. 그리고, 도 1에 도시한 바와 같이, CPU(221a)는, 판독한 프로세스 레시피의 내용을 따르도록, I/O 포트(221d) 및 신호선(A)을 통해서 APC 밸브(242)의 개방도 조정 동작, 밸브(243b)의 개폐 동작, 및 진공 펌프(246)의 기동·정지를, 신호선(B)을 통해서 서셉터 승강 기구(268)의 승강 동작을, 신호선(C)을 통해서 온도 센서에 기초하는 히터(217b)에의 공급 전력량 조정 동작(온도 조정 동작)이나 임피던스 가변 기구(275)에 의한 임피던스 값 조정 동작을, 신호선(D)을 통해서 게이트 밸브(244)의 개폐 동작을, 신호선(E)을 통해서 RF 센서(272), 주파수 정합기(274) 및 고주파 전원(273)의 동작을, 신호선(F)을 통해서 매스 플로우 컨트롤러(252a 내지 252c)에 의한 각종 가스의 유량 조정 동작 및 밸브(253a 내지 253c, 243a)의 개폐 동작을, 각각 제어하도록 구성되어 있다.
컨트롤러(221)는, 외부 기억 장치(예를 들어, 자기 테이프, 플렉시블 디스크나 하드 디스크 등의 자기 디스크, CD나 DVD 등의 광 디스크, MO 등의 광자기 디스크, USB 메모리나 메모리 카드 등의 반도체 메모리)(226)에 저장된 상술한 프로그램을 컴퓨터에 인스톨함으로써 구성할 수 있다. 기억 장치(221c)나 외부 기억 장치(226)는, 컴퓨터 판독 가능한 기록 매체로서 구성되어 있다. 이하, 이들을 총칭하여, 간단히 기록 매체라고도 한다. 본 명세서에서, 기록 매체라는 말을 사용한 경우에는, 기억 장치(221c) 단체만을 포함하는 경우, 외부 기억 장치(226) 단체만을 포함하는 경우, 또는 그 양쪽을 포함하는 경우가 있다. 또한, 컴퓨터에의 프로그램의 제공은, 외부 기억 장치(226)를 사용하지 않고, 인터넷이나 전용 회선 등의 통신 수단을 사용해서 행해도 된다.
(2) 기판 처리 공정
이어서, 본 실시 형태에 따른 기판 처리 공정에 대해서, 주로 도 4를 사용해서 설명한다. 본 실시 형태에 따른 기판 처리 공정은, 예를 들어 플래시 메모리 등의 반도체 디바이스의 제조 공정의 일 공정으로서, 상술한 처리 장치(100)에 의해 실시된다. 또한 이하의 설명에서, 처리 장치(100)를 구성하는 각 부의 동작은, 컨트롤러(221)에 의해 제어된다.
본 실시 형태에 따른 기판 처리 공정에서 처리되는 웨이퍼(200)는, 표면에 실리콘층을 갖고 있으며, 예를 들어 도 5에 도시한 바와 같이, 애스펙트비가 높은 요철부(홈)를 갖는 트렌치(301)가 미리 형성되어 있다. 여기서, 본 실시 형태에서의 높은 애스펙트비(트렌치의 폭에 대한 깊이의 비)란 10배 이상, 적어도 2배 이상인 것을 말한다. 트렌치(301)는, 예를 들어 웨이퍼(200) 상에 소정의 패턴을 실시한 마스크층(302)을 형성하고, 웨이퍼(200) 표면을 소정 깊이까지 에칭함으로써 형성된다.
본 실시 형태에서는, 트렌치(301)의 내벽의 실리콘층에 대하여 질화 처리(질화막 형성 또는 질소 도우즈)를 행한다. 그때, 트렌치의 측부(301b)의 상부와 하부(저부측의 측벽부)의 질화막의 두께의 차를 작게 하도록, 또는 트렌치(301)의 저부(301a)와 트렌치의 측부(301b)의 질화막의 두께의 비율인 스텝 커버리지를 양호하게 하도록(즉, 좌측에 기재된 비율을 작게 하도록), 처리 장치를 제어하는 것이다. 이하, 도 4의 흐름도를 사용하여, 당해 질화 처리의 공정에 대해서 상세하게 설명한다.
(기판 반입 공정 S110)
우선은, 상기 웨이퍼(200)를 처리실(201) 내에 반입한다. 구체적으로는, 서셉터 승강 기구(268)가 웨이퍼(200)의 반송 위치까지 서셉터(217)를 하강시켜, 서셉터(217)의 관통 구멍(217a)에 웨이퍼 밀어올림 핀(266)을 관통시킨다. 그 결과, 웨이퍼 밀어올림 핀(266)이, 서셉터(217) 표면보다도 소정의 높이 분만큼 돌출된 상태가 된다.
계속해서, 게이트 밸브(244)를 개방하고, 도면 중 생략한 반송 기구를 사용해서 처리실(201)에 인접하는 진공 반송실(도시하지 않음)로부터 처리실(201) 내에 웨이퍼(200)를 반입한다. 반입된 웨이퍼(200)는, 서셉터(217)의 표면으로부터 돌출된 웨이퍼 밀어올림 핀(266) 상에 수평 자세로 지지된다. 처리실(201) 내에 웨이퍼(200)를 반입하면, 반송 기구를 처리실(201) 밖으로 퇴피시키고, 게이트 밸브(244)를 폐쇄해서 처리실(201) 내를 밀폐한다. 계속해서, 서셉터 승강 기구(268)가, 공진 코일(212)의 하단(203a)과 반입출구(245)의 상단(245a)의 사이의 소정의 위치가 되도록, 서셉터(217)를 상승시킨다. 그 결과, 웨이퍼(200)는 서셉터(217)의 상면에 지지된다. 또한, 서셉터(217)에 적재된 웨이퍼(200)와 공진 코일(212)의 하단과의 거리는, 예를 들어 40mm 내지 200mm의 범위의 소정의 거리가 되도록 위치를 조정함으로써, 질화막의 막 두께나, 파티클 발생량을 조정할 수 있다. 또한, 기판 반입 공정 S110은, 처리실(201) 내를 불활성 가스 등으로 퍼지하면서 행해도 된다.
(승온·진공 배기 공정 S120)
계속해서, 처리실(201) 내에 반입된 웨이퍼(200)의 승온을 행한다. 히터(217b)는 미리 가열되어 있어, 히터(217b)가 매립된 서셉터(217) 상에, 반입된 웨이퍼(200)를 유지함으로써, 예를 들어 100℃ 이상, 바람직하게는 650℃ 이상 900℃ 이하의 소정값으로 웨이퍼(200)를 가열한다. 100℃ 미만에서는 성막 레이트를 유지할 수 없을 가능성이 있다. 또한, 양질의 질화막을 형성하기 위해서는, 650℃ 이상 900℃ 이하의 고온에서 질화 처리를 행하는 것이 바람직하다. 여기에서는, 웨이퍼(200)의 온도가 700℃가 되도록 가열한다. 또한, 웨이퍼(200)의 승온을 행하는 동안에, 진공 펌프(246)에 의해 가스 배기관(231)을 통해서 처리실(201) 내를 진공 배기하여, 처리실(201) 내의 압력을 1Pa 이상 500Pa 이하의 범위 내의 소정값으로 한다. 예를 들어 200Pa로 조정된다. 진공 펌프(246)는, 적어도 후술하는 기판 반출 공정 S160이 종료될 때까지 작동시켜 둔다.
(반응 가스 공급 공정 S130)
이어서, 반응 가스로서의 N2 가스의 공급을 개시한다. 구체적으로는, 밸브(253a)를 열고, 매스 플로우 컨트롤러(252a)에서 유량 제어하면서, 버퍼실(237)을 통해서 처리실(201) 내에의 N2 가스의 공급을 개시한다. 이때, N2 가스의 유량을, 예를 들어 100sccm 이상 1,000sccm 이하의 범위 내의 소정값, 보다 바람직하게는 200sccm으로 한다. 또한, 처리실(201) 내의 압력이, 예를 들어 1Pa 이상 100Pa 이하의 범위 내, 바람직하게는 3Pa 이상 10Pa 이하의 소정 압력이 되도록, APC(242)의 개방도를 조정해서 처리실(201) 내를 배기한다. 본 실시 형태에서는 특히 5Pa이 되도록 조정한다. 이와 같이, 처리실(201) 내를 적절하게 배기하면서, 후술하는 플라즈마 처리 공정 S140의 종료 시까지 N2 가스의 공급을 계속한다.
(플라즈마 처리 공정 S140)
처리실(201) 내의 압력이 안정되면, 공진 코일(212)에 대하여, 고주파 전원(273)으로부터 고주파 전력의 인가를 개시한다. 본 실시 형태에서는, 27.12MHz의 고주파 전력을, 예를 들어 5.0kW 이하, 바람직하게는 3.5kW 이하, 보다 바람직하게는 2.0kW의 전력으로 공급한다. 본 실시 형태에서는, 특히 1.0kW의 전력으로 공급한다.
이에 의해, 플라즈마 생성 공간(201a) 내에 고주파 전계가 형성되고, 이러한 전계에서, 플라즈마 생성 공간의 공진 코일(212)의 전기적 중점에 상당하는 높이 위치에 도넛 형상의 유도 플라즈마가 여기된다. 플라즈마 상태의 N2 가스는 해리하여, 질소 원소(N)를 포함하는 라디칼(질소 라디칼)이나 이온(질소 이온) 등의 질소 활성종 또는 반응종이 생성된다.
상술한 바와 같이, 위상 전압과 역위상 전압이 항상 상쇄되는 상태의 정재파가 형성되고, 코일의 전기적 중점(전압이 제로인 노드)에 가장 높은 위상 전류가 생기된다. 따라서, 상기 전기적 중점에서 여기된 유도 플라즈마는, 처리실 벽이나 기판 적재대와의 용량 결합이 거의 없고, 플라즈마 생성 공간(201a) 내에는, 전기적 포텐셜이 매우 낮은 도넛 형상의 플라즈마를 형성할 수 있다.
또한, 상술한 바와 같이, 고주파 전원(273)에 부설된 전원 제어 수단이 플라즈마의 용량 결합이나 유도 결합의 변동에 의한 공진 코일(212)에서의 공진점의 어긋남을 보상하여, 한층 정확하게 정재파를 형성하기 때문에, 용량 결합이 거의 없고, 보다 확실하게 전기적 포텐셜이 매우 낮은 플라즈마를 플라즈마 생성 공간 내에 형성할 수 있다.
전기적 포텐셜이 매우 낮은 플라즈마가 생성되므로, 플라즈마 생성 공간(201a)의 벽이나, 기판 적재대 상에 시스가 발생하는 것을 방지할 수 있다. 따라서, 플라즈마 중의 이온은 가속되지 않는다.
기판 처리 공간(201b)에서 기판 적재대(217) 상에 유지되어 있는 웨이퍼(200)에는, 플라즈마 생성 공간(201a)에서 생성된 질소 활성종이나 반응종(예를 들어 질소 라디칼이나, 가속되지 않는 상태의 이온)이 홈(301) 내에 균일하게 공급된다. 공급된 라디칼이나 이온은 측벽(301a 및 301b)과 균일하게 반응하여, 실리콘층을 스텝 커버리지가 양호한 실리콘 질화막으로 개질한다. 나아가, 가속된 이온에 의한 이온 어택의 발생을 방지할 수 있으므로, 이온에 의한 웨이퍼 대미지를 억제할 수 있다.
또한, 이온의 가속이 방지되기 때문에, 플라즈마 생성 공간(201a)의 주위벽에 대한 스퍼터링 작용이 없어, 플라즈마 생성 공간(201a)의 주위벽에 손상을 끼치지도 않는다. 그 결과, 장치의 수명을 향상시킬 수 있고, 게다가, 플라즈마 생성 공간(201a) 등의 부재 성분이 플라즈마 중에 혼입되어 웨이퍼를 오염시킨다는 문제도 방지할 수 있다.
또한, 고주파 전원(273)에 부설된 전원 제어 수단이 공진 코일(212)에서 발생하는 임피던스의 부정합에 의한 반사파 전력을 고주파 전원(273)측에서 보상하고, 실효 부하 전력의 저하를 보완하기 때문에, 공진 코일(212)에 대하여 항상 초기의 레벨의 고주파 전력을 확실하게 공급할 수 있어, 플라즈마를 안정시킬 수 있다. 따라서, 기판 처리 공간에서 유지된 웨이퍼를 일정한 레이트로 또한 균일하게 처리할 수 있다.
그 후, 소정의 처리 시간, 예를 들어 10초 내지 300초가 경과하면, 고주파 전원(273)으로부터의 전력의 출력을 정지하여, 처리실(201) 내에서의 플라즈마 방전을 정지한다. 또한, 밸브(253a)를 닫아, N2 가스의 처리실(201) 내에의 공급을 정지한다. 이상에 의해, 플라즈마 처리 공정 S140이 종료된다.
이렇게 함으로써, 트렌치(301)의 저부(301a)에 형성되는 질화막의 두께와, 측부(301b)에 형성되는 질화막의 두께를 비슷하게 하는 것이 가능하게 된다. 즉, 스텝 커버리지가 양호한 막을 형성할 수 있다.
(진공 배기 공정 S150)
소정의 처리 시간이 경과하고 N2 가스의 공급을 정지하면, 가스 배기관(231)을 사용해서 처리실(201) 내를 진공 배기한다. 이에 의해, 처리실(201) 내의 N2 가스나, N2 가스가 반응한 배기 가스 등을 처리실(201) 밖으로 배기한다. 그 후, APC(242)의 개방도를 조정하여, 처리실(201) 내의 압력을 처리실(201)에 인접하는 진공 반송실(웨이퍼(200)의 반출처. 도시하지 않음)과 동일한 압력(예를 들어 100Pa)으로 조정한다.
(기판 반출 공정 S160)
처리실(201) 내가 소정의 압력으로 되면, 서셉터(217)를 웨이퍼(200)의 반송 위치까지 하강시켜, 웨이퍼 밀어올림 핀(266) 상에 웨이퍼(200)를 지지시킨다. 그리고, 게이트 밸브(244)를 개방하고, 도면 중 생략한 반송 기구를 사용해서 웨이퍼(200)를 처리실(201) 밖으로 반출한다. 이때, 처리실(201) 내를 불활성 가스 등으로 퍼지하면서 웨이퍼(200)의 반출을 행해도 된다. 이상에 의해, 본 실시 형태에 따른 기판 처리 공정을 종료한다.
도 6은, 본 발명의 실시 형태에 따른 기판 처리 공정에서, 실리콘층을 갖는 트렌치에 질화막을 형성한 예를 나타내는 도이다. 좌측 도면(Overview)은 깊이(d)가 2.0㎛, 폭(W)이 0.2㎛인 트렌치를 확대한 도이다. 우측 도면은, 본 발명의 실시 형태에서 질화 처리했을 때의 트렌치의 Upper, Middle, Lower, Conner, Bottom을 확대한 도이다. 우측 도면에서의 수치는, 질화 처리로 형성된 막의 막 두께를 표시하고 있다.
우측 도면에 기재한 바와 같이, 본 발명에 의해 형성된 질화막은, Upper가 1.8nm, Middle이 1.8nm, Lower가 1.7nm, Corner가 1.8nm, Bottom이 1.8nm의 막 두께인 것을 알 수 있다. 이것은, 거의 균일한 스텝 커버리지 특성을 나타내고 있다. 이에 의해, 반도체 디바이스의 특성이 균일화하여, 성능의 변동을 저감시키는 것이 가능하게 된다.
도 7에, 본 실시 형태에 의해 질화 처리를 행했을 때의 실리콘 기판 상에서의 막 두께와 면내 균일성의 값을 엘립소미터로 측정한 결과를 나타낸다. 측정 결과가 나타내는 바와 같이, 본 실시 형태에 의한 질화 처리에서는, 반응 가스(N2 가스) 분위기 하인 처리실 내의 압력이 1 내지 100Pa의 범위가 되는 압력 영역에서, 실리콘 기판 상에 2.0nm 이상의 질화막을 균일성 좋게 성막할 수 있음을 확인할 수 있다. 또한, 처리실 내의 압력이 1Pa 미만인 압력 영역에서는 성막 레이트가 급속하게 저하되어, 실용적인 질화막 두께(예를 들어 2.0nm)를 실현할 수 없다. 또한, 처리실 내의 압력이 100Pa을 초과하는 압력 영역에서는, 압력의 증대와 함께 질화막의 면내 균일성의 악화가 현저해서, 종래 기술에 비해서 양호한 면내 균일성(균일성 10％ 이하)을 유지할 수 없다. 또한 본 실시 형태에서는, 특히 3 내지 10Pa의 범위에서, 높은 성막 레이트와 양호한 막 두께 균일성을 실현할 수 있음을 확인하였다. 3 내지 10Pa의 압력 영역에서는, 양호한 면내 균일성을 충족함과 함께, 성막 레이트가 최대로 되기 때문에, 질화 처리를 행할 때 특히 적합하다.
처리실 내의 압력이 1 내지 100Pa과 같은 저압력의 조건 하에서 질화 처리 등의 개질 처리를 행하는 경우에, 이러한 높은 성막 레이트와 양호한 막 두께 균일성을 나타내는 것은 개질 처리의 일반적인 경향이 아니라, 본 발명의 실시 형태와 같이 구성된 공진 코일(212)을 사용해서 플라즈마 처리를 행하는 경우 특유의 것이다. 발명자는 본 발명의 실시 형태에서의 이러한 현저한 경향을, 실험에 의해 알아내었다. 따라서, 본 발명의 실시 형태에서는, 질화 처리 시의 처리실 내의 압력(프로세스 압력)을, 압력이 저하됨에 수반해서 성막 레이트와 막 두께 균일성이 향상되는 범위, 보다 바람직하게는, 1 내지 100Pa의 범위, 더욱 바람직하게는 3 내지 10Pa의 범위로 해서 질화 처리를 행한다.
또한, 상기한 실시 형태에서는, 질소(N2) 가스를 사용해서 질화 처리를 행하는 예에 대해 기재했지만, 질소 함유 가스로서 암모니아(NH3) 가스, 또는 N2 가스와 NH3 가스의 혼합 가스를 사용할 수도 있다. 또한 이들 가스에, 수소(H2) 가스나 불활성 가스로서의 희가스(Ar, He, Ne 등)를 첨가한 혼합 가스를 사용할 수도 있다. H2 가스를 첨가한 혼합 가스를 사용하는 경우, 일례로서, 공급하는 가스의 전체 유량이나 처리실(201) 내의 압력은 N2 가스 단독의 경우와 동일하게 하여, N2 가스와 H2 가스의 유량을 1:1이 되도록 공급한다.
또한, 상술한 실시 형태에서는, 트렌치(301)의 내벽의 실리콘층에 대하여 질화 처리를 행하는 예에 대해서 설명했지만, 웨이퍼(200) 상에 형성된 게이트 절연막이나 금속막 등 다양한 막을 처리 대상으로 할 수도 있다. 또한, 질화 처리되는 실리콘층은, 단결정 실리콘이나 폴리 실리콘, 아몰퍼스 실리콘 등 다양한 실리콘이어도 된다. 또한, 실리콘층 이외에도, 다른 실리콘 함유막이나 금속 함유막, High-k막의 질화 처리를 행할 수도 있다.
(3) 본 실시 형태에 따른 효과
본 실시 형태에 따르면, 이하에 나타내는 하나 또는 복수의 효과를 발휘한다.
(a) 본 실시 형태와 같이 구성된 공진 코일을 사용하여, 저압력 조건 하에서 처리 가스의 플라즈마를 생성하고, 당해 플라즈마로 기판 표면을 처리함으로써, 고애스펙트비를 갖는 기판 표면에 대해서도 양호한 스텝 커버리지를 갖는 질화막을 형성할 수 있다.
(b) 특히, 본 실시 형태와 같이 구성된 ICP 방식의 기판 처리 장치를 사용하여, 플라즈마 생성 및 기판 처리 시의 프로세스 압력을 1Pa 이상 100Pa 이하, 보다 바람직하게는 3Pa 이상 10Pa 이하의 범위로 함으로써, 높은 성막 레이트와 양호한 스텝 커버리지를 실현할 수 있다. 간단히 처리실 내 압력을 낮게 함으로써 본 효과가 얻어지는 것이 아니라, 본 실시 형태와 같이 구성된 ICP 방식의 기판 처리 장치를 사용한 경우에 현저하다.
(c) 기판 처리 공간(201b)에서 기판 적재대(217) 상에 유지되어 있는 웨이퍼(200)에는, 질소 라디칼과 가속되지 않는 상태의 이온이 홈(301) 내에 완만하게 또한 균일하게 공급된다. 공급된 라디칼 및 이온은 측벽(301a 및 301b)과 균일하게 반응하여, 실리콘층을 스텝 커버리지가 높은 실리콘 질화막으로 개질한다. 나아가, 가속에 의한 이온 어택을 방지할 수 있으므로, 이온에 의한 웨이퍼 대미지를 억제할 수 있다.
(d) 이온의 가속이 방지되기 때문에, 플라즈마 생성 공간의 주위벽에 대한 스퍼터링 작용이 없어, 플라즈마 생성 공간의 주위벽에 손상을 끼치지도 않는다. 그 결과, 장치의 수명을 향상시킬 수 있고, 게다가, 플라즈마 생성 공간 등의 부재 성분이 플라즈마 중에 혼입되어 웨이퍼를 오염시킨다는 문제도 방지할 수 있다.
(e) 고주파 전원(273)에 부설된 주파수 정합기 등의 전원 제어 수단이 공진 코일(212)에서 발생하는 임피던스의 부정합에 의한 반사파 전력을 고주파 전원(273)측에서 보상하여, 실효 부하 전력의 저하를 보완하기 때문에, 공진 코일(212)에 대하여 항상 초기의 레벨의 고주파 전력을 확실하게 공급할 수 있어, 플라즈마를 안정시킬 수 있다. 따라서, 기판 처리 공간에서 유지된 웨이퍼를 일정한 레이트로 또한 균일하게 처리할 수 있다.
(f) 기판을 650℃ 이상까지 가열해서 처리함으로써, 보다 고품질의 막을 형성하는 것이 가능하게 된다.
(g) 본 실시 형태에 따르면, 홈의 측부 및 저부가 산화되도록, 서셉터 승강 기구를 제어해서 공진 코일과 기판의 위치를 조정할 수 있으므로, 양호한 스텝 커버리지를 얻도록 측부 및 저부의 막 두께가 동등해지게 제어하는 것이 가능하게 된다.
(h) 또한, 본 실시 형태에 따르면, 처리실(201) 내에 형성되는 전계는, 트렌치(301)의 애스펙트비에 따른 주파수를 갖는 고주파 전계이다. 따라서, 고밀도의 플라즈마가 얻어져, 트렌치(301)의 저부(301a)에 반응종의 도달율이 높아지는 것 이외에, 트렌치(301) 내부의 처리 효율이 향상되어, 보다 미세하고 고속의 처리가 가능하게 된다.
또한, 상술한 실시 형태에서는, N2 가스를 사용한 질화 처리에 대해서 설명했지만, 상술한 처리 장치(100)를 사용하여, 산소 함유 가스인 O2 가스를 사용한 산화 처리를 행할 수도 있다. 이하, 제2 실시 형태로서, O2 가스를 사용한 산화 처리에 대해서 설명한다.
<제2 실시 형태>
본 실시 형태에서는, 트렌치(301)의 내벽에 대하여 산화 처리를 행한다. 그때, 트렌치(301)의 저부(301a)와 트렌치의 측부(301b)의 산화막의 두께의 비율인 스텝 커버리지를 양호하게 하도록, 처리 장치를 제어하는 것이다. 또한, 구체적인 당해 산화 처리의 공정은, 질화 처리의 경우와 마찬가지로, 도 4에 도시하는 바와 같으며, 이하에서는, 질화 처리의 경우와 특히 상이한 부분을 중심으로 상세하게 설명한다.
(반응 가스 공급 공정 S130)
승온·진공 배기 공정 S120 후, 반응 가스 공급 공정에서는, 반응 가스로서의 O2 가스의 공급을 개시한다. 구체적으로는, 밸브(253a)를 열어, 매스 플로우 컨트롤러(252a)에서 유량 제어하면서, 버퍼실(237)을 통해서 처리실(201) 내에의 O2 가스의 공급을 개시한다. 이때, O2 가스의 유량을, 예를 들어 100sccm 이상 1,000sccm 이하의 범위 내의 소정값으로 한다. 또한, 처리실(201) 내의 압력이, 예를 들어 1Pa 이상 1,000Pa 이하의 범위 내, 바람직하게는 150Pa이 되도록, APC(242)의 개방도를 조정해서 처리실(201) 내를 배기한다. 이와 같이, 처리실(201) 내를 적절하게 배기하면서, 플라즈마 처리 공정 S140의 종료 시까지 O2 가스의 공급을 계속한다.
(플라즈마 처리 공정 S140)
처리실(201) 내의 압력이 안정되면, 공진 코일(212)에 대하여, 고주파 전원(273)으로부터 고주파 전력의 인가를 개시한다.
이에 의해, 플라즈마 생성 공간(201a) 내에 고주파 전계가 형성되고, 이러한 전계에서, 플라즈마 생성 공간의 공진 코일(212)의 전기적 중점에 상당하는 높이 위치에 도넛 형상의 유도 플라즈마가 여기된다. 플라즈마 상태의 O2 가스는 해리하여, 산소(O)를 포함하는 라디칼(산소 라디칼)이나 이온(산소 이온) 등의 산소 활성종 또는 반응종이 생성된다.
기판 처리 공간(201b)에서 기판 적재대(217) 상에 유지되어 있는 웨이퍼(200)에는, 플라즈마 생성 공간(201a)에서 생성된 산소 활성종이나 반응종(예를 들어 산소 라디칼이나, 가속되지 않는 상태의 이온)이 홈(301) 내에 균일하게 공급된다. 공급된 라디칼 및 이온은 측벽(301a 및 301b)과 균일하게 반응하여, 실리콘층을 스텝 커버리지가 양호한 실리콘 산화막으로 개질한다.
그 후, 소정의 처리 시간, 예를 들어 10초 내지 300초가 경과하면, 고주파 전원(273)으로부터의 전력의 출력을 정지하여, 처리실(201) 내에서의 플라즈마 방전을 정지한다. 또한, 밸브(253a)를 닫아, O2 가스의 처리실(201) 내에의 공급을 정지한다. 이상에 의해, 플라즈마 처리 공정 S140이 종료된다.
이렇게 함으로써, 트렌치(301)의 저부(301a)에 형성되는 산화막의 두께와, 측부(301b)에 형성되는 산화막의 두께를 비슷하게 하는 것이 가능하게 된다. 즉, 스텝 커버리지가 양호한 막을 형성할 수 있다.
또한, 본 실시 형태에서는, 산소(O2) 가스를 사용해서 산화 처리를 행하는 예에 대해서 기재했지만, O2 가스와 수소(H2) 가스의 혼합 가스를 플라즈마 여기함으로써 산화 처리를 행할 수도 있다. O2 가스와 H2 가스의 혼합 가스가 플라즈마에 의해 활성화되면, H 및 OH 등이 생성된다. 이 OH는 실리콘 함유층의 표면을 산화하여, 산화막을 형성한다. 또한 이 H는, 실리콘 함유층의 표면에 대한 환원성에 비해, 금속 함유층의 표면에 대하여 보다 강한 환원성을 갖고 있다. 따라서, 실리콘 함유층과 금속 함유층이 표면에 노출된 웨이퍼(200)등을 이 혼합 가스의 플라즈마를 사용해서 처리하는 경우, 실리콘 함유층의 표면을 선택적으로 산화할 수 있다. H2 가스를 첨가한 혼합 가스를 사용하는 경우, 일례로서, 공급하는 가스의 전체 유량이나 처리실(201) 내의 압력은 O2 가스 단독의 경우와 동일하게 하여, O2 가스와 H2 가스의 유량을 50sccm:950sccm(5:95)이 되도록 공급한다.
또한, 산소 함유 가스로서는, O2 가스 외에, 일산화질소(NO) 가스나 아산화질소(N2O) 가스, 이산화질소(NO2) 등을 사용할 수도 있다.
또한 이들 가스에, 불활성 가스로서의 희가스(Ar, He, Ne 등)를 첨가한 혼합 가스를 사용할 수도 있다. 이 희가스는 플라즈마 여기가 행하여질 때, 플라즈마 방전의 안정화에 기여한다.
본 실시 형태에서는, 1 내지 1,000Pa의 범위, 바람직하게는 150Pa의 반응 가스(O2 가스)의 압력 영역에서, 실리콘 기판 상에 산화막을 균일성 좋게 성막할 수 있다.
또한, 본 실시 형태에서는 도 5와 같이 애스펙트비가 높은 요철부를 갖는 트렌치(301)가 형성된 패턴을 사용해서 설명하였다. 그러한 패턴을 갖는 막으로서, 예를 들어 입체적으로 적층된 플래시 메모리의 제조 공정의 일 공정에서, 도 8에 기재된 바와 같이 이미 형성되어 있는 플로팅 전극(603)에 대하여 본 실시 형태에서의 산화 처리를 행해도 된다.
도 8에 대해서 구체적으로 설명한다. 웨이퍼(200)의 표면에 기둥 형상 절연체(601)가 복수 형성되어 있다. 도 8에서는 2개의 기둥 형상 절연체(601)가 기재되어 있지만, 다수의 기둥 형상 절연체가 미세한 간격으로 주위에 인접하고 있다. 그것들에 대해서는 도시를 생략한다.
기둥 형상 절연체(601)에는 채널층이 형성되어 있다. 채널층에 맞추어, 기둥 형상 절연체(601)의 연신 방향과 직교하는 방향으로, 게이트 절연막(602), 플로팅 게이트층(603)이 순차적으로 적층된다. 이 적층 구조를 플래시 메모리의 적층 구조라 칭한다. 여기서 기둥 형상 절연체(601)의 연신 방향과 직교하는 방향이란, 웨이퍼(200)의 표면과 병행한 방향이기도 하다.
플래시 메모리의 적층 구조가 연신되는 방향에는, 다른 패턴이 형성되어 있고, 예를 들어 인접하는 기둥 형상 절연체(601)에 형성된 게이트 절연막(602), 플로팅 게이트층(603)을 갖는 플래시 메모리의 적층 구조가 형성되어 있다. 플래시 메모리의 적층 구조 선단과 다른 패턴과의 사이(여기에서는 대향하는 플로팅 게이트층(603)의 사이)는 좁은 공간이 형성되어 있다. 한편, 기둥 형상 절연체(601)의 연신 방향 측면에는, 기둥 형상 절연체(601)의 연신 방향과 직교하는 방향으로 적층된 플래시 메모리의 적층 구조가 복수 병렬로 형성되어 있다. 플래시 메모리의 적층 구조간에도 미세화가 실시되어 있다.
이러한 미세화 3차원 패턴에서는, 예를 들어 적층 구조 선단(700)이나, 적층 구조의 측면 중 가스의 공급 방향으로 존재하는 측면(701)이나, 적층 구조의 측면 중 가스의 공급 방향과 반대측의 측면(702), 인접하는 적층 구조의 측면(703)에 대해서는, 디바이스의 성능의 문제로 균일하게 성막하는 것이 요구되고 있다. 나아가, 적층 구조간의 홈(704)의 저부분인 바닥(705)도 마찬가지로, 균일하게 성막하는 것이 요구되고 있다.
미세화 3차원 패턴에 대하여 종래의 CVD 장치에서 처리하는 것을 생각할 수 있지만, 기상 성장이기 때문에, 패턴 상에서 소위 보이드나 심이 발생해버린다. 따라서, 균일한 막 처리를 하는 것은 곤란하였다.
한편 본 실시 형태에 따른 산화 처리에서는, 산소 활성종이나 반응종(예를 들어 산소 라디칼이나, 가속되지 않는 상태의 이온) 산소 라디칼과 가속되지 않는 상태의 이온이 트렌치(706) 내에 완만하면서 또한 균일하게 공급되기 때문에, 공급된 라디칼 및 이온은 적층 구조 선단(700), 측면(701), 측면(702), 측면(703), 저면(705)에 균일하게 공급된다. 따라서, 적층 구조 선단(700), 측면(701), 측면(702), 측면(703), 저면(705)의 실리콘층을 균일하게 산화하여, 스텝 커버리지가 높은 실리콘 산화막으로 개질할 수 있다. 바꿔 말하면, 스텝 커버리지가 양호한 실리콘 산화막을 형성할 수 있다. 나아가, 가속에 의한 이온 어택을 방지할 수 있으므로, 이온에 의한 웨이퍼 대미지를 억제할 수 있다.
특히 도 8의 플래시 메모리의 적층 구조에서는, 폴리 실리콘으로 형성되는 플로팅 전극(603)의 선단을 균일하게 산화하고, 전하 축적층인 ONO층 중, 산화 실리콘층(604a)을 기판 면내에서 균일하게 형성할 수 있다.
이상, 본 실시 형태에서의 산화 처리를, 입체적으로 적층된 플래시 메모리의 제조 공정의 일 공정에서, 이미 형성되어 있는 실리콘막에 대하여 적용하는 예에 대해 설명했지만, 마찬가지의 미세화된 3차원 패턴에 대하여, 제1 실시 형태에서의 질화 처리를 적용하여, 3차원 패턴 표면의 실리콘층을 질화할 수도 있다.
본 발명은 특허 청구 범위에 기재한 바와 같으며, 또한 다음에 부기한 사항을 포함한다.
〔부기 1〕
공급된 질소 함유 가스가 플라즈마 상태로 되는 플라즈마 생성 공간과, 상기 플라즈마 생성 공간에 연통해서 기판 처리 시에 기판이 적재되는 기판 처리 공간을 갖는 기판 처리실과, 상기 플라즈마 생성 공간의 외주에 설치되고, 코일과 상기 코일에 접속되는 임피던스 매칭 회로에 의해 구성되고, 상기 코일과 상기 임피던스 매칭 회로를 합친 전기 길이(전기적 길이)가 인가되는 고주파 전력의 파장의 정수배의 길이인 유도 결합 구조와, 상기 기판을 상기 코일의 하단보다 아래의 위치에 적재하도록 구성된 기판 적재대를 구비한 기판 처리 장치를 준비하는 공정과, 상기 기판 적재대에 상기 기판을 적재하는 공정과, 상기 기판 처리실 내에 상기 질소 함유 가스를 공급하는 공정과, 상기 코일에 고주파 전력을 인가하여, 상기 플라즈마 생성 공간에서 상기 질소 함유 가스의 플라즈마 여기를 개시하는 공정과, 상기 플라즈마 여기에 의해 발생한 질소 원소를 포함하는 활성종(반응종)에 의해 상기 기판의 표면을 질화하는 공정을 갖고, 상기 기판 표면을 질화하는 공정에서는, 기판 처리실 내의 압력을 1Pa 이상 100Pa 이하의 범위로 하는, 반도체 장치의 제조 방법 또는 기판 처리 방법.
〔부기 2〕
부기 1에 기재된 방법에 있어서, 상기 기판은, 표면에 실리콘 함유막을 갖는다.
〔부기 3〕
부기 1 또는 2에 기재된 방법에 있어서, 상기 기판은, 표면에 고애스펙트비(10배 이상)를 갖는 구조(예를 들어 홈 구조)가 형성된 기판이며, 상기 기판의 표면을 질화하는 공정에서는, 상기 고애스펙트비를 갖는 구조의 저면 및 측면을 적어도 질화한다.
〔부기 4〕
부기 1 내지 3 중 어느 한 항에 기재된 방법에 있어서, 상기 기판은, 표면에 실리콘 함유막, 금속 함유막, High-k막 중 어느 하나를 갖는다.
〔부기 5〕
부기 1에 기재된 방법에 있어서, 상기 기판 표면을 질화하는 공정에서는, 상기 프로세스 압력을 3Pa 이상 10Pa 이하의 범위로 한다.
〔부기 6〕
부기 1에 기재된 방법에 있어서, 상기 기판 적재대는, 적재된 상기 기판을 가열하는 히터를 구비하고, 상기 기판 표면을 질화하는 공정에서는, 상기 기판은 상기 히터에 의해 100℃ 이상(바람직하게는 650℃ 이상 900℃ 이하)까지 가열된다.
〔부기 7〕
부기 1에 기재된 방법에 있어서, 상기 질소 함유 가스는, 질소(N2) 가스, 암모니아(NH3) 가스, 또는 질소 가스와 암모니아 가스의 혼합 가스이다.
〔부기 8〕
부기 1에 기재된 방법에 있어서, 상기 기판 적재대에 상기 기판을 적재하는 공정 후, 상기 기판과 상기 코일의 하단과의 거리를 40mm 이상 200mm 이하의 범위의 소정의 거리가 되도록 상기 기판 적재대의 위치를 조정하는 공정을 갖는다.
〔부기 9〕
공급된 질소 함유 가스가 플라즈마 여기되는 플라즈마 생성 공간과, 상기 플라즈마 생성 공간에 연통해서 기판 처리 시에 기판이 적재되는 기판 처리 공간을 갖는 기판 처리실과, 상기 플라즈마 생성 공간의 외주에 설치되고, 코일과 상기 코일에 접속되는 임피던스 매칭 회로에 의해 구성되고, 상기 코일과 상기 임피던스 매칭 회로를 합친 전기 길이(전기적 길이)가 인가되는 고주파 전력의 파장의 정수배의 길이인 유도 결합 구조와, 상기 기판을 상기 코일의 하단보다 아래의 위치에 적재하도록 구성된 기판 적재대를 구비한 기판 처리 장치에 있어서, 상기 기판 적재대에 상기 기판을 적재하는 수순과, 상기 기판 처리실 내에 상기 질소 함유 가스를 공급하는 수순과, 상기 코일에 고주파 전력을 인가하여, 상기 플라즈마 생성 공간에서 상기 질소 함유 가스의 플라즈마 여기를 개시하는 수순과, 상기 플라즈마 여기에 의해 발생한 질소 원소를 포함하는 활성종(반응종)에 의해 상기 기판의 표면을 질화하는 수순을 컴퓨터에 실행시키고, 상기 기판의 표면을 질화하는 수순에서는 기판 처리실 내의 압력을 1Pa 이상 100Pa 이하의 범위로 하는 프로그램, 또는 해당 프로그램을 기록한 컴퓨터가 판독 가능한 기록 매체.
〔부기 10〕
질소 함유 가스가 플라즈마 여기되는 플라즈마 생성 공간과, 상기 플라즈마 생성 공간에 연통하여, 처리되는 기판이 적재되는 기판 처리 공간을 갖는 기판 처리실과, 상기 플라즈마 생성 공간의 외주에 설치되고, 코일과 상기 코일에 접속되는 임피던스 매칭 회로에 의해 구성되고, 상기 코일과 상기 임피던스 매칭 회로를 합친 전기 길이(전기적 길이)가 인가되는 고주파 전력의 파장의 정수배의 길이인 유도 결합 구조와, 상기 기판을 상기 코일의 하단보다 아래의 위치에 적재하도록 구성된 기판 적재대와, 상기 플라즈마 생성 공간에 질소 함유 가스를 공급하는 가스 공급부와, 상기 기판 처리실 내를 배기하는 배기부와, 상기 가스 공급부와 상기 배기부를 제어하여, 상기 유도 결합 구조에 고주파 전력이 인가될 때, 상기 기판 처리실 내의 압력을 100Pa 이하로 하도록 구성되는 제어부를 갖는 기판 처리 장치.
〔부기 11〕
부기 10에 기재된 기판 처리 장치에 있어서, 상기 제어부는, 상기 기판 처리실 내의 압력을 3Pa 이상 10Pa 이하의 범위로 하도록, 상기 가스 공급부와 상기 배기부를 제어하도록 구성된다.
〔부기 12〕
부기 10에 기재된 기판 처리 장치에 있어서, 상기 기판 적재대는, 적재된 상기 기판을 가열하는 히터를 구비하고, 상기 제어부는, 상기 처리되는 기판을 100℃ 이상 바람직하게는 650℃ 이상까지 가열하도록, 상기 히터를 제어하도록 구성된다.
[산업상 이용 가능성]
본 발명에 따르면, 높은 애스펙트비를 갖는 구조의 표면에서도 양호한 스텝 커버리지를 갖는 질화막의 형성이 실현 가능한 기술이 제공된다.
100 : 처리 장치 200 : 웨이퍼
201 : 처리실 201a : 플라즈마 생성 공간
217 : 서셉터 217b : 히터
221 : 컨트롤러 236 : 가스 공급 헤드

Claims (11)

  1. 공급된 질소 함유 가스가 플라즈마 여기되는 플라즈마 생성 공간과, 상기 플라즈마 생성 공간에 연통해서 기판 처리 시에 기판이 적재되는 기판 처리 공간을 포함하는 기판 처리실과, 상기 플라즈마 생성 공간의 외주에 설치되고, 코일과 상기 코일에 접속되는 임피던스 매칭 회로에 의해 구성되고, 상기 코일과 상기 임피던스 매칭 회로를 합친 전기 길이가 인가되는 고주파 전력의 파장의 정수배의 길이인 유도 결합 구조와, 상기 기판을 상기 코일의 하단보다 아래의 위치에 적재하도록 구성된 기판 적재대를 포함하는 기판 처리 장치를 준비하는 공정과,
    상기 기판 적재대에 상기 기판을 적재하는 공정과,
    상기 기판 처리실 내에 상기 질소 함유 가스를 공급하는 공정과,
    상기 코일에 고주파 전력을 인가하여, 상기 플라즈마 생성 공간에서 상기 질소 함유 가스의 플라즈마 여기를 개시하는 공정과,
    상기 플라즈마 여기에 의해 발생한 질소 원소를 포함하는 활성종에 의해 상기 기판의 표면을 질화하는 공정을 포함하고,
    상기 기판의 표면을 질화하는 공정에서는, 기판 처리실 내의 압력을 1Pa 이상 100Pa 이하의 범위로 하는, 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 기판은, 표면에 10배 이상의 애스펙트비를 갖는 구조가 형성된 기판이며,
    상기 기판의 표면을 질화하는 공정에서는, 상기 구조의 저면 및 측면을 적어도 질화하는, 반도체 장치의 제조 방법.
  3. 제2항에 있어서,
    상기 기판은, 표면에 실리콘 함유막, 금속 함유막 및 High-k막 중 적어도 어느 하나를 포함하는, 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 기판의 표면을 질화하는 공정에서는, 상기 기판 처리실 내의 압력을 3Pa 이상 10Pa 이하의 범위로 하는, 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 기판 적재대는, 적재된 상기 기판을 가열하는 히터를 포함하고, 상기 기판의 표면을 질화하는 공정에서는, 상기 기판은 상기 히터에 의해 650℃ 이상 900℃ 이하의 범위의 온도까지 가열되는, 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 질소 함유 가스는, 질소 가스, 암모니아 가스, 또는 질소 가스와 암모니아 가스의 혼합 가스인, 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 기판 적재대에 상기 기판을 적재하는 공정 후, 상기 기판과 상기 코일의 하단과의 거리를 40mm 이상 200mm 이하의 범위의 미리 정해진 거리가 되도록 상기 기판 적재대의 위치를 조정하는 공정을 포함하는, 반도체 장치의 제조 방법.
  8. 공급된 질소 함유 가스가 플라즈마 여기되는 플라즈마 생성 공간과, 상기 플라즈마 생성 공간에 연통해서 기판 처리 시에 기판이 적재되는 기판 처리 공간을 포함하는 기판 처리실과, 상기 플라즈마 생성 공간의 외주에 설치되고, 코일과 상기 코일에 접속되는 임피던스 매칭 회로에 의해 구성되고, 상기 코일과 상기 임피던스 매칭 회로를 합친 전기 길이가 인가되는 고주파 전력의 파장의 정수배의 길이인 유도 결합 구조와, 상기 기판을 상기 코일의 하단보다 아래의 위치에 적재하도록 구성된 기판 적재대를 포함하는 기판 처리 장치에 있어서,
    상기 기판 적재대에 상기 기판을 적재하는 단계와,
    상기 기판 처리실 내에 상기 질소 함유 가스를 공급하는 단계와,
    상기 코일에 고주파 전력을 인가하여, 상기 플라즈마 생성 공간에서 상기 질소 함유 가스의 플라즈마 여기를 개시하는 단계와,
    상기 플라즈마 여기에 의해 발생한 질소 원소를 포함하는 활성종에 의해 상기 기판의 표면을 질화하는 단계를 컴퓨터에 실행시키고,
    상기 기판 표면을 질화하는 단계에서는 기판 처리실 내의 압력을 1Pa 이상 100Pa 이하의 범위로 하는 프로그램을 기록한 컴퓨터가 판독 가능한 기록 매체.
  9. 질소 함유 가스가 플라즈마 여기되는 플라즈마 생성 공간과, 상기 플라즈마 생성 공간에 연통하여, 처리되는 기판이 적재되는 기판 처리 공간을 포함하는 기판 처리실과,
    상기 플라즈마 생성 공간의 외주에 설치되고, 코일과 상기 코일에 접속되는 임피던스 매칭 회로에 의해 구성되고, 상기 코일과 상기 임피던스 매칭 회로를 합친 전기 길이가 인가되는 고주파 전력의 파장의 정수배의 길이인 유도 결합 구조와,
    상기 기판을 상기 코일의 하단보다 아래의 위치에 적재하도록 구성된 기판 적재대와,
    상기 플라즈마 생성 공간에 상기 질소 함유 가스를 공급하는 가스 공급부와,
    상기 기판 처리실 내를 배기하는 배기부와,
    상기 가스 공급부와 상기 배기부를 제어하여, 상기 유도 결합 구조에 고주파 전력이 인가될 때, 상기 기판 처리실 내의 압력을 1Pa 이상 100Pa 이하의 범위로 하도록 구성되는 제어부를 포함하는 기판 처리 장치.
  10. 제9항에 있어서,
    상기 제어부는, 상기 기판 처리실 내의 압력을 3Pa 이상 10Pa 이하의 범위로 하도록 상기 가스 공급부와 상기 배기부를 제어하도록 구성되는, 기판 처리 장치.
  11. 제9항에 있어서,
    상기 기판 적재대는, 적재된 상기 기판을 가열하는 히터를 포함하고, 상기 제어부는, 상기 처리되는 기판을 650℃ 이상 900℃ 이하의 범위의 온도까지 가열하도록, 상기 히터를 제어하도록 구성되는, 기판 처리 장치.
KR1020177017370A 2014-12-25 2015-12-16 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치 KR101965992B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014262686 2014-12-25
JPJP-P-2014-262686 2014-12-25
PCT/JP2015/085247 WO2016104292A1 (ja) 2014-12-25 2015-12-16 半導体装置の製造方法、記録媒体及び基板処理装置

Publications (2)

Publication Number Publication Date
KR20170086639A true KR20170086639A (ko) 2017-07-26
KR101965992B1 KR101965992B1 (ko) 2019-04-04

Family

ID=56150315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020177017370A KR101965992B1 (ko) 2014-12-25 2015-12-16 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치

Country Status (4)

Country Link
US (1) US10453676B2 (ko)
JP (1) JP6281964B2 (ko)
KR (1) KR101965992B1 (ko)
WO (1) WO2016104292A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102579245B1 (ko) * 2017-04-07 2023-09-14 어플라이드 머티어리얼스, 인코포레이티드 비정질 실리콘 갭충전을 개선하기 위한 표면 개질
KR102253808B1 (ko) * 2019-01-18 2021-05-20 주식회사 유진테크 기판 처리 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186402A (ja) * 2002-06-19 2004-07-02 Mitsubishi Heavy Ind Ltd プラズマ処理装置及びプラズマ処理方法
JP2011165743A (ja) * 2010-02-05 2011-08-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2012522399A (ja) * 2009-03-31 2012-09-20 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
JP2014075579A (ja) 2012-09-12 2014-04-24 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5888414A (en) * 1991-06-27 1999-03-30 Applied Materials, Inc. Plasma reactor and processes using RF inductive coupling and scavenger temperature control
JPH11162697A (ja) * 1997-11-28 1999-06-18 Mc Electronics Kk プラズマ生成用の螺旋共振装置
US6238528B1 (en) * 1998-10-13 2001-05-29 Applied Materials, Inc. Plasma density modulator for improved plasma density uniformity and thickness uniformity in an ionized metal plasma source
US20030072884A1 (en) * 2001-10-15 2003-04-17 Applied Materials, Inc. Method of titanium and titanium nitride layer deposition
US7795156B2 (en) * 2004-11-05 2010-09-14 Hitachi Kokusai Electric Inc. Producing method of semiconductor device
US7688272B2 (en) * 2005-05-30 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWM303190U (en) * 2006-06-29 2006-12-21 Thn Shong Ind Co Ltd Rubbish bin with bag-clamping apparatus
EP2054538A2 (en) * 2006-07-07 2009-05-06 Silica Tech, LLC Plasma deposition apparatus and method for making polycrystalline silicon
US8285646B2 (en) * 2007-03-19 2012-10-09 Igt Centralized licensing services
JP2009224755A (ja) * 2008-02-19 2009-10-01 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法及び基板処理装置
US20090233430A1 (en) 2008-02-19 2009-09-17 Hitachi-Kokusai Electric In. Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, and semiconductor device manufacturing system
JP5313547B2 (ja) 2008-05-09 2013-10-09 東京エレクトロン株式会社 半導体装置の製造方法
JP2011164743A (ja) 2010-02-05 2011-08-25 Seiko Epson Corp 記憶装置、および、記憶方法
US8485527B2 (en) * 2011-07-29 2013-07-16 Savant Shuffler LLC Card shuffler
JP5933394B2 (ja) * 2011-09-22 2016-06-08 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
JP2013182966A (ja) * 2012-03-01 2013-09-12 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法
US9177787B2 (en) * 2013-03-15 2015-11-03 Applied Materials, Inc. NH3 containing plasma nitridation of a layer of a three dimensional structure on a substrate
US9012336B2 (en) * 2013-04-08 2015-04-21 Applied Materials, Inc. Method for conformal treatment of dielectric films using inductively coupled plasma

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004186402A (ja) * 2002-06-19 2004-07-02 Mitsubishi Heavy Ind Ltd プラズマ処理装置及びプラズマ処理方法
JP2012522399A (ja) * 2009-03-31 2012-09-20 アプライド マテリアルズ インコーポレイテッド 選択的窒素化の方法
JP2011165743A (ja) * 2010-02-05 2011-08-25 Hitachi Kokusai Electric Inc 半導体装置の製造方法
JP2014075579A (ja) 2012-09-12 2014-04-24 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR101965992B1 (ko) 2019-04-04
JPWO2016104292A1 (ja) 2017-11-02
JP6281964B2 (ja) 2018-02-21
US10453676B2 (en) 2019-10-22
US20170287707A1 (en) 2017-10-05
WO2016104292A1 (ja) 2016-06-30

Similar Documents

Publication Publication Date Title
KR101575734B1 (ko) 기판 처리 장치 및 반도체 장치의 제조 방법
KR102454251B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR101993070B1 (ko) 반도체 장치의 제조 방법 및 기록 매체
KR102073533B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR102315002B1 (ko) 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20190100313A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 컴퓨터 프로그램
KR101965992B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR20180110030A (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
KR102465993B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR102452913B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TWI814137B (zh) 基板處理裝置，半導體裝置的製造方法，基板處理方法及程式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right