JP2014075579A - 基板処理装置及び半導体装置の製造方法 - Google Patents

基板処理装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2014075579A
JP2014075579A JP2013186834A JP2013186834A JP2014075579A JP 2014075579 A JP2014075579 A JP 2014075579A JP 2013186834 A JP2013186834 A JP 2013186834A JP 2013186834 A JP2013186834 A JP 2013186834A JP 2014075579 A JP2014075579 A JP 2014075579A
Authority
JP
Japan
Prior art keywords
substrate
gas
plasma
substrate processing
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013186834A
Other languages
English (en)
Other versions
JP6257071B2 (ja
Inventor
Tadashi Terasaki
正 寺崎
Masanori Nakayama
雅則 中山
Mitsunori Takeshita
光徳 竹下
Katsunori Funaki
克典 舟木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2013186834A priority Critical patent/JP6257071B2/ja
Priority to KR1020130109329A priority patent/KR101575734B1/ko
Priority to US14/024,249 priority patent/US9059229B2/en
Publication of JP2014075579A publication Critical patent/JP2014075579A/ja
Application granted granted Critical
Publication of JP6257071B2 publication Critical patent/JP6257071B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins

Abstract

【課題】アスペクト比の高い溝を処理する際、ステップカバレッジが良好な膜を形成できるプラズマ処理装置を提供する。
【解決手段】プラズマ生成空間と、プラズマ生成空間に連通した基板処理空間と、を有する基板処理室２０１と、前記プラズマ生成空間の外側に配され、コイル２１２と前記コイルに接続される波形調整回路を合わせた電気的長さが投入される電力の波長の整数倍の長さである誘導結合構造と、前記基板処理空間内に設けられ、表面にシリコン含有層が形成された高アスペクト比の溝を有する基板を載置する基板載置台２１７と、プラズマ生成空間に酸素含有ガスを供給する酸素ガス供給系を有するガス供給部２３４と、基板処理室からガスを排気する排気部２３５とを有する構成とする。
【選択図】図１

Description

本発明は、基板処理装置及び半導体装置の製造方法に関する。
近年、フラッシュメモリ等の半導体装置は高集積化の傾向にある。それに伴い、パターンサイズが著しく微細化されている。これらのパターンを形成する際、製造工程の一工程として、基板に酸化処理や窒化処理等の所定の処理を行う工程が実施される場合がある。
上記パターンを形成する方法の一つとして、回路間に溝を形成し、そこにライナー膜や配線を形成する工程が存在する。この溝は、近年の微細化に伴い、高いアスペクト比となるよう構成されている。
ライナー膜等を形成するに際しては、溝の上部側面、中部側面、下部側面、底部においても膜厚にばらつきが無い良好なステップカバレッジの膜を形成することが求められている。良好なステップカバレッジの膜とすることで、半導体デバイスの特性を溝間で均一とすることができ、それにより半導体デバイスの特性ばらつきを抑制することができるためである。
この高いアスペクト比の溝を処理するために、ガスを加熱して処理することや、ガスをプラズマ状態として処理することが試みられたが、良好なステップカバレッジを有する膜を形成することは困難であった。
そこで、本発明の目的は、アスペクト比の高い溝においても、良好なステップカバレッジを有する膜の形成を実現可能な基板処理装置及び半導体装置の製造方法を提供するものである。
本発明の一態様によれば、プラズマが生成されるプラズマ生成空間と、前記プラズマ生成空間に連通し基板処理時に基板が投入される基板処理空間と、を有する基板処理室と、
前記プラズマ生成空間の外側に配され、コイルと前記コイルに接続される波形調整回路を合わせた電気的長さが、投入される電力の波長の整数倍の長さである誘導結合構造と、
前記基板処理空間内に設けられ、表面にシリコン含有層が形成された高アスペクト比の溝を有する基板を載置する基板載置台と、
前記基板処理室の壁に設けられた基板搬入出口と、
基板を処理する際、前記基板載置台に載置された基板を前記基板搬入出口と前記コイルの下端との間に位置するよう前記基板載置台を昇降可能な基板支持台昇降部と、
前記プラズマ生成空間に酸素含有ガスを供給する酸素ガス供給系を有するガス供給部と、
前記基板処理室からガスを排気する排気部と
を有する基板処理装置が提供される。
本発明の他の態様によれば、基板搬入出口を介して、表面にシリコン含有層が形成された高アスペクト比の溝を有する基板を、基板処理室内の基板載置台に載置する工程と、
前記処理室の上方であって、空間が連通するプラズマ生成空間に酸素含有ガスを供給しつつガスを排気する工程と、
前記プラズマ生成空間の外周に配された誘導結合構造のコイルに、前記コイルおよびそれに接続される波形調整回路の電気的長さを整数倍の波長を有する電力を投入し、生成されるプラズマ電位が前記基板上の電位以下となるようプラズマ生成空間にプラズマを生成する工程と、
前記生成されたプラズマによって前記基板処理室の基板を酸化処理する工程と
を有する半導体装置の製造方法が提供される。
本発明によれば、アスペクト比の高い溝においても、良好なステップカバレッジを有する膜の形成が実現可能な基板処理装置及び半導体装置の製造方法が提供される。
本発明の実施形態に係る基板処理装置の断面図である。 本発明の実施形態に係る基板処理装置のプラズマ生成原理を説明する説明図である。 本発明の第一の実施形態に係る基板処理工程を示すフロー図である。 本発明の第一の実施形態に係る基板処理工程で処理される溝（トレンチ）が形成された基板の説明図である。 本発明の第一の実施形態に係る基板処理工程で処理された溝（トレンチ）と、比較例に係る基板処理工程で処理されたトレンチの比較を説明した説明図である。 本発明の第一の実施形態に係る基板処理工程で処理される溝（トレンチ）が形成された基板の説明図である。 本発明の第二の実施形態に係る基板処理工程で処理される溝（トレンチ）が形成された基板の説明図である。 本発明の第二の実施形態に係る基板処理工程で処理される溝（トレンチ）が形成された基板の説明図である。 本発明の第二の実施形態に係る基板処理工程を示すフロー図である。
＜本発明の第一の実施形態＞
（１）基板処理装置の構成
本発明の第１実施形態に係る基板処理装置について、図１から図５を用いて以下に説明する。図１は、本実施形態に係る基板処理装置の断面図である。
（処理室）
処理装置１００は、ウエハ２００をプラズマ処理する処理炉２０２を備えている。処理炉２０２には、処理室２０１を構成する処理容器２０３が設けられている。処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下側容器２１１とを備えている。上側容器２１０が下側容器２１１の上に被さることにより、処理室２０１が形成される。上側容器２１０は、例えば酸化アルミニウム（Ａｌ２Ｏ３）または石英（ＳｉＯ２）等の非金属材料で形成されており、下側容器２１１は、例えばアルミニウム（Ａｌ）で形成されている。
また、下側容器２１１の下部側壁には、ゲートバルブ２４４が設けられている。ゲートバルブ２４４は、開いているとき、搬送機構（図示せず）を用いて、搬入出口２４５を介して、処理室２０１内へウエハ２００を搬入できる。または、搬送機構（図示せず）を用いて、搬入出口２４５を介して、処理室２０１外へとウエハ２００を搬出することができるように構成されている。ゲートバルブ２４４は、閉まっているときには、処理室２０１内の気密性を保持する仕切弁となるように構成されている。
処理室２０１は、後述するように周囲にコイル２１２が設けられているプラズマ生成空間２０１ａと、プラズマ生成空間２０１ａに連通し、ウエハ２００が処理される基板処理空間２０１ｂを有する。プラズマ生成空間２０１ａはプラズマが生成される空間であって、処理室の内、コイル２１２の下端（一点鎖線）より上方の空間を言う。一方、基板処理空間２０１ｂは基板がプラズマで処理される空間であって、コイル２１２の下端より下方の空間を言う。
（サセプタ）
処理室２０１の底側中央には、ウエハ２００を載置する基板載置部としてのサセプタ２１７が配置されている。サセプタ２１７は例えば窒化アルミニウム（ＡｌＮ）、セラミックス、石英等の非金属材料から形成されており、ウエハ２００上に形成される膜等の金属汚染を低減することができるように構成されている。
サセプタ２１７の内部には、加熱機構としてのヒータ２１７ｂが一体的に埋め込まれている。ヒータ２１７ｂは、電力が供給されると、ウエハ２００表面を例えば２５℃から７００℃程度まで加熱することができるように構成されている。
サセプタ２１７は、下側容器２１１とは電気的に絶縁されている。サセプタ２１７内部にはインピーダンス調整電極２１７ｃが装備されている。インピーダンス調整電極２１７ｃは、インピーダンス調整部としてのインピーダンス可変機構２７５を介して接地されている。インピーダンス可変機構２７５はコイルや可変コンデンサから構成されており、コイルのインダクタンス及び抵抗並びに可変コンデンサの容量値を制御することにより、インピーダンスを約０Ωから処理室２０１の寄生インピーダンス値の範囲内で変化させることができるように構成されている。これによって、インピーダンス調整電極２１７ｃ及びサセプタ２１７を介して、ウエハ２００の電位（バイアス電圧）を制御できる。
サセプタ２１７には、サセプタを昇降させるサセプタ昇降機構２６８が設けられている。そしてサセプタ２１７には貫通孔２１７ａが設けられ、一方、下側容器２１１の底面にはウエハ突上げピン２６６が設けられている。貫通孔２１７ａとウエハ突上げピン２６６とは互いに対向する位置に、少なくとも各３箇所ずつ設けられている。サセプタ昇降機構２６８によりサセプタ２１７が下降させられたときには、ウエハ突上げピン２６６がサセプタ２１７とは非接触な状態で、貫通孔２１７ａを突き抜けるように構成されている。
主に、サセプタ２１７及びヒータ２１７ｂ、電極２１７ｃにより、本実施形態に係る基板載置部が構成されている。
（ガス供給部）
処理室２０１の上方、つまり上側容器２１０の上部には、シャワーヘッド２３６が設けられている。シャワーヘッド２３６は、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９とを備え、反応ガスを処理室２０１内へ供給できるように構成されている。バッファ室２３７は、ガス導入口２３４より導入される反応ガスを分散する分散空間としての機能を持つ。
ガス導入口２３４には、酸素含有ガスとしての酸素（Ｏ２）ガスを供給する酸素含有ガス供給管２３２ａの下流端と、水素含有ガスとしての水素（Ｈ２）ガスを供給する水素含有ガス供給管２３２ｂの下流端と、不活性ガスとしてのアルゴン（Ａｒ）ガスを供給する不活性ガス供給管２３２ｃと、が合流するように接続されている。酸素含有ガス供給管２３２ａには、上流側から順に、Ｏ２ガス供給源２５０ａ、流量制御装置としてのマスフローコントローラ２５２ａ、開閉弁としてのバルブ２５３ａが設けられている。水素含有ガス供給管２３２ｂには、上流側から順に、Ｈ２ガス供給源２５０ｂ、流量制御装置としてのマスフローコントローラ２５２ｂ、開閉弁としてのバルブ２５３ｂが設けられている。不活性ガス供給管２３２ｃには、上流側から順に、Ａｒガス供給源２５０ｃ、流量制御装置としてのマスフローコントローラ２５２ｃ、開閉バルブとしての２５３ｃが設けられている。酸素含有ガス供給管２３２ａと水素含有ガス供給管２３２ｂと不活性ガス供給管２３２ｃとが合流した下流側には、バルブ２４３ａが設けられ、ガス導入口２３４の上流端に接続されている。バルブ２５３ａ、２５３ｂ、２５３ｃ、２４３ａを開閉させることによって、マスフローコントローラ２５２ａ、２５２ｂ、２５２ｃによりそれぞれのガスの流量を調整しつつ、ガス供給管２３２ａ、２３２ｂ、２３２ｃを介して、酸素含有ガス、水素ガス含有ガス、不活性ガス等の反応ガスを処理室２０１内へ供給できるように構成されている。
主に、シャワーヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、酸素含有ガス供給管２３２ａ、水素含有ガス供給管２３２ｂ、不活性ガス供給管２３２ｃ、マスフローコントローラ２５２ａ，２５２ｂ，２５２ｃ、バルブ２５３ａ，２５３ｂ，２５３ｃ，２４３ａにより、本実施形態に係るガス供給部が構成されている。
また、シャワーヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、酸素含有ガス供給管２３２ａマスフローコントローラ２５２ａバルブ２５３ａ，２４３ａにより、本実施形態に係る酸素含有ガス供給系が構成されている。
さらに、シャワーヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、水素含有ガス供給管２３２ｂ、マスフローコントローラ２５２ｂ、バルブ２５３ｂ，２４３ａにより、本実施形態に係る水素ガス供給系が構成されている。
さらに、シャワーヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、不活性ガス供給管２３２ｃ、マスフローコントローラ２５２ｃ、バルブ２５３ｃ，２４３ａにより、本実施形態に係る不活性ガス供給系が構成されている。
尚、ガス供給部として、Ｏ２ガス供給源２５０ａ、Ｈ２ガス供給源２５０ｂ、Ａｒガス供給源２５０ｃを含めても良い。また、酸素含有ガス供給系としてＯ２ガス供給源２５０ａを含めても良い。また、水素含有ガス供給系としてＨ２ガス供給源２５０ｂを含めても良い。また、不活性ガス供給系としてＡｒガス供給源２５０ｃを含めても良い。
（排気部）
下側容器２１１の側壁には、処理室２０１内から反応ガスを排気するガス排気口２３５が設けられている。ガス排気口２３５には、ガス排気管２３１の上流端が接続されている。ガス排気管２３１には、上流側から順に圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）２４２、開閉弁としてのバルブ２４３ｂ、真空排気装置としての真空ポンプ２４６が設けられている。
主に、ガス排気口２３５、ガス排気管２３１、ＡＰＣ２４２、バルブ２４３ｂにより、本実施形態に係る排気部が構成されている。尚、真空ポンプ２４６を排気部に含めても良い。
（プラズマ生成部）
処理室２０１の外周部、すなわち上側容器２１０の側壁の外側には、処理室２０１を囲うように、第１の電極としての、螺旋状の共振コイル２１２が設けられている。共振コイル２１２には、ＲＦセンサ２７２、高周波電源２７３と周波数整合器２７４が接続される。
高周波電源２７３は、共振コイル２１２に高周波電力を供給するものである。ＲＦセンサ２７２は高周波電源２７３の出力側に設けられている。ＲＦセンサ２７2は、供給される高周波の進行波や反射波の情報をモニタするものである。周波数整合器２７４は、ＲＦセンサ２７２でモニタされた反射波の情報に基づいて、反射波が最小となるよう、高周波電源２７３を制御するものである。
共振コイル２１２は、所定の波長の定在波を形成するため、一定波長モードで共振するように巻径、巻回ピッチ、巻数が設定される。すなわち、共振コイル２１２の電気的長さは、高周波電源２７３から供給される電力の所定周波数における１波長の整数倍（１倍、２倍、…）に相当する長さに設定される。 例えば、１３．５６ＭＨｚの場合1波長の長さは約２２メートル、２７．１２ＭＨｚの場合1波長の長さは、約１１メートル、５４．２４ＭＨｚの場合1波長の長さは約５．５メートルになる。共振コイル２１２は、絶縁性材料にて平板状に形成され且つベースプレート４４８の上端面に鉛直に立設された複数のサポートによって支持される。
共振コイル２１２の両端は電気的に接地されるが、共振コイル２１２の少なくとも一端は、装置の最初の設置の際又は処理条件の変更の際に当該共振コイルの電気的長さを微調整するため、可動タップ２１３を介して接地される。図１中の符号２１４は他方の固定グランドを示す。さらに、装置の最初の設置の際又は処理条件の変更の際に共振コイル２１２のインピーダンスを微調整するため、共振コイル２１２の接地された両端の間には、可動タップ２１５によって給電部が構成される。
すなわち、共振コイル２１２は、電気的に接地されたグランド部を両端に備え且つ高周波電源２７３から電力供給される給電部を各グランド部の間に備えている。しかも、少なくとも一方のグランド部は、位置調整可能な可変式グランド部とされ、そして、給電部は、位置調整可能な可変式給電部とされる。共振コイル２１２が可変式グランド部及び可変式給電部を備えている場合には、後述するように、処理室２０１の共振周波数及び負荷インピーダンスを調整するにあたり、より一層簡便に調整することができる。
プラズマの生成原理についいては後述する。
遮蔽板２２３は、共振コイル２１２の外側への電磁波の漏れを遮蔽するとともに、共振回路を構成するのに必要な容量成分を共振コイル２１２との間に形成するために設けられる。遮蔽板２２３は、一般的には、アルミニウム合金、銅又は銅合金などの導電性材料を使用して円筒状に形成される。遮蔽板２２３は、共振コイル２１２の外周から、例えば５から１５０ｍｍ程度隔てて配置される。
高周波電源２７３の出力側にはＲＦセンサ２７２が設置され、進行波、反射波等をモニタしている。ＲＦセンサ２７２によってモニタされた反射波電力は、周波数整合器２７４に入力される。周波数整合器２７４は、反射波が最小となるよう周波数を制御する。
主に、共振コイル２１２、ＲＦセンサ２７２、周波数整合器２７４により、本実施形態に係るプラズマ生成部が構成されている。尚、プラズマ生成部として高周波電源２７３を含めても良い。
ここで、本実施形態に係る装置のプラズマ生成原理および生成されるプラズマの性質について図２を用いて説明する。
共振コイル２１２は、所定の波長の定在波を形成するため、全波長モードで共振する様に巻径、巻回ピッチ、巻数が設定される。すなわち、共振コイル２１２の電気的長さは、高周波電源２７３から与えられる電力の所定周波数における１波長の整数倍（１倍，２倍，…）に設定される。
具体的には、印加する電力や発生させる磁界強度または適用する装置の外形などを勘案し、共振コイル２１２は、例えば、８００ｋＨｚから５０ＭＨｚ、０．５ＫＷから５ＫＷの高周波電力によって０．０１ガウスから１０ガウス程度の磁場を発生し得る様に、５０mm2から３００mm2 の有効断面積であって且つ２００mmから５００mmのコイル直径とされ、プラズマ生成空間２０１ａを形成する部屋の外周側に２から６０回程度巻回される。なお、共振コイル２１２を構成する素材としては、銅パイプ、銅の薄板、アルミニウムパイプ、アルミニウム薄板、ポリマーベルトに銅またはアルミニウムを蒸着した素材などが使用される。
また、共振コイル２１２の一端または両端は、当該共振コイルの電気的長さを設置の際に微調整し、共振特性を高周波電源２７３と略等しくするため、通常は可動タップを介して接地される。更に、位相及び逆位相電流が共振コイル２１２の電気的中点に関して対称に流れる様に、共振コイル２１２の一端（若しくは他端または両端）には、コイル及びシールドから成る波形調整回路が挿入される。波形調整回路は、共振コイル２１２の端部を電気的に非接続状態とするか又は電気的に等価の状態に設定することにより開路に構成する。また、共振コイル２１２の端部は、チョーク直列抵抗によって非接地とし、固定基準電位に直流接続されてもよい。
遮蔽板２２３は、共振コイル２１２の外側の電界を遮蔽すると共に、共振回路を構成するのに必要な容量成分（Ｃ成分）を共振コイル２１２との間に形成するために設けられる。遮蔽板２２３は、一般的には、アルミニウム合金、銅または銅合金などの導電性材料を使用して円筒状に構成される。遮蔽板２２３は、共振コイル２１２の外周から５から１５０ｍｍ程度隔てて配置される。そして、通常、遮蔽板２２３は共振コイル２１２の両端と電位が等しくなる様に接地されるが、共振コイル２１２の共振数を正確に設定するため、遮蔽板２２３の一端または両端は、タップ位置を調整可能とする。あるいは、共振数を正確に設定するために、共振コイル２１２と遮蔽板２２３の間にトリミングキャパシタンスを挿入しても良い。
高周波電源２７３は、発振周波数および出力を規定するための高周波発振回路およびプリアンプを含む電源制御手段（コントロール回路）と、所定の出力に増幅するための増幅器（出力回路）とを備えている。電源制御手段は、操作パネルを通じて予め設定された周波数および電力に関する出力条件に基づいて増幅器を制御し、増幅器は、上記の共振コイル２１２に伝送線路を介して一定の高周波電力を供給する。
ところで、共振コイル２１２によって構成されるプラズマ発生回路はＲＬＣの並列共振回路で構成される。高周波電源２７３の波長と共振コイル２１２の電気的長さが同じ場合、共振コイル２１２の共振条件は、共振コイル２１２の容量成分や誘導成分によって作り出されるリアクタンス成分が相殺され、純抵抗になることである。しかしながら、上記プラズマ発生回路においては、プラズマを発生させた場合、共振コイル２１２の電圧部とプラズマとの間の容量結合、プラズマ生成空間２０１ａとプラズマの間の誘導結合の変動や、プラズマの励起状態により、実際の共振周波数が僅かながら変動する。
そこで、本実施形態においては、プラズマ発生時の共振コイル２１２における共振のずれを電源側で補償するため、周波数整合器２７４は、プラズマが発生した際の共振コイル２１２からの反射波電力を検出して出力を補完する機能を有する。斯かる構成により、本発明の共振装置では、共振コイル２１２において一層正確に定在波を形成でき、容量結合の極めて少ないプラズマを発生させ得る。
すなわち、上記の周波数整合器２７４は、プラズマが発生した際の前記の共振コイル２１２からの反射波電力を検出し、反射波電力が最小となる様に前記の所定周波を増加または減少させる。具体的には、周波数整合器２７４には、予め設定された発振周波数を補正する周波数制御回路が構成され、かつ、増幅器の出力側には、伝送線路における反射波電力を検出し、その電圧信号を周波数制御回路にフィードバックする周波数整合器２７４の一部としての反射波パワーメータが介装される。
周波数制御回路は、反射波パワーメータからの電圧信号が入力され且つ当該電圧信号を周波数信号にデジタル変換するＡ／Ｄコンバータ、変換された反射波に相当する周波数信号の値と予め設定記憶された発振周波数の値とを加減算処理する演算処理回路、加減算処理して得られた周波数の値を電圧信号にアナログ変換するＤ／Ａコンバータ、および、Ｄ／Ａコンバータからの印加電圧に応じて発振する電圧制御発振器によって構成される。従って、周波数制御回路は、プラズマ点灯前は共振コイル２１２の無負荷共振周波数で発振し、プラズマ点灯後は反射電力が最小となる様に前記所定周波数を増加または減少させた周波数を発振し、結果的には、伝送線路における反射波がゼロとなる様に周波数信号を増幅器に与える。
本実施形態においては、プラズマ生成空間２０１ａの内部を例えば０．０１から５０Ｔｏｒｒに減圧した後、前記の真空度を維持しつつプラズマ生成空間２０１ａにプラズマ用ガス（本実施形態においては酸素含有ガス）を供給する。そして、高周波電源２７３から共振コイル２１２に例えば２７．１２ＭＨｚ、２ＫＷの高周波電力を供給すると、プラズマ生成空間２０１ａの内部に誘導電界が生じ、その結果、供給されたガスがプラズマ生成空間２０１ａにおいてプラズマ状態となる。
高周波電源２７３に付設された周波数整合器２７４は、発生したプラズマの容量結合や誘導結合の変動による共振コイル２１２における共振点のずれを高周波電源２７３側で補償する。すなわち、周波数整合器２７４のＲＦセンサ２７２は、プラズマの容量結合や誘導結合の変動による反射波電力を検出し、反射波電力が最小となる様に、反射波電力の発生要因である共振周波数のずれに相当する分だけ前記の所定周波を増減させ、プラズマ条件下における共振コイル２１２の共振周波数の高周波を増幅器に出力させる。
換言すれば、本発明の共振装置においては、プラズマ発生時およびプラズマ生成条件の変動時の共振コイル２１２の共振点のずれに応じて、正確に共振する周波数の高周波を出力するため、共振コイル２１２で一層正確に定在波を形成できる。すなわち、図２に示す様に、共振コイル２１２においては、プラズマを含む当該共振器の実際の共振周波数の送電により、位相電圧と逆位相電圧が常に相殺される状態の定在波が形成され、コイルの電気的中点（電圧がゼロのノード）に最も高い位相電流が生起される。従って、上記の電気的中点において励起された誘導プラズマは、処理室壁や基板載置台との容量結合が殆どなく、プラズマ生成空間２０１ａ中には、電気的ポテンシャルの極めて低いドーナツ状のプラズマを形成できる。
（制御部）
制御部としてのコントローラ２２１は、信号線Ａを通じてＡＰＣ２４２、バルブ２４３ｂ及び真空ポンプ２４６を、信号線Ｂを通じてサセプタ昇降機構２６８を、信号線Ｃを通じてヒータ２１７ｂ及びインピーダンス可変機構２７５を、信号線Ｄを通じてゲートバルブ２４４を、信号線Ｅを通じてＲＦセンサ２７２及び高周波電源２７３、周波数整合器２７４を、信号線Ｆを通じてマスフローコントローラ２５２ａ，２５２ｂ，２５２ｃ及びバルブ２５３ａ，２５３ｂ，２５３ｃ，２４３ａを、それぞれ制御するように構成されている。
（２）基板処理工程
次に、本実施形態に係る基板処理工程について、主に図３を用いて説明する。図３は、本実施形態に係る基板処理工程を示すフロー図である。本実施形態に係る基板処理工程は、例えばフラッシュメモリ等の半導体デバイスの製造工程の一工程として、上述の処理装置１００により実施される。なお以下の説明において、処理装置１００を構成する各部の動作は、コントローラ２２１により制御される。
なお、本実施形態に係る基板処理工程で処理されるウエハ２００の表面には、例えば図４に示すように、アスペクト比の高い凹凸部を有するトレンチ３０１が予め形成されている。トレンチ３０１は、例えばウエハ２００上に所定のパターンを施したマスク層３０２を形成し、ウエハ２００表面を所定深さまでエッチングすることで形成される。
本実施形態においては、トレンチ３０１の内壁に対して酸化処理を行う。その際、トレンチ３０１の底部３０１ａとトレンチの側部３０１ｂの酸化膜の厚さの比であるステップカバレッジを高くするよう、処理装置を制御するものである。以下に詳述する。
（基板搬入工程Ｓ１１０）
まずは、上記のウエハ２００を処理室２０１内に搬入する。具体的には、サセプタ昇降機構２６８がウエハ２００の搬送位置までサセプタ２１７を下降させて、サセプタ２１７の貫通孔２１７ａにウエハ突上げピン２６６を貫通させる。その結果、ウエハ突き上げピン２６６が、サセプタ２１７表面よりも所定の高さ分だけ突出した状態となる。
続いて、ゲートバルブ２４４を開き、図中省略の搬送機構を用いて処理室２０１に隣接する真空搬送室（図示せず）から処理室２０１内にウエハ２００を搬入する。その結果、ウエハ２００は、サセプタ２１７の表面から突出したウエハ突上げピン２６６上に水平姿勢で支持される。処理室２０１内にウエハ２００を搬入したら、搬送機構を処理室２０１外へ退避させ、ゲートバルブ２４４を閉じて処理室２０１内を密閉する。そして、サセプタ昇降機構２６８が、共振コイル２１２の下端２０３ａと搬入出口２４５の上端２４５ａの間の所定の位置となるよう、サセプタ２１７を上昇させる。その結果、ウエハ２００はサセプタ２１７の上面に支持される。なお、基板搬入工程Ｓ１１０は、処理室２０１内を不活性ガス等でパージしながら行ってもよい。
（昇温・真空排気工程Ｓ１２０）
続いて、処理室２０１内に搬入されたウエハ２００の昇温を行う。ヒータ２１７ｂは予め加熱されており、ヒータ２１７ｂが埋め込まれたサセプタ２１７上に、搬入されたウエハ２００を保持することで、例えば１５０℃以上６５０℃以下の範囲内の所定値にウエハ２００を加熱する。ここでは、ウエハ２００の温度が６００℃となるよう加熱する。また、ウエハ２００の昇温を行う間、真空ポンプ２４６によりガス排気管２３１を介して処理室２０１内を真空排気し、処理室２０１内の圧力を０．１Ｐａ以上１０００Ｐａ以下の範囲内の所定値とする。例えば２００Ｐａに調整される。真空ポンプ２４６は、少なくとも後述の基板搬出工程Ｓ１６０が終了するまで作動させておく。
（反応ガス供給工程Ｓ１３０）
次に、反応ガスとしてのＯ２ガスの供給を開始する。具体的には、バルブ２５３ａを開け、マスフローコントローラ２５２ａにて流量制御しながら、バッファ室２３７を介して処理室２０１内へのＯ２ガスの供給を開始する。このとき、Ｏ２ガスの流量を、例えば１００ｓｃｃｍ以上１０００ｓｃｃｍ以下の範囲内の所定値とする。また、処理室２０１内の圧力が、例えば１Ｐａ以上１０００Ｐａ以下の範囲内の所定圧力となるように、ＡＰＣ２４２の開度を調整して処理室２０１内を排気する。このように、処理室２０１内を適度に排気しつつ、後述のプラズマ処理工程Ｓ１４０の終了時までＯ２ガスの供給を継続する。
（プラズマ処理工程Ｓ１４０）
処理室２０１内の圧力が安定したら、共振コイル２１２に対して高周波電源２７３から整合器２７２を介して、高周波電力の印加を開始する。
これにより、プラズマ生成空間２０１ａ内に高周波電界が形成され、係る電界で、プラズマ生成空間の共振コイル２１２の電気的中点に相当する高さ位置にドーナツ状の誘導プラズマが励起される。プラズマ状のＯ２ガスは解離し、酸素（Ｏ）を含む酸素活性種、イオン等の反応種を生成する。
前述したように、位相電圧と逆位相電圧が常に相殺される状態の定在波が形成され、コイルの電気的中点（電圧がゼロのノード）に最も高い位相電流が生起される。従って、上記の電気的中点において励起された誘導プラズマは、処理室壁や基板載置台との容量結合が殆どなく、プラズマ生成空間２０１ａ中には、電気的ポテンシャルの極めて低いドーナツ状のプラズマを形成できる。
さらに、上述の様に、高周波電源２７３に付設された電源制御手段がプラズマの容量結合や誘導結合の変動による共振コイル２１２における共振点のずれを補償し、一層正確に定在波を形成すため、容量結合が殆どなく、より確実に電気的ポテンシャルの極めて低いプラズマをプラズマ生成空間中に形成できる。
電気的ポテンシャルが極めて低いプラズマが生成されることから、プラズマ生成空間２０１ａの壁や、基板載置台上にシースが発生を防ぐことができる。したがって、プラズマ中のイオンは加速されない。
基板処理空間２０１ｂで基板載置台２１７上に保持されているウエハ２００には、酸素ラジカルと加速されない状態のイオンが溝３０１内に均一に供給される。供給されたラジカル及びイオンは側壁３０１ａ及び３０１ｂと均一に反応し、シリコン膜をステップカバレッジの高いシリコン酸化膜に改質する。更には、加速によるイオンアタックを防止できるので、イオンによるウエハダメージを抑制することができる。
また、イオンの加速が防止されるため、プラズマ生成空間の周壁に対するスパッタリング作用がなく、プラズマ生成空間の周壁に損傷を与えることもない。その結果、装置の寿命を向上させることが出来、しかも、プラズマ生成空間等の部材成分がプラズマ中に混入してウエハを汚染するという不具合も防止し得る。
また、高周波電源２７３に付設された電源制御手段が共振コイル２１２で発生するインピーダンスの不整合による反射波電力を高周波電源２７３側で補償し、実効負荷電力の低下を補完するため、共振コイル２１２に対して常に初期のレベルの高周波電力を確実に供給でき、プラズマを安定させることが出来る。従って、基板処理空間で保持されたウエハを一定のレートで且つ均一に処理できる。
その後、所定の処理時間、例えば１０秒から３００秒が経過したら、高周波電源２７３からの電力の出力を停止して、処理室２０１内におけるプラズマ放電を停止する。また、バルブ２５３ａを閉めて、Ｏ２ガスの処理室２０１内への供給を停止する。以上により、プラズマ処理工程Ｓ１４０が終了する。
このようにすることで、トレンチ３０１の底部３０１ａに形成される酸化膜の厚さと、側部３０１ｂに形成される酸化膜の厚さを近づけることが可能となる。即ち、ステップカバレッジの良好な膜を形成することができる。
以下にその理由を詳述する。
（真空排気工程Ｓ１５０）
所定の処理時間が経過してＯ２ガスの供給を停止したら、ガス排気管２３１を用いて処理室２０１内を真空排気する。これにより、処理室２０１内のＯ２ガスや、Ｏ２ガスが反応した排ガス等を処理室２０１外へと排気する。その後、ＡＰＣ２４２の開度を調整し、処理室２０１内の圧力を処理室２０１に隣接する真空搬送室（ウエハ２００の搬出先。図示せず）と同じ圧力（例えば１００Ｐａ）に調整する。
（基板搬出工程Ｓ１６０）
処理室２０１内が所定の圧力となったら、サセプタ２１７をウエハ２００の搬送位置まで下降させ、ウエハ突上げピン２６６上にウエハ２００を支持させる。そして、ゲートバルブ２４４を開き、図中省略の搬送機構を用いてウエハ２００を処理室２０１外へ搬出する。このとき、処理室２０１内を不活性ガス等でパージしながらウエハ２００の搬出を行ってもよい。以上により、本実施形態に係る基板処理工程を終了する。
図４は、本発明の実施形態に係る基板処理工程で処理されたトレンチと比較例に係る基板処理工程で処理されたが形成されたトレンチの比較を説明した説明図である。比較例では、プラズマを使わない熱酸化法により酸化膜を形成している。
左図は、深さdが２．０μｍ、幅ｗが０．２μｍのトレンチを拡大した図である。右図は、本発明の実施形態と比較例、それぞれで処理した際のトレンチのＴｏｐ、Ｓｉｄｅ、Ｂｏｔｔｏｍを拡大した図である。右図における数値は、各処理で形成された膜の膜厚を表示している。
右図に記載のように、本発明によって形成された膜は、Ｔｏｐが６．２ｎｍ、Ｓｉｄｅが６．２ｎｍ、Ｂｏｔｔｏｍが６．３ｎｍの膜厚であることがわかる。従って、ＳｉｄｅとＢｏｔｔｏｍの比はＳｉｄｅ／Ｂｏｔｔｏｍ＝０．９８、ＴｏｐとＢｏｔｔｏｍの比はＴｏｐ／Ｂｏｔｔｏｍ＝０．９８であった。
一方比較例において形成された膜は、Ｔｏｐが７．８ｎｍ、Ｓｉｄｅが８．１ｎｍ、Ｂｏｔｔｏｍが６．１ｎｍの膜厚であることがわかる。従って、ＳｉｄｅとＢｏｔｔｏｍの比はＳｉｄｅ／Ｂｏｔｔｏｍ＝１．３３、ＴｏｐとＢｏｔｔｏｍの比はＴｏｐ／Ｂｏｔｔｏｍ＝１．２８である。
以上のことから、本発明のプラズマ酸化法は、比較例である熱酸化法に比べて、良好なステップカバレッジを得られることがわかる。このように良好なステップカバレッジの膜を形成することにより、半導体デバイスの特性が均一化し、性能のバラつきを低減することが可能となる。
（３）本実施形態に係る効果
本実施形態によれば、以下に示す１つまたは複数の効果を奏する。
（ａ）本実施形態によれば、溝の側部及び底部が酸化されるよう、共振コイルと基板の位置を制御することができるので、良好なステップカバレッジを得るよう側部及び底部の膜厚が同等となるよう制御することが可能となる。
（ｂ）また、本実施形態によれば、処理室２０１内に形成される電界は、トレンチ３０１のアスペクト比に応じた周波数を有する高周波電界である。よって、高密度のプラズマが得られ、トレンチ３０１の底部３０１ａへ反応種の到達率が高まるほか、トレンチ３０１内部の処理効率が向上して、より微細で高速な処理が可能となる。
（ｃ）基板処理空間２０１ｂで基板載置台２１７上に保持されているウエハ２００には、酸素ラジカルと加速されない状態のイオンが溝３０１内にゆるやかに且つ均一に供給される。供給されたラジカル及びイオンは側壁３０１ａ及び３０１ｂと均一に反応し、シリコン膜をステップカバレッジの高いシリコン酸化膜に改質する。更には、加速によるイオンアタックを防止できるので、イオンによるウエハダメージを抑制することができる。
（ｄ）イオンの加速が防止されるため、プラズマ生成空間の周壁に対するスパッタリング作用がなく、プラズマ生成空間の周壁に損傷を与えることもない。その結果、装置の寿命を向上させることが出来、しかも、プラズマ生成空間等の部材成分がプラズマ中に混入してウエハを汚染するという不具合も防止し得る。
（ｅ）高周波電源２７３に付設された電源制御手段が共振コイル２１２で発生するインピーダンスの不整合による反射波電力を高周波電源２７３側で補償し、実効負荷電力の低下を補完するため、共振コイル２１２に対して常に初期のレベルの高周波電力を確実に供給でき、プラズマを安定させることが出来る。従って、基板処理空間で保持されたウエハを一定のレートで且つ均一に処理できる。
また、上述の実施形態においては、トレンチ３０１に対する処理について説明したが、ウエハ２００上に形成されたゲート絶縁膜や金属膜等、種々の膜を処理対象とすることができる。
また、上述の実施形態においては、Ｏ２ガスを用いた酸化処理について説明したが、希ガスには、例えばヘリウム（Ｈｅ）ガスやアルゴン（Ａｒ）ガス等を用いることができる。
また、本実施例においては図４のようにアスペクト比の高い凹凸部を有するトレンチ３０１が形成されたパターンを用いて説明した。それらのパターンを有する膜として、例えば立体的に積層されたフラッシュメモリの製造工程の一工程において、図６に記載のように既に形成されているフローティング電極６０３に対して本発明の酸化プロセスを行っても良い。
図６について具体的に説明する。ウエハ２００の表面に柱状絶縁体６０１が複数形成されている。図６においては二つの柱状絶縁体６０１が記載されているが、多数の柱状絶縁体が微細な間隔で周囲に隣接している。それらについては図示を省略する。
柱状絶縁体６０１にはチャネル層が形成されている。チャネル層に合わせて、柱状絶縁体６０１の延伸方向と直交する方向に、ゲート絶縁膜６０２、フローティングゲート層６０３が順次積層される。この積層構造をフラッシュメモリの積層構造と呼ぶ。ここで柱状絶縁体６０１の延伸方向と直交する方向とは、ウエハ２００の表面と並行な方向でもある。
フラッシュメモリの積層構造が延伸される方向には、他のパターンが形成されており、例えば隣接する柱状絶縁体６０１に形成されたゲート絶縁膜６０２、フローティングゲート層６０３を有するフラッシュメモリの積層構造が形成されている。フラッシュメモリの積層構造先端と他のパターンとの間（ここでは向かい合うフローティングゲート層６０３の間）は狭空間が形成されている。一方、柱状絶縁体６０１の延伸方向側面には、柱状絶縁体６０１の延伸方向と直交する方向に積層されたフラッシュメモリの積層構造が複数並列に形成されている。フラッシュメモリの積層構造間においても微細化が施されている。
このような微細化３次元パターンにおいては、例えば積層構造先端７００や、積層構造の側面の内ガスの供給方向に存在する側面７０１や、積層構造の側面の内ガスの供給方向と逆側の側面７０２、隣接する積層構造の側面７０３については、デバイスの性能の問題から均一に成膜することが要求されている。更には、積層構造間の溝７０４の底部分である底７０５も同様に、均一に成膜することが要求されている。
微細化３次元パターンに対して従来のＣＶＤ装置で処理することが考えられるが、気相成長であるために、パターン上でいわゆるボイドやシームが発生してしまう。したがって、均一な膜処理をすることは困難であった。
一方で本発明にかかる基板処理方法においては、酸素ラジカルと加速されない状態のイオンがトレンチ７０６内にゆるやかに且つ均一に供給されるため、供給されたラジカル及びイオンは積層構造先端７００、側面７０１、側面７０２、側面７０３、底面７０５に均一に供給される。したがって、積層構造先端７００、側面７０１、側面７０２、側面７０３、底面７０５のシリコンを均一に酸化し、ステップカバレッジの高いシリコン酸化膜に改質することができる。言い換えれば、ステップカバレッジの高いシリコン酸化膜を形成することができる。更には、加速によるイオンアタックを防止できるので、イオンによるウエハダメージを抑制することができる。
特に図６のフラッシュメモリの積層構造においては、ポリシリコンで形成されるフローティング電極６０３の先端を均一に酸化し、電荷蓄積層であるＯＮＯ層の内、酸化シリコン層６０４ａを基板面内で均一に形成することができる。
また、本実施例においては図４のようにアスペクト比の高い凹凸部を有するトレンチ３０１が形成されたパターンを用いて説明した。それらのパターンを有する膜として、例えば異なるデバイス構造が隣接したパターン構造が考えられるが、この場合パターンの粗密が存在してしまう。
このような微細化パターンに対して従来のＣＶＤ装置で処理することが考えられるが、パターンの粗密によって面内膜厚にばらつきが起きることが想定される。
一方で本発明にかかる基板処理方法においては、酸素ラジカルと加速されない状態のイオンがトレンチ７０６内にゆるやかに且つ均一に供給されるため、パターンの粗密にも関わらず均一に基板処理をすることが可能である。言い換えれば、パターンの粗密に関係なく、ステップカバレッジの高いシリコン酸化膜を形成することができる。更には、加速によるイオンアタックを防止できるので、イオンによるウエハダメージを抑制することができる。
以上、アスペクト比の高い凹凸部を有するトレンチが形成されたパターンについて説明したが、それに限るものではなく、例えば立体的に積層されたフラッシュメモリの製造工程の一工程において、既に形成されているシリコン膜に対して、本発明の酸化プロセスを行い、シリコン酸化膜であるゲート絶縁膜６０２を形成しても良い。
＜第二の実施形態＞
続いて、第二の実施形態を、図７、８を用いて説明する。図７、８は立体的に積層されたフラッシュメモリ構造を説明するための説明図である。第二の実施形態は第一の実施形態と次の点で相違する。第一に、基板処理工程で処理されるウエハに形成された成膜パターンが異なる。第二に、処理方法において第一の実施形態における図３のＳ１３０、Ｓ１４０が異なる。Ｓ１１０、Ｓ１２０、Ｓ１５０、Ｓ１６０については実施例１と同様の工程である。基板処理装置は、実施例１と同様の装置を用いる。
図７のパターンは、第二の実施形態に係る基板処理工程で処理する前のパターンであり、図８は第二の実施形態の基板処理工程で処理された後のパターンを説明する図である。図７に記載のパターンは、例えば立体的に積層されたフラッシュメモリの製造工程の一工程で処理されるパターンであり、図６のデバイス構造に比べて、電荷蓄積層６０４、コントロール電極６０５が形成されている点で異なる。
以下に本実施形態に係る基板処理方法について具体的に説明する。
（１）基板処理工程
本実施形態に係る基板処理工程について説明する。本実施形態に係る基板処理工程は、例えばフラッシュメモリ等の半導体デバイスの製造工程の一工程として、上述の処理装置１００により実施される。なお以下の説明において、処理装置１００を構成する各部の動作は、コントローラ２２１により制御される。
なお、本実施形態に係る基板処理工程で処理されるウエハ２００の表面には、例えば図７に示すように、ウエハ２００の表面に柱状絶縁体６０１が複数形成されている。図７においては二つの柱状絶縁体６０１が記載されているが、多数の柱状絶縁体が微細な間隔で周囲に隣接している。それらについては図示を省略する。
柱状絶縁体６０１にはチャネル層が形成されている。チャネル層に合わせて、柱状絶縁体６０１の延伸方向と直交する方向に、ゲート絶縁膜６０２、フローティングゲート層６０３、電荷蓄積層６０４、コントロール電極６０５が順次積層される。この構造をフラッシュメモリの積層構造と呼ぶ。ここで柱状絶縁体６０１の延伸方向と直交する方向とは、ウエハ２００の表面と並行な方向でもある。これらの積層構造は、例えばドライエッチングなどのエッチング処理により形成される。
フラッシュメモリの積層構造が延伸される方向には、他のパターンが形成されており、例えば柱状絶縁体６０１に形成されたゲート絶縁膜６０２、フローティングゲート層６０３を有するフラッシュメモリの積層構造が形成されている。フラッシュメモリの積層構造先端と他のパターンとの間（ここでは向かい合うコントロール電極６０５の間）は狭空間が形成されている。一方、柱状絶縁体６０１の延伸方向側面には、柱状絶縁体６０１の延伸方向と直交する方向に積層されたフラッシュメモリの積層構造が複数並列に形成されている。延伸方向に形成されたフラッシュメモリの積層構造間においても微細化が施されている。
前述のように、本パターンを形成する際にエッチング処理を行っているが、エッチング処理によって、ポリシリコン膜で構成されるフローティングゲート層６０３の側面や、シリコン酸化膜で構成されるゲート絶縁膜６０２の側面がダメージを受けてしまうことがある。この場合、ダメージを受けたフローティングゲート層６０３からリーク電流が発生してしまうことが考えられえる。
そこで、フローティングゲート層の側壁を酸化させて酸化膜を形成し、側壁を修復することでリーク電流を抑制する。しかしながら、フローティングゲート層を酸化させるためにフラッシュメモリの積層構造を酸素雰囲気に晒す際、コントロール電極も酸素雰囲気に晒されることから、コントロール電極が酸化し、劣化してしまうことが考えられる。更には、フローティングゲート層は、柱状絶縁体６０１に近い位置に形成されている。すなわちフローティングゲート層は極細溝の底部に形成されている。したがって、従来のＣＶＤ装置処理ではボイドやシームが起こり、酸化膜を均一に形成することができなかった。
本実施例では、図９を用いて、例えば３次元フラッシュメモリのような微細化３次元パターンに対しても、側壁のダメージを抑制しリーク電流を低減できる方法を説明する。本実施形態においては、第一の実施形態の基板処理工程である図３の内容と次の点で同様である。すなわち、Ｓ２１０はＳ１１０と、Ｓ２２０はＳ１２０と、Ｓ２３０はＳ１５０と、Ｓ２５０はＳ１６０と同様である。そのため、一部説明を簡略化する。
本実施形態に係る基板処理工程を以下に詳述する。
（基板搬入工程 Ｓ２１０）
まずは、図７のパターンが形成されたウエハ２００を処理室２０１内に搬入する。
具体的には、サセプタ昇降機構２６８がウエハ２００の搬送位置までサセプタ２１７を下降させて、サセプタ２１７の貫通孔２１７ａにウエハ突上げピン２６６を貫通させる。その結果、ウエハ突き上げピン２６６が、サセプタ２１７表面よりも所定の高さ分だけ突出した状態となる。
続いて、ゲートバルブ２４４を開き、図中省略の搬送機構を用いて処理室２０１に隣接する真空搬送室（図示せず）から処理室２０１内にウエハ２００を搬入する。その結果、ウエハ２００は、サセプタ２１７の表面から突出したウエハ突上げピン２６６上に水平姿勢で支持される。処理室２０１内にウエハ２００を搬入したら、搬送機構を処理室２０１外へ退避させ、ゲートバルブ２４４を閉じて処理室２０１内を密閉する。そして、サセプタ昇降機構２６８が、共振コイル２１２の下端２０３ａと搬入出口２４５の上端２４５ａの間の所定の位置となるよう、サセプタ２１７を上昇させる。その結果、ウエハ２００はサセプタ２１７の上面に支持される。なお、基板搬入工程Ｓ１１０は、処理室２０１内を不活性ガス等でパージしながら行ってもよい。
（昇温・真空排気工程 Ｓ２２０）
続いて、処理室２０１内に搬入されたウエハ２００の昇温を行う。ヒータ２１７ｂは予め加熱されており、ヒータ２１７ｂが埋め込まれたサセプタ２１７上に、搬入されたウエハ２００を保持することで、例えば１５０℃以上６５０℃以下の範囲内の所定値にウエハ２００を加熱する。ここでは、ウエハ２００の温度が６００℃となるよう加熱する。また、ウエハ２００の昇温を行う間、真空ポンプ２４６によりガス排気管２３１を介して処理室２０１内を真空排気し、処理室２０１内の圧力を０．１Ｐａ以上１０００Ｐａ以下の範囲内の所定値とする。例えば２００Ｐａに調整される。真空ポンプ２４６は、少なくとも後述の基板搬出工程が終了するまで作動させておく。
（反応ガス供給およびプラズマ処理工程Ｓ２３０）
次に、反応ガスとしてのＯ２ガスおよびＨ２ガスの供給を開始する。
具体的に次の通りである。
（混合ガス流量制御工程）
バルブ２４３ａ，２５３ｂ，２５３ｃを開け、Ｏ２ガスとＨ２ガスとＡｒガスとの混合ガスを、バッファ室２３７を介して処理室２０１内に導入（供給）する。
供給する際、上記混合ガスの供給前に、Ｈ２ガスを処理室２０１内に導入して、処理室２０１内が所定の圧力となるように調整してもよい。こうすることにより、混合ガス供給開始時、処理室２０１内の圧力を保持した状態で、コントロール電極６０５に対する急激な酸化を抑制することができる。
また、混合ガス供給後の処理室２０１内の圧力が、所定の圧力、例えば１５Ｐａ以上２５０Ｐａ以下（本実施形態では１２０Ｐａ）となるように、ＡＰＣ２４２の開度を調整する。
混合ガスの導入を開始して所定時間経過後（例えば数秒経過後）、共振コイル２１２に対して高周波電源２７３から整合器２７２を介して、高周波電力の印加を開始する。これにより、プラズマ生成空間２０１ａ内に高周波電界が形成され、係る電界で、プラズマ生成空間の共振コイル２１２の電気的中点に相当する高さ位置にドーナツ状の誘導プラズマが励起される。プラズマ状のＯ２ガス、Ｈ2ガスは解離し、酸素（Ｏ）や水素（Ｈ）を含む酸素活性種、酸素イオン、水素活性種、水素イオン等の反応種を生成する。
前述したように、位相電圧と逆位相電圧が常に相殺される状態の定在波が形成され、コイルの電気的中点（電圧がゼロのノード）に最も高い位相電流が生起される。従って、上記の電気的中点において励起された誘導プラズマは、処理室壁や基板載置台との容量結合が殆どなく、プラズマ生成空間２０１ａ中には、電気的ポテンシャルの極めて低いドーナツ状のプラズマを形成できる。
さらに、上述の様に、高周波電源２７３に付設された電源制御手段がプラズマの容量結合や誘導結合の変動による共振コイル２１２における共振点のずれを補償し、一層正確に定在波を形成すため、容量結合が殆どなく、より確実に電気的ポテンシャルの極めて低いプラズマをプラズマ生成空間中に形成できる。
電気的ポテンシャルが極めて低いプラズマが生成されることから、プラズマ生成空間２０１ａの壁や、基板載置台上にシースが発生を防ぐことができる。したがって、プラズマ中のイオンは加速されない。
基板処理空間２０１ｂで基板載置台２１７上に保持されているウエハ２００には、酸素ラジカルと加速されない状態のイオンが溝３０１内に均一に供給される。供給されたラジカル及びイオンは側壁３０１ａ及び３０１ｂと均一に反応し、シリコン膜をステップカバレッジの高いシリコン酸化膜に改質する。更には、加速によるイオンアタックを防止できるので、イオンによるウエハダメージを抑制することができる。
更には、イオンの加速が防止されるため、プラズマ生成空間の周壁に対するスパッタリング作用がなく、プラズマ生成空間の周壁に損傷を与えることもない。その結果、装置の寿命を向上させることが出来、しかも、プラズマ生成空間等の部材成分がプラズマ中に混入してウエハを汚染するという不具合も防止し得る。
上述のようにプラズマを生成させることにより、処理室２０１内のプラズマ生成領域２０１ａで、Ｏ２ガスとＨ２ガスとＡｒガスとの混合ガスが活性化する。この際、希ガス（Ａｒガス）はプラズマ放電の安定化に寄与している。
（選択酸化処理工程）
そして、このプラズマ化した（プラズマ状態となった）混合ガスを、露出したフローティングゲート層６０３の側壁及び露出したコントロール電極６０５の側壁が形成されたウエハ２００に供給して、ウエハ２００にプラズマ処理（選択酸化処理）を施す。
詳細には、Ｈ２ガスとＯ２ガスと希ガス（Ｈｅガス）を含む混合ガスが、プラズマにより活性化されると、Ｈ及びＯＨ等が生成される。上記ＯＨが、ウエハ２００上のシリコンを含む領域の表面に作用して、その表面を酸化し、酸化膜６０６を形成するする。上記水素は、このシリコンを含む領域に対して比較的小さい還元性を有する。
つまり、ＯＨが基板２００上のシリコンを含む領域に作用すると、シリコンを含む領域（ゲート絶縁膜６０２、フローティングゲート層６０３）の側面に新たな酸化膜が形成され、エッチングによるダメージが修復される。
一般的に、ウエハ２００上の金属を含む領域の表面に対して、上記ＯＨは酸化性を有し、上記Ｈは還元性を有する。例えば、ＯＨ濃度が比較的高い（Ｈ濃度が比較的低い）場合、ウエハ２００上の金属を含む領域の表面は酸化する。つまり、この場合、Ｈによる還元作用より、ＯＨによる酸化作用が大きい。一方、ＯＨ濃度が比較的低い（Ｈ濃度が比較的高い）場合、ウエハ２００上の金属を含む領域の表面は酸化しない（還元する）。つまり、この場合、ＯＨによる酸化作用より、Ｈによる還元作用が大きい。
本実施形態では、混合ガス中のＯ２ガスの流量とＨ２ガスの流量との合計流量に対するＨ２ガスの流量を４０％以上となるように制御して、マスフローコントローラ２５２ａ，２５２ｂ，２５２ｃそれぞれの開度を調整し、プラズマ化した混合ガスにより、ウエハ２００に対してプラズマ処理を施している。このため、上記ウエハ２００上の金属を含む領
域に対して、ＯＨによる酸化作用と比較してＨによる還元作用が大きくなり、上記ウエハ２００上の金属を含む領域の表面の酸化が抑制される（酸化されたとしても還元する）。
その後、所定の処理時間、例えば１０秒から３００秒が経過したら、高周波電源２７３からの電力の出力を停止して、処理室２０１内におけるプラズマ放電を停止する。また、バルブ２５３ａを閉めて、Ｏ２ガスの処理室２０１内への供給を停止する。以上により、プラズマ処理工程Ｓ１４０が終了する。
このようにすることで、このような微細化３次元パターンにおいて柱状絶縁体６０１に近い位置に形成されているフローティングゲート、すなわち極細溝の底部に形成されていたとしても、フローティングゲート層の側壁を修復することが可能となる。修復することで、リーク電流を抑制すると共に、隣接するデバイスに対してリーク電流の影響を抑制することができる。
（真空排気工程Ｓ１５０）
所定の処理時間が経過してＯ２ガス、Ｈ2ガス、Ａｒガスの供給を停止したら、ガス排気管２３１を用いて処理室２０１内を真空排気する。これにより、処理室２０１内のＯ２ガス、Ｈ2ガス、Ａｒガスや、Ｏ２ガスが反応した排ガス等を処理室２０１外へと排気する。その後、ＡＰＣ２４２の開度を調整し、処理室２０１内の圧力を処理室２０１に隣接する真空搬送室（ウエハ２００の搬出先。図示せず）と同じ圧力（例えば１００Ｐａ）に調整する。
（基板搬出工程Ｓ１６０）
処理室２０１内が所定の圧力となったら、サセプタ２１７をウエハ２００の搬送位置まで下降させ、ウエハ突上げピン２６６上にウエハ２００を支持させる。そして、ゲートバルブ２４４を開き、図中省略の搬送機構を用いてウエハ２００を処理室２０１外へ搬出する。このとき、処理室２０１内を不活性ガス等でパージしながらウエハ２００の搬出を行ってもよい。以上により、本実施形態に係る基板処理工程を終了する。
（３）本実施形態に係る効果
本実施形態によれば、以下に示す１つまたは複数の効果を奏する。
（ａ）本実施形態によれば、溝の側部及び底部が酸化されるよう、共振コイルと基板の位置を制御することができるので、良好なステップカバレッジを得るよう側部及び底部の膜厚が同等となるよう制御することが可能となる。
（ｂ）このようにすることで、このような微細化３次元パターンにおいて柱状絶縁体６０１に近い位置に形成されているフローティングゲートのような膜、すなわち極細溝の底部に形成されている膜においても、フローティングゲート層の側壁を修復することが可能となる。
（ｃ）修復することで、リーク電流を抑制すると共に、隣接するデバイスに対してリーク電流の影響を抑制することができる。
また、酸化処理のみならず、酸化と窒化とを一緒に行う酸窒化処理、拡散処理、成膜（膜の堆積）処理、エッチング処理等にも本発明が適用可能である。例えば酸窒化処理には、酸素（Ｏ２）ガス等の酸素含有ガス単体や、酸素含有ガスに窒素含有ガス、水素（Ｈ２）ガス等の水素含有ガスや希ガス等を添加した混合ガスを用い、成膜処理にはモノシラン（ＳｉＨ４）ガスやジシラン（Ｓｉ２Ｈ６）ガス等のシリコン（Ｓｉ）含有ガスを酸素含有ガスや窒素含有ガス等と組み合わせて用いるなど、使用する反応ガスは各処理内容に応じて適宜選択することができる。これにより、上記の異方性・等方性の酸化処理のように異方性・等方性の窒化処理や酸窒化処理、拡散処理、成膜処理、エッチング処理を行うことができる。
本発明は、特許請求の範囲に記載した通りであり、さらに次に付記した事項を含む。
〔付記１〕
処理室と、前記処理室の外周に設けられたコイルと、前記処理室内に設けられ、高アスペクト比の溝を有する基板を載置する基板載置台と、前記基板載置台に内包された電極と、前記処理室壁に設けられた基板搬入出口と、前記基板載置台に載置された基板を前記基板搬入出口と前記コイルの下端との間に位置するよう前記基板載置台を昇降可能な基板支持台昇降部とを有する基板処理装置。
〔付記２〕
前記基板載置台に内包された電極には、インピーダンスを可変する可変機構が接続される付記１記載の基板処理装置。
〔付記３〕
基板搬入出口を介して、高アスペクト比の溝を有する基板を基板処理室に設けられた基板載置台に載置する工程と、前記基板が、前記処理室の外周に設けられたコイルの下端より下であって、所定の位置となるよう、前記基板載置台を昇降する工程と、前記基板処理室に所定のガスを供給する工程と、前記コイルに電力を供給し、前記ガスをプラズマ状態とし、前記基板を処理する工程と、前記基板が処理されたら、前記処理室から基板を搬出する工程とを有する半導体装置の製造方法。
〔付記４〕
プラズマが生成されるプラズマ生成空間と、前記プラズマ生成空間に連通し基板処理時に基板が投入される基板処理空間と、を有する基板処理室と、
前記プラズマ生成空間の外側に配され、コイルと前記コイルに接続される波形調整回路を合わせた電気的長さが、投入される電力の波長の整数倍の長さである誘導結合構造と、
前記基板処理空間内に設けられ、表面にシリコン含有層が形成された高アスペクト比の溝を有する基板を載置する基板載置台と、
前記基板処理室の壁に設けられた基板搬入出口と、
基板を処理する際、前記基板載置台に載置された基板を前記基板搬入出口と前記コイルの下端との間に位置するよう前記基板載置台を昇降可能な基板支持台昇降部と、
前記プラズマ生成空間に酸素含有ガスを供給する酸素ガス供給系を有するガス供給部と、
前記基板処理室からガスを排気する排気部と
を有する基板処理装置。
〔付記５〕
前記ガス供給部は、さらに水素含有ガスを供給する水素含有ガス供給系を有する付記４記載の基板処理装置。
〔付記６〕
基板搬入出口を介して、表面にシリコン含有層が形成された高アスペクト比の溝を有する基板を、基板処理室内の基板載置台に載置する工程と、
前記処理室の上方であって、空間が連通するプラズマ生成空間に酸素含有ガスを供給しつつガスを排気する工程と、
前記プラズマ生成空間の外周に配された誘導結合構造のコイルに、前記コイルおよびそれに接続される波形調整回路の電気的長さを整数倍の波長を有する電力を投入し、生成されるプラズマ電位が前記基板上の電位以下となるようプラズマ生成空間にプラズマを生成する工程と、
前記生成されたプラズマによって前記基板処理室の基板を酸化処理する工程と
を有する半導体装置の製造方法。
〔付記７〕
前記溝は、シリコン含有層の他に金属含有層を有し、前記酸素含有ガスを供給する前に、水素含有ガスを供給する付記５記載の半導体装置の製造方法。
〔付記８〕
前記プラズマを生成する工程では、前記金属含有層が変質しない温度で加熱する付記６記載の半導体装置の製造方法。
〔付記８〕
前記溝は複数並列に形成され、前記溝の間には金属含有層およびシリコン含有層を有するデバイス構造が形成され、前記プラズマを生成する工程では、前記金属含有層が変質しない温度で加熱しつつ、前記シリコン含有層を酸化する付記５の半導体装置の製造方法。
１００…処理装置
２００…ウエハ
２０１…処理室
２１２…共振コイル
２１７…サセプタ
３０１…トレンチ
３０２…マスク

Claims (6)

  1. プラズマが生成されるプラズマ生成空間と、前記プラズマ生成空間に連通し基板処理時に基板が投入される基板処理空間と、を有する基板処理室と、
    前記プラズマ生成空間の外側に配され、コイルと前記コイルに接続される波形調整回路を合わせた電気的長さが、投入される電力の波長の整数倍の長さである誘導結合構造と、
    前記基板処理空間内に設けられ、表面にシリコン含有層が形成された高アスペクト比の溝を有する基板を載置する基板載置台と、
    前記基板処理室の壁に設けられた基板搬入出口と、
    基板を処理する際、前記基板載置台に載置された基板を前記基板搬入出口と前記コイルの下端との間に位置するよう前記基板載置台を昇降可能な基板支持台昇降部と、
    前記プラズマ生成空間に酸素含有ガスを供給する酸素ガス供給系を有するガス供給部と、
    前記基板処理室からガスを排気する排気部と
    を有する基板処理装置。
  2. 前記ガス供給部は、さらに水素含有ガスを供給する水素含有ガス供給系を有する請求項１記載の基板処理装置。
  3. 基板搬入出口を介して、表面にシリコン含有層が形成された高アスペクト比の溝を有する基板を、基板処理室内の基板載置台に載置する工程と、
    前記処理室の上方であって、空間が連通するプラズマ生成空間に酸素含有ガスを供給しつつガスを排気する工程と、
    前記プラズマ生成空間の外周に配された誘導結合構造のコイルに、前記コイルおよびそれに接続される波形調整回路の電気的長さを整数倍の波長を有する電力を投入し、生成されるプラズマ電位が前記基板上の電位以下となるようプラズマ生成空間にプラズマを生成する工程と、
    前記生成されたプラズマによって前記基板処理室の基板を酸化処理する工程と
    を有する半導体装置の製造方法。
  4. 前記溝は、シリコン含有層の他に金属含有層を有し、前記酸素含有ガスを供給する前に、水素含有ガスを供給する請求項４記載の半導体装置の製造方法。
  5. 前記プラズマを生成する工程では、前記金属含有層が変質しない温度で加熱する請求項５記載の半導体装置の製造方法。
  6. 前記溝は複数並列に形成され、前記溝の間には金属含有層およびシリコン含有層を有するデバイス構造が形成され、前記プラズマを生成する工程では、前記金属含有層が変質しない温度で加熱しつつ、前記シリコン含有層を酸化する請求項４記載の半導体装置の製造方法。





JP2013186834A 2012-09-12 2013-09-10 基板処理装置及び半導体装置の製造方法 Active JP6257071B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013186834A JP6257071B2 (ja) 2012-09-12 2013-09-10 基板処理装置及び半導体装置の製造方法
KR1020130109329A KR101575734B1 (ko) 2012-09-12 2013-09-11 기판 처리 장치 및 반도체 장치의 제조 방법
US14/024,249 US9059229B2 (en) 2012-09-12 2013-09-11 Substrate processing apparatus and method of manufacturing semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012200560 2012-09-12
JP2012200560 2012-09-12
JP2013186834A JP6257071B2 (ja) 2012-09-12 2013-09-10 基板処理装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2014075579A true JP2014075579A (ja) 2014-04-24
JP6257071B2 JP6257071B2 (ja) 2018-01-10

Family

ID=50475702

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013186834A Active JP6257071B2 (ja) 2012-09-12 2013-09-10 基板処理装置及び半導体装置の製造方法

Country Status (3)

Country Link
US (1) US9059229B2 (ja)
JP (1) JP6257071B2 (ja)
KR (1) KR101575734B1 (ja)

Cited By (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016104292A1 (ja) * 2014-12-25 2016-06-30 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
WO2016125606A1 (ja) * 2015-02-02 2016-08-11 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
WO2017154245A1 (ja) * 2016-03-11 2017-09-14 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
WO2017183401A1 (ja) * 2016-04-20 2017-10-26 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
JP2018046098A (ja) * 2016-09-13 2018-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
WO2018179352A1 (ja) * 2017-03-31 2018-10-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法および記録媒体
JP2019029346A (ja) * 2017-07-31 2019-02-21 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ｒｆ環境内で加熱される構成要素のための高電力ケーブル
KR20190086586A (ko) 2017-10-23 2019-07-22 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20190099311A (ko) 2017-03-27 2019-08-26 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
KR20190111921A (ko) 2018-03-22 2019-10-02 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법, 및 정전 실드
KR20200019218A (ko) 2017-09-13 2020-02-21 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20200041962A (ko) 2017-09-20 2020-04-22 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20200115145A (ko) 2019-03-25 2020-10-07 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20210004768A (ko) 2019-07-03 2021-01-13 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20210014592A (ko) 2019-07-30 2021-02-09 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10937631B2 (en) 2014-11-05 2021-03-02 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
WO2021181565A1 (ja) 2020-03-11 2021-09-16 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
KR20210119303A (ko) 2020-03-24 2021-10-05 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20210126092A (ko) 2019-03-20 2021-10-19 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 처리 용기, 반사체 및 반도체 장치의 제조 방법
KR20210127967A (ko) 2019-03-19 2021-10-25 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US11219096B2 (en) 2018-12-05 2022-01-04 Kokusai Electric Corporation Substrate processing apparatus and furnace opening assembly thereof
KR20220018051A (ko) 2019-09-12 2022-02-14 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기록 매체 및 기판 처리 장치
KR20220024735A (ko) 2019-09-17 2022-03-03 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 서셉터 커버, 반도체 장치의 제조 방법 및 기판 처리 방법
KR20220131154A (ko) 2021-03-19 2022-09-27 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기록 매체 및 기판 처리 장치
KR20230098012A (ko) 2021-12-24 2023-07-03 가부시키가이샤 코쿠사이 엘렉트릭 클리닝 방법, 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
WO2024004444A1 (ja) * 2022-06-29 2024-01-04 東京エレクトロン株式会社 プラズマ処理装置及び蓄電量の制御方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9828672B2 (en) 2015-03-26 2017-11-28 Lam Research Corporation Minimizing radical recombination using ALD silicon oxide surface coating with intermittent restoration plasma
US9754769B2 (en) * 2015-09-15 2017-09-05 Lam Research Corporation Metrology methods to detect plasma in wafer cavity and use of the metrology for station-to-station and tool-to-tool matching
KR20190003815A (ko) * 2016-05-27 2019-01-09 어플라이드 머티어리얼스, 인코포레이티드 정전 척 임피던스 평가
WO2019113351A1 (en) * 2017-12-07 2019-06-13 Lam Research Corporation Oxidation resistant protective layer in chamber conditioning

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226324A (ja) * 1992-02-12 1993-09-03 Seiko Epson Corp 半導体装置の製造方法
JP2002280369A (ja) * 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
JP2003037101A (ja) * 2001-07-23 2003-02-07 Kem Kk プラズマ生成用の螺旋共振装置
US20100216317A1 (en) * 2009-01-28 2010-08-26 Applied Materials, Inc. Methods for Forming Conformal Oxide Layers on Semiconductor Devices
JP2010232240A (ja) * 2009-03-26 2010-10-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、及び半導体製造装置
JP2012114267A (ja) * 2010-11-25 2012-06-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5766379A (en) * 1995-06-07 1998-06-16 The Research Foundation Of State University Of New York Passivated copper conductive layers for microelectronic applications and methods of manufacturing same
US6870123B2 (en) * 1998-10-29 2005-03-22 Canon Kabushiki Kaisha Microwave applicator, plasma processing apparatus having same, and plasma processing method
KR20010062209A (ko) * 1999-12-10 2001-07-07 히가시 데쓰로 고내식성 막이 내부에 형성된 챔버를 구비하는 처리 장치
JP4983159B2 (ja) 2006-09-01 2012-07-25 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US8236706B2 (en) * 2008-12-12 2012-08-07 Mattson Technology, Inc. Method and apparatus for growing thin oxide films on silicon while minimizing impact on existing structures
JP5388306B2 (ja) 2010-04-13 2014-01-15 富士フイルム株式会社 プラズマ酸化方法及びプラズマ酸化装置
US8728956B2 (en) * 2010-04-15 2014-05-20 Novellus Systems, Inc. Plasma activated conformal film deposition
JP2013182966A (ja) * 2012-03-01 2013-09-12 Hitachi High-Technologies Corp プラズマ処理装置及びプラズマ処理方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05226324A (ja) * 1992-02-12 1993-09-03 Seiko Epson Corp 半導体装置の製造方法
JP2002280369A (ja) * 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
JP2003037101A (ja) * 2001-07-23 2003-02-07 Kem Kk プラズマ生成用の螺旋共振装置
US20100216317A1 (en) * 2009-01-28 2010-08-26 Applied Materials, Inc. Methods for Forming Conformal Oxide Layers on Semiconductor Devices
JP2012516577A (ja) * 2009-01-28 2012-07-19 アプライド マテリアルズ インコーポレイテッド 半導体デバイス上に共形酸化物層を形成するための方法
JP2010232240A (ja) * 2009-03-26 2010-10-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、及び半導体製造装置
JP2012114267A (ja) * 2010-11-25 2012-06-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置

Cited By (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10937631B2 (en) 2014-11-05 2021-03-02 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
US10453676B2 (en) 2014-12-25 2019-10-22 Kokusai Electric Corporation Semiconductor device manufacturing method and recording medium
KR20170086639A (ko) 2014-12-25 2017-07-26 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
WO2016104292A1 (ja) * 2014-12-25 2016-06-30 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
JPWO2016104292A1 (ja) * 2014-12-25 2017-11-02 株式会社日立国際電気 半導体装置の製造方法、プログラム及び基板処理装置
KR101965992B1 (ko) * 2014-12-25 2019-04-04 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
WO2016125606A1 (ja) * 2015-02-02 2016-08-11 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
KR20170086645A (ko) 2015-02-02 2017-07-26 가부시키가이샤 히다치 고쿠사이 덴키 반도체 장치의 제조 방법 및 기록 매체
KR101993070B1 (ko) * 2015-02-02 2019-06-25 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법 및 기록 매체
JPWO2016125606A1 (ja) * 2015-02-02 2017-09-14 株式会社日立国際電気 半導体装置の製造方法、プログラム及び基板処理装置
WO2017154245A1 (ja) * 2016-03-11 2017-09-14 株式会社日立国際電気 半導体装置の製造方法、記録媒体及び基板処理装置
KR102085199B1 (ko) * 2016-03-11 2020-03-05 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
CN108834429A (zh) * 2016-03-11 2018-11-16 株式会社国际电气 半导体装置的制造方法、记录介质以及基板处理装置
JPWO2017154245A1 (ja) * 2016-03-11 2018-11-22 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、記録媒体及び基板処理装置
CN108834429B (zh) * 2016-03-11 2023-04-18 株式会社国际电气 半导体装置的制造方法、记录介质以及基板处理装置
US20190006481A1 (en) * 2016-03-11 2019-01-03 Kokusai Electric Corporation Method of Manufacturing Semiconductor Device and Non-Transitory Computer-readable Recording Medium
KR20180110030A (ko) * 2016-03-11 2018-10-08 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
US11152476B2 (en) 2016-03-11 2021-10-19 Kokusai Electric Corporation Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
US11155922B2 (en) 2016-04-20 2021-10-26 Kokusai Electric Corporation Method of manufacturing semiconductor device, and recording medium
KR102287835B1 (ko) * 2016-04-20 2021-08-10 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
WO2017183401A1 (ja) * 2016-04-20 2017-10-26 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
KR102454251B1 (ko) * 2016-04-20 2022-10-14 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US11905596B2 (en) 2016-04-20 2024-02-20 Kokusai Electric Corporation Method of manufacturing semiconductor device, and recording medium
KR20210099197A (ko) 2016-04-20 2021-08-11 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JPWO2017183401A1 (ja) * 2016-04-20 2018-12-06 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
KR20220143145A (ko) 2016-04-20 2022-10-24 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20180118693A (ko) 2016-04-20 2018-10-31 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR102606168B1 (ko) 2016-04-20 2023-11-29 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20230162155A (ko) 2016-04-20 2023-11-28 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
JP2018046098A (ja) * 2016-09-13 2018-03-22 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US10796900B2 (en) 2017-03-27 2020-10-06 Kokusai Electric Corporation Method of manufacturing semiconductor device
KR20190099311A (ko) 2017-03-27 2019-08-26 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
WO2018179352A1 (ja) * 2017-03-31 2018-10-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法および記録媒体
JPWO2018179352A1 (ja) * 2017-03-31 2019-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11189483B2 (en) 2017-03-31 2021-11-30 Kokusai Electric Corporation Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
TWI811228B (zh) * 2017-07-31 2023-08-11 美商蘭姆研究公司 基板支座、以及用於基板支座的纜線與濾波系統
JP7223521B2 (ja) 2017-07-31 2023-02-16 ラム リサーチ コーポレーション Ｒｆ環境内で加熱される構成要素のための高電力ケーブル
US11837446B2 (en) 2017-07-31 2023-12-05 Lam Research Corporation High power cable for heated components in RF environment
JP2019029346A (ja) * 2017-07-31 2019-02-21 ラム リサーチ コーポレーションＬａｍ Ｒｅｓｅａｒｃｈ Ｃｏｒｐｏｒａｔｉｏｎ Ｒｆ環境内で加熱される構成要素のための高電力ケーブル
KR20200019218A (ko) 2017-09-13 2020-02-21 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
US11145491B2 (en) 2017-09-13 2021-10-12 Kokusai Electric Corporation Substrate processing apparatus, method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR20200041962A (ko) 2017-09-20 2020-04-22 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20220151032A (ko) 2017-09-20 2022-11-11 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20220121899A (ko) 2017-09-20 2022-09-01 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20220061270A (ko) 2017-09-20 2022-05-12 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20190086586A (ko) 2017-10-23 2019-07-22 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JPWO2019082569A1 (ja) * 2017-10-23 2019-11-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及び記録媒体
US11837440B2 (en) 2017-10-23 2023-12-05 Kokusai Electric Corporation Substrate processing apparatus, method of manufacturing semiconductor device, and recording medium
CN111096082A (zh) * 2017-10-23 2020-05-01 株式会社国际电气 基板处理装置、半导体装置的制造方法和记录介质
US11869748B2 (en) 2018-03-22 2024-01-09 Kokusai Electric Corporation Substrate processing apparatus and method of manufacturing semiconductor device
KR20190111921A (ko) 2018-03-22 2019-10-02 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법, 및 정전 실드
US11219096B2 (en) 2018-12-05 2022-01-04 Kokusai Electric Corporation Substrate processing apparatus and furnace opening assembly thereof
KR20210127967A (ko) 2019-03-19 2021-10-25 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
KR20210126092A (ko) 2019-03-20 2021-10-19 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 처리 용기, 반사체 및 반도체 장치의 제조 방법
KR20200115145A (ko) 2019-03-25 2020-10-07 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
KR20210004768A (ko) 2019-07-03 2021-01-13 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US11264217B2 (en) 2019-07-30 2022-03-01 Kokusai Electric Corporation Substrate processing apparatus
KR20210014592A (ko) 2019-07-30 2021-02-09 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
KR20220018051A (ko) 2019-09-12 2022-02-14 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기록 매체 및 기판 처리 장치
KR20220024735A (ko) 2019-09-17 2022-03-03 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 서셉터 커버, 반도체 장치의 제조 방법 및 기판 처리 방법
KR20220106181A (ko) 2020-03-11 2022-07-28 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램
WO2021181565A1 (ja) 2020-03-11 2021-09-16 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
KR20210119303A (ko) 2020-03-24 2021-10-05 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20220131154A (ko) 2021-03-19 2022-09-27 가부시키가이샤 코쿠사이 엘렉트릭 반도체 장치의 제조 방법, 기판 처리 방법, 기록 매체 및 기판 처리 장치
KR20230098012A (ko) 2021-12-24 2023-07-03 가부시키가이샤 코쿠사이 엘렉트릭 클리닝 방법, 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
WO2024004444A1 (ja) * 2022-06-29 2024-01-04 東京エレクトロン株式会社 プラズマ処理装置及び蓄電量の制御方法

Also Published As

Publication number Publication date
US20140106573A1 (en) 2014-04-17
KR20140034705A (ko) 2014-03-20
US9059229B2 (en) 2015-06-16
KR101575734B1 (ko) 2015-12-21
JP6257071B2 (ja) 2018-01-10

Similar Documents

Publication Publication Date Title
JP6257071B2 (ja) 基板処理装置及び半導体装置の製造方法
JP6649473B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
JP6285052B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6636677B2 (ja) 基板処理装置、半導体装置の製造方法及び記録媒体
KR102315002B1 (ko) 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
WO2018179352A1 (ja) 半導体装置の製造方法および記録媒体
JP6484388B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6436886B2 (ja) 半導体装置の製造方法及びプログラム
JP6281964B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
KR102465993B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR102452913B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP7203869B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171204

R150 Certificate of patent or registration of utility model

Ref document number: 6257071

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250