KR20190099311A - 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 Download PDF

Info

Publication number
KR20190099311A
KR20190099311A KR1020197022040A KR20197022040A KR20190099311A KR 20190099311 A KR20190099311 A KR 20190099311A KR 1020197022040 A KR1020197022040 A KR 1020197022040A KR 20197022040 A KR20197022040 A KR 20197022040A KR 20190099311 A KR20190099311 A KR 20190099311A
Authority
KR
South Korea
Prior art keywords
active species
hydrogen
ratio
gas
oxide layer
Prior art date
Application number
KR1020197022040A
Other languages
English (en)
Other versions
KR102315002B1 (ko
Inventor
유이치로 타케시마
마사노리 나카야마
카츠노리 후나키
야스토시 츠보타
히로토 이가와
Original Assignee
가부시키가이샤 코쿠사이 엘렉트릭
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 코쿠사이 엘렉트릭 filed Critical 가부시키가이샤 코쿠사이 엘렉트릭
Publication of KR20190099311A publication Critical patent/KR20190099311A/ko
Application granted granted Critical
Publication of KR102315002B1 publication Critical patent/KR102315002B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L27/11524—
    • H01L27/11551—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 디바이스의 제조 공정에서 고애스펙트비의 요 형상 구조 내면에 형성된 막을 막 표면으로부터 개질하여 개질층을 형성할 때 요 형상 구조의 깊이 방향에서의 개질층의 두께가 원하는 분포가 되도록 개질하고, 디바이스의 전기적 특성을 높이는 기술을 제공한다.
산소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 여기하여 산소 활성종과 수소 활성종을 생성하는 공정; 및 산소 활성종과 수소 활성종을 요 형상 구조가 형성된 기판에 공급하고, 요 형상 구조의 내면에 형성된 막을 표면으로부터 산화하여 산화층을 형성하는 공정을 포함하고, 산화층을 형성하는 공정에서는, 기판에 공급되는 산소 활성종과 수소 활성종의 총 유량에서의 수소 활성종의 비율을 요 형상 구조의 상단부에서 산화층이 형성되는 속도가 최대가 되는 제1 비율보다 큰 소정의 비율로 해서, 요 형상 구조의 내면에서 상단부에서의 두께보다 두께가 크게 되도록 형성한다.

Description

반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
본 발명은 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치에 관한 것이다.
최근 플래시 메모리 등의 반도체 장치의 패턴을 형성할 때, 제조 공정의 일 공정으로서 기판에 산화 처리나 질화 처리 등의 소정의 처리를 수행하는 공정이 실시되는 경우가 있다.
특허문헌 1은 플라즈마 생성 공간에 연통된 기판 처리 공간을 포함하는 기판 처리실과, 플라즈마 생성 공간의 외측에 배치된 유도 결합 구조와, 기판 처리 공간 내에 설치되고 표면에 실리콘 함유층이 형성된 홈[溝]을 포함하는 기판을 재치하는 기판 재치대와, 플라즈마 생성 공간에 산소 함유 가스를 공급하는 산소 가스 공급계를 포함하는 가스 공급부를 포함하는 구성을 개시(開示)하고 있다.
특허문헌 1:일본 특개 2014-75579호 공보
반도체 디바이스의 제조 공정에서 고(高)애스펙트비의 트렌치 구조나 홀 구조등의 요(凹) 형상 구조 내면에 형성된 막을 막 표면으로부터 개질하여 개질층을 형성할 때 요 형상 구조의 깊이 방향에서의 개질층의 두께를 원하는 분포로 하는 것을 요구되는 경우가 있다.
본 발명은 고애스펙트비의 요 형상 구조 내면에 형성된 막을 막 표면으로부터 개질하여 개질층을 형성할 때 요 형상 구조의 깊이 방향에서의 개질층의 두께가 원하는 분포가 되도록 개질하고, 디바이스의 전기적 특성을 높이는 기술을 제공하는 것이다.
본 발명의 일 형태에 따르면, 산소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 여기(勵起)하여 산소 활성종과 수소 활성종을 생성하는 공정; 및 상기 산소 활성종과 상기 수소 활성종을 요 형상 구조가 형성된 기판에 공급하여 상기 요 형상 구조의 내면에 형성된 막을 표면으로부터 산화하여 산화층을 형성하는 공정을 포함하고, 상기 산화층을 형성하는 공정에서는, 상기 기판에 공급되는 상기 산소 활성종과 상기 수소 활성종의 총 유량에서의 상기 수소 활성종의 비율을 상기 요 형상 구조의 상단부에서 상기 산화층이 형성되는 속도가 최대가 되는 제1 비율보다 큰 소정의 비율로 하고, 상기 요 형상 구조의 내면에서 상기 상단부에서의 두께보다 두께가 크게 되도록 상기 산화층을 형성하는 기술이 제공된다.
본 발명에 따르면, 고애스펙트비의 요 형상 구조 내면에 형성된 막을 요 형상 구조의 깊이 방향에서의 개질층의 두께가 원하는 분포가 되도록 개질하여 디바이스의 전기적 특성을 높이는 기술이 제공된다.
도 1은 본 발명의 실시 형태에 따른 기판 처리 장치의 단면도.
도 2는 본 발명의 실시 형태에 따른 기판 처리 장치의 플라즈마 생성 원리를 설명하는 설명도.
도 3은 본 발명의 실시 형태에 따른 제어 장치를 설명하는 도면.
도 4의 (A)는 본 발명의 실시 형태에 따른 기판 처리 공정에서 처리되는 요 형상 구조가 형성된 기판의 일례를 도시하는 도면이며, 트렌치 구조가 형성된 기판을 도시하는 도면.
도 4의 (B)는 본 발명의 실시 형태에 따른 기판 처리 공정에서 처리되는 요 형상 구조가 형성된 기판의 일례를 도시하는 도면이며, 홀[공(孔)] 구조가 형성된 기판을 도시하는 도면.
도 5는 도 4에 도시하는 기판의 구성의 일례를 도시하는 도면.
도 6은 본 발명의 실시 형태에 따른 기판 처리 공정이 적용되는 기판 처리 공정을 설명하는 도면.
도 7은 본 발명의 실시 형태에 따른 기판 처리 공정이 적용되는 기판의 일례를 도시하는 도면.
도 8은 본 발명의 실시 형태에 따른 기판 처리 공정을 도시하는 흐름도.
도 9의 (A)는 본 발명의 실시 형태에 따른 기판 처리 공정을 적용하기 전의 기판 구성을 도시하는 도면.
도 9의 (B)는 본 발명의 실시 형태에 따른 기판 처리 공정을 적용한 후의 기판 구성을 도시하는 도면.
도 10은 홀(304) 내의 수소 활성종과 산소 활성종을 모식적으로 도시하는 도면.
도 11은 처리실에 공급되는 H2 가스와 O2 가스의 총 유량에서의 H2의 비율과, 평면 형상의 웨이퍼의 상면에 형성되는 산화층의 두께의 관계를 도시하는 도면.
도 12의 (A)는 본 발명의 실시 형태에 따른 기판 처리 공정을 적용하기 전의 기판 구성을 도시하는 도면.
도 12의 (B)는 본 발명의 실시 형태에 따른 기판 처리 공정을 적용한 후의 기판 구성을 도시하는 도면.
도 13은 처리실에 공급되는 H2 가스와 O2 가스의 혼합 가스의 총 유량과, 평면 형상의 웨이퍼 표면에 형성되는 산화층의 두께의 관계를 도시하는 도면.
도 14는 홀(304)의 상단부에서의 가스의 유속과 홀(304) 내에서의 가스의 유속의 관계를 모식적으로 도시한 도면.
도 15의 (A)는 애스펙트비 20의 홀 패턴의 일례를 도시하는 도면.
도 15의 (B)는 비교예에 따른 홀 내면의 산화층의 두께를 도시하는 도면.
도 15의 (C)는 본 실시예에 따른 홀 내면의 산화층의 두께를 도시하는 도면.
도 16의 (A)는 애스펙트비 20의 홀 패턴의 일례를 제시하는 도면.
도 16의 (B)는 처리실에 공급되는 H2 가스와 O2 가스의 혼합 가스의 유량을 1.0slm, 0.6slm, 2.0slm으로서 각각 산화층을 형성한 경우의 홀 내면의 산화층의 두께를 도시하는 도면.
(1) 기판 처리 장치의 구성
본 발명의 일 실시 형태에 따른 기판 처리 장치에 대해서 도 1 내지 도 3을 이용하여 이하에 설명한다.
(처리실)
처리 장치(100)는 웨이퍼(200)를 플라즈마 처리하는 처리로(202)를 구비한다. 처리로(202)는 처리실(201)을 구성하는 처리 용기(203)를 구비한다. 처리 용기(203)는 제1 용기인 돔형의 상측 용기(210)와, 제2 용기인 공기형의 하측 용기(211)를 구비한다. 상측 용기(210)가 하측 용기(211) 상에 피복되는 것에 의해 처리실(201)이 형성된다.
또한 하측 용기(211)의 하부 측벽에는 게이트 밸브(244)가 설치된다. 게이트 밸브(244)는 열려 있을 때 반입출구(245)를 개재하여 처리실(201) 내에 웨이퍼(200)를 반입할 수 있다. 또는 반입출구(245)를 개재하여 처리실(201) 외로 웨이퍼(200)를 반출할 수 있다. 게이트 밸브(244)는 닫혀 있을 때는 처리실(201) 내의 기밀성을 보지(保持)하는 게이트 밸브가 된다.
처리실(201)은 후술하는 바와 같이 주위에 코일(212)이 설치되는 플라즈마 생성 공간(201a)과, 플라즈마 생성 공간(201a)에 연통되어 웨이퍼(200)가 처리되는 기판 처리 공간(201b)을 포함한다. 플라즈마 생성 공간(201a)은 플라즈마가 생성되는 공간이며, 처리실의 내, 예컨대 코일(212)의 하단(도 1에서의 일점쇄선)보다 상방(上方)의 공간을 말한다. 한편, 기판 처리 공간(201b)은 기판이 플라즈마로 처리되는 공간이며, 코일(212)의 하단보다 하방(下方)의 공간을 말한다.
(서셉터)
처리실(201)의 저측(底側) 중앙에는 웨이퍼(200)를 재치하는 기판 재치부로서의 서셉터(217)가 배치된다.
서셉터(217)의 내부에는 가열 기구로서의 히터(217b)가 일체적으로 매립된다. 히터(217b)는 히터 전력 조정 기구(276)를 개재하여 전력이 공급되면, 웨이퍼(200) 표면을 예컨대 25℃로부터 1,000℃ 정도까지 가열할 수 있도록 구성된다.
서셉터(217)는 하측 용기(211)와는 전기적으로 절연된다. 서셉터(217) 내부에는 임피던스 조정 전극(217c)이 장비된다. 임피던스 조정 전극(217c)은 임피던스 조정부로서의 임피던스 가변 기구(275)를 개재하여 접지(接地)된다. 임피던스 가변 기구(275)는 코일이나 가변 콘덴서로부터 구성되고, 코일의 인덕턴스 및 저항 및 가변 콘덴서의 용량값을 제어하는 것에 의해 임피던스를 약 0Ω로부터 처리실(201)의 기생 임피던스값의 범위 내에서 변화시킬 수 있도록 구성된다. 이에 의해 임피던스 조정 전극(217c) 및 서셉터(217)를 개재하여 웨이퍼(200)의 전위(바이어스 전압)를 제어할 수 있다.
서셉터(217)에는 서셉터를 승강시키는 서셉터 승강 기구(268)가 설치된다. 그리고 서셉터(217)에는 관통공(217a)이 설치되고, 한편, 하측 용기(211)의 저면(底面)에는 관통공(217a)과 서로 대향하는 위치에 웨이퍼 승강핀(266)이 적어도 각 3개소(箇所)씩 설치된다. 서셉터(217)가 하강시켜졌을 때는 웨이퍼 승강핀(266)이 관통공(217a)을 통과하도록 이루어진다.
주로 서셉터(217) 및 히터(217b), 임피던스 조정 전극(217c)에 의해 본 실시 형태에 따른 기판 재치부가 구성된다.
(가스 공급부)
처리실(201)의 상방, 즉 상측 용기(210)의 상부에는 가스 공급 헤드(236)가 설치된다. 가스 공급 헤드(236)는 캡 형상의 개체(蓋體)(233)와 가스 도입구(234)와 버퍼실(237)과 개구(開口)(238)와 차폐 플레이트(240)와 가스 취출구(239)를 구비하여 반응 가스를 처리실(201) 내에 공급할 수 있도록 구성된다. 버퍼실(237)은 가스 도입구(234)로부터 도입되는 반응 가스를 분산하는 분산 공간으로서의 기능을 가진다.
가스 도입구(234)에는 수소 함유 가스로서의 수소(H2) 가스를 공급하는 가스 공급관(232a)의 하류단과, 산소 함유 가스로서의 산소(O2) 가스를 공급하는 가스 공급관(232b)의 하류단과, 불활성 가스나 질소 함유 가스로서의 질소(N2) 가스를 공급하는 가스 공급관(232c)이 합류하도록 접속된다. 가스 공급관(232a)에는 상류측부터 순서대로 H2 가스 공급원(250a), 유량 제어 장치로서의 매스 플로우 컨트롤러(MFC)(252a), 개폐 밸브로서의 밸브(253a)가 설치된다. 가스 공급관(232b)에는 상류측부터 순서대로 O2 가스 공급원(250b), MFC(252b), 밸브(253b)가 설치된다. 가스 공급관(232c)에는 상류측부터 순서대로 N2 가스 공급원(250c), MFC(252c), 밸브(253c)가 설치된다. 가스 공급관(232a)과 가스 공급관(232b)과 가스 공급관(232c)이 합류한 하류측에는 밸브(243a)가 설치되고, 가스 도입구(234)의 상류단에 접속된다. 밸브(253a, 253b, 253c, 243a)를 개폐시키는 것에 의해 MFC(252a, 252b, 252c)로 각각의 가스의 유량을 조정하면서 가스 공급관(232a, 232b, 232c)을 개재하여 수소 함유 가스, 산소 함유 가스, 질소 함유 가스 등의 처리 가스를 각각 처리실(201) 내에 공급할 수 있다.
가스 공급 헤드(236)[개체(233), 가스 도입구(234), 버퍼실(237), 개구(238), 차폐 플레이트(240), 가스 취출구(239)], 가스 공급관(232a), MFC(252a), 밸브(253a, 243a)에 의해 본 실시 형태에 따른 수소 함유 가스 공급계가 구성된다.
가스 공급 헤드(236), 가스 공급관(232b), MFC(252b), 밸브(253b, 243a)에 의해 본 실시 형태에 따른 산소 함유 가스 공급계가 구성된다.
가스 공급 헤드(236), 가스 공급관(232c), MFC(252c), 밸브(253c, 243a)에 의해 본 실시 형태에 따른 질소 함유 가스 공급계가 구성된다.
또한 수소 함유 가스 공급계, 산소 함유 가스 공급계, 질소 함유 가스 공급계에 의해 본 실시 형태에 따른 가스 공급부가 구성된다.
(배기부)
하측 용기(211)의 측벽에는 처리실(201) 내로부터 반응 가스를 배기하는 가스 배기구(235)가 설치된다. 가스 배기구(235)에는 가스 배기관(231)의 상류단이 접속된다. 가스 배기관(231)에는 상류측부터 순서대로 압력 조정기(압력 조정부)로서의 APC(Auto Pressure Controller)밸브(242), 밸브(243b), 진공 배기 장치로서의 진공 펌프(246)가 설치된다.
주로 가스 배기구(235), 가스 배기관(231), APC 밸브(242), 밸브(243b)에 의해 본 실시 형태에 따른 배기부가 구성된다. 또한 진공 펌프(246)를 배기부에 포함시켜도 좋다.
(플라즈마 생성부)
처리실(201)의 외주부, 즉 상측 용기(210)의 측벽의 외측에는 처리실(201)을 둘러싸도록 나선 형상의 공진(共振) 코일(212)이 설치된다. 공진 코일(212)에는 RF 센서(272), 고주파 전원(273)과 주파수 정합기(274)가 접속된다.
고주파 전원(273)은 공진 코일(212)에 고주파 전력을 공급한다. RF 센서(272)는 고주파 전원(273)의 출력측에 설치된다. RF 센서(272)는 공급되는 고주파의 진행파나 반사파의 정보를 모니터 한다. 주파수 정합기(주파수 제어부)(274)는 RF 센서(272)에서 모니터 된 반사파의 정보에 기초하여 반사파가 최소가 되도록 고주파 전원(273)을 제어하고, 주파수의 정합을 수행한다.
공진 코일(212)의 양단(兩端)은 전기적으로 접지되지만, 공진 코일(212)의 적어도 일단(一端)은 장치의 최초 설치 시, 또는 처리 조건의 변경 시에 상기 공진 코일의 전기적 길이를 미세조정하고, 공진특성을 고주파 전원(273)과 대략 마찬가지로 하기 위해서 가동 탭(213)을 개재하여 접지된다. 도 1 중의 부호(214)는 타방(他方)의 고정 그라운드를 도시한다. 또한 장치의 최초 설치 시, 또는 처리 조건 변경 시에 공진 코일(212)의 임피던스를 미세조정하기 위해서 공진 코일(212)의 접지된 양 단 사이에는 가동 탭(215)에 의해 급전부(給電部)가 구성된다.
차폐판(223)은 공진 코일(212)의 외측으로의 전자파의 누설을 차폐하는 것과 함께, 공진 회로를 구성하는 데 필요한 용량 성분을 공진 코일(212) 사이에 형성한다.
주로 공진 코일(212), RF 센서(272), 주파수 정합기(274)에 의해 본 실시 형태에 따른 플라즈마 생성부가 구성된다. 또한 플라즈마 생성부로서 고주파 전원(273)을 포함시켜도 좋다.
여기서 본 실시 형태에 따른 장치의 플라즈마 생성 원리 및 생성되는 플라즈마의 성질에 대해서 도 2를 이용하여 설명한다.
공진 코일(212)은 소정의 파장의 정재파를 형성하기 위해서 전(全)파장 모드로 공진하도록 권회(卷回) 지름, 권회 피치, 권회 수가 설정된다. 즉 공진 코일(212)의 전기적 길이는 고주파 전원(273)으로부터 주어지는 전력의 소정 주파수에서의 1파장의 정수배로 설정된다.
구체적으로는 인가하는 전력이나 발생시키는 자계(磁界) 강도, 또는 적용하는 장치의 외형 등을 감안하여, 공진 코일(212)은 예컨대 주파수는 800kHz 내지 50MHz, 전력은 0.5kW 내지 5kW, 보다 바람직하게는 1.0kW 내지 4.0kW의 고주파 전력에 의해 0.01가우스 내지 10가우스 정도의 자장(磁場)을 발생할 수 있도록, 50mm2 내지 300mm2의 유효 단면적이자 또한 200mm 내지 500mm의 코일 지름으로 설정되고, 플라즈마 생성 공간(201a)을 형성하는 방의 외주측에 2회 내지 60회 정도 권회된다.
고주파 전원(273)은 발진 주파수 및 출력을 규정하기 위한 고주파 발진 회로 및 프리앰프를 포함하는 전원 제어 수단과, 소정의 출력으로 증폭하기 위한 증폭기를 구비한다. 전원 제어 수단은 조작 패널을 통해서 미리 설정된 주파수 및 전력에 관한 출력 조건에 기초하여 증폭기를 제어하고, 증폭기는 상기 공진 코일(212)에 전송 선로를 개재하여 일정의 고주파 전력을 공급한다.
본 실시 형태에서는 상기 주파수 정합기(274)는 플라즈마가 발생했을 때의 상기 공진 코일(212)로의 반사파전력을 검출하고, 반사파 전력이 최소가 되도록 상기 미리 설정된 주파수에 대하여 발진 주파수를 증가 또는 감소시킨다. 구체적으로는 주파수 정합기(274)는 미리 설정된 발진 주파수를 보정하는 주파수 제어 회로를 구비하고, 또한 고주파 전원(273)의 증폭기의 출력측에는 전송 선로에서의 반사파 전력을 검출하고, 그 전압 신호를 주파수 제어 회로에 피드백하는 RF 센서(272)가 개장(介裝)된다.
주파수 제어 회로는 플라즈마 점등 전은 공진 코일(212)의 무부하 공진 주파수로 발진하고, 플라즈마 점등 후는 반사 전력이 최소가 되도록 상기 미리 설정된 주파수를 증가 또는 감소시킨 주파수를 발진하고, 결과적으로는 전송 선로에서의 반사파가 제로가 되도록 주파수 신호를 고주파 전원(273)에 부여한다.
본 실시 형태의 공진 장치에서는 플라즈마 발생 시 및 플라즈마 생성 조건 변동 시의 공진 코일(212)의 공진점의 어긋남에 따라서도 정확하게 공진하는 주파수의 고주파를 출력하기 때문에, 공진 코일(212)로 한층 더 정확하게 정재파를 형성할 수 있다. 즉 도 2에 도시하는 바와 같이 공진 코일(212)에서는 플라즈마를 포함하는 상기 공진기의 실제의 공진 주파수의 송전에 의해 위상(位相) 전압과 역위상(逆位相) 전압이 상시 상쇄되는 상태의 정재파가 형성되고, 코일의 전기적 중점(전압이 제로인 노드)에 가장 높은 위상 전류가 생기(生起)된다. 따라서 상기 전기적 중점에서 여기된 유도 플라즈마는 처리실 벽이나 기판 재치대와의 용량 결합이 거의 없고, 플라즈마 생성 공간(201a) 중에는 전기적 포텐셜이 지극히 낮은 도넛 형상의 플라즈마를 생성할 수 있다.
(제어부)
도 3에 도시하는 바와 같이 제어부로서의 컨트롤러(221)는 CPU(Central Processing Unit)(221a), RAM(Random Access Memory)(221b), 기억 장치(221c), I/O 포트(221d)를 구비한 컴퓨터로서 구성된다. RAM(221b), 기억 장치(221c), I/O 포트(221d)는 내부 버스(221e)를 개재하여 CPU(221a)과 데이터 교환 가능하도록 구성된다. 컨트롤러(221)에는 입출력 장치(225)로서 예컨대 터치패널, 마우스, 키보드, 조작 단말 등이 접속되어도 좋다. 또한 컨트롤러(221)에는 표시부로서 예컨대 디스플레이 등이 접속되어도 좋다.
기억 장치(221c)는 예컨대 플래시 메모리, HDD(Hard Disk Drive), CD-ROM 등으로 구성된다. 기억 장치(221c) 내에는 기판 처리 장치(100)의 동작을 제어하는 제어 프로그램이나, 기판 처리의 순서나 조건 등이 기재된 프로세스 레시피 등이 판독 가능하도록 격납된다. 또한 프로세스 레시피는 후술하는 기판 처리 공정에서의 각 순서를 컨트롤러(221)에 실행시켜 소정의 결과를 얻을 수 있도록 조합된 것이며, 프로그램으로서 기능한다. RAM(221b)은 CPU(221a)에 의해 판독된 프로그램이나 데이터 등이 일시적으로 보지되는 메모리 영역(work area)으로서 구성된다.
I/O 포트(221d)는 전술한 MFC(252a 내지 252c), 밸브(253a 내지 253c, 243a, 243b,) 게이트 밸브(244), APC 밸브(242), 진공 펌프(246), 히터(217b), RF 센서(272), 고주파 전원(273), 주파수 정합기(274), 서셉터 승강 기구(268), 임피던스 가변 기구(275) 등에 접속된다.
CPU(221a)은 기억 장치(221c)로부터 제어 프로그램을 판독해서 실행하는 것과 함께, 입출력 장치(225)로부터의 조작 커맨드의 입력 등에 따라 기억 장치(221c)로부터 프로세스 레시피를 판독하도록 구성된다. 그리고 도 1에 도시하는 바와 같이 CPU(221a)은 판독한 프로세스 레시피의 내용을 따르도록 I/O 포트(221d) 및 신호선A를 통해서 APC 밸브(242)의 개도(開度) 조정 동작, 밸브(243b)의 개폐 동작 및 진공 펌프(246)의 기동·정지를, 신호선B를 통해서 서셉터 승강 기구(268)의 승강 동작을, 신호선C를 통해서 히터 전력 조정 기구(276)에 의한 온도 센서에 기초하는 히터(217b)에의 공급 전력량 조정 동작(온도 조정 동작)이나 임피던스 가변 기구(275)에 의한 임피던스값 조정 동작을, 신호선D를 통해서 게이트 밸브(244)의 개폐 동작을, 신호선E를 통해서 RF 센서(272), 주파수 정합기(274) 및 고주파 전원(273)의 동작을, 신호선F를 통해서 MFC(252a 내지 252c)에 의한 각종 가스의 유량 조정 동작, 및 밸브(253a 내지 253c, 243a)의 개폐 동작을 각각 제어하도록 구성된다.
(2) 기판 처리 공정
다음으로 본 실시 형태에 따른 기판 처리 공정에 대해서 설명한다. 도 4의 (A)는 본 실시 형태에 따른 기판 처리 공정에서 처리되는 트렌치 구조의 기판을 도시하고, 도 4의 (B)는 본 실시 형태에 따른 기판 처리 공정에서 처리되는 홀(공) 구조의 기판을 도시한다. 또한 도 5는 도 4에 도시하는 기판의 구성의 일례를 제시하는 도면이며, 트렌치 구조 또는 홀 구조의 깊이 방향을 따른 단면의 일례를 제시한다. 본 실시 형태에 따른 기판 처리 공정은 예컨대 플래시 메모리 등의 반도체 디바이스의 제조 공정의 일 공정으로서 전술한 처리 장치(100)에 의해 실시된다. 또한 이하의 설명에서 처리 장치(100)를 구성하는 각(各) 부(部)의 동작은 컨트롤러(221)에 의해 제어된다.
본 실시 형태에 따른 기판 처리 공정에서 처리되는 트렌치 구조 또는 홀 구조 등의 요 형상 구조의 기판에는 예컨대 도 5에 도시하는 바와 같은 3차원 구조를 가지는 패턴이 형성된다. 구체적으로는 상기 구조는 예컨대 애스펙트비(즉 홀 지름에 대한 깊이의 비율)이 20 이상인 홀 형상의 3D-NAND 구조이며, 다음 순서로 형성된다. 이하, 홀 구조의 기판이 형성되는 기판 처리 공정에 대해서 설명한다. 또한 본 명세서에서 애스펙트비란 홀 구조의 것에 한정되지 않고, 예컨대 트렌치 구조에서의 트렌치 폭에 대한 깊이의 비율을 포함하는 경우가 있다.
우선 단결정(單結晶) 실리콘(c-Si) 등으로 구성된 웨이퍼(200) 상에 금속 함유막으로서의 티타늄질화막(302)과 실리콘산화막(300a)이 교호(交互)적으로 연속적으로 적층된다. 그리고 그 적층막의 상하를 홀(공) 형상으로 에칭한다[도 6의 (A) 참조].
다음으로 홀(304)의 내면에 실리콘산화막(300b)을 형성한다[도 6의 (B) 참조].
다음으로 실리콘산화막(300b)의 내면에 실리콘질화막(306)을 형성한다[도 6의 (C) 참조].
다음으로 실리콘질화막(306)의 내면에 실리콘산화막(300c)을 형성한다[도 6의 (D) 참조].
다음으로 실리콘산화막(300c)의 내면에 폴리실리콘막(308)을 형성한다[도 6의 (E) 참조].
그리고 폴리실리콘막(308)의 내측에 실리콘산화막(300d)을 충전해서 홀 형상의 3D-NAND 구조가 형성되고[도 6의 (F) 참조], 이 폴리실리콘막(308)이 채널부로서 이용된다.
여기서 전술한 도 6의 (A)의 적층막의 상하를 홀 형상으로 에칭할 때 예컨대 도 7의 (A)에 도시하는 바와 같이 홀(304)의 저부의 실리콘산화막(300a)의 노출면이 손상을 받아 손상된 층이 생기는 경우가 있다. 여기서 실리콘산화막의 손상이란 막 중으로부터 산소 성분이 빠져서 원하는 조성을 포함하지 않게 되는 것을 주로 의미한다. 손상을 받은 실리콘산화막은 절연막으로서의 기능이 저하된다. 에칭은 이온을 바이어스로 인입(引入)해서 수행하기 때문에 홀 저부일수록 손상의 정도가 커져 저부에서의 손상이 가장 현저해진다. 절연막인 실리콘산화막이 손상되면 내전압 특성 등의 전기적 특성이 변화하기 때문에 저부에서의 실리콘산화막에 현저한 손상이 존재하면, 다른 부위에서의 실리콘산화막 사이에서 내전압 특성의 편차가 발생한다. 또한 손상을 수복하기 위해서 산화 처리를 수행하면, 예컨대 손상이 없는(또는 적은) 다른 부위에서의 실리콘산화막을 과도하게 산화하거나, 메탈 게이트 등의 금속 함유막의 산화도 진행되는 경우가 있다. 따라서 손상된 실리콘산화막을 수복하기 위해서 홀(304)의 저부 근방만을 국소적으로(선택적으로) 산화 처리하는 것이 바람직하다.
또한 예컨대 전술한 도 6의 (D)의 실리콘산화막(300c)의 성막 공정에서, 도 7의 (B)에 도시하는 바와 같이 마이크로로딩 효과에 의해 홀(304)의 상부에서 실리콘산화막(300c)의 막 두께가 두껍게 형성되고, 홀 저부에 근접할수록 실리콘산화막(300c)의 막 두께가 얇게 형성되는 경우가 있다. 즉 홀(304)의 상부와 하부에서 실리콘산화막의 막 두께가 불균일해지는 경우가 있다. 홀(304)의 상부와 하부에서 실리콘산화막(300c)의 막 두께가 불균일해지면, 내전압 특성 등의 전기 특성에 편차가 발생한다. 그래서 홀(304)의 내면에서 실리콘산화막(300c)의 두께의 편차를 보정하기 위해서 홀(304)의 내면에 대하여 산화 처리를 수행하는 방법을 생각해볼 수 있다. 이때 예컨대 실리콘산화막(300c)의 하지막인 실리콘질화막(306)에 대하여, 홀(304)의 저부에 가까울수록 산화 처리에 의한 산화층의 두께가 크게 되도록 산화 처리를 수행하는 것에 의해, 상기 산화 처리로 형성된 산화층을 포함한 실리콘산화막(300c)의 두께가 균일에 가까워지도록 보정할 수 있다.
본 실시 형태에서는 이것들의 과제를 해소하기 위해서 예컨대 애스펙트비 20 이상인 고애스펙트비의 홀 형상 구조 또는 트렌치 구조 등의 요 형상 구조의 내면에 형성되는 막인 실리콘산화막이나 그 하지막(下地膜)인 실리콘질화막을 홀(304)의 내부 공간에 노출된 막 표면으로부터 개질(산화)하고, 개질 처리에 의한 산화층의 두께가 홀(304)의 저면을 향하여 크게 되도록 산화층을 형성한다. 이에 의해 홀(304)의 저부에서의 실리콘산화막의 손상을 수복하거나, 홀(304) 내면에 형성되는 산화막 두께의 편차를 보정할 수 있다.
우선은 도 7의 (A)에 도시하는 바와 같은 홀(304) 내면의 저부에서의 실리콘산화막(300a)의 손상을 수복하는 예에 대해서 설명한다. 본 실시 형태에서의 홀(304)의 애스펙트비는 20이다.
전술한 도 6의 (A)의 에칭 후에 도 8에 도시하는 스텝(S110) 내지 스텝(S150)의 기판 처리 공정을 수행한다.
[기판 반입 공정(S110)]
우선 수복 대상인 홀(304)이 면상(面上)에 형성된 웨이퍼(200)를 처리실(201) 내에 반입한다. 구체적으로는 서셉터 승강 기구(268)가 서셉터(217)를 하강시켜서 서셉터(217)의 관통공(217a)으로부터 웨이퍼 승강핀(266)을 서셉터(217) 표면보다 소정의 높이만큼만 돌출시킨다.
계속해서 게이트 밸브(244)를 열고 처리실(201) 내에 웨이퍼(200)를 반입한다. 그 결과, 웨이퍼(200)는 서셉터(217)의 표면으로부터 돌출한 웨이퍼 승강핀(266) 상에 수평 자세로 지지된다. 그리고 서셉터 승강 기구(268)가 공진 코일(212)의 하단(203a)과 반입출구(245)의 상단(245a) 사이의 소정의 위치가 되도록 서셉터(217)를 상승시킨다. 그 결과, 웨이퍼(200)는 서셉터(217)의 상면에 지지된다.
[승온·진공 배기 공정(S120)]
계속해서 처리실(201) 내에 반입된 웨이퍼(200)의 승온을 수행한다. 히터(217b)는 미리 가열되고, 히터(217b)가 매립된 서셉터(217) 상에 반입된 웨이퍼(200)를 보지하는 것에 의해 100℃ 내지 1,000℃의 범위 내이자, 예컨대 700℃의 소정의 온도로 웨이퍼(200)를 가열한다. 또한 웨이퍼(200)의 승온을 수행하는 동안에 진공 펌프(246)에 의해 가스 배기관(231)을 개재하여 처리실(201) 내를 진공 배기하고, 처리실(201) 내의 압력을 0.5Pa 이상 250Pa 이하, 보다 바람직하게는 10Pa 이상 200Pa 이하의 범위 내의 소정값으로 한다. 진공 펌프(246)는 적어도 후술하는 기판 반출 공정(S150)이 종료될 때까지 작동시킨다.
[처리 가스 공급 및 플라즈마 처리 공정(S130)]
다음으로 처리 가스로서 수소 원자와 산소 원자를 함유하는 가스를 처리실(201) 내에 공급하고, 상기 가스를 플라즈마 여기하는 것에 의해 홀(304)의 내면에 대한 플라즈마 처리를 실시한다. 본 실시 형태에서는 수소 함유 가스인 H2 가스와 산소 함유 가스인 O2 가스의 혼합 가스를 공급한다.
구체적으로는 밸브(243a, 253a, 253b)를 열고 MFC(252a)로 유량 제어하면서 버퍼실(237)을 개재하여 처리실(201) 내에 H2 가스를 공급한다. 또한 동시에 MFC(252b)로 유량 제어하면서 버퍼실(237)을 개재하여 처리실(201) 내에 O2 가스를 공급한다.
여기서 처리실(201) 내에 공급되는 혼합 가스 중의 H2 가스의 비율을 10 내지 50%로 높여서 개질 처리를 수행한 경우, 홀(304)의 내부 공간에서 홀(304)의 상단부(즉 홀 개구부)로부터 홀(304) 내의 저면을 향할수록 혼합 가스로 생성된 수소 활성종의 존재하는 비율이 저하한다. 상세는 후술하지만, 본 실시 형태에서는 홀의 상단부로부터 저면을 향하는 방향(깊이 방향)에서 개질 대상막의 표면에 산화층이 형성되는 속도인 산화 레이트를 원하는 분포로 하기 위해서 예컨대 처리실(201) 내에 공급되는 혼합 가스에서의 H2 가스와 O2 가스의 유량비를 제어하는 것에 의해 웨이퍼(200)의 표면에 공급되는 수소 활성종과 산소 활성종의 비율을 제어한다. 즉 MFC(252a, 252b) 개도를 각각 조정하는 것에 의해 홀의 깊이 방향에서 개질 처리에 의한 산화층의 두께의 분포를 원하는 분포가 되도록 제어한다. 특히 홀의 상단부로부터 저면을 향해서 산화 레이트(또는 산화층의 두께)가 크게 되도록 혼합 가스의 유량비(또는 수소 활성종과 산소 활성종의 비율)를 제어한다. 또한 홀 저면에서의 수소 활성종과 산소 활성종의 공급량(활성종의 유량)의 비율을 특히 5:95 전후(즉 총 공급량에서의 수소 활성종의 비율이 5% 전후)가 되도록 조건을 조정하는 것에 의해 홀 저면에서의 산화 레이트를 최대화한다. 본 실시 형태에서는 처리실(201) 내로의 H2 가스의 도입량은 200sccm, O2 가스의 도입량은 800sccm으로 한다.
또한 처리실(201) 내의 압력이 예컨대 150Pa의 소정 압력이 되도록, APC 밸브(242)의 개도를 조정해서 처리실(201) 내를 배기한다.
(플라즈마 여기 시작 공정)
H2 가스와 O2 가스의 혼합 가스의 도입을 시작하고 소정 시간 경과한 후(예컨대 수 초 경과 후), 공진 코일(212)에 대하여 고주파 전원(273)으로부터 고주파 전력의 인가를 시작한다. 이때 예컨대 27.12MHz의 고주파 전력을 0.1kW 내지 3.5kW의 범위 내의 전력(본 실시 형태에서는 2.5kW)으로 인가한다. 이에 의해 플라즈마 생성 공간의 공진 코일(212)의 전기적 중점에 상당하는 높이 위치에 도넛 현상의 유도 플라즈마가 여기된다. 여기된 플라즈마에 의해 H2 가스, O2 가스가 활성화되어 해리되고, 산소 활성종(O 래디컬)과 수소 활성종(H 래디컬)이 생성된다. 또한 산소를 포함하는 반응종으로서 수산기 래디컬이나 산소 이온 등이 생성되는 경우도 있다. 또한 수소를 포함하는 반응종으로서 수소 이온 등이 생성되는 경우도 있다.
이 플라즈마에 의해 생성된 H 래디컬과 O 래디컬 등이 기판의 표면을 처리하는 것에 의해 홀(304) 내면에 형성된 실리콘산화막(300a) 등을 표면으로부터 개질하여 산화하고, 산화층(400a)을 형성한다.
이때 홀(304)의 내면에 공급되는 H 래디컬과 O 래디컬 중 H 래디컬의 비율을 소정의 비율로 하는 것에 의해, 도 9의 (B)에 도시하는 바와 같이 홀(304)의 저면을 향해서 두께가 크게 되도록 산화층(400a)을 형성할 수 있다. 즉 저부의 손상된 실리콘산화막(300a)을 개질하여, 수복된 실리콘산화막으로서의 산화층(400a)을 형성할 수 있다. 또한 그 이유에 대해서는 후술한다.
또한 본 실시 형태에서는 수소 원자와 산소 원자를 함유하는 가스로서 수소 함유 가스인 H2 가스와 산소 함유 가스인 O2 가스의 혼합 가스를 이용하는 구성에 대해서 설명했지만 이에 한정되지 않고, H2 가스 이외의 수소 함유 가스와 O2 가스 이외의 산소 함유 가스의 혼합 가스를 이용할 수 있다. 예컨대 산소 함유 가스로서 O3(오존) 가스를 이용해도 좋다. 또한 수소 함유 가스로서 중수소 D를 포함하는 가스를 이용해도 좋다. 또한 필요에 따라 Ar 등의 희가스를 첨가해도 좋다.
본 실시 형태에서는 홀(304)의 저면을 향하여 두께가 상대적으로 크게 되도록 산화층을 형성하기 위해서 홀내에 공급되는 H 래디컬과 O 래디컬의 비율을 조정한다. 또한 본 실시 형태에서는 특히 홀 저면에서 산화층의 형성 속도(산화 레이트)가 최대가 되도록 하기 위해서 홀 저면에서의 H 래디컬과 O 래디컬의 비율을 5:95가 되도록 조정한다. 이 비율을 5:95로 하는 이유를 이하에 설명한다.
도 10은 홀(304) 내의 H 래디컬과 O 래디컬을 모식적으로 도시한 도면이다. 도 11은 표면에 요 형상 구조 등이 형성되지 않은 평면 형상의 웨이퍼 상에 형성된 실리콘막에 대하여 본 실시 형태와 마찬가지의 산화 처리를 수행한 경우에서 처리실(201) 내에 공급된 H2 가스와 O2 가스의 총 유량에서의 H2 가스의 유량의 비율과, 이 웨이퍼 상면에 형성되는 산화층의 두께의 관계를 도시한 도면이다. 즉 도 11은 요 형상 구조가 존재하지 않는 개질 대상막에서의, H2 가스와 O2 가스의 총 유량에서의 H2 가스의 유량의 비율과, 거기에 형성되는 산화층의 두께의 관계를 도시한다.
일반적으로 H 래디컬은 O 래디컬보다 실활(失活)하기 쉽고 수명이 짧다. 그렇기 때문에 H 래디컬은 홀(304)의 상단부(개구부)로부터 홀(304)의 저면에 인입되는 도중에 홀의 벽면에의 충돌 등을 일으키면, O 래디컬보다 빠르게 실활되는 경향이 있다. 이러한 H 래디컬과 O 래디컬의 수명 차이에 의해 홀(304)의 저면에서는 상단부보다 H 래디컬의 비율이 낮아진다.
그리고 도 11에 도시하는 바와 같이 H2 가스와 O2 가스의 혼합 가스를 이용하여 산화층을 형성하는 경우에 혼합 가스 중의 H2의 비율이 5% 전후일 때 산화 레이트가 절정이 되고, H2의 비율을 5%보다 높이면 산화 레이트는 저하되는 경향이 있다. 또한 도 11에 도시하는 바와 같이 혼합 가스 중의 H2의 비율을 5%보다 낮게 해도, 산화 레이트가 저하되는 경향이 있다. 즉 혼합 가스 중의 H2의 비율이 5% 전후인 경우에 가장 산화 레이트가 높아진다.
또한 본 실시 형태의 경우, 처리실(201) 내에 공급되는 플라즈마 여기 전의 H2 가스와 O2 가스의 비율과 웨이퍼 표면 상에 공급되는 H 래디컬과 O 래디컬의 비율은 대략 같은 것으로 추측된다. 따라서 개질 대상막에 공급되는 H 래디컬과 O 래디컬의 비율이 5:95 정도(즉 H 래디컬의 비율이 5% 정도)인 경우에 가장 산화 레이트가 높아질 것으로 생각된다.
여기서 홀(304)이 형성된 웨이퍼(200)의 상면에 대하여, 도 11에 도시하는 경우와 같이, 표면에 요 형상 구조가 형성되지 않은 웨이퍼 상에 형성된 실리콘막에 대한 산화 레이트가 최대가 되는 듯한 공급량의 비율로 H 래디컬과 O 래디컬을 공급한 경우, 홀(304)의 상단부(홀의 개구부)에서 산화 레이트가 가장 커지고, 홀 저부를 향할수록 H 래디컬의 비율 저하와 함께 산화 레이트가 작아진다. 따라서 웨이퍼(200)에 대하여 공급하는 O 래디컬에 대한 H 래디컬의 비율을 홀(304)의 상단부에서의 산화 레이트가 최대가 되는 비율(제1 비율)보다 큰 소정의 비율로 하는 것에 의해 홀(304)의 내면(즉 상단부에서 저면측의 면)에서 두께가 상단부보다 크게 되도록 산화층을 형성할 수 있다. 예컨대 본 실시 형태에 따르면, 처리실(201) 내에 공급하는 혼합 가스에서의 H2 가스의 유량 비율을 홀(304)의 상단부에서 산화 레이트가 절정이 되는 5%보다 높은 소정의 비율로 하는 것에 의해 홀(304)의 내면에서 두께가 상단부보다 크게 되도록 산화층의 두께를 조정할 수 있다.
또한 웨이퍼(200)의 상면에 대하여 공급하는 O 래디컬에 대한 H 래디컬의 비율을 홀(304)의 저면을 향하는 깊이 방향에서의 산화층의 두께의 분포(즉 산화 레이트의 분포)가 대략 균일해지는 듯한 비율(제2 비율)보다 큰 소정의 비율로 하는 것에 의해, 대략 균일한 분포에 비해 홀(304)의 저면을 향하여 두께가 상대적으로 크게 되도록 산화층을 형성할 수 있다. 예컨대 본 실시 형태에 따르면, 처리실(201) 내에 공급하는 혼합 가스에서의 H2 가스의 유량 비율을 산화층의 두께 분포가 대략 균일해지는 비율보다 높은 소정의 비율로 한다. 또한 제2 비율은 제1 비율보다 크다.
또한 웨이퍼(200)의 상면에 대하여 공급하는 O 래디컬에 대한 H 래디컬의 비율을 홀(304)의 저면에서 산화 레이트가 최대화되는 비율(제3 비율)과 같거나 또는 보다 큰 소정의 비율로 하는 것에 의해, 홀(304)의 저면을 향하여 두께가 상대적으로 크게 되고, 홀 내면의 층 두께 분포에서 홀 저면에서의 두께가 최대가 되도록 산화층을 형성할 수 있다. 특히 웨이퍼(200)의 상면에 대하여 공급하는 O 래디컬에 대한 H 래디컬의 비율을 제3 비율로 하는 것에 의해 홀(304)의 저면에서의 산화 레이트를 최대화할 수 있다.
홀(304)의 저면에서의 O 래디컬에 대한 H 래디컬의 비율이 5% 전후일 때 저면에서의 산화 레이트가 최대화된다. 따라서 전술한 제3 비율은 홀(304)의 저면에서의 O 래디컬에 대한 H 래디컬의 비율이 5% 전후가 되는 듯한 비율이다. 또한 제3 비율은 제1 비율 및 제2 비율보다 크다.
예컨대 애스펙트비 20인 홀(304)의 저면에서의 H 래디컬의 공급량의 비율을 5% 전후로 하기 위해서는 제3 비율인 홀(304)의 상단부에서의 H 래디컬의 공급량의 비율을 10% 내지 30%, 예컨대 20% 전후로 하면 좋다. 본 실시 형태에서는 홀(304)의 상단부에서의 H 래디컬의 공급량의 비율을 10% 내지 30%로 하기 위해서 처리실(201) 내에 도입되는 H2 가스와 O2 가스의 유량비를 10:90 내지 30:70으로 조정한다.
또한 홀 저면에서 산화 레이트가 최대화되는 듯한 H 래디컬의 비율로 하기 위해서는 애스펙트비가 높은 기판일수록 홀(304)의 상단부에서 공급되는 H 래디컬의 비율을 높게 할 필요가 있다. 애스펙트비가 높을수록 홀 저면에 도달하기까지 H 래디컬이 실활되는 확률은 높아지고, 홀 저면에 도달하기 전에 H 래디컬이 완전히 실활되면, 산화 레이트가 절정값보다 저하되기 때문이다.
그리고 고주파 전력의 인가를 시작하고 소정의 처리 시간이 경과한 후, 고주파 전원(273)으로부터의 전력의 출력을 정지하고, 처리실(201) 내에서의 플라즈마 방전을 정지한다. 또한 밸브(253a, 253b)를 닫고, H2 가스, O2 가스의 처리실(201) 내로의 공급을 정지한다.
[진공 배기 공정(S140)]
소정의 처리 시간이 경과하고 H2 가스, O2 가스의 공급을 정지하면, 가스 배기관(231)을 이용하여 처리실(201) 내를 진공 배기한다. 이에 의해 처리실(201) 내의 H2 가스, O2 가스나 그 외의 잔류물이 포함되는 배기 가스 등을 처리실(201) 외로 배기한다. 그 후 APC 밸브(242)의 개도를 조정하여 처리실(201) 내의 압력을 처리실(201)에 인접하는 진공 반송실과 같은 압력으로 조정한다.
[기판 반출 공정(S150)]
처리실(201) 내가 소정의 압력이 되면, 서셉터(217)를 웨이퍼(200)의 반송 위치까지 하강시켜 웨이퍼 승강핀(266) 상에 웨이퍼(200)를 지지시킨다. 그리고 게이트 밸브(244)를 열고 도시되지 않는 반송 기구를 이용하여 웨이퍼(200)를 처리실(201) 외로 반출한다. 이상으로 본 실시 형태에 따른 기판 처리 공정을 종료한다.
이와 같이 수소 활성종과 산소 활성종을 소정의 비율로 이용하여 개질 처리를 수행하는 것에 의해 홀 저부의 실리콘산화막(300a)의 표면에 형성되는 산화층(400a)의 두께를 홀 상단부의 실리콘산화막(300a)의 표면에 형성되는 산화층(400a)의 두께보다 상대적으로 크게 할 수 있기 때문에 에칭에 의해 손상된 홀 저부의 실리콘산화막(300a)을 선택적으로 수복하여 전기적 특성(예컨대 내전압 특성 등)을 개선할 수 있다.
다음으로 도 7의 (B)에 도시하는 바와 같은 홀(304) 내면에 형성되는 산화 막 두께의 편차를 보정하는 예에 대해서 설명한다.
전술한 도 6의 (D)의 실리콘산화막(300c)의 성막 후에 전술한 스텝(S110) 내지 스텝(S150)의 기판 처리 공정을 수행한다.
전술한 스텝(S110) 내지 스텝(S150)을 수행하는 것에 의해 도 12의 (B)에 도시하는 바와 같이 홀(304)의 저부에서 실리콘산화막(300c)이 얇아진 개소에 대해서 하지막인 실리콘질화막(306)의 일부를 선택적으로 개질(산화)하여 실리콘산질화층(SiON층)(400b)을 형성한다. 즉 홀(304) 저부에 형성된 실리콘산화막(300c)의 두께와, 그 하층에 형성된 실리콘산질화층(400b)의 두께를 합친 두께를 홀(304) 상부의 실리콘산화막(300c)의 막 두께에 근접하도록 보정한다. 또한 실리콘산질화층(400b)에 포함된 질소는 점차 빠져서 실리콘산화층에 근접할 것으로 생각된다.
전술한 실시 형태에서는 주로 홀(304)의 저부에서 산화 레이트가 최대가 되도록, H 래디컬과 O 래디컬의 공급량의 비율을 조정하는 예에 대해서 설명했다. 하지만 홀의 저부에서 산화 레이트가 최대가 되는 경우에 한정되지 않고, H 래디컬의 공급량의 비율을 조정하는 것에 의해 홀의 깊이 방향에서의 임의의 위치에서 산화 레이트가 최대가 되도록 개질 처리를 수행할 수도 있다. 즉 개질 처리에 의해 형성되는 산화층의 깊이 방향에서의 두께의 분포를 임의로 조정할 수 있다. 특히 웨이퍼에 대하여 공급되는 O 래디컬에 대한 H 래디컬의 비율을 홀의 깊이 방향에서의 산화층의 두께 분포가 균일해지는 듯한 비율을 기준으로서 그 기준이 되는 비율보다 크게 하는 것에 의해, 홀의 저면을 향하여 산화층의 두께가 크게 되는 분포를 얻을 수 있다.
또한 전술한 실시 형태에서는 처리실(201) 내에 공급되는 수소 함유 가스와 산소 함유 가스의 공급 유량의 비율을 MFC(252a, 252b)의 개도를 각각 제어하는 것에 의해 조정하여 홀(304) 내에 공급되는 H 래디컬과 O 래디컬의 비율을 조정한다. 하지만 H 래디컬과 O 래디컬의 공급량의 비율 조정은 서셉터 승강 기구(268)를 제어하여 웨이퍼(200)와 공진 코일(212)의 거리를 변화시키는 것에 의해서도 수행할 수 있다.
또한 처리실(201) 외에서 혼합 가스를 플라즈마 여기하고, 생성된 활성종 등의 반응종을 처리실(201) 내에 도입할 수도 있다. 또한 또 다른 예로서 H2 가스와 O2 가스를 별도로 플라즈마 여기하고, 각각에서 생성된 활성종을 처리실(201) 내에 도입할 때 도입하는 활성종의 유량의 비율을 조정하는 것에 의해 활성종의 비율을 제어해도 좋다.
(3) 제2 실시 형태
다음으로 고애스펙트비의 홀 형상 구조 또는 트렌치 구조 등의 요 형상 구조의 내면에 형성되는 막을 표면으로부터 개질하여 두께가 저면을 향하여 크게 되도록 산화층을 형성하는 다른 실시 형태에 대해서 설명한다.
제2 실시 형태에서는 홀(304)의 상단부를 흐르는 가스의 유속[보다 일반적으로는 웨이퍼(200)의 상면을 흐르는 가스의 유속]을 제어하고, 고애스펙트비의 홀(304)에서 개질 처리로 형성되는 산화층의 두께를 홀 저면을 향해서 크게 되도록 형성한다.
구체적으로는 전술한 스텝(S130)의 처리 가스 공급 및 플라즈마 처리 공정에서 처리실(201) 내에 공급되는 H2 가스와 O2 가스의 혼합 가스의 유량을 제어하는 것에 의해 홀(304)의 상단부를 흐르는 가스의 유속을 제어한다.
[처리 가스 공급 및 플라즈마 처리 공정(S130)]
밸브(243a, 253a, 253b)를 열고 MFC(252a)로 유량 제어하면서 버퍼실(237)을 개재하여 처리실(201) 내에 H2 가스를 공급한다. 동시에 MFC(252b)로 유량 제어하면서 버퍼실(237)을 개재하여 처리실(201) 내에 O2 가스를 공급한다. 이때 H2 가스와 O2 가스의 전 유량(총 유량)을 0.5slm 내지 3slm으로 한다.
또한 처리실(201) 내의 압력이 50Pa 내지 200Pa이며, 예컨대 150Pa의 소정 압력이 되도록 APC 밸브(242)의 개도를 조정하여 처리실(201) 내를 배기한다. 이와 같이 처리실(201) 내를 적당히 배기하면서 후술하는 플라즈마 처리 공정 종료 시까지 H2 가스와 O2 가스의 혼합 가스의 공급을 계속한다.
(플라즈마 여기 시작 공정)
제1 실시 형태와 마찬가지로 H2 가스와 O2 가스의 혼합 가스 도입 후, 공진 코일(212)에 대하여 고주파 전원(273)으로부터 고주파 전력의 인가를 시작한다.
이 플라즈마에 의해 생성된 H 래디컬이나 O 래디컬 등이 기판의 표면을 처리하는 것에 의해 도 9에 도시하는 바와 같이 홀(304) 내면에 형성된 실리콘산화막(300a)을 표면으로부터 개질하여 산화층(400a)을 형성한다. 또한 도 12에 도시하는 바와 같이 홀(304)의 저부에서의 실리콘산화막(300c)의 얇은 개소에서 하지막인 실리콘질화막(306)의 일부를 개질하여 실리콘 산질화층(SiON층)(400b)을 형성한다.
도 13은 표면에 요 형상 구조 등이 형성되지 않은 평면 형상의 웨이퍼 상에 형성된 실리콘막에 대하여 본 실시 형태와 같은 산화 처리를 수행한 경우에서 처리실(201) 내에 공급된 H2 가스와 O2 가스의 혼합 가스의 총 유량과, 이 웨이퍼 상면에 형성되는 산화층의 두께의 관계를 도시하는 도면이다. 여기서는 처리실(201) 내의 압력은 일정하므로, 공급되는 혼합 가스의 유량과, 웨이퍼 상면을 흐르는 가스의 유속은 거의 비례 관계에 있다.
따라서 도 13에 도시하는 바와 같이 개질 대상막의 표면을 흐르는 가스의 유속이 빠르면 형성되는 산화층의 두께는 작고, 개질 대상막의 표면을 흐르는 가스의 유속이 느리면 형성되는 산화층의 두께는 크게 되는 경향이 있는 것을 알 수 있다.
도 14의 (A)와 도 14의 (B)는 홀(304)의 상단부에서의 가스의 유속과 홀(304) 내에서의 H 래디컬이나 O 래디컬이 포함되는 가스의 유속의 관계를 모식적으로 도시한 도면이다. 도 14의 (A) 및 도 14의 (B)에 도시하는 화살표의 방향이 가스가 흐르는 방향을 나타내고, 화살표의 크기가 가스의 유속을 나타낸다. 도 14의 (B)에 도시하는 바와 같이 홀(304)의 상단부의 가스의 유속(즉 웨이퍼(200)의 표면을 흐르는 가스의 유속)을 빠르게 한 경우에는 홀(304)의 상단부에 비해 홀(304)의 저면을 향할수록 유속이 상대적으로 늦어진다. 즉 홀(304) 내에서는 상부에 비해 저면에 근접할수록 유속 차이가 커지고, 홀(304) 내에서의 H 래디컬이나 O 래디컬의 체류 시간이 홀(304)의 상부에 비해 길어진다는 것을 알 수 있다. 한편, 도 14의 (A)에 도시하는 바와 같이 홀(304)의 상단부의 가스의 유속이 느린 경우에는 홀(304) 내에서 상부와 하부의 유속 차이가 작다는 것을 알 수 있다. 이는 홀 내를 흐르는 가스가 홀 내면과의 마찰 저항에 의해 감속하기 때문이다.
즉 홀 형상의 웨이퍼에서는, 도 14의 (B)에 도시하는 바와 같이 도 14의 (A)에 도시하는 경우와 비교해서 홀(304)의 상단부의 유속을 고속화하는 것에 의해, 홀(304)의 상단부에 비해 저면에 근접할수록 H 래디컬이나 O 래디컬의 체류 시간이 상대적으로 길어지기 때문에, 홀 상단부로부터 저면에 근접할수록 형성된 막에 대한 산화 레이트가 커지고 홀(304) 상부에 비해 하부의 산화층의 두께를 크게 할 수 있을 것으로 생각된다. 즉 홀(304)의 상단부의 유속을 선택하는 것에 의해 홀(304) 내면의 산화층의 두께 분포를 깊이 방향에서 달라지도록 형성할 수 있다. 특히 홀(304)의 상단부를 흐르는 산소 활성종 및 수소 활성종의 유속을 홀(304)의 깊이 방향에서의 산화층의 두께의 분포가 균일해지는 유속보다 큰 소정의 유속으로 하는 것에 의해 두께가 홀(304)의 저면을 향하여 크게 되도록 산화층을 형성할 수 있다.
또한 처리실(201) 내의 압력을 일정하게 하고 산화 처리에 이용하는 가스의 총 유량을 증가시키면, 가스의 배출 속도도 오르기 때문에 기판 표면을 흐르는 가스의 유속은 빨라진다. 따라서 본 실시 형태에서는 처리실(201) 내에 공급하는 혼합 가스의 공급 유량을 조정하는 것에 의해 기판 표면을 흐르는 가스의 유속을 조정하여 홀 내측의 막 두께 분포를 깊이 방향에서 달라지도록 한다. 보다 구체적으로는 MFC(252a, 252b)의 개도를 각각 제어하는 것에 의해 혼합 가스의 유량을 조정한다. 또한 MFC(252a, 252b) 각각의 개도를 제어하는 경우, 제1 실시 형태와 같이 수소 함유 가스와 산소 함유 가스의 공급 유량의 비율도 함께 제어하는 것에 의해 홀 내측의 막 두께 분포를 제어해도 좋다.
또한 홀 내면을 원하는 막 두께 분포로 하기 위해서는 가스 유량마다 형성되는 막 두께 분포의 데이터를 기억 장치(221c)나 외부 기억 장치(226)에 기록한다. 그리고 홀 형상이나 트렌치 형상 등의 요 형상 구조의 기판에 원하는 막 두께 분포로 할 때 소정의 가스 유량을 선택해서 성막 처리를 실행한다.
또한 제2 실시 형태에서는 제1 실시 형태와 마찬가지의 가스를 이용할 수 있다. 또한 수소 원자와 산소 원자를 함유하는 가스로서 수소 원자와 산소 원자의 양방(兩方)을 포함하는 분자의 가스를 공급하여 플라즈마 여기해도 좋다. 예컨대 H2O가스나 H2O2 가스를 이용해도 좋다.
또한 제2 실시 형태에서 H2 가스와 O2 가스의 혼합 가스의 유속을 제어하는 예에 대해서 설명했지만 이에 한정되지 않고, 처리 가스로서 O2 가스만, H2 가스만, N2 가스만, 암모니아 가스만, 또는 N2 가스와 H2 가스의 혼합 가스를 이용하는 경우에도 적용할 수 있다.
또한 제2 실시 형태에서는 처리실(201) 내에 공급되는 혼합 가스의 총 유량을 제어하여 가스의 유속을 제어하는 구성에 대해서 설명했지만, 이에 한정되지 않고, 서셉터(217)의 높이를 조정하거나, 처리실(201) 내의 형상을 변화시키는 등 하여 홀 상단부의 가스의 유속을 제어해도 좋다.
(4) 실험예
<실험 1>
도 15의 (A)는 홀 패턴의 일례를 제시하는 도면이다. 또한 도 15의 (B)는 비교예에 따른 개질 처리에 의해 홀 내면에 형성된 산화층의 두께를 도시하는 도면이며, 도 15의 (C)는 본 실시예에 따른 개질 처리에 의해 홀 내면에 형성된 산화층의 두께를 도시하는 도면이다.
도 15의 (B)는 비교예로서 전술한 기판 처리 공정을 이용하여 H2 가스와 O2 가스의 혼합 가스를 이용하여 플라즈마 처리를 수행한 경우를 도시하고, 처리실에 도입하는 H2 가스와 O2 가스의 유량비를 5:95로 해서 플라즈마 처리를 수행한 경우를 도시한다. 또한 도 15의 (C)는 전술한 기판 처리 공정을 이용하여 처리실에 도입하는 H2 가스와 O2 가스의 유량비를 20:80로 해서 플라즈마 처리를 수행한 경우를 도시한다. 또한 비교예 및 실시예에서는 웨이퍼의 온도 700℃, 처리실(201) 내의 압력 150Pa, 여기전력 3.5kW로 애스펙트비 20의 홀 형상의 웨이퍼에 대하여 플라즈마 처리를 수행했다.
도 15의 (B)에 도시하는 바와 같이 H2 가스와 O2 가스의 비율이 5:95인 경우에는 홀(304)의 저면을 향해서 산화층의 두께가 커지는 경향은 확인되지 않았다. 한편, 도 15의 (C)에 도시하는 바와 같이 H2 가스와 O2 가스의 비교가 20:80인 경우에는 홀(304)의 저면을 향해서 산화층의 두께가 커지고, 저면에서 가장 커지는 경향이 확인되었다. 또한 본 실시예에 따르면, 홀(304) 상부 부근의 산화층의 두께가 비교예와 비해 얇아지는 경향이 확인됐다.
즉 처리실(201) 내에 공급되는 H2 가스와 O2 가스의 비율을 20:80로 한 경우에 홀(304)의 저면에서의 H 래디컬과 O 래디컬의 공급량의 비율이 5:95 정도까지 근접한 것으로 추측된다. 이에 의해 H 래디컬이 O 래디컬에 비해 수명이 짧은 것을 이용하여, 홀(304)의 상부와 하부에서 공급되는 H 래디컬의 비율을 변화시킬 수 있다는 사실이 확인되었다.
<실험 2>
도 16의 (A)는 애스펙트비 20의 홀 패턴의 일례를 제시하는 도면이며, 도 16의 (B)는 처리실 내에 공급되는 H2 가스와 O2 가스의 혼합 가스의 유량을 1.0slm, 0.6slm, 2.0slm으로서 각각 산화층을 형성한 경우의 홀 내면의 산화층의 두께를 도시하는 도면이다.
도 16의 (B)에 도시되는 바와 같이 혼합 가스의 유량을 0.6slm으로 성막한 경우에는 O 래디컬이 저면에 도달하기 전에 실활되고, 저면에 근접할수록 산화층의 두께가 작아졌다. 혼합 가스의 유량을 1.0slm으로 성막한 경우에는 O 래디컬이 실활되기 전에 충분한 양의 래디컬을 저부에 도달시킬 수 있었고, 홀(304)의 깊이 방향에 균일하게 산화층이 형성됐다. 그리고 유량을 2.0slm으로 성막한 경우에는 홀 상부와 저부의 유속 차이의 영향이 커지고, 래디컬 체류 시간의 차이에 따라 저면을 향해서 산화층의 두께가 커지도록 산화층이 형성됐다.
즉 두께가 저면을 향하여 균일해지도록 산화층이 형성되는 혼합 가스의 유량 1.0slm에 비해 유량을 많게(유속을 빠르게) 하면, 홀(304)의 저면을 향하여 산화층의 두께가 커지는 경향이 있다는 것을 확인했다. 즉 혼합 가스의 유량을 제어하는 것에 의해 홀의 상단부를 흐르는 가스의 유속을 제어하여 고속화하고, 홀 내에 가스 유속 차이를 발생시키는 것에 의해 홀 내의 가스를 체류시켜, 홀 상부에 비해 하부에 형성되는 산화층의 두께를 크게 할 수 있다는 것이 확인됐다.
즉 전술한 제1 실시 형태 및 제2 실시 형태에 따르면, 홀(304)이 형성된 기판에 대하여, 소정의 가스 유속, 또는 소정의 혼합 비율로 표면 처리를 하는 것에 의해 홀 내면의 막 두께 분포를 깊이 방향으로 임의로 제어할 수 있다.
즉 홀(304)의 저부일수록 막 두께가 두꺼워지도록 막의 표면을 개질하여 산화층을 형성하는 것에 의해, 저부에서의 산화막이 손상을 받기 쉽다는 과제나, 마이크로 로딩 효과에 의해 홀(304)의 상부와 하부에서 막 두께가 불균등해진다는 과제를 해소하는 것이 가능해지고, 디바이스의 전기 특성을 개선할 수 있다.
본 발명은 반도체 장치의 제조 공정에서 3D-NAND 플래시 메모리의 제조 등에 적용되며, 실리콘 함유막이나 금속 함유막 등 중 어느 하나(또는 그것들의 임의의 조합)가 노출된 표면의 처리에 적용된다.
실리콘 함유막으로서 예컨대 실리콘막, 실리콘산화막, 실리콘질화막, 어모퍼스실리콘막, 폴리실리콘막 등이 적용된다.
금속 함유막으로서 예컨대 텅스텐막, 티타늄막, 질화티타늄막, 산화알루미늄막, 산화하프늄막 등이 적용된다.
또한 상기 실시 형태에서 홀 형상 구조의 기판을 이용하여 설명했지만 이에 한정되지 않고, 애스펙트비 20 이상의 트렌치 형상 구조, 슬릿 형상의 홈, 원통 형상의 세공(細孔) 등이 형성된 기판에 바람직하게 적용하는 것이 가능해진다. 또한 애스펙트비가 클수록 요 형상 구조 내에 형성되는 막 두께 분포 차이가 커진다.
100: 처리 장치 200: 웨이퍼
201: 처리실 201a: 플라즈마 생성 공간
201b: 기판 처리 공간 202: 처리로

Claims (17)

  1. 산소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 여기(勵起)하여 산소 활성종과 수소 활성종을 생성하는 공정; 및
    상기 산소 활성종과 상기 수소 활성종을 요(凹) 형상 구조가 형성된 기판에 공급하여, 상기 요 형상 구조의 내면에 형성된 막을 표면으로부터 산화하여 산화층을 형성하는 공정
    을 포함하고,
    상기 산화층을 형성하는 공정에서는, 상기 기판에 공급되는 상기 산소 활성종과 상기 수소 활성종의 총 유량에서의 상기 수소 활성종의 비율을 상기 요 형상 구조의 상단부에서 상기 산화층이 형성되는 속도가 최대가 되는 제1 비율보다 큰 소정의 비율로 해서, 상기 요 형상 구조의 내면에서 상기 상단부에서의 두께보다 두께가 크게 되도록 상기 산화층을 형성하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 산화층을 형성하는 공정에서는, 상기 기판에 공급되는 상기 산소 활성종과 상기 수소 활성종의 총 유량에서의 상기 수소 활성종의 비율을 상기 요 형상 구조의 깊이 방향에서의 상기 산화층의 두께의 분포가 균일해지는 제2 비율보다 큰 상기 소정의 비율로 해서, 상기 산화층의 두께가 상기 요 형상 구조의 저면(底面)을 향하여 크게 되고 상기 저면에서 최대가 되도록 형성하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 산화층을 형성하는 공정에서는, 상기 기판에 공급되는 상기 산소 활성종과 상기 수소 활성종의 총 유량에서의 상기 수소 활성종의 비율을 상기 요 형상 구조의 저면에서 상기 산화층이 형성되는 속도가 최대가 되는 제3 비율과 같거나 또는 보다 큰 소정의 비율로 해서, 상기 산화층의 두께가 상기 요 형상 구조의 저면을 향해서 크게 되고 상기 저면에서 최대가 되도록 상기 산화층을 형성하는 반도체 장치의 제조 방법.
  4. 제3항에 있어서,
    상기 제3 비율은 상기 제1 비율보다 큰 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 산소 활성종과 수소 활성종을 생성하는 공정에서, 상기 처리 가스의 총 유량에서의 상기 수소 함유 가스의 유량비는 생성되는 상기 수소 활성종의 비율이 상기 소정의 비율이 되는 비율인 반도체 장치의 제조 방법.
  6. 제3항에 있어서,
    상기 산소 활성종과 수소 활성종을 생성하는 공정에서, 상기 처리 가스의 총 유량에서의 상기 수소 함유 가스의 유량비는 생성되는 상기 수소 활성종의 비율이 상기 소정의 비율이 되는 비율인 반도체 장치의 제조 방법.
  7. 제5항에 있어서,
    상기 유량비는 5%보다 큰 반도체 장치의 제조 방법.
  8. 제6항에 있어서,
    상기 유량비는 5%보다 크고 20% 이하인 반도체 장치의 제조 방법.
  9. 제6항에 있어서,
    상기 산소 활성종과 수소 활성종을 생성하는 공정 전에 처리실 내에 상기 기판을 반입하는 공정을 포함하고,
    상기 산소 활성종과 수소 활성종을 생성하는 공정에서는, 상기 처리실 내에 공급된 상기 처리 가스를 플라즈마 여기하는 것에 의해 상기 산소 활성종과 상기 수소 활성종을 생성하는 반도체 장치의 제조 방법.
  10. 제9항에 있어서,
    상기 산소 활성종과 수소 활성종을 생성하는 공정에서는, 상기 산소 함유 가스의 공급계와 상기 수소 함유 가스의 공급계를 각각 제어하여 상기 산소 함유 가스와 상기 수소 함유 가스의 유량비를 조정하는 반도체 장치의 제조 방법.
  11. 제3항에 있어서,
    상기 요 형상 구조의 내면에 형성된 막은 에칭 처리에 의해 산소 농도가 저하된 노출된 층을 포함하고, 상기 요 형상 구조의 저부에서의 상기 노출된 층의 산소 농도가 가장 낮은 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 요 형상 구조의 내면에 형성된 막은, 두께가 상기 요 형상 구조의 저면을 향하여 작아지도록 형성된 산화막과 상기 산화막의 하지막(下地膜)에 의해 구성되는 반도체 장치의 제조 방법.
  13. 산소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 여기(勵起)하여 산소 활성종과 수소 활성종을 생성하는 공정; 및
    상기 산소 활성종과 상기 수소 활성종을 요 형상 구조가 형성된 기판에 공급하여, 상기 요 형상 구조의 내면에 형성된 막을 표면으로부터 산화하여 산화층을 형성하는 공정
    을 포함하고,
    상기 산화층을 형성하는 공정에서는, 상기 기판에 공급되는 상기 산소 활성종과 상기 수소 활성종의 총 유량에서의 상기 수소 활성종의 비율을 상기 요 형상 구조의 깊이 방향에서 상기 산화층이 형성되는 속도의 분포가 원하는 분포가 되는 듯한 비율로 하는 반도체 장치의 제조 방법.
  14. 산소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 여기하여 산소 활성종과 수소 활성종을 생성하는 공정;
    상기 산소 활성종과 상기 수소 활성종을 요 형상 구조가 형성된 기판에 공급하여, 상기 요 형상 구조의 내면에 형성된 막을 표면으로부터 산화하여 산화층을 형성하는 공정
    을 포함하고,
    상기 산화층을 형성하는 공정에서는, 상기 기판의 표면을 흐르는 상기 산소 활성종 및 상기 수소 활성종의 유속을 조정하여 상기 산화층의 두께가 상기 요 형상 구조의 저면을 향하여 크게 되도록 형성하는 반도체 장치의 제조 방법.
  15. 제14항에 있어서,
    상기 산화층을 형성하는 공정에서는, 상기 기판의 표면을 흐르는 상기 산소 활성종 및 상기 수소 활성종의 유속을 상기 요 형상 구조의 깊이 방향에서의 상기 산화층의 두께의 분포가 균일해지는 유속보다 큰 소정의 유속으로 해서, 상기 산화층의 두께가 상기 요 형상 구조의 저면을 향하여 크게 되도록 형성하는 반도체 장치의 제조 방법.
  16. 산소 함유 가스와 수소 함유 가스를 포함하는 처리 가스를 여기하여 산소 활성종과 수소 활성종을 생성하는 단계; 및
    상기 산소 활성종과 상기 수소 활성종을 요 형상 구조가 형성된 기판에 공급하여 상기 요 형상 구조의 내면에 형성된 막을 표면으로부터 산화하여 산화층을 형성할 때, 상기 기판에 공급되는 상기 산소 활성종과 상기 수소 활성종의 총 유량에서의 상기 수소 활성종의 비율을 상기 요 형상 구조의 상단부에서 상기 산화층이 형성되는 속도가 최대가 되는 제1 비율보다 큰 소정의 비율로 해서, 상기 요 형상 구조의 내면에서 상기 상단부에서의 두께보다 두께가 크게 되도록 상기 산화층을 형성하는 단계
    를 컴퓨터에 의해 기판 처리 장치에 실행시키는 기록 매체에 기록된 프로그램.
  17. 공급된 처리 가스가 플라즈마 여기되는 플라즈마 생성 공간과, 상기 플라즈마 생성 공간에 연통되고 기판이 재치되는 기판 처리 공간을 포함하는 처리실;
    상기 플라즈마 생성 공간에 공급된 상기 처리 가스를 플라즈마 여기하도록 구성된 플라즈마 생성부;
    상기 플라즈마 생성 공간에 상기 처리 가스로서 수소 함유 가스와 산소 함유 가스를 공급하는 가스 공급계;
    상기 기판 처리 공간 내에 설치되고, 요 형상 구조가 형성된 기판을 재치하는 기판 재치대; 및
    상기 가스 공급계를 제어하여 상기 처리 가스를 상기 플라즈마 생성 공간에 공급하는 것과 함께, 상기 플라즈마 생성부를 제어하여 상기 플라즈마 생성 공간에 공급된 상기 처리 가스를 플라즈마 여기하는 것에 의해 산소 활성종과 수소 활성종을 상기 기판에 공급하여, 상기 요 형상 구조의 내면에 형성된 막을 표면으로부터 산화하여 산화층을 형성하는 공정을 수행하도록 구성된 제어부
    를 구비하고,
    상기 제어부는, 상기 산화층을 형성하는 공정에서 상기 기판에 공급되는 상기 산소 활성종과 상기 수소 활성종의 총 유량에서의 상기 수소 활성종의 비율을 상기 요 형상 구조의 상단부에서 상기 산화층이 형성되는 속도가 최대가 되는 제1 비율보다 큰 소정의 비율로 해서, 상기 요 형상 구조의 내면에서 상기 상단부에서의 두께보다 두께가 크게 되도록 상기 산화층을 형성하도록 구성되는 기판 처리 장치.
KR1020197022040A 2017-03-27 2017-03-27 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치 KR102315002B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/012314 WO2018179038A1 (ja) 2017-03-27 2017-03-27 半導体装置の製造方法、プログラム及び基板処理装置

Publications (2)

Publication Number Publication Date
KR20190099311A true KR20190099311A (ko) 2019-08-26
KR102315002B1 KR102315002B1 (ko) 2021-10-20

Family

ID=63677698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197022040A KR102315002B1 (ko) 2017-03-27 2017-03-27 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치

Country Status (6)

Country Link
US (1) US10796900B2 (ko)
JP (1) JP6748779B2 (ko)
KR (1) KR102315002B1 (ko)
CN (1) CN110431653B (ko)
SG (1) SG11201907092YA (ko)
WO (1) WO2018179038A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113544825B (zh) * 2019-03-19 2024-02-09 株式会社国际电气 半导体器件的制造方法、衬底处理装置及记录介质
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7222946B2 (ja) 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP7393376B2 (ja) * 2021-03-19 2023-12-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
CN117836917A (zh) * 2021-09-29 2024-04-05 株式会社国际电气 半导体器件的制造方法、衬底处理方法、衬底处理装置及程序

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427537B1 (ko) * 2002-06-04 2004-04-28 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법 및 이를 이용한플래시 메모리 셀 제조 방법
KR20070057679A (ko) * 2005-12-01 2007-06-07 가부시끼가이샤 도시바 비휘발성 반도체 메모리 및 그 제조 방법
KR20100119547A (ko) * 2008-01-24 2010-11-09 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
KR20140034705A (ko) * 2012-09-12 2014-03-20 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280369A (ja) * 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
US20100029093A1 (en) 2006-09-29 2010-02-04 Tokyo Electron Limited Plasma oxidizing method, plasma processing apparatus, and storage medium
JP5138261B2 (ja) 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
US8435906B2 (en) * 2009-01-28 2013-05-07 Applied Materials, Inc. Methods for forming conformal oxide layers on semiconductor devices
JP2012216667A (ja) * 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法
JP5679581B2 (ja) * 2011-12-27 2015-03-04 東京エレクトロン株式会社 成膜方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100427537B1 (ko) * 2002-06-04 2004-04-28 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법 및 이를 이용한플래시 메모리 셀 제조 방법
KR20070057679A (ko) * 2005-12-01 2007-06-07 가부시끼가이샤 도시바 비휘발성 반도체 메모리 및 그 제조 방법
KR20100119547A (ko) * 2008-01-24 2010-11-09 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
KR20140034705A (ko) * 2012-09-12 2014-03-20 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치 및 반도체 장치의 제조 방법
JP2014075579A (ja) 2012-09-12 2014-04-24 Hitachi Kokusai Electric Inc 基板処理装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR102315002B1 (ko) 2021-10-20
SG11201907092YA (en) 2019-09-27
JP6748779B2 (ja) 2020-09-02
WO2018179038A1 (ja) 2018-10-04
JPWO2018179038A1 (ja) 2019-11-07
CN110431653B (zh) 2024-01-12
US10796900B2 (en) 2020-10-06
CN110431653A (zh) 2019-11-08
US20190355575A1 (en) 2019-11-21

Similar Documents

Publication Publication Date Title
JP6257071B2 (ja) 基板処理装置及び半導体装置の製造方法
KR102315002B1 (ko) 반도체 장치의 제조 방법, 프로그램 및 기판 처리 장치
US11189483B2 (en) Method of manufacturing semiconductor device and non-transitory computer-readable recording medium
KR101993070B1 (ko) 반도체 장치의 제조 방법 및 기록 매체
KR102516580B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR102085199B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
JP6436886B2 (ja) 半導体装置の製造方法及びプログラム
US10453676B2 (en) Semiconductor device manufacturing method and recording medium
KR102465993B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR102452913B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TWI814137B (zh) 基板處理裝置，半導體裝置的製造方法，基板處理方法及程式
JP7393376B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JP2017183487A (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant