JP6748779B2 - 半導体装置の製造方法、プログラム及び基板処理装置 - Google Patents

半導体装置の製造方法、プログラム及び基板処理装置 Download PDF

Info

Publication number
JP6748779B2
JP6748779B2 JP2019508339A JP2019508339A JP6748779B2 JP 6748779 B2 JP6748779 B2 JP 6748779B2 JP 2019508339 A JP2019508339 A JP 2019508339A JP 2019508339 A JP2019508339 A JP 2019508339A JP 6748779 B2 JP6748779 B2 JP 6748779B2
Authority
JP
Japan
Prior art keywords
active species
gas
hydrogen
oxygen
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019508339A
Other languages
English (en)
Other versions
JPWO2018179038A1 (ja
Inventor
雄一郎 竹島
雄一郎 竹島
雅則 中山
雅則 中山
克典 舟木
克典 舟木
康寿 坪田
康寿 坪田
博登 井川
博登 井川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of JPWO2018179038A1 publication Critical patent/JPWO2018179038A1/ja
Application granted granted Critical
Publication of JP6748779B2 publication Critical patent/JP6748779B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法、プログラム及び基板処理装置に関する。
近年、フラッシュメモリ等の半導体装置のパターンを形成する際、製造工程の一工程として、基板に酸化処理や窒化処理等の所定の処理を行う工程が実施される場合がある。
特許文献１は、プラズマ生成空間に連通した基板処理空間を有する基板処理室と、プラズマ生成空間の外側に配された誘導結合構造と、基板処理空間内に設けられ、表面にシリコン含有層が形成された溝を有する基板を載置する基板載置台と、プラズマ生成空間に酸素含有ガスを供給する酸素ガス供給系を有するガス供給部とを有する構成を開示している。
特開２０１４−７５５７９号公報
半導体デバイスの製造工程において、高アスペクト比のトレンチ構造やホール構造等の凹状構造内面に形成された膜を膜表面から改質して改質層を形成する際に、凹状構造の深さ方向における改質層の厚さを所望の分布にすることを求められる場合がある。
本発明は、高アスペクト比の凹状構造内面に形成された膜を膜表面から改質して改質層を形成する際に、凹状構造の深さ方向における改質層の厚さが所望の分布になるように改質して、デバイスの電気的特性を高める技術を提供するものである。
本発明の一態様によれば、プラズマ励起されることで酸素活性種が生成される酸素含有ガスとプラズマ励起されることで水素活性種が生成される水素含有ガスを含む処理ガスをプラズマ励起して、酸素活性種と水素活性種を生成する工程と、前記酸素活性種と前記水素活性種を、シリコン含有膜又は前記シリコン含有膜及び金属含有膜の組み合わせにより構成される膜が内面に露出した凹状構造が形成された基板に供給し、前記凹状構造の内面に形成された前記シリコン含有膜又は前記シリコン含有膜及び前記金属含有膜の組み合わせにより構成される膜を表面から酸化して酸化層を形成する工程と、を有し、前記酸化層を形成する工程では、前記基板に供給される前記酸素活性種と前記水素活性種の総流量における前記水素活性種の比率を、前記凹状構造の上端部において前記酸化層が形成される速度が最大となる第１の比率よりも大きい所定の比率にして、前記凹状構造の内面において前記上端部における厚さよりも厚さが大きくなるように前記酸化層を形成する技術が提供される。
本発明によれば、高アスペクト比の凹状構造内面に形成された膜を、凹状構造の深さ方向における改質層の厚さが所望の分布になるように改質して、デバイスの電気的特性を高める技術が提供される。
本発明の実施形態に係る基板処理装置の断面図である。 本発明の実施形態に係る基板処理装置のプラズマ生成原理を説明する説明図である。 本発明の実施形態に係る制御装置を説明する図である。 （Ａ）は、本発明の実施形態に係る基板処理工程で処理される凹状構造が形成された基板の一例を示す図であって、トレンチ構造が形成された基板を示す図である。（Ｂ）は、本発明の実施形態に係る基板処理工程で処理される凹状構造が形成された基板の一例を示す図であって、ホール（孔）構造が形成された基板を示す図である。 図４に示す基板の構成の一例を示す図である。 本発明の実施形態に係る基板処理工程が適用される基板処理工程を説明する図である。 本発明の実施形態に係る基板処理工程が適用される基板の一例を示す図である。 本発明の実施形態に係る基板処理工程を示すフロー図である。 （Ａ）は、本発明の実施形態に係る基板処理工程を適用前の基板構成を示す図であって、（Ｂ）は、本発明の実施形態に係る基板処理工程を適用後の基板構成を示す図である。 ホール３０４内の水素活性種と酸素活性種を模式的に示した図である。 処理室に供給されるＨ2ガスとＯ2ガスの総流量におけるＨ2の比率と、平面状のウエハの上面に形成される酸化層の厚さとの関係を示した図である。 （Ａ）は、本発明の実施形態に係る基板処理工程を適用前の基板構成を示す図であって、（Ｂ）は、本発明の実施形態に係る基板処理工程を適用後の基板構成を示す図である。 処理室に供給されるＨ2ガスとＯ2ガスの混合ガスの総流量と、平面状のウエハ表面に形成される酸化層の厚さの関係を示す図である。 ホール３０４の上端部におけるガスの流速とホール３０４内におけるガスの流速の関係を模式的に示した図である。 （Ａ）は、アスペクト比２０のホールパターンの一例を示す図であり、（Ｂ）は、比較例に係るホール内面の酸化層の厚さを示す図である。（Ｃ）は、本実施例に係るホール内面の酸化層の厚さを示す図である。 （Ａ）は、アスペクト比２０のホールパターンの一例を示す図であり、（Ｂ）は、処理室に供給されるＨ2ガスとＯ2ガスの混合ガスの流量を１．０ｓｌｍ、０．６ｓｌｍ、２．０ｓｌｍとして、それぞれ酸化層を形成した場合のホール内面の酸化層の厚さを示す図である。
（１）基板処理装置の構成
本発明の一実施形態に係る基板処理装置について、図１から図３を用いて以下に説明する。
（処理室）
処理装置１００は、ウエハ２００をプラズマ処理する処理炉２０２を備えている。処理炉２０２は、処理室２０１を構成する処理容器２０３を備えている。処理容器２０３は、第１の容器であるドーム型の上側容器２１０と、第２の容器である碗型の下側容器２１１とを備えている。上側容器２１０が下側容器２１１の上に被さることにより、処理室２０１が形成される。
また、下側容器２１１の下部側壁には、ゲートバルブ２４４が設けられている。ゲートバルブ２４４は、開いているとき、搬入出口２４５を介して処理室２０１内へウエハ２００を搬入できる。または、搬入出口２４５を介して処理室２０１外へとウエハ２００を搬出することができる。ゲートバルブ２４４は、閉まっているときには、処理室２０１内の気密性を保持する仕切弁となる。
処理室２０１は、後述するように周囲にコイル２１２が設けられているプラズマ生成空間２０１ａと、プラズマ生成空間２０１ａに連通し、ウエハ２００が処理される基板処理空間２０１ｂを有する。プラズマ生成空間２０１ａはプラズマが生成される空間であって、処理室の内、例えばコイル２１２の下端（図１における一点鎖線）より上方の空間を言う。一方、基板処理空間２０１ｂは基板がプラズマで処理される空間であって、コイル２１２の下端より下方の空間を言う。
（サセプタ）
処理室２０１の底側中央には、ウエハ２００を載置する基板載置部としてのサセプタ２１７が配置されている。
サセプタ２１７の内部には、加熱機構としてのヒータ２１７ｂが一体的に埋め込まれている。ヒータ２１７ｂは、ヒータ電力調整機構２７６を介して電力が供給されると、ウエハ２００表面を例えば２５℃から１０００℃程度まで加熱することができるように構成されている。
サセプタ２１７は、下側容器２１１とは電気的に絶縁されている。サセプタ２１７内部にはインピーダンス調整電極２１７ｃが装備されている。インピーダンス調整電極２１７ｃは、インピーダンス調整部としてのインピーダンス可変機構２７５を介して接地されている。インピーダンス可変機構２７５はコイルや可変コンデンサから構成されており、コイルのインダクタンス及び抵抗並びに可変コンデンサの容量値を制御することにより、インピーダンスを約０Ωから処理室２０１の寄生インピーダンス値の範囲内で変化させることができるように構成されている。これによって、インピーダンス調整電極２１７ｃ及びサセプタ２１７を介して、ウエハ２００の電位（バイアス電圧）を制御できる。
サセプタ２１７には、サセプタを昇降させるサセプタ昇降機構２６８が設けられている。そしてサセプタ２１７には貫通孔２１７ａが設けられ、一方、下側容器２１１の底面には貫通孔２１７ａと互いに対向する位置にウエハ突上げピン２６６が少なくとも各３箇所ずつ設けられている。サセプタ２１７が下降させられたときには、ウエハ突上げピン２６６が貫通孔２１７ａを突き抜けるようになっている。
主に、サセプタ２１７及びヒータ２１７ｂ、インピーダンス調整電極２１７ｃにより、本実施形態に係る基板載置部が構成されている。
（ガス供給部）
処理室２０１の上方、つまり上側容器２１０の上部には、ガス供給ヘッド２３６が設けられている。ガス供給ヘッド２３６は、キャップ状の蓋体２３３と、ガス導入口２３４と、バッファ室２３７と、開口２３８と、遮蔽プレート２４０と、ガス吹出口２３９とを備え、反応ガスを処理室２０１内へ供給できるように構成されている。バッファ室２３７は、ガス導入口２３４より導入される反応ガスを分散する分散空間としての機能を持つ。
ガス導入口２３４には、水素含有ガスとしての水素（Ｈ2）ガスを供給するガス供給管２３２ａの下流端と、酸素含有ガスとしての酸素（Ｏ2）ガスを供給するガス供給管２３２ｂの下流端と、不活性ガスや窒素含有ガスとしての窒素（Ｎ2）ガスを供給するガス供給管２３２ｃと、が合流するように接続されている。ガス供給管２３２ａには、上流側から順に、Ｈ2ガス供給源２５０ａ、流量制御装置としてのマスフローコントローラ（ＭＦＣ）２５２ａ、開閉弁としてのバルブ２５３ａが設けられている。ガス供給管２３２ｂには、上流側から順に、Ｏ2ガス供給源２５０ｂ、ＭＦＣ２５２ｂ、バルブ２５３ｂが設けられている。ガス供給管２３２ｃには、上流側から順に、Ｎ2ガス供給源２５０ｃ、ＭＦＣ２５２ｃ、バルブ２５３ｃが設けられている。ガス供給管２３２ａとガス供給管２３２ｂとガス供給管２３２ｃとが合流した下流側には、バルブ２４３ａが設けられ、ガス導入口２３４の上流端に接続されている。バルブ２５３ａ、２５３ｂ、２５３ｃ、２４３ａを開閉させることによって、ＭＦＣ２５２ａ、２５２ｂ、２５２ｃによりそれぞれのガスの流量を調整しつつ、ガス供給管２３２ａ、２３２ｂ、２３２ｃを介して、水素含有ガス、酸素含有ガス、窒素含有ガス等の処理ガスをそれぞれ処理室２０１内へ供給することができる。
ガス供給ヘッド２３６（蓋体２３３、ガス導入口２３４、バッファ室２３７、開口２３８、遮蔽プレート２４０、ガス吹出口２３９）、ガス供給管２３２ａ、ＭＦＣ２５２ａ、バルブ２５３ａ，２４３ａにより、本実施形態に係る水素含有ガス供給系が構成されている。
ガス供給ヘッド２３６、ガス供給管２３２ｂ、ＭＦＣ２５２ｂ、バルブ２５３ｂ，２４３ａにより、本実施形態に係る酸素含有ガス供給系が構成されている。
ガス供給ヘッド２３６、ガス供給管２３２ｃ、ＭＦＣ２５２ｃ、バルブ２５３ｃ，２４３ａにより、本実施形態に係る窒素含有ガス供給系が構成されている。
さらに、水素含有ガス供給系、酸素含有ガス供給系、窒素含有ガス供給系により、本実施形態に係るガス供給部が構成されている。
（排気部）
下側容器２１１の側壁には、処理室２０１内から反応ガスを排気するガス排気口２３５が設けられている。ガス排気口２３５には、ガス排気管２３１の上流端が接続されている。ガス排気管２３１には、上流側から順に圧力調整器（圧力調整部）としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４２、バルブ２４３ｂ、真空排気装置としての真空ポンプ２４６が設けられている。
主に、ガス排気口２３５、ガス排気管２３１、ＡＰＣバルブ２４２、バルブ２４３ｂにより、本実施形態に係る排気部が構成されている。尚、真空ポンプ２４６を排気部に含めても良い。
（プラズマ生成部）
処理室２０１の外周部、すなわち上側容器２１０の側壁の外側には、処理室２０１を囲うように螺旋状の共振コイル２１２が設けられている。共振コイル２１２には、ＲＦセンサ２７２、高周波電源２７３と周波数整合器２７４が接続される。
高周波電源２７３は、共振コイル２１２に高周波電力を供給する。ＲＦセンサ２７２は高周波電源２７３の出力側に設けられている。ＲＦセンサ２７２は、供給される高周波の進行波や反射波の情報をモニタする。周波数整合器（周波数制御部）２７４は、ＲＦセンサ２７２でモニタされた反射波の情報に基づいて、反射波が最小となるよう、高周波電源２７３を制御し、周波数の整合を行う。
共振コイル２１２の両端は電気的に接地されるが、共振コイル２１２の少なくとも一端は、装置の最初の設置の際又は処理条件の変更の際に当該共振コイルの電気的長さを微調整し、共振特性を高周波電源２７３と略等しくするため、可動タップ２１３を介して接地される。図１中の符号２１４は他方の固定グランドを示す。さらに、装置の最初の設置の際又は処理条件の変更の際に共振コイル２１２のインピーダンスを微調整するため、共振コイル２１２の接地された両端の間には、可動タップ２１５によって給電部が構成されている。
遮蔽板２２３は、共振コイル２１２の外側への電磁波の漏れを遮蔽するとともに、共振回路を構成するのに必要な容量成分を共振コイル２１２との間に形成する。
主に、共振コイル２１２、ＲＦセンサ２７２、周波数整合器２７４により、本実施形態に係るプラズマ生成部が構成されている。尚、プラズマ生成部として高周波電源２７３を含めても良い。
ここで、本実施形態に係る装置のプラズマ生成原理および生成されるプラズマの性質について図２を用いて説明する。
共振コイル２１２は、所定の波長の定在波を形成するため、全波長モードで共振する様に巻径、巻回ピッチ、巻数が設定される。すなわち、共振コイル２１２の電気的長さは、高周波電源２７３から与えられる電力の所定周波数における１波長の整数倍に設定される。
具体的には、印加する電力や発生させる磁界強度または適用する装置の外形などを勘案し、共振コイル２１２は、例えば、周波数は８００ｋＨｚ〜５０ＭＨｚ、電力は０．５〜５ｋＷ、より好ましくは１．０〜４．０ｋＷの高周波電力によって、０．０１〜１０ガウス程度の磁場を発生し得る様に、５０〜３００ｍｍ2の有効断面積であって且つ２００〜５００ｍｍのコイル直径とされ、プラズマ生成空間２０１ａを形成する部屋の外周側に２〜６０回程度巻回される。
高周波電源２７３は、発振周波数および出力を規定するための高周波発振回路およびプリアンプを含む電源制御手段と、所定の出力に増幅するための増幅器とを備えている。電源制御手段は、操作パネルを通じて予め設定された周波数および電力に関する出力条件に基づいて増幅器を制御し、増幅器は、上記の共振コイル２１２に伝送線路を介して一定の高周波電力を供給する。
本実施形態においては、上記の周波数整合器２７４は、プラズマが発生した際の前記の共振コイル２１２からの反射波電力を検出し、反射波電力が最小となる様に前記の予め設定された周波数に対して発振周波数を増加または減少させる。具体的には、周波数整合器２７４は、予め設定された発振周波数を補正する周波数制御回路を備え、かつ、高周波電源２７３の増幅器の出力側には、伝送線路における反射波電力を検出し、その電圧信号を周波数制御回路にフィードバックするＲＦセンサ２７２が介装される。
周波数制御回路は、プラズマ点灯前は共振コイル２１２の無負荷共振周波数で発振し、プラズマ点灯後は反射電力が最小となる様に前記の予め設定された周波数を増加または減少させた周波数を発振し、結果的には、伝送線路における反射波がゼロとなる様に周波数信号を高周波電源２７３に与える。
本実施形態の共振装置においては、プラズマ発生時およびプラズマ生成条件の変動時の共振コイル２１２の共振点のずれに応じて、正確に共振する周波数の高周波を出力するため、共振コイル２１２で一層正確に定在波を形成できる。すなわち、図２に示す様に、共振コイル２１２においては、プラズマを含む当該共振器の実際の共振周波数の送電により、位相電圧と逆位相電圧が常に相殺される状態の定在波が形成され、コイルの電気的中点（電圧がゼロのノード）に最も高い位相電流が生起される。従って、上記の電気的中点において励起された誘導プラズマは、処理室壁や基板載置台との容量結合が殆どなく、プラズマ生成空間２０１ａ中には、電気的ポテンシャルの極めて低いドーナツ状のプラズマを生成できる。
（制御部）
図３に示すように、制御部としてのコントローラ２２１は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）２２１ａ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄを備えたコンピュータとして構成されている。ＲＡＭ２２１ｂ、記憶装置２２１ｃ、Ｉ／Ｏポート２２１ｄは、内部バス２２１ｅを介して、ＣＰＵ２２１ａとデータ交換可能なように構成されている。コントローラ２２１には、入出力装置２２５として、例えばタッチパネル、マウス、キーボード、操作端末等が接続されていてもよい。また、コントローラ２２１には、表示部として、例えばディスプレイ等が接続されていてもよい。
記憶装置２２１ｃは、例えばフラッシュメモリ、ＨＤＤ（Ｈａｒｄ Ｄｉｓｋ Ｄｒｉｖｅ）、ＣＤ−ＲＯＭ等で構成されている。記憶装置２２１ｃ内には、基板処理装置１００の動作を制御する制御プログラムや、基板処理の手順や条件などが記載されたプロセスレシピ等が、読み出し可能に格納されている。なお、プロセスレシピは、後述する基板処理工程における各手順をコントローラ２２１に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。ＲＡＭ２２１ｂは、ＣＰＵ２２１ａによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域（ワークエリア）として構成されている。
Ｉ／Ｏポート２２１ｄは、上述のＭＦＣ２５２ａ〜２５２ｃ、バルブ２５３ａ〜２５３ｃ、２４３ａ、２４３ｂ、ゲートバルブ２４４、ＡＰＣバルブ２４２、真空ポンプ２４６、ヒータ２１７ｂ、ＲＦセンサ２７２、高周波電源２７３、周波数整合器２７４、サセプタ昇降機構２６８、インピーダンス可変機構２７５等に接続されている。
ＣＰＵ２２１ａは、記憶装置２２１ｃから制御プログラムを読み出して実行すると共に、入出力装置２２５からの操作コマンドの入力等に応じて記憶装置２２１ｃからプロセスレシピを読み出すように構成されている。そして、図1に示すように、ＣＰＵ２２１ａは、読み出したプロセスレシピの内容に沿うように、Ｉ／Ｏポート２２１ｄ及び信号線Ａを通じてＡＰＣバルブ２４２の開度調整動作、バルブ２４３ｂの開閉動作、及び真空ポンプ２４６の起動・停止を、信号線Ｂを通じてサセプタ昇降機構２６８の昇降動作を、信号線Ｃを通じてヒータ電力調整機構２７６による温度センサに基づくヒータ２１７ｂへの供給電力量調整動作（温度調整動作）やインピーダンス可変機構２７５によるインピーダンス値調整動作を、信号線Ｄを通じてゲートバルブ２４４の開閉動作を、信号線Ｅを通じてＲＦセンサ２７２、周波数整合器２７４及び高周波電源２７３の動作を、信号線Ｆを通じてＭＦＣ２５２ａ〜２５２ｃによる各種ガスの流量調整動作、及びバルブ２５３ａ〜２５３ｃ、２４３ａの開閉動作を、それぞれ制御するように構成されている。
（２）基板処理工程
次に、本実施形態に係る基板処理工程について説明する。図４（Ａ）は、本実施形態に係る基板処理工程で処理されるトレンチ構造の基板を示しており、図４（Ｂ）は、本実施形態に係る基板処理工程で処理されるホール（孔）構造の基板を示している。また、図５は、図４に示す基板の構成の一例を示す図であり、トレンチ構造又はホール構造の深さ方向に沿った断面の一例を示している。本実施形態に係る基板処理工程は、例えばフラッシュメモリ等の半導体デバイスの製造工程の一工程として、上述の処理装置１００により実施される。なお以下の説明において、処理装置１００を構成する各部の動作は、コントローラ２２１により制御される。
本実施形態に係る基板処理工程で処理されるトレンチ構造又はホール構造等の凹状構造の基板には、例えば図５に示すような３次元構造を有するパターンが形成されている。具体的には、当該構造は例えば、アスペクト比（すなわちホール径に対する深さの比）が２０以上であるホール状の３Ｄ−ＮＡＮＤ構造であり、以下の手順で形成される。以下、ホール構造の基板が形成される基板処理工程について説明する。なお、本明細書においてアスペクト比とは、ホール構造におけるものに限らず、例えばトレンチ構造におけるトレンチ幅に対する深さの比のことを含む場合がある。
最初に、単結晶シリコン（ｃ−Ｓｉ）等で構成されたウエハ２００の上に金属含有膜としてのチタン窒化膜３０２とシリコン酸化膜３００ａとが交互に連続的に積層される。そして、その積層膜の上から下までをホール（孔）状にエッチングする（図６（Ａ）参照）。
次に、ホール３０４の内面に、シリコン酸化膜３００ｂを形成する（図６（Ｂ）参照）。
次に、シリコン酸化膜３００ｂの内面にシリコン窒化膜３０６を形成する（図６（Ｃ）参照）。
次に、シリコン窒化膜３０６の内面にシリコン酸化膜３００ｃを形成する（図６（Ｄ）参照）。
次に、シリコン酸化膜３００ｃの内面にポリシリコン膜３０８を形成する（図６（Ｅ）参照）。
そして、ポリシリコン膜３０８の内側にシリコン酸化膜３００ｄを充填してホール状の３Ｄ−ＮＡＮＤ構造が形成され（図６（Ｆ）参照）、このポリシリコ膜３０８がチャネル部として用いられる。
ここで、上述した図６（Ａ）の積層膜の上から下までをホール状にエッチングする際に、例えば図７（Ａ）に示すように、ホール３０４の底部のシリコン酸化膜３００ａの露出面が損傷を受けて、損傷した層ができることがある。ここで、シリコン酸化膜の損傷とは、膜中から酸素成分が抜けて所望の組成を有しなくなることを主に意味している。損傷を受けたシリコン酸化膜は、絶縁膜としての機能が低下する。エッチングは、イオンをバイアスで引き込んで行う為、ホール底部ほど損傷の程度が大きくなり、底部における損傷が最も顕著になる。絶縁膜であるシリコン酸化膜が損傷していると耐電圧特性等の電気的特性が変化するため、底部におけるシリコン酸化膜に顕著な損傷が存在すると、他の部位におけるシリコン酸化膜との間で、耐電圧特性のばらつきが発生してしまう。また、損傷を修復するために酸化処理を行うと、例えば、損傷のない（又は少ない）他の部位におけるシリコン酸化膜を過度に酸化したり、メタルゲート等の金属含有膜の酸化も進行させてしまったりすることがある。従って、損傷しているシリコン酸化膜の修復のために、ホール３０４の底部近傍のみを局所的に（選択的に）酸化処理することが望ましい。
また、例えば上述した図６（Ｄ）のシリコン酸化膜３００ｃの成膜工程において、図７（Ｂ）に示すように、マイクロローディング効果により、ホール３０４の上部でシリコン酸化膜３００ｃの膜厚が厚く、ホール底部に近づくほどシリコン酸化膜３００ｃの膜厚が薄く形成されてしまうことがある。つまり、ホール３０４の上部と下部とでシリコン酸化膜の膜厚が不均一となってしまうことがある。ホール３０４の上部と下部とでシリコン酸化膜３００ｃの膜厚が不均一となると、耐電圧特性等の電気特性にばらつきが発生してしまう。そこで、ホール３０４の内面においてシリコン酸化膜３００ｃの厚さのばらつきを補正するために、ホール３０４の内面に対して酸化処理を施すことが考えられる。その際、例えばシリコン酸化膜３００ｃの下地膜であるシリコン窒化膜３０６に対して、ホール３０４の底部に近いほど酸化処理による酸化層の厚みが大きくなるように酸化処理を行うことにより、当該酸化処理で形成された酸化層を含んだシリコン酸化膜３００ｃの厚さが均一に近くなるように補正することができる。
本実施形態においては、これらの課題を解消するために、例えばアスペクト比２０以上の高アスペクト比のホール状構造又はトレンチ構造等の凹状構造の内面に形成される膜であるシリコン酸化膜やその下地膜であるシリコン窒化膜を、ホール３０４の内部空間に露出した膜表面から改質（酸化）し、改質処理による酸化層の厚さがホール３０４の底面に向かって大きくなるように酸化層を形成する。これにより、ホール３０４の底部におけるシリコン酸化膜の損傷を修復したり、ホール３０４内面に形成される酸化膜厚のばらつきを補正することができる。
まずは、図７（Ａ）に示すようなホール３０４内面の底部におけるシリコン酸化膜３００ａの損傷を修復する例について説明する。本実施形態におけるホール３０４のアスペクト比は２０である。
上述した図６（Ａ）のエッチング後に、図８に示すステップＳ１１０〜ステップＳ１５０の基板処理工程を行う。
（基板搬入工程Ｓ１１０）
まず、修復対象であるホール３０４が面上に形成されたウエハ２００を処理室２０１内に搬入する。具体的には、サセプタ昇降機構２６８がサセプタ２１７を下降させて、サセプタ２１７の貫通孔２１７ａから、ウエハ突き上げピン２６６をサセプタ２１７表面よりも所定の高さ分だけ突出させる。
続いて、ゲートバルブ２４４を開き、処理室２０１内にウエハ２００を搬入する。その結果、ウエハ２００は、サセプタ２１７の表面から突出したウエハ突上げピン２６６上に水平姿勢で支持される。そして、サセプタ昇降機構２６８が、共振コイル２１２の下端２０３ａと搬入出口２４５の上端２４５ａの間の所定の位置となるよう、サセプタ２１７を上昇させる。その結果、ウエハ２００はサセプタ２１７の上面に支持される。
（昇温・真空排気工程Ｓ１２０）
続いて、処理室２０１内に搬入されたウエハ２００の昇温を行う。ヒータ２１７ｂは予め加熱されており、ヒータ２１７ｂが埋め込まれたサセプタ２１７上に、搬入されたウエハ２００を保持することで、１００〜１０００℃の範囲内であって、例えば７００℃の所定の温度にウエハ２００を加熱する。また、ウエハ２００の昇温を行う間、真空ポンプ２４６によりガス排気管２３１を介して処理室２０１内を真空排気し、処理室２０１内の圧力を０．５Ｐａ以上２５０Ｐａ以下、より好ましくは１０Ｐａ以上２００Ｐａ以下の範囲内の所定値とする。真空ポンプ２４６は、少なくとも後述の基板搬出工程Ｓ１５０が終了するまで作動させておく。
（処理ガス供給およびプラズマ処理工程Ｓ１３０）
次に、処理ガスとして水素原子と酸素原子を含有するガスを処理室２０１内に供給し、当該ガスをプラズマ励起することによりホール３０４の内面に対するプラズマ処理を実施する。本実施形態では、水素含有ガスであるＨ2ガスと酸素含有ガスであるＯ2ガスの混合ガスを供給する。
具体的には、バルブ２４３ａ，２５３ａ，２５３ｂを開け、ＭＦＣ２５２ａにて流量制御しながら、バッファ室２３７を介して処理室２０１内へＨ2ガスを供給する。また同時に、ＭＦＣ２５２ｂにて流量制御しながら、バッファ室２３７を介して処理室２０１内へＯ2ガスを供給する。
ここで、処理室２０１内へ供給される混合ガス中のＨ2ガスの比率を１０〜５０％と高めて改質処理を行った場合、ホール３０４の内部空間の中において、ホール３０４の上端部（すなわちホール開口部）からホール３０４内の底面に向かうほど、混合ガスから生成された水素活性種の存在する比率が低下する。詳細には後述するが、本実施形態では、ホールの上端部から底面に向かう方向（深さ方向）において、改質対象膜の表面に酸化層が形成される速度である酸化レートを所望の分布とするために、例えば処理室２０１内に供給される混合ガスにおけるＨ2ガスとＯ2ガスの流量比を制御することによって、ウエハ２００の表面に供給される水素活性種と酸素活性種の比率を制御する。すなわち、ＭＦＣ２５２ａ，２５２ｂそれぞれの開度を調整する事で、ホールの深さ方向において、改質処理による酸化層の厚さの分布を、所望の分布となるように制御する。特に、ホールの上端部から底面に向かって酸化レート（もしくは酸化層の厚さ）が大きくなっていくように、混合ガスの流量比（もしくは水素活性種と酸素活性種の比率）を制御する。また、ホール底面における水素活性種と酸素活性種の供給量（活性種の流量）の比率を特に５：９５前後（すなわち、総供給量における水素活性種の比率が５％前後）となるように条件を調整することによって、ホール底面における酸化レートを最大化する。本実施形態では、処理室２０１内へのＨ2ガスの導入量は２００ｓｃｃｍ、Ｏ2ガスの導入量は８００ｓｃｃｍとしている。
また、処理室２０１内の圧力が、例えば１５０Ｐａの所定圧力となるように、ＡＰＣバルブ２４２の開度を調整して処理室２０１内を排気する。
（プラズマ励起開始工程）
Ｈ2ガスとＯ2ガスの混合ガスの導入を開始して所定時間経過後（例えば数秒経過後）、共振コイル２１２に対して高周波電源２７３から高周波電力の印加を開始する。このとき、例えば２７．１２ＭＨｚの高周波電力を、０．１〜３．５ｋＷの範囲内の電力（本実施形態では２．５ｋＷ）で印加する。これにより、プラズマ生成空間の共振コイル２１２の電気的中点に相当する高さ位置にドーナツ状の誘導プラズマが励起される。励起されたプラズマによりＨ2ガス、Ｏ2ガスは活性化されて解離し、酸素活性種（Ｏラジカル）と水素活性種（Ｈラジカル）が生成される。なお、酸素を含む反応種として、水酸基ラジカルや酸素イオン等が生成されることもある。また、水素を含む反応種として水素イオン等が生成されることもある。
このプラズマにより生成されたＨラジカルとＯラジカル等が基板の表面を処理することで、ホール３０４内面に形成されたシリコン酸化膜３００ａ等を表面から改質して酸化し、酸化層４００ａを形成する。
このとき、ホール３０４の内面に供給されるＨラジカルとＯラジカルのうち、Ｈラジカルの比率を所定の比率にすることによって、図９（Ｂ）に示すように、ホール３０４の底面に向かって厚さが大きくなるように酸化層４００ａを形成することができる。すなわち、底部の損傷したシリコン酸化膜３００ａを改質して、修復されたシリコン酸化膜としての酸化層４００ａを形成することができる。なお、その理由については後述する。
なお、本実施形態においては、水素原子と酸素原子を含有するガスとして、水素含有ガスであるＨ2ガスと酸素含有ガスであるＯ2ガスの混合ガスを用いる構成について説明したが、これに限らず、Ｈ2ガス以外の水素含有ガスとＯ2ガス以外の酸素含有ガスの混合ガスを用いることができる。例えば、酸素含有ガスとしてＯ3（オゾン）ガスを用いてもよい。また、水素含有ガスとして重水素Ｄを含むガスを用いてもよい。また、必要に応じてＡｒ等の希ガスを添加してもよい。
本実施形態では、ホール３０４の底面に向かって厚さが相対的に大きくなっていくように酸化層を形成するためにホール内に供給されるＨラジカルとＯラジカルの比率を調整する。また、本実施形態では特に、ホール底面において酸化層の形成速度（酸化レート）が最大となるようにするために、ホール底面におけるＨラジカルとＯラジカルの比率を５：９５となるように調整する。この比率を５：９５とする理由を以下で説明する。
図１０は、ホール３０４内のＨラジカルとＯラジカルを模式的に示した図である。図１１は、表面に凹状構造等が形成されていない平面状のウエハ上に形成されたシリコン膜に対して本実施形態と同様の酸化処理を行った場合において、処理室２０１内に供給されたＨ2ガスとＯ2ガスの総流量におけるＨ2ガスの流量の比率と、このウエハ上面に形成される酸化層の厚さとの関係を示した図である。すなわち図１１は、凹状構造が存在しない改質対象膜における、Ｈ2ガスとＯ2ガスの総流量におけるＨ2ガスの流量の比率と、そこに形成される酸化層の厚さとの関係を示している。
一般的に、ＨラジカルはＯラジカルよりも失活し易く寿命が短い。そのため、Ｈラジカルは、ホール３０４の上端部（開口部）からホール３０４の底面に入り込む途中でホールの壁面への衝突等を起こすと、Ｏラジカルよりも速く失活する傾向がある。このようなＨラジカルとＯラジカルの寿命の差異により、ホール３０４の底面では、上端部よりもＨラジカルの割合が低くなる。
そして、図１１に示すように、Ｈ2ガスとＯ2ガスの混合ガスを用いて酸化層を形成する場合に、混合ガス中のＨ2の比率が５％前後のときに酸化レートがピークとなり、Ｈ2の比率を５％よりも高めていくと酸化レートは低下する傾向がある。また、図１１に示すように、混合ガス中のＨ2の比率を５％よりも低くしても、酸化レートが低下する傾向がある。つまり、混合ガス中のＨ2の比率が５％前後の場合に、最も酸化レートが高くなる。
なお、本実施形態の場合、処理室２０１内に供給されるプラズマ励起前のＨ2ガスとＯ2ガスの比率と、ウエハ表面上に供給されるＨラジカルとＯラジカルの比率は略等しいと推測される。したがって、改質対象膜に供給されるＨラジカルとＯラジカルの比率が５：９５程度（すなわちＨラジカルの比率が５％程度）の場合に、最も酸化レートが高くなると考えられる。
ここで、ホール３０４が形成されたウエハ２００の上面に対して、図１１に示す場合のように、表面に凹状構造が形成されていないウエハ上に形成されたシリコン膜に対する酸化レートが最大となるような供給量の比率でＨラジカルとＯラジカルを供給した場合、ホール３０４の上端部（ホールの開口部）において酸化レートが最も大きくなり、ホール底部に向かうほど、Ｈラジカルの比率低下と共に酸化レートが小さくなる。従って、ウエハ２００に対して供給するＯラジカルに対するＨラジカルの比率を、ホール３０４の上端部における酸化レートが最大となる比率（第１の比率）よりも大きい所定の比率にすることにより、ホール３０４の内面（すなわち上端部より底面側の面）において厚さが上端部より大きくなるように酸化層を形成することができる。例えば、本実施形態によれば、処理室２０１内に供給する混合ガスにおけるＨ2ガスの流量比率を、ホール３０４の上端部において酸化レートがピークとなる５％よりも高い所定の比率にすることにより、ホール３０４の内面において厚さが上端部よりも大きくなるように酸化層の厚さを調整することができる。
また、ウエハ２００の上面に対して供給するＯラジカルに対するＨラジカルの比率を、ホール３０４の底面に向かう深さ方向における酸化層の厚さの分布（すなわち酸化レートの分布）が略均一となるような比率（第２の比率）よりも大きい所定の比率とすることにより、略均一な分布に比べてホール３０４の底面に向かって厚さが相対的に大きくなるように酸化層を形成することができる。例えば、本実施形態によれば、処理室２０１内に供給する混合ガスにおけるＨ2ガスの流量比率を、酸化層の厚さ分布が略均一となる比率よりも高い所定の比率とする。なお、第２の比率は第１の比率よりも大きい。
また、ウエハ２００の上面に対して供給するＯラジカルに対するＨラジカルの比率を、ホール３０４の底面において酸化レートが最大化させるような比率（第３の比率）と等しい、またはより大きい所定の比率とすることにより、ホール３０４の底面に向かって厚さが相対的に大きくなり、ホール内面の層厚分布においてホール底面での厚さが最大となるように酸化層を形成することができる。特にウエハ２００の上面に対して供給するＯラジカルに対するＨラジカルの比率を第３の比率とすることにより、ホール３０４の底面における酸化レートを最大化することができる。
ホール３０４の底面におけるＯラジカルに対するＨラジカルの比率が５％前後である時に、底面における酸化レートが最大化される。従って、上述の第３の比率は、ホール３０４の底面におけるＯラジカルに対するＨラジカルの比率が５％前後となるような比率である。なお、第３の比率は第１の比率及び第２の比率よりも大きい。
例えば、アスペクト比２０であるホール３０４の底面におけるＨラジカルの供給量の比率を５％前後とするためには、第３の比率であるホール３０４の上端部におけるＨラジカルの供給量の比率を１０〜３０％、例えば２０％前後とすればよい。本実施形態においては、ホール３０４の上端部におけるＨラジカルの供給量の比率を１０〜３０％とするため、処理室２０１内に導入されるＨ2ガスとＯ2ガスの流量比を１０：９０〜３０：７０に調整する。
また、ホール底面で酸化レートが最大化されるようなＨラジカルの比率にするためには、アスペクト比が高い基板ほど、ホール３０４の上端部において供給されるＨラジカルの比率を高くする必要がある。アスペクト比が高いほど、ホール底面に到達するまでにＨラジカルが失活する確率は高くなり、ホール底面に到達する前にＨラジカルが完全に失活してしまうと、酸化レートがピーク値よりも低下してしまうからである。
そして、高周波電力の印加を開始してから所定の処理時間経過後、高周波電源２７３からの電力の出力を停止して、処理室２０１内におけるプラズマ放電を停止する。また、バルブ２５３ａ，２５３ｂを閉めて、Ｈ2ガス、Ｏ2ガスの処理室２０１内への供給を停止する。
（真空排気工程Ｓ１４０）
所定の処理時間が経過してＨ2ガス、Ｏ2ガスの供給を停止したら、ガス排気管２３１を用いて処理室２０１内を真空排気する。これにより、処理室２０１内のＨ2ガス、Ｏ2ガスや、その他の残留物が含まれる排ガス等を処理室２０１外へと排気する。その後、ＡＰＣバルブ２４２の開度を調整し、処理室２０１内の圧力を処理室２０１に隣接する真空搬送室と同じ圧力に調整する。
（基板搬出工程Ｓ１５０）
処理室２０１内が所定の圧力となったら、サセプタ２１７をウエハ２００の搬送位置まで下降させ、ウエハ突上げピン２６６上にウエハ２００を支持させる。そして、ゲートバルブ２４４を開き、図中省略の搬送機構を用いてウエハ２００を処理室２０１外へ搬出する。以上により、本実施形態に係る基板処理工程を終了する。
このように、水素活性種と酸素活性種を所定の比率で用いて改質処理を行うことにより、ホール底部のシリコン酸化膜３００ａの表面に形成される酸化層４００ａの厚さを、ホール上端部のシリコン酸化膜３００ａの表面に形成される酸化層４００ａの厚さよりも相対的に大きくできるため、エッチングにより損傷したホール底部のシリコン酸化膜３００ａを選択的に修復し、電気的特性（例えば耐電圧特性等）を改善することができる。
次に、図７（Ｂ）に示すようなホール３０４内面に形成される酸化膜厚のばらつきを補正する例について説明する。
上述した図６（Ｄ）のシリコン酸化膜３００ｃの成膜後に、上述したステップＳ１１０〜ステップＳ１５０の基板処理工程を行う。
上述したステップＳ１１０〜ステップＳ１５０を行うことにより、図１２（Ｂ）に示すように、ホール３０４の底部においてシリコン酸化膜３００ｃが薄くなっている箇所について、下地膜であるシリコン窒化膜３０６の一部を選択的に改質（酸化）してシリコン酸窒化層（ＳｉＯＮ層）４００ｂを形成する。つまり、ホール３０４底部に形成されたシリコン酸化膜３００ｃの厚さと、その下層に形成されたシリコン酸窒化層４００ｂの厚さを合わせた厚さを、ホール３０４上部のシリコン酸化膜３００ｃの膜厚に近づくように補正する。なお、シリコン酸窒化層４００ｂに含まれている窒素は次第に抜け、シリコン酸化層に近くなると考えられる。
上述の実施形態では主に、ホール３０４の底部において酸化レートが最大となるように、ＨラジカルとＯラジカルの供給量の比率を調整する例について説明した。しかし、ホールの底部において酸化レートが最大となる場合に限らず、Ｈラジカルの供給量の比率を調整することにより、ホールの深さ方向における任意の位置において酸化レートが最大になるように改質処理を行うこともできる。すなわち、改質処理により形成される酸化層の深さ方向における厚さの分布を任意に調整することができる。
特に、ウエハに対して供給されるＯラジカルに対するＨラジカルの比率を、ホールの深さ方向における酸化層の厚さ分布が均一になるような比率を基準として、その基準となる比率よりも大きくすることにより、ホールの底面に向かって酸化層の厚さが大きくなる分布を得ることができる。
また、上述の実施形態では、処理室２０１内に供給される水素含有ガスと酸素含有ガスの供給流量の比率を、ＭＦＣ２５２ａ，２５２ｂそれぞれの開度を制御する事で調整し、ホール３０４内に供給されるＨラジカルとＯラジカルの比率を調整している。しかし、ＨラジカルとＯラジカルの供給量の比率の調整は、サセプタ昇降機構２６８を制御して、ウエハ２００と共振コイル２１２との距離を変化させることで行うこともできる。
また、処理室２０１の外で混合ガスをプラズマ励起し、生成された活性種等の反応種を処理室２０１内に導入することもできる。また、さらに他の例として、Ｈ2ガスとＯ2ガスを別々にプラズマ励起し、それぞれで生成された活性種を処理室２０１内に導入する際に、導入する活性種の流量の比率を調整することで活性種の比率を制御してもよい。
（３）第２の実施形態
次に、高アスペクト比のホール状構造又はトレンチ構造等の凹状構造の内面に形成される膜を表面から改質して、厚さが底面に向かって大きくなるように酸化層を形成する他の実施形態について説明する。
第２の実施形態においては、ホール３０４の上端部を流れるガスの流速（より一般的にはウエハ２００の上面を流れるガスの流速）を制御して、高アスペクト比のホール３０４において、改質処理で形成される酸化層の厚さを、ホール底面に向かって大きくなるように形成する。
具体的には、上述したステップＳ１３０の処理ガス供給およびプラズマ処理工程において、処理室２０１内に供給されるＨ2ガスとＯ2ガスの混合ガスの流量を制御することによって、ホール３０４の上端部を流れるガスの流速を制御する。
（処理ガス供給およびプラズマ処理工程Ｓ１３０）
バルブ２４３ａ，２５３ａ，２５３ｂを開け、ＭＦＣ２５２ａにて流量制御しながら、バッファ室２３７を介して処理室２０１内へＨ2ガスを供給する。同時に、ＭＦＣ２５２ｂにて流量制御しながら、バッファ室２３７を介して処理室２０１内へＯ2ガスを供給する。このとき、Ｈ2ガスとＯ2ガスの全流量（総流量）を０．５〜３ｓｌｍとする。
また、処理室２０１内の圧力が、５０〜２００Ｐａであって、例えば１５０Ｐａの所定圧力となるように、ＡＰＣバルブ２４２の開度を調整して処理室２０１内を排気する。このように、処理室２０１内を適度に排気しつつ、後述のプラズマ処理工程の終了時までＨ2ガスとＯ2ガスの混合ガスの供給を継続する。
（プラズマ励起開始工程）
第１の実施形態と同様に、Ｈ2ガスとＯ2ガスの混合ガスの導入後、共振コイル２１２に対して高周波電源２７３から高周波電力の印加を開始する。
このプラズマにより生成されたＨラジカルやＯラジカル等が基板の表面を処理することで、図９に示すように、ホール３０４内面に形成されたシリコン酸化膜３００ａを表面から改質して、酸化層４００ａを形成する。また、図１２に示すように、ホール３０４の底部におけるシリコン酸化膜３００ｃの薄い箇所において、下地膜であるシリコン窒化膜３０６の一部を改質してシリコン酸窒化層（ＳｉＯＮ層）４００ｂを形成する。
図１３は、表面に凹状構造等が形成されていない平面状のウエハ上に形成されたシリコン膜に対して本実施形態と同様の酸化処理を行った場合において、処理室２０１内に供給されたＨ2ガスとＯ2ガスの混合ガスの総流量と、このウエハ上面に形成される酸化層の厚さの関係を示す図である。ここでは、処理室２０１内の圧力は一定としているため、供給される混合ガスの流量と、ウエハ上面を流れるガスの流速はほぼ比例関係にある。
したがって、図１３に示すように、改質対象膜の表面を流れるガスの流速が速ければ形成される酸化層の厚さは小さく、改質対象膜の表面を流れるガスの流速が遅ければ形成される酸化層の厚さは大きくなる傾向があることが分かる。
図１４（Ａ）と図１４（Ｂ）は、ホール３０４の上端部におけるガスの流速とホール３０４内におけるＨラジカルやＯラジカルが含まれるガスの流速の関係を模式的に示した図である。図１４（Ａ）及び図１４（Ｂ）に示す矢印の向きがガスの流れる方向を、矢印の大きさがガスの流速を示している。図１４（Ｂ）に示すように、ホール３０４の上端部のガスの流速（すなわちウエハ２００の表面を流れるガスの流速）を速くした場合には、ホール３０４の上端部に比べてホール３０４の底面に向かうほど流速が相対的に遅くなる。すなわち、ホール３０４内では上部に比べて底面に近づくほど流速差が大きくなり、ホール３０４内におけるＨラジカルやＯラジカルの滞留時間が、ホール３０４の上部に比べて長くなることが分かる。一方、図１４（Ａ）に示すように、ホール３０４の上端部のガスの流速が遅い場合には、ホール３０４内で上部と下部との流速差が小さいことが分かる。これはホール内を流れるガスがホール内面との摩擦抵抗により減速するためである。
つまり、ホール状のウエハでは、図１４（Ｂ）に示すように、図１４（Ａ）に示す場合と比較して、ホール３０４の上端部の流速を高速化することで、ホール３０４の上端部に比べて、底面に近づくほどＨラジカルやＯラジカルの滞留時間が相対的に長くなるため、ホール上端部から底面に近づくほど、形成された膜に対する酸化レートが大きくなり、ホール３０４上部に比べて下部の酸化層の厚さを大きくすることができると考えられる。つまり、ホール３０４の上端部の流速を選択することにより、ホール３０４内面の酸化層の厚さ分布を深さ方向に異なるように形成することができる。
特に、ホール３０４の上端部を流れる酸素活性種及び水素活性種の流速を、ホール３０４の深さ方向における酸化層の厚さの分布が均一になる流速よりも大きい所定の流速にすることにより、厚さがホール３０４の底面に向かって大きくなるように酸化層を形成することができる。
また、処理室２０１内の圧力一定で、酸化処理に用いるガスの総流量を増加させると、ガスの排出速度も上がる為、基板表面を流れるガスの流速は速くなる。したがって、本実施形態では、処理室２０１内に供給する混合ガスの供給流量を調整することによって、基板表面を流れるガスの流速を調整し、ホール内側の膜厚分布を深さ方向に異なるようにする。より具体的には、ＭＦＣ２５２ａ，２５２ｂそれぞれの開度を制御する事で混合ガスの流量を調整する。
さらに、ＭＦＣ２５２ａ，２５２ｂそれぞれの開度を制御する場合、第１の実施形態のように、水素含有ガスと酸素含有ガスの供給流量の比率も併せて制御することにより、ホール内側の膜厚分布を制御してもよい。
なお、ホール内面を所望する膜厚分布にするためには、ガス流量毎に形成される膜厚分布のデータを記憶装置２２１ｃや外部記憶装置２２６に記録する。そして、ホール状やトレンチ状等の凹状構造の基板に所望する膜厚分布にする際に、所定のガス流量を選択して成膜処理を実行する。
なお、第２の実施形態においては、第１実施形態と同様のガスを用いることができる。さらに、水素原子と酸素原子を含有するガスとして、水素原子と酸素原子の両方を含む分子のガスを供給して、プラズマ励起するようにしてもよい。例えば、Ｈ2ＯガスやＨ2Ｏ2ガスを用いてもよい。
また、第２の実施形態において、Ｈ2ガスとＯ2ガスの混合ガスの流速を制御する例について説明したが、これに限らず、処理ガスとして、Ｏ2ガスのみ、Ｈ2ガスのみ、Ｎ2ガスのみ、アンモニアガスのみ、若しくは、Ｎ2ガスとＨ2ガスの混合ガスを用いる場合にも、適用することができる。
また、第２の実施形態では、処理室２０１内に供給される混合ガスの総流量を制御して、ガスの流速を制御する構成について説明したが、これに限らず、サセプタ２１７の高さを調整したり、処理室２０１内の形状を変化させる等して、ホール上端部のガスの流速を制御するようにしてもよい。
（４）実験例
＜実験１＞
図１５（Ａ）は、ホールパターンの一例を示す図である。また、図１５（Ｂ）は、比較例に係る改質処理によりホール内面に形成された酸化層の厚さを示す図であって、図１５（Ｃ）は、本実施例に係る改質処理によりホール内面に形成された酸化層の厚さを示す図である。
図１５（Ｂ）は、比較例として、上述した基板処理工程を用いて、Ｈ2ガスとＯ2ガスの混合ガスを用いてプラズマ処理を行った場合を示しており、処理室に導入するＨ2ガスとＯ2ガスの流量比を５：９５にしてプラズマ処理を行った場合を示している。また、図１５（Ｃ）は、上述した基板処理工程を用いて、処理室に導入するＨ2ガスとＯ2ガスの流量比を２０：８０にしてプラズマ処理を行った場合を示している。なお、比較例及び実施例では、ウエハの温度７００℃、処理室２０１内の圧力１５０Ｐａ、励起電力３．５ｋＷでアスペクト比２０のホール状のウエハに対してプラズマ処理を行った。
図１５（Ｂ）に示すように、Ｈ2ガスとＯ2ガスの比が５：９５の場合には、ホール３０４の底面に向かって酸化層の厚さが大きくなる傾向は確認されなかった。一方、図１５（Ｃ）に示すように、Ｈ2ガスとＯ2ガスの比が２０：８０の場合には、ホール３０４の底面に向かって酸化層の厚さが大きくなり、底面において最も大きくなる傾向が確認された。また、本実施例によれば、ホール３０４上部付近の酸化層の厚さが、比較例と比べて薄くなる傾向が確認された。
つまり、処理室２０１内に供給されるＨ2ガスとＯ2ガスの比を２０：８０とした場合に、ホール３０４の底面におけるＨラジカルとＯラジカルの供給量の比が５：９５程度にまで近づいたと推測される。これにより、ＨラジカルがＯラジカルに比べて寿命が短いことを利用して、ホール３０４の上部と下部とで供給されるＨラジカルの比を変化させることができることが確認された。
＜実験２＞
図１６（Ａ）は、アスペクト比２０のホールパターンの一例を示す図であり、（Ｂ）は、処理室内に供給されるＨ2ガスとＯ2ガスの混合ガスの流量を１．０ｓｌｍ、０．６ｓｌｍ、２．０ｓｌｍとして、それぞれ酸化層を形成した場合のホール内面の酸化層の厚さを示す図である。
図１６（Ｂ）に示されているように、混合ガスの流量を０．６ｓｌｍで成膜した場合には、Ｏラジカルが底面に到達する前に失活し、底面に近づくほど酸化層の厚さが小さくなった。混合ガスの流量を１．０ｓｌｍで成膜した場合には、Ｏラジカルが失活する前に十分な量のラジカルを底部に到達させることができ、ホール３０４の深さ方向に均一に酸化層が形成された。そして、流量を２．０ｓｌｍで成膜した場合には、ホール上部と底部の流速差の影響が大きくなり、ラジカル滞留時間の差によって、底面に向かって酸化層の厚さが大きくなるように酸化層が形成された。
つまり、厚さが底面に向かって均一になるように酸化層が形成される混合ガスの流量１．０ｓｌｍに比べて、流量を多く（流速を速く）すると、ホール３０４の底面に向かって酸化層の厚さが大きくなる傾向があることを確認した。すなわち、混合ガスの流量を制御することによって、ホールの上端部を流れるガスの流速を制御して、高速化し、ホール内にガス流速差を発生させる事で、ホール内のガスを滞留させ、ホール上部に比べて下部に形成される酸化層の厚さを大きくすることができることが確認された。
つまり、上述の第１の実施形態及び第２の実施形態によれば、ホール３０４が形成された基板に対して、所定のガス流速、又は所定の混合比率で表面処理することで、ホール内面の膜厚分布を深さ方向に任意に制御することができる。
すなわち、ホール３０４の底部ほど膜厚が厚くなるように膜の表面を改質して酸化層を形成することで、底部における酸化膜が損傷を受けやすいといった課題やマイクロローディング効果によりホール３０４の上部と下部において膜厚が不均等になるといった課題を解消することが可能となり、デバイスの電気特性を改善することができることができる。
本発明は、半導体装置の製造工程において、３Ｄ−ＮＡＮＤフラッシュメモリの製造等に適用され、シリコン含有膜や金属含有膜等の何れか（若しくは、それらの任意の組み合わせ）が露出した表面の処理に適用される。
シリコン含有膜として、例えば、シリコン膜、シリコン酸化膜、シリコン窒化膜、アモルファスシリコン膜、ポリシリコン膜等が適用される。
金属含有膜として、例えば、タングステン膜、チタン膜、窒化チタン膜、酸化アルミニウム膜、酸化ハフニウム膜等が適用される。
また、上記実施形態において、ホール状構造の基板を用いて説明したが、これに限らず、アスペクト比２０以上のトレンチ状構造、スリット状の溝、円筒状の細孔等が形成された基板に、好適に適用することが可能となる。なお、アスペクト比が大きいほど凹状構造内に形成される膜厚分布差は大きくなる。
１００・・・・処理装置
２００・・・・ウエハ
２０１・・・・処理室
２０１ａ・・・プラズマ生成空間
２０１ｂ・・・ 基板処理空間
２０２・・・・ 処理炉

Claims (21)

  1. プラズマ励起されることで酸素活性種が生成される酸素含有ガスとプラズマ励起されることで水素活性種が生成される水素含有ガスを含む処理ガスをプラズマ励起して、酸素活性種と水素活性種を生成する工程と、
    前記酸素活性種と前記水素活性種を、シリコン含有膜又は前記シリコン含有膜及び金属含有膜の組み合わせにより構成される膜が内面に露出した凹状構造が形成された基板に供給し、前記凹状構造の内面に形成された前記シリコン含有膜又は前記シリコン含有膜及び前記金属含有膜の組み合わせにより構成される膜を表面から酸化して酸化層を形成する工程と、を有し、
    前記酸化層を形成する工程では、前記基板に供給される前記酸素活性種と前記水素活性種の総流量における前記水素活性種の比率を、前記凹状構造の上端部において前記酸化層が形成される速度が最大となる第１の比率よりも大きい所定の比率にして、前記凹状構造の内面において前記上端部における厚さよりも厚さが大きくなるように前記酸化層を形成する、
    半導体装置の製造方法。
  2. 前記酸素含有ガスは酸素ガス又はオゾンガスの少なくとも何れかにより構成される請求項１記載の半導体装置の製造方法。
  3. 前記水素含有ガスは水素ガス又は重水素ガスの少なくとも何れかにより構成される請求項１記載の半導体装置の製造方法。
  4. 前記凹状構造は、アスペクト比が２０以上の構造である、請求項１記載の半導体装置の製造方法。
  5. 前記凹状構造は、ホール構造又はトレンチ構造の少なくともいずれかである、請求項１記載の半導体装置の製造方法。
  6. 前記酸化層を形成する工程では、前記基板に供給される前記酸素活性種と前記水素活性種の総流量における前記水素活性種の比率を、前記凹状構造の深さ方向における前記酸化層の厚さの分布が均一となる第２の比率よりも大きい前記所定の比率にして、前記酸化層を、厚さが前記凹状構造の底面に向かって大きくなり、前記底面において最大となるように形成する、
    請求項１記載の半導体装置の製造方法。
  7. 前記酸化層を形成する工程では、前記基板に供給される前記酸素活性種と前記水素活性種の総流量における前記水素活性種の比率を、前記凹状構造の底面において前記酸化層の形成される速度が最大となる第３の比率と等しい又はより大きい所定の比率にして、前記酸化層を厚さが前記凹状構造の底面に向かって大きくなり、前記底面において最大となるように前記酸化層を形成する、
    請求項１記載の半導体装置の製造方法。
  8. 前記第３の比率は、前記第１の比率よりも大きい請求項７記載の半導体装置の製造方法。
  9. 前記酸素活性種と水素活性種を生成する工程において、前記処理ガスの総流量における前記水素含有ガスの流量比は、生成される前記水素活性種の比率が前記所定の比率となる比率である請求項１記載の半導体装置の製造方法。
  10. 前記酸素活性種と水素活性種を生成する工程において、前記処理ガスの総流量における前記水素含有ガスの流量比は、生成される前記水素活性種の比率が前記所定の比率となる比率である請求項７記載の半導体装置の製造方法。
  11. 前記流量比は５％より大きい請求項９記載の半導体装置の製造方法。
  12. 前記流量比は５％より大きく２０％以下である請求項１０記載の半導体装置の製造方法。
  13. 前記酸素活性種と水素活性種を生成する工程の前に、処理室内に前記基板を搬入する工程を有し、
    前記酸素活性種と水素活性種を生成する工程では、前記処理室内に供給された前記処理ガスをプラズマ励起することにより前記酸素活性種と前記水素活性種を生成する請求項１０記載の半導体装置の製造方法。
  14. 前記酸素活性種と水素活性種を生成する工程では、前記酸素含有ガスの供給系と前記水素含有ガスの供給系をそれぞれ制御して、前記酸素含有ガスと前記水素含有ガスの流量比を調整する請求項１３記載の半導体装置の製造方法。
  15. 前記凹状構造の内面に形成された前記シリコン含有膜又は前記シリコン含有膜及び前記金属含有膜の組み合わせにより構成される膜は、エッチング処理により酸素濃度が低下した露出した層を含み、前記凹状構造の底部における前記露出した層の酸素濃度が最も低い請求項７記載の半導体装置の製造方法。
  16. 前記凹状構造の内面に形成された前記シリコン含有膜又は前記シリコン含有膜及び前記金属含有膜の組み合わせにより構成される膜は、厚さが前記凹状構造の底面に向かって小さくなるように形成された酸化膜と、前記酸化膜の下地膜と、により構成されている請求項１記載の半導体装置の製造方法。
  17. プラズマ励起されることで酸素活性種が生成される酸素含有ガスとプラズマ励起されることで水素活性種が生成される水素含有ガスを含む処理ガスをプラズマ励起して、酸素活性種と水素活性種を生成する工程と、
    前記酸素活性種と前記水素活性種を、シリコン含有膜又は前記シリコン含有膜及び金属含有膜の組み合わせにより構成される膜が内面に露出した凹状構造が形成された基板に供給し、前記凹状構造の内面に形成された前記シリコン含有膜又は前記シリコン含有膜及び前記金属含有膜の組み合わせにより構成される膜を表面から酸化して酸化層を形成する工程と、を有し、
    前記酸化層を形成する工程では、前記基板に供給される前記酸素活性種と前記水素活性種の総流量における前記水素活性種の比率を、前記凹状構造の深さ方向において前記酸化層が形成される速度の分布が所望の分布となるような比率とする、
    半導体装置の製造方法。
  18. プラズマ励起されることで酸素活性種が生成される酸素含有ガスとプラズマ励起されることで水素活性種が生成される水素含有ガスを含む処理ガスをプラズマ励起して、酸素活性種と水素活性種を生成する工程と、
    前記酸素活性種と前記水素活性種を、シリコン含有膜又は前記シリコン含有膜及び金属含有膜の組み合わせにより構成される膜が内面に露出した凹状構造が形成された基板に供給し、前記凹状構造の内面に形成された前記シリコン含有膜又は前記シリコン含有膜及び前記金属含有膜の組み合わせにより構成される膜を表面から酸化して酸化層を形成する工程と、を有し、
    前記酸化層を形成する工程では、前記基板の表面を流れる前記酸素活性種及び前記水素活性種の流速を調整して、前記酸化層を、厚さが前記凹状構造の底面に向かって大きくなるように形成する、
    半導体装置の製造方法。
  19. 前記酸化層を形成する工程では、前記基板の表面を流れる前記酸素活性種及び前記水素活性種の流速を、前記凹状構造の深さ方向における前記酸化層の厚さの分布が均一になる流速よりも大きい所定の流速にして、前記酸化層を、厚さが前記凹状構造の底面に向かって大きくなるように形成する、
    請求項１８記載の半導体装置の製造方法。
  20. プラズマ励起されることで酸素活性種が生成される酸素含有ガスとプラズマ励起されることで水素活性種が生成される水素含有ガスを含む処理ガスをプラズマ励起して、酸素活性種と水素活性種を生成する手順と、
    前記酸素活性種と前記水素活性種を、シリコン含有膜又は前記シリコン含有膜及び金属含有膜の組み合わせにより構成される膜が内面に露出した凹状構造が形成された基板に供給し、前記凹状構造の内面に形成された前記シリコン含有膜又は前記シリコン含有膜及び前記金属含有膜の組み合わせにより構成される膜を表面から酸化して酸化層を形成する際に、前記基板に供給される前記酸素活性種と前記水素活性種の総流量における前記水素活性種の比率を、前記凹状構造の上端部において前記酸化層が形成される速度が最大となる第１の比率よりも大きい所定の比率にして、前記凹状構造の内面において前記上端部における厚さよりも厚さが大きくなるように前記酸化層を形成する手順と、を
    コンピュータにより基板処理装置に実行させるプログラム。
  21. 供給された処理ガスがプラズマ励起されるプラズマ生成空間と、前記プラズマ生成空間に連通し基板が載置される基板処理空間と、を有する処理室と、
    前記プラズマ生成空間に供給された前記処理ガスをプラズマ励起するよう構成されたプラズマ生成部と、
    前記プラズマ生成空間に、前記処理ガスとしてプラズマ励起されることで水素活性種が生成される水素含有ガスとプラズマ励起されることで酸素活性種が生成される酸素含有ガスを供給するガス供給系と、
    前記基板処理空間内に設けられ、シリコン含有膜又は前記シリコン含有膜及び金属含有膜の組み合わせにより構成される膜が内面に露出した凹状構造が形成された基板を載置する基板載置台と、
    前記ガス供給系を制御して前記処理ガスを前記プラズマ生成空間に供給すると共に、前記プラズマ生成部を制御して前記プラズマ生成空間に供給された前記処理ガスをプラズマ励起することにより酸素活性種と水素活性種を前記基板に供給して、前記凹状構造の内面に形成された前記シリコン含有膜又は前記シリコン含有膜及び前記金属含有膜の組み合わせにより構成される膜を表面から酸化して酸化層を形成する工程を行うよう構成された制御部と、を備え、
    前記制御部は、前記酸化層を形成する工程において、前記基板に供給される前記酸素活性種と前記水素活性種の総流量における前記水素活性種の比率を、前記凹状構造の上端部において前記酸化層が形成される速度が最大となる第１の比率よりも大きい所定の比率にして、前記凹状構造の内面において前記上端部における厚さよりも厚さが大きくなるように前記酸化層を形成するよう構成されている、
    基板処理装置。
JP2019508339A 2017-03-27 2017-03-27 半導体装置の製造方法、プログラム及び基板処理装置 Active JP6748779B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/012314 WO2018179038A1 (ja) 2017-03-27 2017-03-27 半導体装置の製造方法、プログラム及び基板処理装置

Publications (2)

Publication Number Publication Date
JPWO2018179038A1 JPWO2018179038A1 (ja) 2019-11-07
JP6748779B2 true JP6748779B2 (ja) 2020-09-02

Family

ID=63677698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019508339A Active JP6748779B2 (ja) 2017-03-27 2017-03-27 半導体装置の製造方法、プログラム及び基板処理装置

Country Status (6)

Country Link
US (1) US10796900B2 (ja)
JP (1) JP6748779B2 (ja)
KR (1) KR102315002B1 (ja)
CN (1) CN110431653B (ja)
SG (1) SG11201907092YA (ja)
WO (1) WO2018179038A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7030858B2 (ja) * 2020-01-06 2022-03-07 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP7222946B2 (ja) 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP7393376B2 (ja) * 2021-03-19 2023-12-06 株式会社Kokusai Electric 半導体装置の製造方法、基板処理方法、プログラム及び基板処理装置
JPWO2023053262A1 (ja) * 2021-09-29 2023-04-06

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002280369A (ja) * 2001-03-19 2002-09-27 Canon Sales Co Inc シリコン基板の酸化膜形成装置及び酸化膜形成方法
KR100427537B1 (ko) * 2002-06-04 2004-04-28 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법 및 이를 이용한플래시 메모리 셀 제조 방법
JP2007157854A (ja) * 2005-12-01 2007-06-21 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
KR101163276B1 (ko) * 2006-09-29 2012-07-05 도쿄엘렉트론가부시키가이샤 플라즈마 산화 처리 방법 및 플라즈마 처리 장치
JP5138261B2 (ja) 2007-03-30 2013-02-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、プラズマ処理装置および記憶媒体
KR101249611B1 (ko) * 2008-01-24 2013-04-01 도쿄엘렉트론가부시키가이샤 실리콘 산화막의 형성 방법, 기억 매체, 및 플라즈마 처리 장치
US8435906B2 (en) 2009-01-28 2013-05-07 Applied Materials, Inc. Methods for forming conformal oxide layers on semiconductor devices
JP2012216667A (ja) 2011-03-31 2012-11-08 Tokyo Electron Ltd プラズマ処理方法
JP5679581B2 (ja) * 2011-12-27 2015-03-04 東京エレクトロン株式会社 成膜方法
JP6257071B2 (ja) 2012-09-12 2018-01-10 株式会社日立国際電気 基板処理装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
SG11201907092YA (en) 2019-09-27
US20190355575A1 (en) 2019-11-21
CN110431653B (zh) 2024-01-12
US10796900B2 (en) 2020-10-06
KR20190099311A (ko) 2019-08-26
JPWO2018179038A1 (ja) 2019-11-07
WO2018179038A1 (ja) 2018-10-04
CN110431653A (zh) 2019-11-08
KR102315002B1 (ko) 2021-10-20

Similar Documents

Publication Publication Date Title
JP6257071B2 (ja) 基板処理装置及び半導体装置の製造方法
KR102287835B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US10796900B2 (en) Method of manufacturing semiconductor device
JP6285052B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
JP6752357B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102516580B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP6281964B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
KR102465993B1 (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
KR102452913B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
JP7203869B2 (ja) 基板処理装置、半導体装置の製造方法、およびプログラム
JP2017183487A (ja) 半導体装置の製造方法および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200518

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200720

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200807

R150 Certificate of patent or registration of utility model

Ref document number: 6748779

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250