JP2007157854A - 不揮発性半導体記憶装置及びその製造方法 - Google Patents

不揮発性半導体記憶装置及びその製造方法 Download PDF

Info

Publication number
JP2007157854A
JP2007157854A JP2005348371A JP2005348371A JP2007157854A JP 2007157854 A JP2007157854 A JP 2007157854A JP 2005348371 A JP2005348371 A JP 2005348371A JP 2005348371 A JP2005348371 A JP 2005348371A JP 2007157854 A JP2007157854 A JP 2007157854A
Authority
JP
Japan
Prior art keywords
insulating film
electrode layer
layer
disposed
floating gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005348371A
Other languages
English (en)
Inventor
Hirohisa Iino
巨久 飯野
Fumitaka Arai
史隆 荒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2005348371A priority Critical patent/JP2007157854A/ja
Priority to US11/563,073 priority patent/US20070128815A1/en
Priority to KR1020060119889A priority patent/KR100796090B1/ko
Publication of JP2007157854A publication Critical patent/JP2007157854A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324—Gate electrodes for transistors with a floating gate
    • H01L29/42328—Gate electrodes for transistors with a floating gate with at least one additional gate other than the floating gate and the control gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881—Programmable transistors with only two possible levels of programmation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】アスペクト比を低減し、メモリセルトランジスタの微細化・高集積化・加工容易性を実現する。
【解決手段】素子分離領域３０で互いに分離され,列方向に延伸する複数の活性領域ＡＡと；複数の活性領域に直交し,行方向に延伸する複数のワード線ＷＬと；複数のワード線と複数の活性領域との交差部に配置され,ＳＯＩ絶縁層１２上に配置されたＳＯＩ半導体層１４, ソース／ドレイン領域１６,ＳＯＩ半導体層上に配置されたトンネル絶縁膜１８, ソース／ドレイン領域に挟まれたＳＯＩ半導体層上のトンネル絶縁膜上に配置されたフローティングゲートポリシリコン電極層４,フローティングゲートポリシリコン電極層上に配置されたゲート間絶縁膜２５, フローティングゲートポリシリコン電極層４上にゲート間絶縁膜を介して配置されたコントロールゲート金属電極層７０とを有するメモリセルトランジスタとを備える不揮発性半導体記憶装置及びその製造方法。
【選択図】図７

Description

本発明は、シリコン・オン・インスレータ（ＳＯＩ：Silicon On Insulator）用いた不揮発性半導体記憶装置に係わり、特に不揮発性半導体記憶装置の微細化、高性能化に関する。
従来、電気的に書き換え可能で且つ高集積化が可能な不揮発性半導体記憶装置として、ＮＡＮＤ型フラッシュＥＥＰＲＯＭが知られている。ＮＡＮＤ型フラッシュＥＥＰＲＯＭのメモリセルトランジスタは、半導体基板上に、絶縁膜を介して電荷蓄積を目的とするフローティングゲート電極層と、コントロールゲート電極層が積層形成された「スタックゲート構造」を有している。複数個のメモリセルトランジスタを、隣接するメモリセルトランジスタ同士でソース領域若しくはドレイン領域を共有するような形で列方向に直列接続させ、その両端に選択ゲートトランジスタを配置して、ＮＡＮＤセルユニットが構成される。
ＮＡＮＤセルユニットをマトリクス状に配置することにより、メモリセルアレイが構成される。また、行方向に並ぶＮＡＮＤセルユニットをＮＡＮＤセルブロックと呼ぶ。同一行に並ぶ選択ゲートトランジスタのゲートは、同一の選択ゲート線に接続され、同一行に並ぶメモリセルトランジスタのコントロールゲートは、同一のコントロールゲート線に接続される。
メモリセルトランジスタの微細化に伴い、隣接するメモリセルトランジスタ間の容量、ショートチャネル効果、及びＳＴＩ容量、チャネル領域−半導体基板間などの寄生容量の影響が大きくなってきており、これらの低減が必要となる。またゲート加工に関しても、メモリセルトランジスタの微細化と共にアスペクト比が高くなり、難易度が増大してきている。
スタックゲート構造は、フローティングゲート及びコントロールゲートからなる２層のゲート構造を積層形成後、まとめて加工することによって形成される。
ＳＯＩ基板のＳＯＩ層に、シャロートレンチアイソレーション（ＳＴＩ）で分離された素子形成領域を格子状に形成し、その素子形成領域にメモリセルを設定したＮＡＮＤ−ＥＥＰＲＯＭについては、既に開示されている（例えば、特許文献１参照。）。
或いは又、ＳＯＩ層表面にシリコン酸化膜を介して、絶縁膜を堆積し、その絶縁膜のゲート電極形成領域に開口を設け、イオン注入工程、熱処理によりソース／ドレインを形成後、メタルゲートを埋め込み絶縁ゲートトランジスタを形成する製造方法についても、既に開示されている（例えば、特許文献２参照。）。
特開平１１−１６３３０３号公報 特開２００１−１８５７３１号公報
本発明は、不揮発性半導体記憶装置及びその製造方法において、アスペクト比を低減可能とし、加工容易化、隣接セル間容量の低減を実現でき、メモリセルアレイの微細化・高集積化・加工容易性と共に、低消費電力化・高速化を実現する。
本発明の一態様によれば、（イ）絶縁層上に半導体層が配置され,半導体層に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置であって、（ロ）半導体層に配置され,素子分離領域で互いに分離され,列方向に延伸する複数の活性領域と、（ハ）複数の活性領域に直交し,行方向に延伸する複数のワード線と、（ニ）複数の活性領域に設けられたソース／ドレイン領域,ソース／ドレイン領域に挟まれ,半導体層上に設けられたトンネル絶縁膜を介して配置されたフローティングゲートポリシリコン電極層、フローティングゲートポリシリコン電極層上に配置されたゲート間絶縁膜、フローティングゲートポリシリコン電極層上にゲート間絶縁膜を介して配置されたコントロールゲート金属電極層とを有するメモリセルトランジスタとを備える不揮発性半導体記憶装置が提供される。
本発明の他の態様によれば、（イ）絶縁層上に半導体層が配置され,前記半導体層に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置であって、（ロ）半導体層に配置され,素子分離領域で互いに分離され,列方向に延伸する複数の活性領域と、（ハ）複数の活性領域に直交し,行方向に延伸する複数のコントロールゲート線と、（ニ）複数の活性領域に設けられたソース／ドレイン領域、ソース／ドレイン領域に挟まれ,半導体層上に設けられたトンネル絶縁膜を介して配置されたフローティングゲートポリシリコン電極層、フローティングゲートポリシリコン電極層の側壁及びソース／ドレイン領域上のトンネル絶縁膜上に配置されたゲート間絶縁膜、トンネル絶縁膜及びゲート間絶縁膜を介してソース／ドレイン領域に面し,かつフローティングゲートポリシリコン電極層の側壁にゲート間絶縁膜を介して接して配置されたコントロールゲート金属電極層とを有するメモリセルトランジスタとを備える不揮発性半導体記憶装置が提供される。
本発明の他の態様によれば、（イ）絶縁層上に半導体層が配置され,半導体層に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置であって、（ロ）半導体層に配置され,素子分離領域で互いに分離され,列方向に延伸する複数の活性領域と、（ハ）複数の活性領域に直交し,行方向に延伸する複数のコントロールゲート線と、（ニ）複数の活性領域に設けられたソース／ドレイン領域、ソース／ドレイン領域に挟まれ,半導体層上に設けられたトンネル絶縁膜を介して配置されたフローティングゲート金属電極層、フローティングゲート金属電極層の側壁及びソース／ドレイン領域上に配置されたゲート間絶縁膜、ゲート間絶縁膜を介してソース／ドレイン領域に面し,かつフローティングゲート金属電極層の側壁にゲート間絶縁膜を介して接して配置されたコントロールゲート金属電極層とを有するメモリセルトランジスタとを備える不揮発性半導体記憶装置が提供される。
本発明の他の態様によれば、（イ）絶縁層上に形成された半導体層上にトンネル絶縁膜を形成し、トンネル絶縁膜上にフローティングゲートポリシリコン電極層を形成する工程と、（ロ）フローティングゲートポリシリコン電極層, トンネル絶縁膜, 半導体層,及び絶縁層をエッチング除去し、素子分離領域を形成する工程と、（ハ）フローティングゲートポリシリコン電極層及び素子分離領域上にゲート間絶縁膜,及びゲート間絶縁膜上に窒化膜を順次堆積する工程と、（ニ）窒化膜, ゲート間絶縁膜及びフローティングゲートポリシリコン電極層をエッチング除去し、トンネル絶縁膜を露出する工程と、（ホ）半導体層中にソース／ドレイン領域を形成する工程と、（へ）層間絶縁膜を半導体デバイス表面全面に堆積する工程と、（ト）半導体デバイス表面全面を平坦化し、窒化膜及び層間絶縁膜を露出する工程と、（チ）窒化膜を除去後、コントロールゲート金属電極層を半導体デバイス表面全面に堆積する工程と、（リ）半導体デバイス表面全面を、層間絶縁膜を露出するまで平坦化し、コントロールゲート金属電極層をメタルダマシンプロセスによって、埋め込み形成する工程
とを備えることを特徴とする不揮発性半導体記憶装置の製造方法が提供される。
本発明の他の態様によれば、（イ）絶縁層上に形成された半導体層上にトンネル絶縁膜を形成し、トンネル絶縁膜上にフローティングゲートポリシリコン電極層を形成する工程と、（ロ）フローティングゲートポリシリコン電極層, トンネル絶縁膜, 半導体層,及び絶縁層をエッチング除去し、素子分離領域を形成する工程と、（ハ）フローティングゲートポリシリコン電極層をエッチング除去し、トンネル絶縁膜を露出する工程と、（ニ）半導体層中に対向するソース／ドレイン領域を形成する工程と、（ホ）半導体デバイス表面全面にゲート間絶縁膜を堆積する工程と、（へ）コントロールゲート金属電極層を半導体デバイス表面全面に堆積する工程と、（ト）半導体デバイス表面全面を、ゲート間絶縁膜を露出するまで平坦化し、前記コントロールゲート金属電極層をメタルダマシンプロセスによって、埋め込み形成する工程とを備える不揮発性半導体記憶装置の製造方法が提供される。
本発明の不揮発性半導体記憶装置及びその製造方法によれば、アスペクト比を低減可能となり、加工容易化、隣接セル間容量の低減を実現でき、メモリセルアレイの微細化・高集積化・加工容易性と共に、低消費電力化・高速化を実現することができる。
次に、図面を参照して、本発明の第１乃至第３の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す第１乃至第３の実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
[第１の実施の形態]
（基本構造）
本発明の第１の実施の形態に係る不揮発性半導体記憶装置のメモリセルトランジスタの基本構造は、図１に示すように、半導体基板１０中に形成されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層１２上に形成されたＳＯＩ半導体層１４と、ＳＯＩ半導体層１４中に対向して配置されたｎ+ ソース／ドレイン領域１６と、ＳＯＩ半導体層１４上に配置されたトンネル絶縁膜１８と、ｎ+ ソース／ドレイン領域１６に挟まれたチャネル領域上にトンネル絶縁膜１８を介して配置されたフローティングゲートポリシリコン電極層４と、フローティングゲートポリシリコン電極層４上にゲート間絶縁膜２５を介して配置されたコントロールゲート金属電極層７０とを備えるスタック型構造である。図１は、図３に示す平面パターン構造において、Ｉ−Ｉ線に沿う列方向で活性領域を切断した断面構造の一つのメモリセルトランジスタ構造に対応している。
（ＮＡＮＤ型回路構成）
本発明の第１の実施の形態に係る不揮発性半導体記憶装置のメモリセルアレイ３３における模式的回路構成は、図２に示すように、ＮＡＮＤ型メモリセルアレイの回路構成を備える。
ＮＡＮＤセルユニット３２は、図２に詳細に示されているように、メモリセルトランジスタＭ０〜Ｍ１５と、選択ゲートトランジスタＳＧ１、ＳＧ２から構成される。選択ゲートトランジスタＳＧ１のドレインは、ビット線コンタクトＣＢを介して、ビット線・・・ＢＬj-1，ＢＬj, ＢＬj+1・・・に対して接続され、選択ゲートトランジスタＳＧ２のソースは、ソース線コンタクトＣＳを介して、共通のソース線ＳＬに接続されている。
各メモリセルトランジスタのｎ+ソース／ドレイン領域を介して複数個のメモリセルトランジスタＭ０〜Ｍ１５がビット線ＢＬj-1，ＢＬj, ＢＬj+1が延伸する方向に直列に接続され、両端部に選択ゲートトランジスタＳＧ１，ＳＧ２が配置され、更にこれらの選択ゲートトランジスタＳＧ１，ＳＧ２を介して、ビット線コンタクトＣＢ及びソース線コンタクトＣＳに接続されている。結果として、１つのＮＡＮＤセルユニット３２が構成され、これらのＮＡＮＤセルユニット３２は、ビット線・・・ＢＬj-1，ＢＬj, ＢＬj+1・・・に直交するワード線ＷＬ０，ＷＬ１，ＷＬ２，ＷＬ３，・・・，ＷＬ１４，ＷＬ１５が延伸する方向に複数並列に配置されている。
尚、メモリセルトランジスタＭ０〜Ｍ１５は、ｎ+ソース／ドレイン領域１６と同一導電型のチャネル領域を備えることにより、デプレッション型のＭＩＳトランジスタを構成することができる。同様に、メモリセルトランジスタＭ０〜Ｍ１５は、ｎ+ソース／ドレイン領域１６と反対導電型のチャネル領域を備えることにより、エンハンスメント型のＭＩＳトランジスタを構成することもできる。「ＭＩＳトランジスタ」とは、ゲート電圧によるチャネル電流の制御を、ゲート電極とチャネル間に配置された絶縁膜（ゲート絶縁膜）を介して行う電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）と定義される。ゲート絶縁膜としてシリコン酸化膜（ＳｉＯ2）が用いられる場合には、金属・酸化物・半導体電界効果トランジスタ（ＭＯＳＦＥＴ）と呼ばれる。
（平面パターン構造）
図３は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置のメモリセルアレイにおける模式的平面パターン構成図を示す。
本発明の第１の実施の形態に係る不揮発性半導体記憶装置は、図１に示すように、ＳＯＩ絶縁層上に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置であって、素子分離領域ＳＴＩで互いに分離され、列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…に直交し,行方向に延伸する複数のワード線ＷＬ０,ＷＬ１,ＷＬ２,…,ＷＬ１５とを備え、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と複数のワード線ＷＬ０,ＷＬ１,ＷＬ２,…,ＷＬ１５の交差部にフローティングゲートＦＧを備えるメモリセルトランジスタＭＣが配置される。
（素子構造）
図４乃至図７、及び図９は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図３のＩ−Ｉ線に沿う模式的断面構造図を示す。
図８、及び図１０は、本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図３のＩＩ−ＩＩ線に沿う模式的断面構造図を示す。図３において、Ｉ−Ｉ線は、活性領域ＡＡ３上における列方向に沿う切断線を表し、ＩＩ−ＩＩ線は、ワード線ＷＬ２上における列方向に沿う切断線を表す。
本発明の第１の実施の形態に係る不揮発性半導体記憶装置において、スタックゲート型構造のメモリセルトランジスタは、素子分離領域ＳＴＩで互いに分離され,列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…に直交し,行方向に延伸する複数のワード線ＷＬ０,ＷＬ１,ＷＬ２,…,ＷＬ１５との交差部に配置され、例えば、図７及び図８或いは図９及び図１０に示すように、半導体基板１０と、半導体基板１０内に配置されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層１２上に配置されたＳＯＩ半導体層１４と、ＳＯＩ半導体層中に対向して配置されるｎ+ソース／ドレイン領域１６と、ＳＯＩ半導体層１４上に配置されたトンネル絶縁膜１８と、トンネル絶縁膜１８上に配置されるフローティングゲートポリシリコン電極層４と、フローティングゲートポリシリコン電極層４上に配置されたゲート間絶縁膜２５と、ゲート間絶縁膜２５上に配置されたコントロールゲート金属電極層７０とを備える。
図７は、図３の活性領域ＡＡ３上におけるＩ−Ｉ線に沿う模式的断面構造であることから、図１に示したスタックゲート構造のメモリセルトランジスタが列方向に直列に配置され、ＮＡＮＤ列を構成した様子が示されている。各メモリセルトランジスタのフローティングゲートポリシリコン電極層４,ゲート間絶縁膜２５及びコントロールゲート金属電極層７０からなるスタック積層ゲート構造は、層間絶縁膜２８によって互いに分離されている。図７において、紙面に垂直方向に走るコントロールゲート金属電極層７０が、図２及び図３に示すワード線線ＷＬ０,ＷＬ１,ＷＬ２,…,ＷＬ１５に対応する。
図８は、図３のワード線ＷＬ２上におけるＩＩ−ＩＩ線に沿う模式的断面構造であることから、図７中に示すＩＩ−ＩＩ線に沿う模式的断面構造に相当する。図８から明らかなように、各メモリセルトランジスタのＳＯＩ半導体層１４,トンネル絶縁膜１８及びフローティングゲートポリシリコン電極層４からなる積層構造は、素子分離領域（ＳＴＩ）３０によって互いに分離されている。図８に示す構造では、素子分離領域（ＳＴＩ）３０の底部はＳＯＩ絶縁層１２中に侵入して形成されている。ＳＴＩの深さは、ＳＴＩの形成時のエッチング深さを調整することによって、ＳＯＩ絶縁層１２表面と接触する程度に形成することも可能である。或いは又、ＳＯＩ絶縁層１２を貫通して半導体基板１０に到達するように深く形成されていても良い。要するに、列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…上に形成されるメモリセルトランジスタが隣り合う行方向で確実に素子分離されていれば良い。
更に、図８から明らかなように、フローティングゲートポリシリコン電極層４及び素子分離領域３０からなるデバイス表面全体を平坦化した表面上にゲート間絶縁膜（ＯＮＯ膜）２５及びコントロールゲート金属電極層７０を形成することによって、ワード線ＷＬ０,ＷＬ１,ＷＬ２,…,ＷＬ１５が形成される。
（変形例）
本発明の第１の実施の形態の変形例に係る不揮発性半導体記憶装置において、メモリセルトランジスタは、素子分離領域ＳＴＩで互いに分離され,列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…に直交し,行方向に延伸する複数のワード線ＷＬ０,ＷＬ１,ＷＬ２,…,ＷＬ１５との交差部に配置され、例えば、図９及び図１０に示すように、半導体基板１０と、半導体基板１０内に配置されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層１２上に配置されたＳＯＩ半導体層１４と、ＳＯＩ半導体層中に対向して配置されるｎ+ソース／ドレイン領域１６と、ＳＯＩ半導体層１４上に配置されたトンネル絶縁膜１８と、トンネル絶縁膜１８上に配置されるフローティングゲートポリシリコン電極層４と、フローティングゲートポリシリコン電極層４上に配置されたゲート間絶縁膜２５と、ゲート間絶縁膜２５上に配置されたバッファ層２６と、バッファ層２６上に配置されたコントロールゲート金属電極層７０とを備える。本発明の第１の実施の形態の変形例の特徴は、バッファ層２６をコントロールゲート金属電極層７０とゲート間絶縁膜２５との間に介在させた点にあり、このバッファ層２６によって、コントロールゲート金属電極層７０とゲート間絶縁膜２５との間の密着性を向上し、コントロールゲート金属電極層７０, ゲート間絶縁膜２５及びフローティングゲートポリシリコン電極層４からなるＭＩＳ構造の信頼性を更に向上させることができる。
図９は、図３の活性領域ＡＡ３上におけるＩ−Ｉ線に沿う模式的断面構造であることから、図１に示したスタックゲート構造のメモリセルトランジスタが列方向に直列に配置され、ＮＡＮＤ列を構成した様子が示されている。各メモリセルトランジスタのフローティングゲートポリシリコン電極層４,ゲート間絶縁膜２５,バッファ層２６及びコントロールゲート金属電極層７０からなるスタック積層ゲート構造は、層間絶縁膜２８によって互いに分離されている。図９において、紙面に垂直方向に走るコントロールゲート金属電極層７０が、図２及び図３に示すワード線線ＷＬ０,ＷＬ１,ＷＬ２,…,ＷＬ１５に対応する。
図１０は、図３のワード線ＷＬ２上におけるＩＩ−ＩＩ線に沿う模式的断面構造であることから、図９中に示すＩＩ−ＩＩ線に沿う模式的断面構造に相当する。図１０から明らかなように、各メモリセルトランジスタのＳＯＩ半導体層１４,トンネル絶縁膜１８及びフローティングゲートポリシリコン電極層４からなる積層構造は、素子分離領域（ＳＴＩ）３０によって互いに分離されている。図１０に示す構造では、素子分離領域（ＳＴＩ）３０の底部はＳＯＩ絶縁層１２中に侵入して形成されている。ＳＴＩの深さは、ＳＴＩの形成時のエッチング深さを調整することによって、ＳＯＩ絶縁層１２表面と接触する程度に形成することも可能である。或いは又、ＳＯＩ絶縁層１２を貫通して半導体基板１０に到達するように深く形成されていても良い。要するに、列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…上に形成されるメモリセルトランジスタが隣り合う行方向で確実に素子分離されていれば良い。
更に、図１０から明らかなように、フローティングゲートポリシリコン電極層４及び素子分離領域３０からなるデバイス表面全体を平坦化した表面上にゲート間絶縁膜（ＯＮＯ膜）２５,バッファ層２６及びコントロールゲート金属電極層７０を形成することによって、ワード線ＷＬ０,ＷＬ１,ＷＬ２,…,ＷＬ１５が形成される。
（選択ゲートトランジスタ）
本発明の第１の実施の形態に係る不揮発性半導体記憶装置において、メモリセルトランジスタに隣接して形成される選択ゲートトランジスタは、例えば、半導体基板１０と、半導体基板１０内に配置されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層１２上に配置されたＳＯＩ半導体層１４と、ＳＯＩ半導体層中に対向して配置されるｎ+ソース／ドレイン領域１６と、ＳＯＩ半導体層１４上に配置されたトンネル絶縁膜１８と、トンネル絶縁膜１８上に配置されるフローティングゲートポリシリコン電極層４と、フローティングゲートポリシリコン電極層４上に配置され, 開口部を備えるゲート間絶縁膜２５と、開口部を備えるゲート間絶縁膜２５上に配置されたコントロールゲート金属電極層７０とを備える。このようにして形成される選択ゲートトランジスタは、図２において、ゲート電極が選択ゲート線ＳＧＤ、ＳＧＳに接続されるトランジスタに相当する。
選択ゲートトランジスタのゲート電極となり,ワード線に平行に配置される選択ゲート線ＳＧＤ,ＳＧＳは、コントロールゲート金属電極層７０と同様に形成することができる。
（製造方法）
（ａ）まず、半導体基板１０, 半導体基板１０内に形成されたＳＯＩ絶縁層１２,及びＳＯＩ絶縁層１２上に形成されたＳＯＩ半導体層１４からなるＳＯＩ基板を準備し、ＳＯＩ半導体層１４上にトンネル絶縁膜１８を形成し、更にトンネル絶縁膜１８上にフローティングゲートポリシリコン電極層４を形成する。
ここで、ＳＯＩ構造を実現するＳＯＩ絶縁層１２の材料としては、ＳｉＯ2やサファイヤ（Ａｌ2Ｏ3）等が使用可能である。ＳＯＩ絶縁層１２上に設けられたＳＯＩ半導体層１４の材料としては、単結晶シリコンや、シリコンゲルマニウム（ＳｉＧｅ）等が使用可能である。又、ＳＯＩ絶縁層１２上にＳＯＩ半導体層１４を設ける手法として、サイモックス（ＳＩＭＯＸ）法や張り合わせ法等が使用可能である。ＳＩＭＯＸ法では、半導体基板１０の酸素をイオン注入して熱処理を行うことにより、半導体基板１０中にＳＯＩ絶縁層１２、ＳＯＩ絶縁層１２上にＳＯＩ半導体層１４を形成する。一方、張り合わせ法では、２枚のウェハの内、一方にＳＯＩ絶縁層１２を形成して互いに張り合わせて熱処理を行い、一方のウェハを平坦研削して薄膜化させることにより、ＳＯＩ絶縁層１２上にＳＯＩ半導体層１４を形成する。
トンネル絶縁膜１８の材料としては、シリコン酸化膜（ＳｉＯ2）が一般的であるが、シリコン酸化膜（ＳｉＯ2）の他にも、窒化シリコン（Ｓｉ3Ｎ4）、酸化タンタル（Ｔａ2Ｏ5）、酸化チタン（ＴｉＯ2）、アルミナ（Ａｌ2Ｏ3）、及び酸化ジルコニウム（ＺｒＯ2）等が使用可能である。
（ｂ）次に、フローティングゲートポリシリコン電極層４をパターニングし、フローティングゲートポリシリコン電極層４, トンネル絶縁膜１８, ＳＯＩ半導体層１４,及びＳＯＩ絶縁層１２を反応性イオンエッチング（ＲＩＥ）等でエッチング除去し、ＴＥＯＳ（テトラエトキシジシラン）絶縁膜等を充填後、化学的機械的研磨技術（ＣＭＰ）により平坦化して、素子分離領域（ＳＴＩ）３０を形成する。
（ｃ）次に、フローティングゲートポリシリコン電極層４及び素子分離領域（ＳＴＩ）３０上にゲート間絶縁膜２５,及びゲート間絶縁膜２５上に窒化膜１１を順次堆積形成する。
ゲート間絶縁膜２５の材料としては、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＴｉＯ2、Ａｌ2Ｏ3、ＺｒＯ2、オキサイド／ナイトライド／オキサイド（ＯＮＯ）、リンガラス（ＰＳＧ）、ボロンリンガラス（ＢＰＳＧ）、窒化酸化シリコン（ＳｉＯＮ）、チタン酸バリウム（ＢａＴｉＯ3）、酸フッ化シリコン（ＳｉＯxＦy）及びポリイミド等の有機樹脂等が使用可能である。
（ｄ）次に、図４に示すように、窒化膜１１をパターニングし、窒化膜１１, ゲート間絶縁膜２５及びフローティングゲートポリシリコン電極層４を反応性イオンエッチング（ＲＩＥ）等でエッチング除去し、トンネル絶縁膜１８を露出する。
（ｅ）次に、図５に示すように、リン（31Ｐ+）若しくは砒素(75Ａｓ+)等のイオンをイオン注入技術を用いて、所定の加速エネルギーとドーズ量を設定して、イオン注入し、熱処理後、ＳＯＩ半導体層１４中にｎ+ソース／ドレイン領域１６を形成する。
（ｆ）次に、層間絶縁膜２８を半導体デバイス表面全面に堆積形成する。
（ｇ）次に、図６に示すように、化学的機械的研磨技術（ＣＭＰ）を用いて、半導体デバイス表面全面を平坦化し、窒化膜１１及び層間絶縁膜２８を露出する。
結果として、図６に示すように、トンネル絶縁膜１８上のフローティングゲートポリシリコン電極層４, フローティングゲートポリシリコン電極層４上のゲート間絶縁膜２５及びゲート間絶縁膜２５上の窒化膜１１からなる積層構造は、層間絶縁膜２８によって分離される。
（ｈ）次に、窒化膜１１を除去後、コントロールゲート金属電極層７０を半導体デバイス表面全面に堆積形成する。
（ｉ）次に、図７及び図８に示すように、化学的機械的研磨技術（ＣＭＰ）を用いて、半導体デバイス表面全面を、層間絶縁膜２８を露出するまで平坦化し、結果として、コントロールゲート金属電極層７０をメタルダマシンプロセスによって、層間絶縁膜２８によって両側を挟まれる形で埋め込み形成する。この結果として、行方向に延伸するコントロールゲート金属電極層７０がストライプ状に行方向に埋め込み形成され、ワード線ＷＬ０〜ＷＬ１５が形成される。即ち、図８から明らかなように、既に工程（ｃ）において、フローティングゲートポリシリコン電極層４及び素子分離領域３０からなるデバイス表面全体を平坦化した表面上にゲート間絶縁膜（ＯＮＯ膜）２５が形成されており、更に工程（ｈ）において、ゲート間絶縁膜（ＯＮＯ膜）２５上にコントロールゲート金属電極層７０を形成し、工程（ｉ）において、メタルダマシンプロセスによって、コントロールゲート金属電極層７０を分離形成することによって、ワード線ＷＬ０,ＷＬ１,ＷＬ２,…,ＷＬ１５が形成される。
コントロールゲート金属電極層７０はワード線に対応することから、金属シリサイド膜を用いて構成されていても良い。金属シリサイド膜を形成する材料としては、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、パラジウム（Ｐｄ）等のシリサイド材料を適用することができる。
本発明の第１の実施の形態の変形例に係る不揮発性半導体記憶装置の製造方法は、基本的に第１の実施の形態に係る不揮発性半導体記憶装置の製造方法と同様である。図９及び図１０に示すように、ゲート間絶縁膜２５とコントロールゲート金属電極層７０の間にバッファ層２６を備えることから、工程（ｃ）において、ゲート間絶縁膜２５を形成後にバッファ層２６を形成してもよい。その後の工程は第１の実施の形態と同様である。或いは又、工程（ｈ）において、窒化膜１１を除去後、露出したゲート間絶縁膜２５上に、バッファ層２６を形成しても良い。その後の工程は第１の実施の形態と同様である。
以上、本発明の第１の実施の形態に係る不揮発性半導体記憶装置において、フローティングゲートをポリシリコンで形成し、コントロールゲートを金属電極層で形成するスタックゲート型構造について、その製造方法を説明した。この後の工程は、一般的な配線工程とコンタクト工程を経て、ビット線や周辺回路配線を形成することになるため、説明は省略する。
本発明の第１の実施の形態に係る不揮発性半導体記憶装置及びその製造方法によれば、メタルダマシンプロセスをコントロールゲート電極層の形成において用いることにより、アスペクト比を低減可能となり、加工容易化、隣接セル間容量の低減を実現でき、メモリセルアレイの微細化・高集積化・加工容易性と共に、低消費電力化・高速化を実現することができる。
[第２の実施の形態]
（基本構造）
本発明の第２の実施の形態に係る不揮発性半導体記憶装置のメモリセルトランジスタの基本構造は、図１１に示すように、半導体基板１０中に配置されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層上に配置されたＳＯＩ半導体層１４と、ＳＯＩ半導体層１４中に対向して配置されたｎ+ ソース／ドレイン領域１６と、ＳＯＩ半導体層１４上に配置されたトンネル絶縁膜１８と、ｎ+ ソース／ドレイン領域１６に挟まれたＳＯＩ半導体層１４上にトンネル絶縁膜１８を介して配置されたポリシリコン層からなるフローティングゲートポリシリコン電極層４と、ｎ+ ソース／ドレイン領域１６に面し、フローティングゲートポリシリコン電極層４の側壁にゲート間絶縁膜２５を介して接して形成されたコントロールゲート金属電極層７０とを備える側壁コントロールゲート型構造である。図１１は、図１２に示す平面パターン構造において、Ｉ−Ｉ線に沿う列方向で活性領域ＡＡ４を切断した断面構造の一つのメモリセルトランジスタ構造に対応している。
側壁コントロールゲート型構造によれば、フローティングゲートポリシリコン電極層４周辺の寄生容量を削減することができ、コントロールゲート金属電極層７０とフローティングゲートポリシリコン電極層４間の容量を増大することにより、書き込み電圧Ｖpgmを低減することができ、高集積化、高速化が可能な不揮発性半導体記憶装置を実現することができる。一方、コントロールゲート線の本数は、側壁コントロールゲート型構造では２本必要であるのに対して、「スタックゲート型構造では１本で済み、スタックゲート型構造のメモリセルアレイのほうが回路構成は簡単である。但し、実際上は図２と図１３を比較すると明らかなように、側壁コントロールゲート型構造では、スタックゲート型構造に比べて、コントロールゲート線の本数はわずかに１本増加するのみである。１本のコントロールゲートで、２つのメモリセルをコントロールすることになるからである。
（平面パターン構造）
図１２は、本発明の第２の実施の形態に係る不揮発性半導体記憶装置の側壁コントロールゲート型メモリセル構造を有するメモリセルアレイにおける模式的平面パターン構成図を示す。
本発明の第２の実施の形態に係る不揮発性半導体記憶装置は、図１１及び図１２に示すように、ＳＯＩ絶縁層上に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置であって、素子分離領域ＳＴＩで互いに分離され、列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…に直交し,行方向に延伸する複数のコントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…を備え、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と複数のコントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…の交差部に隣接してコントロールゲート線に挟まれたフローティングゲートＦＧを有するメモリセルトランジスタＭＣが配置される。
（ＮＡＮＤ型回路構成）
本発明の第２の実施の形態に係る不揮発性半導体記憶装置のマトリックス回路構成は、例えば、図１３に示すように、６本のＮＡＮＤメモリセルユニット２９ａ〜２９ｆと、制御ゲート線ＣＧ１〜ＣＧ１７と、選択ゲート線ＳＧ０１〜ＳＧ０３と、ビット線ＢＬｋ−１、ＢＬｋ、ＢＬｋ＋１と、ソース線ＳＬと、ビット線駆動回路２１と、コントロールゲート線駆動回路２０と、選択ゲート線駆動回路２３と、ソース線駆動回路２４とから構成される。ＮＡＮＤメモリセルユニット２９ａ〜２９ｆは、図１３の例では、１６個直列に接続されたメモリセルトランジスタと、コントロールゲート線ＣＧ１７に隣接して配置される選択ゲート線ＳＧ０１若しくはＳＧ０２を備える１個のビット線側選択ゲートトランジスタＳＧ１若しくはＳＧ２と、コントロールゲート線ＣＧ１に隣接して配置される選択ゲート線ＳＧ０３を備える１個のソース線側選択ゲートトランジスタＳＧ３とを備え、上記選択ゲートトランジスタを介してそれぞれビット線ＢＬ、ソース線ＳＬに接続している。また、図１３において、例えば、２本のコントロールゲート線ＣＧ１２、ＣＧ１３に挟まれる全メモリセルトランジスタ２７によって、ページモードにおける１ページ分に相当するメモリセルの一行分を定義することもできる。
尚、第１の実施の形態と同様に、メモリセルトランジスタは、ｎ+ソース／ドレイン領域１６と同一導電型のチャネル領域を備えることにより、デプレッション型のＭＩＳトランジスタを構成することができる。或いは又、メモリセルトランジスタは、ｎ+ソース／ドレイン領域１６と反対導電型のチャネル領域を備えることにより、エンハンスメント型のＭＩＳトランジスタを構成することもできる。
（素子構造）
図１４、図１８乃至図１９は、本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図を示す。
図１５、及び図２０は、本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩ−ＩＩ線に沿う模式的断面構造図を示す。
図１６乃至図１７、及び図２１乃至図２２は、本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図を示す。図１２において、Ｉ−Ｉ線は、活性領域ＡＡ４上における列方向に沿う切断線を表し、ＩＩ−ＩＩ線は、コントロールゲート線ＣＧ１とコントロールゲート線ＣＧ２の中間部分におけるフローティングゲートＦＧ上を行方向に沿う切断線を表し、ＩＩＩ−ＩＩＩ線は、コントロールゲート線ＣＧ４上における行方向に沿う切断線を表す。
本発明の第２の実施の形態に係る不揮発性半導体記憶装置において、側壁コントロールゲート型構造のメモリセルトランジスタは、素子分離領域ＳＴＩで互いに分離され,列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…に直交し,行方向に延伸する複数のコントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…の交差部に隣接して配置され、例えば、図１９乃至図２１或いは図２２に示すように、半導体基板１０と、半導体基板１０内に配置されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層１２上に配置されたＳＯＩ半導体層１４と、ＳＯＩ半導体層１４中に対向して配置されるｎ+ソース／ドレイン領域１６と、ＳＯＩ半導体層１４上に配置されたトンネル絶縁膜１８と、トンネル絶縁膜１８上に配置されるフローティングゲートポリシリコン電極層４と、フローティングゲートポリシリコン電極層４の側壁及びソース／ドレイン領域上のトンネル絶縁膜１８上に配置されたゲート間絶縁膜２５と、トンネル絶縁膜１８及びゲート間絶縁膜２５を介してｎ+ ソース／ドレイン領域１６に面し,フローティングゲートポリシリコン電極層４の側壁にゲート間絶縁膜２５を介して接して配置されたコントロールゲート金属電極層７０とを備える。
図１９は、図１２の活性領域ＡＡ４上におけるＩ−Ｉ線に沿う模式的断面構造であることから、図１１に示した側壁コントロールゲート構造のメモリセルトランジスタが列方向に直列に配置され、ＮＡＮＤ列を構成した様子が示されている。第２の実施の形態に係る側壁コントロールゲート構造のメモリセルトランジスタにおいては、各メモリセルトランジスタのフローティングゲートポリシリコン電極層４は、ゲート間絶縁膜２５を介してコントロールゲート金属電極層７０によって挟まれ、かつコントロールゲート金属電極層７０は隣接するメモリセルトランジスタによって共通に使用されることから、本発明の第１の実施の形態と異なり、層間絶縁膜２８によって列方向に配置されるメモリセルトランジスタを互いに分離する必要はない。
図１９において、紙面に垂直方向に走るコントロールゲート金属電極層７０が、図１２
に示すコントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…或いは図１３に示すコントロールゲート線ＣＧ１,ＣＧ２,…,ＣＧ１７等に対応する。
図２０は、図１２のコントロールゲート線ＣＧ１とコントロールゲート線ＣＧ２で挟まれたフローティングゲートＦＧ上におけるＩＩ−ＩＩ線に沿う模式的断面構造であることから、図１９中に示すＩＩ−ＩＩ線に沿う模式的断面構造に相当する。図２０から明らかなように、各メモリセルトランジスタのＳＯＩ半導体層１４,トンネル絶縁膜１８及びフローティングゲートポリシリコン電極層４からなる積層構造は、素子分離領域（ＳＴＩ）３０によって互いに分離されている。図２０に示す構造では、素子分離領域（ＳＴＩ）３０の底部はＳＯＩ絶縁層１２中に侵入して形成されている。ＳＴＩの深さは、ＳＴＩの形成時のエッチング深さを調整することによって、ＳＯＩ絶縁層１２表面と接触する程度に形成することも可能である。或いは又、ＳＯＩ絶縁層１２を貫通して半導体基板１０に到達するように深く形成されていても良い。要するに、列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…上に形成されるメモリセルトランジスタが隣り合う行方向で確実に素子分離されていれば良い。
図２１は、図１２のコントロールゲート線ＣＧ４上におけるＩＩＩ−ＩＩＩ線に沿う模式的断面構造であることから、図１９中に示すＩＩＩ−ＩＩＩ線に沿う模式的断面構造に相当する。図２１から明らかなように、各メモリセルトランジスタのｎ+ソース／ドレイン領域１６及びｎ+ソース／ドレイン領域１６上のトンネル絶縁膜１８は、ＩＩＩ−ＩＩＩ線方向において、素子分離領域（ＳＴＩ）３０によって互いに分離されている。
更に、ｎ+ソース／ドレイン領域１６上には、トンネル絶縁膜１８,及びゲート間絶縁膜２５を介してコントロールゲート金属電極層７０が、図２１に示すように、行方向に延伸するように配置されている。
図２１に示す構造では、素子分離領域（ＳＴＩ）３０の底部はＳＯＩ絶縁層１２中に侵入して形成されている。ＳＴＩの深さは、ＳＴＩの形成時のエッチング深さを調整することによって、ＳＯＩ絶縁層１２表面と接触する程度に形成することも可能である。或いは又、ＳＯＩ絶縁層１２を貫通して半導体基板１０に到達するように深く形成されていても良い。要するに、列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…上に形成されるメモリセルトランジスタのｎ+ソース／ドレイン領域１６が隣り合う行方向で確実に素子分離されていれば良い。
更に、図２２から明らかなように、トンネル絶縁膜１８及び素子分離領域３０からなるデバイス表面全体を平坦化した表面上にゲート間絶縁膜（ＯＮＯ膜）２５及びコントロールゲート金属電極層７０を形成することによって、コントロールゲート金属電極層７０を形成する構造を用いても良い。
本発明の第２の実施の形態に係る不揮発性半導体記憶装置においても、本発明の第１の実施の形態の変形例に係る不揮発性半導体記憶装置と同様に、ゲート間絶縁膜２５上にバッファ層２６を配置し、バッファ層２６上にコントロールゲート金属電極層７０を配置してもよいことはもちろんである。バッファ層２６をコントロールゲート金属電極層７０とゲート間絶縁膜２５との間に介在させ、このバッファ層２６によって、コントロールゲート金属電極層７０とゲート間絶縁膜２５との間の密着性を向上し、コントロールゲート金属電極層７０, ゲート間絶縁膜２５、及びフローティングゲートポリシリコン電極層４或いはｎ+ソース／ドレイン領域１６からなるＭＩＳ構造の信頼性を更に向上させることができる。
（選択ゲートトランジスタ）
本発明の第２の実施の形態に係る不揮発性半導体記憶装置において、メモリセルトランジスタに隣接して配置される選択ゲートトランジスタは、例えば、半導体基板１０と、半導体基板１０内に配置されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層１２上に配置されたＳＯＩ半導体層１４と、ＳＯＩ半導体層中に配置されるｎ+ソース／ドレイン領域１６と、ＳＯＩ半導体層１４上に配置されたトンネル絶縁膜１８と、トンネル絶縁膜１８上に配置されるフローティングゲートポリシリコン電極層４と、フローティングゲートポリシリコン電極層４の側壁及びｎ+ソース／ドレイン領域１６上のトンネル絶縁膜１８上に配置され, フローティングゲートポリシリコン電極層４の側壁部に開口部を備えるゲート間絶縁膜２５と、トンネル絶縁膜１８及びゲート間絶縁膜２５を介してｎ+ ソース／ドレイン領域１６に面し,フローティングゲートポリシリコン電極層４の側壁部に開口部を有するゲート間絶縁膜２５を介してフローティングゲートポリシリコン電極層４と接続されたコントロールゲート金属電極層７０とを備える。
このようにして形成される選択ゲートトランジスタは、図１３において、ゲート電極が選択ゲート線ＳＧ０１、ＳＧ０２、ＳＧ０３に接続されるトランジスタに相当する。
選択ゲートトランジスタのゲート電極となり,コントロールゲート線に平行に配置される選択ゲート線ＳＧ０１,ＳＧ０２,ＳＧ０３は、コントロールゲート金属電極層７０と同様に形成することができる。
尚、選択ゲートトランジスタのゲート構造は、上記に説明した構造に限定されるものではない。フローティングゲートポリシリコン電極層４に対してコンタクト電極が形成されていれば良い。一番簡単な方法は、フローティングゲートポリシリコン電極層４に対してコントロールゲート金属電極層７０と短絡することでゲート電極が形成される。上記説明のように、フローティングゲートポリシリコン電極層４の側壁部で接続する構造が簡便である。この構造以外にも、例えば、フローティングゲートポリシリコン電極層４の上部において、コントロールゲート金属電極層７０と短絡する構造を備えていても良い。更に、コントロールゲート金属電極層７０を用いるのではなく、フローティングゲートポリシリコン電極層４の上部にビアホールコンタクトを形成し、コントロールゲート金属電極層７０とは別の金属電極で接続してもよい。
（製造方法）
（ａ）まず、図１５に示すように、半導体基板１０, 半導体基板１０内に形成されたＳＯＩ絶縁層１２,及びＳＯＩ絶縁層１２上に形成されたＳＯＩ半導体層１４からなるＳＯＩ基板を準備し、ＳＯＩ半導体層１４上にトンネル絶縁膜１８を形成し、更にトンネル絶縁膜１８上にフローティングゲートポリシリコン電極層４を形成する。
ここで、ＳＯＩ構造を実現するＳＯＩ絶縁層１２の材料としては、ＳｉＯ2やサファイヤ（Ａｌ2Ｏ3）等が使用可能である。ＳＯＩ絶縁層１２上に設けられたＳＯＩ半導体層１４の材料としては、単結晶シリコンや、シリコンゲルマニウム（ＳｉＧｅ）等が使用可能である。
トンネル絶縁膜１８の材料としては、シリコン酸化膜（ＳｉＯ2）が一般的であるが、シリコン酸化膜（ＳｉＯ2）の他にも、窒化シリコン（Ｓｉ3Ｎ4）、酸化タンタル（Ｔａ2Ｏ5）、酸化チタン（ＴｉＯ2）、アルミナ（Ａｌ2Ｏ3）、及び酸化ジルコニウム（ＺｒＯ2）等が使用可能である。
（ｂ）次に、図１５に示すように、フローティングゲートポリシリコン電極層４をパターニングし、フローティングゲートポリシリコン電極層４, トンネル絶縁膜１８, ＳＯＩ半導体層１４,及びＳＯＩ絶縁層１２を反応性イオンエッチング（ＲＩＥ）等でエッチング除去し、ＴＥＯＳ絶縁膜等を充填後、化学的機械的研磨技術（ＣＭＰ）により平坦化して、素子分離領域（ＳＴＩ）３０を形成する。
（ｃ）次に、図１４に示すように、フローティングゲートポリシリコン電極層４をパターニングし、フローティングゲートポリシリコン電極層４を反応性イオンエッチング（ＲＩＥ）等でエッチング除去し、トンネル絶縁膜１８を露出する。
（ｄ）次に、図１６或いは図１７に示すように、コントロールゲート線を配置する予定部分の素子分離領域（ＳＴＩ）３０をエッチングし、素子分離領域（ＳＴＩ）３０の表面高さを低く形成する。素子分離領域（ＳＴＩ）３０の表面高さとしては、図１６に示すように、トンネル絶縁膜１８の表面高さよりも高く設定しても良い。或いは又、図１７に示すように、トンネル絶縁膜１８の表面高さと同程度に設定しても良い。
（ｅ）次に、図１８に示すように、リン（31Ｐ+）若しくは砒素(75Ａｓ+)等のイオンをイオン注入技術を用いて、所定の加速エネルギーとドーズ量を設定して、イオン注入し、熱処理後、ＳＯＩ半導体層１４中にｎ+ソース／ドレイン領域１６を形成する。
（ｆ）次に、半導体デバイス表面全面にゲート間絶縁膜２５を堆積形成する。
ゲート間絶縁膜２５の材料としては、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＴｉＯ2、Ａｌ2Ｏ3、ＺｒＯ2、オキサイド／ナイトライド／オキサイド（ＯＮＯ）、リンガラス（ＰＳＧ）、ボロンリンガラス（ＢＰＳＧ）、窒化酸化シリコン（ＳｉＯＮ）、チタン酸バリウム（ＢａＴｉＯ3）、酸フッ化シリコン（ＳｉＯxＦy）及びポリイミド等の有機樹脂等が使用可能である。
（ｇ）次に、コントロールゲート金属電極層７０を半導体デバイス表面全面に堆積形成する。
（ｈ）次に、図１９乃至図２２に示すように、化学的機械的研磨技術（ＣＭＰ）を用いて、半導体デバイス表面全面を、ゲート間絶縁膜２５を露出するまで平坦化し、結果として、コントロールゲート金属電極層７０をメタルダマシンプロセスによって、ゲート間絶縁膜２５によって両側を挟まれる形で埋め込み形成する。この結果として、行方向に延伸するコントロールゲート金属電極層７０がストライプ状に行方向に埋め込み形成され、コントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…が形成される。
コントロールゲート金属電極層７０はコントロールゲート線に対応することから、金属シリサイド膜を用いて構成されていても良い。金属シリサイド膜を形成する材料としては、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、パラジウム（Ｐｄ）等のシリサイド材料を適用することができる。
以上、本発明の第２の実施の形態に係る不揮発性半導体記憶装置において、フローティングゲートをポリシリコンで形成し、コントロールゲートを金属電極層で形成する側壁コントロールゲート型構造について、その製造方法を説明した。この後の工程は、一般的な配線工程とコンタクト工程を経て、ビット線や周辺回路配線を形成することになるため、説明は省略する。
本発明の第２の実施の形態に係る不揮発性半導体記憶装置及びその製造方法によれば、側壁コントロールゲート型構造のメモリセルトランジスタにおいて、メタルダマシンプロセスをコントロールゲート電極層の形成に用いることにより、アスペクト比を低減可能となり、加工容易化、隣接セル間容量の低減を実現でき、メモリセルアレイの微細化・高集積化・加工容易性と共に、低消費電力化・高速化を実現することができる。
[第３の実施の形態]
（基本構造）
本発明の第３の実施の形態に係る不揮発性半導体記憶装置のメモリセルトランジスタの基本構造は、図２３に示すように、半導体基板１０中に配置されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層１２上に配置されたＳＯＩ半導体層１４と、ＳＯＩ半導体層１４中に対向して配置されたｎ+ ソース／ドレイン領域１６と、ｎ+ ソース／ドレイン領域１６に挟まれたＳＯＩ半導体層１４上に配置されたトンネル絶縁膜３８と、トンネル絶縁膜３８上に配置されたフローティングゲート金属電極層４０と、フローティングゲート金属電極層４０の側壁及びｎ+ソース／ドレイン領域１６上に配置されたゲート間絶縁膜２５と、ｎ+ ソース／ドレイン領域１６に面し,かつフローティングゲート金属電極層４０の側壁にゲート間絶縁膜２５を介して接して配置されたコントロールゲート金属電極層７０とを備える側壁コントロールゲート型構造である。図２３は、図１２に示す平面パターン構造において、Ｉ−Ｉ線に沿う列方向で活性領域ＡＡ４を切断した断面構造の一つのメモリセルトランジスタ構造に対応している。
第２の実施の形態と同様に、側壁コントロールゲート型構造によれば、フローティングゲート金属電極層４０周辺の寄生容量を削減することができ、コントロールゲート金属電極層７０とフローティングゲート金属電極層４０間の容量を増大することにより、書き込み電圧Ｖpgmを低減することができ、高集積化、高速化が可能な不揮発性半導体記憶装置を実現することができる。更に、本発明の第３の実施の形態に係る不揮発性半導体記憶装置においては、コントロールゲートＣＧのみならず、フローティングゲートについてもメタルダマシンプロセスを用いることから、ゲート構造の微細化、薄膜化を更に促進することができる。
（ＮＡＮＤ型回路構成）
本発明の第３の実施の形態に係る不揮発性半導体記憶装置のマトリックス回路構成は、例えば、第２の実施の形態と同様に表される。即ち、図１３に示すように、６本のＮＡＮＤメモリセルユニット２９ａ〜２９ｆと、制御ゲート線ＣＧ１〜ＣＧ１７と、選択ゲート線ＳＧ０１〜ＳＧ０３と、ビット線ＢＬｋ−１、ＢＬｋ、ＢＬｋ＋１と、ソース線ＳＬと、ビット線駆動回路２１と、コントロールゲート線駆動回路２０と、選択ゲート線駆動回路２３と、ソース線駆動回路２４とから構成される。ＮＡＮＤメモリセルユニット２９ａ〜２９ｆは、図１３の例では、１６個直列に接続されたメモリセルトランジスタと、コントロールゲート線ＣＧ１７に隣接して配置される選択ゲート線ＳＧ０１若しくはＳＧ０２を備える１個のビット線側選択ゲートトランジスタＳＧ１若しくはＳＧ２と、コントロールゲート線ＣＧ１に隣接して配置される選択ゲート線ＳＧ０３を備える１個のソース線側選択ゲートトランジスタＳＧ３とを備え、上記選択ゲートトランジスタを介してそれぞれビット線ＢＬ、ソース線ＳＬに接続している。また、図１３において、例えば、２本のコントロールゲート線ＣＧ１２、ＣＧ１３に挟まれる全メモリセルトランジスタ２７によって、ページモードにおける１ページ分に相当するメモリセルの一行分を定義することもできる。
尚、第１及び第２の実施の形態と同様に、メモリセルトランジスタは、ｎ+ソース／ドレイン領域１６と同一導電型のチャネル領域を備えることにより、デプレッション型のＭＩＳトランジスタを構成することができる。或いは又、メモリセルトランジスタは、ｎ+ソース／ドレイン領域１６と反対導電型のチャネル領域を備えることにより、エンハンスメント型のＭＩＳトランジスタを構成することもできる。
（平面パターン構造）
本発明の第３の実施の形態に係る不揮発性半導体記憶装置の模式的平面パターン構成は、第２の実施の形態と同様に、図１２に示すように表される。
本発明の第３の実施の形態に係る不揮発性半導体記憶装置は、図２３及び図１２に示すように、ＳＯＩ絶縁層上に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置であって、素子分離領域ＳＴＩで互いに分離され、列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…に直交し,行方向に延伸する複数のコントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…を備え、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と複数のコントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…の交差部に隣接してコントロールゲート線に挟まれたフローティングゲートＦＧを有するメモリセルトランジスタＭＣが配置される。
（素子構造）
図２４乃至図２８は、本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図を示す。
図２９は、本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩ−ＩＩ線に沿う模式的断面構造図を示す。
図３０、及び図３１は、本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図を示す。
本発明の第３の実施の形態に係る不揮発性半導体記憶装置において、側壁コントロールゲート型構造のメモリセルトランジスタは、素子分離領域ＳＴＩで互いに分離され,列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…と、複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…に直交し,行方向に延伸する複数のコントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…との交差部に隣接して配置され、例えば、図２８乃至図３０或いは図３１に示すように、半導体基板１０と、半導体基板１０内に配置されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層１２上に配置されたＳＯＩ半導体層１４と、ＳＯＩ半導体層１４中に対向して配置されるｎ+ソース／ドレイン領域１６と、ｎ+ソース／ドレイン領域１６に挟まれたＳＯＩ半導体層１４上に配置されたトンネル絶縁膜３８と、トンネル絶縁膜３８上に配置されるフローティングゲート金属電極層４０と、フローティングゲート金属電極層４０の側壁及びｎ+ソース／ドレイン領域１６上に配置されたゲート間絶縁膜２５と、ｎ+ ソース／ドレイン領域１６に面し,かつフローティングゲート金属電極層４０の側壁にゲート間絶縁膜２５を介して接して配置されたコントロールゲート金属電極層７０とを備える。
図２８は、図１２の活性領域ＡＡ４上におけるＩ−Ｉ線に沿う模式的断面構造であることから、図２３に示した側壁コントロールゲート構造のメモリセルトランジスタが列方向に直列に配置され、ＮＡＮＤ列を構成した様子が示されている。第３の実施の形態に係る側壁コントロールゲート構造のメモリセルトランジスタにおいては、各メモリセルトランジスタのフローティングゲート金属電極層４０は、ゲート間絶縁膜２５を介してコントロールゲート金属電極層７０によって挟まれ、かつコントロールゲート金属電極層７０は隣接するメモリセルトランジスタによって共通に使用されることから、本発明の第１の実施の形態と異なり、層間絶縁膜２８によって列方向に配置されるメモリセルトランジスタを互いに分離する必要はない。
図２８において、紙面に垂直方向に走るコントロールゲート金属電極層７０が、図１２に示すコントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…或いは図１３に示すコントロールゲート線ＣＧ１,ＣＧ２,…,ＣＧ１７等に対応する。
図２９は、図１２のコントロールゲート線ＣＧ１とコントロールゲート線ＣＧ２で挟まれたフローティングゲートＦＧ上におけるＩＩ−ＩＩ線に沿う模式的断面構造であることから、図２８中に示すＩＩ−ＩＩ線に沿う模式的断面構造に相当する。図２９から明らかなように、各メモリセルトランジスタのＳＯＩ半導体層１４,トンネル絶縁膜３８及びフローティングゲート金属電極層４０からなる積層構造は、素子分離領域（ＳＴＩ）３０によって互いに分離されている。図２９に示す構造では、素子分離領域（ＳＴＩ）３０の底部はＳＯＩ絶縁層１２中に侵入して形成されている。ＳＴＩの深さは、ＳＴＩの形成時のエッチング深さを調整することによって、ＳＯＩ絶縁層１２表面と接触する程度に形成することも可能である。或いは又、ＳＯＩ絶縁層１２を貫通して半導体基板１０に到達するように深く形成されていても良い。要するに、列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…上に形成されるメモリセルトランジスタが隣り合う行方向で確実に素子分離されていれば良い。
図３０は、図１２のコントロールゲート線ＣＧ４上におけるＩＩＩ−ＩＩＩ線に沿う模式的断面構造であることから、図２８中に示すＩＩＩ−ＩＩＩ線に沿う模式的断面構造に相当する。図３０から明らかなように、各メモリセルトランジスタのｎ+ソース／ドレイン領域１６は、ＩＩＩ−ＩＩＩ線方向において、素子分離領域（ＳＴＩ）３０によって互いに分離されている。
更に、ｎ+ソース／ドレイン領域１６上には、ゲート間絶縁膜２５を介してコントロールゲート金属電極層７０が、図３０に示すように、行方向に延伸するように配置されている。
図３０に示す構造では、素子分離領域（ＳＴＩ）３０の底部はＳＯＩ絶縁層１２中に侵入して形成されている。ＳＴＩの深さは、ＳＴＩの形成時のエッチング深さを調整することによって、ＳＯＩ絶縁層１２表面と接触する程度に形成することも可能である。或いは又、ＳＯＩ絶縁層１２を貫通して半導体基板１０に到達するように深く形成されていても良い。要するに、列方向に延伸する複数の活性領域ＡＡ１,ＡＡ２,ＡＡ３,ＡＡ４,…,ＡＡ８,…上に形成されるメモリセルトランジスタのｎ+ソース／ドレイン領域１６が隣り合う行方向で確実に素子分離されていれば良い。
更に、図３１から明らかなように、トンネル絶縁膜３８及び素子分離領域３０からなるデバイス表面全体を平坦化した表面上にゲート間絶縁膜（ＯＮＯ膜）２５及びコントロールゲート金属電極層７０を形成することによって、コントロールゲート金属電極層７０を形成する構造を用いても良い。
本発明の第３の実施の形態に係る不揮発性半導体記憶装置においても、本発明の第１の実施の形態の変形例に係る不揮発性半導体記憶装置と同様に、ゲート間絶縁膜２５上にバッファ層２６を配置し、バッファ層２６上にコントロールゲート金属電極層７０を配置してもよいことはもちろんである。バッファ層２６をコントロールゲート金属電極層７０とゲート間絶縁膜２５との間に介在させ、このバッファ層２６によって、コントロールゲート金属電極層７０とゲート間絶縁膜２５との間の密着性を向上し、コントロールゲート金属電極層７０, ゲート間絶縁膜２５、及びフローティングゲート金属電極層４０或いはｎ+ソース／ドレイン領域１６からなるＭＩＳ構造の信頼性を更に向上させることができる。
（選択ゲートトランジスタ）
本発明の第３の実施の形態に係る不揮発性半導体記憶装置において、メモリセルトランジスタに隣接して形成される選択ゲートトランジスタは、第２の実施の形態と同様に形成することができる。例えば、半導体基板１０と、半導体基板１０内に配置されたＳＯＩ絶縁層１２と、ＳＯＩ絶縁層１２上に配置されたＳＯＩ半導体層１４と、ＳＯＩ半導体層１４中に対向して配置されるｎ+ソース／ドレイン領域１６と、ｎ+ソース／ドレイン領域１６に挟まれたＳＯＩ半導体層１４上に配置されたトンネル絶縁膜３８と、トンネル絶縁膜３８上に配置されるフローティングゲート金属電極層４０と、フローティングゲート金属電極層４０の側壁,及びｎ+ソース／ドレイン領域１６上に配置され, フローティングゲート金属電極層４０の側壁部に開口部を備えるゲート間絶縁膜２５と、ゲート間絶縁膜２５を介してｎ+ ソース／ドレイン領域１６に面し,開口部を有するゲート間絶縁膜２５を介してフローティングゲート金属電極層４０と接続されたコントロールゲート金属電極層７０とを備える。
このようにして形成される選択ゲートトランジスタは、図１３において、ゲート電極が選択ゲート線ＳＧ０１、ＳＧ０２、ＳＧ０３に接続されるトランジスタに相当する。
選択ゲートトランジスタのゲート電極となり、コントロールゲート線に平行に配置される選択ゲート線ＳＧ０１、ＳＧ０２、ＳＧ０３は、コントロールゲート金属電極層７０と同様に形成することができる。
尚、選択ゲートトランジスタのゲート構造は、上記に説明した構造に限定されるものではない。フローティングゲート金属電極層４０に対してコンタクト電極が形成されていれば良い。一番簡単な方法は、フローティングゲート金属電極層４０に対してコントロールゲート金属電極層７０と短絡することでゲート電極が形成される。上記説明のように、フローティングゲート金属電極層４０の側壁部で接続する構造が簡便である。この構造以外にも、例えば、フローティングゲート金属電極層４０の上部において、コントロールゲート金属電極層７０と短絡する構造を備えていても良い。更に、コントロールゲート金属電極層７０を用いるのではなく、フローティングゲート金属電極層４０の上部にビアホールコンタクトを形成し、コントロールゲート金属電極層７０とは別の金属電極で接続してもよい。
（製造方法）
（ａ）まず、半導体基板１０, 半導体基板１０内に形成されたＳＯＩ絶縁層１２,及びＳＯＩ絶縁層１２上に形成されたＳＯＩ半導体層１４からなるＳＯＩ基板を準備し、ＳＯＩ半導体層１４上に窒化膜２２を形成する。
ここで、ＳＯＩ構造を実現するＳＯＩ絶縁層１２の材料としては、ＳｉＯ2やサファイヤ（Ａｌ2Ｏ3）等が使用可能である。ＳＯＩ絶縁層１２上に設けられたＳＯＩ半導体層１４の材料としては、単結晶シリコンや、シリコンゲルマニウム（ＳｉＧｅ）等が使用可能である。
（ｂ）次に、窒化膜２２をパターニングし、窒化膜２２、ＳＯＩ半導体層１４,及びＳＯＩ絶縁層１２を反応性イオンエッチング（ＲＩＥ）等でエッチング除去し、ＴＥＯＳ絶縁膜等を充填後、化学的機械的研磨技術（ＣＭＰ）により平坦化して、素子分離領域（ＳＴＩ）３０を形成する（図示省略）。結果として、図１２に示すように、活性領域ＡＡ以外の部分に、素子分離領域（ＳＴＩ）３０が形成される。
（ｃ）次に、窒化膜２２をパターニングし、窒化膜２２を反応性イオンエッチング（ＲＩＥ）等でエッチング除去し、ＳＯＩ半導体層１４を露出する。
（ｄ）次に、コントロールゲート線を配置する予定部分の素子分離領域（ＳＴＩ）３０をエッチングし、素子分離領域（ＳＴＩ）３０の表面高さを低く形成する。素子分離領域（ＳＴＩ）３０の表面高さとしては、ＳＯＩ半導体層１４の表面高さよりも高く設定しても良い。或いは又、ＳＯＩ半導体層１４の表面高さと同程度に設定しても良い。
（ｅ）次に、図２４に示すように、リン（31Ｐ+）若しくは砒素(75Ａｓ+)等のイオンをイオン注入技術を用いて、所定の加速エネルギーとドーズ量を設定して、イオン注入し、熱処理後、ＳＯＩ半導体層１４中にｎ+ソース／ドレイン領域１６を形成する。
（ｆ）次に、半導体デバイス表面全面にゲート間絶縁膜２５を堆積形成する。
ゲート間絶縁膜２５の材料としては、Ｓｉ3Ｎ4、Ｔａ2Ｏ5、ＴｉＯ2、Ａｌ2Ｏ3、ＺｒＯ2、オキサイド／ナイトライド／オキサイド（ＯＮＯ）、リンガラス（ＰＳＧ）、ボロンリンガラス（ＢＰＳＧ）、窒化酸化シリコン（ＳｉＯＮ）、チタン酸バリウム（ＢａＴｉＯ3）、酸フッ化シリコン（ＳｉＯxＦy）及びポリイミド等の有機樹脂等が使用可能である。
（ｇ）次に、図２５に示すように、コントロールゲート金属電極層７０を半導体デバイス表面全面に堆積形成する。
（ｈ）次に、図２６に示すように、化学的機械的研磨技術（ＣＭＰ）を用いて、半導体デバイス表面全面を、ゲート間絶縁膜２５及び窒化膜２２の表面を露出するまで平坦化し、結果として、コントロールゲート金属電極層７０をメタルダマシンプロセスによって、ゲート間絶縁膜２５によって両側を挟まれる形で埋め込み形成する。この結果として、行方向に延伸するコントロールゲート金属電極層７０がストライプ状に行方向に埋め込み形成され、コントロールゲート線ＣＧ０,ＣＧ１,ＣＧ２,…,ＣＧ９,…が形成される。
コントロールゲート金属電極層７０はコントロールゲート線に対応することから、金属シリサイド膜を用いて構成されていても良い。金属シリサイド膜を形成する材料としては、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、パラジウム（Ｐｄ）等のシリサイド材料を適用することができる。
（ｉ）次に、窒化膜２２を反応性イオンエッチング（ＲＩＥ）等でエッチング除去し、ＳＯＩ半導体層１４を露出する。
（ｊ）次に、図２７に示すように、露出されたＳＯＩ半導体層１４上に、トンネル絶縁膜３８を形成する。
トンネル絶縁膜３８の材料としては、熱酸化膜、低温で形成するＣＶＤ絶縁膜等のシリコン酸化膜（ＳｉＯ2）が一般的であるが、シリコン酸化膜（ＳｉＯ2）の他にも、窒化シリコン（Ｓｉ3Ｎ4）、酸化タンタル（Ｔａ2Ｏ5）、酸化チタン（ＴｉＯ2）、アルミナ（Ａｌ2Ｏ3）、及び酸化ジルコニウム（ＺｒＯ2）等が使用可能である。
（ｋ）次に、フローティングゲート金属電極層４０を半導体デバイス表面全面に堆積形成する。
（ｌ）次に、図２８に示すように、化学的機械的研磨技術（ＣＭＰ）を用いて、半導体デバイス表面全面を、ゲート間絶縁膜２５の表面を露出するまで平坦化し、結果として、フローティングゲート金属電極層４０をメタルダマシンプロセスによって、ゲート間絶縁膜２５によって両側を挟まれる形で埋め込み形成する。
フローティングゲート金属電極層４０は不揮発性半導体記憶装置を構成するメモリセルトランジスタの電荷蓄積層に対応するが、金属シリサイド膜を用いて構成されていても良い。金属シリサイド膜を形成する材料としては、例えば、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタニウム（Ｔｉ）、タンタル（Ｔａ）、白金（Ｐｔ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、パラジウム（Ｐｄ）等のシリサイド材料を適用することができる。
以上、本発明の第３の実施の形態に係る不揮発性半導体記憶装置において、フローティングゲート及びコントロールゲートを共に金属電極層で形成する側壁コントロールゲート型構造について、その製造方法を説明した。この後の工程は、一般的な配線工程とコンタクト工程を経て、ビット線や周辺回路配線を形成することになるため、説明は省略する。
本発明の第３の実施の形態に係る不揮発性半導体記憶装置及びその製造方法によれば、側壁コントロールゲート型構造のメモリセルトランジスタにおいて、メタルダマシンプロセスをコントロールゲート及びフローティングゲートの両方の金属電極層の形成に用いることにより、アスペクト比を低減可能となり、加工容易化、隣接セル間容量の低減を実現でき、メモリセルアレイの微細化・高集積化・加工容易性と共に、低消費電力化・高速化を実現することができる。
[応用例]
本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置においては、様々な適用例が可能である。これらの適用例のいくつかを図３２乃至図３８に示す。
本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置及びその製造方法を適用する以下の適用例によれば、メモリセルトランジスタにおいて、メタルダマシンプロセスをコントロールゲート及びフローティングゲートの一方若しくは両方の金属電極層の形成に用いることにより、アスペクト比を低減可能となり、加工容易化、隣接セル間容量の低減を実現でき、メモリセルアレイの微細化・高集積化・加工容易性と共に、不揮発性半導体記憶装置のみならず、周辺回路を含めた適用例の係る装置全体の低消費電力化・高速化を実現することができる。
（適用例１）
図３２は、フラッシュメモリ装置及びシステムの主要構成要素の概略的なブロック図である。図３２に示すように、フラッシュメモリシステム１４２はホストプラットホーム１４４、及びユニバーサル・シリアル・バス（ＵＳＢ）フラッシュ装置１４６より構成される。
ホストプラットホーム１４４は、ＵＳＢケーブル１４８を介して、ＵＳＢフラッシュ装置１４６へ接続されている。ホストプラットホーム１４４は、ＵＳＢホストコネクタ１５０を介してＵＳＢケーブル１４８に接続し、ＵＳＢフラッシュ装置１４６はＵＳＢフラッシュ装置コネクタ１５２を介してＵＳＢケーブル１４８に接続する。ホストプラットホーム１４４は、ＵＳＢバス上のパケット伝送を制御するＵＳＢホスト制御器１５４を有する。
ＵＳＢフラッシュ装置１４６は、ＵＳＢフラッシュ装置１４６の他の要素を制御し、かつＵＳＢフラッシュ装置１４６のＵＳＢバスへのインタフェースを制御するＵＳＢフラッシュ装置制御器１５６と、ＵＳＢフラッシュ装置コネクタ１５２と、本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置で構成された少なくとも一つのフラッシュメモリモジュール１５８を含む。
ＵＳＢフラッシュ装置１４６がホストプラットホーム１４４に接続されると、標準ＵＳＢ列挙処理が始まる。この処理において、ホストプラットホーム１４４は、ＵＳＢフラッシュ装置１４６を認知してＵＳＢフラッシュ装置１４６との通信モードを選択し、エンドポイントという、転送データを格納するＦＩＦＯバッファを介して、ＵＳＢフラッシュ装置１４６との間でデータの送受信を行う。ホストプラットホーム１４４は、他のエンドポイントを介してＵＳＢフラッシュ装置１４６の脱着等の物理的、電気的状態の変化を認識し、受け取るべきパケットがあれば、それを受け取る。
ホストプラットホーム１４４は、ＵＳＢホスト制御器１５４へ要求パケットを送ることによって、ＵＳＢフラッシュ装置１４６からのサービスを求める。ＵＳＢホスト制御器１５４は、ＵＳＢケーブル１４８上にパケットを送信する。ＵＳＢフラッシュ装置１４６がこの要求パケットを受け入れたエンドポイントを有する装置であれば、これらの要求はＵＳＢフラッシュ装置制御器１５６によって受け取られる。
次に、ＵＳＢフラッシュ装置制御器１５６は、フラッシュメモリモジュール１５８から、或いはフラッシュメモリモジュール１５８へ、データの読み出し、書き込み、或いは消去等の種々の操作を行う。それとともに、ＵＳＢアドレスの取得等の基本的なＵＳＢ機能をサポートする。ＵＳＢフラッシュ装置制御器１５６は、フラッシュメモリモジュール１５８の出力を制御する制御ライン１６０を介して、また、例えば、チップイネーブル信号ＣＥ等の種々の他の信号や読み取り書き込み信号を介して、フラッシュメモリモジュール１５８を制御する。また、フラッシュメモリモジュール１５８は、アドレスデータバス１６２によってもＵＳＢフラッシュ装置制御器１５６に接続されている。アドレスデータバス１６２は、フラッシュメモリモジュール１５８に対する読み出し、書き込みあるいは消去のコマンドと、フラッシュメモリモジュール１５８のアドレス及びデータを転送する。
ホストプラットホーム１４４が要求した種々の操作に対する結果及び状態に関してホストプラットホーム１４４へ知らせるために、ＵＳＢフラッシュ装置１４６は、状態エンドポイント（エンドポイント０）を用いて状態パケットを送信する。この処理において、ホストプラットホーム１４４は、状態パケットがないかをチェックし（ポーリング）、ＵＳＢフラッシュ装置１４６は、新しい状態メッセージのパケットが存在しない場合に空パケットを、あるいは状態パケットそのものを返す。
以上、ＵＳＢフラッシュ装置１４６の様々な機能を実現可能である。上記ＵＳＢケーブル１４８を省略し、コネクタ間を直接接続することも可能である。
（メモリカード）
（適用例２）
一例として、半導体メモリデバイス２５０を含むメモリカード２６０は、図３３に示すように構成される。半導体メモリデバイス２５０には、本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置が適用可能である。メモリカード２６０は、図３３に示すように、外部デバイス（図示せず）から所定の信号を受信し、或いは外部デバイスへ所定の信号を出力するように動作可能である。
半導体メモリデバイス２５０を内蔵するメモリカード２６０に対しては、シグナルラインＤＡＴ,コマンドラインイネーブルシグナルラインＣＬＥ,アドレスラインイネーブルシグナルラインＡＬＥ及びレディー／ビジーシグナルラインＲ／Ｂが接続されている。シグナルラインＤＡＴはデータ信号,アドレス信号或いはコマンド信号を転送する。コマンドラインイネーブルシグナルラインＣＬＥは、コマンド信号がシグナルラインＤＡＴ上を転送されていることを示す信号を伝達する。アドレスラインイネーブルシグナルラインＡＬＥは、アドレス信号がシグナルラインＤＡＴ上を転送されていることを示す信号を伝達する。レディー／ビジーシグナルラインＲ／Ｂは、半導体メモリデバイス２５０がレディーか否かを示す信号を伝達する。
（適用例３）
メモリカード２６０の別の具体例は、図３４に示すように、図３３のメモリカードの例とは異なり、半導体メモリデバイス２５０に加えて、更に、半導体メモリデバイス２５０を制御し、かつ外部デバイスとの間で所定の信号を送受信するコントローラ２７６を具備している。コントローラ２７６は、インタフェースユニット（Ｉ／Ｆ）２７１，２７２と、マイクロプロセッサユニット（ＭＰＵ）２７３と、バッファＲＡＭ２７４と、及びインタフェースユニット（Ｉ／Ｆ）２７２内に含まれるエラー訂正コードユニット（ＥＣＣ）２７５とを備える。
インタフェースユニット（Ｉ／Ｆ）２７１は、外部デバイスとの間で所定の信号を送受信し、インタフェースユニット（Ｉ／Ｆ）２７２は、半導体メモリデバイス２５０との間で所定の信号を送受信する。マイクロプロセッサユニット（ＭＰＵ）２７３は、論理アドレスを物理アドレスに変換する。バッファＲＡＭ２７４は、データを一時的に記憶する。エラー訂正コードユニット（ＥＣＣ）２７５は、エラー訂正コードを発生する。
コマンド信号ラインＣＭＤ、クロック信号ラインＣＬＫ、及びシグナルラインＤＡＴはメモリカード２６０に接続されている。制御信号ラインの本数、シグナルラインＤＡＴのビット幅及びコントローラ２７６の回路構成は適宜修正可能である。
（適用例４）
更に別のメモリカード２６０の構成例は、図３５に示すように、インタフェースユニット（Ｉ／Ｆ）２７１，２７２、マイクロプロセッサユニット（ＭＰＵ）２７３、バッファＲＡＭ２７４、インタフェースユニット（Ｉ／Ｆ）２７２に含まれるエラー訂正コードユニット（ＥＣＣ）２７５及び半導体メモリデバイス領域５０１をすべてワンチップ化して、システムＬＳＩチップ５０７として実現している。このようなシステムＬＳＩチップ５０７がメモリカード２６０内に搭載されている。
（ＩＣカード）
（適用例５）
本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置の別の適用例は、図３６及び図３７に示すように、半導体メモリデバイス２５０，ＲＯＭ４１０，ＲＡＭ４２０及びＣＰＵ４３０から構成されたＭＰＵ４００と、プレーンターミナル６００を含むＩＣ(interface circuit:ＩＣ)カード５００を構成している。ＩＣカード５００はプレーンターミナル６００を介して外部デバイスと接続可能である。またプレーンターミナル６００はＩＣカード５００内において、ＭＰＵ４００に結合される。ＣＰＵ４３０は演算部４３１と制御部４３２とを含む。制御部４３２は半導体メモリデバイス２５０、ＲＯＭ４１０及びＲＡＭ４２０に結合されている。ＭＰＵ４００はＩＣカード５００の一方の表面上にモールドされ、プレーンターミナル６００はＩＣカード５００の他方の表面上において形成されることが望ましい。
図３７において、半導体メモリデバイス２５０或いはＲＯＭ４１０に対して、本発明の第１乃至第３の実施の形態において詳細に説明した不揮発性半導体記憶装置を適用することができる。また、不揮発性半導体記憶装置の動作上、ページモード、バイトモード及び擬似ＥＥＲＯＭモードが可能である。
（適用例６）
更に別のＩＣカード５００の構成例は、図３８に示すように、ＲＯＭ４１０，ＲＡＭ４２０，ＣＰＵ４３０及び半導体メモリデバイス領域５０１をすべてワンチップ化して、システムＬＳＩチップ５０８として構成する。このようなシステムＬＳＩチップ５０８がＩＣカード５００内に内蔵されている。図３８において、半導体メモリデバイス領域５０１及びＲＯＭ４１０に対して、本発明の第１乃至第３の実施の形態において詳細に説明した不揮発性半導体記憶装置を適用することができる。また、不揮発性半導体記憶装置の動作上、ページモード、バイトモード及び擬似ＥＥＲＯＭモードが可能である。
[その他の実施の形態]
上記のように、本発明は第１乃至第３の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。
第１乃至第３の実施の形態に係る不揮発性半導体記憶装置のメモリセルトランジスタの製造工程においてもさまざまな変形例、変更例が可能であることも勿論である。
更に又、第１乃至第３の実施の形態に係る不揮発性半導体記憶装置のメモリセルトランジスタは、２値論理のメモリに限定されるものではない。例えば、３値以上の多値論理のメモリについても適用可能である。例えば、４値記憶の不揮発性半導体記憶装置であれば、２値記憶の不揮発性半導体記憶装置に比べ、２倍のメモリ容量を達成することができる。更に又、ｍ値（ｍ＞３）以上の多値記憶の不揮発性半導体記憶装置についても適用可能である。
以上の説明では、ＮＡＮＤ型フラッシュＥＥＰＲＯＭを中心に説明したが、ＡＮＤ型、ＮＯＲ型、或いは２トランジスタ／セル型、３トランジスタ／セル型等による他の動作方式のメモリについても、第１乃至第３の実施の形態に係る不揮発性半導体記憶装置のメモリセルトランジスタの構造及び製造方法は適用可能である。
このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の第１の実施の形態に係る不揮発性半導体記憶装置のメモリセルにおける模式的断面構成図。 本発明の第１の実施の形態に係る不揮発性半導体記憶装置として、ＮＡＮＤ型フラッシュメモリ構成の模式的回路構成図。 本発明の第１の実施の形態に係る不揮発性半導体記憶装置の模式的平面パターン構成図。 本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図３のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図３のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図３のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図３のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図３のＩＩ−ＩＩ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図３のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第１の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図３のＩＩ−ＩＩ線に沿う模式的断面構造図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の側壁コントロールゲート構造のメモリセルにおける模式的断面構成図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の模式的平面パターン構成図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置として、側壁コントロールゲート構造のメモリセルにおけるＮＡＮＤ型フラッシュメモリの模式的回路構成図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩ−ＩＩ線に沿う模式的断面構造図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩ−ＩＩ線に沿う模式的断面構造図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 本発明の第２の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 本発明の第３の実施の形態に係る不揮発性半導体記憶装置のメモリセルにおける模式的断面構成図。 本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩ−Ｉ線に沿う模式的断面構造図。 本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩ−ＩＩ線に沿う模式的断面構造図。 本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 本発明の第３の実施の形態に係る不揮発性半導体記憶装置の製造方法の一工程を示す模式的断面構造であって、図１２のＩＩＩ−ＩＩＩ線に沿う模式的断面構造図。 本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置の応用例の一つであって、フラッシュメモリ装置及びシステムの模式的ブロック構成図。 本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置を適用するメモリカードの内部構造を示す模式的ブロック構成図。 本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置を適用するメモリカードの内部構造を示す模式的ブロック構成図。 本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置を適用するメモリカードの内部構造を示す模式的ブロック構成図。 本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置を適用するＩＣカードの模式的構成図。 本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置を適用するＩＣカードの内部構造を示す模式的ブロック構成図。 本発明の第１乃至第３の実施の形態に係る不揮発性半導体記憶装置を適用するＩＣカードの内部構造を示す模式的ブロック構成図。
符号の説明
４…フローティングゲートポリシリコン電極層
１０…半導体基板
１１,２２…窒化膜
１２…ＳＯＩ絶縁層
１４…ＳＯＩ半導体層
１６…ｎ+ソース／ドレイン領域
１８,３８…トンネル絶縁膜
２５…ゲート間絶縁膜（ＯＮＯ膜）
２６…バッファ層
２８…層間絶縁膜
３０…素子分離領域（ＳＴＩ）
３３…メモリセルアレイ
４０…フローティングゲート金属電極層
７０…コントロールゲート金属電極層

Claims (5)

  1. 絶縁層上に半導体層が配置され,前記半導体層に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置であって、
    前記半導体層に配置され,素子分離領域で互いに分離され,列方向に延伸する複数の活性領域と、
    前記複数の活性領域に直交し,行方向に延伸する複数のワード線と、
    前記複数の活性領域に設けられたソース／ドレイン領域,前記ソース／ドレイン領域に挟まれ,前記半導体層上に設けられたトンネル絶縁膜を介して配置されたフローティングゲートポリシリコン電極層、前記フローティングゲートポリシリコン電極層上に配置されたゲート間絶縁膜、前記フローティングゲートポリシリコン電極層上に前記ゲート間絶縁膜を介して配置されたコントロールゲート金属電極層とを有するメモリセルトランジスタ
    とを備えることを特徴とする不揮発性半導体記憶装置。
  2. 絶縁層上に半導体層が配置され,前記半導体層に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置であって、
    前記半導体層に配置され,素子分離領域で互いに分離され,列方向に延伸する複数の活性領域と、
    前記複数の活性領域に直交し,行方向に延伸する複数のコントロールゲート線と、
    前記複数の活性領域に設けられたソース／ドレイン領域、前記ソース／ドレイン領域に挟まれ,前記半導体層上に設けられたトンネル絶縁膜を介して配置されたフローティングゲートポリシリコン電極層、前記フローティングゲートポリシリコン電極層の側壁及び前記ソース／ドレイン領域上の前記トンネル絶縁膜上に配置されたゲート間絶縁膜、前記トンネル絶縁膜及び前記ゲート間絶縁膜を介して前記ソース／ドレイン領域に面し,かつ前記フローティングゲートポリシリコン電極層の側壁に前記ゲート間絶縁膜を介して接して配置されたコントロールゲート金属電極層とを有するメモリセルトランジスタ
    とを備えることを特徴とする不揮発性半導体記憶装置。
  3. 絶縁層上に半導体層が配置され,前記半導体層に複数のメモリセルトランジスタがマトリックス状に配置された不揮発性半導体記憶装置であって、
    前記半導体層に配置され,素子分離領域で互いに分離され,列方向に延伸する複数の活性領域と、
    前記複数の活性領域に直交し,行方向に延伸する複数のコントロールゲート線と、
    前記複数の活性領域に設けられたソース／ドレイン領域、前記ソース／ドレイン領域に挟まれ,前記半導体層上に設けられたトンネル絶縁膜を介して配置されたフローティングゲート金属電極層、前記フローティングゲート金属電極層の側壁及び前記ソース／ドレイン領域上に配置されたゲート間絶縁膜、前記ゲート間絶縁膜を介して前記ソース／ドレイン領域に面し,かつ前記フローティングゲート金属電極層の側壁に前記ゲート間絶縁膜を介して接して配置されたコントロールゲート金属電極層とを有するメモリセルトランジスタ
    とを備えることを特徴とする不揮発性半導体記憶装置。
  4. 絶縁層上に形成された半導体層上にトンネル絶縁膜を形成し、前記トンネル絶縁膜上にフローティングゲートポリシリコン電極層を形成する工程と、
    前記フローティングゲートポリシリコン電極層, 前記トンネル絶縁膜, 前記半導体層,及び前記絶縁層をエッチング除去し、素子分離領域を形成する工程と、
    前記フローティングゲートポリシリコン電極層及び前記素子分離領域上にゲート間絶縁膜,及び前記ゲート間絶縁膜上に窒化膜を順次堆積する工程と、
    前記窒化膜, 前記ゲート間絶縁膜及び前記フローティングゲートポリシリコン電極層をエッチング除去し、トンネル絶縁膜を露出する工程と、
    前記半導体層中にソース／ドレイン領域を形成する工程と、
    層間絶縁膜を半導体デバイス表面全面に堆積する工程と、
    半導体デバイス表面全面を平坦化し、前記窒化膜及び前記層間絶縁膜を露出する工程と、
    前記窒化膜を除去後、コントロールゲート金属電極層を半導体デバイス表面全面に堆積する工程と、
    半導体デバイス表面全面を、前記層間絶縁膜を露出するまで平坦化し、前記コントロールゲート金属電極層をメタルダマシンプロセスによって、埋め込み形成する工程
    とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
  5. 絶縁層上に形成された半導体層上にトンネル絶縁膜を形成し、トンネル絶縁膜上にフローティングゲートポリシリコン電極層を形成する工程と、
    前記フローティングゲートポリシリコン電極層, 前記トンネル絶縁膜, 前記半導体層,及び前記絶縁層をエッチング除去し、素子分離領域を形成する工程と、
    前記フローティングゲートポリシリコン電極層をエッチング除去し、トンネル絶縁膜を露出する工程と、
    前記半導体層中に対向するソース／ドレイン領域を形成する工程と、
    半導体デバイス表面全面にゲート間絶縁膜を堆積する工程と、
    コントロールゲート金属電極層を半導体デバイス表面全面に堆積する工程と、
    半導体デバイス表面全面を、前記ゲート間絶縁膜を露出するまで平坦化し、前記コントロールゲート金属電極層をメタルダマシンプロセスによって、埋め込み形成する工程
    とを備えることを特徴とする不揮発性半導体記憶装置の製造方法。
JP2005348371A 2005-12-01 2005-12-01 不揮発性半導体記憶装置及びその製造方法 Pending JP2007157854A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005348371A JP2007157854A (ja) 2005-12-01 2005-12-01 不揮発性半導体記憶装置及びその製造方法
US11/563,073 US20070128815A1 (en) 2005-12-01 2006-11-24 Nonvolatile semiconductor memory and fabrication method for the same
KR1020060119889A KR100796090B1 (ko) 2005-12-01 2006-11-30 비휘발성 반도체 메모리 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005348371A JP2007157854A (ja) 2005-12-01 2005-12-01 不揮発性半導体記憶装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2007157854A true JP2007157854A (ja) 2007-06-21

Family

ID=38119316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005348371A Pending JP2007157854A (ja) 2005-12-01 2005-12-01 不揮発性半導体記憶装置及びその製造方法

Country Status (3)

Country Link
US (1) US20070128815A1 (ja)
JP (1) JP2007157854A (ja)
KR (1) KR100796090B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178473A (ja) * 2011-02-25 2012-09-13 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4592580B2 (ja) * 2005-12-19 2010-12-01 株式会社東芝 不揮発性半導体記憶装置
KR100864993B1 (ko) * 2006-04-06 2008-10-23 주식회사 하이닉스반도체 플래쉬 메모리 소자, 그 구동 방법 및 제조 방법
JP2008053361A (ja) * 2006-08-23 2008-03-06 Toshiba Corp 半導体記憶装置及び半導体記憶装置の製造方法
JP2008140912A (ja) 2006-11-30 2008-06-19 Toshiba Corp 不揮発性半導体記憶装置
JP4772656B2 (ja) * 2006-12-21 2011-09-14 株式会社東芝 不揮発性半導体メモリ
JP4791949B2 (ja) * 2006-12-22 2011-10-12 株式会社東芝 不揮発性半導体メモリ
US8320191B2 (en) 2007-08-30 2012-11-27 Infineon Technologies Ag Memory cell arrangement, method for controlling a memory cell, memory array and electronic device
JP5288877B2 (ja) 2008-05-09 2013-09-11 株式会社東芝 不揮発性半導体記憶装置
JP2009302502A (ja) * 2008-05-12 2009-12-24 Toshiba Corp 半導体装置の製造方法
CN102282651A (zh) * 2009-01-29 2011-12-14 国际商业机器公司 具有非平面浮动栅极的存储器晶体管及其制造方法
JP2012256821A (ja) * 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
JP5559118B2 (ja) * 2010-09-26 2014-07-23 力旺電子股▲ふん▼有限公司 半導体不揮発性メモリ
US9076505B2 (en) 2011-12-09 2015-07-07 Semiconductor Energy Laboratory Co., Ltd. Memory device
US8637914B2 (en) 2011-12-13 2014-01-28 Micron Technology, Inc. Memory cells having a plurality of control gates and memory cells having a control gate and a shield
JP6105266B2 (ja) 2011-12-15 2017-03-29 株式会社半導体エネルギー研究所 記憶装置
JP5677385B2 (ja) * 2012-08-24 2015-02-25 株式会社東芝 フォノン誘導放出装置
US9768270B2 (en) * 2014-06-25 2017-09-19 Sandisk Technologies Llc Method of selectively depositing floating gate material in a memory device
CN110431653B (zh) * 2017-03-27 2024-01-12 株式会社国际电气 半导体装置的制造方法、记录介质以及基板处理装置
US11600628B2 (en) * 2020-01-15 2023-03-07 Globalfoundries U.S. Inc. Floating gate memory cell and memory array structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260617A (ja) * 1996-03-26 1997-10-03 Toshiba Corp 不揮発性半導体記憶装置
JPH11163303A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置
JP2001185731A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置及びその製造方法
JP2002110824A (ja) * 2000-09-29 2002-04-12 Fujitsu Ltd 半導体装置およびその製造方法
JP2002203919A (ja) * 2000-10-30 2002-07-19 Toshiba Corp 半導体装置、及び、不揮発性メモリの製造方法
JP2003115552A (ja) * 2001-08-11 2003-04-18 Samsung Electronics Co Ltd 自己整列されたゲート構造を含む不揮発性メモリ装置の製造方法及びこれによる不揮発性メモリ装置
JP2004014783A (ja) * 2002-06-06 2004-01-15 Toshiba Corp 半導体装置及びその製造方法
WO2004040583A1 (en) * 2002-10-28 2004-05-13 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
JP2005039216A (ja) * 2003-06-23 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4282540A (en) * 1977-12-23 1981-08-04 International Business Machines Corporation FET Containing stacked gates
US5508211A (en) * 1994-02-17 1996-04-16 Lsi Logic Corporation Method of making integrated circuit structure with vertical isolation from single crystal substrate comprising isolation layer formed by implantation and annealing of noble gas atoms in substrate
JP3600393B2 (ja) * 1997-02-10 2004-12-15 株式会社東芝 半導体装置及びその製造方法
US20020090783A1 (en) * 2000-08-31 2002-07-11 Beaman Kevin L. Use of atomic oxidation for fabrication of oxide-nitride-oxide stack for flash memory devices
WO2003038900A1 (fr) * 2001-10-31 2003-05-08 International Business Machines Corporation Procede et dispositf d'affichage d'images
KR100419963B1 (ko) * 2002-01-24 2004-02-26 주식회사 하이닉스반도체 플래시 메모리 소자의 공통 소오스 영역 제조방법
JP3927156B2 (ja) * 2003-02-26 2007-06-06 株式会社東芝 不揮発性半導体記憶装置
KR100480645B1 (ko) * 2003-04-01 2005-03-31 삼성전자주식회사 역자기 정합 방식을 이용한 트윈―ｏｎｏ 형태의ｓｏｎｏｓ 메모리 소자 제조 방법
JP2005026589A (ja) * 2003-07-04 2005-01-27 Toshiba Corp 半導体記憶装置及びその製造方法
JP4005962B2 (ja) * 2003-09-22 2007-11-14 株式会社東芝 不揮発性半導体記憶装置
JP4212444B2 (ja) * 2003-09-22 2009-01-21 株式会社東芝 不揮発性半導体記憶装置
US6999015B2 (en) * 2004-06-03 2006-02-14 E. I. Du Pont De Nemours And Company Electronic device, a digital-to-analog converter, and a method of using the electronic device
JP2006073939A (ja) * 2004-09-06 2006-03-16 Toshiba Corp 不揮発性半導体記憶装置及び不揮発性半導体記憶装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260617A (ja) * 1996-03-26 1997-10-03 Toshiba Corp 不揮発性半導体記憶装置
JPH11163303A (ja) * 1997-11-27 1999-06-18 Toshiba Corp 不揮発性半導体記憶装置
JP2001185731A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置及びその製造方法
JP2002110824A (ja) * 2000-09-29 2002-04-12 Fujitsu Ltd 半導体装置およびその製造方法
JP2002203919A (ja) * 2000-10-30 2002-07-19 Toshiba Corp 半導体装置、及び、不揮発性メモリの製造方法
JP2003115552A (ja) * 2001-08-11 2003-04-18 Samsung Electronics Co Ltd 自己整列されたゲート構造を含む不揮発性メモリ装置の製造方法及びこれによる不揮発性メモリ装置
JP2004014783A (ja) * 2002-06-06 2004-01-15 Toshiba Corp 半導体装置及びその製造方法
WO2004040583A1 (en) * 2002-10-28 2004-05-13 Sandisk Corporation Flash memory cell arrays having dual control gates per memory cell charge storage element
JP2005039216A (ja) * 2003-06-23 2005-02-10 Toshiba Corp 不揮発性半導体記憶装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012178473A (ja) * 2011-02-25 2012-09-13 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
US8624317B2 (en) 2011-02-25 2014-01-07 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device and method for manufacturing same

Also Published As

Publication number Publication date
KR20070057679A (ko) 2007-06-07
US20070128815A1 (en) 2007-06-07
KR100796090B1 (ko) 2008-01-21

Similar Documents

Publication Publication Date Title
JP2007157854A (ja) 不揮発性半導体記憶装置及びその製造方法
JP4005962B2 (ja) 不揮発性半導体記憶装置
KR101736982B1 (ko) 수직 구조의 비휘발성 메모리 소자
US7649221B2 (en) Nonvolatile semiconductor memory and a fabrication method for the same
KR101652829B1 (ko) 수직 구조의 비휘발성 메모리 소자
KR101549858B1 (ko) 수직 채널 구조의 플래쉬 메모리 소자
KR100550191B1 (ko) 다층 게이트 구조물을 포함하는 반도체 메모리 장치
JP3927156B2 (ja) 不揮発性半導体記憶装置
JP4764151B2 (ja) 不揮発性半導体記憶装置及びその製造方法
JP3851914B2 (ja) 不揮発性半導体記憶装置
US7244984B2 (en) Nonvolatile semiconductor memory including two memory cell columns sharing a single bit line
JP4817984B2 (ja) 不揮発性半導体記憶装置及びその製造方法
KR20050004145A (ko) 비휘발성 반도체 메모리 및 그 제조 방법
US8957469B2 (en) Semiconductor storage device and manufacturing method of semiconductor storage device
US7884414B2 (en) Semiconductor memory device and method of fabrication of the same
JP2007027666A (ja) 不揮発性半導体記憶装置
US7393747B2 (en) Nonvolatile semiconductor memory and a fabrication method thereof
US20070262371A1 (en) Semiconductor device and manufacturing method thereof
JP4909682B2 (ja) 不揮発性半導体記憶装置
US20240237362A9 (en) Three-dimensional semiconductor memory device andelectronic system including the same
US20230320096A1 (en) Three-dimensional semiconductor memory device and electronic system including the same
JP5613203B2 (ja) 半導体装置
CN117896988A (zh) 具有氢扩散阻挡层的竖直非易失性存储器件及其制造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100316