CN117896988A - 具有氢扩散阻挡层的竖直非易失性存储器件及其制造方法 - Google Patents
具有氢扩散阻挡层的竖直非易失性存储器件及其制造方法 Download PDFInfo
- Publication number
- CN117896988A CN117896988A CN202310700094.2A CN202310700094A CN117896988A CN 117896988 A CN117896988 A CN 117896988A CN 202310700094 A CN202310700094 A CN 202310700094A CN 117896988 A CN117896988 A CN 117896988A
- Authority
- CN
- China
- Prior art keywords
- layer
- diffusion barrier
- hydrogen diffusion
- initial
- source line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 187
- 239000001257 hydrogen Substances 0.000 title claims abstract description 187
- 230000004888 barrier function Effects 0.000 title claims abstract description 177
- 238000009792 diffusion process Methods 0.000 title claims abstract description 172
- 125000004435 hydrogen atom Chemical class [H]* 0.000 title claims abstract 48
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 230000002093 peripheral effect Effects 0.000 claims abstract description 47
- 230000015654 memory Effects 0.000 claims abstract description 41
- 238000000034 method Methods 0.000 claims description 69
- 230000008569 process Effects 0.000 claims description 63
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 30
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 30
- 239000000463 material Substances 0.000 claims description 29
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- QDOXWKRWXJOMAK-UHFFFAOYSA-N dichromium trioxide Chemical compound O=[Cr]O[Cr]=O QDOXWKRWXJOMAK-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 229910004541 SiN Inorganic materials 0.000 claims description 17
- VQCBHWLJZDBHOS-UHFFFAOYSA-N erbium(III) oxide Inorganic materials O=[Er]O[Er]=O VQCBHWLJZDBHOS-UHFFFAOYSA-N 0.000 claims description 14
- 238000009413 insulation Methods 0.000 claims description 8
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 330
- 150000002431 hydrogen Chemical class 0.000 description 122
- 239000004065 semiconductor Substances 0.000 description 62
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 17
- 239000011229 interlayer Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 229910004298 SiO 2 Inorganic materials 0.000 description 10
- 230000000903 blocking effect Effects 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910004205 SiNX Inorganic materials 0.000 description 7
- 239000000470 constituent Substances 0.000 description 7
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000005498 polishing Methods 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- -1 Si0 2 Chemical compound 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 230000035699 permeability Effects 0.000 description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 238000013500 data storage Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000011859 microparticle Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5283—Cross-sectional geometry
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/50—EEPROM devices comprising charge-trapping gate insulators characterised by the boundary region between the core and peripheral circuit regions
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
竖直非易失性存储器件可以包括：外围电路部分，包括存储单元驱动电路和连接布线；第一氢扩散阻挡层，位于外围电路部分上方；第一绝缘层，位于第一氢扩散阻挡层上方；公共源极线层，位于第一绝缘层上方；第二氢扩散阻挡层，位于第一绝缘层上方；以及存储单元堆叠结构，位于公共源极线层和第二氢扩散阻挡层上方。
Description
相关申请的交叉引用
本申请要求于2022年10月13日向韩国知识产权局递交的韩国专利申请No.10-2022-0131564的优先权，其全部内容通过引用合并于此。
技术领域
本公开涉及一种竖直非易失性存储器件及其制造方法，并且更具体地，涉及一种具有氢扩散阻挡层(氢阻挡层)的竖直非易失性存储器件及其制造方法。
背景技术
主要用作存储设备的半导体存储器件可以包括诸如DRAM、SRAM等的易失性存储器和诸如EEPROM、FRAM、PRAM、MRAM、闪存等的非易失性存储器。近来，使用非易失性存储器的设备正在增加。例如，MP3播放器、数码相机、手机、摄像机、闪存卡、固态硬盘(SSD)等可以使用非易失性存储器作为存储设备。
在非易失性存储器中，闪存具有一次电擦除单元中的数据的功能，并且因此被广泛用作存储设备来代替硬盘。随着用户所需的存储容量增加，可能需要一种用于有效地使用闪存区域的方法。因此，已经提出了具有竖直晶体管结构而不是平面晶体管结构的非易失性存储器件。
在具有竖直晶体管结构的非易失性存储器件中，具有外围单元(COP)结构的非易失性存储器件可以进一步提高存储单元的集成度，在该外围单元结构中，用于控制存储单元的诸如编程、读取、擦除等操作的外围电路部分竖直地设置在用作数据存储位置的存储单元下方。
发明内容
提供了实施例以通过限制和/或抑制氢渗透到具有外围单元结构(或外围上单元结构)的非易失性存储器件中的外围电路部分来提高具有竖直晶体管结构的非易失性存储器件的可靠性。
提供了实施例以降低具有外围单元结构的非易失性存储器件中的栅极氧化膜的氢含量，从而降低界面陷阱密度(Nit)并增加时间相关的电介质击穿(TDDB)以提高非易失性存储器件的可靠性。
根据实施例的竖直非易失性存储器件可以包括：外围电路部分，包括存储单元驱动电路和连接布线；第一氢扩散阻挡层，位于外围电路部分上方；第一绝缘层，位于第一氢扩散阻挡层上方；公共源极线层，位于第一绝缘层上方；第二氢扩散阻挡层，位于第一绝缘层上方；以及存储单元堆叠结构，位于公共源极线层和第二氢扩散阻挡层上方。
在一些实施例中，第二氢扩散阻挡层可以覆盖公共源极线层的侧壁和第一绝缘层的暴露部分，并且第一绝缘层的暴露部分可以不被公共源极线层覆盖，使得第一绝缘层的暴露部分可以被公共源极线层暴露。
在一些实施例中，竖直非易失性存储器件还可以包括第二氢扩散阻挡层上的氢扩散阻挡填充层，并且氢扩散阻挡填充层可以填充公共源极线层的侧壁之间的空间。
在一些实施例中，第二氢扩散阻挡层的材料可以与氢扩散阻挡填充层的材料相同。第二氢扩散阻挡层和氢扩散阻挡填充层可以包括氮化硅。
在一些实施例中，氢扩散阻挡填充层可以包括Al2O3、Cr2O3、Er2O3和SiNx中的至少一种，并且第二氢扩散阻挡层可以包括氮化硅。
在一些实施例中，第二氢扩散阻挡层可以在第一绝缘层和公共源极线层之间。
在一些实施例中，竖直非易失性存储器件还可以包括填充公共源极线层的侧壁之间的空间的氢扩散阻挡填充层。
在一些实施例中，第二氢扩散阻挡层的材料可以与氢扩散阻挡填充层的材料相同。第二氢扩散阻挡层和氢扩散阻挡填充层可以包括氮化硅。
在一些实施例中，氢扩散阻挡填充层可以包括Al3O2、Cr2O3、Er2O3和SiNx中的至少一种，并且第二氢扩散阻挡层可以包括氮化硅。
根据实施例的竖直非易失性存储器件的制造方法可以包括：在外围电路部分上方形成第一氢扩散阻挡层和第一绝缘层，外围电路部分包括存储单元驱动电路和连接布线；在第一绝缘层上方形成初始公共源极线层；将初始公共源极线层图案化以形成图案化的初始公共源极线层，图案化的初始公共源极线层暴露图案化的初始公共源极线层的侧壁和图案化的初始公共源极线层的侧壁之间的第一绝缘层；在图案化的初始公共源极线层上方形成初始第二氢扩散阻挡层；形成初始填充绝缘层，该初始填充绝缘层填充图案化的初始公共源极线层的侧壁之间和初始第二氢扩散阻挡层上方的空间；对包括初始填充绝缘层和初始第二氢扩散阻挡层的结构执行平坦化工艺，以提供包括初始填充绝缘层和初始第二氢扩散阻挡层的平坦化部分在内的平坦化结构；以及在平坦化结构上方形成存储单元堆叠结构。
在一些实施例中，初始填充绝缘层可以包括氧化硅，并且初始第二氢扩散阻挡层可以包括氮化硅。
在一些实施例中，初始填充绝缘层可以包括Al2O3、Cr2O3、Er2O3和SiNx中的至少一种，并且初始第二氢扩散阻挡层可以包括氮化硅。
在一些实施例中，初始第二氢扩散阻挡层可以由与初始填充绝缘层的材料相同的材料形成，并且形成初始第二氢扩散阻挡层和形成初始填充绝缘层可以同时执行。
在一些实施例中，初始第二氢扩散阻挡层可以包括氮化硅，并且初始填充绝缘层可以包括氮化硅。
根据实施例的竖直非易失性存储器件的制造方法可以包括：在包括存储单元驱动电路和连接布线的外围电路部分上方顺序地形成初始第一氢扩散阻挡层、初始第一绝缘层和初始第二氢扩散阻挡层；通过对初始第一氢扩散阻挡层、初始第一绝缘层和初始第二氢扩散阻挡层进行光刻，形成具有通孔或接触孔的第一氢扩散阻挡层、第一绝缘层和第二氢扩散阻挡层；在第二氢扩散阻挡层上方形成初始公共源极线层；通过将初始公共源极线层图案化以暴露初始公共源极线层的侧壁和侧壁之间的第二氢扩散阻挡层，来形成图案化的初始公共源极线层；在图案化的初始公共源极线层上方形成初始填充绝缘层，该初始填充绝缘层填充图案化的初始公共源极线层的侧壁之间的空间；以及对初始填充绝缘层执行平坦化工艺。
在一些实施例中，初始填充绝缘层可以包括氧化硅，并且第二氢扩散阻挡层可以包括氮化硅。
在一些实施例中，初始填充绝缘层可以包括Al2O3、Cr2O3、Er2O3和SiNx中的至少一种，并且第二氢扩散阻挡层可以包括氮化硅。
在一些实施例中，第二氢扩散阻挡层可以由与初始填充绝缘层相同的材料形成。
根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件可以具有双氢扩散阻挡层，使得本实施例限制和/或抑制氢渗透到外围电路部分等，以提高具有竖直晶体管结构的非易失性存储器件的可靠性。
另外，根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件可以覆盖公共源极线层的侧表面，使得本实施例限制和/或抑制氢渗透到外围电路部分等，以进一步提高具有竖直晶体管结构的非易失性存储器件的可靠性。
附图说明
图1是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
图2A至图2F是示出了制造图1的竖直非易失性存储器件的工艺的截面图。
图3是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
图4A和图4B是示出了制造图3的竖直非易失性存储器件的工艺的截面图。
图5是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
图6A和图6B是示出了制造图5的竖直非易失性存储器件的工艺的截面图。
图7是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
图8A至图8E是示出了制造图7的竖直非易失性存储器件的工艺的截面图。
图9是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
图10是示出了制造图9的竖直非易失性存储器件的工艺的截面图。
具体实施方式
将在下文参照附图更全面地描述实施例。如本领域技术人员将认识到的，所描述的实施例可以以各种不同的方式进行修改，所有这些均不脱离本公开的精神或范围。
附图和描述将被视为本质上是说明性的而非限制性的。在整个说明书中，相同的附图标记指代相同的组成元件。
此外，为了更好地理解和便于描述，附图中所示的每个配置的尺寸和厚度被可选地示出，本公开不限于所示附图。在附图中，为了清楚起见，可能夸大了层、膜、板、区域等的厚度。在附图中，为了更好的理解和便于描述，可能夸大了一些层和区域的厚度。
如本文中使用的，单数形式“一”和“一个”旨在还包括复数形式，除非上下文另有明确说明。
在说明书和权利要求书中，术语“和/或”在其含义和解释上旨在包括术语“和”和“或”的任意组合。例如，“A和/或B”可以理解为表示“A、B或A和B”。
本说明书和权利要求范围中的短语“至少一个”在其含义和解释上旨在包括“至少一个选自……组”的含义。例如，“A和B中的至少一个”可以理解为表示“A、B或A和B”。
应当理解，尽管术语“第一”和“第二”用于描述各种元件，但这些元件不应受这些术语限制。这些术语仅用于区分一个元件与另一元件。例如，在不脱离本公开的范围的情况下，第一构成元件可以被称为第二构成元件；并且类似地，第二构成元件也可以被称为第一构成元件。
当诸如层、膜、区域或衬底之类的元件被称为在另一元件“上”时，它可以直接在另一元件上，或者也可以存在中间元件。相反，当元件被称为“直接在”另一元件上时，不存在中间元件。另外，在整个说明书中，术语目标元件的“上方”应当被理解为定位在目标元件上方或下方，并且不一定意味着相对于重力的相反方向定位在“上方”。
例如，空间上相对的术语“下方”和“上方”可以用于容易地描述如附图中所示的一个元件或组成元件与其他组成元件之间的关系。除了图中所示的方向之外，空间相关术语旨在包括正在使用或操作的设备中的其他方向。例如，当附图中所示的设备被翻转时，位于另一设备“下方”的设备可能位于另一设备“上方”。因此，术语“下方”可以包括较低位置和较高位置两者。设备也可以朝向不同的方向，因此空间相关术语可以取决于方向有不同的解释。
当元件(或区域、层、部分等)在说明书中被称为“连接”或“耦接”到另一个元件时，它直接设置、连接或耦接到上述其他元件，或者可以设置介于其间的元件。
术语“连接到”或“耦接到”可以包括物理或电连接或耦接。
除非另外定义，否则本文中所使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，诸如在常用词典中定义的术语应被解释为其含义与在相关技术和/或本说明书的上下文中的含义相一致，而不应被解释为理想的或过于正式的意义，除非本文明确如此定义。
图1是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件可以包括存储单元部分CELL和外围电路部分PERI。存储单元部分CELL可以是其中用于数据存储的存储单元以三维布置的部分，并且外围电路部分PERI可以是形成驱动存储单元以执行诸如编程、读取、擦除等操作的驱动电路的部分。存储单元部分CELL可以竖直地设置在外围电路部分PERI上方。
外围电路部分PERI可以包括各种半导体器件，并且半导体器件可以包括诸如场效应晶体管(FET)等的晶体管220。晶体管220可以布置成构成互补金属氧化物半导体(CMOS)。晶体管220可以形成在由形成在半导体衬底201处的浅沟槽隔离部(或浅沟槽隔离区)210分离的区域中，并且可以包括源/漏区205、栅极绝缘层222、栅电极225、栅极间隔物224等。半导体衬底201可以包括半导体材料(例如，IV族半导体、III-V族化合物半导体或II-VI族氧化物半导体)。例如，IV族半导体可以包括硅(Si)、锗(Ge)或硅-锗。半导体衬底201可以被提供为体晶片或外延层。
外围电路部分PERI可以包括用于连接外围电路部分的晶体管220或将存储单元部分CELL连接到外围电路部分PERI的导电布线280和导电通孔270，以及在导电布线280和导电通孔270之间绝缘并形成层结构的连接布线绝缘层292。在本实施例中，例如，导电布线280包括三个布线层282、284和286，并且导电通孔270包括三个通孔层272、274和276，但布线层的数量或通孔层的数量可以是2层或更少或4层或更多。连接布线绝缘层292可以具有使布线层282、284和286绝缘的多个绝缘层堆叠的结构，并且可以具有填充有通孔层272、274和276的通孔。导电布线280或导电通孔270可以由诸如钨等的金属形成，并且连接布线绝缘层292可以由氧化硅(SiO2或Si(OC2H5)4)等形成。
下氢扩散阻挡层295可以设置在连接布线绝缘层292上方或之上。在用于形成存储单元部分CELL的后续工艺中，下氢扩散阻挡层295可以减少氢渗透和扩散到设置在下方的外围电路部分PERI中。下氢扩散阻挡层295可以由氮化硅(SiNx)等形成。
下绝缘层294可以设置在下氢扩散阻挡层295上方或之上，并且下绝缘层294可以具有用于将存储单元部分CELL的接触部或通孔连接到外围电路部分PERI的导电布线286的接触孔或通孔。下绝缘层294可以由氧化硅(SiO2或Si(OC2H5)4)等形成。
公共源极线阻挡层101、下公共源极线半导体层102、沟道连接层103、由氧化物层111、氮化物层112和氧化物层113形成的氧化物-氮化物-氧化物(ONO)膜结构、以及上公共源极线半导体层104可以堆叠在下绝缘层294上。公共源极线阻挡层101可以包括氮化钛、氮化钛、钽、氮化钽等，并且下公共源极线半导体层102或上公共源极线半导体层104可以由多晶硅等形成。氧化物层111和113可以由氧化硅(SiO2)形成，并且氮化物层112可以由氮化硅(SiNx)形成。沟道连接层103可以是使用ONO膜结构作为牺牲层来替代的半导体层，并且可以将下公共源极线半导体层102和上公共源极线半导体层104连接到竖直沟道结构140。沟道连接层103可以由多晶硅形成。公共源极线阻挡层101、下公共源极线半导体层102、沟道连接层103、由氧化物层111、氮化物层112和氧化物层113形成的ONO膜结构、以及上公共源极线半导体层104可以以期望的和/或备选地预定形状被图形化以暴露其侧壁(在下文中被称为公共源极线层100的暴露侧壁)。下绝缘层294可以暴露在公共源极线层100的暴露侧壁之间。
上氢扩散阻挡层195可以覆盖公共源极线层100的暴露侧壁和暴露在侧壁之间的下绝缘层294。在用于形成存储单元部分CELL的后续工艺中，上氢扩散阻挡层195可以减少氢渗透和扩散到公共源极线层100的暴露侧壁或设置在下方的外围电路部分PERI中。上氢扩散阻挡层195可以由氮化硅(SiNx)等形成。
层间绝缘层120和单元栅电极130可以交替地且重复地堆叠在公共源极线层100上方，并且可以设置通过穿过层间绝缘层120和单元栅电极130延伸到上公共源极线半导体层104和下公共源极线半导体层102的多个竖直沟道结构140。尽管图1中未示出，但是竖直沟道结构140可以具有圆柱形结构，其中，沟道膜、隧道绝缘膜、电荷存储膜和阻挡膜顺序地堆叠在掩埋绝缘膜周围。沟道膜可以包括诸如多晶硅等的半导体材料。隧道绝缘膜可以以F-N方式将电荷隧穿到电荷存储膜中。例如，隧道绝缘膜可以包括氧化硅。电荷存储膜可以包括电荷陷阱层。电荷存储膜可以包括量子点或纳米晶体。这里，量子点或纳米晶体可以包括导体(例如，金属或半导体的微粒)。阻挡膜可以包括高k介电材料。这里，高k介电材料可以指介电常数比氧化硅膜的介电常数高的介电材料。由于隧道绝缘膜、电荷存储膜和阻挡膜的详细材料是已知的，因此将省略其描述。隧道绝缘膜、电荷存储膜和阻挡膜用作单元栅极电介质，并且基于每层的特性被称为氧化物-氮化物-氧化物(ONO)膜。单元栅电极130、沟道膜、隧道绝缘膜、电荷存储膜和阻挡膜可以构成存储单元。填充绝缘层192设置在没有形成层间绝缘层120和单元栅电极130的部分中。填充绝缘层192或层间绝缘层120可以由氧化硅(SiO2或Si(OC2H5)4)等形成。单元栅电极130可以由诸如钨等的金属形成。竖直沟道结构140可以由诸如多晶硅之类的半导体形成。
在存储单元部分CELL中，公共源极线接触部(或平板沟道接触部)164可以通过穿透填充绝缘层192、上公共源极线半导体层104、ONO膜结构和下公共源极线半导体层102延伸到填充下绝缘层294的通孔的下公共源极线半导体层102，并且贯通孔167可以通过穿透填充绝缘层192、上氢扩散阻挡层195、下绝缘层294和下氢扩散阻挡层295连接到外围电路部分PERI的导电布线286。贯通单元金属接触部165可以通过穿透层间绝缘层120和单元栅电极130的堆叠结构、上氢扩散阻挡层195、下绝缘层294和下氢扩散阻挡层295连接到外围电路部分PERI的导电布线286。公共源极线接触部164、贯通孔167和贯通单元金属接触部165可以由诸如钨等的金属形成。
另外，尽管图1中未示出，但是形成在填充绝缘层192上方的位线接触部、位线等可以设置在存储单元部分CELL处。
如上所述，如果设置有下氢扩散阻挡层295和上氢扩散阻挡层195，可以在形成存储单元部分CELL的工艺中限制和/或阻止氢渗入外围电路部分PERI，从而提高外围电路部分PERI的器件的可靠性。
图2A至图2F是示出了制造图1的竖直非易失性存储器件的工艺的截面图。
由于在制造竖直非易失性存储器件的工艺期间制造外围电路部分PERI的工艺不是实施例的主要内容，因此将省略其详细描述。
参照图2A，可以在半导体衬底201上形成外围电路部分PERI，可以顺序地堆叠覆盖外围电路部分PERI的氮化物(例如，氮化硅(SiNx))和氧化物(例如，氧化硅(SiO2))，并且可以通过光刻形成具有暴露导电布线286的一部分的通孔或接触孔的下氢扩散阻挡层295和初始下绝缘层294a。随后，可以依次堆叠诸如氮化钛、氮化钛、钽、氮化钽等的含金属层和诸如多晶硅等的半导体层，从而形成初始公共源极线阻挡层101a和初始下公共源极线半导体层102a。
参照图2B，可以顺序地堆叠氧化物(例如，氧化硅(SiO2))、氮化物(例如，氮化硅(SiNx))和氧化物(例如，氧化硅(SiO2))，从而形成初始ONO层111a、112a和113a，并且在初始ONO层上顺序地堆叠诸如多晶硅等的半导体和诸如Si02、TEOS(Si(OC2H5)4)等的氧化硅，从而形成初始上公共源极线半导体层104a和氧化硅层197。
参照图2C，氧化硅层197、初始上公共源极线半导体层104a、初始ONO层111a、112a和113a、以及初始下公共源极线半导体层102a可以被一起光刻以被图案化为期望的和/或备选的预定形状，从而暴露初始公共源极线层100的侧壁。在这种情况下，暴露在初始公共源极线层的暴露侧壁之间的下绝缘层294也可以被部分蚀刻。
参照图2D，可以在氧化硅层197、初始公共源极线层的暴露侧壁和暴露的下绝缘层294上沉积具有优良氢阻挡特性的材料(例如，氮化硅(SiNx)等)，从而形成初始上氢扩散阻挡层195a。
参照图2E，可以在初始上氢扩散阻挡层195a上堆叠诸如SiO2、TEOS(Si(OC2H5)4)等的氧化硅以覆盖下部结构，从而形成填充初始公共源极线层之间的空间的初始填充绝缘层192a。
参照图2F，可以使用诸如化学机械抛光(CMP)、回蚀等方法对图2E的结构执行平坦化工艺。在这种情况下，初始填充绝缘层192a、初始上氢扩散阻挡层195a和氧化硅层197可以被去除，并且初始上公共源极线半导体层104a也可以被部分去除。初始上公共源极线半导体层104a可以用作CMP停止层或蚀刻停止层。
此后，参照图1，可以在初始上公共源极线半导体层104a上方交替地且重复地堆叠层间绝缘层120和牺牲层。可以通过后续工艺用单元栅电极130代替牺牲层。
此后，尽管图1中未示出，可以分阶段地对层间绝缘层120和牺牲层进行蚀刻，从而形成具有阶梯形状的边缘部分的模制结构，并且可以形成穿过该模制结构的多个沟道孔。阻挡膜、电荷存储膜、隧道绝缘膜和沟道膜可以顺序地形成在每个沟道孔的内壁处，并且可以形成完全填充每个沟道孔的内部的掩埋绝缘膜，从而形成初始竖直沟道结构。
此后，尽管图1中未示出，但可以对模制结构进行光刻，使得在对应于字线切割部分的区域处形成沟槽，并且可以通过沟槽去除位于上公共源极线半导体层104和下公共源极线半导体层102之间的氧化物层111和113以及氮化物层112，并且然后可以用多晶硅代替被去除的氧化层和氮化层，从而形成沟道连接层103。在这种情况下，可以去除通过去除氧化物层111和113以及氮化物层112而暴露的初始竖直沟道结构的阻挡膜、电荷存储膜和隧道绝缘膜，使得沟道膜与沟道连接层1 03直接接触。
此后，尽管图1中未示出，但可以通过沟槽去除形成在层间绝缘层120之间的牺牲层，并且可以用金属层代替每个被去除的牺牲层，从而形成单元栅电极130。
此后，参照图1，可以通过光刻工艺形成各种通孔，并且可以形成诸如金属等的导电材料，从而形成公共源极线接触部、贯通金属接触部、贯通孔、位线、位线接触部等。
已经简要描述了包括形成外围电路部分PERI的工艺和通过在初始上公共源极线半导体层104a上方交替地且重复地堆叠层间绝缘层120和牺牲层来形成模制结构的工艺的后续工艺(例如，与实施例的主要内容关系不大的工艺)。该工艺可以与制造VNAND的现有工艺基本相同。例如，可以参照韩国专利公开No.2019-0054470中公开的工艺来理解现有工艺。
图3是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
在下文中，将基于图1的实施例主要描述不同点。
图3的实施例与图1的实施例的不同之处在于，氢扩散阻挡填充层191填充由上氢扩散阻挡层195形成的凹槽。换言之，可以在公共源极线层100的暴露侧壁之间形成凹槽，上氢扩散阻挡层195可以覆盖每个凹槽的内表面，并且氢扩散阻挡填充层191可以填充每个凹槽的剩余空间。氢扩散阻挡填充层191可以由具有低氢渗透性的材料(例如，Al2O3、Cr2O3、Er2O3、SiNx等)形成。氢扩散阻挡填充层191的材料可以与上氢扩散阻挡层195的材料相同。
如上所述，当除了下氢扩散阻挡层295和上氢扩散阻挡层195之外还设置有氢扩散阻挡填充层191时，可以在形成存储单元部分CELL的工艺中更有效地限制和/或阻止氢渗透到外围电路部分PERI中，从而提高外围电路部分PERI的器件的可靠性。
图4A和图4B是示出了制造图3的竖直非易失性存储器件的工艺的截面图。
与图1的制造竖直非易失性存储器件的工艺相比，图3的制造竖直非易失性存储器件的工艺还将参照其他部分进行描述。
直到在氧化硅层197、初始公共源极线层的暴露侧壁和暴露的下绝缘层294上堆叠具有优良的氢阻挡特性的材料(例如，氮化硅(SiNx)等)从而形成初始上氢扩散阻挡层195a的工艺为止的工艺可以与参照图2A至图2D描述的工艺相同。
此后，参照图4A，可以在初始上氢扩散阻挡层195a上堆叠诸如Al2O3、Cr2O3、Er2O3、SiNx等的材料以覆盖下部结构，从而形成填充初始公共源极线层之间的空间的初始氢扩散阻挡填充层191a。
接下来，参照图4B，可以使用诸如化学机械抛光(CMP)、回蚀等方法对图4A的结构执行平坦化工艺。在这种情况下，初始氢扩散阻挡填充层191a、初始上氢扩散阻挡层195a和氧化硅层197可以被去除，并且初始上公共源极线半导体层104a也可以被部分去除。初始上公共源极线半导体层104a可以用作CMP停止层或蚀刻停止层。
包括通过在初始上公共源极线半导体层104a上方交替地且重复地堆叠层间绝缘层120和牺牲层来形成模制结构的工艺的后续工艺可以与图1的实施例中描述的工艺相同。
图5是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
在下文中，将基于图1的实施例主要描述不同点。
图5的实施例与图1的实施例的不同之处在于，在公共源极线层100的暴露侧壁之间形成有凹槽，并且氢扩散阻挡填充层193填充该凹槽。氢扩散阻挡填充层193可以由具有低氢渗透性的材料(例如，Al2O3、Cr2O3、Er2O3、SiNx等)形成。与图3的实施例相比，图5的实施例可以具有省略了上氢扩散阻挡层195的结构。氢扩散阻挡填充层193可以由与下氢扩散阻挡层295的材料相同的材料形成。
如上所述，当除了下氢扩散阻挡层295之外还设置有氢扩散阻挡填充层193时，可以在形成存储单元部分CELL的工艺中更有效地限制和/或阻止氢渗透到外围电路部分PERI中，从而提高外围电路部分PERI的器件的可靠性。
图6A和图6B是示出了制造图5的竖直非易失性存储器件的工艺的截面图。
与图1的制造竖直非易失性存储器件的工艺相比，图5的制造竖直非易失性存储器件的工艺还将参照其他部分进行描述。
直到氧化硅层197、初始上公共源极线半导体层104a、以及初始ONO层111a、112a和113a被一起光刻以被图案化为期望的和/或备选的预定形状从而暴露初始公共源极线层的侧壁的工艺为止的工艺可以与参照图2A至图2C描述的工艺相同。
此后，参照图6A，可以在氧化硅层197、初始公共源极线层的暴露侧壁、以及暴露在侧壁之间的下绝缘层294上堆叠材料(例如，Al2O3、Cr2O3、Er2O3、SiNx等)以覆盖下部结构，从而形成填充初始公共源极线层之间的空间的初始氢扩散阻挡填充层193a。
接下来，参照图6B，可以使用诸如化学机械抛光(CMP)、回蚀等方法对图6A的结构执行平坦化工艺。在这种情况下，初始氢扩散阻挡填充层193a和氧化硅层197可以被去除，并且初始上公共源极线半导体层104a也可以被部分去除。初始上公共源极线半导体层104a可以用作CMP停止层或蚀刻停止层。
包括通过在初始上公共源极线半导体层104a上方交替地且重复地堆叠层间绝缘层120和牺牲层来形成模制结构的工艺的后续工艺可以与图1的实施例中描述的工艺相同。
图7是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
在下文中，将基于图1的实施例主要描述不同点。
图7的实施例与图1的实施例的不同之处在于，在公共源极线阻挡层101下方设置有上氢扩散阻挡层194。即，上氢扩散阻挡层194可以设置在下绝缘层294和公共源极线阻挡层101之间。
如上所述，如果设置有下氢扩散阻挡层295和上氢扩散阻挡层195，可以在形成存储单元部分CELL的工艺中限制和/或阻止氢渗入外围电路部分PERI，从而提高外围电路部分PERI的器件的可靠性。
图8A至图8E是示出了制造图7的竖直非易失性存储器件的工艺的截面图。
由于在制造竖直非易失性存储器件的工艺期间制造外围电路部分PERI的工艺不是实施例的主要内容，因此将省略其详细描述。
参照图8A，外围电路部分PERI可以形成在半导体衬底201上，可以顺序地堆叠覆盖外围电路部分PERI的氮化物(例如，氮化硅(SiNx))、氧化物(例如，氧化硅(SiO2))和氮化物(例如，氮化硅(SiNx))，从而形成初始下氢扩散阻挡层295a、初始下绝缘层294a和初始上氢扩散阻挡层194a。
参照图8B，可以通过对初始下氢扩散阻挡层295a、初始下绝缘层294a和初始上氢扩散阻挡层194a进行光刻来形成暴露导电布线286的一部分的通孔或接触孔，从而形成下氢扩散阻挡层295、下绝缘层294和上氢扩散阻挡层194。
参照图8C，可以在上氢扩散阻挡层194上依次堆叠诸如氮化钛、氮化钛、钽、氮化钽等的含金属层和诸如多晶硅等的半导体层，从而形成初始公共源极线阻挡层101a和初始下公共源极线半导体层102a。随后，可以顺序地形成初始ONO层111a、112a和113a、以及初始上公共源极线半导体层104a。
参照图8D，初始上公共源极线半导体层104a、初始ONO层111a、112a和113a、以及初始下公共源极线半导体层102a可以被一起光刻以被图案化为期望的和/或备选的预定形状，从而暴露初始公共源极线层的侧壁。在这种情况下，暴露在初始公共源极线层的暴露侧壁之间的上氢扩散阻挡层194也可以被部分蚀刻。
参照图8E，可以在图8D中的被图案化为期望的和/或备选的预定形状的结构上方或之上堆叠诸如SiO2、TEOS(Si(OC2H5)4)等的氧化硅以覆盖下部结构，从而形成填充初始公共源极线层之间的空间的氧化硅层，并且可以使用诸如化学机械抛光(CMP)、回蚀等方法对该氧化硅层执行平坦化工艺。在这种情况下，初始上公共源极线半导体层104a也可以被部分去除。初始上公共源极线半导体层104a可以用作CMP停止层或蚀刻停止层。
包括通过在初始上公共源极线半导体层104a上方交替地且重复地堆叠层间绝缘层120和牺牲层来形成模制结构的工艺的后续工艺可以与图1的实施例中描述的工艺相同。
图9是根据实施例的具有氢扩散阻挡层的竖直非易失性存储器件的截面图。
在下文中，将基于图7的实施例主要描述不同点。
图9的实施例与图7的实施例的不同之处在于，在公共源极线层100的暴露侧壁之间形成有凹槽，并且氢扩散阻挡填充层191填充该凹槽。氢扩散阻挡填充层191可以由具有低氢渗透性的材料(例如，Al2O3、Cr2O3、Er2O3、SiNx等)形成。氢扩散阻挡填充层191可以由与上氢扩散阻挡层194的材料相同的材料(例如，氮化硅(SiNx))形成。
如上所述，当除了下氢扩散阻挡层295和上氢扩散阻挡层194之外还设置有氢扩散阻挡填充层191时，可以在形成存储单元部分CELL的工艺中更有效地限制和/或阻止氢渗透到设置在下方的公共源极线层100和外围电路部分PERI中，从而提高公共源极线层和外围电路部分PERI的器件的可靠性。
图10是示出了制造图9的竖直非易失性存储器件的工艺的截面图。
与图7的制造竖直非易失性存储器件的工艺相比，图9的制造竖直非易失性存储器件的工艺还将参照其他部分进行描述。
直到初始上公共源极线半导体层104a、初始ONO层111a、112a和113a、以及初始下公共源极线半导体层102a被一起光刻以被图案化为期望的和/或备选的预定形状从而暴露初始公共源极线层的侧壁的工艺为止的工艺可以与参照图8A至图8D描述的工艺相同。
此后，可可以在图8D中的被图案化为期望的和/或备选的预定形状的结构之上或上方堆叠材料(例如，Al2O3、Cr2O3、Er2O3、SiNx等)以覆盖下层结构，从而形成填充初始公共源极线层之间的空间的初始氢扩散阻挡层填充层。此后，参照图10，可以使用诸如化学机械抛光(CMP)、回蚀等方法对初始氢扩散阻挡填充层执行平坦化工艺，从而形成氢扩散阻挡填充层191。在这种情况下，初始上公共源极线半导体层104a也可以被部分去除。初始上公共源极线半导体层104a可以用作CMP停止层或蚀刻停止层。
包括通过在初始上公共源极线半导体层104a上方交替地且重复地堆叠层间绝缘层120和牺牲层来形成模制结构的工艺的后续工艺可以与图1的实施例中描述的工艺相同。
上面公开的一个或多个元件可以包括处理电路(诸如包括逻辑电路的硬件；诸如执行软件的处理器之类的硬件/软件组合；或其组合)或在该处理电路中实现。例如，处理电路可以包括但不限于中央处理单元(CPU)、算术逻辑单元(ALU)、数字信号处理器、微型计算机、现场可编程门阵列(FPGA)、片上系统(SoC)、可编程逻辑单元、微处理器、专用集成电路(ASIC)等。
虽然已经描述了发明构思的一些实施例，但是应当理解，发明构思不限于所公开的实施例。相反，发明构思旨在涵盖包括在所附权利要求的精神和范围内的各种修改和等同布置。
Claims (20)
1.一种竖直非易失性存储器件，包括：
外围电路部分，包括存储单元驱动电路和连接布线；
第一氢扩散阻挡层，位于所述外围电路部分上方；
第一绝缘层，位于所述第一氢扩散阻挡层上方；
公共源极线层，位于所述第一绝缘层上方；
第二氢扩散阻挡层，位于所述第一绝缘层上方；以及
存储单元堆叠结构，位于所述公共源极线层和所述第二氢扩散阻挡层上方。
2.根据权利要求1所述的竖直非易失性存储器件，其中，
所述第二氢扩散阻挡层覆盖所述公共源极线层的侧壁和所述第一绝缘层的暴露部分，并且
所述第一绝缘层的暴露部分不被所述公共源极线层覆盖，使得所述第一绝缘层的暴露部分被所述公共源极线层暴露。
3.根据权利要求2所述的竖直非易失性存储器件，还包括：
氢扩散阻挡填充层，在所述第二氢扩散阻挡层上，其中，
所述氢扩散阻挡填充层填充所述公共源极线层的侧壁之间的空间。
4.根据权利要求3所述的竖直非易失性存储器件，其中，所述第二氢扩散阻挡层的材料与所述氢扩散阻挡填充层的材料相同。
5.根据权利要求4所述的竖直非易失性存储器件，其中，所述第二氢扩散阻挡层和所述氢扩散阻挡填充层均包括氮化硅。
6.根据权利要求3所述的竖直非易失性存储器件，其中，
所述氢扩散阻挡填充层包括Al3O2、Cr2O3、Er2O3和SiNx中的至少一种，并且
所述第二氢扩散阻挡层包括氮化硅。
7.根据权利要求1所述的竖直非易失性存储器件，其中，
所述第二氢扩散阻挡层在所述第一绝缘层和所述公共源极线层之间。
8.根据权利要求7所述的竖直非易失性存储器件，还包括：
氢扩散阻挡填充层，填充所述公共源极线层的侧壁之间的空间。
9.根据权利要求8所述的竖直非易失性存储器件，其中，所述第二氢扩散阻挡层的材料与所述氢扩散阻挡填充层的材料相同。
10.根据权利要求9所述的竖直非易失性存储器件，其中，所述第二氢扩散阻挡层和所述氢扩散阻挡填充层包括氮化硅。
11.根据权利要求8所述的竖直非易失性存储器件，其中，
所述氢扩散阻挡填充层包括Al3O2、Cr2O3、Er2O3和SiNx中的至少一种，并且
所述第二氢扩散阻挡层包括氮化硅。
12.一种竖直非易失性存储器件的制造方法，包括：
在外围电路部分上方形成第一氢扩散阻挡层和第一绝缘层，所述外围电路部分包括存储单元驱动电路和连接布线；
在所述第一绝缘层上方形成初始公共源极线层；
将所述初始公共源极线层图案化以形成图案化的初始公共源极线层，所述图案化的初始公共源极线层暴露所述图案化的初始公共源极线层的侧壁和所述图案化的初始公共源极线层的侧壁之间的所述第一绝缘层；
在所述图案化的初始公共源极线层上方形成初始第二氢扩散阻挡层；
形成初始填充绝缘层，所述初始填充绝缘层填充所述图案化的初始公共源极线层的侧壁之间和所述初始第二氢扩散阻挡层上方的空间；
对包括所述初始填充绝缘层和所述初始第二氢扩散阻挡层的结构执行平坦化工艺，以提供包括所述初始填充绝缘层和所述初始第二氢扩散阻挡层的平坦化部分在内的平坦化结构；以及
在所述平坦化结构上方形成存储单元堆叠结构。
13.根据权利要求12所述的制造方法，其中，
所述初始填充绝缘层包括氧化硅，并且
所述初始第二氢扩散阻挡层包括氮化硅。
14.根据权利要求12所述的制造方法，其中，
所述初始填充绝缘层包括Al3O2、Cr2O3、Er2O3和SiNx中的至少一种，并且
所述初始第二氢扩散阻挡层包括氮化硅。
15.根据权利要求12所述的制造方法，其中，
所述初始第二氢扩散阻挡层由与所述初始填充绝缘层的材料相同的材料形成，并且
形成所述初始第二氢扩散阻挡层和形成所述初始填充绝缘层同时执行。
16.根据权利要求15所述的制造方法，其中，所述初始第二氢扩散阻挡层包括氮化硅，并且所述初始填充绝缘层包括氮化硅。
17.一种竖直非易失性存储器件的制造方法，包括：
在包括存储单元驱动电路和连接布线的外围电路部分上方顺序地形成初始第一氢扩散阻挡层、初始第一绝缘层和初始第二氢扩散阻挡层；
通过对所述初始第一氢扩散阻挡层、所述初始第一绝缘层和所述初始第二氢扩散阻挡层进行光刻，形成具有通孔或接触孔的第一氢扩散阻挡层、第一绝缘层和第二氢扩散阻挡层；
在所述第二氢扩散阻挡层上方形成初始公共源极线层；
通过将所述初始公共源极线层图案化以暴露所述初始公共源极线层的侧壁和所述侧壁之间的所述第二氢扩散阻挡层，来形成图案化的初始公共源极线层；
在所述图案化的初始公共源极线层上方形成初始填充绝缘层，所述初始填充绝缘层填充所述图案化的初始公共源极线层的侧壁之间的空间；以及
对所述初始填充绝缘层执行平坦化工艺。
18.根据权利要求17所述的制造方法，其中，
所述初始填充绝缘层包括氧化硅，并且
所述第二氢扩散阻挡层包括氮化硅。
19.根据权利要求17所述的制造方法，其中，
所述初始填充绝缘层包括Al3O2、Cr2O3、Er2O3和SiNx中的至少一种，并且
所述第二氢扩散阻挡层包括氮化硅。
20.根据权利要求17所述的制造方法，其中，
所述第二氢扩散阻挡层的材料与所述初始填充绝缘层的材料相同。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2022-0131564 | 2022-10-13 | ||
| KR1020220131564A KR20240051649A (ko) | 2022-10-13 | 2022-10-13 | 수소 차단층을 가지는 수직형 비휘발성 메모리 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN117896988A true CN117896988A (zh) | 2024-04-16 |
Family
ID=90626080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202310700094.2A Pending CN117896988A (zh) | 2022-10-13 | 2023-06-13 | 具有氢扩散阻挡层的竖直非易失性存储器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20240130133A1 (zh) |
| KR (1) | KR20240051649A (zh) |
| CN (1) | CN117896988A (zh) |
-
2022
- 2022-10-13 KR KR1020220131564A patent/KR20240051649A/ko unknown
-
2023
- 2023-06-13 CN CN202310700094.2A patent/CN117896988A/zh active Pending
- 2023-08-09 US US18/446,911 patent/US20240130133A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| KR20240051649A (ko) | 2024-04-22 |
| US20240130133A1 (en) | 2024-04-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE49440E1 (en) | Vertical-type non-volatile memory devices having dummy channel holes | |
| US10522545B2 (en) | Integrated circuit device and method of manufacturing the same | |
| US8089120B2 (en) | Semiconductor memory device | |
| US8476713B2 (en) | Vertical-type semiconductor device and method of manufacturing the same | |
| US9196630B2 (en) | Semiconductor devices having carbon-contained porous insulation over gate stack structures | |
| US9236426B2 (en) | Semiconductor device and method of manufacturing the same | |
| US8652921B2 (en) | Semiconductor device having a damp-proof structure and method of fabricating the same | |
| KR101652829B1 (ko) | 수직 구조의 비휘발성 메모리 소자 | |
| KR101539697B1 (ko) | 수직형 필라를 활성영역으로 사용하는 3차원 메모리 장치,그 제조 방법 및 그 동작 방법 | |
| US8748249B2 (en) | Vertical structure non-volatile memory device and method of manufacturing the same | |
| KR101759926B1 (ko) | 메모리 반도체 장치, 그 제조 방법 및 동작 방법 | |
| US20100013049A1 (en) | Semiconductor memory device and method for manufacturing same | |
| US20140048873A1 (en) | Semiconductor devices | |
| US20220189984A1 (en) | Three-dimensional memory device including trench-isolated memory planes and method of making the same | |
| KR20150116510A (ko) | 반도체 장치 및 그 제조방법 | |
| JP2008244485A (ja) | 不揮発性メモリ素子及びその製造方法 | |
| US20060128102A1 (en) | Manufacturing method of an non-volatile memory cell | |
| CN107768373B (zh) | 存储元件及其制造方法 | |
| CN110828470B (zh) | 3d存储器件及其制造方法 | |
| CN110867447B (zh) | 半导体器件以及该半导体器件的制造方法 | |
| CN113394231A (zh) | 存储器器件、半导体器件以及存储器器件的制造方法 | |
| US8957469B2 (en) | Semiconductor storage device and manufacturing method of semiconductor storage device | |
| US20110032763A1 (en) | Semiconductor devices including first and second bit lines | |
| JP2000286349A (ja) | 半導体装置およびその製造方法 | |
| US20100295133A1 (en) | Resistor of Semiconductor Device and Method of Forming the Same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication |