TW201301403A - Ｍｏｓ電晶體的製作方法、鰭式場效電晶體及其製作方法 - Google Patents

Abstract

一種MOS電晶體的製作方法。首先，提供一基底。接著，形成一閘極介電層於基底上。而後，進行一含氮電漿及氦氣的氮化製程，以氮化閘極介電層。此外，亦提出一種鰭式場效電晶體及其製作方法。

Description

MOS電晶體的製作方法、鰭式場效電晶體及其製作方法

本發明係關於一種MOS電晶體的製作方法、鰭式場效電晶體及其製作方法，且特別係關於一種MOS電晶體的製作方法、鰭式場效電晶體及其製作方法，其進行一含氮電漿及氦氣的氮化製程。

習知電晶體的製程中，常藉由進行氮化製程氮化閘極介電層，來提高閘極介電層的介電常數及增加閘極介電層的電性品質。一般而言，氮化的濃度越高，閘極介電層的電性品質越好。然而，在現今製程中，即便藉由提高形成氮電漿的功率或者增加氮化製程的時間，可增加閘極介電層的氮化濃度，但礙於機台及製程等的限制，形成氮電漿的功率無法無限制的提高且氮化製程的時間增長亦會大幅減低製程效率。此外，當氮大量分佈於基底與閘極介電層的交界處時，亦會促使氮元素向下擴散至基底中，降低閘極通道中載子的遷移率，而降低電性品質。

再者，如電晶體為一鰭式場效電晶體(FinFET)，基底即具有至少一鰭狀結構，而閘極介電層則覆蓋這些鰭狀結構，因此鰭式場效電晶體的閘極介電層為一具有ㄇ形剖面的閘極介電層。當進行氮化製程以氮化此閘極介電層時，由於閘極介電層的結構形狀較複雜，是以氮化後的閘極介電層會產生氮化不均勻的問題。

本發明提出一種MOS電晶體的製作方法、鰭式場效電晶體及其製作方法，其可有效提高閘極介電層的氮化濃度，解決氮元素向下擴散至基底以及介電層中氮元素分佈不均勻的問題。

本發明提供一種MOS電晶體的製作方法。首先，提供一基底。接著，形成一閘極介電層於基底上。而後，進行一含氮電漿及氦氣的氮化製程，以氮化閘極介電層。

本發明提供一種鰭式場效電晶體(FinFET)的製作方法。首先，提供一基底，包含至少一鰭狀結構。接著，形成一具有ㄇ形剖面的閘極介電層於鰭狀結構上。而後，進行一含氮電漿及氦氣的氮化製程，以氮化具有ㄇ形剖面的閘極介電層。

本發明提供一種鰭式場效電晶體(FinFET)，包含一基底、一具有ㄇ形剖面的閘極介電層。基底具有至少一鰭狀結構。具有ㄇ形剖面的閘極介電層位於鰭狀結構上，其中具有ㄇ形剖面的閘極介電層包含一水平部以及二垂直部，水平部以及垂直部的氮化濃度差小於3%。

基於上述，本發明提供一種MOS電晶體的製作方法及鰭式場效電晶體的製作方法，其藉由進行一含氮電漿及氦氣的氮化製程，以均勻且高濃度地氮化閘極介電層的表面。如此一來，以鰭式場效電晶體為例，本發明所形成之鰭式場效電晶體，其水平部及垂直部的氮化濃度差可小於3%，而達到實質上近乎相同之氮化濃度，進而解決習知水平部及垂直部氮化不均勻地問題。

第1-2圖為依據本發明一較佳實施例之MOS電晶體的製作方法的剖面示意圖。請參考第1-2圖，首先，如第1圖所示，提供一基底110。接著，於基底110上形成一閘極介電層120。基底110例如為一矽基底、一含矽基底或一矽覆絕緣(silicon-on-insulator，SOI)基底等半導體基底。在一實施例中，閘極介電層120例如為一二氧化矽層，其係以進行一氧化製程於矽基底110上而形成。在另一實施例中，閘極介電層120可為一高介電常數介電層，其與基底110之間一般可再形成一介質層(interfacial layer)(未繪示)，以緩衝高介電常數介電層與基底110之材料結構不匹配，其中高介電常數介電層常用例如一鉿氧化物層，但本發明不以此為限。

而後，如第2圖所示，進行一含氮電漿及氦氣的氮化製程P，以氮化閘極介電層120。當閘極介電層120氮化後，如閘極介電層120為一二氧化矽層，則可至少部分轉換為一氮氧化合物層，而如閘極介電層120為一鉿氧化物層，則可至少部分轉換為一氮氧化矽鉿層。以此，可提高閘極介電層120之介電常數以及電性品質。

在此強調，本發明之氮化製程P特別係含氮電漿及氦氣，氦氣作為一輔助氣體，可幫助氮氣解離為氮電漿。是以，本發明之含氮電漿及氦氣之氮化製程P較一般只通入氮氣等氮化製程具有更高的氮氣解離率，而較高的氮氣解離率可有效增加閘極介電層之氮化濃度。在本實施例中，氮化製程P為一去耦合電漿氮化製程，但在其他實施例中，氮化製程P亦可為遠端電漿氮化製程。具體而言，本實施例之氮化製程P可例如先將氮氣通入腔體中，再以例如正負電極之電壓差，使氮氣形成為氮電漿，而氮化閘極介電層120。由於去耦合電漿氮化製程實質上僅氮化閘極介電層120的上表面S1，因此可解決習知中氮氣大量分佈於閘極介電層120與基底110接觸的下表面S2，而使氮氣向下擴散至基底110，降低閘極通道的載子遷移率的問題。

再者，當氦氣所佔的比例越高，則越可彰顯其輔助氮氣解離的功能，而增加氮氣的解離率，進而增加閘極介電層的氮化濃度。然而，當氦氣所佔的比例過高，亦會造成氦氣分子大量撞擊閘極介電層120的上表面S1而損壞其結構。是以，本發明之氮化製程P通入的氮氣/氦氣的壓力比較佳不小於5。在一較佳的實施例中，氮化製程P通入的氮氣與氦氣的壓力比為5：1。又在另一較佳的實施例中，氮化製程P通入的氮氣與氦氣的壓力比為10：1。

此外，本發明之氮化製程P所通入的氣體總壓較現今的氮化製程中所通入的總壓，例如5毫托爾(mT)~20毫托爾(mT)，高出許多。在一較佳的實施例中，本發明之去耦合電漿氮化製程通入的氣體總壓為50 mT~150 mT。又在一更佳的實施例中，去耦合電漿氮化製程通入的氣體總壓為80 mT~100 mT。因為，當通入的氣體(本發明之氣體至少含有氮氣及氦氣)總壓越大，則閘極介電層120的氮化濃度越均勻，故本發明除了上述通入氦氣以增加閘極介電層120上表面S1的氮化濃度之外，更可藉由增加通入的氣體總壓來有效提升閘極介電層120氮化的均勻性。

而後，在形成閘極介電層120之後，可再繼續後續製程以完成MOS電晶體的製作。如第10圖所示，其中後續製程例如為依序形成閘極電極層130、側壁子140、源/汲極區150等，且詳細的形成方式，例如可為一般具多晶矽閘極的MOS電晶體或具金屬閘極之MOS電晶體的前閘極製程及後閘極製程等，該些製程皆為一般半導體製程技術，故不在此贅述。此外，本發明的電晶體仍可包含其他半導體結構(圖未示)，例如一金屬矽化物層(silicide)位於源極/汲極區上、以一矽基底回蝕製程並搭配一選擇性磊晶成長(selective epitaxial growth，SEG)製程而形成具有矽與其他材料的磊晶層於源極/汲極區或是其他保護層。而於一實施例中，在完成源極/汲極區或金屬矽化物層(圖未示)後，可進一步將側壁子部份或完全移除，使得後續形成的接觸洞蝕刻停止層(contact etch stop layer，CESL)對於電晶體具有較佳應力，接觸洞蝕刻停止層的材料可包括例如氮化矽。另外需注意的是，雖然本實施例較佳依序形成輕摻雜源極/汲極區、側壁子及源極/汲極區，但不侷限於此，本發明又可依據製程上的需求任意調整上述形成側壁子及掺雜區的順序，此均屬本發明所涵蓋的範圍。

第3-6圖為依據本發明一較佳實施例之鰭式場效電晶體(FinFET)的製作方法的俯視示意圖。請參考第3-6圖。如第3圖所示，提供一基底310，而基底310可包含一本體312以及至少一鰭狀結構314，位於本體312上。具體而言，形成基底310的方法，可例如為(其為一般半導體製程技術，故不再另外繪示)：提供一矽基底。形成一遮罩層於矽基底上，此遮罩層例如為一氧化層，其可由熱氧化製程形成。接著，形成一光阻層於遮罩層上，並進行一微影暨蝕刻製程，去除部分區域之遮罩層以形成一圖案化之硬遮罩，遮蓋預定形成鰭狀矽處。接著，利用圖案化之硬遮罩作為一蝕刻遮罩對矽基底進行蝕刻，從而形成鰭狀結構314於本體312上。當然，亦可藉由其它方式形成具有鰭狀結構314的基底310，例如蝕刻絕緣層上覆矽(silicon-on-insulator，SOI)的單晶矽層以形成此具有鰭狀結構的基底，本發明不以此為限。

如第4圖所示，形成一具有ㄇ形剖面的閘極介電層320於鰭狀結構314上。在一實施例中，閘極介電層320例如為一二氧化矽層。在另一實施例中，閘極介電層320可為一高介電常數介電層，其與基底310之間一般可再形成一介質層(未繪示)，以緩衝高介電常數介電層與基底310之材料結構不匹配，其中高介電常數介電層常用例如一鉿氧化物層，但本發明不以此為限。接著，如第5圖所示，進行一含氮電漿及氦氣的氮化製程P，以氮化具有ㄇ形剖面的閘極介電層320。在閘極介電層320氮化後，如閘極介電層320為一二氧化矽層，則可至少部分轉換為一氮氧化合物層，而如閘極介電層320為一鉿氧化物層，則可至少部分轉換為一氮氧化矽鉿層。如此一來，可提高閘極介電層320之介電常數以及電性品質。

在此強調，本發明之氮化製程P特別係含氮電漿及氦氣，氦氣作為一輔助氣體，可幫助氮氣解離為氮電漿。是以，本發明之含氮電漿及氦氣之氮化製程較一般只通入氮氣等氮化製程具有更高的氮氣解離率，而較高的氮氣解離率可有效增加閘極介電層320之氮化濃度。在本實施例中，氮化製程P為一去耦合電漿氮化製程，但在其他實施例中，氮化製程P亦可為遠端電漿氮化製程。由於去耦合電漿氮化製程實質上僅氮化閘極介電層320的一外表面S3，因此可解決習知中氮氣大量分佈於閘極介電層320與鰭狀結構314接觸的內表面S4，而使氮氣向內擴散至鰭狀結構314，降低閘極通道的載子遷移率的問題。

再者，當氦氣所佔的比例越高，則越可彰顯其輔助氮氣解離的功能，而增加氮氣的解離率，進而增加閘極介電層的氮化濃度。然而，當氦氣所佔的比例過高，亦會造成氦氣分子大量撞擊閘極介電層320的外表面S3而損壞其結構。是以，本發明之氮化製程P通入的氮氣/氦氣的壓力比較佳不小於5。在一較佳的實施例中，氮化製程P通入的氮氣與氦氣的壓力比為5：1。又在另一較佳的實施例中，氮化製程P通入的氮氣與氦氣的壓力比為10：1。

當然，在氮化閘極介電層320之後，可再繼續鰭式場效電晶體的後續製程以完成鰭式場效電晶體的製作。如第6圖所示，形成一閘極電極(未繪示)於閘極介電層320上，並再蝕刻閘極電極及閘極介電層320，以形成一與鰭狀結構314近乎正交的閘極結構330，其包含一閘極介電層320’及閘極電極332。而後，可再進行後續製程例如形成側壁子、源/汲極區等，不在此再贅述。

於是，如第6圖所示，藉由本發明之上述方法，可形成一鰭式場效電晶體300，包含有一基底310以及一具有ㄇ形剖面的閘極介電層320’。基底310具有一本體312以及至少一鰭狀結構314，位於本體312上。具有ㄇ形剖面的閘極介電層320’則位於鰭狀結構314上。更進一步而言，閘極介電層320’更包含一過渡層322位於一本體324的一外表面S3，其中過渡層322係以進行氮化製程P轉化本體324而來。因此，在一實施例中，如本體324為一二氧化矽層，則過渡層322即為一氮氧化矽層位於二氧化矽層的外表面S3。在另一實施例中，如本體324為一鉿氧化物層，則過渡層322即為一氮氧化矽鉿層位於鉿氧化物層的外表面S3。

此外，第7圖為第6圖沿著AA’方向之鰭式場效電晶體(FinFET)的剖面示意圖。如第7圖所示，具有ㄇ形剖面的閘極介電層320’包含一水平部h以及二垂直部v1及v2。由於本發明之氮化製程所通入的氣體總壓較現今的氮化製程所通入的氣體總壓高出許多，故本發明之閘極介電層320’的氮化濃度可較現今的氮化製程所形成之閘極介電層均勻。是以，本發明之水平部h與垂直部v1及v2的氮化濃度差可小於3%，且在一較佳實施例中，水平部h以及垂直部v1及v2的氮化濃度可達到實質上相同。在一實施例中，本發明之去耦合電漿氮化製程通入的氣體總壓較佳為50 mT~150 mT。又在一實施例中，去耦合電漿氮化製程通入的氣體總壓更佳為80 mT~100 mT。

另外，本發明亦提供一磁控裝置以進一步增加電漿氮化製程之均勻性。第8圖為依據本發明一較佳實施例之電漿氮化裝置的剖面示意圖。如第8圖所示，可將類似於上述之鰭式場效電晶體300放入一電漿氮化裝置400中。此電漿氮化裝置400係利用分別通入正負電壓之上電極410及下電極420，將通入之氮氣解離成氮電漿430，以氮化鰭式場效電晶體300中的閘極介電層320。特別注意，本發明之電漿氮化裝置400包含一磁控裝置440，以調整氮電漿430的分佈位置，俾使閘極介電層320可更均勻地氮化。磁控裝置440可例如為永久磁鐵或電磁鐵等，而其位置可如圖所示，設置於上電極410上，或者亦可設置於其他位置，視實際需求而定。此外，磁控裝置440可為一獨立控制的裝置，其可相對於鰭式場效電晶體300(或電漿氮化裝置400的腔體)運動，運動的軌跡可例如繞鰭式場效電晶體300轉動、以鰭式場效電晶體300為圓心做圓周運動、螺旋運動、呈步階函數曲線運動等。

第9圖為第8圖之電漿氮化裝置的局部剖面示意圖。詳細而言，如第9圖所示，磁控裝置440可產生磁力線C，而造成局部磁場集中，進而使氮電漿430集中於一預定區域D，而平衡其下方之閘極介電層320之氮化濃度較低的區域，解決氮化不均勻的問題。一般而言，閘極介電層320的垂直部v1及v2(如第7圖所示)之氮化濃度容易較水平部h低，而導致閘極介電層320氮化不均勻。因此，可將磁控裝置440對應垂直部v1及v2設置，以加強垂直部v1及v2的氮化濃度。當然，如將本發明之電漿氮化裝置應用於一晶圓(未繪示)中，亦可解決常見之晶圓邊緣氮化不足的問題。此外，本發明之磁控裝置亦可亦應用於其他電漿之摻雜製程中，例如乙硼烷或磷化氫等摻雜製程，本發明不以此為限。

總上所述，本發明提供一種MOS電晶體的製作方法及鰭式場效電晶體的製作方法，其藉由進行一含氮電漿及氦氣的氮化製程，以均勻且高濃度地氮化閘極介電層的表面。舉例而言，此含氮電漿及氦氣的氮化製程可為一去耦合電漿氮化製程，且應用較習知更高之通入氣體總壓，以達成此目的。如此一來，以鰭式場效電晶體為例，本發明所形成之鰭式場效電晶體，其水平部及垂直部的氮化濃度差可小於3%，而達到實質上近乎相同之氮化濃度，進而解決習知水平部及垂直部氮化不均勻地問題。此外，本發明又提供一磁控裝置，其可增加局部之氮化濃度，而進一步提升閘極介電層表面的氮化濃度的均勻性。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

110．．．基底

120．．．閘極介電層

130．．．閘極電極層

140．．．側壁子

150．．．源/汲極區

300．．．鰭式場效電晶體

310．．．基底

312、324．．．本體

314．．．鰭狀結構

320、320’．．．閘極介電層

322．．．過渡層

330．．．閘極結構

332．．．閘極電極

400．．．電漿氮化裝置

410．．．上電極

420．．．下電極

430．．．氮電漿

440．．．磁控裝置

C．．．磁力線

D．．．預定區域

h．．．水平部

P．．．氮化製程

S1．．．上表面

S2．．．下表面

S3．．．外表面

S4．．．內表面

v1、v2．．．垂直部

第1-2圖為依據本發明一較佳實施例之MOS電晶體的製作方法的剖面示意圖。

第3-6圖為依據本發明一較佳實施例之鰭式場效電晶體(FinFET)的製作方法的俯視示意圖。

第7圖為第6圖沿著AA’方向之鰭式場效電晶體(FinFET)的剖面示意圖。

第8圖為依據本發明一較佳實施例之電漿氮化裝置的剖面示意圖。

第9圖為第8圖之電漿氮化裝置的局部剖面示意圖。

第10圖為依據本發明一較佳實施例之MOS電晶體的製作方法的剖面示意圖。

110．．．基底

120．．．閘極介電層

P．．．氮化製程

S1．．．上表面

S2．．．下表面

Claims (20)

1. 一種MOS電晶體的製作方法，包含有：提供一基底；形成一閘極介電層於該基底上；以及進行一含氮電漿及氦氣的氮化製程，以氮化該閘極介電層。
2. 如申請專利範圍第1項所述之MOS電晶體的製作方法，其中該氮化製程包含一去耦合電漿氮化製程。
3. 如申請專利範圍第2項所述之MOS電晶體的製作方法，其中該去耦合電漿氮化製程通入的氣體總壓為50毫托爾(mT)~150毫托爾(mT)。
4. 如申請專利範圍第3項所述之MOS電晶體的製作方法，其中該去耦合電漿氮化製程通入的氣體總壓為80mT~100mT。
5. 如申請專利範圍第1項所述之MOS電晶體的製作方法，其中該氮化製程包含遠端電漿氮化製程。
6. 如申請專利範圍第1項所述之MOS電晶體的製作方法，其中該氮化製程通入的氮氣/氦氣的壓力比不小於5。
7. 如申請專利範圍第1項所述之MOS電晶體的製作方法，其中該氮化製程通入的氮氣與氦氣的壓力比為5：1。
8. 如申請專利範圍第1項所述之MOS電晶體的製作方法，其中該氮化製程通入的氮氣與氦氣的壓力比為10：1。
9. 如申請專利範圍第1項所述之MOS電晶體的製作方法，其中該閘極介電層包含一二氧化矽層或一高介電常數介電層。
10. 如申請專利範圍第9項所述之MOS電晶體的製作方法，其中該高介電常數介電層包含一鉿氧化物層。
11. 一種鰭式場效電晶體(FinFET)的製作方法，包含有：提供一基底，包含至少一鰭狀結構；形成一具有ㄇ形剖面的閘極介電層於該鰭狀結構上；以及進行一含氮電漿及氦氣的氮化製程，以氮化該具有ㄇ形剖面的閘極介電層。
12. 如申請專利範圍第11項所述之鰭式場效電晶體的製作方法，其中該氮化製程包含一去耦合電漿氮化製程。
13. 如申請專利範圍第12項所述之鰭式場效電晶體的製作方法，其中該去耦合電漿氮化製程通入的氣體總壓為50mT~150mT。
14. 如申請專利範圍第12項所述之鰭式場效電晶體的製作方法，其中該去耦合電漿氮化製程通入的氣體總壓為80mT~100mT。
15. 如申請專利範圍第11項所述之鰭式場效電晶體的製作方法，其中該氮化製程包含遠端電漿氮化製程。
16. 如申請專利範圍第11項所述之鰭式場效電晶體的製作方法，其中該氮化製程通入的氮氣/氦氣的壓力比不小於5。
17. 一種鰭式場效電晶體(FinFET)，包含有：一基底，具有至少一鰭狀結構；以及一具有ㄇ形剖面的閘極介電層位於該鰭狀結構上，其中該具有ㄇ形剖面的閘極介電層包含一水平部以及二垂直部，該水平部以及該垂直部的氮化濃度差小於3%。
18. 如申請專利範圍第17項所述之鰭式場效電晶體，其中該水平部以及該垂直部的氮化濃度實質上相同。
19. 如申請專利範圍第17項所述之鰭式場效電晶體，其中該具有ㄇ形剖面的閘極介電層包含一二氧化矽層以及一氮氧化矽層位於該二氧化矽層的外表面。
20. 如申請專利範圍第17項所述之鰭式場效電晶體，其中該具有ㄇ形剖面的閘極介電層包含一鉿氧化物層以及一氮氧化矽鉿層位於該鉿氧化物層的外表面。