CN112740376A - 半导体装置的制造方法、基板处理装置和程序 - Google Patents

半导体装置的制造方法、基板处理装置和程序 Download PDF

Info

Publication number
CN112740376A
CN112740376A CN201880097474.9A CN201880097474A CN112740376A CN 112740376 A CN112740376 A CN 112740376A CN 201880097474 A CN201880097474 A CN 201880097474A CN 112740376 A CN112740376 A CN 112740376A
Authority
CN
China
Prior art keywords
substrate
oxide layer
temperature
oxidation
plasma
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880097474.9A
Other languages
English (en)
Other versions
CN112740376B (zh
Inventor
井川博登
中山雅则
舟木克典
上田立志
坪田康寿
高见荣子
竹岛雄一郎
山角宥贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN112740376A publication Critical patent/CN112740376A/zh
Application granted granted Critical
Publication of CN112740376B publication Critical patent/CN112740376B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/08—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases only one element being applied
    • C23C8/10—Oxidising
    • C23C8/12—Oxidising using elemental oxygen or ozone
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/80—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Analytical Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种半导体装置的制造方法，包括第一氧化工序和第二氧化工序；第一氧化工序中，对于处于第一温度的基板的表面由第一含氧气体的等离子体进行改性，形成第一氧化层；第二氧化工序中，将上述基板加热至比上述第一温度高的第二温度，对形成有上述第一氧化层的上述基板的表面由第二含氧气体的等离子体进行改性，形成上述第一氧化层的厚度增加后的第二氧化层。

Description

半导体装置的制造方法、基板处理装置和程序
技术领域
本公开涉及半导体装置的制造方法、基板处理装置和程序。
背景技术
作为半导体装置的制造工序的一例，已知有对基板的表面进行氧化处理的工序。
例如，在专利文献1中公开了以下这样的半导体装置的制造方法，即，在半导体基板上形成栅极氧化膜后，依次堆积多晶硅膜和高熔点金属硅化物膜并图案化为栅极电极的配线形状，暴露于氧等离子体而在栅极电极配线的露出面上形成氧化膜。
此外，专利文献2中公开了对硅进行等离子体氧化处理来形成氧化硅膜后，进行热氧化处理的氧化硅膜的形成方法。
专利文献1：日本特开平7-263686号公报
专利文献2：日本特开2010-171128号公报
例如，在对硅基板表面的掺杂了杂质(掺杂剂)的Si膜(掺杂后的Si膜)进行氧化处理以形成SiO2膜时，如果在高温对掺杂后的Si膜进行氧化处理，则膜中的掺杂剂会脱出而使得表面特性发生明显改变。此外，从掺杂后的Si膜脱出的掺杂剂会附着在加热器的表面而妨碍向基板的热传导，附着在灯窗上而妨碍光的透过，因而基板的温度下降，有时会产生膜厚降低的结果。处理室内会被这样从Si膜脱出的掺杂剂污染，因而存在不能稳定运行装置的担忧。
另一方面，在低温下的氧化处理中，虽然能够抑制掺杂剂从掺杂后的Si膜脱出，但不能得到充分的膜质，生产量(throughput)下降。
发明内容
发明要解决的课题
本公开的目的在于提供一种抑制生产率的下降并抑制基板的表面特性的意外变化而形成氧化层的技术。
解决课题的方法
根据本公开的第一方面，提供一种半导体装置的制造技术，包括第一氧化工序和第二氧化工序；在第一氧化工序中，对于处于第一温度的基板的表面由第一含氧气体的等离子体进行改性，形成第一氧化层；在第二氧化工序中，将上述基板加热至比上述第一温度高的第二温度，对形成有上述第一氧化层的上述基板的表面由第二含氧气体的等离子体进行改性，形成上述第一氧化层的厚度增加后的第二氧化层。
发明效果
根据本公开，能够提供一种抑制生产率的下降并抑制基板的表面特性的意外变化而形成氧化层的技术。
附图说明
图1是示意性地显示对于表面具有掺杂了P的膜的基板，在对膜进行等离子体氧化而形成第一氧化层后，进一步进行等离子体氧化而形成第二氧化层的图。
图2是显示第一实施方式涉及的基板处理装置中进行第一氧化工序时的一例的概略构成图。
图3是显示第一实施方式涉及的基板处理装置中进行第二氧化工序时的一例的概略构成图。
图4是说明本公开的实施方式涉及的基板处理装置的等离子体生成原理的图。
图5是说明本公开的实施方式涉及的控制装置的图。
图6是显示本公开的实施方式涉及的基板处理工序的流程图。
图7是第二实施方式涉及的基板处理装置的概略构成图。
图8是显示对多晶Si膜进行热氧化而形成的氧化层的厚度和进行等离子体氧化而形成的氧化层的厚度与晶圆温度的关系的图。
图9是显示实施例中处理后的晶圆的处理片数与氧化层的厚度和厚度均匀性的关系的图。
图10是显示本公开的实施方式涉及的基板处理工序中的被处理基板的温度的时间推移与各工序的关系的一例的图。
图11是显示本公开的实施方式涉及的基板处理工序中的被处理基板的温度的时间推移与各工序的关系的其他例的图。
图12是显示本公开的实施方式涉及的基板处理工序中的被处理基板的温度的时间推移与各工序的关系的其他例的图。
具体实施方式
以下，参照附图来说明本公开的实施方式。
需说明的是，本说明书中的“工序”的用语不仅是独立的工序，即使在不能与其他工序明确区别时，只要能达到该工序的期望目标就包含在该用语中。
此外，本说明书中，有时将第一氧化工序和第二氧化工序合在一起记为“氧化工序”。
此外，有时将第一含氧气体和第二含氧气体合在一起记为“含氧气体”。
此外，有时将第一氧化层和增厚第一氧化层后的第二氧化层合在一起记为“氧化层”。需说明的是，本说明书中的“氧化层”不是在基板表面上堆积氧化物而形成的氧化层，而是指通过对基板的表面进行改性而形成的氧化层。例如，在基板的表面上已经存在膜的情况下，是指通过对膜的表面进行改性而形成的氧化层。
本实施方式涉及的半导体装置的制造方法包括第一氧化工序和第二氧化工序，在第一氧化工序中，对于处于第一温度的基板的表面由第一含氧气体的等离子体进行改性，形成第一氧化层，在第二氧化工序中，将上述基板加热至比上述第一温度高的第二温度，形成有上述第一氧化层的上述基板的表面由第二含氧气体的等离子体进行改性，形成上述第一氧化层的厚度增加后的第二氧化层。
如此地，作为第一氧化工序，对处于第一温度的基板的表面由氧等离子体进行改性而形成第一氧化层，然后，在使基板的温度为比第一温度高的第二温度的状态下由氧等离子体增厚第一氧化层而形成第二氧化层，由此能够抑制生产率的下降，同时能抑制基板的表面特性的意外变化。
本实施方式涉及的半导体装置的制造方法中使用的基板(被处理基板)只要对应于所制造的半导体装置的用途来选择即可。本实施方式涉及的半导体装置的制造方法例如适合用于这样的情形，即，对于在基板的表面具有掺杂了杂质的膜的基板，从上述膜的表面开始进行氧化来形成氧化层。
图1示意地显示对于在表面具有掺杂了磷(P)的Si膜300的基板，通过本实施方式涉及的半导体装置的制造方法，在形成第一氧化层310a后，形成使第一氧化层310a的厚度增大了的第二氧化层310b。第一氧化工序中，使具有掺杂了P作为杂质(掺杂剂)的Si膜300的基板处于较低温的第一温度，以此状态供给至少含有氧(O)的第一含氧气体来进行等离子体氧化，从而使Si膜300从表面开始被氧化，形成主要由SiO2构成的作为Si氧化层的第一氧化层310a。在这样的第一氧化工序中，抑制了杂质(掺杂剂)从膜中的脱出(放出)，并抑制了因掺杂剂脱出而引起的膜的特性改变。此外，能够防止处理室内被掺杂剂污染而导致的氧化速率的下降和氧化层的面内均匀性的下降。
在第一氧化工序后，在与第一温度相比成为高温的第二温度进行第二氧化工序。由第一氧化工序在Si膜300的表面部分形成的第一氧化层310a作为抑制掺杂剂从Si膜300中脱出的帽层来发挥作用。因此，在第二氧化工序中通过在与第一温度相比的高温的第二温度进行等离子体氧化，在提高氧化速率的同时，抑制掺杂剂的脱出。其结果是，不仅能够实现生产量的提高，而且能够抑制膜质的下降，能够形成第一氧化层310a增厚而具有所希望的特性的作为主要由SiO2构成的Si氧化层的第二氧化层310b。
关于用于执行本实施方式涉及的半导体装置的制造方法的装置，只要能够进行上述第一氧化工序和第二氧化工序就没有特别限定。例如，第一氧化工序和第二氧化工序可以由分别的处理室进行，但从生产率、作业性的观点出发，第一氧化工序和第二氧化工序优选在同一处理室内执行。通过使两个氧化工序在同一处理室内执行，能够简化或省略基板的搬入搬出工序以及与基板的搬入搬出相伴的处理室内的压力调整、温度调整等工序，能够大幅提高生产率和作业性。
以下，对于能够用于实施本实施方式涉及的半导体装置的制造方法的基板处理装置的一例进行说明。
本实施方式涉及的基板处理装置具有：处理基板的处理室；向上述处理室内供给含氧气体的气体供给部；能够对配置在上述处理室内的上述基板进行加热的加热部；将供给至上述处理室内的上述含氧气体激发来生成等离子体的等离子体生成部；和控制部，该控制部控制上述气体供给部、上述加热部和上述等离子体生成部，以在上述处理室内执行第一氧化工序和第二氧化工序，第一氧化工序是对处于第一温度的上述基板的表面由第一含氧气体的等离子体进行改性来形成第一氧化层的工序，第二氧化工序是将上述基板加热至比上述第一温度高的第二温度，对形成有上述第一氧化层的上述基板的表面由第二含氧气体的等离子体进行改性，形成上述第一氧化层的厚度增加后的第二氧化层的工序。
[第一实施方式]
图2和图3显示本实施方式涉及的基板处理装置的构成的一例(第一实施方式)。图2显示进行第一氧化工序时的一例，图3显示第一实施方式涉及的基板处理装置中进行第二氧化工序时的一例。
(处理室)
基板处理装置100具有对晶圆(基板)200进行等离子体处理的处理炉202。处理炉202具有构成处理室201的处理容器203。处理容器203具有作为第一容器的穹顶型上侧容器210和作为第二容器的碗型下侧容器211。通过上侧容器210覆盖在下侧容器211之上，从而形成处理室201。
在下侧容器211的下部侧壁设置闸阀244。在打开闸阀244时，能够将晶圆200经由搬入搬出口245搬入到处理室201内，或者，将晶圆200经由搬入搬出口245搬出处理室201外。闸阀244在关闭时成为保持处理室201内的气密性的密闭阀。
如后述的图4所示，处理室201具有：在周围设置有线圈212的等离子体生成空间201a和与等离子体生成空间201a连通且对晶圆200进行处理的基板处理空间201b。等离子体生成空间201a是生成等离子体的空间，例如是指在处理室201内的比线圈212的下端(图2和图3中的点划线)更上方的空间。另一方面，基板处理空间201b是由等离子体对基板进行处理的空间，是指比线圈212的下端更下方的空间。
(基座)
在处理室201的底侧中央，配置有作为载置晶圆200的基板载置部的基座(基板载置台)217。
在基座217的内部一体埋入作为加热机构(加热部)的加热器217b。加热器217b构成为经由加热器电力调整机构276供给电力时能够将晶圆200从例如25℃加热至1000℃左右。
基座217与下侧容器211电绝缘。在基座217内部装备有阻抗调整电极217c。阻抗调整电极217c经由作为阻抗调整部的阻抗可变机构275而接地。阻抗可变机构275由线圈、可变电容构成，并构成为通过控制线圈的电感和电阻以及可变电容的容量值而能够使得阻抗在从约0Ω至处理室201的寄生阻抗值的范围内变化。由此，能够通过阻抗调整电极217c和基座217来控制晶圆200的电位(偏压)。
在基座217上设置有使基座升降的基座升降机构268。在基座217中至少在3个部位设置贯通孔217a，同时，在下侧容器211的底面，在与贯通孔217a相互相对的位置至少在3个部位设置支撑销266来作为支撑晶圆200的支撑体。在将基座217下降时，各支撑销266分别从贯通孔217a中穿过而从基板载置面217d突出。
本实施方式涉及的基板载置部主要由基座217、加热器217b和阻抗调整电极217c构成。
(气体供给部)
在处理室201的上方(即上侧容器210的上部)设置气体供给喷头236。气体供给喷头236具有帽状的盖体233、气体导入口234、缓冲室237、开口238、遮挡板240和气体吹出口239，构成为能够将气体供给至处理室201内。缓冲室237具有作为将由气体导入口234导入的气体分散的分散空间的功能。
气体导入口234与供给氢气体(H2)的气体供给管232a的下游端、供给氧气体(O2)的气体供给管232b的下游端和供给氮气体(N2)或非活性气体的气体供给管232c连接以使它们合流。
在气体供给管232a中，从上游侧开始依次设置H2气体供给源250a、作为流量控制装置的质量流量控制器(MFC)252a、作为开关阀的阀门253a。
在气体供给管232b中，从上游侧开始依次设置O2气体供给源250b、MFC252b、阀门253b。
在气体供给管232c中，从上游侧开始依次设置N2气体供给源250c、MFC252c、阀门253c。
在气体供给管232a、气体供给管232b和气体供给管232c合流后的下游侧，设置阀门243a，与气体导入口234的上游端连接。通过阀门253a、253b、253c、243a的开关，能够由MFC252a、252b、252c分别调整气体的流量并经由气体供给管232a、232b、232c将氢气体、氧气体、氮气体等气体分别供给至处理室201内。
由气体供给喷头236(盖体233、气体导入口234、缓冲室237、开口238、遮挡板240、气体吹出口239)、气体供给管232a、MFC252a、阀门253a、243a构成氢气体供给系统。
由气体供给喷头236、气体供给管232b、MFC252b、阀门253b、243a构成氧气体供给系统。
由气体供给喷头236、气体供给管232c、MFC252c、阀门253c、243a构成氮气体供给系统。
进而，由氢气体供给系统、氧气体供给系统、氮气体供给系统构成气体供给部。
需说明的是，本实施方式涉及的本实施方式涉及的基板处理装置中，只要能够从气体供给部至少供给含有氧的含氧气体即可，也可以不具备氢气体供给系统和氮气体供给系统。
(排气部)
在下侧容器211的侧壁，设置将气体从处理室201内排气的气体排气口235。气体排气口235与气体排气管231的上游端连接。气体排气管231中，从上游侧开始依次设置作为压力调整器(压力调整部)的APC(Auto Pressure Controller，压力自动调节器)阀门242、阀门243b、作为真空排气装置的真空泵246。
排气部主要由气体排气口235、气体排气管231、APC阀门242、阀门243b构成。此外，真空泵246也可以纳入排气部。
(等离子体生成部)
在处理室201的外周部(即上侧容器210的侧壁的外侧)以围绕处理室201的方式设置螺旋状的共振线圈212。共振线圈212与RF(Radio Frequency，射频)传感器272、高频电源273和频率整合器274连接。
高频电源273向共振线圈212供给高频电力。RF传感器272设置在高频电源273的输出侧。RF传感器272监测被供给的高频波的行波和反射波的信息。频率整合器(频率控制部)274基于由RF传感器272监测的反射波的信息来控制高频电源273并进行频率整合以使反射波最小。
共振线圈212的两端电接地，但在装置最初设置时或处理条件变更时，由于要对该共振线圈212的通电长度进行微调整以使共振特性与高频电源273大致相等，因而共振线圈212的至少一端经由可动滑片213接地。图2和图3中的符号214显示另一端的固定接地。进而，为了在装置最初设置时或处理条件变更时对共振线圈212的阻抗进行微调整，在共振线圈212的接地的两端之间，由可动滑片215构成给电部。
屏蔽板223在屏蔽电磁波向共振线圈212的外侧泄露的同时，在与共振线圈212之间形成构成共振电路的必要容量成分。
等离子体生成部主要由共振线圈212、RF传感器272、频率整合器274构成。此外，作为等离子体生成部也可以包括高频电源273。
在此，对于本实施方式涉及的装置的等离子体生成原理和所生成的等离子体的性质，使用图4来进行说明。
如图4所示，作为用于放电的电极，共振线圈212在石英穹顶的周边卷绕为螺旋状。该高频感应耦合等离子体(Inductively Coupled Plasma)电极(ICP电极)在所谓λ-ICP时，电极的两端与大地相接，该与大地相接的电极之间的电极长度调整为与施加的高频电力的波长大致相等的长度。
对于共振线圈212，设定卷绕直径、卷绕间距、卷绕数以形成预定波长的驻波并以全波长模式进行共振。即，共振线圈212的通电长度要设定为从高频电源273施加的电力的预定频率时的1波长的整数倍。
具体地，考虑所施加的电力、所产生的磁场强度、所适用的装置的外形等，共振线圈212例如设为50～300mm2的有效截面积且200～500mm的线圈直径，在形成等离子体生成空间201a的腔室外周侧卷绕2～60圈左右，以使得由频率为800kHz～50MHz、电力为0.5～5kW(更优选1.0～4.0kW)的高频电力产生0.01～10高斯左右的磁场。
高频电源273具有：包括用于限定振荡频率和输出的高频振荡电路和前置放大器的电源控制单元以及用于增幅至预定输出的增幅器。电源控制单元基于通过操作面板预先设定的与频率和电力相关的输出条件来控制增幅器，增幅器经由传送线路向上述共振线圈212供给固定的高频电力。
上述频率整合器274检测来自产生等离子体时的上述共振线圈212的反射波电力，并相对于上述预先设定的频率增加或减少振荡频率以使得反射波电力最小。具体地，频率整合器274具有补偿预先设定的振荡频率的频率控制电路，并且在高频电源273的增幅器的输出侧安装检测传送线路中的反射波电力并将该电压信号反馈至频率控制电路的RF传感器272。
频率控制电路在激发等离子体前以共振线圈212的无负荷共振频率振荡，在激发等离子体后以增加或减少上述预先设定频率后的频率振荡，以使得反射电力最小化，其结果是将频率信号发送至高频电源273以使得传送线路中的反射波为零。
共振装置中，由于对应于等离子体发生时和等离子体生成条件变动时的共振线圈212的共振点的偏移，准确地输出共振频率的高频，因而能够更加准确地在共振线圈212形成驻波。即，如图4所示，共振线圈212中，通过包括等离子体的该共振器的实际共振频率的送电，形成相位电压与逆相位电压常常抵消状态的驻波，在线圈的电气中点(电压为零的节点)产生最高相位电流。因此，在上述电气中点激发的感应等离子体几乎没有与处理室壁和基板载置台的电容耦合，在等离子体生成空间201a中，生成电动势极低的甜甜圈形状的等离子体。
(控制部)
如图5所示，作为控制部的控制器221构成为具有CPU(Central Processing Unit，中央处理器)221a、RAM(Random Access Memory，随机储存器)221b、存储装置221c和I/O接口121d的计算机。RAM221b、存储装置221c、I/O接口221d构成为能够经由内部总线221e而与CPU221a进行数据交换。控制器221可以与作为输入输出装置225的例如触摸面板、鼠标、键盘、操作终端等连接。此外，控制器221也可以与作为显示部的例如显示器等连接。
存储装置221c例如由闪存、HDD(Hard Disk Drive，硬盘驱动器)、CD-ROM等构成。存储装置221c内储存着控制基板处理装置100的动作的控制程序、记载基板处理的过程、条件等的制程配方等，并能够读出。制程配方是将后述的基板处理中的各过程进行组合以使得由控制器221来执行并得到预定的结果，作为程序来发挥功能。
作为程序，例如，可以列举通过计算机使基板处理装置执行如下过程的内容：对在所述基板处理装置的处理室内配置的处于第一温度的基板的表面由第一含氧气体的等离子体进行改性，形成第一氧化层的第一氧化过程；和将基板加热至比第一温度高的第二温度，对形成有第一氧化层的基板的表面由第二含氧气体的等离子体进行改性并氧化，形成第一氧化层的厚度增加后的第二氧化层的第二氧化过程。
RAM221b构成为将由CPU221a读出的程序、数据等临时保存的存储区域(工作区域)。
I/O接口221d与上述MFC252a、252b、252c、阀门253a、253b、253c、243a、243b、闸阀244、APC阀门242、真空泵246、加热器217b、RF传感器272、高频电源273、频率整合器274、基座升降机构268、阻抗可变机构275等连接。
CPU221a构成为从存储装置221c读出控制程序并执行，同时对应来自输入输出装置225的操作指令的输入等，从存储装置221c读出制程配方。如图2和图3所示，CPU221a还构成为按照读出的配方的内容，通过I/O接口221d和信号线A控制APC阀门242的开度调整动作、阀门243b的开关动作和真空泵246的起动和停止，通过信号线B控制基座升降机构268的升降动作，通过信号线C控制由加热器电力调整机构276基于温度传感器进行的向加热器217b的供给电力量调整动作(温度调整动作)和由阻抗可变机构275进行的阻抗值调整动作，通过信号线D控制闸阀244的开关动作，通过信号线E控制RF传感器272、频率整合器274和高频电源273的动作，通过信号线F控制由MFC252a、252b、252c进行的各种气体的流量调整动作和阀门253a、253b、253c、243a的开关动作。
控制器221可以通过将存储在外部存储装置(例如，磁带、软盘、硬盘等磁盘、CD、DVD等光盘、MO等光磁盘、USB存储器、存储卡等半导体存储器)226中的上述程序安装到计算机中来构成。存储装置221c、外部存储装置226作为能够由计算机读取的记录介质而构成。以下，将这些简单地总称为记录介质。本说明书中在使用“记录介质”这样的术语时，有时仅包括单独的存储装置221c，有时仅包括单独的外部存储装置226，或者有时包括其二者。需说明的是，向计算机提供程序，可以不使用外部存储装置226，还可以利用互联网、专线等通信方式来进行。
[半导体装置的制造方法]
接下来，对于通过本实施方式涉及的半导体装置的制造方法对基板进行处理的工序来进行说明。关于本实施方式中的基板处理工序，例如作为闪存等半导体装置的制造工序的一个工序，通过上述基板处理装置100来实施。以下的说明中，由控制器221来控制构成基板处理装置100的各部分的动作。图10是显示本实施方式中的基板处理工序中的被处理基板(晶圆200)的温度的时间推移与各工序的关系的图。
(基板)
在实施本实施方式涉及的半导体装置的制造方法时，所处理的基板没有特别限定，只要根据所制造的半导体装置的用途等选择即可。
作为基板，除了硅基板、化合物半导体基板等半导体基板之外，也可以使用玻璃基板等绝缘基板等。此外，可以是形成有氧化层一侧的表面平坦的基板，也可以是表面具有膜的基板，还可以是经过半导体装置的制造工序的一部分而在表面形成有凹凸的基板。
本实施方式涉及的半导体装置的制造方法适合适用于对在表面具有掺杂了杂质的膜的基板进行处理来制造半导体装置的工序。需说明的是，本说明书中的“掺杂了杂质的膜”也可以是通过在构成基板自身的基底(例如，Si基板自身)中直接掺杂杂质而在基板表面形成的含有杂质的层。
作为在基板的表面形成的膜，可以列举例如含Si膜，具体地，可以列举多晶Si膜。
在膜中掺杂的杂质(掺杂剂)没有特别限定，可以列举P、As、Sb、B、Al等。
(含氧气体)
在第一氧化工序中使用的第一含氧气体和在第二氧化工序中使用的第二含氧气体各自只要是至少含有氧(O)的气体就可以使用。作为含氧气体，可以列举单独的O2气体、O2气体和H2气体的混合气体，进而，可以列举H2O气体(水蒸气)、H2O2气体、单独的臭氧(O3)气体等。
第一含氧气体或第二含氧气体中的至少任一者优选是除了含氧之外，还含有氢(H)的气体。含氧气体通过在氧以外还含有氢，从而能够提高氧化速率。
作为含有氧和氢的含氧气体，可以使用H2O气体(水蒸气)，从提高氧化速率、操作的容易程度、通过改变流量比能够调整氧和氢的比率等观点出发，优选为O2气体和H2气体的混合气体。
此外，第一含氧气体或第二含氧气体的至少任一者也可以是O2气体。
关于第一氧化工序和第二氧化工序中各自使用的含氧气体的成分，例如可以是氧含量不同的气体成分，但优选第一含氧气体和第二含氧气体的成分是相同成分组成的气体。通过在两个氧化工序中使用相同成分的气体，不需要切换气体，能够简化制造工序，提高生产量，或不需要新的气体供给系统而简化装置构成。
(基板搬入工序S110)
首先，打开闸阀244，作为被处理基板，将在形成有氧化层一侧的表面上具有掺杂了杂质的膜的晶圆200(以下有时简单记为“晶圆”或“基板”)通过未图示的搬送机器人搬入处理室201内。在将晶圆200搬入处理室201内时，将晶圆200载置于从基座217的基板载置面217d突出的支撑销266上。具体地，基座升降机构268使基座217下降，使支撑销266从基座217的贯通孔217a突出比基座217的表面(基板载置面)217d高预定量那么多。如图2所示，通过将晶圆200载置于从基板载置面217d突出的支撑销266上，使得基座217的基板载置面217d与晶圆200分隔开，从而在支撑销266上以水平姿态支撑晶圆200。
(第一升温工序S120)
接着，进行搬入了处理室201内的晶圆200的升温。加热器217b预先被加热，将搬入了处理室201内的晶圆200保持在从埋入加热器217b的基座217的基板载置面217d突出的支撑销266上，以此状态进行晶圆200与基座217的分隔距离的调整，由此能够不改变基座217的内置加热器217b的温度而容易地调整晶圆200的温度。例如，将晶圆200加热至室温(25℃)～300℃范围内的第一温度，例如250℃。通过将进行第一氧化工序时的晶圆200的温度(第一温度)控制在300℃以下，从而在第一氧化工序中能够抑制晶圆表面的膜中的掺杂剂被放出到处理室201内。
第一氧化工序中，从抑制掺杂剂放出的观点出发，希望晶圆200的温度越低越好。作为合适的例子，还可以不对搬入了处理室201内的晶圆200进行加热，由等离子体氧化来形成第一氧化层。此外，从提高氧化速率的观点出发，希望晶圆200的温度越高越好。作为合适的例子，优选将晶圆加热至200℃以上来作为第一温度。
在进行晶圆200的升温期间，由真空泵246经由气体排气管231对处理室201内进行真空排气，使得处理室201内的压力为0.5Pa以上250Pa以下，更优选为10Pa以上200Pa以下范围内的预定值。真空泵246至少到直至后述的基板搬出工序S170结束为止持续工作。
(第一氧化工序S130)
第一氧化工序中，如上所述，支撑销266构成为在内置了加热器217b的基座217的基板载置面217d的上方支撑晶圆200，由支撑销266支撑晶圆200以使得基座217的基板载置面217b与晶圆200分隔开，以此状态进行第一氧化层的形成是优选的。
在将晶圆200加热到第一温度后，将至少含有氧的第一含氧气体供给至处理室201内，通过激发该气体而生成等离子体来实施第一氧化工序。在将晶圆200搬入处理室201内后，通过维持将晶圆200载置在支撑销266上的状态来执行第一氧化工序，从而能够不改变内置加热器217b的温度而容易地调整晶圆200的温度，因此能够简化制程配方，提高生产量。
本实施方式中，作为第一含氧气体，例如，供给O2气体和H2气体的混合气体。具体地，打开阀门243a、253a、253b，在由MFC252a控制流量的同时，经由缓冲室237向处理室201内供给H2气体。另外同时地，在由MFC252b控制流量的同时，经由缓冲室237向处理室201内供给O2气体。供给至处理室201内的混合气体中的O2气体的比率(流量比)例如设为5％以上、小于100％的预定比率。从确保氧化速率的观点出发，优选为80％～98％的预定比率，更适合设为例如95％。
例如，通过控制向处理室201内供给的混合气体中的H2气体和O2气体的流量比，能够控制向晶圆200的表面供给的氢活性种和氧活性种的比率。即，通过调整MFC252a、252b各自的开度来控制混合气体的流量比(或氢活性种和氧活性种的比率)。例如，向处理室201内供给的H2气体的导入量为50sccm，O2气体的导入量为950sccm。
此外，调整APC阀门242的开度来对处理室201内进行排气，以使得处理室201内的压力为例如150Pa的压力。
在开始导入H2气体和O2气体的混合气体并经过预定时间后(例如经过数秒后)，开始对共振线圈212由高频电源273施加高频电力。这时，例如以0.1～3.5kW范围内的电力(例如，2.5kW)印加27.12MHz的高频电力。由此，在等离子体生成空间的相当于共振线圈212的电气中点的高度位置激发出甜甜圈形状的感应等离子体。由所激发的等离子体将H2气体、O2气体活性化并解离，生成氢活性种(H自由基)和氧活性种(O自由基)。作为含有氧的反应种，也生成氢氧基自由基(OH自由基)、氧离子等。此外，作为含有氢的反应种，也生成氢离子等。
通过由该等离子体生成的H自由基、O自由基等对晶圆200的表面进行处理，对在晶圆200的表面形成的掺杂了杂质的膜从表面开始进行氧化(改性)，形成第一氧化层。
第一氧化工序可以与第一升温工序同时，或接着第一升温工序，在使晶圆200升温的同时来执行。图11是显示本变形例涉及的基板处理工序中的晶圆200的温度的时间推移与各工序的关系的图。本变形例中，由内置于基座217的加热器217b进行加热，将搬入了处理室201内的晶圆200载置于销266上，从而在预备加热的同时进行升温来形成第一氧化层。在第一氧化工序中，如果兼顾晶圆200的预备加热而形成第一氧化层，则在第二氧化工序中使晶圆200升温时，能够有效地抑制晶圆200中产生翘曲、变形。这种情况下，也要在将晶圆200的温度升温至第一温度后的状态来执行第一氧化工序。在图11所示的例子中，从将晶圆200的温度升温至作为第一温度的200℃的时刻，开始第一氧化工序。即，在该例子中，执行第一氧化工序的晶圆200的温度，即200～250℃成为第一温度。
需说明的是，作为第一含氧气体，不限于H2气体和O2气体的混合气体，例如，也可以使用H2O气体(水蒸气)，还可以仅使用O2气体，还可以使用O3(臭氧)气体。此外，根据需要，可以添加N2气体或Ar等惰性气体。
此外，也可以在处理室201外激发混合气体来生成等离子体并将生成的活性种等反应种导入至处理室201内。此外，作为另外的其他例，也可以分别激发H2气体和O2气体，在将分别生成的活性种导入处理室201内时，调整所导入的活性种的流量的比率。
在第一氧化工序中形成的第一氧化层的厚度没有特别限定，但从更确实地抑制第二氧化工序中掺杂剂的脱出的观点出发，优选为1.6nm以上，更优选为2.0nm以上。
第一氧化层的厚度的上限也没有特别限定，由于在第一氧化工序中与第二氧化工序相比要降低晶圆温度来形成氧化层，因而与第二氧化工序相比氧化速率会变慢。即，在第一氧化工序中形成的第一氧化层越厚则形成氧化层的整体的工序时间会变得越长。此外，第一氧化工序中，由于与第二氧化工序相比要降低晶圆温度来形成氧化层，因此所形成的氧化层的所希望的特性有时也会比第二氧化工序差(例如，氧化层的致密性降低，不需要的杂质的含量变多等)。即，在第一氧化工序中形成的第一氧化层越厚，则包括第二氧化工序中形成的氧化层的氧化层整体(即，后述的第二氧化层)的质量变得越差。因此，从生产率的观点和氧化层的质量的观点出发，第一氧化层的厚度只要在能够实现抑制掺杂剂脱出的目的的厚度以上，则更优选尽可能薄。例如第一氧化层的厚度优选为4nm以下，更优选为2nm以下。
(第二升温工序S140)
在执行第一氧化工序预定时间后，停止对共振线圈212施加高频电力，停止等离子体氧化处理。接着，为了进行后续的第二氧化工序，将晶圆200升温至比第一温度高的第二温度。这期间，由真空泵246持续进行真空排气。
第二升温工序中，可以提高内置于基座217的加热器217b的输出来使晶圆温度上升，但优选使基座217的温度保持在固定的状态下抬升基座217，使得晶圆200载置在基板载置面217d上并使晶圆温度上升至第二温度。通过将晶圆200载置在基座217的基板载置面217d上，能够不改变基座217的内置加热器的温度(输出)而使晶圆200升温。
具体地，如图3所示，基座升降机构268抬升基座217，以使得其位于共振线圈212的下端与搬入搬出口245的上端之间的预定位置。其结果是，晶圆200由基座217的上表面(基板载置面)217d支撑。通过在与基座217的基板载置面217d接触的状态来加热晶圆200，从而能使晶圆温度上升并使晶圆200达到比第一温度高的第二温度。
需说明的是，第二升温工序中，并不是一定要将晶圆200载置于基座217的基板载置面217d上，也可以抬升基座217使得晶圆200与基座217的距离靠近，从而使得晶圆200达到第二温度。
第二升温工序中，也可以将处理室201内的压力提高到比第一升温工序和第一氧化工序中的压力高，来使晶圆200达到第二温度。
维持由支撑销266使晶圆200与基座217分隔开的状态而提高处理室201内的压力，增大来自加热器217b的热传导率，从而能够使晶圆200升温。这种情况下，只要由排气阀门243b调整来自处理室201的排气量而调整处理室201内的压力即可。
此外，第二升温工序中，可以在使处理室201内的压力比第一氧化工序中的压力高的同时，抬升基座217使得晶圆200与基座217的距离靠近或者将晶圆200载置于基座217上，由此使晶圆200更迅速地达到第二温度。
第二升温工序中在基板载置面217d上载置晶圆200时，希望至少临时地停止向处理室201内供给气体来对处理室201内进行减压(真空排气)。由此，能够防止在基板载置面217d与晶圆200之间滞留气体，防止在将晶圆200载置于基板载置面217d上时所产生的晶圆的横滑、位置偏离等的产生。
关于第二温度，只要比第一温度高，氧化速率比第一氧化工序高就没有特别限定，优选为超过400℃且小于800℃，更优选为超过500℃且小于700℃(例如，600℃左右)。
通过使第二温度为上述温度范围，能够在第二氧化工序中使氧化速率与第一氧化工序相比提高，同时，能够提高氧化层的质量。通过使第二温度小于800℃，能够抑制膜中的杂质经由氧化层脱出到处理室201内，扩散到掺杂了杂质的膜以外的部分。
(第二氧化工序S150)
在将晶圆200升温至第二温度后，进行第二氧化工序。第二氧化工序中，使用至少含有氧的第二含氧气体的等离子体，对形成有第一氧化层的晶圆200的表面进行氧化(改性)，形成第一氧化层的厚度增加后的第二氧化层。具体地，在第二升温工序中将晶圆200升温至第二温度后，再度将作为第二含氧气体的O2气体和H2气体的混合气体供给至处理室201内，同时，开始对共振线圈212施加高频电力，通过对第二含氧气体进行等离子体激发来执行第二氧化工序。
第二氧化工序除了使晶圆200的温度为比第一温度高的第二温度以外，能够与第一氧化工序同样地实施等离子体氧化。
需说明的是，第一氧化工序和第二氧化工序的任一工序中，都没有必要一定测定晶圆自身的温度，例如，可以通过将基座217的温度分别设定在成为目标的第一温度、第二温度的范围内来控制晶圆温度。
第二氧化工序也可以与第二升温工序同时，或接着第二升温工序，在使晶圆200升温的同时来执行。图12是显示本变形例涉及的基板处理工序中的晶圆200的温度的时间推移与各工序的关系的图。本变形例中，在由基座217的上表面217d支撑晶圆200的同时进行加热，在晶圆200达到第二温度的状态一边持续升温一边对第二含氧气体进行等离子体激发，从而执行第二氧化工序。
在由图12所示的例子中，从晶圆200的温度升温至作为第二温度的500℃的时刻，开始第二氧化工序。即，该例子中，执行第二氧化工序的晶圆200的温度即500～600℃成为第二温度。
通过在基座217的上表面217d上使晶圆200升温的同时执行第二氧化工序，从而能够使晶圆200的温度从升温过程中较低的状态开始第二氧化工序，因此能够缩短直至形成所希望厚度的第二氧化层的时间。只是，从提高第二氧化层的质量这样的观点出发，希望在由基座217的上表面217d支撑晶圆200的同时进行加热，使晶圆200稳定于所希望的温度(使第二氧化层达到所希望质量的充分高的温度)，然后再通过对第二含氧气体进行等离子体激发来执行第二氧化工序。
第二氧化层(最终氧化层)的厚度只要对应于所制造的半导体装置的用途、所要求的功能等来任意确定即可。第二氧化层的厚度只要至少比第一氧化层的厚度大即可，从后述的生产率等观点出发，优选为5nm以上，更优选为7nm以上。此外，如果考虑通过使用本实施方式涉及的基板处理装置的等离子体氧化处理在经济合理的条件下所能够形成的氧化层的厚度，则第二氧化层的厚度为例如20nm以下，更现实地例示15nm以下。
另外，在第二氧化工序中增大第一氧化层的厚度时，第二氧化工序中的氧化层的厚度的增加量，即，“第二氧化层的厚度﹣第一氧化层的厚度”没有特别限定。第二氧化工序中的氧化层的厚度的增加量可以比第一氧化层的厚度小，但由于第一氧化工序中的氧化速率比第二氧化工序的氧化速率低，因此越增加第一氧化层的厚度，则氧化工序整体的时间变得越长。因此，从生产率的观点出发，第二氧化层的厚度优选为第一氧化层的厚度的2倍以上。即，第二氧化工序中追加形成的氧化层的厚度(厚度增加量)如果为第一氧化层的厚度以上，则与仅由第一氧化工序形成与第二氧化层同等厚度的氧化层的情形相比，能够显著提高氧化速率，有助于大幅提高生产率。
在第二氧化工序后，停止来自高频电源273的电力输出，停止处理室201内的等离子体放电。此外，关闭阀门253a、253b，停止向处理室201内供给H2气体、O2气体。
(真空排气工序S160)
在停止供给H2气体、O2气体后，使用气体排气管231对处理室201内进行真空排气。由此，将处理室201内的H2气体、O2气体、含有其他残留物的废气等排出到处理室201外。然后，调整APC阀门242的开度，将处理室201内的压力调整到与处理室201邻接的未图示的真空搬送室相同的压力。
(基板搬出工序S170)
在处理室201内达到特定压力后，将基座217降低至晶圆200的搬送位置，使晶圆200载置于支撑销266上。然后，打开闸阀244，使用未图示的搬送机构将晶圆200搬出到处理室201外。如上，结束本实施方式涉及的基板处理工序。
如此地，对于在表面具有掺杂了杂质的膜的晶圆200，以较低温度通过等离子体氧化对膜进行改性来形成第一氧化层，然后，升温进行等离子体氧化来形成第一氧化层增厚后的第二氧化层，由此能够有效地形成具有所希望厚度的氧化层，同时，能够有效地抑制因掺杂剂的放出而导致的处理室内的污染和掺杂剂向含有掺杂剂的膜以外的部分的扩散。
需说明的是，本公开中的半导体装置的制造方法中，只要依次执行如上所述的第一升温工序、第一氧化工序、第二升温工序、第二氧化工序，就没有必要一定测定各氧化工序中的基板温度。
[第二实施方式]
接下来，对于本公开的其他实施方式进行说明。对于与第一实施方式同样的构成部分，赋予相同符号而省略说明。
图7显示本公开的第二实施方式涉及的基板处理装置的构成的一例。本实施方式涉及的基板处理装置101在基座217上方具有作为能够对晶圆200进行加热的设备的包括灯的灯加热单元280。
具体地，在处理室201的上方，即上侧容器210的上表面，设置透光窗278，在透光窗278上的处理容器203外侧设置灯加热单元280。灯加热单元280设置在与基座217相对的位置上，构成为能够从晶圆200的上方经由透过光的透光窗278和遮挡板240来对晶圆200进行加热。此外，灯加热单元280构成为由作为控制部的控制器121通过信号线G来控制。
通过点亮灯加热单元280，能够以与加热器217b相比更短的时间加热晶圆200。此外，通过并用加热器217b能够迅速地加热至高温，能够快速地使晶圆表面的温度达到例如900℃。
在使用本实施方式涉及的基板处理装置101对基板的表面进行改性来形成氧化层时，从基板搬入工序开始直至第一氧化工序，可以与使用第一实施方式涉及的基板处理装置100的情形同样地进行。即，由基座升降机构268使基座217下降，成为支撑销266从基座217的基板载置面突出的状态，将搬送至处理室201内的晶圆200载置于支撑销266上。通过在支撑销上载置晶圆200，由预先加热的基座内置加热器217b将晶圆200升温至例如300℃以下的第一温度。
在进行晶圆200的升温期间，由真空泵246经由气体排气管231对处理室201内进行真空排气，使得处理室201内的压力为0.5Pa以上250Pa以下，更优选为10Pa以上200Pa以下范围内的预定值，直至基板搬出工序结束持续工作。
(第一氧化工序)
接下来，将至少含有氧的第一含氧气体供给至处理室201内，对第一含氧气体进行激发，生成等离子体，由此来实施第一氧化工序。与第一实施方式同样地供给作为第一含氧气体的O2气体和H2气体的混合气体，通过等离子体氧化对第一温度的晶圆200的表面进行改性，形成第一氧化层。
(第二升温工序和第二氧化工序)
第二升温工序中，如图7所示，抬升基座217，使晶圆200载置于基座217上，通过使灯加热单元280工作，与内置于基座217的加热器217b一起由灯加热单元280对晶圆200进行加热。通过也使用灯加热单元280来加热晶圆200，能够使晶圆200更快速地升温，升温至比第一温度高的第二温度。第二氧化工序中，在将晶圆200升温至第二温度的状态，与第一实施方式同样地供给作为第二含氧气体的O2气体和H2气体的混合气体，通过等离子体氧化对第二温度的晶圆200的表面进行改性，形成第一氧化层的厚度增加后的第二氧化层。
需说明的是，第一氧化工序中也可以使用灯加热单元280。也可以在第一氧化工序中，通过由灯加热单元280以第一输出功率照射光来加热晶圆200，达到第一温度，在第二氧化工序中，通过由灯加热单元280以比第一输出功率大的第二输出功率照射光来将晶圆200加热到比第一温度高的第二温度。
此外，也可以在第一氧化工序中，不进行由灯加热单元280的光照射，而在第二氧化工序中，进行由灯加热单元280的光照射，从而加热晶圆200。
[第三实施方式]
在第一实施方式和第二实施方式中，对在第一氧化工序和第二氧化工序中将基板表面改性来形成氧化层的情形进行了说明，但本实施方式的半导体装置的制造方法中，为了抑制从第一氧化工序形成的第一氧化层脱出掺杂剂，氧化工序不限于2阶段，也可以分为3阶段或更多的阶段。
例如，在第二氧化工序后可以进一步提高基板温度来进行第三氧化工序。即，可以在第二氧化工序后，执行将基板升温至比第二温度高的第三温度的第三升温工序，进一步进行将形成了第二氧化层的基板的表面由至少含有氧的第三含氧气体的等离子体进行改性，形成第二氧化层的厚度增厚了的第三氧化层的第三氧化工序。
实施例
以下，列举实施例进一步具体说明本公开。以下实施例中所示的材料、处理内容、处理过程等在不脱离本公开的宗旨的限度内，可以适宜变更。因此，本公开的范围不限于以下所示的实施例。
＜实验例1：热氧化与等离子体氧化的比较＞
(等离子体氧化)
作为被处理基板，准备在表面未形成膜的Si晶圆(空白Si晶圆)。
使用具有如图2和图3所示的概略构成的基板处理装置，由内置于基座217的加热器217b改变晶圆的温度，由等离子体氧化对空白Si晶圆的表面进行氧化，形成氧化层。
首先，由搬送机器人将被处理基板搬入处理室内，载置于基座上，然后，向处理室内导入含有O2和H2的混合气体(H2气体的导入量：100sccm，O2气体的导入量：1900sccm)，通过位于排气口后方的压力调整阀门(排气阀门)将处理室内的压力调整为200Pa。
通过控制基座的温度来调整载置于基座上的晶圆的温度，对高频电极施加3.5kW的27.12MHz的高频电力，使处理室内生成等离子体，对空白Si晶圆的表面进行等离子体氧化，形成SiO2膜(氧化层)。
(热氧化)
准备与上述同样的空白Si晶圆，改变晶圆的温度，通过热氧化对空白Si晶圆的表面进行热氧化，形成氧化层。
关于将空白Si晶圆的表面热氧化而形成的氧化层的厚度和将空白Si晶圆的表面等离子体氧化而形成的氧化层的厚度，图8中显示其与晶圆温度的关系。如图8所示可知，即使晶圆温度相同，与由热氧化形成氧化层相比，由等离子体氧化形成氧化层时能够形成厚度大的氧化层。
例如，热氧化中，为了形成
Figure BDA0002972808470000221
(2nm)左右厚度的氧化层，需要将晶圆加热至600℃左右。
另一方面，根据等离子体氧化，晶圆温度即使为较低的300℃以下，也能形成
Figure BDA0002972808470000222
(3nm)以上厚度的氧化层。此外，如果在600℃，则能够形成
Figure BDA0002972808470000223
(6nm)以上厚度的氧化层。因此，根据等离子体氧化，能够抑制在300℃以下的较低温度的Si膜中掺杂剂的放出和扩散，同时形成氧化层。这样在较低温度形成的氧化层，由于作为抑制从Si膜放出掺杂剂的帽层来发挥作用，因此通过接下来在超过400℃的较高温度进行等离子体氧化，能够抑制从Si膜放出掺杂剂，同时能够以高氧化速率增大氧化层的厚度。
＜实施例1＞
作为被处理基板，准备在表面具有掺杂了P的、厚度1200μm的P掺杂多晶膜(以下有时简单记为“Si膜”)的Si晶圆。
使用具有图7所示的概略构成的基板处理装置，由搬送机器人将被处理基板搬入处理室内，将晶圆载置于从基座的基板载置面突出的支撑销上。然后，控制基座的高度，通过调整在支撑销上载置的晶圆与基板的距离，将基板温度调整为300℃。
在调整了基板温度后，将含有O2和H2的混合气体(H2气体的导入量：100sccm，O2气体的导入量：1900sccm)导入处理室内，由位于排气口后方的压力调整阀门将处理室内的压力调整为200Pa。进而，作为第一阶段的氧化工序，对高频电极施加0.5kW的27.12MHz的高频电力，使处理室内生成混合气体的等离子体，从而在Si膜的表面形成厚度约2nm的SiO2膜(第一氧化层)
接着，抬升基座将被处理基板载置于基座上的同时由灯加热单元照射光，将基板温度升温至600℃。在将晶圆加热到所希望的温度后，作为第二阶段的氧化处理，将与第一阶段的氧化处理相同成分的混合气体导入处理室内，由位于排气口后方的压力调整阀门将处理室内的压力调整为150Pa。然后，施加3.5kW的27.12MHz的高频电力，使处理室内生成等离子体，增大SiO2膜(第一氧化层)的厚度，从而形成厚度约7nm的SiO2膜(第二氧化层)。
在形成第二氧化层后，从处理室内搬出晶圆。
使用25片晶圆，反复进行由如上所述的将晶圆搬入处理室内、由2阶段的等离子体氧化处理进行的氧化层(SiO2膜)的形成和从处理室内搬出晶圆构成的一系列作业。
对于形成氧化层后的晶圆，每5片进行氧化层的厚度的平均值和厚度的面内均匀性的测定。需说明的是，氧化层的厚度值使用分光谱椭偏仪来测定晶圆面内的多个点(49个点)并取其平均值。此外，氧化层的厚度的面内均匀性是基于在晶圆面内形成的氧化层的厚度的最大值、最小值和平均值，以“((最大值﹣最小值)/2)/平均值×100”为均匀性的指标来算出。
图9显示实施例中处理后的晶圆的处理片数与氧化层的厚度的平均值和厚度的面内均匀性的关系。左侧纵轴表示氧化层的厚度的平均值，右侧纵轴表示氧化层的厚度的面内均匀性的值(偏差度)。由图9可知，即使反复进行P掺杂多晶膜的等离子体氧化处理，所形成的SiO2膜的厚度也几乎不变化，显示出能够稳定进行装置的运行。
对于在表面具有P掺杂多晶膜的基板，通过适用本实施方式涉及的半导体装置的制造方法，由于不受来自P掺杂多晶膜中的掺杂剂污染的影响，因此能够期待提高可靠性和成品率。此外，无需将掺杂的多晶Si膜的氧化处理分为例如热氧化工序和等离子体氧化工序这样的2个工序，而能够在同一处理室的同一配方内维持稳定的氧化速率，并且能够避免因划分工序导致的生产量的下降来进行掺杂的多晶Si膜的氧化处理。
以上，对本公开的实施方式和实施例进行了说明，但本公开不限于上述实施方式和实施例。
例如，上述实施方式和实施例中，主要对于使用在表面具有掺杂了杂质的膜的基板并通过等离子体氧化来对膜进行氧化的情形进行了说明，但被处理基板不限于这样的基板。例如，也可以使用如含有碳元素的氧氮化硅(SiOCN)膜这样因氧化处理而易于从膜中脱离并在表面形成含有碳元素这样的元素的膜的基板，通过本实施方式中的第一氧化工序和第二氧化工序对表面进行改性来生成氧化层。对于这样的基板，通过进行上述实施方式涉及的氧化处理，能够得到抑制碳元素这样的所希望的元素从膜中脱离的同时在膜的表面能够形成氧化层等与上述实施方式同样的效果。
此外，图2、图3和图7所示的基板处理装置构成为通过基座升降而能使支撑销从基座的基板载置面突出，也可以构成为通过支撑销升降而能从基座的基板载置面突出。
此外，图7所示的基板处理装置具有作为加热部的基座和灯，但也可以使用仅具有灯作为加热部的基板处理装置来实施本实施方式涉及的半导体装置的制造方法。
符号说明
100…基板处理装置，
200…晶圆(基板)，
201…处理室，
217…基座(基板载置台)，
217b…加热器(加热部)，
266…支撑销(支撑体)，
280…灯加热单元(加热部)。

Claims (15)

1.一种半导体装置的制造方法，包括：
第一氧化工序，对于处于第一温度的基板的表面由第一含氧气体的等离子体进行改性，形成第一氧化层，和
第二氧化工序，将所述基板加热至比所述第一温度高的第二温度，对形成有所述第一氧化层的所述基板的表面由第二含氧气体的等离子体进行改性，形成所述第一氧化层的厚度增加后的第二氧化层。
2.如权利要求1所述的半导体装置的制造方法，
所述基板具有掺杂了杂质的膜，所述基板的表面为所述膜的表面。
3.如权利要求1或权利要求2所述的半导体装置的制造方法，
所述第一氧化层和所述第二氧化层分别是含有Si的氧化层。
4.如权利要求1～权利要求3的任一项所述的半导体装置的制造方法，
所述第一含氧气体和所述第二含氧气体是相同成分组成的气体。
5.如权利要求1～权利要求4的任一项所述的半导体装置的制造方法，
所述第一氧化工序和所述第二氧化工序在同一处理室内执行。
6.如权利要求5所述的半导体装置的制造方法，
所述第一氧化工序中，以如下的状态进行所述第一氧化层的形成：以在内置有加热器的基板载置台的基板载置面的上方支撑所述基板的方式构成支撑体，由所述支撑体支撑所述基板以使得所述基板载置台的所述基板载置面与所述基板分隔开的状态。
7.如权利要求6所述的半导体装置的制造方法，
在将所述基板搬入所述处理室内时，将所述基板载置于所述支撑体上。
8.如权利要求6或权利要求7所述的半导体装置的制造方法，
在使所述基板升温的同时执行所述第一氧化工序。
9.如权利要求6～权利要求8的任一项所述的半导体装置的制造方法，
所述第二氧化工序中，以将所述基板载置于所述基板载置台的所述基板载置面上的状态进行所述第二氧化层的形成。
10.如权利要求1～权利要求9的任一项所述的半导体装置的制造方法，
所述第二氧化工序中，由灯对所述基板进行加热。
11.如权利要求1～权利要求10的任一项所述的半导体装置的制造方法，
在所述第二氧化工序后进一步具有第三氧化工序，即，将所述基板加热到比所述第二温度高的第三温度，对形成有所述第二氧化层的所述基板的表面由第三含氧气体的等离子体进行改性，形成所述第二氧化层的厚度增加后的第三氧化层。
12.一种基板处理装置，具有：
处理基板的处理室，
气体供给部，其向所述处理室内供给含氧气体，
加热部，能够对配置在所述处理室内的所述基板进行加热，
等离子体生成部，其对供给至所述处理室内的所述含氧气体进行激发来生成等离子体，和
控制部，其控制所述气体供给部、所述加热部和所述等离子体生成部，以在所述处理室内执行第一氧化工序和第二氧化工序，第一氧化工序是对处于第一温度的所述基板的表面由第一含氧气体的等离子体进行改性来形成第一氧化层的工序，第二氧化工序是将所述基板加热至比所述第一温度高的第二温度，对形成有所述第一氧化层的所述基板的表面由第二含氧气体的等离子体进行改性来形成所述第一氧化层的厚度增加后的第二氧化层的工序。
13.如权利要求12所述的基板处理装置，
是将具有掺杂了杂质的膜且所述基板的表面是所述膜的表面的基板作为所述基板来进行处理的基板处理装置。
14.一种程序，通过计算机使基板处理装置执行如下的过程：
第一氧化过程，对于配置于所述基板处理装置的处理室内的处于第一温度的基板的表面，由第一含氧气体的等离子体进行改性，形成第一氧化层，和
第二氧化过程，将所述基板加热至比所述第一温度高的第二温度，对形成有所述第一氧化层的所述基板的表面由第二含氧气体的等离子体进行改性来氧化，形成所述第一氧化层的厚度增加后的第二氧化层。
15.一种半导体装置的制造方法，具有以下工序：
第一升温工序，以如下的状态对基板进行升温：以在内置有加热器的基板载置台的基板载置面的上方支撑所述基板的方式构成支撑体，由所述支撑体支撑基板以使其与所述基板载置面分隔开的状态，
第一氧化工序，以由所述支撑体支撑所述基板的状态，对在所述第一升温工序中升温后的所述基板的表面由第一含氧气体的等离子体进行改性，形成第一氧化层，
第二升温工序，以将形成有所述第一氧化层的所述基板载置于所述基板载置面上的状态，对形成有所述第一氧化层的所述基板进行升温，和
第二氧化工序，以将在所述第一升温工序中升温后的所述基板载置于所述基板载置面上的状态，对在所述第一升温工序中升温后的所述基板的表面由第二含氧气体的等离子体进行改性，形成所述第一氧化层的厚度增加后的第二氧化层。
CN201880097474.9A 2018-09-13 2018-09-13 半导体装置的制造方法、基板处理装置和记录介质 Active CN112740376B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2018/034040 WO2020054038A1 (ja) 2018-09-13 2018-09-13 半導体装置の製造方法、基板処理装置、及びプログラム

Publications (2)

Publication Number Publication Date
CN112740376A true CN112740376A (zh) 2021-04-30
CN112740376B CN112740376B (zh) 2024-01-30

Family

ID=69776606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880097474.9A Active CN112740376B (zh) 2018-09-13 2018-09-13 半导体装置的制造方法、基板处理装置和记录介质

Country Status (5)

Country Link
US (1) US11908682B2 (zh)
JP (1) JP7165743B2 (zh)
KR (1) KR102516580B1 (zh)
CN (1) CN112740376B (zh)
WO (1) WO2020054038A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2019053869A1 (ja) * 2017-09-15 2020-10-01 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法およびプログラム
JP7411699B2 (ja) 2022-01-28 2024-01-11 株式会社Kokusai Electric 基板処理装置及び半導体装置の製造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2000332009A (ja) * 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
JP2001308084A (ja) * 2000-04-26 2001-11-02 Tokyo Electron Ltd 熱処理装置及び被処理体の熱処理方法
JP2015015272A (ja) * 2013-07-03 2015-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
CN107871652A (zh) * 2016-09-26 2018-04-03 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4510172A (en) 1984-05-29 1985-04-09 International Business Machines Corporation Technique for thin insulator growth
JP3305490B2 (ja) 1994-03-18 2002-07-22 株式会社リコー 半導体装置の製造方法
US7122488B2 (en) * 2004-03-15 2006-10-17 Sharp Laboratories Of America, Inc. High density plasma process for the formation of silicon dioxide on silicon carbide substrates
CN101313393B (zh) 2006-02-28 2010-06-09 东京毅力科创株式会社 等离子体氧化处理方法和半导体装置的制造方法
JP5089121B2 (ja) 2006-09-29 2012-12-05 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびプラズマ処理装置
JP5166297B2 (ja) 2009-01-21 2013-03-21 東京エレクトロン株式会社 酸化珪素膜の形成方法、半導体メモリ装置の製造方法およびコンピュータ読み取り可能な記憶媒体

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332245A (ja) * 1999-05-25 2000-11-30 Sony Corp 半導体装置の製造方法及びｐ形半導体素子の製造方法
JP2000332009A (ja) * 1999-05-25 2000-11-30 Sony Corp 絶縁膜の形成方法及びｐ形半導体素子の製造方法
JP2001308084A (ja) * 2000-04-26 2001-11-02 Tokyo Electron Ltd 熱処理装置及び被処理体の熱処理方法
JP2015015272A (ja) * 2013-07-03 2015-01-22 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
CN107871652A (zh) * 2016-09-26 2018-04-03 株式会社日立国际电气 半导体器件的制造方法及衬底处理装置

Also Published As

Publication number Publication date
US11908682B2 (en) 2024-02-20
KR20210032473A (ko) 2021-03-24
JP7165743B2 (ja) 2022-11-04
JPWO2020054038A1 (ja) 2021-08-30
CN112740376B (zh) 2024-01-30
KR102516580B1 (ko) 2023-03-30
WO2020054038A1 (ja) 2020-03-19
US20210183645A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
US7915179B2 (en) Insulating film forming method and substrate processing method
KR101188574B1 (ko) 절연막의 형성 방법 및 반도체 장치의 제조 방법
CN109075071B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
US10049870B2 (en) Method of manufacturing semiconductor device including silicon nitride layer for inhibiting excessive oxidation of polysilicon film
JP5933394B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
CN111096082B (zh) 基板处理装置、半导体装置的制造方法和记录介质
CN110431653B (zh) 半导体装置的制造方法、记录介质以及基板处理装置
US11908682B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus and non-transitory computer-readable recording medium
WO2018179352A1 (ja) 半導体装置の製造方法および記録媒体
US20090311876A1 (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP6484388B2 (ja) 半導体装置の製造方法、プログラム及び基板処理装置
CN110942976B (zh) 半导体器件的制造方法及衬底处理装置
CN110870047B (zh) 半导体器件的制造方法、衬底处理装置及记录介质
JP6976279B2 (ja) 基板処理装置、半導体装置の製造方法及びプログラム
CN112309820A (zh) 基板处理装置、半导体装置的制造方法以及存储介质
JP7117354B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7170890B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、及び基板処理装置
TWI833141B (zh) 半導體裝置之製造方法、基板處理方法、程式及基板處理裝置
CN115910748A (zh) 衬底处理方法、半导体器件的制造方法、衬底处理装置、和记录介质
TW202314862A (zh) 半導體裝置的製造方法、基板處理方法、基板處理裝置、及程式
CN116895506A (zh) 维护方法、半导体装置的制造方法、记录介质及处理装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant