JP2017521865A - 高縦横比を有する凹部の上に絶縁膜を蒸着する方法 - Google Patents

高縦横比を有する凹部の上に絶縁膜を蒸着する方法 Download PDF

Info

Publication number
JP2017521865A
JP2017521865A JP2017500342A JP2017500342A JP2017521865A JP 2017521865 A JP2017521865 A JP 2017521865A JP 2017500342 A JP2017500342 A JP 2017500342A JP 2017500342 A JP2017500342 A JP 2017500342A JP 2017521865 A JP2017521865 A JP 2017521865A
Authority
JP
Japan
Prior art keywords
insulating film
silicon
reaction
substrate
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017500342A
Other languages
English (en)
Other versions
JP6371462B2 (ja
Inventor
キム，ヘ−ウォン
シン，チャン−フン
キム，ソク−ユン
チョン，チュン−シク
Original Assignee
ユ−ジーン テクノロジー カンパニー．リミテッド
ユ−ジーン テクノロジー カンパニー．リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユ−ジーン テクノロジー カンパニー．リミテッド, ユ−ジーン テクノロジー カンパニー．リミテッド filed Critical ユ−ジーン テクノロジー カンパニー．リミテッド
Publication of JP2017521865A publication Critical patent/JP2017521865A/ja
Application granted granted Critical
Publication of JP6371462B2 publication Critical patent/JP6371462B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/469—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After-treatment of these layers
    • H01L21/471—Inorganic layers
    • H01L21/473—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

本発明の一実施形態によると，５：１以上の縦横比を有する凹部が形成された基板において，前記凹部の上に絶縁膜を蒸着する方法は，前記基板がローディングされたチェンバーの内部にシリコン前駆体を注入して前記基板の上にシリコンを吸着する吸着ステップと，前記チェンバーの内部で未反応シリコン前駆体及び反応副産物を除去する第１パージステップと，前記チェンバーの内部に第１反応ソースを供給して吸着された前記シリコンをシリコンが含まれる絶縁膜として形成する反応ステップと，前記チェンバー内部で未反応の第１反応ソースと前記反応副産物を除去する第２パージステップと，を行う絶縁膜蒸着ステップと，ＲＦ電源を印加して前記チェンバーの内部にプラズマ雰囲気を形成し，前記プラズマ雰囲気を利用して前記シリコンが含まれる絶縁膜を緻密にする緻密化ステップと，を含み，前記ＲＦ電源の周波数は４００ｋＨｚ乃至２ＭＨｚである。【選択図】図１

Description

本発明は絶縁膜の蒸着方法に関するものであり，より詳しくは，高縦横比を有する凹部の上に絶縁膜を蒸着する方法に関するものである。
最近，半導体産業の発展と使用者のニーズ（needs）に応じて電子機器は更に高集積化及び高性能化されており，それによって電子機器の核心部品である半導体素子にも高集積化及び高性能化が要求されている。しかし，半導体素子の高集積化のための微細構造を実現するには困難を伴う。
例えば，微細構造を実現するためにはより薄い絶縁膜が要求されるが，絶縁膜を薄く形成すると絶縁特性などの膜質が低下する問題が発生する。また，薄膜を薄く形成しながら，高縦横比を有する凹部の全体に均一な良質の絶縁膜を得ることが難しくなる。
本発明の目的は，優れた膜質とステップカバレッジを有する絶縁膜を蒸着する方法を提供することにある。
本発明の他の目的は，基板の表面に高縦横比を有する凹部が形成された場合に，凹部の深さ方向にわたって良質の絶縁膜を蒸着する方法を提供することにある。
本発明の更に他の目的は，以下の詳細な説明と添付した図面からより明確になる。
本発明の一実施形態によると，５：１以上の縦横比を有する凹部が形成された基板において，前記凹部の上に絶縁膜を蒸着する方法は，前記基板がローディングされたチェンバーの内部にシリコン前駆体を注入して前記基板の上にシリコンを吸着する吸着ステップと，前記チェンバーの内部で未反応シリコン前駆体及び反応副産物を除去する第１パージステップと，前記チェンバーの内部に，第１反応ソースを供給して吸着された前記シリコンを，シリコンが含まれる絶縁膜として形成する反応ステップと，前記チェンバー内部で，未反応の第１反応ソースと前記反応副産物を除去する第２パージステップと，を行う絶縁膜蒸着ステップと，ＲＦ電源を印加して前記チェンバーの内部にプラズマ雰囲気を形成し，前記プラズマ雰囲気を利用して前記シリコンが含まれる絶縁膜を緻密にする緻密化ステップと，を含み，前記ＲＦ電源の周波数は４００ｋＨｚ乃至２ＭＨｚである。
前記絶縁膜の厚さが５０Å（オングストローム）である場合，前記緻密化ステップは１０秒間行うことができる。
前記ＲＦ電源の出力は１００Ｗ乃至３ｋＷであり，前記ＲＦ電源の出力は前記ＲＦ電源の周波数の大きさに比例するように調節することができる。
前記プラズマ雰囲気はＣＣＰ方式によって形成することができる。
前記第１反応ソースは，Ｏ2，Ｏ3，Ｎ2，ＮＨ3を含む群から選択される一つ以上のガスとすることができる。
前記緻密化ステップは，Ａｒ，Ｈｅ，Ｋｒ及びＸｅを含む分から選択される一つ以上の点火ガス（ignition gas）を注入して前記プラズマ雰囲気を形成することができる。
前記緻密化ステップは，前記点火ガスと共にＨ２，Ｏ２，Ｏ３，Ｎ２及びＮＨ３を含む群から選択される一つ以上の第２反応ソースを更に注入することができる。
前記反応ステップは，Ｏ２雰囲気においてプラズマを利用して形成されたＯ２ -（酸素陰イオン）又はＯ＊（酸素ラジカル）を第１反応ソースとして使用することができる。
前記絶縁膜蒸着ステップは，前記チェンバーの内部圧力は０．０５乃至１０Ｔｏｒｒであり，内部温度は５０乃至７００℃とすることができる。
前記緻密化ステップは，前記チェンバーの内部圧力は０．０５乃至１０Ｔｏｒｒであり，内部温度は５０乃至７００℃とすることができる。
前記緻密化ステップの前に，前記吸着ステップ，前記第１パージステップ，前記反応ステップ及び前記第２パージステップを３回乃至５０回繰り返すことができる。
前記絶縁膜蒸着ステップ及び前記プラズマ処理ステップを繰り返すことができる。
前記緻密化ステップを介して，前記絶縁膜は３００：１ＢＯＥに対する１５０秒を基準に湿式エッチング率が熱ＣＶＤによる絶縁膜に比べ４倍以下とすることができる。
本発明の一実施形態によると，優れた膜質とステップカバレッジを有する絶縁膜を形成することができる。特に，基板の表面に高縦横比を有する凹部が形成された場合でも，凹部の深さ方向にわたって良質の絶縁膜を蒸着することができる。
本発明の一実施形態による絶縁膜の蒸着方法を示すフローチャートである。 本発明の一実施形態による絶縁膜の蒸着方法を行う過程を示すダイヤグラムである。 本発明の一実施形態によるシリコン層を形成するステップを示す断面図である。 本発明の一実施形態によるシリコン層を形成するステップを示す断面図である。 本発明の一実施形態によるシリコン層を形成するステップを示す断面図である。 本発明の一実施形態による絶縁膜を形成するステップを示す断面図である。 本発明の一実施形態による絶縁膜を形成するステップを示す断面図である。 本発明の一実施形態による絶縁膜を形成するステップを示す断面図である。 本発明の一実施形態による複数の絶縁膜を形成した状態を示す断面図である。 本発明の一実施形態による絶縁膜を緻密化するステップを示す断面図である。 本発明の一実施形態による絶縁膜を緻密化するステップを示す断面図である。 本発明の一実施形態による絶縁膜を基板の表面に形成された凹部の上に蒸着する状態を示す断面図である。 本発明の一実施形態による絶縁膜を基板の表面に形成された凹部の上に蒸着する状態を示す断面図である。 本発明の一実施形態による絶縁膜を基板の表面に形成された凹部の上に蒸着する状態を示す断面図である。 本発明の一実施形態による絶縁膜を基板の表面に形成された凹部の上に蒸着する状態を示す断面図である。 本発明の一実施形態によって凹部の上に蒸着された酸化膜の湿式エッチング率を周波数の大きさに応じて比較したグラフである。 本発明の一実施形態によって凹部の上に蒸着された酸化膜の湿式エッチング率を周波数の大きさに応じて比較したグラフである。 本発明の一実施形態によって凹部の上に蒸着された酸化膜の湿式エッチング率を周波数の大きさに応じて比較したグラフである。 基板の上でプラズマが移動する状態を示す断面図である。 プラズマを生成する際に印加されるＲＦ電源の周波数によるイオンエネルギーを示すグラフである。
以下，本発明の好ましい実施形態を添付した図１乃至図１２を参照して，より詳細に説明する。本発明の実施形態は様々な形で変形されてもよく，本発明の範囲が後述する実施形態に限定されると解釈してはならない。本実施形態は，当該発明が属する技術分野における通常の知識を有する者に本発明を，より詳細に説明するために提供されるものである。よって，図面に示す各要素の形状はより明確な説明を強調するために誇張されている可能性がある。
図１は，本発明の一実施形態による絶縁膜の蒸着方法を示すフローチャートである。図１に示すように，半導体製造装置のチャンバーの内部に基板をローディングする（Ｓ１００）。前記チャンバーの内部にローディングされた基板に絶縁膜が蒸着され（Ｓ２００），絶縁膜を蒸着するためにシリコン層を形成するステップＳ２１０，第１パージステップＳ２２０，反応ステップＳ２３０及び第２パージステップＳ２４０が一緒に行われる。
シリコン層を形成するために前記チャンバーの内部にシリコン前駆体を注入し，前記基板の上にシリコンが吸着されるようにする（Ｓ２１０）。基板の上にシリコン層を蒸着した後，未反応シリコン前駆体及び反応副産物を除去する第１パージステップを行う（Ｓ２２０）。
次に，前記基板の上に形成されたシリコンを反応ガスと反応させ，シリコンが含まれる絶縁膜として形成する反応ステップを行う（Ｓ２３０）。シリコン層をシリコンが含まれる絶縁膜として形成するために，チェンバー内部に第１反応ソースを注入する。第１反応ソースとしては，例えば，Ｏ２，Ｏ３，Ｎ２及びＮＨ３を含む郡から選択される一つ以上のガスであってもよい。
シリコンが含まれる絶縁膜がシリコン酸化膜である場合，前記第１反応ソースはＯ２又はＯ３のような酸素原子を含むガス，又はＯ２雰囲気下でプラズマを利用して形成されたＯ２ -（酸素陰イオン）又はＯ＊（酸素ラジカル）である。シリコンが含まれる絶縁膜がシリコン窒化膜である場合，前記第１反応ソースはＮ２又はＮＨ３のような窒素原子を含むガスである。
次に，チャンバーの内部で反応副産物と反応ソース又は点火ガスを除去する第２パージステップを行う（Ｓ２４０）。
シリコン層を形成するステップＳ２１０，第１パージステップＳ２２０，反応ステップＳ２３０及び第２パージステップＳ２４０は，繰り返し行われる（Ｓ２５０）。シリコン層を形成するステップＳ２１０，第１パージステップＳ２２０，反応ステップＳ２３０及び第２パージステップＳ２４０は，例えば，３乃至５０回繰り返し行われる。
シリコン層を形成するステップＳ２１０，第１パージステップＳ２２０，反応ステップＳ２３０及び第２パージステップＳ２４０を含む絶縁膜の蒸着ステップＳ２００の間，基板の温度及びチャンバー内部の圧力を一定に維持する。各シリコン層を形成するステップＳ２１０では少なくとも一つのシリコン原子層が前記基板の上に形成される。例えば，シリコンが含まれる絶縁膜は数乃至数十Åの厚さを有するように形成されてもよい。シリコンが含まれる絶縁膜が形成された後，緻密化ステップＳ３００を行う。
シリコンが含まれる絶縁膜を緻密化するために，前記チャンバーの内部にプラズマ雰囲気を形成する。また，プラズマ雰囲気と共に追加に第２反応ソースを注入する。第２反応ソースは，例えば，Ｈ２，Ｏ２，Ｏ３，Ｎ２及びＮＨ３を含む郡から選択される一つ以上のガスであってもよい。望みの厚さのシリコンが含まれる絶縁膜を得るために，必要に応じて絶縁膜蒸着ステップＳ２００及び緻密化ステップＳ３００は繰り返し行われてもよい（Ｓ４００）。望みの厚さのシリコンが含まれる絶縁２膜が形成された場合，基板はチャンバーからアンロードされる（Ｓ９００）。
図２は，本発明の一実施形態による絶縁膜の蒸着方法を行う過程を示すダイヤグラムである。図２に示すように，シリコン（Ｓｉ）前駆体の注入及びパージ（purge）と第１反応ソースの注入及びパージが繰り返し行われる。シリコン前駆体を注入した後，パージと第１反応ソースを注入し，パージが繰り返し行われた後，プラズマ雰囲気が形成される。プラズマ雰囲気が形成された状態では，必要に応じて第２反応ソースが注入されてもよい。
このように，シリコン前駆体の注入及びパージと第１反応ソースの注入及びパージが繰り返し行われた後，プラズマ雰囲気が形成されるステップまでが１サイクルとして動作する。つまり，シリコン前駆体の注入及びパージと，反応ソースの注入及びパージが繰り返し行われてシリコンが含まれる絶縁膜を形成した後，プラズマ雰囲気を形成してシリコンが含まれる絶縁膜をプラズマ処理する。また，上述した過程を全て繰り返し，所望の厚さのシリコンが含まれる絶縁膜が得られる。よって，絶縁膜の蒸着方法は，シリコン前駆体の注入及びパージと，第１反応ソースの注入及びパージが繰り返し行われることはもちろん，シリコンが含まれる絶縁膜の形成とプラズマ処理も同じく繰り返し行われる。
図３ａ乃至図６ｂにより，上述した内容に基づいて本発明の実施形態による絶縁膜の蒸着方法をステップ別に詳細に説明する。図３ａ乃至図６ｂに関する説明において，必要に応じて図１乃至図２における参照符号を使用する。
図３ａ乃至図３ｃは，本発明の一実施形態によるシリコン層を形成するステップを示す断面図である。図３ａは，本発明の一実施形態によるシリコン前駆体を注入するステップを示す断面図である。
図３ａを参照すると，基板１００がローディングされたチャンバー内にシリコン前駆体５０が注入される。基板１００は，例えば，シリコン又は化合物半導体ウェハのような半導体基板を含んでもよい。又は，基板１００は，半導体とは異なるガラス，金属，セラミック，石英のような基板物質などを含んでもよい。シリコン前駆体５０は，例えば，ＢＥＡＭＳ（bisethylmethylaminosilane），ＢＤＭＡＳ（bisdimethylaminosilane），ＢＤＥＡＳ，ＴＥＭＡＳ（tetrakisethylmethylaminosilane），ＴＤＭＡＳ（tetrakisidimethylaminosilane），ＴＤＥＡＳのようなアミノ系シラン，又はＨＣＤ（hexachlorinedisilane）のような塩化系シランであってもよい。基板１００がシリコン前駆体５０と反応するように，基板１００は５０乃至７００℃の温度を維持する。また，基板１００がローディングされたチャンバー内部の圧力は０．０５乃至１０Ｔｏｒｒを維持する。
図３ｂは，本発明の一実施形態による基板の上にシリコン層を形成した断面図である。図３ｂを参照すると，シリコン前駆体５０のうち基板１００と反応することによって，基板１００上にはシリコンが吸着されてシリコン層１１２が形成される。シリコン層１１２は少なくとも１つのシリコン原子層で形成される。シリコン前駆体５０は基板１００と反応した後，反応副産物５２を形成する。また，シリコン前駆体５０のうち一部は基板１００と反応せず，未反応状態で残っていることがある。
図３ｃは，本発明の一実施形態による第１パージステップを行った状態の断面図である。図３ｃを参照すると，基板１００上にシリコン層１１２を形成した後，残留した未反応状態のシリコン前駆体５０及び反応副産物５２をチャンバー内部から除去するパージを行う。未反応シリコン前駆体５０及び反応副産物５２をチャンバー内部から除去するパージステップを第１パージステップと称する。前記第１パージステップの間，基板１００は５０乃至７００℃の温度を維持する。また，基板１００がローディングされたチャンバー内部の圧力は，０．０５乃至１０Ｔｏｒｒを維持する。つまり，シリコン層１１２を形成するステップと前記第１パージステップの間に，基板１００の温度及びチャンバー内部の圧力を一定に維持する。
図４ａ乃至図４ｃは，本発明の一実施形態によるシリコンが含まれる絶縁膜を形成するステップを示す断面図である。図４ａは，本発明の一実施形態による反応ソースを注入するステップを示す断面図である。図４ａを参照すると，基板１００がローディングされたチャンバー内に第１反応ソース６０が注入される。第１反応ソース６０は，例えば，Ｏ２，Ｏ３，Ｎ２及びＮＨ３を含む群から選択される一つ以上のガスであってもよい。又は，第１反応ソース６０は，例えば，Ｏ２雰囲気でプラズマを利用して形成されたＯ２ -（酸素陰イオン）又はＯ＊（酸素ラジカル）であってもよい。基板１００が第１反応ソース６０と反応するように，基板１００は５０乃至７００℃の温度を維持する。また，基板１００がローディングされたチャンバー内部の圧力は０．０５乃至１０Ｔｏｒｒを維持する。
図４ｂは，本発明の一実施形態による基板の上にシリコンが含まれる絶縁膜を蒸着した様子を示す断面図である。図４ｂを参照すると，第１反応ソース６０のうちシリコン層１１２と反応したものによって，基板１００の上にはシリコンが含まれる絶縁膜１２２ａが形成される。第１反応ソース６０は，シリコン層１１２と反応した後，反応副産物６２を形成する。また，第１反応ソース６０のうち一部はシリコン層１１２と反応せず，未反応状態で残っていることがある。
第１反応ソース６０として，例えばＯ２，Ｏ３のような酸素原子を含むガス又はＯ２雰囲気でプラズマを利用して形成されたＯ２ -（酸素陰イオン）又はＯ＊（酸素ラジカル）を使用する場合，シリコン層１１２は第１反応ソース６０に含まれた酸素原子と反応してシリコン酸化膜として形成される。又は，第１反応ソース６０として，例えば，Ｎ２及びＮＨ３のような窒素原子を含むガスを使用する場合，シリコン層１１２は第１反応ソース６０に含まれた窒素原子と反応してシリコン窒化膜として形成される。
図４ｃは，本発明の実施形態による第２パージステップを行った様子を示す断面図である。図４ｃを参照すると，基板１００の上にシリコンが含まれる絶縁膜１２２ａを形成した後，残留した未反応状態の第１反応ソース６０及び反応副産物６２をチャンバー内部から除去するパージを行う。未反応状態の第１反応ソース６０及び反応副産物６２をチャンバー内部から除去するパージステップを第２パージステップと称する。前記第２パージステップの間，基板１００は５０乃至７００℃の温度を維持する。また，基板１００がローディングされたチャンバー内部の圧力は，０．０５乃至１０Ｔｏｒｒを維持する。
図５は，本発明の一実施形態による複数のシリコンが含まれる絶縁膜を形成した状態を示す断面図である。図５を参照すると，図３ａ乃至図４ｃで示すステップを繰り返し，複数のシリコンが含まれる絶縁膜１２２ａ，１１２ｂ，１１２ｃからなる絶縁膜層１１２を形成する。絶縁膜層１２２は数乃至数十Åの厚さを有する。絶縁膜層１２２が３乃至１０個のシリコンが含まれる絶縁膜１２２ａ，１２２ｂ，１２２ｃを含むように，各シリコンが含まれる絶縁膜１２２ａ，１２２ｂ又は１２２ｃを蒸着する過程を３乃至５０回繰り返し行われる。このように絶縁膜層１２２を複数のシリコンが含まれる絶縁膜１２２ａ，１２２ｂ，１２２ｃで形成すると，絶縁膜層１２２は優秀な膜質とステップカバレッジ（step coverage）を有することができる。
図６ａ及び図６ｂは，本発明の一実施形態による絶縁膜を緻密化するステップを示す断面図である。図６ａは，本発明の一実施形態による絶縁膜層にプラズマ雰囲気を供給する様子を示す断面図である。図６ａを参照すると，絶縁膜層１２２が形成された基板１００上にプラズマを加える。つまり，基板１００がローディングされたチャンバーの内部をプラズマ雰囲気に形成する。プラズマ雰囲気を形成するために，ＣＣＰ（Capacitively Coupled Plasma，容量結合型プラズマ）方式が使用され，ＣＣＰ電極（例えば，円形又は四角形）は整合器（matcher）を介してＲＦ電源に接続される。ＲＦ電源は周波数が４００ｋＨｚ乃至２ＭＨｚであり，出力電力が１００Ｗ乃至３ｋＷである。出力電力はＲＦ電源の周波数の大きさに比例するように調節される。
プラズマ雰囲気を形成するために，例えば，Ａｒ，Ｈｅ，Ｋｒ及びＸｅを含む群から選択される一つ以上の点火ガスが注入される。この際，点火ガスは５０乃至３０００ｓｃｃｍの流量で注入されてもよい。プラズマ雰囲気で絶縁膜層１２２をより緻密にするために，第２反応ソース６４が追加注入される。第２反応ソース６４は，例えば，Ｏ２，Ｏ３，Ｎ２及びＮＨ３を含む群から選択される一つ以上のガス又はＯ２雰囲気でプラズマを利用して形成されたＯ２ -（酸素陰イオン）又はＯ＊（酸素ラジカル）であってもよい。
絶縁膜層１２２がシリコン酸化膜である場合，第２反応ソース６４としては，例えばＯ２，Ｏ３のような酸素原子を含むガス，Ｏ２雰囲気でプラズマを利用して形成されたＯ２ ＋（酸素陽イオン）又はＯ＊（酸素ラジカル），又はＨ２を使用してもよい。絶縁膜層１２２がシリコン窒化膜である場合，第２反応ソース６４としては，例えばＮ２及びＮＨ３のような窒素原子を含むガスを使用してもよい。
図６ｂは，本発明の一実施形態による絶縁膜層１２２Ｄを形成した様子を示す断面図である。図６ａ及び図６ｂを一緒に参照すると，プラズマ雰囲気下で絶縁膜層１１２は緻密化（densification）が行われ，緻密化された絶縁膜層１２２Ｄが形成される。緻密化された絶縁膜層１２２Ｄを形成するために，基板１００がローディングされたチャンバーの圧力を０．０５乃至１０Ｔｏｒｒに維持する。また，絶縁膜層１２２をプラズマ雰囲気で処理して得られた緻密化された絶縁膜層１２２Ｄは絶縁特性などの膜質が優秀である。特に，緻密化された絶縁膜層１１２Ｄが薄い厚さを有するように形成しても，優れた膜質を有することができる。
例えば，３００℃程度又は６５０℃程度の低温でＡＬＤ法を使用して酸化膜を蒸着した場合，薄膜は熱酸化膜（シリコン基板を加熱しながら酸化処理して得られた酸化膜）に比べエッチング率が高い。よって，ＡＬＤ法によって蒸着したシリコン酸化膜は熱酸化膜より膜の密度が低いといえる。このような薄膜の膜の密度は，上述した緻密化処理を介して向上することができる。
図７ａ乃至図７ｄは本発明の一実施形態による絶縁膜を基板の表面に形成された凹部の上に蒸着する様子を示す断面図であり，上述した絶縁膜の蒸着方法が適用される。
つまり，基板Ｗの表面に溝や孔などからなる凹部１０が形成されており，凹部１０は縦横比（aspect ratio，ＡＲ＝凹部１０の高さ（ｈ）：凹部の幅（ｗ））を有する（図７ａ）。例えば，凹部１０は深さが３００nm〜１０μmであって，幅が１０〜２００nmであってもよい。
基板Ｗの表面にシリコン前駆体の成分が吸着してシリコン吸着層３００が形成され（図７ｂａ），次に第１反応ソース６０を介して吸着層３００が酸化又は窒化され，薄膜成分であるシリコン酸化膜又はシリコン窒化膜の分子層が１層或いは複数層形成されて反応生成物である絶縁膜３０１が形成される（図７ｃ）。絶縁膜３０１には，例えばシリコン前駆体に含まれる残留基によって，水分（ＯＨ基）や有機物などの不純物が残ることがある。
次に，ＲＦ電源を介して高周波電力を供給して電解及び磁界を生成し，点火ガス又は第２反応ソース６４は磁界によって活性化されるが，例えば，イオンやラジカルなどのプラズマが生成される。プラズマが基板Ｗの表面に衝突することで，絶縁膜３０１から水分や有機物などの不純物が放出されるか，絶縁膜３０１内の元素が再配列されて絶縁膜３０１の緻密化（高密度化）が可能になる。
しかし，基板の表面に大きい縦横比（例えば，５：１以上）を有する孔や溝（trench）などの凹部１０が形成されている場合，凹部１０の深さ方向において緻密化の程度が異なる。つまり，縦横比が大きい凹部１０が形成された場合，プラズマ（又はイオン）が凹部内に進入することが難しい。よって，凹部１０内では底面に向かう方向に緻密化の程度が小さくなる。言い換えると，絶縁膜３０１の表面と凹部１０の底面では良好に緻密化処理が行われて緻密な薄膜が形成される一方，凹部１０の底面に向かう方向に密度が低い（粗い）薄膜になる。よって，凹部１０の深さ方向に応じて緻密な薄膜を形成する必要がある。
図８乃至図１０は，上述した本発明の一実施形態によって凹部の上に蒸着された酸化膜の湿式エッチング率を周波数の大きさに応じて比較したグラフであり，上述した熱酸化膜の湿式エッチング率に対する割合で示している。
図８は，凹部１０の縦横比が１０：１である場合，ＲＦ電源の周波数による酸化膜の湿式エッチング率を凹部１０の深さに応じて示している。まず，図８に示すように，酸化膜の表面（深さが０である地点）と凹部１０の底面（深さが最大である地点），そして縦横比が２：１である地点（凹部の深さを１０とすると，表面からの深さが２である地点の内壁）では周波数の大きさ（１３．５６ＭＨｚと２ＭＨｚ）による湿式エッチング率の差が微々であるため，各地点で緻密化処理が行われて絶縁膜が緻密化されていることがわかる。しかし，縦横比が５：１及び１０：１である地点では，周波数の大きさによる湿式エッチング率の差が明らかに示され，周波数の大きさが１３．５６ＭＨｚである場合には緻密化処理が行われず絶縁膜の密度が低いことが分かる。つまり，縦横比が５：１及び１０：１である地点において，ＲＦ電源の周波数が一般的に広く使用される１３．５６ＭＨｚである場合，湿式エッチング率が熱酸化膜に比べ約４．８倍程度高い（悪い）一方，ＲＦ電源の周波数が２ＭＨｚである場合，湿式エッチング率が熱酸化膜に比べ約２．４〜５倍程度高い（悪い）ことが分かる。
図９は，凹部１０の縦横比が３０：１である場合，ＲＦ電源の周波数による酸化膜の湿式エッチング率を凹部１０の深さに応じて示している。まず，図９に示すように，酸化膜の表面（深さが０である地点）と凹部１０の底面（深さが最大である地点），そして縦横比が２：１である地点（凹部の深さを３０とすると，表面からの深さが２である地点の内壁）では，周波数の大きさ（１３．５６ＭＨｚと２ＭＨｚ）による湿式エッチング率の差が微少であるため，各地点で緻密化処理が行われて絶縁膜が緻密化されていることがわかる。しかし，縦横比が５：１乃至３０：１である地点では，周波数の大きさによる湿式エッチング率の差が明らかに示され，周波数の大きさが１３．５６ＭＨｚである場合には，緻密化処理が行われず絶縁膜の密度が低いことが分かる。つまり，縦横比が５：１乃至３０：１である地点において，ＲＦ電源の周波数が一般的に広く使用される１３．５６ＭＨｚである場合，湿式エッチング率が熱酸化膜に比べ約４．２〜９倍程度高い（悪い）一方，ＲＦ電源の周波数が２ＭＨｚである場合，湿式エッチング率が熱酸化膜に比べ約２．４〜３．１倍程度高い（悪い）ことが分かる。
図１０は，凹部１０の縦横比が３０：１である場合，ＲＦ電源の周波数が３８０ｋＨｚである場合の酸化膜の湿式エッチング率を凹部１０の深さに応じて示している。図１０に示すように，ＲＦ電源の周波数が３８０ｋＨｚで２ＭＨｚ未満である場合凹部１０の底面では周波数の大きさ（３８０ｋＨｚと２ＭＨｚ）による湿式エッチング率の差が微々であるため，緻密化処理が行われて絶縁膜が緻密化されていることがわかる。しかし，凹部１０の底面を除いて周波数の大きさによる湿式エッチング率の差が明らかに示されることが分かり，上述した図９に関する説明とは異なり，酸化膜の表面（深さが０である地点）と縦横比が２：１である地点（凹部の深さを３０とすると，表面からの深さが２である地点の内壁）でさえ緻密化処理が行われず，絶縁膜の密度が低いことが分かる。
図１１は，基板の上でプラズマが移動する状態を示す断面図であり，図１２は，プラズマを生成する際に印加されるＲＦ電源の周波数によるイオンエネルギーを示すグラフである。図８乃至図１０に基づいて説明した緻密化処理の可否を以下で説明する。
上述したように，プラズマが基板Ｗの表面に衝突することで酸化膜から水分や有機物などの不純物が放出されるか，絶縁膜３０１内の元素が再配列されて酸化膜の緻密化（高密度化）が可能になる。しかし，基板の表面に大きい縦横比（例えば，５：１以上）を有する孔や溝などの凹部１０が形成されている場合，凹部１０の深さ方向において緻密化の程度が異なるようになる。つまり，縦横比が大きい凹部１０が形成された場合，プラズマ（又はイオン）が凹部内に進入することが難しい。よって，凹部１０内では底面に向かう方向に緻密化の程度が小さくなる。言い換えると，絶縁膜３０１の表面と凹部１０の底面では良好に緻密化処理が行われて緻密な薄膜が形成される一方，凹部１０の底面に向かう方向に密度が低い（粗い）薄膜になる。よって，凹部１０の深さ方向によって緻密な薄膜を形成する必要がある。
上述した現象は，プラズマの直進性によって発生すると思われる。つまり，プラズマの移動方向と凹部１０の内壁が並んでいるため，プラズマと凹部１０の内壁が互いに衝突する可能性が低い。また，凹部１０の底面はプラズマの移動方向と垂直な関係にあるため，凹部１０の底面はプラズマと十分に衝突して相当な衝突エネルギーを得る一方，凹部１０の内壁はプラズマの移動方向と略平行であるため，プラズマが凹部の内壁と衝突しても凹部の内壁はプラズマと十分に衝突せず，相当な衝突エネルギーを得ることができないためである（図１１ａを参照）。
よって，プラズマ内に含まれたイオンが中性原子と１回以上衝突してイオンの方向が相当変わらなければ，イオンが凹部１０の内壁と十分に衝突して凹部１０の内壁が衝突エネルギーを得ることはできない（図１１ｂを参照）。但し，イオンと中性原子が衝突する際，イオンは自らが有するエネルギーを相当失うため，上述したようにイオンの方向が変わって凹部１０の内壁と衝突しても緻密化を誘導することができるエネルギーを有することができない恐れがある。よって，最初に生成されたプラズマのイオンは，一定レベル以上のエネルギーを有しなければ凹部１０内壁の緻密化を誘導することができない。
図１２に示すように，ＲＦ電源の周波数の大きさが小さくなるほどイオンエネルギーの分布は大きくなり，高いエネルギーを有するイオンが分布される。このように，相対的に高いエネルギーを有するイオンが凹部１０の内壁と衝突して緻密化を誘導する。しかし，周波数が低すぎると高いエネルギーを有するイオンが生成されてもその数が減少するため，酸化膜の緻密化を誘導することができない。よって，ＲＦ電源は周波数が４００ｋＨｚ乃至２ＭＨｚであるべきであって，図８乃至図１０に示すように，凹部１０の内壁を緻密化して酸化膜の膜の密度を改善することができる。
一方，ＲＦ電源の出力電力は１００Ｗ乃至３ｋＷであり，出力電力はＲＦ電源の周波数の大きさに比例するように調節される。周波数が低くなるほど高いエネルギーを有するイオンが分布するため，ＲＦ電源の出力電力が増加する場合，凹部１０の入口側の角部分にスパッタリング効果が大きく発生して凹部１０の形状が毀損するか歪曲される恐れがある。よって，ＲＦ電源の出力電力を周波数の大きさに比例して調節する必要がある。
一方，本実施形態では容量結合型プラズマ（ＣＣＰ）を使用したが，これとは異なって誘導結合型プラズマ（ＩＣＰ：Inductively coupled plasma）が使用されてもよい。
本発明を好ましい実施形態を介して詳細に説明したが，それらとは異なる実施形態ないし実施例も可能である。よって，後述する特許請求の範囲の技術的思想と範囲は好ましい実施形態に限定されない。
本発明は，多様な形の半導体製造設備及び製造方法に応用される。

Claims (9)

  1. ５：１以上の縦横比を有する凹部が形成された基板に対して前記凹部の上に絶縁膜を蒸着する方法において，
    前記基板がローディングされたチェンバーの内部に，シリコン前駆体を注入して前記基板の上にシリコンを吸着する吸着ステップと，前記チェンバーの内部で未反応シリコン前駆体及び反応副産物を除去する第１パージステップと，前記チェンバーの内部に第１反応ソースを供給して吸着された前記シリコンを，シリコンが含まれる絶縁膜として形成する反応ステップと，前記チェンバーの内部で未反応の第１反応ソースと反応副産物を除去する第２パージステップと，を行う絶縁膜蒸着ステップと，
    ＲＦ電源を印加して前記チェンバーの内部にプラズマ雰囲気を形成し，前記プラズマ雰囲気を利用して前記シリコンが含まれる絶縁膜を緻密にする緻密化ステップと，を含み，
    前記ＲＦ電源の周波数は４００ｋＨｚ乃至２ＭＨｚである絶縁膜の蒸着方法。
  2. 前記絶縁膜の厚さが５０Å（オングストローム）である場合，前記緻密化ステップは２乃至５０秒間行われる請求項１記載の絶縁膜の蒸着方法。
  3. 前記ＲＦ電源の出力は１００Ｗ乃至３ｋＷであり，
    前記ＲＦ電源の出力は前記ＲＦ電源の周波数の大きさに比例するように調節される請求項１記載の絶縁膜の蒸着方法。
  4. 前記プラズマ雰囲気はＣＣＰ方式によって形成される請求項１記載の絶縁膜の蒸着方法。
  5. 前記第１反応ソースは，Ｏ２，Ｏ３，Ｎ２，ＮＨ３を含む群から選択される一つ以上のガスである請求項１記載の絶縁膜の蒸着方法。
  6. 前記緻密化ステップは，
    Ａｒ，Ｈｅ，Ｋｒ及びＸｅを含む群から選択される一つ以上の点火ガス（ignition gas）を注入して前記プラズマ雰囲気を形成する請求項１記載の絶縁膜の蒸着方法。
  7. 前記緻密化ステップは，前記点火ガスと共にＨ２，Ｏ２，Ｏ３，Ｎ２及びＮＨ３を含む群から選択される一つ以上の第２反応ソースを更に注入する請求項６記載の絶縁膜の蒸着方法。
  8. 前記反応ステップは，
    Ｏ２雰囲気でプラズマを利用して形成されたＯ２ -（酸素陰イオン）又はＯ＊（酸素ラジカル）を第１反応ソースとして使用する請求項１記載の絶縁膜の蒸着方法。
  9. 前記緻密化ステップを介して，前記絶縁膜は３００：１ＢＯＥに対する１５０秒を基準に湿式エッチング率が熱ＣＶＤによる絶縁膜に比べ４倍以下である請求項１乃至請求項８いずれか１項記載の絶縁膜の蒸着方法。
JP2017500342A 2014-07-15 2015-06-16 高縦横比を有する凹部の上に絶縁膜を蒸着する方法 Active JP6371462B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2014-0089285 2014-07-15
KR1020140089285A KR101576637B1 (ko) 2014-07-15 2014-07-15 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
PCT/KR2015/006055 WO2016010267A1 (ko) 2014-07-15 2015-06-16 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법

Publications (2)

Publication Number Publication Date
JP2017521865A true JP2017521865A (ja) 2017-08-03
JP6371462B2 JP6371462B2 (ja) 2018-08-08

Family

ID=54979289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017500342A Active JP6371462B2 (ja) 2014-07-15 2015-06-16 高縦横比を有する凹部の上に絶縁膜を蒸着する方法

Country Status (6)

Country Link
US (1) US9818604B2 (ja)
JP (1) JP6371462B2 (ja)
KR (1) KR101576637B1 (ja)
CN (1) CN106489190B (ja)
TW (1) TWI575603B (ja)
WO (1) WO2016010267A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053419A (ja) * 2018-09-21 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2021153086A (ja) * 2020-03-24 2021-09-30 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102362534B1 (ko) * 2014-12-08 2022-02-15 주성엔지니어링(주) 기판 처리방법
KR102671907B1 (ko) * 2016-10-31 2024-06-03 주성엔지니어링(주) 기판처리장치 및 기판처리방법
KR101960763B1 (ko) * 2016-11-03 2019-03-21 주식회사 유진테크 저온 에피택셜층 형성방법
JP6767885B2 (ja) * 2017-01-18 2020-10-14 東京エレクトロン株式会社 保護膜形成方法
JP6778144B2 (ja) * 2017-04-25 2020-10-28 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
TWI845607B (zh) * 2019-02-20 2024-06-21 荷蘭商Ａｓｍ Ｉｐ私人控股有限公司 用來填充形成於基材表面內之凹部的循環沉積方法及設備
JP7473892B2 (ja) * 2020-03-10 2024-04-24 株式会社昭和真空 蒸着源
US20220298636A1 (en) * 2021-03-22 2022-09-22 Applied Materials, Inc. Methods and apparatus for processing a substrate
WO2024006211A1 (en) * 2022-06-27 2024-01-04 Lam Research Corporation Deposition and etch of silicon-containing layer
WO2024129962A1 (en) * 2022-12-15 2024-06-20 Lam Research Corporation Low k dielectric gapfill

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4825480A (ja) * 1971-08-04 1973-04-03
JPS556291B1 (ja) * 1969-11-26 1980-02-15
WO1992012535A1 (en) * 1991-01-08 1992-07-23 Fujitsu Limited Process for forming silicon oxide film
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
US20110223765A1 (en) * 2010-03-15 2011-09-15 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
JP2011526966A (ja) * 2008-07-03 2011-10-20 アプライド マテリアルズ インコーポレイテッド 原子層堆積装置
JP2013542581A (ja) * 2010-08-02 2013-11-21 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜の蒸着方法
US20140024200A1 (en) * 2012-07-20 2014-01-23 Tokyo Electron Limited Film deposition apparatus and film deposition method
JP2017531920A (ja) * 2014-10-03 2017-10-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高温酸化ケイ素原子層堆積技術

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100734748B1 (ko) * 2005-09-08 2007-07-03 주식회사 아이피에스 인시튜 질화물(in-situ nitride) 박막증착방법
JP2012079762A (ja) * 2010-09-30 2012-04-19 Mitsubishi Heavy Ind Ltd 絶縁膜形成装置及び方法
US8846536B2 (en) * 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate
US8912101B2 (en) * 2012-03-15 2014-12-16 Asm Ip Holding B.V. Method for forming Si-containing film using two precursors by ALD
US9362111B2 (en) * 2014-02-18 2016-06-07 Applied Materials, Inc. Hermetic CVD-cap with improved step coverage in high aspect ratio structures

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556291B1 (ja) * 1969-11-26 1980-02-15
JPS4825480A (ja) * 1971-08-04 1973-04-03
WO1992012535A1 (en) * 1991-01-08 1992-07-23 Fujitsu Limited Process for forming silicon oxide film
JPH0729897A (ja) * 1993-06-25 1995-01-31 Nec Corp 半導体装置の製造方法
US5521126A (en) * 1993-06-25 1996-05-28 Nec Corporation Method of fabricating semiconductor devices
JP2011526966A (ja) * 2008-07-03 2011-10-20 アプライド マテリアルズ インコーポレイテッド 原子層堆積装置
US20110223765A1 (en) * 2010-03-15 2011-09-15 Applied Materials, Inc. Silicon nitride passivation layer for covering high aspect ratio features
JP2013522913A (ja) * 2010-03-15 2013-06-13 アプライド マテリアルズ インコーポレイテッド 高アスペクト比の特徴をカバーするための窒化ケイ素パッシベーション層
JP2013542581A (ja) * 2010-08-02 2013-11-21 ユ−ジーン テクノロジー カンパニー．リミテッド サイクリック薄膜の蒸着方法
US20140024200A1 (en) * 2012-07-20 2014-01-23 Tokyo Electron Limited Film deposition apparatus and film deposition method
JP2014022653A (ja) * 2012-07-20 2014-02-03 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2017531920A (ja) * 2014-10-03 2017-10-26 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 高温酸化ケイ素原子層堆積技術

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020053419A (ja) * 2018-09-21 2020-04-02 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、およびプログラム
JP2021153086A (ja) * 2020-03-24 2021-09-30 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム
JP7222946B2 (ja) 2020-03-24 2023-02-15 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置、およびプログラム

Also Published As

Publication number Publication date
JP6371462B2 (ja) 2018-08-08
KR101576637B1 (ko) 2015-12-10
TW201614727A (en) 2016-04-16
CN106489190B (zh) 2019-06-25
TWI575603B (zh) 2017-03-21
CN106489190A (zh) 2017-03-08
US9818604B2 (en) 2017-11-14
US20170148625A1 (en) 2017-05-25
WO2016010267A1 (ko) 2016-01-21

Similar Documents

Publication Publication Date Title
JP6371462B2 (ja) 高縦横比を有する凹部の上に絶縁膜を蒸着する方法
US11823866B2 (en) Thin film forming method
KR102675856B1 (ko) 박막 형성 방법 및 박막 표면 개질 방법
US11643724B2 (en) Method of forming structures using a neutral beam
US10283353B2 (en) Method of reforming insulating film deposited on substrate with recess pattern
KR102696249B1 (ko) 트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
TWI474399B (zh) 循環沉積薄膜之方法
JP7422557B2 (ja) 基板処理方法および基板処理装置
KR20170077841A (ko) 원자층 식각을 포함하는 연속 공정
JP2024045236A (ja) プラズマ処理装置および基板処理装置
TWI553143B (zh) 薄膜形成之循環性沉積方法，半導體製造方法，及半導體裝置
JP2013542580A (ja) サイクリック薄膜の蒸着方法
TW202208665A (zh) 用於填充半導體基板上之三維結構中的間隙之方法
KR101576639B1 (ko) 절연막 증착 방법
KR20170114810A (ko) 박막 증착 방법
US20230096453A1 (en) Substrate processing method
KR102513404B1 (ko) SiCN막의 형성 방법
KR102125076B1 (ko) 박막 증착 방법
KR20240059561A (ko) 기판 처리 방법
KR20230065900A (ko) 박막 증착 방법 및 시스템
KR20210024348A (ko) 박막 증착 장치 및 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171215

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180312

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180712

R150 Certificate of patent or registration of utility model

Ref document number: 6371462

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250