KR101576639B1 - 절연막 증착 방법 - Google Patents

절연막 증착 방법 Download PDF

Info

Publication number
KR101576639B1
KR101576639B1 KR1020140124585A KR20140124585A KR101576639B1 KR 101576639 B1 KR101576639 B1 KR 101576639B1 KR 1020140124585 A KR1020140124585 A KR 1020140124585A KR 20140124585 A KR20140124585 A KR 20140124585A KR 101576639 B1 KR101576639 B1 KR 101576639B1
Authority
KR
South Korea
Prior art keywords
silicon
insulating film
reaction
chamber
reaction source
Prior art date
Application number
KR1020140124585A
Other languages
English (en)
Inventor
김해원
신창훈
김석윤
정춘식
서진석
우성주
Original Assignee
주식회사 유진테크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유진테크 filed Critical 주식회사 유진테크
Priority to KR1020140124585A priority Critical patent/KR101576639B1/ko
Priority to PCT/KR2015/007489 priority patent/WO2016043420A1/ko
Priority to TW104129910A priority patent/TW201622005A/zh
Application granted granted Critical
Publication of KR101576639B1 publication Critical patent/KR101576639B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Abstract

본 발명의 일 실시예에 의하면, 절연막 증착 방법은, 기판이 로딩된 챔버의 내부에 실리콘 전구체를 주입하여 상기 기판 상에 실리콘을 흡착하는 흡착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응부산물을 제거하는 제1 퍼지 단계, 상기 챔버의 내부에 제1 반응 소스를 공급하여 흡착된 상기 실리콘을 실리콘이 포함되는 절연막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제2 퍼지 단계를 수행하는 절연막 증착 단계; 그리고 상기 챔버의 내부에 플라즈마 분위기를 형성하여 상기 실리콘이 포함되는 절연막을 치밀하게 만드는 치밀화 단계를 포함하되, 상기 치밀화 단계는 상기 실리콘이 포함되는 절연막의 스텝 커버리지를 개선하도록 H2를 포함하는 제2 반응 소스를 주입하여 상기 플라즈마 분위기를 형성한다.

Description

절연막 증착 방법{METHOD FOR DEPOSITING INSULATING FILM}
본 발명은 절연막 증착방법에 관한 것으로, 더욱 상세하게는 스텝 커버리지를 개선할 수 있는 절연막 증착 방법에 관한 것이다.
최근 반도체 산업의 발전과 사용자의 요구에 따라 전자기기는 더욱 더 고집적화 및 고성능화되고 있으며 이에 따라 전자기기의 핵심 부품인 반도체 소자 또한 고집적화 및 고성능화가 요구되고 있다. 그러나 반도체 소자의 고집적화를 위하여 미세 구조를 실현하기에는 어려움을 겪고 있다.
예를 들어, 미세 구조를 실현하기 위해서는 더 얇은 절연막이 요구되나, 절연막의 두께가 얇게 형성하면 절연 특성 등 막질이 저하되는 문제가 발생하고 있다. 특히, 박막의 두께를 얇게 형성하면서, 우수한 스텝 커버리지를 얻기가 어려워지고 있다.
한국공개특허공보 2005-0060268호 2005.06.22.
본 발명의 목적은 우수한 막질과 스텝 커버리지를 가지는 절연막을 증착할 수 있는 방법을 제공하는 데 있다.
본 발명의 다른 목적들은 다음의 상세한 설명과 첨부한 도면으로부터 보다 명확해질 것이다.
본 발명의 일 실시예에 의하면, 절연막 증착 방법은, 기판이 로딩된 챔버의 내부에 실리콘 전구체를 주입하여 상기 기판 상에 실리콘을 흡착하는 흡착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응부산물을 제거하는 제1 퍼지 단계, 상기 챔버의 내부에 제1 반응 소스를 공급하여 흡착된 상기 실리콘을 실리콘이 포함되는 절연막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제2 퍼지 단계를 수행하는 절연막 증착 단계; 그리고 상기 챔버의 내부에 플라즈마 분위기를 형성하여 상기 실리콘이 포함되는 절연막을 치밀하게 만드는 치밀화 단계를 포함하되, 상기 치밀화 단계는 상기 실리콘이 포함되는 절연막의 스텝 커버리지를 개선하도록 H2를 포함하는 제2 반응 소스를 주입하여 상기 플라즈마 분위기를 형성한다.
상기 방법은 상기 실리콘이 포함되는 절연막의 최대값에 대한 최소값의 비가 기설정된 범위를 벗어나는 경우 상기 제2 반응 소스 중 상기 H2의 비율을 증가시킨 후 다른 기판에 대하여 상기 절연막 증착 단계 및 상기 치밀화 단계를 수행할 수 있다.
상기 H2는 10 내지 20,000 sccm의 유량으로 주입될 수 있다.
상기 치밀화 단계는 상기 제2 반응 소스와 함께 Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)를 더 주입할 수 있다.
상기 제1 반응 소스는 O2, O3, N2, NH3를 포함하는 군으로부터 선택된 하나 이상의 가스일 수 있다.
상기 제2 반응 소스는 O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상을 더 포함할 수 있다.
상기 점화 가스는 Ar 이며, 상기 제2 반응 소스는 H2 및 O2 이되, 부피비는 Ar : H2 : O2 = 3 : 1 : 6일 수 있다.
상기 반응 단계는, O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)을 제1 반응 소스로 사용할 수 있다.
상기 절연막 증착 단계 및 상기 치밀화 단계를 반복하여 수행할 수 있다.
본 발명의 다른 실시예에 의하면, 절연막 증착 방법은, 제1 트렌치를 가지는 제1 기판을 챔버 내에 로딩하고 상기 챔버의 내부에 실리콘 전구체를 주입하여 상기 제1 트렌치 상에 실리콘을 흡착하는 흡착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응부산물을 제거하는 제1 퍼지 단계, 상기 챔버의 내부에 제1 반응 소스를 공급하여 흡착된 상기 실리콘을 실리콘이 포함되는 제1 절연막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제2 퍼지 단계를 수행하는 제1 절연막 증착 단계; 상기 챔버의 내부에 제2 반응 소스를 주입하여 플라즈마 분위기를 형성하고 상기 실리콘이 포함되는 제1 절연막을 치밀하게 만드는 제1 치밀화 단계; 상기 제1 기판을 상기 챔버로부터 언로딩하고, 상기 실리콘이 포함되는 제1 절연막 중 상기 제1 트렌치 내에 위치하는 부분의 최대값에 대한 최소값의 비를 측정하여 기설정된 범위를 벗어나는 경우 상기 제2 반응 소스에 포함되는 H2의 유량을 기설정된 수치만큼 증가시켜 상기 H2의 공정 유량을 결정하는 단계; 제2 트렌치를 가지는 제2 기판을 상기 챔버 내에 로딩하고 상기 챔버의 내부에 실리콘 전구체를 주입하여 상기 제2 트렌치 상에 실리콘을 흡착하는 흡착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응부산물을 제거하는 제3 퍼지 단계, 상기 챔버의 내부에 제1 반응 소스를 공급하여 흡착된 상기 실리콘을 실리콘이 포함되는 제2 절연막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제4 퍼지 단계를 수행하는 제2 절연막 증착 단계; 그리고 상기 챔버의 내부에 H2를 포함하는 제2 반응 소스를 주입하여 플라즈마 분위기를 형성하고 상기 실리콘이 포함되는 제2 절연막을 치밀하게 만드는 제2 치밀화 단계를 포함한다.
본 발명의 일 실시예에 의하면, 우수한 막질과 스텝 커버리지를 가지는 절연막, 예를 들면 실리콘산화막 또는 실리콘질화막을 형성할 수 있다.
따라서, 고집적화된 반도체 소자를 실현하기 위하여, 얇은 두께를 가지는 절연막을 형성할 수 있으며, 스텝 커버리지도 우수하기 때문에 미세 구조를 실현할 수 있다. 또한 우수한 막질을 가지기 때문에, 고집적화된 반도체 소자에서 요구되는 성능을 만족할 수 있다.
도 1은 본 발명의 일 실시예에 따른 절연막 증착 방법을 나타내는 흐름도이다.
도 2는 본 발명의 일 실시예에 따른 절연막 증착 방법의 진행과정을 나타내는 다이어그램이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 실리콘층을 형성하는 단계를 나타내는 단면도이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 절연막을 형성하는 단계를 나타내는 단면도이다.
도 5는 본 발명의 일 실시예에 따른 복수의 절연막을 형성한 모습을 나타내는 단면도이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 절연막을 치밀화하는 단계를 나타내는 단면도이다.
도 7a 내지 도 7c는 제2 반응소스에 따른 절연막의 형상을 나타내는 사진이다.
도 8a 및 도 8b는 절연막 형성시 보이드(void)가 생성되는 과정을 나타내는 도면이다.
도 9a 및 도 9b는 수소 이온을 통해 보이드 생성을 억제하는 과정을 나타내는 도면이다.
도 10은 제2 반응소스에 따른 절연막의 특성을 비교한 그래프이다.
이하, 본 발명의 바람직한 실시예들을 첨부된 도 1 내지 도 10을 참고하여 더욱 상세히 설명한다. 본 발명의 실시예들은 여러 가지 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 설명하는 실시예들에 한정되는 것으로 해석되어서는 안 된다. 본 실시예들은 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 상세하게 설명하기 위해서 제공되는 것이다. 따라서 도면에 나타난 각 요소의 형상은 보다 분명한 설명을 강조하기 위하여 과장될 수 있다.
도 1은 본 발명의 일 실시예에 따른 절연막 증착 방법을 나타내는 흐름도이다. 도 1에 도시한 바와 같이, 반도체 제조장치의 챔버 내부에 기판을 로딩한다(S100). 챔버 내부에 로딩된 기판에 절연막이 증착되며(S200), 절연막을 증착하기 위하여 실리콘층을 형성하는 단계(S210), 제1 퍼지 단계(S220), 반응 단계(S230) 및 제2 퍼지 단계(S240)가 함께 수행된다.
실리콘층을 형성하기 위하여 챔버 내부에 실리콘 전구체를 주입하여, 기판 상에 실리콘이 흡착되도록 할 수 있다(S210). 기판 상에 실리콘층을 형성한 후, 미반응 실리콘 전구체 및 반응 부산물을 제거하는 제1 퍼지 단계를 수행한다(S220).
이후, 기판 상에 형성된 실리콘층을 반응 소스와 반응시켜, 실리콘이 포함되는 절연막으로 형성하는 반응 단계를 수행한다(S230). 실리콘층을 실리콘이 포함되는 절연막으로 형성하기 위하여, 챔버 내부에 제1 반응 소스를 주입할 수 있다. 제1 반응 소스는 예를 들면 O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 가스일 수 있다.
실리콘이 포함되는 절연막이 실리콘 산화막일 경우, 상기 제1 반응 소스는 O2 또는 O3와 같은 산소 원자를 포함하는 가스, 또는 O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)일 수 있다. 실리콘이 포함되는 절연막이 실리콘 질화막일 경우, 상기 제1 반응 소스는 N2 또는 NH3와 같은 질소 원자를 포함하는 가스일 수 있다.
이후, 챔버의 내부에서 반응 부산물과 반응 소스 또는 점화 가스를 제거하는 제2 퍼지 단계를 수행할 수 있다(S240).
실리콘층을 형성하는 단계(S210), 제1 퍼지 단계(S220), 반응 단계(S230) 및 제2 퍼지 단계(S240)는 반복하여 수행될 수 있다(S250). 실리콘층을 형성하는 단계(S210), 제1 퍼지 단계(S220), 반응 단계(S230) 및 제2 퍼지 단계(S240)는 예를 들면, 3 내지 50회 반복하여 수행될 수 있다.
실리콘층을 형성하는 단계(S210), 제1 퍼지 단계(S220), 반응 단계(S230) 및 제2 퍼지 단계(S240)를 포함하는 절연막 증착 단계(S200) 동안에 기판의 온도 및 챔버 내부의 압력을 일정하게 유지할 수 있다. 각 실리콘층을 형성하는 단계(S210)에서는 적어도 1개의 실리콘 원자층이 기판 상에 형성될 수 있다. 예를 들어, 실리콘이 포함되는 절연막은 수 내지 수십Å의 두께를 가지도록 형성될 수 있다. 실리콘이 포함되는 절연막이 형성된 후, 치밀화 단계를 수행한다(S300).
실리콘이 포함되는 절연막을 치밀화하기 위하여, 챔버 내부에 플라즈마 분위기를 형성할 수 있다. 또한 플라즈마 분위기와 함께 추가로 제2 반응 소스를 주입할 수 있다. 제2 반응 소스는 예를 들면 O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 가스와 H2일 수 있다. 원하는 두께의 실리콘이 포함되는 절연막을 얻기 위하여, 필요에 따라 절연막 증착 단계(S200) 및 치밀화 단계(S300)는 반복하여 수행될 수 있다(S400). 원하는 두께의 실리콘이 포함되는 절연2막이 형성된 경우, 기판은 챔버로부터 언로딩될 수 있다(S900).
도 2는 본 발명의 일 실시예에 따른 절연막 증착 방법의 진행과정을 나타내는 다이어그램이다. 도 3에 도시한 바와 같이, 실리콘(Si) 전구체의 주입 및 퍼지(purge)와 제1 반응 소스의 주입 및 퍼지가 반복적으로 수행된다. 실리콘(Si) 전구체의 주입 후 퍼지(purge)와 제1 반응 소스의 주입 후 퍼지가 반복적으로 수행된 후, 플라즈마 분위기가 형성된다. 플라즈마 분위기가 형성된 상태에서는 필요에 따라서 제2 반응 소스가 주입될 수 있다.
이와 같이, 실리콘 전구체의 주입 및 퍼지와 제1 반응 소스의 주입 및 퍼지가 반복 수행된 후 플라즈마 분위기가 형성되는 단계까지가 1 사이클로 동작한다. 즉, 실리콘 전구체의 주입 및 퍼지와 반응 소스의 주입 및 퍼지가 반복 수행되어 실리콘이 포함되는 절연막을 형성한 후, 플라즈마 분위기를 형성하여 실리콘이 포함되는 절연막을 플라즈마 처리한다. 또한 전술한 과정을 모두 반복하여, 원하는 두께의 실리콘이 포함되는 절연막을 얻을 수 있다. 따라서, 절연막 증착 방법은 실리콘 전구체의 주입 및 퍼지와 제1 반응 소스의 주입 및 퍼지가 반복적으로 수행될 수 있음은 물론, 실리콘이 포함되는 절연막의 형성과 플라즈마 처리 또한 반복적으로 수행될 수 있다.
도 3a 내지 도 6b는 전술한 내용을 토대로, 본 발명의 실시 예에 따른 절연막 증착 방법을 단계별로 자세히 설명한다. 도 3a 내지 도 6b에 관한 설명에서, 필요한 경우 도 1 및 도 2에 대한 참조 부호가 함께 사용될 수 있다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 실리콘층을 형성하는 단계를 나타내는 단면도이다. 도 3a는 본 발명의 일 실시예에 따른 실리콘 전구체를 주입하는 단계를 나타내는 단면도이다.
도 3a를 참조하면, 기판(100)이 로딩된 챔버 내로 실리콘 전구체(50)가 주입된다. 기판(100)은 예를 들면, 실리콘 또는 화합물 반도체 웨이퍼와 같은 반도체 기판을 포함할 수 있다. 또는 기판(100)은 글라스, 금속, 세라믹, 석영과 같은 반도체와 다른 기판 물질 등이 포함될 수 있다. 실리콘 전구체(50)는 예를 들면, BEMAS (bisethylmethylaminosilane), BDMAS (bisdimethylaminosilane), BEDAS, TEMAS (tetrakisethylmethylaminosilane), TDMAS (tetrakisidimethylaminosilane), TEDAS와 같은 아미노계 실란, 또는 HCD(hexachlorinedisilan)와 같은 염화계 실란일 수 있다. 기판(100)이 실리콘 전구체(50)와 반응할 수 있도록, 기판(100)은 50 내지 700℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다.
도 3b는 본 발명의 일 실시예에 따른 기판 상에 실리콘층을 형성한 모습을 나타내는 단면도이다. 도 3b를 참조하면, 실리콘 전구체(50) 중 기판(100)과 반응한 것들에 의하여, 기판(100) 상에는 실리콘이 흡착되어 실리콘층(112)이 형성될 수 있다. 실리콘층(112)은 적어도 1개의 실리콘 원자층으로 이루어질 수 있다. 실리콘 전구체(50)는 기판(100)과 반응한 후 반응 부산물(52)을 형성할 수 있다. 또한 실리콘 전구체(50) 중 일부는 기판(100)과 반응하지 않고, 미반응 상태로 남아있을 수 있다.
도 3c는 본 발명의 일 실시예에 따른 제1 퍼지 단계를 수행한 모습을 나타내는 단면도이다. 도 3c를 참조하면, 기판(100) 상에 실리콘층(112)을 형성한 후, 잔류한 미반응 상태의 실리콘 전구체(50) 및 반응 부산물(52)을 챔버 내부에서 제거하는 퍼지(purge)를 수행할 수 있다. 미반응 실리콘 전구체(50) 및 반응 부산물(52)을 챔버 내부에서 제거하는 퍼지(purge) 단계를 제1 퍼지 단계라 호칭할 수 있다. 제1 퍼지 단계 동안, 기판(100)은 50 내지 700℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다. 즉, 실리콘층(112)을 형성하는 단계와 상기 제1 퍼지 단계 동안에 기판(100)의 온도 및 챔버 내부의 압력을 일정하게 유지할 수 있다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 따른 실리콘이 포함되는 절연막을 형성하는 단계를 나타내는 단면도이다. 도 4a는 본 발명의 일 실시예에 따른 반응 소스를 주입하는 단계를 나타내는 단면도이다. 도 4a를 참조하면, 기판(100)이 로딩된 챔버 내로 제1 반응 소스(60)가 주입된다. 제1 반응 소스(60)는 예를 들면, O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 가스일 수 있다. 또는 제1 반응 소스(60)는 예를 들면, O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)일 수 있다. 기판(100)이 제1 반응 소스(60)와 반응할 수 있도록, 기판(100)은 50 내지 700℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다.
도 4b는 본 발명의 일 실시예에 따른 기판 상에 실리콘이 포함되는 절연막을 증착한 모습을 나타내는 단면도이다. 도 4b를 참조하면, 제1 반응 소스(60) 중 실리콘층(112)과 반응한 것들에 의하여, 기판(100) 상에는 실리콘이 포함되는 절연막(122a)이 형성될 수 있다. 제1 반응 소스(60)는 실리콘층(112)과 반응한 후 반응 부산물(62)을 형성할 수 있다. 또한, 제1 반응 소스(60) 중 일부는 실리콘층(112)과 반응하지 않고, 미반응 상태로 남아있을 수 있다.
제1 반응 가스(60)로 예를 들어, O2, O3와 같은 산소 원자를 포함하는 가스 또는 O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)을 사용할 경우, 실리콘층(112)은 제1 반응 소스(60)에 포함된 산소 원자와 반응하여 실리콘산화막으로 형성될 수 있다. 또는 제1 반응 소스(60)로 예를 들어, N2 및 NH3와 같은 질소 원자를 포함하는 가스를 사용할 경우, 실리콘층(112)은 제1 반응 가스(60)에 포함된 질소 원자와 반응하여 실리콘질화막으로 형성될 수 있다.
도 4c는 본 발명의 일 실시예에 따른 제2 퍼지 단계를 수행한 모습을 나타내는 단면도이다. 도 4c를 참조하면, 기판(100) 상에 실리콘이 포함되는 산화막(122a)을 형성한 후, 잔류한 미반응 상태의 제1 반응 소스(60) 및 반응 부산물(62)을 챔버 내부에서 제거하는 퍼지(purge)를 수행할 수 있다. 미반응 상태의 제1 반응 소스(60) 및 반응 부산물(62)을 챔버 내부에서 제거하는 퍼지(purge) 단계를 제2 퍼지 단계라 호칭할 수 있다. 상기 제2 퍼지 단계 동안, 기판(100)은 50 내지 700℃의 온도를 유지할 수 있다. 또한 기판(100)이 로딩된 챔버 내부의 압력은 0.05 내지 10 Torr를 유지할 수 있다.
도 5는 본 발명의 일 실시예에 따른 복수의 실리콘이 포함되는 절연막을 형성한 모습을 나타내는 단면도이다. 도 5를 참조하면, 도 3a 내지 도 4c에서 보인 단계를 반복하여, 복수의 실리콘이 포함되는 절연막(122a, 122b, 122c)이 이루는 절연막층(122)을 형성한다. 절연막층(122)은 수 내지 수십Å의 두께를 가질 수 있다. 절연막층(122)은 3 내지 10개의 실리콘이 포함되는 절연막(122a, 122b, 122c)을 포함하도록, 각 실리콘이 포함되는 절연막(122a, 122b 또는 122c)을 증착하는 과정은 3 내지 50회 반복하여 수행될 수 있다. 이와 같이 절연막층(122)을 복수의 실리콘이 포함되는 절연막들(122a, 122b, 122c)로 형성하면, 절연막층(122)은 우수한 막질과 스텝 커버리지(step coverage)를 가질 수 있다.
도 6a 및 도 6b는 본 발명의 일 실시예에 따른 절연막을 치밀화하는 단계를 나타내는 단면도이다. 도 6a는 본 발명의 실시 예에 따른 절연막층에 플라즈마 분위기를 공급하는 모습을 나타내는 단면도이다. 도 6a를 참조하면, 절연막층(122)이 형성된 기판(100) 상에 플라즈마를 가한다. 즉, 기판(100)이 로딩된 챔버 내부를 플라즈마 분위기로 형성한다. 플라즈마 분위기를 형성하기 위하여, ICP(Inductively Coupled Plasma), CCP(Capacitively Coupled Plasma) 또는 MW(Microwave) Plasma 방식이 사용될 수 있다. 이때 플라즈마 분위기를 형성하기 위하여, 100W 내지 3kW의 전력이 인가될 수 있다.
플라즈마 분위기를 형성하기 위하여, 예를 들면, Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)가 주입될 수 있다. 이때, 점화 가스는 50 내지 3000sccm의 유량으로 주입될 수 있다. 플라즈마 분위기에서 절연막층(122)을 더욱 치밀하게 하기 위하여, 제2 반응 소스(64)가 추가로 주입될 수 있다. 제2 반응 소스(64)는 예를 들면, O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상의 가스 또는 O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)와 H2일 수 있으며, 후술하는 절연막(122D)의 스텝 커버리지(step coverage)를 개선하기 위해 H2는 반드시 포함되어야 한다. H2를 포함하는 구체적인 이유는 후술하기로 한다.
절연막층(122)이 실리콘산화막일 경우, 제2 반응 소스(64)로 예를 들면, O2, O3와 같은 산소 원자를 포함하는 가스, O2 분위기에서 플라즈마를 이용하여 형성된 O2+(산소 양이온) 또는 O*(산소 라디칼)와 H2를 사용할 수 있다. 절연막층(122)이 실리콘질화막일 경우, 제2 반응 소스(64)로 예를 들면, N2 및 NH3와 같은 질소 원자를 포함하는 가스와 H2를 사용할 수 있다.
도 6b는 본 발명의 일 실시예에 따른 절연막층(122D)을 형성한 모습을 나타내는 단면도이다. 도 6a 및 도 6b를 함께 참조하면, 플라즈마 분위기에서 절연막층(122)은 치밀화(densification)가 이루어져 치밀화된 절연막층(122D)이 형성될 수 있다. 치밀화된 절연막층(122D)을 형성하기 위하여 기판(100)이 로딩된 챔버의 압력을 0.05 내지 10 Torr로 유지할 수 있다. 또한, 절연막층(122)을 플라즈마 분위기에서 처리하여 얻어진 치밀화된 절연막층(122)은 절연 특성 등이 막질이 우수할 수 있다. 특히, 치밀화된 절연막층(112D)이 얇은 두께를 가지도록 형성하여도, 우수한 막질을 가질 수 있다.
예를 들어, 300℃ 정도 또는 650℃ 정도의 저온에서 ALD법을 사용하여 산화막을 증착한 경우, 박막은 열산화막(실리콘 기판을 가열하면서 산화 처리하여 얻어진 산화막)에 비해 에칭률이 높다. 따라서, ALD법에 의해 증착한 실리콘 산화막은 열산화막보다도 막 밀도가 낮다고 할 수 있다. 이와 같은 박막의 막 밀도는 앞서 설명한 치밀화 처리를 통해 향상시킬 수 있다.
한편, 도 7a에서 보인 절연막(122)이 상대적으로 두꺼울 경우, 절연막(122)의 하부에는 플라즈마 또는 제2 반응 소스(64)에 의한 영향은 상대적으로 적게 미칠 수 있다. 따라서, 막질을 더욱 향상시키기 위하여, 상대적으로 얇은 복수의 치밀화된 절연막(122D)이 포함되는 절연막을 형성할 수 있다.
또한, 절연막은 2개의 치밀화된 절연막(122D)이 포함되는 것으로 설명하였으나, 3개 이상의 치밀화된 절연막을 포함하는 것도 가능하다. 즉, 절연막이 포함하는 치밀화된 절연막층의 개수는, 절연막의 원하는 두께를 고려하여 결정할 수 있다. 즉, 절연막의 원하는 두께를 고려하여 도 3a 내지 도 6b에서 설명한 단계들을 반복할 회수를 결정할 수 있다.
도 7a 내지 도 7c는 제2 반응소스에 따른 절연막의 형상을 나타내는 사진이다. 도 7a는 점화 가스로 Ar을 사용하고 제2 반응 소스(64)를 생략한 경우 증착된 절연막의 형상을 나타내며, 도 7b는 점화 가스로 Ar, 제2 반응 소스(64)로 O2를 사용한 경우 증착된 절연막의 형상을 나타낸다. 도 7c는 점화 가스로 Ar, 제2 반응 소스(64)로 O2 및 H2를 사용한 경우 증착된 절연막의 형상을 나타낸다.
먼저, 도 7a 및 도 7b를 살펴보면, 패턴 상에 절연막을 증착한 경우, 절연막은 상부 모서리가 트렌치(trench)를 향해 볼록한 형상이며, 이로 인해 스텝 커버리지(step coverage)가 열위한 상태이다. 따라서, 절연막의 두께가 증가할 경우 상부 모서리가 서로 만나 보이드(void)를 생성할 수 있으며, 이로 인해 절연막의 막질이 저하된다.
반면에, 도 7c를 살펴보면, 패턴 상에 절연막을 증착한 경우, 트렌치 내에 위치하는 절연막의 측벽이 평평한(flat) 형상이며, 도 7a 및 도 7b와 같이 상부 모서리가 볼록한 형상이 아니다. 즉, 절연막의 측벽은 상부로부터 하부까지 일정한 두께를 가진다. 이때, Ar, O2, H2 의 부피비는 3:6:1인 것이 바람직하다.
도 8a 및 도 8b는 절연막 형성시 보이드가 생성되는 과정을 나타내는 도면이다. 도 8a 및 도 8b를 통해 앞서 설명한 내용을 부연 설명하면, 도 8a에 도시한 절연막은 상부 모서리의 두께(또는 최대값)가 a, 하부의 두께(또는 최소값)가 b이며, a/b는 1보다 크다. 즉, 앞서 도 7a 및 도 7b의 경우에 해당하며, 스텝 커버리지가 열위하여 도 8b에 도시한 바와 같이 절연막의 두께가 증가함에 따라 보이드가 발생할 가능성이 매우 높다. 반면에, 도 7c와 같이 a/b가 1인 경우는 스텝 커버리지가 우수하여 보이드가 발생할 가능성이 매우 낮다.
위에 설명한 내용을 토대로, 제2 반응 소스(64)는 H2를 반드시 포함하며, H2의 양(또는 비율)은 트렌치 내에 위치하는 절연막의 형상에 따라 달라질 수 있다. 예를 들어, 제1 트렌치가 형성된 제1 기판(또는 더미 기판)에 대하여 도 3a 내지 도 6b에서 설명한 단계들을 수행한 후, 제1 트렌치 내부에 형성된 절연막의 두께 중 최대값(a)에 대한 최소값(b)의 비가 1.05 이상인 경우, 제2 반응 소스(64)에 포함된 H2의 양을 기설정된 수치만큼 증가시키며, 이후 제2 기판(더미 기판 또는 실제 기판)에 대하여 도 3a 내지 도 6b에서 설명한 단계들을 수행할 수 있다. 이와 같은 과정을 통해 H2의 적정량(또는 적정 비율)을 결정할 수 있으며, 결정된 H2의 공정 유량(또는 공정 비율)을 이용하여 절연막을 치밀화함으로써 스텝 커버리지를 개선할 뿐만 아니라 보이드 생성을 억제할 수 있다.
도 9a 및 도 9b는 수소 이온을 통해 보이드 생성을 억제하는 과정을 나타내는 도면이다. 앞서 설명한 바와 같이, 제2 반응 소스(64)에 수소(H2)가 포함된 경우, 스텝 커버리지를 개선하여 보이드 생성을 억제할 수 있다. 구체적인 원리를 설명하면 아래와 같다.
예를 들어, 점화 가스에 포함된 아르곤(Ar)은 플라즈마 분위기에서 Ar+이온으로 대전된 후 절연막을 향해 가속하며, 절연막의 표면과 충돌하여 절연막에 포함된 원자들을 물리적으로 떼어내는 스퍼터링(sputtering) 현상이 발생한다. 특히, 트렌치에 증착된 절연막의 상부 모서리는 충격에 취약한 형상이므로, 스퍼터링 현상이 집중된다. 이때, 스퍼터된 원자들은 트렌치의 입구 쪽으로 이동하여 재증착되며, 이는 트렌치의 입구를 막아 보이드가 생성되는 원인이 된다. 이와 같은 현상은 점화가스의 종류에 따라 동일하게 발생하며, 원자 크기에 따라 정도의 차이는 있을 수 있다. 실제, 헬륨(He)의 경우 아르곤(Ar)에 비해 스퍼터링 현상이 약해지는 것을 확인하였다.
또한, 위와 같은 현상은 플라즈마 분위기를 형성하는 방식, 즉 ICP(Inductively Coupled Plasma), CCP(Capacitively Coupled Plasma) 또는 MW(Microwave) Plasma 방식에 따라 관계없이 발생하며, 다만 방식에 따라 정도의 차이는 있을 수 있다. 예를 들어, ICP 방식은 이온 밀도가 높으나 이온 에너지는 작고, CCP 방식은 이온 밀도는 낮으나 이온 에너지가 크며, 이온 에너지가 큰 CCP 방식의 경우 스퍼터링 현상이 더욱 현저하게 발생한다.
그러나, 제2 반응 소스(64)에 수소(H2)가 포함된 경우, 도 9a에 도시한 바와 같이, 치밀화 과정에서 수소 이온(H+)은 절연막과 결합 상태를 유지하며, 수소는 분자량이 작고 이동 속도가 빨라 트렌치의 안쪽보다 입구쪽에 집중된다. 따라서, 스퍼터된 (Si-O)+ 형태의 양이온은 수소 이온(H+)에 의해 척력(repulsive force)을 받으므로, 스퍼터된 양이온이 트렌치의 입구 쪽에 재증착되는 현상을 방지하는 것으로 판단된다.
이때, H2는 10 내지 20000 sccm이어야 하며, 10 sccm 이하인 경우 수소 이온이 부족하여 충분한 척력을 발휘할 수 없으며, 20000 sccm 이상인 경우 챔버 내부의 압력이 필요 이상으로 상승하여 정상적인 공정을 진행할 수 없다.
한편, 실험결과, 절연막 증착 단계에서는 스퍼터링 현상이 발생하지 않는다. 그 이유는 절연막 증착 단계에서 플라즈마 분위기가 형성된다고 할지라도 절연막 증착 단계가 치밀화 단계에 비해 매우 짧은 시간 동안 진행되어, 스퍼터링 현상이 발생할 시간적인 여유가 없기 때문으로 판단된다. 치밀화 단계는 수초~수십초 동안 진행되는 반면, 절연막 증착 단계는 1초 미만 동안 진행된다.
도 10은 제2 반응소스에 따른 절연막의 특성을 비교한 그래프이다. 도 10에 도시한 바와 같이, 점화 가스로 Ar, 제2 반응 소스(64)로 O2 및 H2를 사용한 경우, a/b는 1.05 미만인 반면, 점화 가스로 Ar, 제2 반응 소스(64)로 O2를 사용하거나 제2 반응 소스(64)를 생략한 경우 a/b는 1.1 이상임을 알 수 있다. 한편, 점화 가스 및 제2 반응 소스(64)에 따른 에칭률, 즉 열산화막 대비 습식 에칭률의 차이는 미미함을 알 수 있다.
본 발명을 바람직한 실시예들을 통하여 상세하게 설명하였으나, 이와 다른 형태의 실시예들도 가능하다. 그러므로, 이하에 기재된 청구항들의 기술적 사상과 범위는 바람직한 실시예들에 한정되지 않는다.
50 : 전구체 60 : 제1 반응 소스
52,62 : 반응 부산물 64 : 제2 반응 소스
100 : 기판 112 : 실리콘층
122 : 절연막층 122a,122b,122c : 절연막

Claims (12)

  1. 기판이 로딩된 챔버의 내부에 실리콘 전구체를 주입하여 상기 기판 상에 실리콘을 흡착하는 흡착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응부산물을 제거하는 제1 퍼지 단계, 상기 챔버의 내부에 제1 반응 소스를 공급하여 흡착된 상기 실리콘을 실리콘이 포함되는 절연막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제2 퍼지 단계를 수행하는 절연막 증착 단계; 및
    상기 챔버의 내부에 플라즈마 분위기를 형성하여 상기 실리콘이 포함되는 절연막을 치밀하게 만드는 치밀화 단계를 포함하되,
    상기 치밀화 단계는 상기 실리콘이 포함되는 절연막의 스텝 커버리지를 개선하도록 H2를 포함하는 제2 반응 소스를 주입하여 상기 플라즈마 분위기를 형성하고,
    상기 실리콘이 포함되는 절연막의 최대값에 대한 최소값의 비가 기설정된 범위를 벗어나는 경우 상기 제2 반응 소스 중 상기 H2의 비율을 증가시킨 후 다른 기판에 대하여 상기 절연막 증착 단계 및 상기 치밀화 단계를 수행하는, 절연막 증착 방법.
  2. 삭제
  3. 제1항에 있어서,
    상기 H2는 10 내지 20,000 sccm의 유량으로 주입되는, 절연막 증착 방법.
  4. 제1항에 있어서,
    상기 치밀화 단계는 상기 제2 반응 소스와 함께 Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)를 더 주입하는, 절연막 증착 방법.
  5. 제4항에 있어서,
    상기 제2 반응 소스는 O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상을 더 포함하는, 절연막 증착 방법.
  6. 제5항에 있어서,
    상기 점화 가스는 Ar 이며,
    상기 제2 반응 소스는 H2 및 O2 이되,
    부피비는 Ar : H2 : O2 = 3 : 1 : 6인, 절연막 증착 방법.
  7. 제1항에 있어서,
    상기 제1 반응 소스는 O2, O3, N2, NH3를 포함하는 군으로부터 선택된 하나 이상의 가스인, 절연막 증착 방법.
  8. 제1항에 있어서,
    상기 반응 단계는,
    O2 분위기에서 플라즈마를 이용하여 형성된 O2-(산소 음이온) 또는 O*(산소 라디칼)을 제1 반응 소스로 사용하는, 절연막 증착 방법.
  9. 제1항에 있어서,
    상기 절연막 증착 단계 및 상기 치밀화 단계를 반복하여 수행하는, 절연막 증착 방법.
  10. 제1 트렌치를 가지는 제1 기판을 챔버 내에 로딩하고 상기 챔버의 내부에 실리콘 전구체를 주입하여 상기 제1 트렌치 상에 실리콘을 흡착하는 흡착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응부산물을 제거하는 제1 퍼지 단계, 상기 챔버의 내부에 제1 반응 소스를 공급하여 흡착된 상기 실리콘을 실리콘이 포함되는 제1 절연막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제2 퍼지 단계를 수행하는 제1 절연막 증착 단계;
    상기 챔버의 내부에 제2 반응 소스를 주입하여 플라즈마 분위기를 형성하고 상기 실리콘이 포함되는 제1 절연막을 치밀하게 만드는 제1 치밀화 단계;
    상기 제1 기판을 상기 챔버로부터 언로딩하고, 상기 실리콘이 포함되는 제1 절연막 중 상기 제1 트렌치 내에 위치하는 부분의 최대값에 대한 최소값의 비를 측정하여 기설정된 범위를 벗어나는 경우 상기 제2 반응 소스에 포함되는 H2의 유량을 기설정된 수치만큼 증가시켜 상기 H2의 공정 유량을 결정하는 단계;
    제2 트렌치를 가지는 제2 기판을 상기 챔버 내에 로딩하고 상기 챔버의 내부에 실리콘 전구체를 주입하여 상기 제2 트렌치 상에 실리콘을 흡착하는 흡착 단계, 상기 챔버의 내부에서 미반응 실리콘 전구체 및 반응부산물을 제거하는 제3 퍼지 단계, 상기 챔버의 내부에 제1 반응 소스를 공급하여 흡착된 상기 실리콘을 실리콘이 포함되는 제2 절연막으로 형성하는 반응 단계 및 상기 챔버의 내부에서 미반응의 제1 반응 소스와 반응 부산물을 제거하는 제4 퍼지 단계를 수행하는 제2 절연막 증착 단계; 및
    상기 챔버의 내부에 H2를 포함하는 제2 반응 소스를 주입하여 플라즈마 분위기를 형성하고 상기 실리콘이 포함되는 제2 절연막을 치밀하게 만드는 제2 치밀화 단계를 포함하는, 절연막 증착 방법.
  11. 제10항에 있어서,
    상기 치밀화 단계는 상기 제2 반응 소스와 함께 Ar, He, Kr 및 Xe를 포함하는 군으로부터 선택된 하나 이상의 점화 가스(ignition gas)를 더 주입하며,
    상기 제2 반응 소스는 O2, O3, N2 및 NH3를 포함하는 군으로부터 선택된 하나 이상을 더 포함하는, 절연막 증착 방법.
  12. 제11항에 있어서,
    상기 점화 가스는 Ar 이며,
    상기 제2 반응 소스는 H2 및 O2 인, 절연막 증착 방법.
KR1020140124585A 2014-09-18 2014-09-18 절연막 증착 방법 KR101576639B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020140124585A KR101576639B1 (ko) 2014-09-18 2014-09-18 절연막 증착 방법
PCT/KR2015/007489 WO2016043420A1 (ko) 2014-09-18 2015-07-20 절연막 증착 방법
TW104129910A TW201622005A (zh) 2014-09-18 2015-09-10 絕緣膜之沉積方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140124585A KR101576639B1 (ko) 2014-09-18 2014-09-18 절연막 증착 방법

Publications (1)

Publication Number Publication Date
KR101576639B1 true KR101576639B1 (ko) 2015-12-10

Family

ID=54979290

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140124585A KR101576639B1 (ko) 2014-09-18 2014-09-18 절연막 증착 방법

Country Status (3)

Country Link
KR (1) KR101576639B1 (ko)
TW (1) TW201622005A (ko)
WO (1) WO2016043420A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603287A (en) * 2004-03-26 2006-01-16 Ulvac Inc Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith
KR100734748B1 (ko) * 2005-09-08 2007-07-03 주식회사 아이피에스 인시튜 질화물(in-situ nitride) 박막증착방법
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
KR101147727B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법

Also Published As

Publication number Publication date
TW201622005A (zh) 2016-06-16
WO2016043420A1 (ko) 2016-03-24

Similar Documents

Publication Publication Date Title
KR101576637B1 (ko) 고종횡비를 가지는 오목부 상에 절연막을 증착하는 방법
KR101147728B1 (ko) 사이클릭 박막 증착 방법
JP5405004B2 (ja) 総合プロセスモジュレーション（ｉｐｍ）ｈｄｐ−ｃｖｄによるギャップ充填のための新規な解決法
CN112309850A (zh) 使用氟去除形成结构的方法
US6808748B2 (en) Hydrogen assisted HDP-CVD deposition process for aggressive gap-fill technology
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
KR101147727B1 (ko) 사이클릭 박막 증착 방법
KR101551199B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
TWI445056B (zh) Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus
KR20130118963A (ko) 실리콘 질화물 및 실리콘 산질화물의 플라즈마 처리
JP2020064924A (ja) 窒化膜の成膜方法および半導体装置の製造方法
KR101576639B1 (ko) 절연막 증착 방법
KR20160146565A (ko) 갭 충진 애플리케이션들에서 실리콘 다이옥사이드 막의 원자층 증착에서의 심들을 제거하기 위한 시스템들 및 방법들
TW202240661A (zh) 基板處理方法
KR20230134554A (ko) 펄스형 hfrf(high-frequency radio-frequency) 플라즈마를사용한 갭 충전 프로세스
KR100599437B1 (ko) 반도체소자의 소자분리 방법
KR101008490B1 (ko) 저온 화학기상증착에 의한 산화막 증착 방법
KR101494274B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 비휘발성 메모리 셀
WO2023112320A1 (ja) 成膜方法およびプラズマ処理方法
KR20080012056A (ko) 반도체 메모리 소자의 유전체막 형성방법
KR20080013269A (ko) 반도체 소자 제조를 위한 박막형성방법

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181127

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20191127

Year of fee payment: 5