TW201622005A - 絕緣膜之沉積方法 - Google Patents

絕緣膜之沉積方法 Download PDF

Info

Publication number
TW201622005A
TW201622005A TW104129910A TW104129910A TW201622005A TW 201622005 A TW201622005 A TW 201622005A TW 104129910 A TW104129910 A TW 104129910A TW 104129910 A TW104129910 A TW 104129910A TW 201622005 A TW201622005 A TW 201622005A
Authority
TW
Taiwan
Prior art keywords
reaction
insulating film
chamber
reaction source
germanium
Prior art date
Application number
TW104129910A
Other languages
English (en)
Inventor
金海元
申昌勳
金錫允
鄭春植
徐眞錫
禹性柱
Original Assignee
尤金科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 尤金科技有限公司 filed Critical 尤金科技有限公司
Publication of TW201622005A publication Critical patent/TW201622005A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma

Abstract

本發明提供一種用於沉積一絕緣膜之方法。用於沉積該絕緣膜之方法包括進行一絕緣膜沉積製程，其包括：一吸附製程，其中將一矽前驅物注入一室中，一基板裝載於該室內以將矽吸附於該基板上，進行一第一清洗製程，其中自該室內側移除一非反應矽前驅物及反應副產物，一反應製程，其中將一第一反應源供應至該室內以藉由使用該經吸附之矽形成一含矽絕緣膜，及一第二清洗製程，其中自該室內側移除一非反應第一反應源及反應副產物，以及進行一緻密化製程，其中在該室中形成一電漿氣氛以使該含矽絕緣膜緻密化。在該緻密化製程中，注入包含H2之一第二反應源以形成該電漿氣氛，藉以改善該含矽絕緣膜之階梯覆蓋。

Description

絕緣膜之沉積方法
本文所揭示之本發明係關於一種用於沉積一絕緣膜之方法，且更特定而言，係關於一種用於沉積一絕緣膜之方法，其可改善階梯覆蓋。
近年來，依照電子設備與使用者需求之進展進一步需要半導體產業之高度整合與高性能。因此，為該電子設備之關鍵組件之半導體裝置需要高度整合與高性能。然而，對於該等半導體裝置之高度整合可能難以實現精密結構。
例如，儘管為了實現該精密結構需要具有較薄厚度之一絕緣膜，若該絕緣膜具有較薄厚度，該絕緣膜之膜品質(諸如絕緣性)可能下降。尤其，可能難以實現優異之階梯覆蓋，同時薄膜具有薄厚度。
本發明提供一種用於沉積具有優異品質及階梯覆蓋之一絕緣膜的方法。
本發明之另一進一步目標在參照以下實施方式及隨附圖式將變得顯而易見。
本發明之具體實施例提供一種用於沉積一絕緣膜之方法，該方法包括：進行一絕緣膜沉積製程，其包括：一吸附製程，其中將一矽前 驅物注入一室中，一基板裝載於該室內以將矽吸附在該基板上；進行一第一清洗製程，其中自該室內側移除一非反應矽前驅物及反應副產物；一反應製程，其中將一第一反應源供應至該室內以藉由使用該經吸附矽形成一含矽絕緣膜；及一第二清洗製程，其中自該室內側移除一非反應第一反應源及反應副產物；以及進行一緻密化製程，其中在該室中形成一電漿氣氛以使該含矽絕緣膜緻密化，其中，在該緻密化製程中，注入含H2之一第二反應源以形成該電漿氣氛，藉以改善該含矽絕緣膜之階梯覆蓋。
當該含矽絕緣膜之最小值對最大值之比例不在預設範圍中時，該絕緣膜沉積製程及該緻密化製程可在該第二反應源之H2之速率增加後在一不同之基板上進行。
可以約10sccm至約20,000sccm之流速注入H2。
在該緻密化製程中，可進一步注入至少一種選自包括Ar、He、Kr、及Xe之群組之點火氣體以及該第二反應源。
該第二反應源可進一步包括至少一種選自包括O2、O3、N2、及NH3之群組之氣體。
該點火氣體可包括Ar，該第二反應源可包括H2及O2，且Ar、H2、及O2可具有3：1：6之體積比。
該第一反應源可包括至少一種選自包括O2、O3、N2、及NH3之群組之氣體。
在該反應製程中，可使用藉由在一O2氣氛下使用電漿形成之O2-(負氧離子)或O*(氧自由基)作為該第一反應源。
可反覆地進行該絕緣膜沉積製程及該緻密化製程。
在本發明之其它具體實施例中，用於沉積一絕緣膜之方法包括：進行一第一絕緣沉積製程，其包括：一吸附製程，其中具有第一溝槽之第一基板係裝載於一室內，且將一矽前驅物注入該室內以將矽吸附在該第一溝槽上；一第一清洗製程，其中自該室內側移除一非反應矽前驅物及反應副產物；一反應製程，其中將第一反應源供應至該室內以藉由使用該經吸附矽形成第一含矽絕緣膜；及一第二清洗製程，其中自該室內側移除一非反應第一反應源及反應副產物；進行一第一緻密化製程，其中注入第二反應源至該室內以形成一電漿氣氛並緻密化該第一含矽絕緣膜；進行一製程，其中將該第一基板自該室卸載，且測量該第一含矽絕緣膜之一部份(其佈置於該第一溝槽內)之最小值對最大值之比以在該最小值對該最大值之比不在預設範圍中時以一預設值增加含於該第二反應源之H2之流速，藉以決定H2之製程流速；進行一第二絕緣沉積製程，其包括：一吸附製程，其中具有第二溝槽之第二基板係裝載於該室內，且將一矽前驅物注入該室內以將矽吸附在該第二溝槽上；一第三清洗製程，其中自該室內側移除一非反應矽前驅物及反應副產物；一反應製程，其中將該第一反應源供應至該室內以藉由使用該經吸附矽形成一第二含矽絕緣膜；及一第四清洗製程，其中自該室內側移除一非反應第一反應源及反應副產物；以及進行一第二緻密化製程，其中注入含H2之一第二反應源至該室內以形成一電漿氣氛並緻密化該第二含矽絕緣膜。
在該緻密化製程中，可進一步注入至少一種選自包括Ar、He、Kr、及Xe之群組之點火氣體以及該第二反應源，且該第二反應源可進一步包括至少一種選自包含O2、O3、N2、及NH3之群組之氣體。
該點火氣體可包括Ar，且該第二反應源可包括H2及O2。
50‧‧‧矽前驅物
52‧‧‧反應副產物
60‧‧‧第一反應源
62‧‧‧反應副產物
64‧‧‧第二反應源
100‧‧‧基板
112‧‧‧矽層
122‧‧‧絕緣膜層
122a‧‧‧含矽絕緣膜
122b‧‧‧含矽絕緣膜
122c‧‧‧含矽絕緣膜
122D‧‧‧絕緣膜
所包括之隨附圖式提供對本發明之進一步了解，且併入並構成本說明書之一部份。該等圖式繪示本發明之示例性具體實施例，並連同實施方式一起用於解釋本發明之原理。在該等圖式中：第一圖係繪示根據本發明之一具體實施例沉積一絕緣膜之方法的流程圖；第二圖係繪示根據本發明之一具體實施例沉積該絕緣膜之方法之圖；第三A圖至第三C圖係繪示根據本發明之一具體實施例形成一矽層之製程的截面圖；第四A圖至第四C圖係繪示根據本發明之一具體實施例形成該絕緣膜之製程的截面圖；第五圖係繪示其中根據本發明之一具體實施例形成複數個絕緣膜之狀態之截面圖；第六A圖及第六B圖係繪示根據本發明之一具體實施例緻密化該絕緣膜之製程的截面圖；第七A圖至第七C圖係繪示根據一第二反應源之該絕緣膜之形狀之圖。
第八A圖及第八B圖係繪示當形成該絕緣膜時產生一空洞之製程之圖；第九A圖及第九B圖係繪示經由氫離子抑制該空洞之產生之 製程之圖；及第十圖係比較根據第二反應源之絕緣膜特性之圖。
下文中，本發明之示例性具體實施例將參考第一圖至第十圖更詳細地描述。然而，本發明可以不同形式體現且不應視為限於本文所提及之具體實施例。而是，提供該等具體實施例使得本揭露將連貫及完備，並將向熟習本技術之人士完全地傳達本發明之範疇。在該等圖式中，層及區域之尺寸為清楚說明而放大。
第一圖係繪示根據本發明之一具體實施例沉積一絕緣膜之方法的流程圖。參照第一圖，在操作S100中，將一基板裝載至一半導體製造設備之室中。在操作S200中，在裝載於該室內之基板上沉積一絕緣膜。此處，形成一矽層以沉積該絕緣膜之一製程(S210)、一第一清洗製程(S220)、一反應製程(S230)、及一第二清洗製程(S240)可與沉積該絕緣膜之製程(S200)一起進行。
在操作S210中，為形成該矽層，將一矽前驅物注入該室中使得矽經吸附至該基板上。在操作S220中，在該矽層於該基板上形成後，進行用於移除非反應矽前驅物及反應副產物之該第一清洗製程。
其後，在操作S230中，進行該反應製程，其中於該基板上形成之矽層與一反應源反應以形成一含矽絕緣膜。為藉由使用該矽層形成包括矽之絕緣膜，可將第一反應源注入該室中。例如，該第一反應源可係選自包括O2、O3、N2、及NH3之群組之至少一氣體。
若該含矽絕緣膜包括氧化矽時，該第一反應源可係含有氧原 子之氣體，該等氧原子係諸如O2或O3或藉由在O2氣氛下使用電漿形成之O2-(負氧離子)或O*(氧自由基)。若該含矽絕緣膜包括氮化矽時，該第一反應源可係含有諸如N2或NH3之氮原子之氣體。
其後，在操作S240中，用於移除反應副產物或反應源或點火氣體之一第二清洗製程可在該室中進行。
在操作S250中，可反覆地進行形成該矽層之製程(S210)、該第一清洗製程(S220)、該反應製程(S230)、及該第二清洗製程(S240)。例如，可反覆地進行形成該矽層之製程(S210)、該第一清洗製程(S220)、該反應製程(S230)、及該第二清洗製程(S240)3至50次。
可持續地維持該基板之溫度及該室之內壓同時進行沉積該絕緣膜之製程(S200)，其包括形成該矽層之製程(S210)、該第一清洗製程(S220)、該反應製程(S230)、及該第二清洗製程(S240)。在形成該矽層之製程(S210)中，可在該基板上形成至少一矽原子層。例如，該含矽絕緣膜可具有數Å至數十Å之厚度。在操作S300中，在形成含矽絕緣膜之後進行一緻密化製程。
為使該含矽絕緣膜緻密化，可在該室中形成電漿氣氛。並且，可在該電漿氣氛下額外地注入一第二反應源。例如，該第二反應源可係選自包括O2、O3、N2、及NH3之群組之至少一氣體。為得到具有所需厚度之含矽絕緣膜，在操作S400中，如必要可反覆地進行沉積該絕緣膜之製程(S200)及該緻密化製程(S300)。若形成具有所需厚度之該含矽絕緣膜時，在操作S900中，可自該室卸載該基板。
第二圖係繪示根據本發明之一具體實施例沉積該絕緣膜之 方法之圖。參照第二圖，反覆地進行該矽(Si)前驅物之注入與清洗以及該第一反應源之注入與清洗。可反覆地進行在注入Si前驅物後之Si前驅物之清洗以及在注入該第一反應源後之該第一反應源之清洗，接著可形成該電漿氣氛。如必要，可在該電漿氣氛下注入該第二反應源。
如上述，可將反覆地進行該矽前驅物之注入與清洗及第一反應源之注入與清洗，並形成該電漿氣氛之一製程操作作為一個循環。即，在反覆地進行該矽前驅物之注入與清洗及該反應源之注入與清洗以形成該含矽絕緣膜之後，可形成該電漿氣氛以電漿處理該含矽絕緣膜。並且，可反覆地進行所有前述製程以獲得具有一所需厚度之該含矽絕緣膜。因此，在沉積該絕緣膜之方法中，可反覆地進行該矽前驅物之注入與清洗及該第一反應源之注入與清洗，並且可反覆地進行該含矽絕緣膜之形成及該絕緣膜之電漿處理。
在第三A圖至第六B圖中，用於根據本發明之一具體實施例沉積絕緣膜之方法將連續地參照前述製程詳細地描述。在參照第三A圖至第六B圖之描述中，如必要將亦指示第一圖與第二圖之元件符號。
第三A圖至第三C圖係繪示根據本發明之一具體實施例形成一矽層之製程的截面圖。第三A圖係說明根據本發明之一具體實施例注入一矽前驅物之製程的截面圖。
參照第三圖，將一矽前驅物50注入其內裝載基板100之室中。例如，該基板100可包括諸如矽或複合半導體晶圓之半導體基板。或者，該基板100可包括與半導體不同之基板材料，諸如玻璃、金屬、陶瓷、石英、及諸如此類。例如，該矽前驅物50可係胺基系矽烷，諸如：雙乙基甲基胺 基矽烷(BEMAS)、雙二甲基胺基矽烷(BDMAS)、BEDAS、肆乙基甲基胺基矽烷(TEMAS)、肆二甲基胺基矽烷(TDMAS)、及TEDAS，以及氯化物系矽烷，諸如：六氯二矽烷(HCD)。該基板100可維持在約50℃至700℃之溫度，使得該基板100與該矽前驅物反應。並且，在其內裝載該基板100之室中之壓力可維持在約0.05托至約10托。
第三B圖係繪示根據本發明之一具體實施例之一矽層在該基板上形成之狀態之截面圖。參照第三圖，由於該矽前驅物50之部份與該基板反應，可將矽吸附在該基板100上以在該基板100上形成一矽層112。該矽層112可包括至少一矽原子層。該矽前驅物50可與該基板反應以生成反應副產物52。並且，該矽前驅物50之一部份可不與該基板100反應並因此維持在未反應狀態。
第三C圖係繪示其中根據本發明之一具體實施例進行第一清洗製程之狀態的截面圖。參照第三C圖，可進行一清洗製程，其中在該基板100上形成該矽層112之後，將呈非反應狀態之餘留矽前驅物50及反應副產物52自該室內側移除。自該室內側移除該非反應矽前驅物50與該等反應副產物52之清洗製程可稱作第一清洗製程。在進行第一清洗製程的同時，該基板100可維持在約50℃至約700℃之溫度。並且，在其內裝載該基板100之室中之壓力可維持在約0.05托至約10托。即，在進行形成該矽層112之製程與該第一清洗製程的同時，可持續地維持該基板100之溫度與該室之內壓。
第四A圖至第四C圖係繪示根據本發明之一具體實施例形成一含矽絕緣膜之製程的截面圖。第四A圖係繪示根據本發明之一具體實施例 注入一反應源之製程的截面圖。參照第四A圖，將第一反應源60注入其內裝載基板100之室中。例如，該第一反應源60可係選自包括O2、O3、N2、及NH3之群組之至少一氣體。或者，該第一反應源60可係藉由在一O2氣氛下使用電漿形成之O2-(負氧離子)或O*(氧自由基)。該基板100可維持在約50℃至700℃之溫度下，使得該基板100與第一反應源60反應。並且，其內裝載該基板100之室中之壓力可維持在約0.05托至約10托。
第四B圖係繪示根據本發明之一具體實施例之一含矽絕緣膜在該基板上形成之狀態之截面圖。參照第四B圖，由於第一反應源60之部份與該矽層112反應，可在該基板100上形成一含矽絕緣膜122a。該第一反應源60可與該矽層112反應以生成反應副產物62。並且，該第一反應源60之一部份可不與該矽層112反應並因此保持呈未反應狀態。
若將包括諸如O2或O3或藉由在O2氣氛下使用電漿形成之O2-(負氧離子)或O*(氧自由基)之氧原子之氣體用作該第一反應氣體60，該矽層112可與含於該第一反應源60中之氧原子反應以形成氧化矽。或者，若將包括氮原子(諸如N2及NH3)之氣體用作第一反應氣體60，則該矽層112可與含於該第一反應氣體60中之氮原子反應以形成氮化矽。
第四C圖係繪示其中根據本發明之一具體實施例進行第二清洗製程之狀態的截面圖。參照第四C圖，可進行一清洗製程，其中在該含矽氧化物膜122a在該基板100上形成之後，將呈非反應狀態之餘留第一反應源60及反應副產物62自該室內側移除。自該室內側移除呈非反應狀態之該第一反應源60與該反應副產物62之清洗製程可稱作第二清洗製程。在進行第二清洗製程之同時，該基板100可維持在約50℃至約700℃之溫度。並且， 在其內裝載該基板100之室中之壓力可維持在約0.05托至約10托。
第五圖係繪示其中根據本發明之一具體實施例形成複數個絕緣膜之狀態之截面圖。參照第五圖，可反覆地進行參照第三A圖至第四C圖描述之製程以形成一絕緣膜層122，其由複數個含矽絕緣膜122a、122b、及122c構成。該絕緣膜層122可具有數Å至數十Å之厚度。可反覆地進行沉積該等絕緣膜122a、122b、及122c(其每一者包含矽)之製程3次至50次，使得該絕緣膜層122包括三或十層含矽絕緣膜122a、122b、及122c。如上所述，當藉由使用該等複數個含矽絕緣膜122a、122b、及122c形成絕緣膜層122時，該絕緣膜層122可具有優異之膜品質及階梯覆蓋。
第六A圖及第六B圖係繪示根據本發明之一具體實施例緻密化該絕緣膜之一製程的截面圖。第六A圖係繪示根據本發明之具體實施例將電漿氣氛施加至該絕緣膜層之狀態的截面圖。參照第六A圖，對基板100施加電漿，該絕緣膜層122於該基板100上形成。即，電漿氣氛形成於其內裝載該基板100之室中。為形成該電漿氣氛，可使用一感應耦合電漿(ICP)、電容耦合電漿(CCP)、或微波耦合電漿(MW)法。此處，為形成電漿氣氛，可施加約100W至約3KW之功率。
為形成該電漿氣氛，可注入選自包括例如Ar、He、Kr、及Xe之群組之至少一點火氣體。此處，可以約50sccm至約3,000sccm之流速注入該點火氣體。為在該電漿氣氛下使該絕緣膜層122更加緻密化，可額外地注入一第二反應源64。例如，第二反應源64可係選自包括O2、O3、N2、及NH3或O2-(負氧離子)或O*(氧自由基)(其等係在O2氣氛及H2下使用電漿形成)之群組之至少一氣體。此處，必須包含H2以改善將在下文描述之絕緣膜 122D之階梯覆蓋。必須包含H2之一特定原因將在下文描述。
若該絕緣膜層122包括氧化矽，則可例如使用諸如O2及O3或O2+(正氧離子)或O*(氧自由基)(其等藉由在O2氣氛與H2氣氛下使用電漿形成)之含氧原子之氣體作為第二反應源64。若該絕緣膜層122包括氮化矽，則可例如使用含有氮原子(諸如N2與NH3)及H2之氣體作為第二反應源64。
第六B圖係繪示其中根據本發明之一具體實施例形成絕緣膜層122D之狀態之截面圖。參照第六A圖及第六B圖，可在電漿氣氛下使該絕緣膜層122緻密化以形成一緻密化絕緣膜層122D。為形成該經緻密化之絕緣膜層122D，其內裝載該基板100之室可維持在約0.05托至約10托之壓力下。並且，藉由在電漿氣氛下處理該絕緣膜層122所得之緻密化絕緣膜層122D可具有優異之膜品質，諸如絕緣性質。尤其，該緻密化絕緣膜層112D可具有薄厚度以實現優異膜品質。
例如，若藉由使用ALD方法在約300℃至約650℃之溫度下沉積氧化物膜，該薄膜可具有高於熱氧化物膜(藉由氧化該矽基板同時加熱該矽基板所得之氧化膜)之蝕刻速率。因此，藉由使用ALD法沉積之該氧化矽膜可具有少於熱氧化物膜之膜密度。如上述，該薄膜可藉由進行上述緻密化而改善膜密度。
若第六A圖之絕緣膜層122具有相對厚之厚度，該電漿或第二反應源64對該絕緣膜層122之較低部份可具有較少影響。因此，為進一步改善膜品質，可形成包括複數個緻密化絕緣膜層122D之絕緣膜層。
儘管該絕緣膜層122包括兩個緻密化絕緣膜層122D，但本發明不限於此。例如，該絕緣膜層可包括至少三個緻密化絕緣膜層122D。即， 可考量該絕緣膜層之所需厚度而決定包括在該絕緣膜層122之緻密化絕緣膜層122D之數目。即，可考量該絕緣膜層之所需厚度決定待反覆進行之製程次數(參照第三A圖至第六B圖描述)。
第七A圖至第七C圖係繪示根據第二反應源之絕緣膜之形狀之圖。第七A圖繪示當使用Ar作為點火氣體時所沉積之絕緣膜之形狀，且省略第二反應源64。第七B圖繪示當使用Ar作為點火氣體時所沉積之絕緣膜之形狀，且使用O2作為第二反應源64。第七C圖繪示當使用Ar作為點火氣體時所沉積之絕緣膜之形狀，且使用O2及H2作為第二反應源64。
參照第七A圖及第七B圖，當在一圖案上沉積一絕緣膜時，該絕緣膜之每一上邊緣可向一溝槽凸起地伸出。因此，階梯覆蓋可呈降低之狀態。因此，若該絕緣膜厚度增加，上邊緣可彼此相會以產生一空洞。因此，絕緣膜之膜品質可能下降。
另一方面，參照第七C圖，若在該圖案上沉積該絕緣膜，沉積於該溝槽內之絕緣膜之一側壁可具有一平坦形狀。如第七A圖與第七B圖所繪示，該絕緣膜之上邊緣可具有一凸起之形狀。即，該絕緣膜之側壁自其上部份至下部份可具有均勻之厚度。此處，Ar、O2、及H2可具有3：6：1之體積比。
第八A圖及第八B圖係繪示當形成該絕緣膜時產生該空洞之製程之圖。當參照第八A圖與第八B圖另外地描述上述之內容時，若第八A圖之絕緣膜具有具厚度a(或最大值)之一上邊緣以及具厚度b(或最小值)之一下部份時，a/b之比可係1或更高。即，在第七A圖與第七B圖中，可降低該階梯覆蓋以使得該絕緣膜如第八B圖所繪示般厚度增加。因此，該空洞發生 之機率可極高。另一方面，如第七C圖所示，若a/b之比為1，階梯覆蓋可係優異的以減少空洞發生機率。
如上所述，該第二反應源64必須包含H2。此處，H2之量(或速率)可根據沉積在該溝槽內之絕緣膜之形狀變化。例如，當在參照第三A圖至第六B圖所述之製程在第一基板(或虛擬基板)(其中形成第一溝槽)上進行後，在第一溝槽中形成之絕緣膜之厚度之最大值a與最小值b之比例係1.05或更高時，含於第二反應源64之H2量可增加一預設值。接著參照第三A圖至第六B圖描述之製程可在第二基板(虛擬基板或實際基板)上進行。H2之適當量(或適當速率)可經由上述製程決定。因此，絕緣膜可藉由使用所決定之H2製程流速(或製程速率)緻密化以改善階梯覆蓋並抑制空洞之生成。
第九A圖及第九B圖係繪示經由氫離子抑制該空洞之生成之製程之圖。如上述，若氫(H2)含於該第二反應源64中時，可改善階梯覆蓋以抑制空洞生成。此詳細原理將於以下描述。
例如，含於點火氣體中之氬(Ar)可在電漿氣氛中加入Ar+離子中以加速至該絕緣膜。接著，該等Ar+離子可碰撞該絕緣膜之表面以引起濺鍍現象，其中可物理地分離含於該絕緣膜中之原子。尤其，由於沉積於該溝槽上之絕緣膜之上邊緣易受衝擊影響，因此可集中該濺鍍現象。此處，濺鍍之原子可移動至該溝槽之入口，接著再次沉積以阻塞該溝槽之入口，因而產生該空洞。依照一種類之點火氣體可同樣地發生此現象，並依照原子之尺寸而程度不同。實際上，觀察到與在氬(Ar)中相較，在氦(He)中該濺鍍現象減弱。
此外，不論形成該電漿氣氛之方式(即感應耦合電漿(ICP)、 電容耦合電漿(CCP)、或微波電漿(MW)法)為何，可發生此現象。然而，此現象可根據上述方法而程度不同。例如，在ICP方法之例中，離子密度可為高，但離子能量可為低。例如，在CCP方法之例中，離子密度可為低，但離子能量可為高。在離子能量為高之CCP方法之例中，可更顯著地發生該濺鍍現象。
然而，若氫(H2)含於第二反應源64中時，可保持氫離子(H+)與該絕緣膜之間之偶合狀態，同時進行該緻密化製程。此處，由於氫具有低分子量及快速移動速率，該氫比在該溝槽內側可相對地集中在該入口內。因此，由於藉由氫離子(H+)對具有濺鍍(Si-O)+鍵之正離子施加排斥力，可確定避免了其中該等濺鍍正離子再次沉積在該溝槽入口之現象。
此處，H2必須具有約10sccm至約20,000sccm之流速。若H2具有約10sccm或更少之流速，氫離子可係不足的，因此可未施加足夠之排斥力。另一方面，若H2具有約20,000sccm或更高之流速時，該室之內壓可能不必要地增加，因此，可能難以進行正常製程。
根據該測試結果，在沉積該絕緣膜之製程中可未發生該濺鍍現象。此係由於即使該電漿氣氛係在沉積該絕緣膜之製程中形成，當與該緻密化製程相較時，沉積該絕緣膜之製程係在極短時間內進行，因此，引起該濺鍍現象所需的時間不足。緻密化製程可進行數秒至數十秒。另一方面，沉積該絕緣膜之製程可進行約1秒或更短。
第十圖係比較根據第二反應源之絕緣膜之特性之圖。參照第十圖，當使用Ar作為該點火氣體，且使用O2與H2作為第二反應源64時，觀察到a/b之比少於約1.05。並且，當使用Ar作為該點火氣體，且使用O2作為 該第二反應源64，或省略第二反應源64時，觀察到a/b之比大於約1.1。而且，觀察到根據該點火氣體與該第二反應源64之蝕刻速率之差異(即對熱氧化物膜之濕式蝕刻速率之差異)係輕微的。
儘管參照該等示例性具體實施例詳細描述本發明，本發明可以許多不同形式體現。因此，以下提出之申請專利範圍之技術構想與範疇未受限於該等較佳具體實施例。
根據本發明，可形成具有優異膜品質與階梯覆蓋之絕緣膜，例如氧化矽或氮化矽。
因此，為實現高度整合之半導體裝置，可形成具有薄厚度之絕緣膜。並且，由於該絕緣膜具有優異之階梯覆蓋，可實現精密之結構。另外，由於該絕緣膜具有優異之膜品質，可滿足高度整合半導體裝置所需之性能。
本發明可應用在具有各種結構與各種半導體製造方法之半導體製造設備。
以上揭示標的係視作說明性，且非限制性，以及隨附申請專利範圍意欲包涵所有屬於本發明之真實精神與範疇之此等修正、加強、及其它具體實施例。因此，為達到法律許可之最大範圍，本發明之範疇係藉由以下申請專利範圍及其等效物之最廣容許解釋決定，且不應受到前述實施方式限制或限定。
S100、S210、S220、S230、S240、S250、S300、S400、S900‧‧‧步驟

Claims (12)

  1. 一種用於沉積一絕緣膜之方法，該方法包含：進行一絕緣膜沉積製程，其包含：一吸附製程，其中注入一矽前驅物至一室中，一基板裝載於該室中以將矽吸附於該基板上；一第一清洗製程，其中自該室內側移除一非反應矽前驅物及反應副產物；一反應製程，其中將一第一反應源供應至該室內以藉由使用該經吸附之矽形成一含矽絕緣膜；及一第二清洗製程，其中自該室內側移除一非反應第一反應源及反應副產物；以及進行一緻密化製程，其中在該室中形成一電漿氣氛以使該含矽絕緣膜緻密化，其中，在該緻密化製程中，注入包含H2之一第二反應源以形成該電漿氣氛，藉以改善該含矽絕緣膜之階梯覆蓋。
  2. 如申請專利範圍第1項之方法，其中當該含矽絕緣膜之最小值對最大值之比例不在預設範圍中時，該絕緣膜沉積製程及該緻密化製程在該第二反應源之H2之速率增加後在一不同之基板上進行。
  3. 如申請專利範圍第1項之方法，其中以約10sccm至約20,000sccm之流速注入H2。
  4. 如申請專利範圍第1項之方法，其中在該緻密化製程中，進一步注入至少一種選自包含Ar、He、Kr、及Xe之群組之點火氣體以及該第二 反應源。
  5. 如申請專利範圍第4項之方法，其中該第二反應源進一步包含至少一種選自包含O2、O3、N2、及NH3之群組之氣體。
  6. 如申請專利範圍第5項之方法，其中該點火氣體包含Ar，該第二反應源包含H2及O2，及Ar、H2、及O2具有3：1：6之體積比。
  7. 如申請專利範圍第1項之方法，其中該第一反應源包含至少一種選自包含O2、O3、N2、及NH3之群組之氣體。
  8. 如申請專利範圍第1項之方法，其中在該反應製程中，將藉由在O2氣氛下使用電漿形成之O2-(負氧離子)或O*(氧自由基)用作該第一反應源。
  9. 如申請專利範圍第1項之方法，其中反覆地進行該絕緣膜沉積製程及該緻密化製程。
  10. 一種用於沉積一絕緣膜之方法，該方法包含：進行一第一絕緣沉積製程，其包含：一吸附製程，其中具有一第一溝槽之一第一基板裝載於一室中，且注入一矽前驅物至該室中以將矽吸附於該第一溝槽上；一第一清洗製程，其中自該室內側移除一非反應矽前驅物及反應副產物；一反應製程，其中將一第一反應源供應至該室內以藉由使用該經吸附之矽形成一第一含矽絕緣膜；及一第二清洗製程，其中自該室內側移除一非反應第一反應源 及反應副產物；進行一第一緻密化製程，其中注入一第二反應源至該室中以形成一電漿氣氛並將該第一含矽絕緣膜緻密化；進行一製程，其中將該第一基板自該室卸載，且測量該第一含矽絕緣膜之一部份(佈置於該第一溝槽內)之最小值對最大值之比以在該最小值對最大值之比不在預設範圍中時以一預設值增加含於該第二反應源中之H2之流速，藉以決定H2之製程流速；進行一第二絕緣沉積製程，其包含：一吸附製程，其中具有一第二溝槽之一第二基板係裝載於該室中，且注入一矽前驅物至該室中以將矽吸附於該第二溝槽上；一第三清洗製程，其中自該室內側移除一非反應矽前驅物及反應副產物；一反應製程，其中將該第一反應源供應至該室內以藉由使用該經吸附之矽形成一第二含矽絕緣膜；及一第四清洗製程，其中自該室內側移除一非反應第一反應源及反應副產物；及進行一第二緻密化製程，其中將含H2之一第二反應源注入該室中以形成一電漿氣氛並將該第二含矽絕緣膜緻密化。
  11. 如申請專利範圍第10項之方法，其中在該緻密化製程中，進一步注入至少一種選自包含Ar、He、Kr、及Xe之群組之點火氣體以及該第二反應源，及該第二反應源進一步包含至少一種選自包含O2、O3、N2、及NH3之群組之氣體。
  12. 如申請專利範圍第11項之方法，其中該點火氣體包含Ar，及 該第二反應源包含H2及O2。
TW104129910A 2014-09-18 2015-09-10 絕緣膜之沉積方法 TW201622005A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140124585A KR101576639B1 (ko) 2014-09-18 2014-09-18 절연막 증착 방법

Publications (1)

Publication Number Publication Date
TW201622005A true TW201622005A (zh) 2016-06-16

Family

ID=54979290

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104129910A TW201622005A (zh) 2014-09-18 2015-09-10 絕緣膜之沉積方法

Country Status (3)

Country Link
KR (1) KR101576639B1 (zh)
TW (1) TW201622005A (zh)
WO (1) WO2016043420A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603287A (en) * 2004-03-26 2006-01-16 Ulvac Inc Unit layer posttreating catalytic chemical vapor deposition apparatus and method of film formation therewith
KR100734748B1 (ko) * 2005-09-08 2007-07-03 주식회사 아이피에스 인시튜 질화물(in-situ nitride) 박막증착방법
US20070087581A1 (en) * 2005-09-09 2007-04-19 Varian Semiconductor Equipment Associates, Inc. Technique for atomic layer deposition
KR101147727B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법

Also Published As

Publication number Publication date
WO2016043420A1 (ko) 2016-03-24
KR101576639B1 (ko) 2015-12-10

Similar Documents

Publication Publication Date Title
US9818604B2 (en) Method for depositing insulating film on recessed portion having high aspect ratio
TWI462156B (zh) 循環沈積薄膜之方法
TWI479044B (zh) 硼膜界面工程
TWI474399B (zh) 循環沉積薄膜之方法
US20130260564A1 (en) Insensitive dry removal process for semiconductor integration
KR102655396B1 (ko) 고품질 얇은 필름들을 형성하기 위한 사이클식 순차 프로세스들
TWI553143B (zh) 薄膜形成之循環性沉積方法，半導體製造方法，及半導體裝置
JP2012506149A (ja) 低いエッチング速度の誘電体ライナを用いたギャップ充填の改善
CN109326553B (zh) 沟槽隔离结构的形成方法、化学气相沉积工艺
TW201622005A (zh) 絕緣膜之沉積方法
TW202240661A (zh) 基板處理方法
KR101008490B1 (ko) 저온 화학기상증착에 의한 산화막 증착 방법
CN116457495A (zh) 用于间隙填充的非晶碳
TW202335080A (zh) 形成金屬氮化物膜之方法
KR20080013269A (ko) 반도체 소자 제조를 위한 박막형성방법
TW201606116A (zh) 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置
KR20160139504A (ko) 반도체 소자의 제조 방법