TW201606116A - 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置 - Google Patents

具低蝕刻率之氧化薄膜之沉積方法及半導體裝置 Download PDF

Info

Publication number
TW201606116A
TW201606116A TW104123208A TW104123208A TW201606116A TW 201606116 A TW201606116 A TW 201606116A TW 104123208 A TW104123208 A TW 104123208A TW 104123208 A TW104123208 A TW 104123208A TW 201606116 A TW201606116 A TW 201606116A
Authority
TW
Taiwan
Prior art keywords
oxide film
depositing
chamber
oxidized film
oxidized
Prior art date
Application number
TW104123208A
Other languages
English (en)
Inventor
金海元
申昌勳
金錫允
鄭春植
李精圭
黃韓那
徐眞錫
禹性柱
Original Assignee
尤金科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 尤金科技有限公司 filed Critical 尤金科技有限公司
Publication of TW201606116A publication Critical patent/TW201606116A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Abstract

根據本發明之一具體實施例，一種氧化薄膜之沉積方法，包含將一矽前驅物注射至一帶有裝載於其內的目標物的腔室內以吸附矽於該目標物上，進行第一吹掃以去除在該腔室內未反應的矽前驅物與反應副產品，以及透過在該腔室內形成一電漿氣氛且供給一包括一碳原子的反應源以形成一氧化薄膜。

Description

具低蝕刻率之氧化薄膜之沉積方法及半導體裝置
本發明係關於一種氧化薄膜之沉積方法及一半導體裝置，更具體而言，關於一種具低蝕刻率之氧化薄膜之沉積方法及一半導體裝置。
近來，根據半導體產業的發展以及使用者的需求，電子裝置的整合度與性能進一步提高。因此，作為電子裝置的關鍵組成份之一的半導體裝置的整合度與性能也被要求提高。然而，要實現為了提高半導體裝置的整合度所需的微細結構仍然是很困難的。
本發明之一態樣提供一種具密緻質地之氧化薄膜之沉積方法及一半導體裝置。
本發明之另一態樣提供一種具低蝕刻率之氧化薄膜之沉積方法及一半導體裝置。
本發明之另一態樣將會由下列之詳細描述更加明白。
根據本發明之一態樣，提供一種氧化薄膜之沉積方法，包含將一矽前驅物注射至一帶有裝載於其內的目標物的腔室內以吸附矽於該目標物上，進行第一吹掃以去除在該腔室內未反應的矽前驅物與反應副產 品，以及透過在該腔室內形成一電漿氣氛且供給一包括一碳原子的反應源以形成一氧化薄膜。
該反應源可為選自由甲烷(CH4)、乙烯(C2H4)、乙烷(C2H6)、丙基(C3H7)、丙烷(C3H8)、異丁烷(iC4H10)、正丁烷(nC4H10)、正戊烷(nC5H12)、苯(C6H6)、環己烷(C6H12)、甲苯(C7H8)、辛烷(C8H18)、葵烷(C10H22)以及十二烷(C12H26)所組成之群組至少一種。
在該電漿氣氛形成時可供給一具有一氧原子的點火氣體。
一氧化薄膜之形成可進行0.05至10秒。
一氧化薄膜之形成可在該腔室的內部壓力為0.01至10托的範圍之內且該目標物的溫度為50至600℃的範圍之內進行。
該電漿氣氛可使用電容耦合電漿(capacitively coupled plasma，CCP)型的電漿來形成，透過在形成該電漿氣氛時可供給射頻(RF)電源，射頻電源的頻率可在380千赫(KHz)至100兆赫(MHz)的範圍之內，且該射頻電源可在10至3,000瓦的範圍之內。
該氧化薄膜之沉積方法可進一步包含在該氧化薄膜形成後的第二吹掃，以去除在該腔室內的副產品，且該吸附步驟、第一吹掃、氧化薄膜的形成，以及第二吹掃可重複進行。
在300：1的緩衝氧化蝕刻劑(buffered oxide etchant，BOE)溶液的基礎上，該氧化薄膜的濕式蝕刻率可為0.02至2Å/秒。
根據本發明之一具體實施例，一具有密緻質地的氧化薄膜可被沉積，且該氧化薄膜的蝕刻率可降低。
10‧‧‧腔室
11‧‧‧供給鍋
12‧‧‧排氣鍋
14‧‧‧上部電極
16‧‧‧加熱器
500‧‧‧基板
503‧‧‧表面
504‧‧‧矽層
506‧‧‧氧化薄膜
507‧‧‧反應源
508‧‧‧氧化薄膜
W‧‧‧基板
本發明之上述及其他態樣、特徵與其他優點將會由以下詳細描述並結合附圖而更清楚地被了解，其中：第一圖為說明根據本發明之一具體實施例之氧化薄膜之沉積方法的流程圖；第二圖為說明根據本發明之一具體實施例之氧化薄膜之沉積方法的進展過程之示圖；第三圖至第五圖為說明根據本發明之一具體實施例之氧化薄膜之沉積方法的剖面視圖；第六圖為說明根據本發明之一具體實施例之氧化薄膜之沉積裝置的示意剖面視圖；第七圖為說明根據本發明之另一具體實施例之氧化薄膜的剖面視圖；以及第八圖為說明根據本發明之一具體實施例之氧化薄膜的濕式蝕刻率之柱狀圖。
在下文中，本發明之示例性具體實施例將參照隨附第一圖至第八圖詳細地描述。然而，本發明之具體實施例可以不同形式實施，且不應被解釋為限於在此闡述的具體實施例而已。相反地，提供這些具體實施例使得本發明之揭露將可徹底且完整，且將本發明之概念的範圍充分地傳達給本領域技術人員。在圖式中，為了清楚說明而誇大了每個元件的尺寸。
第一圖為說明根據本發明之一具體實施例之薄膜之環狀沉 積方法的流程圖。根據本發明之一具體實施例，將會說明透過一原子層沉積(atomic layer deposition，ALD)方法將一氧化矽薄膜沉積在一基板之方法。
如第一圖所示，將一基板裝載於一半導體製造裝置的腔室內(S100)。矽被吸附於裝載於該腔室內的該基板表面以形成一矽層(S200)。
為了形成該矽層，一矽前驅物被注射至該腔室內使得矽被吸附於該基板上。在該基板上形成該矽層之後，進行第一吹掃以去除未反應的矽前驅物與副產品(S300)。
此後，形成於該基板上的矽層被轉化為一氧化薄膜(S400)。為了將該矽層轉化為一氧化薄膜，可形成一電漿氣氛且將一反應源注射至該腔室中。該反應源包含一摻雜劑且可為選自由甲烷(CH4)、乙烯(C2H4)、乙烷(C2H6)、丙基(C3H7)、丙烷(C3H8)、異丁烷(iC4H10)、正丁烷(nC4H10)、正戊烷(nC5H12)、苯(C6H6)、環己烷(C6H12)、甲苯(C7H8)、辛烷(C8H18)、葵烷(C10H22)以及十二烷(C12H26)所組成之群組之至少一種氣體。或者，為了將該矽層轉化為該氧化薄膜，在該腔室中可使用氧氣或臭氧作為一點火氣體以形成一電漿氣氛。透過此方法可形成一摻雜碳原子(C)的氧化薄膜，亦即一碳氧化矽(SiCO)薄膜。
然後，進行第二吹掃以去除在該腔室中的副產品與反應氣體或該點火氣體(S500)。
為了得到具有所要厚度的氧化薄膜，形成該矽層的步驟(S200)、第一吹掃的步驟(S300)、形成一氧化薄膜的步驟(S400)，以及第二吹掃的步驟(S500)可重複進行(S600)。
在形成具有所要厚度的氧化薄膜之後，可將該基板自該腔室 中卸載。
第二圖為說明根據本發明之一具體實施例的氧化薄膜之沉積方法的進展過程圖示。參照第二圖，進行包含注射該矽(Si)前驅物、吹掃及形成該電漿氣氛(RF)的一個循環。亦即，進行包含藉由注射該矽前驅物而形成該矽層，以及經由透過應用一射頻電源形成該電漿氣氛而自該矽層形成該氧化薄膜的一個循環。
在本例中，反應源(C2H4)以及點火氣體(O2)可持續地在一個循環內供應，或是可以只有在應用該射頻電源時間歇性地供應。此外，一個吹掃的程序可以在注射該矽前驅物以及應用該射頻電源之間的時間進行。亦即，第一吹掃是在注射該矽前驅物之後以及在應用該射頻電源之前進行的，且第二吹掃是在應用該射頻電源之後以及注射該矽前驅物之前進行的。此外，形成矽層的程序以及形成氧化薄膜的程序可重複進行以形成具有所要厚度的氧化薄膜。
第三圖至第六圖為以上述說明為基礎根據本發明之一具體實施例逐步詳細解釋一氧化薄膜之沉積方法。
第三圖為說明根據本發明之一具體實施例注射一矽前驅物步驟的剖面圖。如第三圖所示，矽前驅物被注射到一腔室中，該腔室中裝載一基板500。該基板500可包含一半導體基板，例如矽或化合物半導體晶圓。該基板500亦可包含其他不同於半導體的基板材料，例如玻璃、金屬、陶瓷、石英等。該矽前驅物可包含，例如，胺基矽烷類如雙乙基甲基胺基矽烷(bisethylmethyl aminosilane，BEMAS)、雙二甲基胺基矽烷(bisdimethyl aminosilane，BDMAS)、雙二乙基胺基矽烷(bisdiethyl aminosilane，BDEAS)、 肆乙基甲基胺基矽烷(tetrakisethylmethyl aminosilane，TEMAS)、肆二甲基胺基矽烷(tetrakisdimethyl aminosilane，TDMAS)以及肆乙基二甲基胺基矽烷(tetrakisethyldimethyl aminosilane，TEDAS)，氯矽烷如六氯二矽烷(hexachlorinedisilane，HCD)，或基於矽烷的前驅物包含矽與氫。
為了在基板500與該矽前驅物之間進行反應，該基板500可被加熱至維持溫度在50至600℃的範圍內。此外，在該基板500被裝載的腔室10內的壓力可被維持在0.01至10托的範圍內。
第四圖為說明根據本發明之一具體實施例在該基板上矽吸附狀態的剖面圖。如第四圖所示，在自我限制的條件下矽前驅物被吸附在該基板500的表面503上以形成一矽層504。在與該基板500進行反應後，該矽前驅物可產生副產物。此外，該矽前驅物的一部份可能不會與該基板進行反應且可能維持在未反應的狀態。
在該基板500上形成該矽層504之後，可進行吹掃以去除在該腔室中維持未反應的矽前驅物與副產品。自該腔室中去除維持未反應的矽前驅物與副產品的吹掃步驟可被稱為第一吹掃步驟。該第一吹掃步驟可使用一惰性氣體如氮氣(N2)來進行。在進行該第一吹掃時，該基板500的溫度可被維持在50至600℃。此外，裝載該基板500的腔室中的壓力可被維持在0.01至10托。亦即在進行形成該矽層504以及該第一吹掃時，該基板500的溫度以及在該腔室中的壓力可維持不變。
第五圖為說明根據本發明之一具體實施例所形成的氧化薄膜的剖面圖。如第五圖所示，在裝載該基板的腔室中形成一電漿氣氛。為了形成該電漿氣氛，可使用感應耦合式電漿(inductively coupled plasma，ICP) 法、電容耦合式電漿(capacitively coupled plasma，CCP)法或微波(microwave，MW)電漿法。
第六圖為說明根據本發明之一具體實施例之氧化薄膜的沉積裝置的示意剖面圖。上述氧化薄膜的沉積步驟可使用如第六圖所示的氧化薄膜之沉積裝置來進行。亦即，一基板W被裝載於一腔室10內且被置於一加熱器16上，以及該加熱器16加熱該基板W至一預定的加工溫度。然後，經由一供給鍋11注射一矽前驅物，且在該基板W上形成一矽層。該矽前驅物以與該基板W的表面平行的方向自該供給鍋11流至一排氣鍋12。經由該排氣鍋12排出未反應的矽前驅物與副產物。
一上部電極14被裝設在該加熱器16的上方，一射頻電源與該上部電擊14連接以供給射頻電源給該上部電極14，且該加熱器16為基底。在本例中，該射頻電源可具有一在10瓦至3千瓦範圍內的電源，帶有一在380千赫至100兆赫範圍內的頻率。
為了形成該電漿氣氛，可注射至少一選自於由O2、O3、N2以及NH3所組成之群組的點火氣體與一反應源507。可替換地，為了形成該電漿氣氛，可一起注射至少一選自於由氬、氦、氪以及氙所組成之群組的氣體。
該反應源可包含一摻雜劑且可為選自由甲烷(CH4)、乙烯(C2H4)、乙烷(C2H6)、丙基(C3H7)、丙烷(C3H8)、異丁烷(iC4H10)、正丁烷(nC4H10)、正戊烷(nC5H12)、苯(C6H6)、環己烷(C6H12)、甲苯(C7H8)、辛烷(C8H18)、葵烷(C10H22)以及十二烷(C12H26)所組成之群組之至少一種氣體。
若在該射頻電源被供給至該上部電極14時經由該供給鍋11 注射該反應源，且一電場與一磁場在該上部電極14與該加熱器16之間產生，則該反應源可被該磁場活化以產生電漿如離子、原子團等。該反應源以與該基板W的表面平行的方向自該供給鍋11流至該排氣鍋12。
透過上述程序，一氧化薄膜506可自該矽層504形成。亦即，該矽層504被氧化以形成該氧化薄膜，且該氧化薄膜可為一碳氧化矽(SiCO)薄膜。此外，形成該氧化薄膜所需的時間可為約0.05至10秒。然後，剩餘的反應源或副產物經由該排氣鍋12排出。在透過重複上述程序數次而形成該具有所欲厚度的氧化薄膜之後，該基板可以自該腔室10中卸載。
碳氧化矽(SiCO)具有比透過一ALD法沉積的二氧化矽(SiO2)更低的濕式蝕刻率。第八圖說明了根據本發明之一具體實施例之氧化薄膜的濕式蝕刻率。如第八圖所示，在相同的條件下(300：1的BOE溶液)，該透過ALD法沉積的二氧化矽(SiO2)為0.43Å/秒，而該透過ALD法沉積的碳氧化矽(SiCO)為0.19Å/秒。據此，在需要低濕式蝕刻率的情況下，可經由上述方法形成該氧化薄膜(SiCO)，且該氧化薄膜的蝕刻可被最小化。該透過ALD法沉積的碳氧化矽(SiCO)的蝕刻率可藉由控制碳的濃度而被控制，且在一300：1的BOE溶液的基礎下，可為0.02至2Å/秒(0.1至2.0與一熱氧化薄膜相比)。
例如，在約300℃至約650℃的範圍之間的低溫下使用ALD法沉積該氧化薄膜的情況下，該薄膜的蝕刻率可能比該熱氧化薄膜(當加熱一矽基板時經由氧化處理所得到的氧化薄膜)高。據此，該透過ALD法沉積的氧化矽薄膜具有比該熱氧化薄膜較低的密度。因此，相較於經由一熱化學氣相沉積法(chemical vapor deposition，CVD)所得到的熱氧化薄膜，二氧 化矽具有2.08倍的蝕刻率。然而，相較於經由該熱化學氣相沉積法(CVD)所得到的熱氧化薄膜，碳氧化矽具有0.85倍的蝕刻率。因為碳氧化矽的蝕刻率低於該熱氧化薄膜，碳氧化矽具有比該熱氧化薄膜較高的密度。
同時，在加熱法或電漿法中摻雜碳(C)是不合適的。實際上，碳只有在該氧化薄膜的表面被探測到，然而，在該氧化薄膜內卻探測不到。亦即，在上面所闡釋的方法中，摻雜碳最有效的方式可能是經由該ALD法在形成一氧化薄膜時透過與電漿一起供給一反應源來進行，且在這種情況下，在該氧化薄膜內探測到足夠量的碳。
第七圖為說明根據本發明之另一具體實施例的氧化薄膜的剖面圖。參閱第七圖，具有所欲厚度的氧化薄膜508可由重複如第三圖至第五圖所闡釋的步驟來形成。
雖然本發明結合該示例性具體實施例而被顯示且描述，但顯而易見的是，修改與變化可在不悖離本發明之精神及範圍下進行，如所述之申請專利範圍所定義。
S100~S700‧‧‧步驟

Claims (8)

  1. 一種氧化薄膜之沉積方法，該方法包含：將一矽前驅物注射至帶有裝載於其內的一目標物的一腔室內，以吸附矽於該目標物上；進行第一吹掃，以去除在該腔室內未反應的矽前驅物與反應副產品；以及透過在該腔室內形成一電漿氣氛且供給一包括一碳原子的反應源，以形成一氧化薄膜。
  2. 如申請專利範圍第1項之氧化薄膜之沉積方法，其中該反應源為選自由甲烷(CH4)、乙烯(C2H4)、乙烷(C2H6)、丙基(C3H7)、丙烷(C3H8)、異丁烷(iC4H10)、正丁烷(nC4H10)、正戊烷(nC5H12)、苯(C6H6)、環己烷(C6H12)、甲苯(C7H8)、辛烷(C8H18)、葵烷(C10H22)以及十二烷(C12H26)所組成之群組至少一種。
  3. 如申請專利範圍第1項之氧化薄膜之沉積方法，其中在形成該電漿氣氛時，供給具有一氧原子的一點火氣體。
  4. 如申請專利範圍第1項之氧化薄膜之沉積方法，其中該氧化薄膜之形成係進行0.05至10秒。
  5. 如申請專利範圍第1項之氧化薄膜之沉積方法，其中該氧化薄膜之形成係在該腔室的內部壓力為0.01至10托的範圍之內、且該目標物的溫度為50至600℃的範圍之內進行。
  6. 如申請專利範圍第1項之氧化薄膜之沉積方法，其中該電漿氣氛係使 用電容耦合電漿(capacitively coupled plasma，CCP)型的電漿來形成，透過在形成該電漿氣氛時可供給射頻(RF)電源，射頻電源的頻率在380千赫(KHz)至100兆赫(MHz)的範圍之內，且該射頻電源在10至3,000瓦的範圍之內。
  7. 如申請專利範圍第1項之氧化薄膜之沉積方法，進一步包含在該氧化薄膜形成後的第二吹掃，以去除在該腔室內的副產品，且該吸附步驟、該第一吹掃、該氧化薄膜的形成、及該第二吹掃係重複進行。
  8. 一種半導體裝置，包含透過如申請專利範圍第1至7項任一項所述之方法而沉積的氧化薄膜，其中在一緩衝氧化蝕刻劑(buffered oxide etchant，BOE)溶液的基礎上，該氧化薄膜的濕式蝕刻率為0.02至2Å/秒。
TW104123208A 2014-08-08 2015-07-17 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置 TW201606116A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20140102543 2014-08-08

Publications (1)

Publication Number Publication Date
TW201606116A true TW201606116A (zh) 2016-02-16

Family

ID=55264071

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104123208A TW201606116A (zh) 2014-08-08 2015-07-17 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置

Country Status (2)

Country Link
TW (1) TW201606116A (zh)
WO (1) WO2016021848A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5654862B2 (ja) * 2010-04-12 2015-01-14 株式会社日立国際電気 半導体装置の製造方法、基板処理方法及び基板処理装置
KR101147727B1 (ko) * 2010-08-02 2012-05-25 주식회사 유진테크 사이클릭 박막 증착 방법
US8569184B2 (en) * 2011-09-30 2013-10-29 Asm Japan K.K. Method for forming single-phase multi-element film by PEALD
KR101305954B1 (ko) * 2011-12-08 2013-09-12 전자부품연구원 곤돌라 로봇의 영상 정합을 통한 위치 파악 및 지도 구축 장치 및 방법

Also Published As

Publication number Publication date
WO2016021848A1 (ko) 2016-02-11

Similar Documents

Publication Publication Date Title
KR102588666B1 (ko) 기판 상의 구조물 형성 방법
US10818489B2 (en) Atomic layer deposition of silicon carbon nitride based material
JP7158616B2 (ja) ＳｉＮの堆積
TWI804706B (zh) 氧化矽之拓撲選擇性膜形成之方法
KR102233755B1 (ko) SiC막의 성막 방법
TW202129068A (zh) 形成薄膜之方法及修飾薄膜表面之方法
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
TWI714504B (zh) 沉積氮化矽薄膜的方法
TWI806362B (zh) 以原子層控制進行之膜的等向性蝕刻
CN110265298B (zh) 半导体器件的制造方法、衬底处理装置
KR101551199B1 (ko) 사이클릭 박막 증착 방법 및 반도체 제조 방법, 그리고 반도체 소자
TW201520359A (zh) 沉積具有高濕蝕刻抗性之低溫、無損壞高密度電漿的碳化矽類膜之方法
JP2006505954A (ja) 高ｋ誘電体の窒化物形成
KR20210109046A (ko) 질화규소를 증착하는 방법들
JP2010531537A (ja) 半導体デバイス用の多層シリコン窒化膜を堆積する、半導体デバイスの製造方法、および半導体デバイス
KR102154114B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
TW201606116A (zh) 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置
JP2007273535A (ja) プラズマ原子層成長方法及び装置
JP2004103688A (ja) 絶縁膜の形成方法およびゲート絶縁膜