TW201520359A - 沉積具有高濕蝕刻抗性之低溫、無損壞高密度電漿的碳化矽類膜之方法 - Google Patents

沉積具有高濕蝕刻抗性之低溫、無損壞高密度電漿的碳化矽類膜之方法 Download PDF

Info

Publication number
TW201520359A
TW201520359A TW103137237A TW103137237A TW201520359A TW 201520359 A TW201520359 A TW 201520359A TW 103137237 A TW103137237 A TW 103137237A TW 103137237 A TW103137237 A TW 103137237A TW 201520359 A TW201520359 A TW 201520359A
Authority
TW
Taiwan
Prior art keywords
nitrogen
carbon
plasma
containing precursor
ruthenium
Prior art date
Application number
TW103137237A
Other languages
English (en)
Inventor
Kiran V Thadani
Abhijit Basu Mallick
Nitin Ingle
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of TW201520359A publication Critical patent/TW201520359A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/36—Carbonitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices

Abstract

本發明實施例大體上關於形成一種抗蝕刻之矽-碳-氮層的方法。該方法大體上包括在存在有電漿的處理腔室中，於該處理腔室的處理區域中活化含矽前驅物及含氮前驅物，及使用該已活化的含矽前驅物及含氮前驅物在基板上沉積薄的流動性矽-碳-氮材料。隨後使用各種硬化技術中的其中一種技術硬化該薄的流動性矽-碳-氮材料。依序沉積複數層的流動性矽-碳-氮材料薄層以建立出最終膜層。

Description

沉積具有高濕蝕刻抗性之低溫、無損壞高密度電漿的碳化矽類膜之方法
文中所述實施例大體上關於用於提升流動性膜之蝕刻抗性的方法。
半導體電路元件的微型化已達到能以商業規模製造出45奈米、32奈米及甚至是28奈米之特徵尺寸的階段。當尺寸持續縮小，諸如使用介電材料填充電路元件之間的縫隙以作電性絕緣之用這類看似平凡無奇的製程步驟便會出現新挑戰。隨著元件之間的寬度持續縮減，元件之間的縫隙常會變得更高更窄，使得在填充縫隙時很難不具有孔隙及小裂縫。習知的化學氣相沉積(CVD)技術常遇到在完全填滿縫隙之前，在縫隙頂部處有材料過度成長的情況。當沉積的介電材料因為過度成長而過早堵住縫隙時，會在縫隙中形成孔或裂縫，有時將之稱為麵包條(breadloading)問題。
麵包條問題的其中一種解決方案是使用液體前驅物 作為介電起始材料，使材料更容易倒入縫隙中，有如水倒入玻璃杯般。目前在商業用途上可做到這件事的技術稱為旋塗玻璃技術(SOG)，該技術使用液體前驅物(通常是有機矽化合物)並將有機矽化合物旋轉塗佈在基板晶圓的表面上。雖然液體前驅物較少有麵包條問題，但當該前驅物材料轉化成介電材料時會產生其他問題。這些轉化作用通常涉及使沉積的前驅物暴露在可使材料中的碳基團分離並從該材料中逐出碳基團的環境條件中，在該等環境條件中，通常是藉著使碳基團與氧進行反應以生成一氧化碳氣體及二氧化碳氣體，且一氧化碳與二氧化碳氣體會從縫隙逸出。類似於在烘烤麵包時，二氧化碳逸出而在烤好的麵包中留下孔洞一般，這些逸出的氣體可能在介電材料中留下孔洞與氣泡。留在最終介電材料內的孔隙度提高可能與利用習知CVD技術所生成的孔隙及小裂縫有著一樣的不良影響。
近來已發展出多種技術能賦予CVD沉積材料流動特性。這些技術能沉積流動性前驅物以填充高窄的縫隙又不會產生孔隙或小裂縫，同時無需因排出大量二氧化碳、水及其他物種的氣體而留下孔洞及氣泡。示範的流動性CVD技術使用不含碳的矽前驅物，於縫隙中沉積該等前驅物之後極少需要進行碳去除步驟。用於沉積這些流動性薄膜的沉積製程包含遠端電漿源(RPS)，在遠端電漿源中，高電漿密度會使主要反應物氣體的基團(radical)解離，接著該等反應物氣體在腔室的更下游處與其他前驅物進行反應而在基板上形成流動性薄膜。隨後該薄膜在其他處理腔室中進行硬化以使該膜緻密 化。
然而，此種RPS沉積並對薄膜進行硬化處理的方法遭遇數個阻礙。首先，由於RPS功率無法調整，使得低功率沉積時期及高功率硬化時期必須在不同腔室中進行。因此在沉積與硬化之間的過程中，薄膜會老化，從而降低硬化效率。再者，產率會大幅下降。此外，異地硬化方法的穿透深度並不很高且無法達到薄膜完全緻密化，導致在後續的積體化步驟期間，金屬及其他物種有不利的洩漏情形。在具有濕蝕刻抗性的薄膜中(例如，SiC膜)，緻密化的程度足以達到濕蝕刻抗性，但在進一步的積體化步驟(包括灰化或乾蝕刻步驟)期間，當破壞性元素(例如，氧)滲入薄膜本體內並使先前優越的蝕刻抗性減弱時，該緻密化程度便不足以保持該蝕刻抗性。
因此，需要能增進並保持流動性薄膜之蝕刻抗性的改善方法。
本發明實施例大體上關於提升流動性膜之蝕刻抗性的方法。在一實施例中，形成介電層的方法可包括：將基板定位在處理腔室的處理區域中；輸送沉積前驅物至該處理區域，該沉積前驅物包括至少一種含矽前驅物及一種含氮前驅物；在有電漿存在下，活化該沉積前驅物以在該基板上沉積流動性矽-碳-氮材料；及在該處理腔室的該處理區域中硬化該流動性矽-碳-氮材料。
在另一實施例中，形成介電層的方法可包括：形成流動性介電層，該形成步驟包括輸送含矽前驅物及含氮前驅 物至化學氣相處理腔室；在該含矽前驅物及該含氮前驅物的存在下，形成第一電漿；使該含矽前驅物及該含氮前驅物在該化學氣相處理腔室中進行反應，以在基板上沉積流動性矽-碳-氮材料；及形成第二電漿以硬化該流動性矽-碳-氮材料；及重複進行形成該流動性介電層的步驟，直到達成期望厚度。
在另一實施例中，形成介電層的方法可包括：將基板定位在處理腔室的處理區域中；輸送含矽前驅物至該處理區域；使用遠端電漿活化含氮前驅物以生成活化的含氮前驅物；輸送該已活化的含氮前驅物至該含矽前驅物處以在該基板上沉積流動性矽-碳-氮材料；及在該處理腔室的處理區域中硬化該流動性矽-碳-氮材料。
100‧‧‧系統
102‧‧‧前開式晶圓盒
104‧‧‧機械手臂
106‧‧‧等候區
108a‧‧‧處理腔室
108b‧‧‧處理腔室
108c‧‧‧處理腔室
108d‧‧‧處理腔室
108e‧‧‧處理腔室
108f‧‧‧處理腔室
110‧‧‧第二機械手臂
200‧‧‧腔室
201‧‧‧側壁
202‧‧‧真空幫浦
206‧‧‧電源
210‧‧‧控制器
212‧‧‧中央處理器(cpu)
214‧‧‧支援電路
216‧‧‧記憶體
218‧‧‧信號匯流排
220‧‧‧淋噴頭
222‧‧‧底壁
224‧‧‧頂部
226‧‧‧內部處理區域
228‧‧‧孔
230‧‧‧氣體控制板
232‧‧‧處理系統
238‧‧‧匹配網路
240‧‧‧射頻電源
250‧‧‧基座
260‧‧‧桿
270‧‧‧加熱元件
272‧‧‧溫度感測器
290‧‧‧基板
291‧‧‧表面
292‧‧‧表面
300‧‧‧方法
302、304、306、308‧‧‧步驟
310、312、314‧‧‧步驟
為能詳細瞭解本發明的上述特徵，可參照數個本發明實施例更具體地說明以上簡要闡述的本發明，且部分實施例圖示於附圖中。然而應注意的是，該等附圖僅示出本發明的代表性實施例，故該等附圖不應視為本發明範圍的限制，就本發明而言，尚容許做出其他等效實施例。
第1圖圖示根據一個或更多個實施例所述的系統，該系統包含沉積與硬化腔室；第2圖圖示基板處理系統的概要圖，該基板處理系統可根據實施例而用於沉積流動性矽-碳-氮層；及第3圖為根據一個或更多個實施例圖示用來沉積流動性層之方法的方塊圖。
為幫助理解，盡可能使用相同元件符號來標示該等 圖式中共同的相同元件。無需多做說明，便可思及到一實施例中的元件及特徵可有利地併入其他實施例中。
本發明實施例大體上關於提升流動性SiC膜中之蝕刻抗性的方法。方法包括原位沉積與硬化，其中該硬化步驟採用直接電漿來取代遠端電漿以克服上述挑戰。文中所述方法實現緻密的含碳膜，例如SiC類膜。該膜具有卓越的濕蝕刻抗性，且該膜甚至可在後續的積體化步驟(例如，可能併入諸如氧等破壞性元素的灰化步驟或乾蝕刻步驟)中保有高的蝕刻抗性。
矽成份及碳成份可能來自含矽與碳之前驅物，同時氮可能來自含氮前驅物，該含氮前驅物經過活化，藉以加速氮與該含矽與碳之前驅物在較低的處理腔室溫度下進行反應。示例性的前驅物包括作為含矽與碳前驅物的1,3,5-三矽雜戊烷(1,3,5-trisilapentane，H3Si-CH2-SiH2-CH2-SiH3)及作為含氮前驅物的電漿活化氨(NH3)。1,4,7-三矽雜庚烷(1,3,5-trisilaheptane)可用於取代或加強1,3,5-三矽雜戊烷。當此等前驅物在處理腔室中進行反應時，該等前驅物會在半導體基板上沉積流動性Si-C-N層。在基板上由高深寬比縫隙所構成的這些部位裡，該流動性Si-C-N材料可沉積在此等縫隙內並具有明顯較少的孔隙和小裂縫。
最初沉積的流動性Si-C-N可能包含大量的Si-H鍵及C-H鍵。這些鍵會與空氣中的水份及氧反應，也會與各式各樣的蝕刻劑發生反應，這些蝕刻劑會提高膜的老化速度並 促使生成污染，且對於該等蝕刻劑而言具有較高的濕蝕刻速率比(WERR)。藉著使用原地生成電漿或遠端生成電漿進行沉積，隨後使用直接電漿進行硬化所沉積而成的流動性Si-C膜可為具有較少Si-H鍵並具有較多Si-Si鍵、Si-C鍵及/或Si-N鍵的較薄膜。可以複數個層的形式沉積出該較薄膜，藉著使一層固化之後再接著進行沉積來形成該複數個層中的每一層，如此可達到特定的最終厚度。
在沉積之後，可使該Si-C-N膜硬化以進一步減少最終膜內的Si-H鍵數目，同時亦增加Si-Si鍵、Si-C鍵及/或Si-N鍵的數目。該硬化步驟亦可減少最終膜內的C-H鍵數目並增加C-N鍵及/或C-C鍵的數目。硬化技術包括使流動性Si-C-N膜暴露於電漿中，例如，感應耦合電漿(例如，HDP-CVD電漿)或電容耦合電漿(例如，PE-CVD電漿)。可在遠端處或利用原位電漿生成系統來生成用於硬化的電漿以便在沉積之後進行電漿處理且無需從腔室中移出基板。此作法可使最初所沉積的Si-C-N膜在接觸到空氣中的水分與氧之前，先進行硬化步驟。
最終的Si-C-N膜對於傳統的氧化物與氮化物介電質蝕刻劑將表現出提高的蝕刻抗性。例如，相較於氧化矽膜而言，該Si-C-N膜對氫氟酸溶液(DHF)可具有較佳的蝕刻抗性，及相較於氮化矽膜而言，該Si-C-N膜對熱磷酸溶液亦具有較佳的蝕刻抗性。對傳統的氧化物蝕刻劑與氮化物蝕刻劑兩者皆具有較高蝕刻抗性能讓這些Si-C-N膜在會使基板接觸到兩種蝕刻劑的製程例行程序中保持完整。以下參照圖式更明確 地揭示本發明實施例。
可與本發明實施例併用或經修改後可與本發明實施例併用的處理腔室可包括高密度電漿化學氣相沉積(HDP-CVD)腔室、電漿增強化學氣相沉積(PECVD)腔室、次大氣壓化學氣相沉積(SACVD)腔室及熱化學氣相處理腔室，或其他類型的腔室。可實施本發明實施例之CVD系統的具體實例包括CENTURA ULTIMA® HDP-CVD腔室/系統及PRODUCER® PECVD腔室/系統(該等腔室/系統可購自美國加州聖塔克拉拉市的應用材料公司)。該等沉積系統實施例可併入較大的製造系統中以用於製造積體電路晶片。
第1圖圖示根據一個或更多個實施例所做的系統100，系統100包含多個沉積與硬化腔室。在圖中，一對前開式晶圓盒(FOUP)102供應基板(例如，直徑300毫米的晶圓)，機械手臂104接收基板並將基板置入低壓等候區(low pressure holding area)106，隨後將基板置入晶圓處理腔室108a~108f的其中一個腔室內。第二機械手臂110可用於將基板晶圓從等候區106傳送至處理腔室108a~108f及從處理腔室108a~108f傳回等候區106。
處理腔室108a~108f可包含一個或更多個系統部件以用於在基板晶圓上進行沉積、退火、硬化及/或蝕刻流動性介電膜。在一配置中，可使用第一組處理腔室(例如，腔室108c~108f)在基板上沉積並硬化流動性介電材料，及第三組處理腔室(例如，腔室108a~108b)可用於使所沉積的介電質進行退火。在另一種配置中，兩對處理腔室(例如，腔室108c~108d 與腔室108e~108f)可配置成可在基板上沉積/硬化流動性介電膜且兼可使該流動性介電膜進行退火，同時第三對腔室(例如，腔室108a~108b)可用於進行該沉積膜的UV二次硬化或電子束二次硬化。在又另一種配置中，三對腔室(例如，腔室108a~108f)全部配置成可在基板上沉積並硬化流動性介電膜。在此實施例中，該腔室可在原位進行沉積及硬化兩種步驟。在又另一種配置中，兩對處理腔室(例如，腔室108c~108d及腔室108e~108f)可用於進行流動性介電質的沉積及UV或電子束硬化兩種步驟，同時第三對處理腔室(例如，腔室108a~108b)可用來蝕刻該介電膜。在不同實施例中，可在與該製造系統分開的腔室(或多個腔室)上進行所述製程中的任意一種或更多種製程。
第2圖圖示基板處理系統232的概要圖，該基板處理系統232可根據文中所述實施例沉積流動性矽-碳-氮層。處理系統232包括處理腔室200及控制器210，且處理腔室200連接至氣體控制板230。處理腔室200大體上包含頂部224、側壁201及底壁222，該頂部224、側壁201及底壁222界定內部處理區域226。在腔室200的內部處理區域226中提供基板基座250。桿260支撐著基座250，且基座250通常可由鋁、陶瓷及其他合適的材料製成。利用位移機構(圖中未示出)可在腔室200中於垂直方向上移動基座250。
基座250可包含嵌入式加熱元件270，基座250的表面292上支撐著基板290，且加熱元件270適用於控制基板290的溫度。可藉由電源206施加電流至加熱元件270而以電 阻加熱方式加熱該基座250。在鎳-鐵-鉻合金(例如，INCOLOY®)保護管內封入鎳-鉻絲可製成加熱元件270。藉由控制器210調節該電源206所供應的電流以控制加熱元件270所產生的熱，從而使基板290及基座250在膜沉積的期間內保持實質恆定的溫度。可調整所供應的電流，藉以將基座250的溫度選擇性地控制在約100℃至約700℃之間，例如控制在約200℃至約500℃。基座250亦可包含冷卻器(圖中未示出)，該冷卻器適用於降低該基座250之表面292上所支撐之基板290的溫度。可調整該冷卻器以使該基座250的溫度選擇性地降至約-10℃或更低的溫度。
基板基座250中可嵌入溫度感測器272(例如，熱電耦)而以習知方式監控基座250的溫度。控制器210利用所測得的溫度來控制供應給加熱元件270的功率，藉以使基板維持期望的溫度。
真空幫浦202連接至形成在腔室200之底部中的口。真空幫浦202用以維持該處理腔室200內處於期望的氣體壓力。真空幫浦202亦可從腔室200中抽出處理後的氣體及製程副產物。
處理系統232可進一步包括用來控制腔室壓力的附加設備，例如，閥(如，節流閥及隔離閥)，該閥可配置在處理腔室200與真空幫浦202之間以控制腔室壓力。
噴淋頭220設置在處理腔室200的頂部上且位於基板基座250上方，噴淋頭220具有複數個孔228。使用噴淋頭220的孔228將製程氣體引入腔室200中。孔228可具有不同 尺寸、數目、分佈、形狀、設計及直徑以便於針對不同製程需求來流入各種製程氣體。噴淋頭220連接至氣體控制板230，氣體控制板230允許在製程期間將各種氣體供應至內部處理區域226。
噴淋頭220及基板基座250可在內部處理區域226中形成一對隔開的電極。一個或更多個射頻(RF)電源240通過匹配網路238提供偏壓電位至噴淋頭220以有助於在噴淋頭220與基座250之間生成電漿。或者，RF電源240及匹配網路238可連接至噴淋頭220、基板基座250，或連接至噴淋頭220與基板基座250兩者，或連接至設置在腔室200外部的天線(圖中未示出)。離開噴淋頭220的製程氣體混合物形成電漿以增強製程氣體的熱沉積作用，而在基板290的表面291上沉積材料。此處所形成的電漿可為感應耦合電漿(ICP)、微波電漿(MWP)或電容耦合電漿(CCP)。
在CCP實施例中，噴淋頭220與基板基座250可在內部處理區域226中形成一對隔開的電極。一個或更多個RF電源240通過匹配網路238提供偏壓電位至噴淋頭220以幫助在噴淋頭220與基座250之間生成電漿。或者，RF電源240及匹配網路238可連接至噴淋頭220、基板基座250，或連接至噴淋頭220與基板基座250兩者，或連接至設置在腔室200外部的天線(圖中未示出)。在一實施例中，就300毫米的基板而言，RF電源240可用約50kHz至約13.6MHz的頻率提供約100瓦(Watt)至約3000瓦之間的功率。在另一實施例中，就300毫米的基板而言，RF電源240可用約50kHz至約13.6MHz 的頻率提供約500瓦至約4000瓦之間的功率。
在所示實施例中，噴淋頭220可分配製程氣體，該等製程氣體包含氧、氫、矽、碳及/或氮。在實施例中，引入內部處理區域226中的製程氣體可包含以下其中一種或更多種氣體：氧氣(O2)、臭氧(O3)、N2O、NO、NO2、NH3、NxHy，包括N2H4、矽烷、二矽烷、TSA、DSA及烷基胺。製程氣體亦可包含載氣，例如，氦氣、氬氣、氮氣(N2)，等等。第二通道(途中未示出)亦可輸送製程氣體及/或載氣，及/或膜硬化氣體(例如，O3)以用於去除成長中或剛沉積之膜中不想要的成份。電漿流出物可包含製程氣體的離子化衍生物或中性衍生物，且在此處亦可視所引入之製程氣體中的原子成份而稱為自由基-氧前驅物及/或自由基-氮前驅物。
控制器210包括中央處理單元(CPU)212、記憶體216及支援電路214以用來控制製程順序及調節來自氣體控制板230的氣流。CPU 212可以是可用於工業環境中之任一種形式的通用電腦處理器。軟體常式可儲存在記憶體216中，例如隨機存取記憶體、唯獨記憶體、軟碟或硬碟或其他形式的數據儲存器。支援電路214通常連接至CPU 212及可包括快取記憶體、時鐘電路、輸入/輸出系統、電源及諸如此類者。透過各種信號纜線(統稱為信號匯流排218)控制該控制器210與處理系統232之各種部件之間的雙向通訊，第2圖中示出部分的信號纜線。
其他處理腔室亦可能受益於本發明，且可依據所使用的特定處理腔室變化以上列舉的參數以形成流動性層。例 如，相較於文中舉出購自於應用材料公司的處理腔室而言，其他處理腔室可能具有較大或較小的體積、需要較大或較小的氣流速率。
第3圖是根據一個或更多個實施例所做之沉積流動性層之方法300的方塊圖。方法300始於步驟302，在步驟302中將基板定位在處理腔室中。在一實施例中，該處理腔室是如參照第2圖所描述的腔室。在另一實施例中，該處理腔室為任何能夠在處理腔室之處理區域中生成電漿的腔室，包括經過修改而能生成電漿的腔室。該基板可為任何可用於沉積薄膜的基板，例如，矽基板。
如步驟304中所示，一旦基板定位在該處理腔室內，輸送沉積前驅物至該處理腔室的處理區域。該沉積前驅物可包括含矽前驅物及含氮前驅物。含矽前驅物可提供矽成份及碳成份。示例性的含矽前驅物包括1,3,5-三矽雜戊烷、1,4,7-三矽雜庚烷、二矽雜環丁烷(disilacyclobutane)、三矽雜環己烷(trisilacyclohexane)、3-甲基矽烷(3-methylsilane)、矽雜環戊烯(silacyclopentene)、矽雜環丁烷(silacyclobutane)及三甲基矽烷基乙炔(trimethylsilylacetylene)，等等。
附加的示例性含矽前驅物可包括甲矽烷、二矽烷、三矽烷、四矽烷及五矽烷，在該等矽烷中，一個或更多個中心矽原子四周圍繞著氫及/或飽和烷基及/或不飽和烷基。此等前驅物的實例可包括SiR4、Si2R6、Si3R8、Si4R10及Si5R2，其中每個R基各自獨立地為氫(-H)或飽和烷基或不飽和烷基。
更多的示例性含矽前驅物可包括：具有化學式 R3Si-[CR2]x-SiR3的二矽基烷，其中每個R各自獨立為氫(-H)、烷基(例如，-CH3、-CmH2m+2，其中m為1至10之中的一數字)、不飽和烷基(例如，-CH=CH2)，及其中x為0至10中之一數字。示例性的矽前驅物亦可包括具有化學式R3Si-[CR2]x-SiR2-[CR2]y-SiR3的三矽烷，其中每個R各自獨立為氫(-H)、烷基(例如，-CH3、-CmH2m+2，其中m為1至10中之一數字)、不飽和烷基(例如，-CH=CH2)，及其中x和y各自為0至10中之一數字。示例性的含矽前驅物可進一步包括化學式為R3Si-[CH2]n-[SiR3]m-[CH2]n-SiR3的矽烷基烷及矽烷基烯，其中n及m可為介於1至10的獨立整數，且該等R基各自獨立為氫(-H)、甲基(-CH3)、乙基(-CH2CH3)、乙烯基(-CHCH2)、丙基(-CH2CH2CH3)、異丙基(-CHCH3CH3)，等等。
示例性的含矽前驅物可進一步包括聚矽基烷化合物，且亦可包括具有複數個矽原子的化合物，該等化合物選自於具有化學式R-[(CR2)x-(SiR2)y-(CR2)z]n-R的化合物中，其中每個R各自獨立為氫(-H)、烷基(例如，-CH3、-CmH2m+2，其中m為1至10中之一數字)、不飽和烷基(例如，-CH=CH2)或矽烷基(例如，-SiH3、-(Si2H2)m-SiH3，其中m為1至10中之一數字)，及其中x、y及z各自為0至10中之一數字，及n為0至10中之一數字。在所揭示的實施例中，x、y及z各自為介於1至10(包含首尾在內)間的一整數。在本發明實施例中，x與z相等，及在某些實施例中，不論x與z是否相等，y可等於1。在某些實施例中，變數n可為1。
例如，當兩R基皆為-SiH3時，該等化合物將包括具 有化學式H3Si-[(CH2)x-(SiH2)y-(CH2)z]n-SiH3的聚矽烷基烷。該等含矽化合物亦可包括具有化學式R-[(CR’2)x-(SiR”2)y-(CR’2)z]n-R的化合物，其中每個R、R’及R”各自獨立為氫(-H)、烷基(例如，-CH3、-CmH2m+2，其中m為1至10中之一數字)、不飽和烷基(例如，-CH=CH2)或矽烷基(例如，-SiH3、-(Si2H2)m-SiH3，其中m為1至10中之一數字)，及其中x、y及z各自為0至10中之一數字，及n為0至10中之一數字。在某些實例中，該等R’及/或R”中之一者或更多者可具有化學式-[(CH2)x-(SiH2)y-(CH2)x]n-R'''，其中R'''為氫(-H)、烷基(例如，-CH3、-CmH2m+2，其中m為1至10中之一數字)、不飽和烷基(例如，-CH=CH2)或矽烷基(例如，-SiH3、-(Si2H2)m-SiH3，其中m為1至10中之一數字)，且其中x、y及z各自為0至10中之一數字，及n為0至10中之一數字。
又更多個示例性含矽前驅物可包括矽烷基烷及矽烷基烯，例如R3Si-[CH2]n-SiR3，其中n可為1至10中之一整數，及該等R基各自獨立為氫(-H)、甲基(-CH3)、乙基(-CH2CH3)、乙烯基(-CHCH2)、丙基(-CH2CH2CH3)、異丙基(-CHCH3CH3)，等等。該等含矽前驅物亦可包括：矽雜環丙烷化合物(silacyclopropanes)、矽雜環丁烷化合物(silacyclobutanes)、矽雜環戊烷化合物(silacyclopentanes)、矽雜環己烷化合物(silacyclohexanes)、矽雜環庚烷化合物(silacycloheptanes)、矽雜環辛烷化合物(silacyclooctanes)、矽雜環壬烷化合物(silacyclononanes)、矽雜環丙烯化合物 (silacyclopropenes)、矽雜環丁烯化合物(silacyclobutenes)、矽雜環戊烯化合物(silacyclopentenes)、矽雜環己烯化合物(silacyclohexenes)、矽雜環庚烯化合物(silacycloheptenes)、矽雜環辛烯化合物(silacyclooctenes)、矽雜環壬烯化合物(silacyclononenes)，等等。
示例性的含矽前驅物可進一步包括一個或更多個矽烷基，該一個或更多個矽烷基鍵結於中心碳原子或中心碳基團上。這些示例性的前驅物可包括化學式為H4-x-yCXy(SiR3)x的化合物，其中x為1、2、3或4，y為0、1、2或3，每個X各自獨立為氫或鹵素(例如，F、Cl、Br)，及每個R各自獨立為氫(-H)或烷基。示例性的前驅物可進一步包括中心碳基團是C2~C6飽和或不飽和烷基的化合物，例如(SiR3)xC=C(SiR3)x，其中x為1或2，且每個R各自獨立為氫(-H)或烷基。
該等含矽前驅物亦可包括氮基團。例如，該等前驅物可包括Si-N及N-Si-N基團，該等基團上可具有取代基(substituted)或無取代基(unsubstituted)。例如，該等前驅物可包括中心Si原子且該Si原子鍵結有一個或更多個氮基團，而可用化學式R4-xSi(NR2)x來表示該等前驅物，其中x可為1、2、3或4，且每個R各自獨立為氫(-H)或烷基。附加的前驅物可包括中心氮原子且該N原子鍵結有一個或更多個含矽基團，而可用化學式R4-yN(SiR3)y來表示該等前驅物，其中y可為1、2或3，且每個R各自獨立為氫(-H)或烷基。進一步的實例可包括在環狀結構中併入有Si-N及Si-N-Si基的環狀化 合物。例如，該環狀結構可具有三個(例如，環丙基)、四個(例如，環丁基)、五個(例如，環戊基)、六個(例如，環己基)、七個(例如，環庚基)、八個(例如，環辛基)、九個(例如，環壬基)或更多個矽原子及氮原子。該環中的每個原子可與一個或更多個懸掛基團，例如氫(-H)、烷基(例如，-CH3)、矽烷基(例如，-SiR3)、胺基(-NR2)，諸如此類基團鍵結。
在希望形成具有低(或無)氧濃度之Si-C-N膜的實施例中，該矽前驅物可選自於不含氧基團的無氧前驅物。在此等情況中，習知的矽CVD前驅物，例如四乙氧基矽烷(tetraethyl orthosilicate，TEOS)或四甲氧基矽烷(tetramethyl orthosilicate，TMOS)，可能無法用於作為該含矽前驅物。
附加實施例亦可包括使用不含碳的矽源，例如，矽烷(SiH4)及矽基胺(例如，N(SiH3)3)，等等。該碳源可來自單獨提供至處理腔室或與該含矽前驅物混合在一起的不同前驅物。示例性的含碳前驅物可包括有機矽烷前驅物及碳氫化合物(例如，甲烷、乙烷，等等)。在某些情況中，含矽及碳的前驅物可與不含碳的矽前驅物混合以調整沉積膜中的矽碳比例。
在一實施例中，可將含氮前驅物加至處理腔室中以與該含矽前驅物結合。該含氮前驅物可提供沉積Si-C-N膜中一部分或全部的氮成份。該含氮前驅物的示例性來源可包括氨(NH3)、聯氨(N2H4)、胺類化合物、NO、N2O及NO2，等等。該含氮前驅物可搭配一種或更多種附加氣體，例如氫氣(H2)、氮氣(N2)、氦氣、氖氣、氬氣，等等。該氮前驅物亦可包含碳 以提供該沉積Si-C-N層中至少一部分的矽成份。兼含碳的示例性氮前驅物包括烷基胺。
接著，如步驟306中所示，使該沉積前驅物活化(energized)。可在遠端或直接活化該沉積前驅物或該沉積前驅物中的一成份。再者，可使用一已活化的成份來活化該沉積前驅物(例如，將已活化的含氮氣體加入含矽氣體中)或使沉積前驅物混合之後再活化該沉積前驅物(例如，藉著在處理腔室的處理區域中所形成電漿來活化沉積前驅物)。該電漿可為電容耦合電漿、微波電漿或感應耦合電漿。例如，可在HDP-CVD處理腔室中形成感應耦合電漿，可在MW-PECVD處理腔室中形成微波電漿，及可在PECVD處理腔室中形成電容耦合電漿。在一實施例中，是在處理腔室的處理區域中生成該用於活化沉積氣體的電漿。
於一實施例中，在沉積期間通常施加射頻(RF)範圍的交流(AC)電壓以在處理區域中點燃電漿。RF電源產生13.56MHz的高RF頻率，但亦可單獨產生其他頻率，或產生13.56MHz頻率並兼產生其他頻率。示例性的RF頻率包括微波頻率，例如2.4GHz。在文中所述的實施例中，在沉積流動性膜期間，用於CCP電漿或ICP電漿任一者的電漿功率可低於或約為300瓦、低於或約為200瓦、低於或約為100瓦，或低於或約為50瓦。在一實施例中，電漿功率介於100毫瓦至200瓦。
由於在此實施例中的沉積期間中存在有電漿，故可在低溫下完成沉積。例如，腔室中的電漿處理區域可為約 300℃或更低、約250℃或更低、約225℃或更低、約200℃或更低，等等。例如，該電漿處理區域可具有約100℃至約300℃的溫度。基板的溫度可約-10℃或更高、約25℃或更高、約50℃或更高、約100℃或更高、約125℃或更高、約150℃或更高，等等。例如，基板溫度的範圍可為約25℃至約150℃。電漿處理區域中的壓力可依據電漿處理方式而決定(例如CCP及ICP)，但該壓力範圍通常在毫托耳(mTorr)至數十托耳(Torr)間。在一實施例中，可以介於500毫托耳至2托耳(例如，1.5托耳)的壓力來輸送該沉積前驅物。
在另一實施例中，使用配置在沉積腔室外部的遠端電漿系統(RPS)所形成的電漿使該含氮氣體轉化成含氮電漿流出物。含氮前驅物可暴露於遠端電漿中，在遠端電漿中，該前驅物會解離、自由基化及/或轉化成含氮電漿流出物。例如，當該含氮前驅物的來源為NH3時，含氮電漿流出物可包括以下其中一者或更多者：+N、+NH、+NH2、氮自由基。隨後將該等電漿流出物引至沉積腔室，在該沉積腔室中，該等電漿流出物與單獨引入的沉積前驅物(在此實例中，該沉積前驅物可為含矽前驅物)初次混合。
或者，或額外地，可在該沉積腔室內部的電漿區域中活化該含氮前驅物。此電漿區域可與該沉積區域分開，在該沉積區域中，該等前驅物會混合並進行反應而在基板的暴露表面上沉積流動性的含矽-碳-氮層。於此等實例中，在沉積製程期間可能將該沉積區域描述為「無電漿」區域。應注意，「無電漿(plasma free)」未必表示該區域全無電漿。該腔室電 漿區域中的電漿邊界難以界定，並且電漿可能經由例如噴淋頭的孔(用來輸送前驅物至該沉積區域)而侵占該沉積區域。若感應耦合電漿併入沉積腔室中，可在沉積期間於該沉積區域中引發小量的離子化反應。
在所述的遠端電漿實施例中，含氮電漿流出物與含矽前驅物可進行反應以在基板上形成最初的流動性矽-碳-氮層。在沉積矽-碳-氮層期間，該沉積腔室之反應區域中的溫度可為低溫(例如，低於100℃)，及該總腔室壓力可為約0.1托耳至約10托耳(例如，約0.5托耳至約6托耳，等等)。利用支撐基板的溫度受控基座可部分地控制該溫度。該基座可與冷卻/加熱單元做熱連接，該冷卻/加熱單元將該基座及基板的溫度調整至例如約-10℃至約200℃。在某些實例中，亦可使用該電漿使該等附加氣體至少部分解離及/或自由基化，同時在其他實例中，該等附加氣體可作為稀釋劑/載氣。
如步驟308中所示，該沉積前驅物隨後進行反應以在基板上沉積流動性的矽-碳-氮材料。如上述般活化的含氮前驅物與含矽前驅物可進行反應以在基板上形成流動性矽-碳-氮層。在沉積該矽-碳-氮膜期間，處理腔室之反應區域中的溫度可為低溫(例如，低於100℃)，及該總腔室壓力可為約0.1托耳至約10托耳(例如，約0.5托耳至約6托耳，等等)。利用支撐基板的溫度受控基座可部分地控制該溫度。該基座可與冷卻/加熱單元做熱連接，該冷卻/加熱單元將該基座及基板的溫度調整至例如約-10℃至約200℃。
最初的流動性矽-碳-氮層可沉積在暴露的平坦表面 上及沉積在縫隙中。沉積厚度可小於50Å(例如，約40Å、約35Å、約30Å、約25Å、約20Å，等等)。在一實施例中，沉積層介於20Å至50Å間。
最初沉積之矽-碳-氮層的流動性可取決於因混合該等前驅物、如上述般活化該等前驅物之步驟所造成的各種性質而定。這些性質可包括在最初沉積之矽-碳-氮層中含大量氫成份及出現短鏈聚矽氮烷聚合物。該流動性並不依賴高基板溫度，因此，即使在相對低溫的基板上，該最初的流動性含矽-碳-氮層也可填充縫隙。於一個或更多個實施例中，在形成含矽-碳-氮層期間，該基板溫度可低於或約400℃、低於或約300℃、低於或約200℃、低於或約150℃，或低於或約100℃。
當該流動性矽-碳-氮層達到期望厚度時，可去除該處理腔室中的製程流出物。此等製程流出物可包括任何未反應的含氮及含矽前驅物、稀釋劑及/或載氣及未沉積在基板上的反應產物。藉著抽空該處理腔室及/或使用不會沉積(non-deposition)的氣體取代該沉積區域中的製程流出物。
於矽碳氮層的最初沉積步驟及選用性的製程流出物移除步驟之後，如步驟310中所示，可硬化該流動性矽-碳-氮材料而成為介電層。在此實施例中，可進行硬化步驟以減少該層中的Si-H鍵及/或C-H鍵，同時亦可增加Si-Si鍵、Si-C鍵、Si-N鍵及/或C-N鍵的數目。如以上所述，在沉積之後希望可減少這些鍵的數目以使該層硬化，並提高該層對於蝕刻、老化、污染及其他形式之膜層劣化作用的抗性。
硬化技術可包括使最初沉積的層暴露於由一種或更 多種處理氣體(例如，氦氣、氮氣、氬氣，等等)所形成的電漿。該溫度範圍可與用於進行沉積的溫度範圍相同。可獨立地選擇用於沉積和硬化的溫度。於文中所述實施例中，在沉積流動性膜期間，用於CCP電漿或ICP電漿任一者的電漿功率可低於或約為5000瓦、低於或約為4000瓦、低於或約為3000瓦，或低於或約為2000瓦。在一實施例中，該電漿功率介於200瓦至4000瓦間。用於形成硬化電漿的製程氣體包括氬氣、氦氣、氮氣及惰性氣體。
可使用的硬化技術亦包括高密度電漿(HDP)硬化技術、紫外光(UV)硬化技術、電子束硬化技術、熱硬化技術及微波硬化技術。諸如UV硬化等技術需要提高溫度，例如介於200℃至600℃間的溫度。可使用所屬技術領域中熟知的參數(例如，時間、強度、溫度及曝射)來進行此等硬化技術。
一旦該層硬化後，可重複進行該製程一次或更多次，直到達到期望的厚度。最終的矽-碳-氮層可為兩層或更多層的沉積矽-碳-氮層所累積而成，且在沉積下一層之前先使該等矽-碳-氮層經歷處理步驟。該最終沉積厚度可為約400Å或更厚，例如約400Å、約450Å、約500Å、約550Å、約600Å、約650Å、約700Å，等等。在一實施例中，該最終沉積厚度介於500Å至約2000Å間。例如，該矽-碳-氮層可以是厚度為1200Å的層。此層可由40層經沉積和處理的層所組成，每一層的厚度約30Å。在另一實例中，該矽-碳-氮層可以是厚度為1500Å的層。此層可由35層經沉積和處理的層所組成，每一層的厚度介於約20Å至約50Å。沉積與硬化的循環次數將取 決於總目標厚度而定。
文中所述方法可用於形成具有高蝕刻抗性的流動性矽-碳-氮材料層。前述的膜層能達到良好的濕蝕刻抗性。然而，在進行後續的O2灰化步驟之後，該濕蝕刻抗性可能消失。藉由進行文中所述的原位沉積及硬化製程可使該膜緻密化且同時防止氧滲入，這樣做可使該膜甚至在經過O2灰化步驟之後仍將保有該濕蝕刻抗性。
儘管以上內容陳述數個本發明實施例，氮在不偏離本發明基本範圍下，當可做出本發明的其他及進一步實施例，且本發明範圍當由後附請求項來決定。
300‧‧‧方法
302、304、306、308‧‧‧步驟
310、312、314‧‧‧步驟

Claims (20)

  1. 一種形成一介電層的方法，包括以下步驟：將一基板定位在一處理腔室的一處理區域中；輸送一沉積前驅物至該處理區域，該沉積前驅物包括至少一含矽前驅物及一含氮前驅物；在有一電漿存在下，活化該沉積前驅物以在該基板上沉積一流動性矽-碳-氮材料；及在該處理腔室的該處理區域中硬化該流動性矽-碳-氮材料。
  2. 如請求項1所述之方法，其中該流動性矽-碳-氮材料在20Å至50Å之間。
  3. 如請求項1所述之方法，其中該含矽前驅物包括1,3,5-三矽雜戊烷、1,4,7-三矽雜庚烷、二矽雜環丁烷、三矽雜環己烷、3-甲基矽烷、矽雜環戊烯、矽雜環丁烯或三甲基矽烷基乙炔。
  4. 如請求項1所述之方法，其中該電漿是一感應耦合電漿或一電容耦合電漿。
  5. 如請求項1所述之方法，進一步包括進行以下步驟一次或更多次：輸送該前驅物、活化該沉積前驅物、硬化該流動性矽-碳-氮材料，藉以達到一期望厚度。
  6. 如請求項1所述之方法，其中硬化該流動性矽-碳-氮材料的步驟包括以下其中一者：電漿硬化法、高密度電漿硬化法、UV硬化法、電子束硬化法、熱硬化法或微波硬化法。
  7. 如請求項6所述之方法，其中硬化該流動性矽-碳-氮材料的步驟包括使用一惰性氣體所形成的一感應耦合或電容耦合電漿硬化。
  8. 如請求項6所述之方法，其中該惰性氣體包括：氬氣、氦氣、氮氣或上述氣體之組合物。
  9. 如請求項1所述之方法，其中該含氮前驅物包括氨。
  10. 如請求項1所述之方法，其中處理該流動性矽-碳-氮材料的步驟包括使該材料暴露於一電漿中。
  11. 如請求項1所述之方法，其中該硬化步驟是在介於200℃至600℃間的任一溫度下進行一UV硬化。
  12. 一種形成一介電層的方法，包括以下步驟：形成一流動性介電層，該形成步驟包括：輸送一含矽前驅物及一含氮前驅物至一化學氣相處理腔室； 在該含矽前驅物及該含氮前驅物的存在下，形成一第一電漿；使該含矽前驅物及該含氮前驅物在該化學氣相處理腔室中進行反應，在基板上沉積一流動性矽-碳-氮材料；及形成一第二電漿以硬化該流動性矽-碳-氮材料；及重複進行該形成該流動性介電層的步驟，直到達成一期望厚度。
  13. 如請求項12所述之方法，其中該期望厚度在500Å至1500Å之間。
  14. 如請求項12所述之方法，其中該流動性矽-碳-氮材料厚度介在20Å至50Å之間。
  15. 如請求項12所述之方法，其中該含矽前驅物包括1,3,5-三矽雜戊烷、1,4,7-三矽雜庚烷、二矽雜環丁烷、三矽雜環己烷、3-甲基矽烷、矽雜環戊烯、矽雜環丁烯或三甲基矽烷基乙炔。
  16. 如請求項12所述之方法，其中該含氮前驅物包括氨。
  17. 如請求項12所述之方法，其中該含矽前驅物包含矽取代基及氮取代基兩者。
  18. 如請求項12所述之方法，其中該第二電漿是輸送至該流動性矽-碳-氮材料的表面。
  19. 如請求項12所述之方法，其中該處理腔室的溫度維持在-10℃至200℃之間。
  20. 一種形成一介電層的方法，包括以下步驟：將一基板定位在一處理腔室的一處理區域中；輸送一含矽前驅物至該處理區域；使用一遠端電漿活化一含氮前驅物以生成一活化的含氮前驅物；輸送該已活化的含氮前驅物至該含矽前驅物處以在該基板上沉積一流動性矽-碳-氮材料；及在該處理腔室的該處理區域中使用一直接電漿硬化該流動性矽-碳-氮材料。
TW103137237A 2013-11-18 2014-10-28 沉積具有高濕蝕刻抗性之低溫、無損壞高密度電漿的碳化矽類膜之方法 TW201520359A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US201361905713P 2013-11-18 2013-11-18

Publications (1)

Publication Number Publication Date
TW201520359A true TW201520359A (zh) 2015-06-01

Family

ID=53057858

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103137237A TW201520359A (zh) 2013-11-18 2014-10-28 沉積具有高濕蝕刻抗性之低溫、無損壞高密度電漿的碳化矽類膜之方法

Country Status (3)

Country Link
US (1) US20150140833A1 (zh)
TW (1) TW201520359A (zh)
WO (1) WO2015073188A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9355922B2 (en) 2014-10-14 2016-05-31 Applied Materials, Inc. Systems and methods for internal surface conditioning in plasma processing equipment
US9966240B2 (en) 2014-10-14 2018-05-08 Applied Materials, Inc. Systems and methods for internal surface conditioning assessment in plasma processing equipment
WO2016137606A1 (en) * 2015-02-23 2016-09-01 Applied Materials, Inc. Cyclic sequential processes for forming high quality thin films
US10699897B2 (en) * 2016-01-24 2020-06-30 Applied Materials, Inc. Acetylide-based silicon precursors and their use as ALD/CVD precursors
US10522360B2 (en) * 2016-12-14 2019-12-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming semiconductor device structure with etch stop layer
TWI819257B (zh) * 2019-12-20 2023-10-21 美商應用材料股份有限公司 具有可調整碳含量之碳氮化矽間隙填充

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7902080B2 (en) * 2006-05-30 2011-03-08 Applied Materials, Inc. Deposition-plasma cure cycle process to enhance film quality of silicon dioxide
US7803722B2 (en) * 2007-10-22 2010-09-28 Applied Materials, Inc Methods for forming a dielectric layer within trenches
US8129555B2 (en) * 2008-08-12 2012-03-06 Air Products And Chemicals, Inc. Precursors for depositing silicon-containing films and methods for making and using same
KR101576033B1 (ko) * 2008-08-19 2015-12-11 삼성전자주식회사 전구체 조성물, 박막 형성 방법, 이를 이용한 게이트 구조물의 제조 방법 및 커패시터의 제조 방법
US7955968B2 (en) * 2009-03-06 2011-06-07 Freescale Semiconductor, Inc. Pseudo hybrid structure for low K interconnect integration
KR101198930B1 (ko) * 2010-02-05 2012-11-07 성균관대학교산학협력단 질화규소 반사방지막의 제조 방법 및 이를 이용한 실리콘 태양전지
US20130181331A1 (en) * 2010-09-28 2013-07-18 Ndsu Research Foundation Atmospheric-pressure plasma-enhanced chemical vapor deposition
WO2012061593A2 (en) * 2010-11-03 2012-05-10 Applied Materials, Inc. Apparatus and methods for deposition of silicon carbide and silicon carbonitride films
US8647993B2 (en) * 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US20130217240A1 (en) * 2011-09-09 2013-08-22 Applied Materials, Inc. Flowable silicon-carbon-nitrogen layers for semiconductor processing
US8846536B2 (en) * 2012-03-05 2014-09-30 Novellus Systems, Inc. Flowable oxide film with tunable wet etch rate

Also Published As

Publication number Publication date
US20150140833A1 (en) 2015-05-21
WO2015073188A1 (en) 2015-05-21

Similar Documents

Publication Publication Date Title
CN111247269B (zh) 介电膜的几何选择性沉积
CN110431661B (zh) 用于用非晶硅膜对高深宽比沟槽进行间隙填充的两步工艺
TWI714504B (zh) 沉積氮化矽薄膜的方法
TWI541376B (zh) 共形的氮碳化矽及氮化矽薄膜之低溫電漿輔助化學氣相沉積
CN106463362B (zh) 具有气体分布及单独泵送的批量固化腔室
KR101853802B1 (ko) 라디칼­성분 ｃｖｄ에 의한 컨포멀 층들
US8728958B2 (en) Gap fill integration
US20130217240A1 (en) Flowable silicon-carbon-nitrogen layers for semiconductor processing
TW201520359A (zh) 沉積具有高濕蝕刻抗性之低溫、無損壞高密度電漿的碳化矽類膜之方法
TW201334115A (zh) 介電層之摻雜
TW201327671A (zh) 用於在含矽－碳－及－氮層可流動沉積後降低蝕刻速率的處理
TW201417179A (zh) 低成本流動性介電質薄膜
CN102804350A (zh) 用于覆盖高纵横比特征结构的氮化硅钝化层
KR20050034566A (ko) 실리콘 탄화물막을 제조하는 방법
JP2015521375A (ja) 流動性膜のための改善された緻密化
KR20130130035A (ko) Hdp-cvd에 의한 폴리실리콘 필름
JP2006294816A (ja) 成膜方法、成膜装置及びコンピュータプログラム
TW201442148A (zh) 經控制之氣隙的形成
TW201842572A (zh) 以原子層控制進行之膜的等向性蝕刻
KR102184690B1 (ko) 오목부의 매립 방법 및 처리 장치
TW201528370A (zh) 用於增加硬度及模數的低ｋ膜之以二氧化碳及一氧化碳介入的固化
JPWO2020059174A1 (ja) 基板処理装置、半導体装置の製造方法、プログラムおよびプラズマユニット
TW202413715A (zh) 混合式原子層沉積
KR20180120579A (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
TW201606116A (zh) 具低蝕刻率之氧化薄膜之沉積方法及半導體裝置