TWI541376B - 共形的氮碳化矽及氮化矽薄膜之低溫電漿輔助化學氣相沉積 - Google Patents

共形的氮碳化矽及氮化矽薄膜之低溫電漿輔助化學氣相沉積 Download PDF

Info

Publication number
TWI541376B
TWI541376B TW101148105A TW101148105A TWI541376B TW I541376 B TWI541376 B TW I541376B TW 101148105 A TW101148105 A TW 101148105A TW 101148105 A TW101148105 A TW 101148105A TW I541376 B TWI541376 B TW I541376B
Authority
TW
Taiwan
Prior art keywords
precursor
tantalum nitride
deposition cycle
substrate
nitride layer
Prior art date
Application number
TW101148105A
Other languages
English (en)
Other versions
TW201333247A (zh
Inventor
蓋葉維多
巴賽諾米海拉
夏立群
惠蒂德瑞克Ｒ
Original Assignee
應用材料股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 應用材料股份有限公司 filed Critical 應用材料股份有限公司
Publication of TW201333247A publication Critical patent/TW201333247A/zh
Application granted granted Critical
Publication of TWI541376B publication Critical patent/TWI541376B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02167—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon carbide not containing oxygen, e.g. SiC, SiC:H or silicon carbonitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H01L21/02222—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Description

共形的氮碳化矽及氮化矽薄膜之低溫電漿輔助化學氣相沉積
本發明之實施例大體而言係關於用於在低溫形成共形的氮化矽薄膜(包括摻雜的氮化矽薄膜)的方法及製程。
電子裝置產業和半導體產業在提高沉積在表面積越來越大的基板上的層之均勻度的同時，亦持續為更大的生產量而努力。這些相同的因素與新材料的組合也在單位面積的基板上提供更高度的電路整合。隨著電路整合的增加，更加需要較高的均勻度及與層特性相關的製程控制。
舉例來說，超大型積體(ULSI)電路通常包括超過一百萬個形成在半導體基板上的電晶體，該等電晶體在電子裝置內協作而進行各種功能。這樣的電晶體可以包括互補式金屬氧化物半導體(CMOS)場效電晶體。CMOS電晶體包括閘極結構，該閘極結構係配置於半導體基板中界定的源極區域和 汲極區域之間。該閘極結構(堆疊)通常包含形成在閘極介電材料上的閘極電極。
與傳統的平面電路相比，也可以將電晶體形成為3維或3D的電路。3D電晶體可以採用在垂直的「翼片(fin)」結構之三個側邊上形成導電通道的閘極，而容許晶片操作於較低的電壓，並具有較低的漏電流。具有這種閘極結構的3維電晶體之實例包括FinFET(一種基於較早的DELTA(單閘極)電晶體設計建造於絕緣體上矽(silicon-on-insulator)技術基板上的非平面、雙閘極電晶體)或三閘極電晶體結構。
當裝置節點下縮到低於45奈米(nm)(例如到22 nm的水平)以及當3D電晶體的製造增加時，在高深寬比結構及/或3D結構上具有低圖案負載效應的介電薄膜之共形覆蓋是關鍵性的要求。可以在整個積體電路的形成過程中(諸如形成閘極間隔物、襯墊層、犧牲層、阻障層等)使用氮化矽薄膜(包括摻雜的氮化矽)。使用熱製程形成的氮化矽薄膜提供了良好的共形度，然而缺點包括高溫的要求(通常大於400℃)及極少的設計用於不同應用的薄膜成分和性質的能力。另外，由於自由基通量的方向性，傳統基於矽烷的電漿增強化學氣相沉積(PE-CVD)氮化矽薄膜具有較差的階梯覆蓋。此外，將共形層調整為具有所需的薄膜性質也是困難的，特別是當特徵尺寸減小及非平面結構的使用增加時。
因此，需要低溫的、可調整的製程，以在基板上形成共形的氮化矽薄膜，特別是當圖案密度與結構性深寬比提高及裝置結構尺寸縮小時。
本發明大體而言係提供用於在基板上形成氮化矽層的方法和製程。在一個實施例中，一種形成氮化矽層的方法包括進行沉積循環，該沉積循環包括使處理氣體混合物流入處理腔室，該處理腔室中具有基板，其中該處理氣體混合物包含前驅物氣體分子，該前驅物氣體分子具有不穩定的矽氮、矽碳或氮碳鍵結；在約20℃至約480℃之間的溫度藉由優先斷裂不穩定的鍵結而活化該前驅物氣體，以沿著前驅物氣體分子提供一或多個反應位點；於該基板上形成前驅物材料層，其中活化的前驅物氣體分子在該一或多個反應位點與該基板上的表面鍵結；及於該前驅物材料層上進行電漿處理製程，以形成共形氮化矽層。
在另一個實施例中，一種形成氮化矽層的方法包括使處理氣體混合物流入處理腔室，該處理腔室中具有基板，其中該處理氣體混合物包含前驅物氣體分子，該前驅物氣體分子具有不穩定的矽氮、矽碳或氮碳鍵結；於該處理腔室中以從約0.01 W/cm2至約40 W/cm2的RF功率密度且在約20℃至約480℃之間的溫度產生電漿，以藉由優先斷裂不穩定的鍵結而活化該前驅物氣體，以沿著前驅物氣體分子提供一或多個反應位點；於該基板上形成前驅物材料層，其中活化的前驅物氣體分子在該一或多個反應位點與該基板上的表面鍵結；及於該前驅物材料層上進行電漿處理製程，以形成共形氮化矽層且控制該共形氮化矽薄膜組成中碳之總量。進行該電漿處理製程包括停止該前驅物氣體分子之流動及使電漿處 理氣體流入該處理腔室，其中該電漿處理氣體包含氨(NH3)、聯胺(N2H4)、氦(He)、氬(Ar)、氙(Xe)、氫(H2)、氮(N2)或上述物質的組合。該方法亦包括重覆該沉積循環1至120次。
在另一個實施例中，一種形成氮化矽層的方法包括進行沉積循環，該沉積循環包括以下步驟：使處理氣體分子混合物流入處理腔室，該處理腔室中具有基板，其中該處理氣體混合物包含前驅物氣體分子，該前驅物氣體分子係選自於由四甲基環四矽氮烷(tetramethylcyclotetrasilazanes)、六甲基環四矽氮烷(hexamethylcyclotetrasilazanes,HMCTZ)、八甲基環四矽氮烷(octamethylcyclotetrasilazanes)、六甲基二矽氮烷(hexamethyldisilazane,HMDS)、雙-二乙胺矽烷(BDEAS)、雙(叔丁基氨基)矽烷(BTBAS)、三(二甲基氨基)矽烷(TDMAS)或上述物質的組合所組成之群組；於該處理腔室中以從約0.01 W/cm2至約40 W/cm2的RF功率密度且在約20℃至約480℃之間的溫度產生電漿，以藉由優先斷裂該前驅物氣體分子中的不穩定鍵結而活化該前驅物氣體，以沿著前驅物氣體分子提供一或多個反應位點；於該基板上形成前驅物材料層，其中活化的前驅物氣體分子在該反應位點與基板表面鍵結；及於該前驅物材料層上進行電漿處理製程，以形成共形氮化矽層。該方法亦包括重覆該沉積循環，使得該共形氮化矽層之厚度為從90 Å至約110 Å，及於該共形氮化矽層上進行紫外線固化製程，而不使該氮化矽層曝露於氧。
100‧‧‧系統
102‧‧‧真空幫浦
106‧‧‧電源
110‧‧‧控制單元
112‧‧‧中央處理單元
114‧‧‧支援電路
116‧‧‧記憶體
120‧‧‧噴灑頭
125‧‧‧處理腔室
130‧‧‧氣體控制板
150‧‧‧基板支撐台座
160‧‧‧軸
170‧‧‧加熱元件
172‧‧‧溫度感測器
190‧‧‧半導體基板
192‧‧‧電漿
195‧‧‧表面
200‧‧‧裝置
201‧‧‧PMOS裝置
202‧‧‧NMOS裝置
203‧‧‧CMOS裝置
204‧‧‧襯墊層
205‧‧‧場隔離區域
206‧‧‧金屬前介電層
210‧‧‧基板
211‧‧‧偽閘極
212‧‧‧n型井區域
213‧‧‧PMOS閘極區域
214‧‧‧NMOS閘極區域
222‧‧‧閘極氧化物
224‧‧‧間隔物
226‧‧‧源極和汲極區域
228‧‧‧源極和汲極區域
300‧‧‧電晶體結構
302‧‧‧場隔離區域
303‧‧‧井區域
304‧‧‧閘極介電層
306‧‧‧閘極電極層
308‧‧‧硬遮罩層
312‧‧‧源極區域
314‧‧‧汲極區域
324‧‧‧閘極堆疊
326‧‧‧間隔物層
340‧‧‧淺源極/汲極延伸
348‧‧‧深接合源極/汲極區域
為詳細瞭解上述本發明的特徵，可參照實施例及附圖而對以上簡單概述的本發明作更特定的描述。然而應注意，附圖說明的只是本發明的典型實施例，因而不應將附圖說明視為是對本發明範圍作限制，因本發明可認可其他同樣有效的實施例。
第1圖為例示性基板處理系統之示意剖面圖。
第2A-2B圖為示意性圖示金屬閘極形成製程之不同階段的剖面側視圖。
第3A-3C圖為示意性圖示閘極形成製程之不同階段的剖面側視圖。
本文中揭示的實施例大體而言係提供在低溫下在基板上形成共形的氮化矽層(包括共形的、摻雜的氮化矽層)之方法。也可以視基板上氮化矽層的位置、應用及功能而定，調整該共形的氮化矽層而具有所需的應力總量，例如壓縮應力或抗張應力。也可以調整該氮化矽層中碳的總量，而不影響該層的共形度。在積體電路和其他微電子類型的製造過程中，共形的氮化矽層可以提供各種目的的服務。舉例來說，共形的氮化矽層可以作為間隔物、蝕刻終止層、閘極或其他主動裝置結構周圍的襯墊、犧牲層、應變感應層、銅阻障層、淺溝槽隔離襯墊，僅舉幾例。
層的共形度通常是由沉積在特徵之側壁上的層之平 均厚度與相同的沉積層在基板的場或上表面上的平均厚度之比率(可以百分比表示)所定量。觀察到由本文所述的方法沉積的層具有大於約90%(如95%或更大)至約100%的共形度。
共形沉積可以藉由使用具有不穩定的矽氮、矽碳或氮碳鍵結的前驅物、藉由優先斷裂該不穩定的鍵結而在低於350℃(如200℃及更低)的溫度下活化該前驅物以及以選自氦(He)、氫(H2)、氮(N2)、氨(NH3)、氬(Ar)或上述物質的組合之群組的氣體電漿處理所沉積的層來改善。可以在適合的處理系統中進行本文的沉積製程。
第1圖示意性表示基板處理系統，系統100，系統100被程式化為用於依據本發明之實施例的低溫共形氮化矽層沉積。適合的系統之實例包括可使用DxZTM處理腔室的CENTURA®系統、PRECISION 5000®系統、PRODUCERTM系統如PRODUCER SETM處理腔室及PRODUCER GTTM處理腔室，全部這些系統都可向美國加州聖克拉拉的應用材料公司(Applied Materials,Inc.,Santa Clara,Calif.)購得。
系統100包括處理腔室125、氣體控制板130、控制單元110及其他的硬體組件，例如電源和真空幫浦。處理腔室125通常包含基板支撐台座150，基板支撐台座150用以支撐基板，如半導體基板190。此基板支撐台座150在處理腔室125內使用與軸160耦接的位移機構(未圖示)在垂直方向上移動。視製程而定，在處理之前可以將半導體基板190加熱到所需的溫度。可以藉由內嵌的加熱元件170加熱基板支撐 台座150。例如，可以藉由從電源106施加電流到加熱元件170而電阻式地加熱基板支撐台座150。接著由基板支撐台座150加熱半導體基板190。溫度感測器172(如熱電偶)也被嵌入基板支撐台座150，以監測基板支撐台座150的溫度。所量測的溫度係使用於反饋迴路中，以控制用於加熱元件170的電源106。可以將基板的溫度保持或控制在用於特定的製程應用所選擇的溫度。
真空幫浦102用於抽空處理腔室125，並在處理腔室125內維持適當的氣流和壓力。通過噴灑頭120將製程氣體引入處理腔室125，噴灑頭120位於基板支撐台座150上方，並且適用於提供均勻分佈的製程氣體到處理腔室125中。將噴灑頭120連接到氣體控制板130，氣體控制板130控制和供應不同的製程程序步驟中使用的各種製程氣體。可在下面更詳細地描述製程氣體。
氣體控制板130也可以用於控制和供應各種蒸發的液體前驅物。雖然未圖示出，但可以將來自液體前驅物供應的液體前驅物蒸發(例如藉由液體注射蒸發器)並於載氣存在下傳送到處理腔室125中。該載氣通常為惰性氣體(如氮氣)或稀有氣體(如氬氣或氦氣)。或者，可以藉由熱及/或真空增強汽化製程而將該液體前驅物從安瓿中汽化。
噴灑頭120及基板支撐台座150也可以形成一對間隔開的電極。當這些電極之間產生電場時，引入處理腔室125的製程氣體便被點燃而成為電漿192。通常情況下，電場是藉由將基板支撐台座150經由匹配網路(未圖示)連接到單頻 或雙頻射頻(RF)電源(未圖示)而產生的。或者，可以將RF電源和匹配網路耦接到噴灑頭120，或耦接到噴灑頭120與基板支撐台座150。
PECVD技術藉由施加電場到基板表面附近的反應區，而促進反應氣體的激發及/或離解，以產生活性物種的電漿。電漿中的物種之反應性降低了化學反應發生所需的能量，效果為降低這種PECVD製程所需的溫度。
藉由質量流量控制器(未圖示)和控制單元110(例如電腦)進行流經氣體控制板130的氣體和液體的適當控制和調節。噴灑頭120使得來自氣體控制板130的製程氣體可被均勻地分散並引入處理腔室125中。如圖所示，控制單元110包含中央處理單元(CPU)112、支援電路114及含有相關控制軟體116的記憶體。此控制單元110負責基板處理所需的許多步驟之自動化控制，該等步驟如基板輸送、氣流控制、液流控制、溫度控制、腔室排空等等。當製程氣體混合物離開噴灑頭120時，前驅物氣體會發生電漿增強活化，而導致前驅物沉積在半導體基板190的表面195上。
沉積製程
本發明之態樣提供低溫的氮化矽(SixNy)層之共形沉積。本發明之態樣亦包括用於低溫的、共形的、摻雜的氮化矽層(如摻雜碳的氮化矽(SixNy：C))之沉積製程。可以藉由使用被引入處理腔室的處理氣體混合物的製程來實現低溫的共形沉積，其中該處理氣體混合物包括具有氮和矽的前驅 物，即前驅物氣體化合物具有氮和矽兩者。該前驅物氣體具有不穩定的矽氮、矽碳或氮碳鍵結。藉由優先斷裂該不穩定的鍵結而至少部分地活化前驅物氣體，以沿著前驅物氣體化合物形成有限數量的活性或反應位點。該前驅物氣體的活性位點與該基板上的表面鍵結，以於該基板上形成前驅物材料層。然後在該前驅物材料層上進行電漿處理製程，以形成共形的氮化矽層。
據信當形成氮化矽層時，本文所述的製程可提供自限性的反應狀態及/或自飽和的反應/沉積製程，從而提供更共形的沉積製程。此外，低溫的共形氮化矽層具有高的階梯覆蓋和低的圖案負載效應。如本文所定義的，具有高階梯覆蓋的層在特徵的不同表面(即側壁、頂部和底部)間具有比低階梯覆蓋的層更低的層厚度差百分比。將圖案負載效應(PLE)定義為在具有少數特徵的基板區域(孤立區)中的特徵之某部分(如底部、頂部或側壁)上的層厚度和在具有高密度特徵的基板區域(密集區)中的特徵之對應部分上的層厚度之間的層厚度差百分比，因此，較低的圖案負載效應百分比反映出在基板各處有較高的層厚度均勻性。
依據一個實施例，使用具有各種製程的沉積循環形成共形的氮化矽層，該沉積循環包括使處理氣體混合物流入內部具有基板的處理腔室中，如先前結合第1圖描述的處理腔室125和半導體基板190。處理氣體混合物包括至少一種具有矽和氮的前驅物氣體，即前驅物氣體具有含有矽和氮的化合物。
該等前驅物可以包含具有不穩定的矽氮、矽碳或氮碳鍵結的化合物。該等前驅物也可以包括烴類基團，如甲基和乙基基團。一些適合的前驅物之實例包括經取代的矽氮烷、經取代的矽烷或上述物質的組合。經取代的矽氮烷是具有Si-N骨幹的化合物，而且在Si上具有各種有機取代基，如烷基基團。經取代的矽烷是具有Si-N骨幹的化合物，而且在N上具有各種有機取代基。沿著這些分子的該等有機取代基往往是這些化合物中的不穩定基團，該等化合物中的不穩定鍵結會在前驅物氣體的活化過程中斷裂。
經取代的矽氮烷可以是環狀的或線性的。合適的環狀矽氮烷包括下列化合物中的一或多者，例如四甲基環四矽氮烷(tetramethylcyclotetrasilazanes)、六甲基環四矽氮烷(hexamethylcyclotetrasilazanes,HMCTZ)，及八甲基環四矽氮烷(octamethylcyclotetrasilazanes)或上述物質的組合。環矽氮烷的一些具體實例包括1,2,3,4四甲基環四矽氮烷(1,2,3,4 tetramethylcyclotetrasilazane)、1,1,3,3四甲基環四矽氮烷(1,1,3,3 tetramethylcyclotetrasilazane)、1,1,3,3,5,5六甲基環四矽氮烷(1,1,3,3,5,5 hexamethylcyclotetrasilazane)、1,2,3,4,5,6六甲基環四矽氮烷(1,2,3,4,5,6 hexamethylcyclotetrasilazane)、1,1,3,3,5,5,7,7八甲基環四矽氮烷(1,1,3,3,5,5,7,7 octamethylcyclotetrasilazen)及1,2,3,4,5,6,7,8八甲基環四矽氮烷(1,2,3,4,5,6,7,8 octamethylcyclotetrasilazane)。適當的線性矽氮烷包括六甲基二矽氮烷(HMDS)。適合的經取代的矽烷可包括雙-二乙胺矽 烷(BDEAS)、雙(叔丁基氨基)矽烷(BTBAS)及三(二甲基氨基)矽烷(TDMAS)。任何的前驅物化合物都可以單獨使用或與其他的前驅物化合物組合使用。
除了前驅物氣體之外，處理氣體混合物也可以包括其他的製程氣體，諸如載氣或其他類型的氣體。例如，該其他的製程氣體可以包括氨(NH3)、聯胺(N2H4)、氦(He)、氬(Ar)、氫(H2)、氮(N2)、氙(Xe)及上述物質的組合。He、N2及Ar可以用於作為載氣。Ar、Xe及He也可以有助於活化前驅物分子並使低功率的沉積得以進行，假使基板上有材料會對高轟擊(即高電漿功率)敏感時，這會是理想的。當使用低功率電漿(如<1W/cm2)時Ar和Xe是理想的，因為Ar和Xe能夠很容易地離子化並保持電漿的穩定性。然而，在較高功率下的處理氣體混合物中使用Ar和Xe可能是較不理想的，因為Ar和Xe在電漿狀態中可能會太活潑，並誘使前驅物分子過度解離(而不是僅僅協助不穩定的鍵結斷裂)。
氮化矽沉積製程也包括活化前驅物氣體化合物，以藉由優先斷裂前驅物氣體化合物中的一或多個不穩定鍵結，而沿著前驅物氣體化合物形成有限的反應位點數量，例如單一的反應位點。前驅物氣體化合物被可控制地活化，使得化合物內的鍵結沒有完全斷裂。由於一或多個不穩定的鍵結被優先斷裂，故只有少數的反應位點(例如單一的位點)沿著在前驅物化合物的活化過程中產生的長鏈自由基(諸如離開該化合物的烴基)形成。因此，前驅物化合物大多是非活性的，並且可以沿著化合物只在特定的位置在基板的表面上發 生反應。據信，這提供了前驅物化合物沿著基板表面移動更大的移動性，直到該前驅物化合物沿著表面找到一個可以反應的位置。前驅物材料層被形成在基板上，其中該前驅物氣體化合物在該反應位點與基板上的表面鍵結及/或反應。
據信，由於沿著化合物的少數反應位點，前驅物化合物與基板表面的反應是自限性的。據信，此自限性的製程本質有助於形成共形的氮化矽層。如此形成於基板表面上的前驅物材料層可以是一個單層或者可以是小於一個單層(即次單層)。據信，該前驅物材料層可以是小於一個單層，因為活化的前驅物化合物是如此之大，以至於該前驅物化合物無法完全覆蓋基板表面。當活化的前驅物化合物無法再與基板表面鍵結時，便出現自飽和狀態，其中活化的前驅物化合物將試圖與表面鍵結但不會與自身反應。
可以藉由在處理腔室中以從約0.01 W/cm2至約40 W/cm2的RF功率密度產生電漿而發生化合物的活化。可以以功率密度調整前驅物化合物被活化的程度，使得只有少數的(而且在某些情況下，單一的)活性位點沿著前驅物化合物形成。據信，由於能夠控制前驅物化合物的活化程度，故明顯減少了形成共形的氮化矽層所需的熱能總量。
在前驅物化合物的活化過程中，沉積製程的溫度可以從約20℃至約480℃。例如，該溫度可以小於300℃，如從約50℃至約200℃，如約100℃或150℃。在現有的用於形成共形的氮化矽薄膜的熱製程中係使用火爐，因為需要更高的溫度，通常為大於600℃，而且薄膜通常為共形沉積的， 因為熱製程的氣流沒有方向性。
然而，在典型的電漿製程下會形成非共形的薄膜，因為電漿製程通常是有方向性的，該方向性通常會抑制或阻礙形成共形薄膜的能力。由於電漿增強氣體的方向性，此非共形氮化矽薄膜可能會在形成薄膜的結構的角落處表現出「蘑菇」效應。
然而據信，藉由活化某些類型的分子(例如經由電漿增強的製程)使得氮化矽的低溫共形沉積能夠進行，所以如前所述沿著分子有極少的活性位點，這有助於氮化矽薄膜的共形沉積，即使是在低溫和電漿增強的條件下。
接著在沉積循環中，在前驅物材料層上進行電漿處理製程，以形成共形的氮化矽層。該電漿處理製程包括使電漿處理氣體流入處理腔室中。在電漿處理製程的過程中可以關閉該前驅物氣流，並且該處理氣體混合物中的任何其他氣體可以繼續流入，或者可以停止該前驅物氣流並且使用其他的電漿處理氣體。在這些電漿條件下，據信，在基板表面上的前驅物層係交聯成某種架構和數量，以形成Si-N-Si網絡，從而形成共形的氮化矽薄膜。據信，電漿處理在表面上與N-H鍵反應，並為接下來的前驅物材料層準備表面。
電漿處理氣體可包括一些與已經存在處理氣體混合物中的相同的氣體。電漿處理氣體可以包括氨(NH3)、聯胺(N2H4)、氦(He)、氬(Ar)、氫(H2)、氮(N2)、氙(Xe)及上述物質的組合。修改電漿處理氣體的類型和電漿處理的處理條件，以在共形的氮化矽層中實現所需的薄膜性質。例 如，添加H2到電漿處理可優先地離解C-H鍵，而導致Si-C-Si網絡形成。然而，添加NH3到電漿處理將藉由協助Si-CHx鍵斷裂而從薄膜去除碳並形成新的Si-N-Si網絡。可以使用Ar、Xe及He作為電漿中的稀釋劑，以協助控制電漿密度。
下表1顯示用於前驅物沉積製程和電漿處理製程的氣流速率範圍。將例示性的製程參數顯示於括號中。使用300 mm的基板進行製程。
下表2顯示用於前驅物沉積製程和電漿處理製程的其他製程參數之範圍。將具體的例示性製程參數顯示於括號中。
電漿處理製程不僅會與鄰近和基板表面鍵結的前驅物分子交聯，而且也可以使用電漿處理製程來訂製和控制氮化矽層中各種所需的薄膜性質，如組成、折射率、應力、濕蝕刻選擇性、薄膜中的碳鍵結(例如Si-C網絡對比Si-C-C-Si對比Si-N)、濕式蝕刻速率(WER)及電氣性質。據信，濕蝕刻速率通常會與碳含量相關，使得碳含量愈高則濕蝕刻速率愈低。折射率則為薄膜組成與密度的結果。
可以使用電漿處理製程來控制共形的氮化矽層中的碳量，諸如藉由控制電漿處理製程的持續時間及/或所用的電漿處理氣體的類型。例如，假使在共形的氮化矽薄膜中需要更多的氮，則可以使用氨或氮作為主要的電漿處理氣體。假使需要摻雜碳的共形氮化矽薄膜，則可以使用氫氣作為主要的電漿處理氣體。舉例來說，共形的氮化矽薄膜可以在任意處具有從沒有碳到具有30-40%碳的薄膜，並且仍維持共形度。由於在電漿沉積過程中存在的含碳自由基之低移動率和高黏附係數，現有的矽碳氮(SiCN)薄膜若非無法具有高的共形度即是難以具有高的共形度。之後可以重複沉積循環， 以增加共形的氮化矽層之厚度。單一的沉積循環通常沉積厚度約3埃(Å)的共形氮化矽薄膜，並且厚度可能高達5 Å。然後可以重複一定次數的沉積循環，或直到達到所需厚度的共形氮化矽層。舉例來說，可以重複從2到120次的沉積循環，如30次或50次。此外，可以重複進行沉積循環，直到共形的氮化矽層厚度為從約5 Å至約300 Å，例如厚度約從90 Å至約110 Å，例如厚度為約100 Å。在一些實例中，可以重複進行沉積循環直到共形的氮化矽層厚度為約500 Å，視各層的厚度而定，這可能需要從約100至170個沉積循環。
下表3顯示各種電漿處理對共形的氮化矽薄膜的影響。
也可以使用電漿處理製程來調整共形的氮化矽層之應力，例如當形成以壓縮形成應力的共形氮化矽層時。藉由在電漿處理製程的過程中增加離子轟擊，可以將共形的氮化矽層調整為具有壓縮應力。
也可以將電漿處理製程與紫外線固化製程組合使用，以調整共形的氮化矽層之應力。在每個氮化矽層沉積之 後通常不需要紫外線固化製程，因為紫外線固化製程具有更多的整體類型效果。通常情況下，每形成90至110 Å的共形氮化矽薄膜可以進行一次紫外線固化製程。舉例來說，結合紫外線固化製程的電漿處理製程可以提供具有壓縮應力的共形氮化矽層。氨氣(NH3)電漿處理可以去除可能形成於氮化矽中的碳，從而留下具有許多氫的共形氮化矽薄膜。電漿處理製程之後的紫外線固化製程可以去除氫、藉由斷裂Si-H和N-H鍵而形成緊的S-N鍵、及形成新的Si-N鍵。以這種方式，可以形成具有拉伸應力的共形低溫氮化矽薄膜。
可以在與沉積腔室相同的腔室中或在屬於整合工具的一部分的腔室中進行紫外線固化製程，該整合工具包括沉積氮化矽層的沉積腔室。舉例來說，可以在NANOCURETM腔室中進行紫外線固化製程，NANOCURETM腔室為PRODUCER®平台的一部分，該PRODUCER®平台包括內部可沉積氮化矽層的PECVD腔室。可以在共形的氮化矽層上進行紫外線固化製程，而不會使該氮化矽層曝露於氧。舉例來說，可以在整合的平台中進行紫外線固化製程，所以在沉積、電漿處理及紫外線固化製程之間沒有發生破真空。
可以使用的例示性紫外線固化製程條件包括在約0.5托和約8托之間的腔室壓力，及約20℃和約650℃之間的基板支撐溫度，例如介於約400℃和約480℃之間。用於紫外線固化製程的基板支撐溫度可以大於、小於或等於在沉積製程過程中的基板支撐溫度。
紫外線固化製程可以使用的處理氣體包含惰性氣 體、含氮氣體、氫氣或上述氣體的組合，可在處理過程中將該等處理氣體以約0.5 slm和約50 slm之間的流速引入腔室中，例如約16 slm。例示性的氣體包括He、H2、N2、Ar及上述氣體的組合。可以使處理氣體流入腔室中持續一段時間，如介於約1秒和約2小時之間的時間，如介於約1秒和約10分鐘之間的時間。可以藉由任何的紫外線光源(如汞微波弧燈、脈衝氙閃光燈或高效率的紫外線發光二極體陣列)提供紫外線輻射。例如，紫外線輻射可以具有介於約170 nm和約400 nm之間的波長。紫外線輻射可以具有單一的波長，例如173 nm。或者，可以由寬帶的紫外線光源提供紫外線輻射，該寬帶的紫外線光源提供大於200 nm的波長。該處理可以包含使所沉積的材料曝露於約1瓦特/cm2和約1000瓦特/cm2之間的紫外線輻射，該紫外線輻射可以提供的光子能量(電子伏特)介於約0.5 eV和約10 eV之間，例如在約1 eV和約6 eV之間。
依據本發明的實施例所形成的薄膜表現出95%階梯覆蓋和5%圖案負載效應的共形度，同時還可調整薄膜中所需的碳量。據信，良好的負載效應是由於事實上，即使電漿增強的製程產生更多的氣體自由基通量，但因為該等氣體自由基具有極少的、用於前述鍵結的活性位點，故該等氣體自由基大多是沒有活性的。因此，即使處理腔室的一個區域中有更多的通量，但活化的前驅物無法實體地停留於該區域，因為該區域沒有黏附的位點，例如前驅物分子無法相互堆疊起來，即使有十分密集的結構圖案吸收了大量的材料。因此， 即使當裝置縮小到低於45 nm且深寬比結構增加時，共形覆蓋的氮化矽出現時僅有低的圖案負載效應(PLE)。
依據本文所述的實施例形成的共形氮化矽薄膜可以用於作為襯墊、間隔物、應變感應層等。將描述兩種可受益於本文所述之低溫的、共形的氮化矽薄膜之特定類型的應用。
第2A-2B圖繪示裝置200之剖面側視圖，且示意性圖示金屬閘極形成製程之不同階段，該金屬閘極形成製程用以形成互補式金屬氧化物半導體(CMOS)裝置中的PMOS閘極區域213和NMOS閘極區域214，該CMOS裝置係形成在基板上。取決於所需的閘極形成處理程序，如閘極第一或閘極最後的金屬閘極形成程序，可以用許多不同的方式進行裝置形成製程的金屬閘極形成階段。第2A圖示意性圖示置換閘極類型的形成程序(即閘極最後類型的程序)之階段，其中形成的偽閘極211(例如多晶矽偽閘極)被配置在PMOS裝置201和NMOS裝置202的每個閘極區域(例如PMOS閘極區域213和NMOS閘極區域214)中。只有圖示一部分的閘極置換製程，以說明低溫共形氮化矽薄膜之應用。
在本實例中，CMOS裝置203包含PMOS裝置201和NMOS裝置202，PMOS裝置201和NMOS裝置202由場隔離區域205分隔，場隔離區域205係形成於部分的基板210上。如第2A圖和第2B圖中所圖示，PMOS裝置201通常包含PMOS閘極區域213，PMOS閘極區域213包括配置於源極和汲極區域228之間的閘極氧化物222、間隔物224及偽閘極211，源極和汲極區域228係配置於形成在基板210中的n型 井區域212中。NMOS裝置202通常包含NMOS閘極區域214，NMOS閘極區域214包括配置於源極和汲極區域226之間的閘極氧化物222、間隔物224及偽閘極211，源極和汲極區域226係配置於基板210中。應注意到，雖然在第2A-2B圖中圖示的示意圖中類似地圖示NMOS裝置和PMOS裝置，並使用共同的參照符號，但這並無意圖限制本文所述的發明範圍，因為可以用不同的方式架構每個裝置。
.將金屬前介電層206形成於NMOS和PMOS裝置上。金屬前介電層206可以由SiO2製成，並在PECVD製程中使用TEOS形成。可以將襯墊層204形成在金屬前介電層206和PMOS與NMOS裝置之間，如第2A圖中所圖示。襯墊層204可以包含依據本文揭示的各種製程形成的低溫共形氮化矽薄膜。當拋光裝置200而「打開」偽閘極211(如第2B圖中所圖示)時，可以設置襯墊層204來發揮作為CMP終止層的功能，以便開始閘極置換製程。
另一個可以使用依據本文所述實施例形成的低溫共形氮化矽薄膜的應用為閘極間隔物。第3A-3C圖圖示一整合方案，該整合方案包括含低溫共形氮化矽的材料間隔物層。第3A圖圖示在基板(未圖示)上的電晶體結構300。電晶體結構300包含閘極堆疊324。閘極堆疊324包括閘極介電層304和閘極電極層306。一般情況下，閘極介電層304可以藉由沉積或生長一材料層而形成，該材料層如氧化矽(SiOn)及/或氮氧化矽，從而形成介電常數小於約5.0的層。閘極介電質技術的進展指出，介電常數更高(K>10)的材料對於形 成閘極介電層304是理想的。
一般而言，閘極電極層306可以包含的材料為例如(但不限於)摻雜的多晶矽、未摻雜的多晶矽、碳化矽或矽鍺化合物。然而，考量的實施例中包括的閘極電極層306可以含有金屬、金屬合金、金屬氧化物、單晶矽、非晶矽、矽化物或其他在形成閘極電極的技術領域中眾所周知的材料。
硬遮罩層308係形成於閘極電極層306上。閘極堆疊324介於源極區域312和汲極區域314之間。形成於結構中的場隔離區域302將一種導電性類型(例如，n型(NMOS))的井區303與另一種導電性類型(例如，p型)的相鄰井區(未圖示)隔離。閘極電極層306和閘極介電層304一起界定一個複合結構，有時被稱為積體裝置(如電晶體)的閘極堆疊324(或閘極)，如第3A圖中所圖示。
參照第3B圖，在閘極堆疊324的頂部上並沿著閘極堆疊324的整個側邊長度(包括閘極電極層306和閘極介電層304側壁的整個長度)毯覆沉積厚度在約200 Å至約1000 Å(較佳是在約400 Å至約800 Å)範圍中的間隔物層326。同時，亦將間隔物層326沉積在任何曝露部分的電晶體結構300或場隔離區域302之頂部上。間隔物層326可以包含一或多個氮化物層，如本文所述的低溫共形摻雜碳的氮化矽層。
然後蝕刻間隔物層326，以從閘極電極層306的頂部以及從場隔離區域302的頂表面上和從大部分的電晶體結構300之頂表面去除間隔物層326，除了直接鄰接閘極堆疊324的地方以外，如第3C圖中所圖示。在蝕刻製程的一個實 施例中，藉由非等向性蝕刻來蝕刻間隔物層，以沿著閘極電極層306和閘極介電層304兩者之側壁的整個長度留下部分的間隔物層326。
在電晶體的進一步處理中，使用尖端植入製程形成尖端或淺源極/汲極延伸340。接著，使電晶體結構300進行深度的高劑量植入製程，以在井區域303中形成深接合源極/汲極區域348。該深度植入物包括與用於形成淺源極/汲極延伸340的雜質具有相同導電類型的植入離子。
上述電晶體結構及電晶體結構的形成方法之實施例僅為說明性的。也可以採用閘極電極和形成閘極電極的替代方法之其他實施例來實施本發明。
實例1
可以藉由PECVD製程將共形的氮化矽層沉積在300 mm的基板上。將該基板和基板台座加熱到約200℃的溫度。在電漿狀態下使基板曝露於具有矽和氮的烴前驅物C6H21N3Si3(HMCTZ)及氦載氣。在50瓦產生沉積電漿10秒鐘。前驅物氣體的流動速率約為1000毫克/分鐘。形成前驅物材料層之後停止前驅物氣體的流動，並且使基板曝露於包括氫氣的電漿處理製程10秒鐘。電漿處理氣體的流動速率約為5 slm。在500瓦產生處理電漿10秒鐘。以100個循環將每個循環約5 Å的氮化矽材料沉積在基板上，到最終厚度約為500 Å。共形氮化矽材料的組成分析提供了95%的共形度和5%的圖案負載效應，以及16原子(at)%的碳含量。
實例2
可以藉由PECVD製程將共形的氮化矽層沉積在300 mm的基板上。將該基板和基板台座加熱到約200℃的溫度。在電漿狀態下使基板曝露於具有矽和氮的烴前驅物C6H21N3Si3(HMCTZ)及氦載氣。在50瓦產生沉積電漿10秒鐘。前驅物氣體的流動速率約為1000毫克/分鐘。形成前驅物材料層之後，停止前驅物氣體的流動，並且使基板曝露於包括氨氣的電漿處理製程15秒鐘。電漿處理氣體的流動速率約為10 slm。在500瓦產生處理電漿15秒鐘。以100個循環將每個循環約4.5 Å的氮化矽材料沉積在基板上，到最終厚度約為450 Å，並且組成分析顯示<2%的碳含量及大於90%的共形度和5%的圖案負載效應。
在基板上使用氦氣並在6托和400℃的溫度下進行紫外線固化製程持續120秒。薄膜分析顯示應力為500 GPa且碳含量<2%碳原子重量。
雖然前述係針對本發明之實施例，但在不偏離本發明之基本範圍的情況下可以修改本發明之其他及進一步的實施例，而且本發明之範圍是由隨後的申請專利範圍所決定。
200‧‧‧裝置
201‧‧‧PMOS裝置
202‧‧‧NMOS裝置
203‧‧‧CMOS裝置
204‧‧‧襯墊層
205‧‧‧場隔離區域
206‧‧‧金屬前介電層
210‧‧‧基板
211‧‧‧偽閘極
212‧‧‧n型井區域
213‧‧‧PMOS閘極區域
214‧‧‧NMOS閘極區域
222‧‧‧閘極氧化物
224‧‧‧間隔物
226‧‧‧源極和汲極區域
228‧‧‧源極和汲極區域

Claims (20)

  1. 一種用於形成一氮化矽層的沉積循環，包含以下步驟：使一處理氣體混合物流入一處理腔室，該處理腔室中具有一基板，其中該處理氣體混合物包含前驅物氣體分子，該前驅物氣體分子具有不穩定的矽氮、矽碳或氮碳鍵結；在約20℃至約480℃之間的一溫度藉由優先斷裂不穩定的鍵結而活化該前驅物氣體分子，以沿著一或多個該前驅物氣體分子提供一或多個反應位點；於該基板上形成一前驅物材料層，其中活化的前驅物氣體分子在該一或多個反應位點與該基板上的一表面鍵結；以及於該前驅物材料層上進行一電漿處理製程，以形成一共形氮化矽層。
  2. 如請求項1所述之沉積循環，其中活化該前驅物氣體分子進一步包含以下步驟：於該處理腔室中以從約0.01 W/cm2至約40 W/cm2的一RF功率密度產生一電漿。
  3. 如請求項2所述之沉積循環，其中該溫度小於300℃。
  4. 如請求項1所述之沉積循環，其中該前驅物氣體混合物包含經取代的矽氮烷、經取代的矽烷或上述物質的組合。
  5. 如請求項4所述之沉積循環，其中該經取代的矽氮烷包含四甲基環四矽氮烷(tetramethylcyclotetrasilazanes)、六甲基環四矽氮烷(hexamethylcyclotetrasilazanes,HMCTZ)、八甲基環四矽氮烷(octamethylcyclotetrasilazanes)、六甲基二矽氮烷(hexamethyldisilazane,HMDS)或上述物質的組合。
  6. 如請求項4所述之沉積循環，其中該經取代的矽烷包含雙-二乙胺矽烷(BDEAS)、雙(叔丁基氨基)矽烷(BTBAS)、三(二甲基氨基)矽烷(TDMAS)或上述物質的組合。
  7. 如請求項1所述之沉積循環，其中該電漿處理製程於該前驅物材料層中與該前驅物氣體分子交聯。
  8. 如請求項1所述之沉積循環，其中重覆該沉積循環1至120次。
  9. 如請求項1所述之沉積循環，其中該處理氣體混合物進一步包含氨(NH3)、聯胺(N2H4)、氦(He)、氬(Ar)、氙(Xe)、氫(H2)、氮(N2)或上述物質的組合。
  10. 如請求項1所述之沉積循環，其中進行該電漿處理製程包含以下步驟：停止該前驅物氣體分子之流動；以及 使一電漿處理氣體流入該處理腔室，其中該電漿處理氣體包含氨(NH3)、聯胺(N2H4)、氦(He)、氬(Ar)、氙(Xe)、氫(H2)、氮(N2)或上述物質的組合。
  11. 如請求項10所述之沉積循環，其中該共形氮化矽層係摻雜了碳。
  12. 如請求項11所述之沉積循環，進一步包含藉由控制該電漿處理製程之持續時間而控制該氮化矽層中碳之總量。
  13. 如請求項1所述之沉積循環，進一步包含以下步驟：於該共形氮化矽層上進行一紫外線固化製程，而不使該氮化矽層曝露於氧。
  14. 如請求項1所述之沉積循環，其中該共形氮化矽層具有一90%或更大的共形度。
  15. 一種形成一氮化矽層的方法，包含以下步驟：進行一沉積循環，包含以下步驟：使一處理氣體混合物流入一處理腔室，該處理腔室中具有一基板，其中該處理氣體混合物包含前驅物氣體分子，該前驅物氣體分子具有不穩定的矽氮、矽碳或氮碳鍵結；於該處理腔室中以從約0.01 W/cm2至約40 W/cm2的一RF功率密度且在約20℃至約480℃之間的一溫度產生 一電漿，以藉由優先斷裂不穩定的鍵結而活化該前驅物氣體分子，以沿著一或多個該前驅物氣體分子提供一或多個反應位點；於該基板上形成一前驅物材料層，其中該活化的前驅物氣體分子在該一或多個反應位點與該基板上的一表面鍵結；以及於該前驅物材料層上進行一電漿處理製程，以形成一共形氮化矽層且控制該共形氮化矽薄膜組成中碳之總量，其中進行該電漿處理製程包含以下步驟：停止該前驅物氣體分子之流動；以及使一電漿處理氣體流入該處理腔室，其中該電漿處理氣體包含氨(NH3)、聯胺(N2H4)、氦(He)、氬(Ar)、氙(Xe)、氫(H2)、氮(N2)或上述物質的組合；及重覆該沉積循環1至120次。
  16. 如請求項15所述之方法，其中活化該前驅物氣體分子沿著一或多個該前驅物氣體分子提供一單一反應位點。
  17. 如請求項15所述之方法，其中該前驅物氣體混合物包含四甲基環四矽氮烷(tetramethylcyclotetrasilazanes)、六甲基環四矽氮烷(hexamethylcyclotetrasilazanes,HMCTZ)、八甲基環四矽氮烷(octamethylcyclotetrasilazanes)、六甲基二矽氮烷(hexamethyldisilazane,HMDS)、雙-二乙胺矽烷 (BDEAS)、雙(叔丁基氨基)矽烷(BTBAS)、三(二甲基氨基)矽烷(TDMAS)或上述物質的組合。
  18. 一種形成一氮化矽層的方法，包含以下步驟：進行一沉積循環，包含以下步驟：使一處理氣體混合物流入一處理腔室，該處理腔室中具有一基板，其中該處理氣體混合物包含前驅物氣體分子，該前驅物氣體分子包含四甲基環四矽氮烷(tetramethylcyclotetrasilazanes)、六甲基環四矽氮烷(hexamethylcyclotetrasilazanes,HMCTZ)、八甲基環四矽氮烷(octamethylcyclotetrasilazanes)、六甲基二矽氮烷(hexamethyldisilazane,HMDS)、雙-二乙胺矽烷(BDEAS)、雙(叔丁基氨基)矽烷(BTBAS)、三(二甲基氨基)矽烷(TDMAS)或上述物質的組合；於該處理腔室中以從約0.01 W/cm2至約40 W/cm2的一RF功率密度且在約20℃至約480℃之間的一溫度產生一電漿，以藉由優先斷裂不穩定的鍵結而活化該前驅物氣體分子，以沿著一或多個該前驅物氣體分子提供一或多個反應位點；於該基板上形成一前驅物材料層，其中活化的前驅物氣體分子在該一或多個反應位點與該基板上的一表面鍵結；以及於該前驅物材料層上進行一電漿處理製程，以形成一共形氮化矽層； 重覆該沉積循環，使得該共形氮化矽層之厚度為從90 Å至約110 Å；以及於該共形氮化矽層上進行一紫外線固化製程，而不使該氮化矽層曝露於氧。
  19. 如請求項18所述之方法，其中該電漿處理製程於該前驅物材料層中與該前驅物氣體分子交聯，而且其中該紫外線固化製程調整該共形氮化矽層中之應力總量。
  20. 如請求項18所述之方法，其中該共形氮化矽層係摻雜了碳。
TW101148105A 2012-01-18 2012-12-18 共形的氮碳化矽及氮化矽薄膜之低溫電漿輔助化學氣相沉積 TWI541376B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/353,063 US8586487B2 (en) 2012-01-18 2012-01-18 Low temperature plasma enhanced chemical vapor deposition of conformal silicon carbon nitride and silicon nitride films

Publications (2)

Publication Number Publication Date
TW201333247A TW201333247A (zh) 2013-08-16
TWI541376B true TWI541376B (zh) 2016-07-11

Family

ID=48780268

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101148105A TWI541376B (zh) 2012-01-18 2012-12-18 共形的氮碳化矽及氮化矽薄膜之低溫電漿輔助化學氣相沉積

Country Status (5)

Country Link
US (1) US8586487B2 (zh)
JP (1) JP2015507362A (zh)
KR (1) KR102007993B1 (zh)
TW (1) TWI541376B (zh)
WO (1) WO2013109369A1 (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586487B2 (en) * 2012-01-18 2013-11-19 Applied Materials, Inc. Low temperature plasma enhanced chemical vapor deposition of conformal silicon carbon nitride and silicon nitride films
US8906760B2 (en) * 2012-03-22 2014-12-09 Tokyo Electron Limited Aspect ratio dependent deposition to improve gate spacer profile, fin-loss and hardmask-loss for FinFET scheme
US10325773B2 (en) 2012-06-12 2019-06-18 Novellus Systems, Inc. Conformal deposition of silicon carbide films
US9234276B2 (en) 2013-05-31 2016-01-12 Novellus Systems, Inc. Method to obtain SiC class of films of desired composition and film properties
US8754527B2 (en) * 2012-07-31 2014-06-17 International Business Machines Corporation Self aligned borderless contact
US9564309B2 (en) 2013-03-14 2017-02-07 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
US9824881B2 (en) 2013-03-14 2017-11-21 Asm Ip Holding B.V. Si precursors for deposition of SiN at low temperatures
TW201441408A (zh) 2013-03-15 2014-11-01 Applied Materials Inc 包含氮化矽之膜的電漿輔助原子層沉積
US9184093B2 (en) 2013-03-15 2015-11-10 Applied Materials, Inc. Integrated cluster to enable next generation interconnect
US9905415B2 (en) 2013-10-03 2018-02-27 Versum Materials Us, Llc Methods for depositing silicon nitride films
TW201522696A (zh) 2013-11-01 2015-06-16 Applied Materials Inc 使用遠端電漿ｃｖｄ技術的低溫氮化矽膜
US9608086B2 (en) * 2014-05-20 2017-03-28 Global Foundries Inc. Metal gate structure and method of formation
US9576792B2 (en) 2014-09-17 2017-02-21 Asm Ip Holding B.V. Deposition of SiN
US9508545B2 (en) * 2015-02-09 2016-11-29 Applied Materials, Inc. Selectively lateral growth of silicon oxide thin film
US9748093B2 (en) * 2015-03-18 2017-08-29 Applied Materials, Inc. Pulsed nitride encapsulation
US9646818B2 (en) 2015-03-23 2017-05-09 Applied Materials, Inc. Method of forming planar carbon layer by applying plasma power to a combination of hydrocarbon precursor and hydrogen-containing precursor
EP3329032B1 (en) 2015-07-31 2022-09-21 Versum Materials US, LLC Compositions and methods for depositing silicon nitride films
US10410857B2 (en) 2015-08-24 2019-09-10 Asm Ip Holding B.V. Formation of SiN thin films
KR102482877B1 (ko) * 2016-02-01 2022-12-29 삼성전자 주식회사 집적회로 소자 및 그 제조 방법
KR102458923B1 (ko) 2016-02-01 2022-10-25 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US9735005B1 (en) * 2016-03-11 2017-08-15 International Business Machines Corporation Robust high performance low hydrogen silicon carbon nitride (SiCNH) dielectrics for nano electronic devices
KR102014175B1 (ko) 2016-07-22 2019-08-27 (주)디엔에프 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
KR101888254B1 (ko) 2016-10-06 2018-08-13 주식회사 바디프랜드 사용자의 골반 및 허리의 바른 자세 유도와 근위 집중 안마를 통해 허리 근육을 강화시키는 기능을 탑재한 안마의자
CN110114853A (zh) * 2016-12-21 2019-08-09 应用材料公司 通过化学气相沉积的保形密封膜沉积
KR102384805B1 (ko) * 2017-03-30 2022-04-08 인텔 코포레이션 랩-어라운드 콘택들을 제조하기 위한 금속 화학 기상 증착 접근법들 및 결과 구조들
DE102017212272A1 (de) * 2017-07-18 2019-01-24 Meyer Burger (Germany) Gmbh Verfahren zur Erzeugung einer Haft- und Barriereschicht auf einem Substrat und zugehöriges Substrat
US10978351B2 (en) * 2017-11-17 2021-04-13 Taiwan Semiconductor Manufacturing Co., Ltd. Etch stop layer between substrate and isolation structure
US11037780B2 (en) * 2017-12-12 2021-06-15 Asm Ip Holding B.V. Method for manufacturing semiconductor device with helium-containing gas
US10580645B2 (en) 2018-04-30 2020-03-03 Asm Ip Holding B.V. Plasma enhanced atomic layer deposition (PEALD) of SiN using silicon-hydrohalide precursors
US11848199B2 (en) 2018-10-19 2023-12-19 Lam Research Corporation Doped or undoped silicon carbide deposition and remote hydrogen plasma exposure for gapfill
TWI819257B (zh) * 2019-12-20 2023-10-21 美商應用材料股份有限公司 具有可調整碳含量之碳氮化矽間隙填充
KR20210094462A (ko) * 2020-01-20 2021-07-29 에이에스엠 아이피 홀딩 비.브이. 전처리를 사용하여 실리콘 질화물 층을 증착하는 방법, 상기 방법을 사용하여 형성된 구조체, 및 상기 방법을 수행하기 위한 시스템
US20220044930A1 (en) * 2020-08-06 2022-02-10 Applied Materials, Inc. Pulsed-plasma deposition of thin film layers
KR20220081905A (ko) 2020-12-09 2022-06-16 에이에스엠 아이피 홀딩 비.브이. 실리콘 질화물 증착용 실리콘 전구체

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4877641A (en) 1988-05-31 1989-10-31 Olin Corporation Process for plasma depositing silicon nitride and silicon dioxide films onto a substrate
US5567661A (en) 1993-08-26 1996-10-22 Fujitsu Limited Formation of planarized insulating film by plasma-enhanced CVD of organic silicon compound
EP1097473A1 (en) 1998-07-10 2001-05-09 Applied Materials, Inc. Plasma process to deposit silicon nitride with high film quality and low hydrogen content
JP2005536055A (ja) * 2002-08-18 2005-11-24 アヴィザ テクノロジー インコーポレイテッド 酸化シリコン及び酸窒化シリコンの低温堆積
AU2003303136A1 (en) * 2002-12-20 2004-07-14 Applied Materials, Inc. A method and apparatus for forming a high quality low temperature silicon nitride layer
JP3881973B2 (ja) 2003-08-29 2007-02-14 三菱重工業株式会社 窒化シリコン膜の成膜方法
US20060019502A1 (en) 2004-07-23 2006-01-26 Park Beom S Method of controlling the film properties of a CVD-deposited silicon nitride film
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7125758B2 (en) 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
US7785672B2 (en) 2004-04-20 2010-08-31 Applied Materials, Inc. Method of controlling the film properties of PECVD-deposited thin films
US20050233092A1 (en) 2004-04-20 2005-10-20 Applied Materials, Inc. Method of controlling the uniformity of PECVD-deposited thin films
US8328939B2 (en) 2004-05-12 2012-12-11 Applied Materials, Inc. Diffuser plate with slit valve compensation
US8074599B2 (en) 2004-05-12 2011-12-13 Applied Materials, Inc. Plasma uniformity control by gas diffuser curvature
US20060005771A1 (en) 2004-07-12 2006-01-12 Applied Materials, Inc. Apparatus and method of shaping profiles of large-area PECVD electrodes
US20090255759A1 (en) 2008-04-10 2009-10-15 Barnes Gregory K Ladder stabilizing and standoff system
US20060105106A1 (en) 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
US8129290B2 (en) 2005-05-26 2012-03-06 Applied Materials, Inc. Method to increase tensile stress of silicon nitride films using a post PECVD deposition UV cure
US7501355B2 (en) 2006-06-29 2009-03-10 Applied Materials, Inc. Decreasing the etch rate of silicon nitride by carbon addition
US7790635B2 (en) 2006-12-14 2010-09-07 Applied Materials, Inc. Method to increase the compressive stress of PECVD dielectric films
US20090075490A1 (en) 2007-09-18 2009-03-19 L'air Liquite Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of forming silicon-containing films
US7910491B2 (en) 2008-10-16 2011-03-22 Applied Materials, Inc. Gapfill improvement with low etch rate dielectric liners
US8236708B2 (en) 2010-03-09 2012-08-07 Applied Materials, Inc. Reduced pattern loading using bis(diethylamino)silane (C8H22N2Si) as silicon precursor
KR101295031B1 (ko) * 2011-04-22 2013-08-09 에어 프로덕츠 앤드 케미칼스, 인코오포레이티드 금속 실리콘 질화물 박막의 플라즈마 강화 사이클릭 증착방법
US8586487B2 (en) * 2012-01-18 2013-11-19 Applied Materials, Inc. Low temperature plasma enhanced chemical vapor deposition of conformal silicon carbon nitride and silicon nitride films

Also Published As

Publication number Publication date
TW201333247A (zh) 2013-08-16
KR102007993B1 (ko) 2019-08-06
KR20140114047A (ko) 2014-09-25
US8586487B2 (en) 2013-11-19
US20130183835A1 (en) 2013-07-18
WO2013109369A1 (en) 2013-07-25
JP2015507362A (ja) 2015-03-05

Similar Documents

Publication Publication Date Title
TWI541376B (zh) 共形的氮碳化矽及氮化矽薄膜之低溫電漿輔助化學氣相沉積
US10741458B2 (en) Methods for depositing films on sensitive substrates
KR102012532B1 (ko) 플라즈마 활성화된 컨포멀 유전체 막 증착
US10043655B2 (en) Plasma activated conformal dielectric film deposition
TWI531001B (zh) 電漿活化之保形介電薄膜沉積
TW201735256A (zh) 製造用於半導體應用的環繞式水平閘極裝置的奈米線的方法
JP2016510507A (ja) 低収縮性誘電膜
JP2016530729A (ja) エッチング後のインターフェースを安定化し、次の処理ステップ前のキュータイム問題を最小化する方法
US20130189841A1 (en) Engineering dielectric films for cmp stop
TW201520359A (zh) 沉積具有高濕蝕刻抗性之低溫、無損壞高密度電漿的碳化矽類膜之方法
TWI831824B (zh) 非uv高硬度低介電常數膜沉積
US20170084448A1 (en) Low temperature conformal deposition of silicon nitride on high aspect ratio structures
WO2020247531A1 (en) Methods of post treating silicon nitride based dielectric films with high energy low dose plasma