JP2004103688A - 絶縁膜の形成方法およびゲート絶縁膜 - Google Patents

絶縁膜の形成方法およびゲート絶縁膜 Download PDF

Info

Publication number
JP2004103688A
JP2004103688A JP2002261042A JP2002261042A JP2004103688A JP 2004103688 A JP2004103688 A JP 2004103688A JP 2002261042 A JP2002261042 A JP 2002261042A JP 2002261042 A JP2002261042 A JP 2002261042A JP 2004103688 A JP2004103688 A JP 2004103688A
Authority
JP
Japan
Prior art keywords
insulating film
substrate
reactant
forming
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002261042A
Other languages
English (en)
Other versions
JP4032889B2 (ja
Inventor
Takayoshi Kato
加藤 孝義
Harumi Ikeda
池田 晴美
Akihide Kashiwagi
柏木 章秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002261042A priority Critical patent/JP4032889B2/ja
Publication of JP2004103688A publication Critical patent/JP2004103688A/ja
Application granted granted Critical
Publication of JP4032889B2 publication Critical patent/JP4032889B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】基板との界面付近における格子構造の歪みや結晶欠陥、さらには凹凸の発生なく、単結晶シリコンからなる基板上に金属酸化物を用いた絶縁膜を形成する方法を提供する。
【解決手段】単結晶シリコンからなる基板の処理表面に第1反応物を吸着させる第1工程(ステップS6)と、基板の処理表面に酸素を含む第2反応物を吸着させる第2工程(ステップS7)とを繰り返し行うことで、基板上に第1反応物に含有された物質の酸化物からなる絶縁膜を形成する方法であって、第1工程では、第1反応物として、金属を含有する反応物(Me含有反応物)とシリコンを含有する反応物(Si含有反応物)とを処理表面に吸着させると共に、工程の繰り返しの進行にともない、Si含有反応物の割合を段階的に減少させる。
【選択図】    図1

Description

【0001】
【発明の属する技術分野】
本発明は、絶縁膜の形成方法およびゲート絶縁膜に関し、特にはシリコン基板上に金属酸化物を用いた絶縁膜を形成する方法とこの方法によって得られたゲート絶縁膜に関する。
【0002】
【従来の技術】
MOS型シリコン半導体装置においては、トランジスタ構造の微細化に伴い、ゲート絶縁膜の薄膜化が進んでおり、デザインルールが0.10μm世代では、酸化シリコン(SiO)を用いたゲート絶縁膜に2nmレベルの膜厚が要求されている。しかしこのレベルの膜厚の酸化シリコン膜では、キャリアの直接トンネリングによりゲートリーク電流が増大する、という大きな課題がある。この問題に加え、いわゆるPMOSのボロン突抜け現象を抑える目的もあって、デザインルールが0.18μmの世代より、酸化シリコン膜にNOガス等の熱処理により窒素を熱拡散させ、窒化酸化シリコン膜(SiON膜)をゲート絶縁膜とする技術が採用されている。
【0003】
このような窒素の導入により、酸化シリコン膜が窒化シリコン膜に近づくため、膜の誘電率が上昇する。したがってリーク電流を抑えるために物理膜厚を厚くしてもデバイス性能に寄与する容量膜厚(C−V測定で得られる膜厚)は同等かそれ以下にすることが可能となる。しかし、窒素を導入することで、新たにNBTI(Negative Bias Temperature Instability)等の問題も発生し、シリコン窒化酸化膜中の窒素濃度プロファイルの制御が課題となっている。これは、熱拡散によって酸化シリコン膜に導入され、酸化シリコン膜/シリコン基板界面に到達した窒素が、正の固定電荷またはキャリアの散乱因子として働くため、窒素をゲート絶縁膜(酸化シリコン膜)の表面側に集中させようとするものである。この目的のため、熱拡散に代わり、窒素プラズマを照射し、酸化シリコン膜の表面のみを窒化する技術が採用され始めている。しかしながら、0.10μm〜0.07μm世代では、窒素を導入するゲート絶縁膜(シリコン酸化膜)の膜厚が1nmからこれ以下の厚さになっており、膜中の窒素濃度を制御すること自体が困難になっている。
【0004】
そこで、SiOより比誘電率の高い金属酸化物を用いてゲート絶縁膜を構成する研究が盛んに行われている。例えばキャパシタ絶縁膜等で採用されているTaOは比誘電率が約20あり、比誘電率3.7のSiOと置き換えると、ゲート絶縁膜の物理膜厚を5倍以上厚くすることが可能であり、直接トンネリング現象を抑えることが可能になる。
【0005】
【発明が解決しようとする課題】
しかし、シリコン半導体装置のゲート絶縁膜に金属酸化物を適用する場合、シリコン基板の表面に金属酸化物膜を形成することになる。したがって形成された金属酸化物/シリコン界面は、従来のシリコン酸化膜/シリコン基板界面以上に、格子構造、化学組成、熱膨張係数等が異なる全くのヘテロ接合となる。その結果、界面には大きな歪みやこれに起因する欠陥や原子レベルの凹凸が発生するが、これらはゲート絶縁膜としての特性を劣化させることは、シリコン酸化膜における古くからの課題と同様に大きな問題である。
【0006】
本発明は上記課題を解決するためになされたものであり、その目的とするところは、界面付近における格子歪みや結晶欠陥、さらには凹凸の発生なく、単結晶シリコンからなる基板上に金属酸化物を用いた絶縁膜を形成する方法を提供することにある。
【0007】
【課題を解決するための手段】
このような目的を達成するための本発明は、単結晶シリコンからなる基板の処理表面に第1反応物を吸着させる第1工程と、この処理表面に酸素を含む第2反応物を吸着させる第2工程とを繰り返し行うことで、基板上に第1反応物に含有された物質の酸化物からなる絶縁膜を形成する、いわゆる原子層蒸着法(ALD:Atomic Layer Deposition)に関する。先ず、第1の方法においては、第1工程において、金属を含有する反応物とシリコンを含有する反応物とを処理表面に吸着させる。またこの際、工程の繰り返しの進行にともない、シリコンを含有する反応物の割合を段階的に減少させることを特徴としている。
【0008】
このような方法によれば、工程の繰り返しにともなって、シリコンを含有する反応物の割合を段階的に減少させているため、形成される絶縁膜は、基板に近い部分から表面に向かって徐々にシリコンの含有量が少なくなるような濃度勾配を有するものとなる。このため、この絶縁膜は、基板に近い部分では金属酸化物に対するシリコン酸化物の割合が多く酸化シリコン膜に近い組成となり、単結晶シリコンからなる基板と間の格子歪みが小さく抑えられる。また、この絶縁膜は、表面に近づくにしたがってシリコン酸化物の割合が徐々に減らされるため、格子歪みの発生を小さく抑えながら、より誘電率の高い金属酸化物に近い組成となる。
【0009】
また、本発明は第1の方法のようにして得られたゲート絶縁膜でもあり、基板に近い部分から表面に向かって徐々に含有量が少なくなるような濃度勾配を有してシリコン酸化物を含有している。
【0010】
また、第2の本発明は、第1工程と第2工程とを繰り返し行う前に、基板表面のシリコンに終端している水素原子を脱離させる前処理工程を行うことを特徴としている。
【0011】
このような方法では、単結晶シリコンからなる基板表面から水素原子を脱離させた後に、この基板の処理表面に対して第1反応物や第2反応物の吸着が行われるため、処理表面に対して第1反応物や第2反応物の吸着をムラ無く吸着させることができる。このため、処理表面の全面に対して、均一に第1反応物や第2反応物の吸着が行われることになり、局所的な吸着不足による凹凸やこれに起因する格子歪みなく、絶縁膜が形成される。
【0012】
【発明の実施の形態】
以下、本発明の実施形態を図面に基づいて詳細に説明する。
【0013】
<第1実施形態>
図1は、本発明の第1実施形態の絶縁膜の製造方法を示すフローチャートである。ここでは、単結晶シリコンからなる基板の表面側にMOSトランジスタを形成する工程において、酸化物としてアルミナ(Al)を用いたゲート絶縁膜を形成する場合に本発明を適用した実施の形態を説明する。しかし、本第1実施形態の方法はゲート絶縁膜の形成への適用に限定されるものではない。
【0014】
先ず、ステップS1では、単結晶シリコンからなる基板(基板抵抗10ΩのP型シリコン)の洗浄を行う。ここでは、アンモニア−過酸化水素水溶液と、塩酸−過酸化水素水溶液とを用いたRCA洗浄を行い、さらにフッ酸(HF濃度1%)を用いた洗浄を行う。これにより、基板表面の微粒子、有機物、金属不純物を除去する。
【0015】
次に、洗浄処理を終了させた基板を成膜チャンバ内に収納する。そして、成膜チャンバ内の圧力を2.67×10Paに保つと共に、基板温度を300℃に保つ。この状態で、次のステップに移行する前に、成膜チャンバ内に窒素ガスを400sccmで1秒間供給し、成膜チャンバ内のガスを窒素に置換する工程を行う。尚、以降の工程においては、各処理ステップの間に、成膜チャンバ内のガスを窒素に置換する工程を行うこととする。
【0016】
次に、ステップS2では、以上のような洗浄処理を行った基板の処理表面に、シリコンを含有する反応物(Si含有反応物)をガス状で供給し、これにより処理表面にSi含有反応物を化学的に吸着させる。Si含有反応物としては、シラン(SiH)やジクロロシラン(H2SiCl2)、テトラクロロシラン(SiCl4)、テトラキスジメチルアミノシラン(Si[N(CH3)2]4)、テトラキスジエチルアミノシラン(Si[N(C2H5)2]4)、テトラキス1メトキシ2メチル2プロポキシシラン(Si[OC(CH3)2CH2OCH3]4)、トリスジメチルアミノシラン(HSi[N(CH3)2]3)、トリスジエチルアミノシラン(HSi[N(C2H5)2]3)等のガス状で供給可能な物質を用いることができる。
【0017】
ここでは、基板が収納された成膜チャンバ内に、アルゴン(Ar)をキャリアガスとしてSi含有反応物を導入する。この場合の処理条件は、例えば次のようである。
Figure 2004103688
ここで、ガスの流量sccm(standard cubic centimeter /minutes)は標準状態においての流量[cm/min]であり、以下同様であることとする。
【0018】
以上の後、次のステップに移行する前に、ステップS1の最終段で説明したと同様に、成膜チャンバ内を窒素置換する工程を行う。
【0019】
その後、ステップS3では、基板の処理表面に、酸素を含有する反応物(O含有反応物)を供給し、これにより処理表面にO含有反応物を化学的に吸着させる。これにより、先に吸着されているSi含有反応物のSiに結合しているH原子が脱離し、このSiにO含有反応物のOが結合する状態で化学的な吸着が行われ、これにより酸化シリコン層が形成される。O含有反応物としては、酸化性ガスを用いることができ、水蒸気ガス、オゾンガス等が用いられる。
【0020】
ここでは、基板が収納された成膜チャンバ内に、アルゴン(Ar)をキャリアガスとしてO含有反応物(HO)を導入する。この場合の処理条件は、例えば21℃にて蒸気圧で気化させたHOを、Ar(流量50sccm)をキャリアガスとして成膜チャンバ内に導入し、0.5秒間(ガス供給時間)の処理を行う。
【0021】
以上の後、次のステップに移行する前に、ステップS1の最終工程と同様に、成膜チャンバ内を窒素置換する工程を行う。
【0022】
次いで、ステップS4では、以上のステップS2とステップS3の工程が、設定された回数だけ繰り返えされ、この繰り返しが終了した否かを判断する。ここでは、繰り返しが終了した(Yes)と判断されるまで、ステップS2に戻って、さらにステップS3を繰り返し行う。この繰り返しの回数は、酸化シリコン層が所定の膜厚で成膜されるだけの1回〜複数回に設定される。そして、繰り返しが終了した(Yes)と判断された場合に、次のステップS5に進む。
【0023】
そして、ステップS5では、次のステップS6で行われる処理においてのガス供給量の設定調整が行われる。すなわち、次のステップS6では、ステップ基板の処理表面に、金属を含有する反応物(Me含有反応物)とSi含有反応物とをガス状で供給し、処理表面にMe含有反応物と共にSi含有反応物を吸着させる処理を行う。
【0024】
そこで、本ステップS5では、Me含有反応物とSi含有反応物とのガス供給量を調整する。この際、初期においては、Me含有反応物に対してSi含有反応物の割合が多くなるように設定され、ステップS5の繰り返しが進むにつれて、Si含有反応物の割合が減少するように、複数の供給量が設定されることとする。
【0025】
ここで、Me含有反応物としては、目的とする金属元素を含有する有機金属ガスを用いることができる。例えば、ここでは金属酸化物としてアルミナ(Al)を含有するゲート絶縁膜の形成を目的としているため、アルミニウムを含有する有機金属ガスとして、TMA[trimethylaluminium:Al(CH]が用いられる。
【0026】
尚、ゲート絶縁膜を構成する金属酸化物としては、アルミナ(Al)に限定されることはなく、Hf、Zr、La、Ce、Ta、Ti、Pr、Y、Gd等の酸化物であっても良い。例えば、Hf酸化物をゲート絶縁膜として形成する場合、Me含有反応物にはテトラキスジメチルアミノハフニウム(Hf[N(CH3)2]4)、ハフニウムターシャリーブトキサイド(Hf(OtBu)4)が用いられる。
【0027】
また、Si含有反応物としては、ステップS2で説明したガスと同様のものを用いることができる。
【0028】
そして、Me含有反応物にTMAを用い、Si含有反応物にSiHを用いた場合、ステップS5においては、例えば初期の供給量(流量)の設定値として、TMA:SiH=10sccm:190sccmに設定されることとする。そして、ステップ5の繰り返しにおいて、TMAの供給量を10sccmずつ増加させ、一方SiHの供給量を10sccmずつ減少させた複数段階の供給量が設定されていることとする。そして、ステップS4からステップS5に進んだ場合には、先ず、初期の設定値にMe含有反応物とSi含有反応物の供給量が調整される。
【0029】
そして、次のステップS6では、先ず、ステップS5で調整された初期の供給量に基づいて、処理表面にMe含有反応物(TMA)とSi含有反応物(SiH)とを供給し、これにより処理表面にMe含有反応物(TMA)とSi含有反応物(SiH)とを化学的に吸着させる。
Figure 2004103688
【0030】
以上の後、次のステップに移行する前に、ステップS1の最終工程と同様に、成膜チャンバ内を窒素置換する工程を行う。
【0031】
次のステップS7では、ステップS3と同様にして、基板の処理表面に、O含有反応物(酸化性ガスであり、例えばHO)を供給し、これにより処理表面にO含有反応物(HO)を化学的に吸着させる。これにより、先に吸着されているMe含有反応物(TMA)のアルミニウム(Al)に結合しているメチル基とSi含有反応物(SiH)のSiに結合しているH原子が脱離し、AlとSiとにO含有反応物(HO)のOが結合する状態で化学的な吸着が行われ、これにより金属酸化物(Al)とシリコン酸化物(SiO2)とからなる絶縁層が形成される。
【0032】
以上の後、次のステップに移行する前に、ステップS1の最終工程と同様に、成膜チャンバ内を窒素置換する工程を行う。
【0033】
次いで、ステップS8では、以上のステップS6とステップS7の工程が、設定された回数だけ繰り返えされ、この繰り返しが終了したか否かを判断する。ここでは、繰り返しが終了した(Yes)と判断されるまで、ステップS6に戻って、さらにステップS7を繰り返し行う。この繰り返しの回数は、ステップS5で調整された供給量での成膜が所定の膜厚で行われるだけの1回〜複数回に設定される。そして、繰り返しが終了した(Yes)と判断された場合に、次のステップS9に進む。
【0034】
ステップS9では、ステップS5で設定されている全ての設定値での繰り返し処理が終了したか否かを判断する。ここで、繰り返し行われた(Yes)と判断されるまで、ステップS5に戻る。そして、戻る毎に、ステップ6での各反応物の供給量が、前回よりもSi含有反応物の供給量の割合を減少させた次の設定値となるように調整を行う。そして、次のステップS6、ステップS7を繰り返し行い、次のステップS8で(Yes)と判断されるまで、ステップS5で調整sれた設定値での処理を繰り返し行う。
【0035】
以降、ステップS5〜S9を繰り返し行い、ステップS9で、繰り返しが終了した(Yes)と判断された場合に、上述した一連の原子層蒸着によるゲート電極の形成を終了させる。
【0036】
そして、以上により、基板側の酸化シリコン層が設けられ、その上部にシリコン酸化物と金属酸化物とからなる中間層を有し、さらに表面層に金属酸化物層を設けたゲート絶縁膜が得られる。
【0037】
尚、ステップS9で繰り返しが終了した(Yes)と判断された後には、Si含有反応物を供給せずにMe含有反応物のみをキャリアガスと共に供給する工程と、O含有反応物をキャリアガスと共に供給する工程とを繰り返し行い、処理表面に金属酸化物のみからなる層を形成するようにしても良い。
【0038】
以上説明した第1実施形態の形成方法によれば、ステップS5からステップS9の繰り返しにともなって、Si含有反応物の割合を段階的に減少させているため、形成されるゲート絶縁膜の中間層は、基板に近い部分から表面に向かって徐々にSiの含有量が少なくなるような濃度勾配を有するものとなる。このため、このゲート絶縁膜は、基板に近い部分では金属酸化物に対するシリコン酸化物の割合が多く酸化シリコン膜に近い組成となり、単結晶シリコンからなる基板と間の格子歪みが小さく抑えられる。また、このゲート絶縁膜は、表面に近づくにしたがってシリコン酸化物の割合が徐々に減らされるため、格子歪みの発生を小さく抑えながら、より誘電率の高い金属酸化物に近い組成となる。
【0039】
したがって、酸化シリコン膜と同等の界面特性を維持しつつ、リーク電流を増大させずに容量膜厚を薄膜化したゲート絶縁膜を形成することが可能になり、MOSトランジスタのさらなる微細化と動作速度の高速化を図ることが可能になる。
【0040】
尚、以上説明した第1実施形態においては、ステップS2とステップS3とを、順序を入れ替えて行っても良い。この場合、ステップS4において(No)と判断された場合には、先に行われるステップS3に戻り、次いでステップS2を行うこととする。またこの場合、ステップS6とステップS7とを、順序を入れ替えて行うことが好ましい。この場合、ステップS8において(No)と判断された場合には、先に行われるステップS7に戻り、次いでステップS6を行うこととする。さらに、ステップS9が終了した後に、Si含有反応物を供給せずにMe含有反応物のみをキャリアガスと共に供給する工程と、O含有反応物をキャリアガスと共に供給する工程とを繰り返し行う場合にも、これらの工程の順序も入れ替えることが好ましい。以上のように、各ステップを入れ替えた場合であっても、第1実施形態と同様の効果を得ることができる。
【0041】
また、第1実施形態においては、ステップS2〜ステップS4を行うことで、基板上に酸化シリコン層を形成することとした。しかし、本発明においては、これらのステップS2〜ステップS4は必要に応じて行われれば良く、これらのステップを行うことで、行わない場合と比較して、単結晶シリコンからなる基板とゲート絶縁膜との界面における格子歪みを最小限に抑えることが可能となる。尚、これらのステップS2〜ステップS4を行わない場合には、ステップS5で設定される初期の設定値を、Si含有反応物の供給量に対するMe含有反応物の供給量を充分に少なくすることが好ましく、これにより、単結晶シリコンからなる基板とゲート絶縁膜との界面における格子歪みをできるだけ小さく抑えることとする。
【0042】
<第2実施形態>
図2は、本発明の第2実施形態の絶縁膜の製造方法を示すフローチャートである。ここでは、単結晶シリコンからなる基板の表面側にMOSトランジスタを形成する工程において、酸化物としてアルミナ(Al)を用いたゲート絶縁膜を形成する場合に本発明を適用した実施の形態を説明する。しかし、本第2実施形態の方法はゲート絶縁膜の形成への適用に限定されるものではない。
【0043】
先ず、ステップS21では、第1実施形態のステップS1と同様に、単結晶シリコンからなる基板(基板抵抗10ΩのP型シリコン)の洗浄を行い、さらに洗浄処理を終了させた基板を成膜チャンバ内に収納し、成膜チャンバ内の圧力を2.67×10Paに保つと共に基板温度を300℃に保ち、さらに成膜チャンバ内を窒素置換する工程を行う。尚、以降の工程においては、各処理ステップの間に、成膜チャンバ内を窒素置換する工程を行うこととする。
【0044】
次に、ステップS22では、以上のような洗浄処理を行った基板の処理表面のシリコンに終端しているH原子を脱離させる工程を行う。ここでは、処理表面にSi−H結合の解離エネルギー(298.5kJ/mol;室温)以上のエネルギーの波長を含む光を照射することで、水素原子を脱離させる。そこで、処理表面に重水素ランプを光源とする紫外線を1分間照射する処理を行う。
【0045】
次いで、ステップS23では、処理表面に第1反応物として金属を含有する反応物(Me含有反応物)を供給し、処理表面に金属を化学的に吸着させる。Me含有反応物としては、第1実施形態と同様の材料が用いられ、ここではアルミニウムを含有する有機金属ガスとしてTMA(trimethylaluminium)が用いられる。
【0046】
この際、アルゴン(Ar)をキャリアガスとして、基板が収納された成膜チャンバ内にMe含有反応物を導入する。この場合の処理条件は、例えば次のようである。
Figure 2004103688
【0047】
その後、ステップS24では、基板の処理表面に、酸素を含有する第2反応物(O含有反応物)を供給し、これにより処理表面にO含有反応物を化学的に吸着させる。これにより、ステップS23で吸着された金属にO含有反応物のOが結合する状態で化学的な吸着が行われ、これにより金属酸化物層が形成される。このステップS24は、第1実施形態のステップS3と同様に行われ、O含有反応物としては、第1実施形態と同様の材料が用いられる。
【0048】
次いで、ステップS25では、以上のステップS23とステップS24の工程が、設定された回数だけ繰り返され、この繰り返しが終了した否かを判断する。
ここでは、繰り返しが終了した(Yes)と判断されるまで、ステップS23に戻って、さらにステップS24を繰り返し行う。この繰り返しの回数は、金属酸化物層が所定の膜厚で成膜されるだけの1回〜複数回に設定される。
【0049】
そして、繰り返しが終了した(Yes)と判断された場合に、上述した一連の原子層蒸着によるゲート電極の形成を終了させる。
【0050】
以上説明した第2実施形態の形成方法によれば、単結晶シリコンからなる基板表面から水素原子を脱離させた後に、この基板の処理表面に対してMe含有反応物やO含有反応物の吸着が行われるため、処理表面に対してMe含有反応物やO含有反応物の吸着をムラ無く吸着させることができる。つまり、このような水素原子の脱離処理を行わない場合、基板はSiがHで終端されている部分とされていない部分とが混在することになる。そして、Hで終端されている部分は、これ以外の部分と比較して、反応物が化学的に吸着し難く、ここではAlが結合し難い部分となる。したがって、繰り返し工程が進むにしたがって、Hが終端されている部分の成膜速度が他の部分と比較して遅くなり、凹凸の発生およびこれによる格子歪みの発生の原因となるのである。
【0051】
したがって、ステップS23とステップS24とを繰り返し行う原子層蒸着の前処理として、ステップS21の水素原子の脱離処理を行うことで、処理表面の全面に対して、均一にMe含有反応物やO含有反応物の吸着が行われることになり、局所的な吸着不足による凹凸やこれに起因する格子歪みなく、ゲート絶縁膜を形成することが可能になるのである。
【0052】
<第3実施形態>
本第3実施形態は、上述した第2実施形態におけるステップS22の水素原子の脱離の工程を、光照射に変えて熱処理によって行う方法であり、他のステップS21、S23〜S25は同様に行われることとする。
【0053】
すなわち、ステップS22においては、基板を収納した成膜チャンバ内を大気圧〜減圧雰囲気にして基板を加熱することで、処理表面のSiに終端している水素原子を脱離させる。この際の処理条件は、成膜チャンバ内の圧力を1.33×10−7〜1.01×10Pa程度に保ち、基板温度を100〜1200℃の範囲で行うこととする。一例としては、成膜チャンバ内を1.33×10−6Paに減圧し、基板温度を600℃で5分間保持する熱処理を行う。
【0054】
このような第3実施形態の方法であっても、第2実施形態と同様に、単結晶シリコンからなる基板表面から水素原子を脱離させた後に、この基板の処理表面に対してMe含有反応物やO含有反応物の吸着が行われるため、第2実施形態と同様の効果を得ることができる。
【0055】
尚、以上説明した第2実施形態および第3実施形態においては、ステップS23とステップS24とを、順序を入れ替えて行っても良く、同様の効果を得ることができる。だたし、この場合、ステップS25において(No)と判断された場合には、先に行われるステップS24に戻り、次いでステップS23を行うこととする。
【0056】
また、以上説明した第2実施形態および第3実施形態は、第1実施形態と組み合わせて行うことが可能である。この場合、例えば第1実施形態において図1を用いて説明したステップS1とステップS2との間に、第2実施形態または第3実施形態において図2を用いて説明したステップS22を行うようにする。
【0057】
このように、第1実施形態と第2実施形態または第3実施形態を組み合わせて行うことで、さらに基板とゲート絶縁膜との界面付近における格子構造の歪みを抑える効果が高くなる。
【0058】
【発明の効果】
以上説明したように本発明の第1の製造方法によれば、原子層蒸着法による酸化物絶縁膜の形成において、工程の繰り返しにともなって、Si含有反応物の割合を段階的に減少させてMe含有反応物を処理表面に吸着させることで、基板に近い部分では酸化シリコン膜に近い組成で、表面に近いほど金属酸化膜に近い組成の絶縁膜を形成することが可能となる。これにより、基板との界面付近における格子歪みが小さく抑えられ、かつ結晶欠陥が少なく、しかも金属酸化物を用いることで誘電率の高い絶縁膜を得ることが可能になる。この結果、単結晶シリコンからなる基板上に、酸化シリコン膜と同等の界面特性を維持しつつ、リーク電流を増大させずに容量膜厚を薄膜化した絶縁膜を形成することが可能になる。
【0059】
また、本発明の第2の製造方法によれば、単結晶シリコンからなる基板表面から水素原子を脱離させた後に、この基板の処理表面に対して原子層蒸着法による酸化物絶縁膜の形成工程を行う構成としたことで、反応物の局所的な吸着不足による凹凸やこれに起因する格子歪みや結晶欠陥の発生を抑えた絶縁膜の形成が可能になる。この結果、単結晶シリコンからなる基板上に、酸化シリコン膜と同等の界面特性を維持しつつ、リーク電流を増大させずに絶縁膜を形成することが可能になる。
【0060】
そして、本発明のゲート絶縁膜によれば、単結晶シリコンからなる基板に近い部分から表面に向かって徐々にシリコン酸化物の含有量を減少させた金属酸化物としたことで、酸化シリコン膜と同等の界面特性を維持することが可能で、かつリーク電流を抑えて容量膜厚の薄膜化を図ることが可能になる。この結果、MOSトランジスタのさらなる微細化と動作速度の高速化を図ることが可能になる。
【図面の簡単な説明】
【図1】本発明の第1実施形態の工程を示すフローチャートである。
【図2】本発明の第2実施形態および第3実施形態の工程を示すフローチャートである。

Claims (7)

  1. 単結晶シリコンからなる基板の処理表面に第1反応物を吸着させる第1工程と、前記基板の処理表面に酸素を含む第2反応物を吸着させる第2工程とを繰り返し行うことで、前記基板上に第1反応物に含有された物質の酸化物からなる絶縁膜を形成する方法であって、
    前記第1工程では、
    前記第1反応物として、金属を含有する反応物とシリコンを含有する反応物とを前記処理表面に吸着させると共に、
    工程の繰り返しの進行にともない、前記シリコンを含有する反応物の割合を段階的に減少させる
    ことを特徴とする絶縁膜の形成方法。
  2. 請求項1記載の絶縁膜の形成方法において、
    前記第1工程と第2工程とを繰り返し行う前に、
    前記処理表面にシリコンを含有する反応物を吸着させる工程と、前記基板の処理表面に酸素を含有する反応物を吸着させる工程とを行い、前記基板上に酸化シリコン層を形成する前処理工程を行う
    ことを特徴とする絶縁膜の形成方法。
  3. 請求項1記載の絶縁膜の形成方法において、
    前記第1工程と第2工程とを繰り返し行う前に、
    前記基板表面のシリコンに終端している水素原子を脱離させる前処理工程を行う
    ことを特徴とする絶縁膜の形成方法。
  4. 単結晶シリコンからなる基板の処理表面に第1反応物を吸着させる第1工程と、前記基板の処理表面に酸素を含む第2反応物を吸着させる第2工程とを繰り返し行うことで、前記基板上に第1反応物に含有された物質の酸化物からなる絶縁膜を形成する方法であって、
    前記第1工程と第2工程とを繰り返し行う前に、
    前記基板表面のシリコンに終端している水素原子を脱離させる前処理工程を行う
    ことを特徴とする絶縁膜の形成方法。
  5. 請求項4記載の絶縁膜の形成方法において、
    前記前処理工程では、光照射によって前記基板表面のシリコンに終端している水素原子を脱離させる
    ことを特徴とする絶縁膜の形成方法。
  6. 請求項4記載の絶縁膜の形成方法において、
    前記前処理工程では、熱処理によって前記基板表面のシリコンに終端している水素原子を脱離させる
    ことを特徴とする絶縁膜の形成方法。
  7. 単結晶シリコンからなる基板上に設けられた金属酸化物を用いたゲート絶縁膜であって、
    前記基板に近い部分から表面に向かって徐々に含有量が少なくなるような濃度勾配を有してシリコン酸化物を含有している
    ことを特徴とするゲート絶縁膜。
JP2002261042A 2002-09-06 2002-09-06 絶縁膜の形成方法 Expired - Fee Related JP4032889B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002261042A JP4032889B2 (ja) 2002-09-06 2002-09-06 絶縁膜の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002261042A JP4032889B2 (ja) 2002-09-06 2002-09-06 絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JP2004103688A true JP2004103688A (ja) 2004-04-02
JP4032889B2 JP4032889B2 (ja) 2008-01-16

Family

ID=32261522

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002261042A Expired - Fee Related JP4032889B2 (ja) 2002-09-06 2002-09-06 絶縁膜の形成方法

Country Status (1)

Country Link
JP (1) JP4032889B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327639A (ja) * 2003-04-24 2004-11-18 Hitachi Kokusai Electric Inc 半導体原料、半導体装置の製造方法、基板処理方法、および基板処理装置
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2007287856A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
JP2008543052A (ja) * 2005-05-25 2008-11-27 メアーズ テクノロジーズ, インコーポレイテッド 超格子誘電界面層を有する半導体素子
JP2009239246A (ja) * 2008-03-06 2009-10-15 National Institute Of Advanced Industrial & Technology 絶縁膜の形成方法及び絶縁膜
JP2014523638A (ja) * 2011-06-03 2014-09-11 エア プロダクツ アンド ケミカルズ インコーポレイテッド 炭素ドープケイ素含有膜を堆積するための組成物及び方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004327639A (ja) * 2003-04-24 2004-11-18 Hitachi Kokusai Electric Inc 半導体原料、半導体装置の製造方法、基板処理方法、および基板処理装置
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2008543052A (ja) * 2005-05-25 2008-11-27 メアーズ テクノロジーズ, インコーポレイテッド 超格子誘電界面層を有する半導体素子
JP2007287856A (ja) * 2006-04-14 2007-11-01 Toshiba Corp 半導体装置の製造方法
US8609487B2 (en) 2006-04-14 2013-12-17 Kabushiki Kaisha Toshiba Method of manufacturing semiconductor device
JP2009239246A (ja) * 2008-03-06 2009-10-15 National Institute Of Advanced Industrial & Technology 絶縁膜の形成方法及び絶縁膜
JP2014523638A (ja) * 2011-06-03 2014-09-11 エア プロダクツ アンド ケミカルズ インコーポレイテッド 炭素ドープケイ素含有膜を堆積するための組成物及び方法
JP2017082333A (ja) * 2011-06-03 2017-05-18 エア プロダクツ アンド ケミカルズ インコーポレイテッドAir Products And Chemicals Incorporated 炭素ドープケイ素含有膜を堆積するための組成物及び方法
US10319584B2 (en) 2011-06-03 2019-06-11 Versum Materials Us, Llc Compositions and processes for depositing carbon-doped silicon-containing films

Also Published As

Publication number Publication date
JP4032889B2 (ja) 2008-01-16

Similar Documents

Publication Publication Date Title
KR102588666B1 (ko) 기판 상의 구조물 형성 방법
TWI728941B (zh) 在反應空間中的基板的表面上形成氮化矽薄膜之方法
US7651953B2 (en) Method to form ultra high quality silicon-containing compound layers
US6348420B1 (en) Situ dielectric stacks
TWI540643B (zh) A semiconductor device manufacturing method, a substrate processing apparatus, a substrate processing system, and a recording medium
KR100924055B1 (ko) 반도체 디바이스의 제조 방법 및 기판 처리 장치
US7629270B2 (en) Remote plasma activated nitridation
JP2007516599A (ja) ゲルマニウム上の堆積前の表面調製
KR102014175B1 (ko) 플라즈마 원자층 증착법을 이용한 실리콘 질화 박막의 제조방법
JP2010183069A (ja) 半導体装置の製造方法及び基板処理装置
JP2012195564A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2004523885A (ja) 堆積前の表面調整方法
JPH1187341A (ja) 成膜方法及び成膜装置
JP6470468B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP4032889B2 (ja) 絶縁膜の形成方法
JP2008078253A (ja) 半導体装置の製造方法
JP2011018718A (ja) ジアルキルアミノ基を有する気相成長用シリコン原料及び当該材料を用いたシリコン含有薄膜の製造方法
TW202118894A (zh) 基板處理裝置、電漿生成裝置、半導體裝置之製造方法及程式
KR101176668B1 (ko) Uv 방사를 이용한 실리콘-함유 막들의 저온 에피택셜 성장
JP7240946B2 (ja) 酸化珪素膜形成方法
US20220165615A1 (en) Methods for filling a gap and related systems and devices
JPH07235530A (ja) 絶縁膜の形成方法
CN115522180A (zh) 一种低介电常数的硅基薄膜的制备方法及其应用
JPH1197439A (ja) 半導体装置及びその製造方法
JP4027913B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050708

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Written amendment

Effective date: 20070906

Free format text: JAPANESE INTERMEDIATE CODE: A523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Effective date: 20071002

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 6

Free format text: PAYMENT UNTIL: 20131102

LAPS Cancellation because of no payment of annual fees