JP2009239246A - 絶縁膜の形成方法及び絶縁膜 - Google Patents
絶縁膜の形成方法及び絶縁膜 Download PDFInfo
- Publication number
- JP2009239246A JP2009239246A JP2008207891A JP2008207891A JP2009239246A JP 2009239246 A JP2009239246 A JP 2009239246A JP 2008207891 A JP2008207891 A JP 2008207891A JP 2008207891 A JP2008207891 A JP 2008207891A JP 2009239246 A JP2009239246 A JP 2009239246A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- forming
- film
- ald
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【解決手段】水素終端による撥水性を持つシリコン表面から水素原子を脱離させ、親水化したのち、絶縁膜を堆積する工程を含む絶縁膜の形成方法である。
【選択図】図2
Description
このような背景から薄い酸化膜換算膜厚を持ったHfO2膜等のhigh-kゲートスタックの採用が期待されているが、現状では単独でゲートスタックとすることは絶縁性等に問題があり採用は困難である。
酸化膜換算膜厚を減少させるため、二酸化シリコン層を形成せず、水素終端化したシリコンを用いる場合、表面が撥水性であるため、ゲート絶縁膜の原料となる材料ガスが均一に吸着せず島状成長が発生し、絶縁性が低下してしまい、ゲートスタックとして使用できないという問題があった。
ALDによる従来のゲートスタック形成方法の問題点を図9に示す。
シリコン表面に二酸化シリコン層を形成し表面を親水化した後、ゲート絶縁膜を堆積すれば、膜の絶縁性は良好であるが、形成した二酸化シリコン層の膜厚分だけゲート絶縁膜の酸化膜換算膜厚が増加する問題点がある(図9(a))。
酸化膜換算膜厚を減少させるため、二酸化シリコン層を形成せず、水素終端化したシリコンを用いる場合、表面が撥水性であるため、ゲート絶縁膜の原料となる材料ガスが均一に吸着せず島状成長が発生し、絶縁性が低下してしまう問題点がある(図9(b))。
水素終端表面と有機金属ガスはほとんど反応しない(左図)。
物理吸着した有機金属ガスを核として島状成長する(中央図)。
界面近傍での膜密度が悪く、ピンホールが発生する(右図)。
(1)水素終端による撥水性を持つシリコン表面から水素原子を脱離させ、親水化したのち、絶縁膜を堆積する工程を含む絶縁膜の形成方法。
(2)上記絶縁膜が高誘電率絶縁膜であることを特徴とする(1)に記載の絶縁膜の形成方法。
(3)シリコンウェハを用意する工程と、シリコンウェハ表面をHF-処理する工程と、水素原子を脱離させる工程及びALDにより高誘電率絶縁膜を堆積する工程を含む絶縁膜の形成方法。
(4)上記ALDにより高誘電率絶縁膜を堆積する工程の前にH2O暴露工程をさらに含む(3)に記載の絶縁膜の形成方法。
(5)上記高誘電率絶縁膜を堆積する工程は、シリコンウェハ表面に金属原料ガス吸着・排気及び酸化剤による酸化剤反応・排気からなる繰り返し工程であるALDにより堆積する工程であることを特徴とする(3)又は(4)に記載の絶縁膜の形成方法。
(6)上記金属原料ガス及び酸化剤は、それぞれ、Hf[N(CH3) 2]4及びH2Oであることを特徴とする(5)に記載の絶縁膜の形成方法。
(7)上記高誘電率絶縁膜は、HfO2膜であることを特徴とする(2)ないし(6)のいずれかに記載の絶縁膜の形成方法。
(8)上記金属原料ガス及び酸化剤は、それぞれ、Al(CH3) 3及びH2Oであることを特徴とする(5)に記載の絶縁膜の形成方法。
(9)上記高誘電率絶縁膜は、Al2O3膜であることを特徴とする(2)ないし(5)又は(8)のいずれかに記載の絶縁膜の形成方法。
のいずれかに記載の絶縁膜の形成方法。
(10)上記絶縁膜は、ゲート絶縁膜であることを特徴とする(1)ないし(9)のいずれかに記載の絶縁膜の形成方法。
(11)上記絶縁膜は、キャパシタ絶縁膜であることを特徴とする(1)ないし(9)(12)上記請求項(1)ないし(11)のいずれかに記載の形成方法により形成された絶縁膜。
図1に親水化表面上でのALD反応の模式図を示す。
親水化した表面上への有機金属ガス供給。Si表面はOH基で終端されている(左図)。
有機金属ガスは表面のOH基と反応し、官能基Rは水素化されて脱離する(中央図)。
H2Oを供給すると、官能基Rと反応して水素化されて脱離し、MはOHで終端される。ふたたび有機金属ガスを供給すると、反応が進行し、均一な膜が形成される(右図)。
図2は、本発明のALDによるゲートスタック形成方法を説明する図面である。
表面を処理し水素終端による撥水性を持つシリコン表面とした後、水素原子を脱離させ、シリコン表面を親水性化する。次に、ALDによりHfO2膜等のhigh-kゲート絶縁膜を堆積する。このゲートスタック形成方法ではシリコン表面に二酸化シリコンを形成する必要がないため酸化膜換算膜厚を増加させることなく絶縁性の良好なゲート絶縁膜を形成できる。
(1)001面のP型シリコンウェハを用意する。
(2)ウェハ表面をHF-処理し犠牲酸化膜剥離を行う。ウェハ表面はHF-処理により撥水化される。
(3)700℃、窒素ガス1torr の雰囲気中で急速加熱処理(RTA:Rapid Thermal Annealing)を行う。これにより、ウェハ表面は水素脱離される。
(4)H2O暴露を行い表面にOHを吸着させる。(3)及び(4)の工程によりP型シリコンウェハ表面は親水化される。なお(4)の工程は適宜省略可能である。
(5)ALDによりHfO2膜を堆積させる。
(6)700℃、窒素ガス1torr の雰囲気中でPDA(Post Deposition Annealing)を行う。
(7)その上にNiSiゲート電極を形成する。
図5によれば、CV特性に関し、撥水性表面上の場合はリークが大きく異常な結果となっているが、親水化した表面上に形成した場合は良好な結果を示すことが分かる。
図6より撥水性表面上の場合(a)、界面ラフネスは約1.35nm/40nm、親水化した表面上に形成した場合(b)、界面ラフネスは約0.4nm/40nmと激減していることが分かる。
すなわち撥水性表面上の場合、界面の凸凹が40nm程度の観察範囲で1nm以上に増大しているが、親水化した表面上に形成した場合の界面は極めて平坦で、40nm程度の観察範囲で1nm以下に保たれている。
また本発明の絶縁膜は、ゲート絶縁膜に限らずキャパシタ、フラッシュメモリの容量結合用、DRAM用、FeRAM用の絶縁膜にも適用できる。
Claims (12)
- 水素終端による撥水性を持つシリコン表面から水素原子を脱離させ、親水化したのち、絶縁膜を堆積する工程を含む絶縁膜の形成方法。
- 上記絶縁膜が高誘電率絶縁膜であることを特徴とする請求項1に記載の絶縁膜の形成方法。
- シリコンウェハを用意する工程と、シリコンウェハ表面をHF-処理する工程と、水素原子を脱離させる工程及びALDにより高誘電率絶縁膜を堆積する工程を含む絶縁膜の形成方法。
- 上記ALDにより高誘電率絶縁膜を堆積する工程の前にH2O暴露工程をさらに含む請求項3に記載の絶縁膜の形成方法。
- 上記高誘電率絶縁膜を堆積する工程は、シリコンウェハ表面に金属原料ガス吸着・排気及び酸化剤による酸化剤反応・排気からなる繰り返し工程であるALDにより堆積する工程であることを特徴とする請求項3又は4に記載の絶縁膜の形成方法。
- 上記金属原料ガス及び酸化剤は、それぞれ、Hf[N(CH3) 2]4及びH2Oであることを特徴とする請求項5に記載の絶縁膜の形成方法。
- 上記高誘電率絶縁膜は、HfO2膜であることを特徴とする請求項2ないし6のいずれか1項に記載の絶縁膜の形成方法。
- 上記金属原料ガス及び酸化剤は、それぞれ、Al(CH3) 3及びH2Oであることを特徴とする請求項5に記載の絶縁膜の形成方法。
- 上記高誘電率絶縁膜はAl2O3膜であることを特徴とする請求項2ないし5又は8のいずれか1項に記載の絶縁膜の形成方法。
- 上記絶縁膜は、ゲート絶縁膜であることを特徴とする請求項1ないし9のいずれか1項に記載の絶縁膜の形成方法。
- 上記絶縁膜は、キャパシタ絶縁膜であることを特徴とする請求項1ないし9のいずれか1項に記載の絶縁膜の形成方法。
- 上記請求項1ないし11のいずれか1項に記載の形成方法により形成された絶縁膜。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008207891A JP5177660B2 (ja) | 2008-03-06 | 2008-08-12 | 絶縁膜の形成方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008056076 | 2008-03-06 | ||
JP2008056076 | 2008-03-06 | ||
JP2008207891A JP5177660B2 (ja) | 2008-03-06 | 2008-08-12 | 絶縁膜の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009239246A true JP2009239246A (ja) | 2009-10-15 |
JP5177660B2 JP5177660B2 (ja) | 2013-04-03 |
Family
ID=41252797
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008207891A Expired - Fee Related JP5177660B2 (ja) | 2008-03-06 | 2008-08-12 | 絶縁膜の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5177660B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010199593A (ja) * | 2010-03-23 | 2010-09-09 | Ulvac Japan Ltd | 絶縁膜の成膜方法及びその成膜装置 |
JP2011124371A (ja) * | 2009-12-10 | 2011-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 成膜方法 |
JPWO2015140933A1 (ja) * | 2014-03-18 | 2017-04-06 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び記録媒体 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
JP2004103688A (ja) * | 2002-09-06 | 2004-04-02 | Sony Corp | 絶縁膜の形成方法およびゲート絶縁膜 |
JP2005032908A (ja) * | 2003-07-10 | 2005-02-03 | Semiconductor Leading Edge Technologies Inc | 薄膜の形成方法 |
JP2007274002A (ja) * | 2007-05-14 | 2007-10-18 | Sony Corp | 原子層蒸着法を用いた薄膜形成方法 |
WO2008010546A1 (fr) * | 2006-07-20 | 2008-01-24 | Hitachi Kokusai Electric Inc. | Procédé de fabrication de dispositif semiconducteur et appareil de traitement de substrat |
-
2008
- 2008-08-12 JP JP2008207891A patent/JP5177660B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002314072A (ja) * | 2001-04-19 | 2002-10-25 | Nec Corp | 高誘電体薄膜を備えた半導体装置及びその製造方法並びに誘電体膜の成膜装置 |
JP2004103688A (ja) * | 2002-09-06 | 2004-04-02 | Sony Corp | 絶縁膜の形成方法およびゲート絶縁膜 |
JP2005032908A (ja) * | 2003-07-10 | 2005-02-03 | Semiconductor Leading Edge Technologies Inc | 薄膜の形成方法 |
WO2008010546A1 (fr) * | 2006-07-20 | 2008-01-24 | Hitachi Kokusai Electric Inc. | Procédé de fabrication de dispositif semiconducteur et appareil de traitement de substrat |
JP2007274002A (ja) * | 2007-05-14 | 2007-10-18 | Sony Corp | 原子層蒸着法を用いた薄膜形成方法 |
Non-Patent Citations (1)
Title |
---|
JPN6012066885; D.W.McNeill, S.Bhattacharya, H.Wadsworth, F.H.Ruddell, S.J.N.Mitchell, B.M.Armstrong, H.S.Gamble: 'Atomic layer deposition of hafnium oxide dielectrics on silicon and germanium substrates' J Mater Sci Mater Electron Vol.19, No.2, 200802, 119-123 * |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011124371A (ja) * | 2009-12-10 | 2011-06-23 | Nippon Telegr & Teleph Corp <Ntt> | 成膜方法 |
JP2010199593A (ja) * | 2010-03-23 | 2010-09-09 | Ulvac Japan Ltd | 絶縁膜の成膜方法及びその成膜装置 |
JPWO2015140933A1 (ja) * | 2014-03-18 | 2017-04-06 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置及び記録媒体 |
Also Published As
Publication number | Publication date |
---|---|
JP5177660B2 (ja) | 2013-04-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3912990B2 (ja) | 集積回路構造およびその製造方法 | |
US9236245B2 (en) | ZrA1ON films | |
US8399365B2 (en) | Methods of forming titanium silicon oxide | |
KR101304965B1 (ko) | 반도체 장치, 반도체 장치의 제조 방법, 기판 처리 시스템 및 기록 매체 | |
US8227357B2 (en) | Methods of fabricating silicon oxide layers using inorganic silicon precursors and methods of fabricating semiconductor devices including the same | |
KR20140029041A (ko) | 무불소텅스텐 배리어층을 구비한 반도체장치 및 그 제조 방법 | |
US8649154B2 (en) | Method for producing a metal-insulator-metal capacitor for use in semiconductor devices | |
JP4983025B2 (ja) | 半導体装置の製造方法 | |
JP5177660B2 (ja) | 絶縁膜の形成方法 | |
KR20030051224A (ko) | 고유전율 게이트 산화막상의 강유전체 박막의mocvd용 시드층 프로세스 | |
US20150125606A1 (en) | Method of Forming Mask Structure, Film Forming Apparatus and Non-Transitory Storage Medium | |
KR101116166B1 (ko) | 반도체 소자의 커패시터 및 그 제조 방법 | |
US20140004679A1 (en) | Method of fabricating semiconductor device | |
US20060189055A1 (en) | Method of forming a composite layer, method of manufacturing a gate structure by using the method of forming the composite layer and method of manufacturing a capacitor by using the method of forming the composite layer | |
TW202249069A (zh) | 用以改善元件效能的處理 | |
CN111564365A (zh) | 一种沉积薄膜的方法及其应用、形成半导体有源区的方法 | |
TW202035759A (zh) | 金屬矽化物的選擇性沉積以及選擇性氧化物移除 | |
KR100927751B1 (ko) | 플래시 메모리 소자의 제조방법 | |
US20070054503A1 (en) | Film forming method and fabrication process of semiconductor device | |
KR100755072B1 (ko) | 3원계 옥사이드 게이트절연막을 갖는 반도체소자 및 그제조방법 | |
US20210193468A1 (en) | Treatments To Improve Device Performance | |
US20220415651A1 (en) | Methods Of Forming Memory Device With Reduced Resistivity | |
JP4283140B2 (ja) | 薄膜形成方法 | |
JP4220991B2 (ja) | 半導体装置の製造方法 | |
KR100668736B1 (ko) | 반도체 소자의 커패시터 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100304 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100601 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120831 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121227 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5177660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |