JP7240946B2 - 酸化珪素膜形成方法 - Google Patents

酸化珪素膜形成方法 Download PDF

Info

Publication number
JP7240946B2
JP7240946B2 JP2019085520A JP2019085520A JP7240946B2 JP 7240946 B2 JP7240946 B2 JP 7240946B2 JP 2019085520 A JP2019085520 A JP 2019085520A JP 2019085520 A JP2019085520 A JP 2019085520A JP 7240946 B2 JP7240946 B2 JP 7240946B2
Authority
JP
Japan
Prior art keywords
film
silicon oxide
substrate
oxide film
film forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019085520A
Other languages
English (en)
Other versions
JP2020181938A (ja
Inventor
章公 今瀬
茂樹 松本
永華 徐
雅仁 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TRI Chemical Laboratorories Inc
Original Assignee
TRI Chemical Laboratorories Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TRI Chemical Laboratorories Inc filed Critical TRI Chemical Laboratorories Inc
Priority to JP2019085520A priority Critical patent/JP7240946B2/ja
Priority to TW108127442A priority patent/TWI834700B/zh
Priority to KR1020190109344A priority patent/KR20200125379A/ko
Publication of JP2020181938A publication Critical patent/JP2020181938A/ja
Application granted granted Critical
Publication of JP7240946B2 publication Critical patent/JP7240946B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02131—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being halogen doped silicon oxides, e.g. FSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01001—Hydrogen [H]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01007—Nitrogen [N]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01035—Bromine [Br]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Description

特許法第３０条第２項適用 公益社団法人応用物理学会 ２０１８年第７９回応用物理学会秋季学術講演会 開催日：２０１８年９月１８日～２１日 発表日：２０１８年９月２１日 開催場所：名古屋国際会議場（愛知県名古屋市熱田区熱田西町１番１号） ＳｉＢｒ▲４▼を用いた低温ＡＬＤによるＳｉＯ▲２▼成膜
本発明は酸化珪素膜形成方法に関する。
半導体素子における絶縁膜として酸化珪素膜が知られている。酸化珪素膜は薄膜形成技術（例えば、ＣＶＤ（Chemical Vapor Deposition）やＡＬＤ（Atomic Layer Deposition））によって形成されている。
例えば、ＢＴＢＡＳ（ビスターシャリーブチルアミノシラン：ＳｉＨ２［ＮＨ（Ｃ４Ｈ９）］２）とＯ３（酸化剤）とを用いたＡＬＤ法によって二酸化珪素膜が形成されている。ＢＤＥＡＳ（ビス（ジエチルアミノ）シラン：ＳｉＨ２（ＮＥｔ２）２）とＯ３（酸化剤）とを用いたＡＬＤ法によって二酸化珪素膜が形成されている。３ＤＭＡＳ（トリスジメチルアミノシラン：ＳｉＨ［Ｎ（ＣＨ３）２］３）とＯ３（酸化剤）とを用いたＡＬＤ法によって二酸化珪素膜が形成されている。
JP2015-12131Aは、ＳｉＣｌ４とＯ３又はＯ２プラズマとを用いたＣＶＤ法によって二酸化珪素膜を形成する技術を提案している。JP2015-12131Aには、ＳｉＣｌ４の代わりにＳｉＢｒ４，ＳｉＩ４を利用し、Ｏ３又はＯ２プラズマでＣＶＤ法により二酸化珪素膜を形成するのも良い旨の一般記載が有る。しかし、ＳｉＢｒ４，ＳｉＩ４を用いた実施例の記載はない。
U.S.Patent 6,818,250は、ＳｉＣｌ４とＨ２ＯとＮＨ３とを用いたＣＶＤ法によって二酸化珪素膜を形成する技術を提案している。
U.S.Patent 6,992,019は、Ｓｉ２Ｃｌ６とＨ２ＯとＣ５Ｈ５Ｎとを用いたＡＬＤ法によって二酸化珪素膜を形成する技術を提案している。
U.S.Patent 7,749,574は、シリコン前駆体（Ｓｉ２Ｃｌ６，ＳｉＣｌ４等）とＨ２ＯとＣ５Ｈ５Ｎとを用いたＡＬＤ法によって二酸化珪素膜を形成する技術を提案している。
JP2015-12131A U.S.Patent 6,818,250 U.S.Patent 6,992,019 U.S.Patent 7,749,574
J. W. Klaus and S. M. George, J. Electrochem.Soc. 147 (7), 2658-2664 (2000) Y. Du, X. Du, S. M. George, J. Phys. Chem. C 111, 219-226(2007)
前記Ｏ３（Ｏ２）を用いた二酸化珪素膜形成技術では、目的とする二酸化珪素膜を形成する際に、同一基板上に存在する素子を構成する材料（例えば、金属膜、Ｓｉ，Ｇｅ等のＩＶ族半導体膜、ＧａＡｓなどのＩＩＩ―Ｖ族半導体膜、窒化物膜、カルコゲナイト膜、ＳｉとＣとを含む膜、ＨｆＯxなどの意図的に酸化数を制御した非量論組成の酸化物膜、有機物からなる膜など）が、酸化剤やプラズマに暴露される事で、ダメージを受ける問題がある。従来の技術では、保護すべき個所に予め保護膜を形成することで、酸化剤やプラズマの暴露によるダメージを防止することが一般的であった。しかし、近年の３次元立体的構造の半導体製品の製造工程においては、保護膜の形成によって、酸化剤やプラズマによるダメージを防止するという従来の方法を用いることが困難となる場合が現れた。
そのような場合においても、材料（基板上に形成された素子の種々の構成材料）の酸化剤やプラズマの暴露によるダメージの低減が求められている。
上記課題を解決する為には、Ｏ３又はＯ２プラズマ等の比較的酸化力が強い酸化剤を用いず、酸化力の比較的弱いＨ２ＯをＯ源として用い、一般的な半導体用成膜装置で実施される温度範囲（例えば５００℃以下）での二酸化珪素膜成膜技術が求められる。
不純物を含まず、高品質な膜を効率良く形成する為には、不純物の除外を促進する為に、ある温度以上での二酸化珪素膜成膜技術が求められる。
膜厚の均一性や凹凸面に対する良好な被覆性を得る為にはＡＬＤ法が求められる
成膜技術が求められ。二酸化珪素膜成膜技術として、Ｏ源としてＨ２Ｏを用いるＡＬＤ法として、Ｌｗｉｓ塩基を触媒として利用する方法がある。（非特許文献１，２）
例えば、ＳｉＣｌ４（Ｓｉ原料）、Ｈ２Ｏ（Ｏ源）、ＮＨ３（Ｌｗｉｓ塩基（触媒））を用いる場合、ＡＬＤの各工程は次のように説明される。
第１に、基体表面にＳｉ－ＯＨ＊（＊は表面種を表す）が存在し、ＳｉＣｌ４とＮＨ３とを暴露することで、以下の（式１）の様な反応が進む。
（式１）
Ｓｉ－ＯＨ＊+ＳｉＣｌ４+ＮＨ３→Ｓｉ－Ｏ－Ｓｉ－Ｃｌ３ ＊＋ＨＣｌ＋ＮＨ３
第２に、基体表面および成膜装置内から、ＳｉＣｌ４、Ｌｗｉｓ塩基、及び生成したＨＣｌを、除外（パージ）する工程がある。
第３に、基体表面上のＳｉ－Ｏ－Ｓｉ－Ｃｌ３ *に、Ｈ２ＯとＮＨ３とを暴露することで、以下の（式２）の様な反応が進む。
（式２）
Ｓｉ－Ｏ－Ｓｉ－Ｃｌ３ ＊+Ｈ２Ｏ+ＮＨ３→Ｓｉ－Ｏ－Ｓｉ－ＯＨ＊＋ＨＣｌ＋ＮＨ３
第４に、基体表面および成膜装置内から、Ｈ２Ｏ、Ｌｗｉｓ塩基、ＨＣｌを、除外（パージ）する工程がある。前記第１～第４の工程を順に繰り返すことで酸化珪素膜が基体上に形成される。
前記特許文献２，３，４は、Ｏ３，Ｏ２プラズマ等（酸化力が強い酸化剤）を用いない成膜技術を提案している。前記特許文献２，３，４はＨ２Ｏ（酸化力が弱い酸化剤）を用いた成膜技術を提案している。
しかしながら、前記特許文献２，３，４に記載の二酸化珪素膜成膜方法は本発明の解決すべき課題を解決できるものではなかった。
例えば、ＳｉＣｌ４（Ｓｉ源）とＨ２Ｏ（Ｏ源：酸化剤）とＮＨ３（触媒）とを用いたＡＬＤ法は、低温での成膜を可能とした。しかしながら、成膜温度が十分な成膜速度を得る為には、基体の温度を７５℃以下とする必要が有った。このような低い温度では、膜中に塩などの不純物が残留し易く、膜の品質が低下した。
Ｓｉ原料としてＳｉＣｌ４の代わりにヘキサクロロジシラン（Ｓｉ２Ｃｌ６）が用いられた例（U.S.Patent 6,992,019）では、ＡＬＤによる成膜直後での二酸化珪素膜の緻密性と絶縁性とが十分でなかった。この為、後処理として、Ｏ２存在化での高温（３００℃～７００℃）での熱アニーリング、若しくはＯ２プラズマ処理、又はＯ３トリートメントが必要であった。この為、本発明の課題の解決には適用出来なかった。
触媒としてＮＨ３の代わりにピリジン（Ｃ５Ｈ５Ｎ）が用いられた例（U.S.Patent 7,749,574）においても、膜の品質が十分ではなかった。
要するに、Ｓｉ源として塩化珪素が、酸化剤（Ｏ源）としてＨ２Ｏのみが用いられた何れの従来技術も、膜品質、ダメージ低減、及び生産性の全ての要件を満足する事は出来なかった。
本発明が解決しようとする課題は、前記問題点を解決することである。すなわち、本発明が解決しようとする課題は、Ｏ３、Ｏ２プラズマを用いない（実質上、用いない）で、比較的低温な条件下で酸化珪素膜を形成できる技術を提供することである。強力な酸化剤（Ｏ３，Ｏ２プラズマ等）を実質上用いず、成膜時の温度が比較的低温である要件は、二酸化珪素膜成膜時に、基板上に形成されている素子を構成する材料のダメージ（酸化や熱によって受けるダメージ）が小さい事を理解できるであろう。
本発明が解決しようとする課題は、高品質（高密度・高絶縁耐性）の酸化珪素膜を形成できる技術を提供することである。高密度・高絶縁耐性の酸化珪素膜は、半導体素子においては、非常に重要な要件である。
本発明は斯かる高絶縁耐性の要望を満足する。本発明が解決しようとする課題は、高品質の酸化珪素膜を効率良く形成できる技術を提供することである。高品質の酸化珪素膜が効率良く形成できると言う事は生産性が高い事を意味する。低コストで高品質の酸化珪素膜が得られると言う事である。酸化珪素膜の形成段階において、基板上に形成されている素子を構成する材料に与えるダメージを低減し得る事は、一連の半導体製品の製造工程の中で、ダメージ（酸化や高熱によるダメージ）を受け易い素子材料や、保護膜の形成が困難な立体構造の場合など、従来の酸化珪素膜の形成技術を用いることが困難で有った場合においても、本発明を適用することが出来る事を意味する。
前記課題を解決する為の研究が、本発明者によって、鋭意、推し進められて行った。その結果、酸化珪素のＯ源としてはＨ２Ｏを用いることが最適な事が判って来た。Ｈ２Ｏは従来でも酸化剤として用いられて来た。Ｈ２Ｏは強力な酸化剤ではない。従って、Ｈ２Ｏが用いられても、Ｈ２Ｏは半導体製品の各素子を構成する各種材料に対して与えるダメージが少ない。
ところで、残留不純物が少なく緻密性の高い酸化珪素膜を得る為には、基体の温度を約８０℃以上とする事が重要である事が判って来た。
本発明者は、酸化珪素のＯ源としてはＨ２Ｏを採用した場合、酸化珪素のＳｉ源としては何が好適かを検討して行った。従来では、主に、塩化珪素系の化合物が提案されて来た。U.S.Patent 6,818,250はＳｉＸ４（Ｘはハロゲン）を提案している。しかし、前記U.S.Patent 6,818,250が具体的に例示しているハロゲンはＣｌのみである。Ｂｒは具体的には開示されていない。前記U.S.Patent 6,818,250が触媒として例示しているのはアンモニア（ＮＨ３）に過ぎない。Ｌｗｉｓ塩基（触媒）の他の具体的な開示は無い。前記JP2015-12131AにはＳｉＢｒ４の一般記載がある。しかし、JP2015-12131AはＨ２Ｏを用いない。JP2015-12131AはＯ２（又はＯ３）を用いる手法に過ぎない。従って、JP2015-12131AにＳｉＢｒ４の一般記載が有るにしても、その前提が異なる故に、即ち、Ｏ２（又はＯ３）を用いない場合、かつ、Ｈ２Ｏを用いる場合に、ＳｉＢｒ４が好適か否かは判らない。本発明者は、様々な実験を繰り返して行く中に、酸化珪素のＯ源としてＨ２Ｏを用いた場合に、酸化珪素のＳｉ源としてはＳｉＢｒ４が好適な事を見出すに至った。
しかし、Ｈ２ＯとＳｉＢｒ４とが用いられたならば、高性能な酸化珪素膜が効率良く得られるかと言うと、そうでもなかった。
更なる研究開発が進められて行った結果、触媒（成膜の為の触媒）としてアンモニアを用いた場合、アンモニアは、ＳｉＢｒ４と反応する為、不適当な事が判って来た。更なる検討が進められて行った結果、ピリジンが有効である事が判って来た。
すなわち、成膜時に材料（基体となる基板上に在る素子の種々の構成材料）のダメージが防止され、高密度・高絶縁耐性で高品質な酸化珪素膜を、生産性良く形成する為には、ＳｉＢｒ４とＨ２ＯとＣ５Ｈ５Ｎ（ピリジン）とを用いる事が必須である旨の知見を得るに至った。
本発明は前記知見を基にして達成された。
本発明は、
基体上に酸化珪素膜を形成する方法であって、
成膜装置内にＳｉＢｒｎＸ４-ｎ（ｎは１～４の整数、ＸはＢｒ以外のハロゲン），Ｈ２Ｏ，Ｃ５Ｈ５Ｎが供給され、
成膜装置内の基体上に酸化珪素膜が形成される酸化珪素膜形成方法を提案する。
本発明は、上記酸化珪素膜形成方法であって、好ましくは、成膜装置内に前記ＳｉＢｒｎＸ４-ｎとＣ５Ｈ５Ｎとが供給される工程Ａと、成膜装置内にＨ２ＯとＣ５Ｈ５Ｎとが供給される工程Ｂとを有する酸化珪素膜形成方法を提案する。
本発明は、上記酸化珪素膜形成方法であって、好ましくは、成膜装置内に前記ＳｉＢｒｎＸ４-ｎとＣ５Ｈ５Ｎとが供給される工程Ａと、成膜装置内にＨ２ＯとＣ５Ｈ５Ｎとが供給される工程Ｂとを有し、前記工程Ａと前記工程Ｂとが交互に繰り返される酸化珪素膜形成方法を提案する。
本発明は、上記酸化珪素膜形成方法であって、好ましくは、成膜装置内が脱気される工程Ｃを有し、前記工程Ａと前記工程Ｂとが交互に繰り返され、前記工程Ａと前記工程Ｂとの間に前記工程Ｃが有る酸化珪素膜形成方法を提案する。
本発明は、上記酸化珪素膜形成方法であって、好ましくは、成膜装置内に供給される前記ＳｉＢｒｎＸ４-ｎにより基体が暴露される暴露量が０．３～１００ｔｏｒｒ・ｓｅｃ、成膜装置内に供給されるＨ２Ｏによる暴露量は０．３～５０ｔｏｒｒ・ｓｅｃ、前記ＳｉＢｒｎＸ４-ｎと同時に成膜装置内に供給されるＣ５Ｈ５Ｎは０.３～１００ｔｏｒｒ・ｓｅｃ、Ｈ２Ｏと同時に成膜装置内に供給されるＣ５Ｈ５Ｎは０．３～５０ｔｏｒｒ・ｓｅｃである酸化珪素膜形成方法を提案する。
本発明は、上記酸化珪素膜形成方法であって、好ましくは、酸化珪素膜形成時における基体は８０℃以上に保持される酸化珪素膜形成方法を提案する。
本発明は、上記酸化珪素膜形成方法であって、好ましくは、酸化珪素膜形成時における基体は２００℃以下に保持される酸化珪素膜形成方法を提案する。
本発明は、上記酸化珪素膜形成方法であって、好ましくは、ＡＬＤ法が用いられる酸化珪素膜形成方法を提案する。
本発明は、上記酸化珪素膜形成方法であって、好ましくは、形成された酸化珪素膜の絶縁耐力が４ＭＶ／ｃｍ以上である酸化珪素膜形成方法を提案する。
本発明は、上記酸化珪素膜形成方法であって、好ましくは、形成された酸化珪素膜の密度が２ｇ／ｃｍ３以上である酸化珪素膜形成方法を提案する。
高品質（高密度・高絶縁耐性）の酸化珪素膜が効率良く得られた。
ＳｉＢｒ４暴露量と成膜速度との関係を示すグラフ Ｈ２Ｏ暴露量と成膜速度との関係を示すグラフ 基体温度と成膜速度との関係を示すグラフ 基体温度と二酸化珪素膜密度との関係を示すグラフ 二酸化珪素膜の赤外線吸収スペクトルを示すグラフ 素子の説明図 電界強度と電流密度との関係を示すグラフ 基体温度と絶縁破壊電界との関係を示すグラフ ＮＨ３を用いて形成された膜の赤外線吸収スペクトルを示すグラフ ＳｉＣｌ４を用いた場合の基体温度と成膜速度との関係を示すグラフ
以下、本発明の実施形態が説明される。
本発明は酸化珪素（ＳｉＯｘ（ｘは、例えば１から２の数値））膜形成方法である。例えば、二酸化珪素（ＳｉＯ２）膜形成方法である。前記方法は基体上に前記酸化珪素膜を形成する方法である。前記方法は、好ましくは、ＡＬＤ法を用いた方法である。薄膜形成技術にはＣＶＤ法も知られている。しかしながら、本発明にあっては、好ましくは、ＡＬＤ法を用いた成膜方法である。その理由は次の通りである。ＣＶＤ法が用いられた場合、副生成物であるピリジニウム塩類や、物理吸着したＨ２Ｏが十分に除外されないまま成膜が進行する。この為、酸化珪素膜の緻密性や均質性が低下する恐れが有った。
前記方法は成膜装置内にＳｉＢｒｎＸ４-ｎ（ｎは１～４の整数、ＸはＢｒ以外のハロゲン：Ｓｉ源）を供給する。前記方法は成膜装置内にＨ２Ｏを供給する。前記方法は成膜装置内にＣ５Ｈ５Ｎ（ピリジン）を供給する。前記ＳｉＢｒｎＸ４-ｎ，Ｈ２Ｏ，Ｃ５Ｈ５Ｎの供給は、好ましくは、次のように行われる。成膜装置内に前記ＳｉＢｒｎＸ４-ｎとＣ５Ｈ５Ｎとが供給される工程Ａと、成膜装置内にＨ２ＯとＣ５Ｈ５Ｎとが供給される工程Ｂとを有する。好ましくは、成膜装置内に前記ＳｉＢｒｎＸ４-ｎとＣ５Ｈ５Ｎとが供給される工程Ａと、成膜装置内にＨ２ＯとＣ５Ｈ５Ｎとが供給される工程Ｂとを有し、前記工程Ａと前記工程Ｂとが交互に繰り返される。前記工程Ａと前記工程Ｂとは、どちらが先でも良い。例えば、前記工程Ａの後に前記工程Ｂが有っても良く、前記工程Ｂの後に前記工程Ａが有っても良い。更に好ましくは、成膜装置内が脱気される工程Ｃを有し、前記工程Ａと前記工程Ｂとが交互に繰り返され、前記工程Ａと前記工程Ｂとの間に前記工程Ｃを有する方法である。具体的には、前記工程Ａ→前記工程Ｃ→前記工程Ｂ→前記工程Ｃ→前記工程Ａ→前記工程Ｃ→前記工程Ｂ→…である。或いは、前記工程Ｂ→前記工程Ｃ→前記工程Ａ→前記工程Ｃ→前記工程Ｂ→前記工程Ｃ→前記工程Ａ→…である。斯かる方法を採用した理由は次の理由に基づく。例えば、同時（一度）に全ての成分（前記ＳｉＢｒｎＸ４-ｎ，Ｈ２Ｏ，Ｃ５Ｈ５Ｎ）が供給されて成膜が行われた場合、成膜装置内の気相中において、前記ＳｉＢｒｎＸ４-ｎとＨ２Ｏが反応する恐れが有る。ＣＶＤとなる恐れが有る。前記ＳｉＢｒｎＸ４-ｎの中でも、最も、好ましい酸化珪素膜が得られたのは、ＳｉＢｒ４であった。従って、ＳｉＢｒ４が用いられるのが好ましかった。
成膜装置内に供給される前記ＳｉＢｒｎＸ４-ｎの基体に対する暴露量［ｔｏｒｒ・ｓｅｃ］、前記Ｃ５Ｈ５Ｎの暴露量は、好ましくは、０．３ｔｏｒｒ・ｓｅｃ以上であった。更に好ましくは１ｔｏｒｒ・ｓｅｃ以上であった。もっと好ましくは１０ｔｏｒｒ・ｓｅｃ以上であった。好ましくは１００ｔｏｒｒ・ｓｅｃ以下であった。更に好ましくは５０ｔｏｒｒ・ｓｅｃ以下であった。もっと好ましくは２０ｔｏｒｒ・ｓｅｃ以下であった。前記ＳｉＢｒｎＸ４-ｎやＣ５Ｈ５Ｎの暴露量が前記値を大きく越えると、前記ＳｉＢｒｎＸ４-ｎや前記Ｃ５Ｈ５Ｎの使用量が過剰となり、無駄が発生し、処理時間が長くなる。生産性が低下する。前記ＳｉＢｒｎＸ４-ｎやＣ５Ｈ５Ｎの暴露量が前記値より小さ過ぎると、前記ＳｉＢｒｎＸ４-ｎやＣ５Ｈ５Ｎの基体に対する吸着量不足により、成膜速度が著しく低下する。生産性が悪く、又、必要とされる膜が得られ難くなる。
成膜装置内に供給されるＨ２Ｏの基体に対する暴露量[ｔｏｒｒ・ｓｅｃ]、Ｃ５Ｈ５Ｎの暴露量は、好ましくは、０．３ｔｏｒｒ・ｓｅｃ以上であった。更に好ましくは１ｔｏｒｒ・ｓｅｃ以上であった。もっと好ましくは２ｔｏｒｒ・ｓｅｃ以上であった。好ましくは１００ｔｏｒｒ・ｓｅｃ以下であった。更に好ましくは５０ｔｏｒｒ・ｓｅｃ以下であった。もっと好ましくは１０ｔｏｒｒ・ｓｅｃ以下であった。前記Ｈ２ＯとＣ５Ｈ５Ｎの暴露量が前記値を越えて大きくなり過ぎると、Ｈ２ＯやＣ５Ｈ５Ｎの使用量が過剰となり、無駄が発生し、処理時間が長くなる。生産性が低下する。Ｈ２ＯやＣ５Ｈ５Ｎの暴露量が前記値より小さ過ぎると、Ｈ２ＯやＣ５Ｈ５Ｎの基体に対する吸着量不足により、成膜速度が著しく低下する。生産性が悪く、又、必要とされる質の膜が得られ難くなる。
酸化珪素膜形成時における基体は、好ましくは、８０℃以上に保持される。
より好ましくは９０℃以上であった。更に好ましくは１００℃以上であった。もっと好ましくは１１０℃以上であった。好ましくは２００℃以下であった。更に好ましくは１８０℃以下であった。もっと好ましくは１６０℃以下であった。前記温度が高くなり過ぎると、成膜速度が著しく低下する。前記温度が低くなり過ぎると、不純物が酸化珪素膜に残留し、膜質が悪化する。
上記のようにして得られた酸化珪素膜（例えば、二酸化珪素膜）は、高品質（高密度・高絶縁耐性）であった。密度は、例えば２．０～２．２ｇ/ｃｍ３であった。絶縁耐力は、例えば４～１２ＭＶ／ｃｍであった。成膜速度は、例えば０．０２～０．５ｎｍ／ｃｙｃｌｅであった。
以下、具体的な実施例が挙げられる。但し、本発明は以下の実施例にのみ限定されない。本発明の特長が大きく損なわれない限り、各種の変形例や応用例も本発明に含まれる。本発明は、二酸化珪素膜が形成される際の化学反応に関与する物質として、基本的に、前記ＳｉＢｒｎＸ４-ｎ，Ｈ２Ｏ，Ｃ５Ｈ５Ｎ以外の化合物を用いない。しかし、基体上の種々の素子構成材料に与えるダメージが許容できる範囲であれば、少々の塩化珪素やＯ３，Ｏ２が用いられても差し支えない。触媒として、ピリジン以外にも、塩基性の複素環式芳香族化合物（Ｎを環構造中に含む。Ｎ－Ｈ結合が無い。）が用いられても良い。各物質を輸送・排出する際に用いる不活性ガスとして、実施例では窒素ガスが用いられているが、Ａｒ，Ｈｅなどの希ガス類も選択可能である。以下の実施例では、二酸化珪素膜が形成される基体として、単結晶Ｓｉウエハが用いられている。しかし、二酸化珪素膜が形成される際の反応式を鑑みるに、基体表面にヒドロキシル基（－ＯＨ）が有る、又はこれを付加した物質に対して、広く実施が可能であると考えられる。
本実施例では、二酸化珪素膜を形成する為、Ｓｉ元素供給原料としてＳｉＢｒ４が選択され、Ｏ元素供給原料（酸化剤）としてＨ２Ｏが選択され、反応促進剤（触媒）としてピリジン（Ｃ５Ｈ５Ｎ）が選択された。
成膜室を具備する成膜装置が用いられた。前記成膜室は室内と室外とが隔絶された気密構造である。前記装置は酸化珪素膜が形成される基体を保持する台を具備する。前記基体を所望の温度に加熱保持するヒーターと温度計とを具備する。原料ガスや不活性ガスを前記成膜室内に導入する為のガス配管を具備する。ガス流量を制御する制御装置を具備する。前記配管（流路）を解放・封止する弁を具備する。成膜室内のガスを排気する管路を具備する。真空ポンプを具備する。排気されるガス中の活性種を捕集する捕集装置を具備する。前記管路を解放・封止する為の弁を具備する。成膜室内のガスの圧力を測定する圧力計を具備する。成膜室の壁面の温度を所望の温度に加熱保持するヒーターと温度計とを具備する。
前記成膜室内に保持された基体が１１０℃に加熱保持された。前記成膜室内の気体が真空ポンプにより排気流路経由で排出された。前記成膜室内が真空状態になった。
成膜室内の基体をＳｉＢｒ４及びＣ５Ｈ５Ｎに暴露する工程（工程Ａ）として、排気流路を弁により閉塞すると共に、気化したＳｉＢｒ４と気化したＣ５Ｈ５Ｎと窒素（Ｎ２）ガスとを成膜室内に導入した。前記基体はＳｉＢｒ４とＣ５Ｈ５Ｎとに曝された。ＳｉＢｒ４及びＣ５Ｈ５Ｎの暴露量は、各々、０．３～１００ｔｏｒｒ・ｓｅｃであった。暴露は０．１秒以上で１００秒未満であった。
次に、前記成膜室内に残留するガス種を除外する工程（工程Ｃ)として、成膜室内を窒素でパージした。この後、真空ポンプにより、成膜室内が０．１Ｔｏｒｒ以下の真空状態に保持された。
この後、成膜室内の基体をＨ２Ｏ及びＣ５Ｈ５Ｎに暴露する工程（工程Ｂ）として、排気流路を弁により閉塞すると共に、気化した水（Ｈ２Ｏ）と気化したＣ５Ｈ５Ｎと窒素（Ｎ２）ガスとを成膜室内に導入した。前記基体がＨ２ＯとＣ５Ｈ５Ｎとに曝された。Ｈ２Ｏ及びＣ５Ｈ５Ｎの暴露量は、各々、２～１０ｔｏｒｒ・ｓｅｃであった。暴露は０．１秒以上で１００秒未満であった。
この後、成膜室内に残留するガス種を除外する工程（工程Ｃ）が行われた。
前記工程Ａ、前記工程Ｃ、前記工程Ｂ、前記工程Ｃの四つの工程で一つのサイクルとし、前記サイクルが１０～３００回繰り返された。
前記方法により基体上に形成された二酸化珪素膜の膜厚をサイクル数で除した値は成膜速度［ｎｍ／ｃｙｃｌｅ］である。工程ＡにおけるＳｉＢｒ４の成膜室内の暴露量［ｔｏｒｒ・ｓｅｃ］と成膜速度との関係が図１に示される。
ＳｉＢｒ４の暴露量が０．４ｔｏｒｒ・ｓｅｃの場合は、成膜速度が０．１６ｎｍ／ｃｙｃｌｅであった。ＳｉＢｒ４の暴露量が６ｔｏｒｒ・ｓｅｃの場合は、成膜速度が０．２５ｎｍ／ｃｙｃｌｅであった。ＳｉＢｒ４の暴露量が１０ｔｏｒｒ・ｓｅｃの場合は、成膜速度が０．３２ｎｍ／ｃｙｃｌｅであった。ＳｉＢｒ４の暴露量１５～１００ｔｏｒｒ・ｓｅｃの範囲において、成膜速度が０．３２～０．４２ｎｍ／ｃｙｃｌｅであった。前記暴露条件の何れにおいても、均一で高品質な二酸化珪素膜が得られた。
前記成膜装置が用いられた。前記基体の温度は１１０℃に保持された。前記実施例1の前記工程Ａにおける前記ＳｉＢr４及びピリジンの暴露量を１０～２０ｔｏｒｒ・ｓｅｃとした。前記工程ＢにおけるＨ２Ｏ及びピリジンの暴露量を０．３～５０ｔｏｒｒ・ｓｅｃとした。工程Ｃは前記工程Ｃと内容が同じである。前記実施例１と同様なサイクル（工程Ａ→工程Ｃ→工程Ｂ→工程Ｃ）が１０～３００回繰り返された。基体上に二酸化珪素膜が形成された。
前記方法により基体上に形成された二酸化珪素膜の膜厚をサイクル数で除した値は成膜速度［ｎｍ／ｃｙｃｌｅ］である。工程ＢにおけるＨ２Ｏの暴露量と成膜速度との関係が図２に示される。
Ｈ２Ｏの暴露量が０．３ｔｏｒｒ・ｓｅｃの場合は、成膜速度が０．２ｎｍ／ｃｙｃｌｅであった。Ｈ２Ｏの暴露量が２ｔｏｒｒ・ｓｅｃの場合は、成膜速度が０．３ｎｍ／ｃｙｃｌｅであった。Ｈ２Ｏの暴露量が４ｔｏｒｒ・ｓｅｃの場合は、成膜速度が０．３３ｎｍ／ｃｙｃｌｅであった。Ｈ２Ｏの暴露量が７ｔｏｒｒ・ｓｅｃの場合は、成膜速度が０．４１ｎｍ／ｃｙｃｌｅであった。Ｈ２Ｏの暴露量が２５～５０ｔｏｒｒ・ｓｅｃの範囲において、成膜速度が０．４２～０．４８ｎｍ／ｃｙｃｌｅであった。前記暴露条件の何れにおいても、均一で高品質な二酸化珪素膜が得られた。
前記成膜装置が用いられた。前記基体の温度は７０℃，９０℃，１１０℃，１３０℃，１５０℃，１７０℃，２００℃に保持された。前記実施例1の前記工程Ａにおける前記ＳｉＢr４及びピリジンの暴露量を１０～２０ｔｏｒｒ・ｓｅｃとした。前記工程ＢにおけるＨ２Ｏ及びピリジンの暴露量を２～１０ｔｏｒｒ・ｓｅｃとした。工程Ｃは前記工程Ｃと内容が同じである。前記実施例１と同様なサイクル（工程Ａ→工程Ｃ→工程Ｂ→工程Ｃ）が１０～３００回繰り返された。基体上に二酸化珪素膜が形成された。前記方法により基体上に形成された二酸化珪素膜の膜厚をサイクル数で除した値は成膜速度［ｎｍ／ｃｙｃｌｅ］である。基体温度と成膜速度との関係が図３に示される。
基体の温度が７０℃の場合は、成膜速度が０．６８ｎｍ／ｃｙｃｌｅであった。二酸化珪素膜の密度は１．８ｇ／ｃｍ３であった。基体の温度が９０℃の場合は、成膜速度が０．４９ｎｍ／ｃｙｃｌｅであった。二酸化珪素膜の密度は２．０ｇ／ｃｍ３であった。基体の温度が１１０℃の場合は、成膜速度が０．３４ｎｍ／ｃｙｃｌｅであった。二酸化珪素膜の密度は２．１ｇ／ｃｍ３であった。基体の温度が１３０℃の場合は、成膜速度が０．２５ｎｍ／ｃｙｃｌｅであった。二酸化珪素膜の密度は２．２ｇ／ｃｍ３であった。基体の温度が１５０℃の場合は、成膜速度が０．１５ｎｍ／ｃｙｃｌｅであった。二酸化珪素膜の密度は２．１ｇ／ｃｍ３であった。基体の温度が１７０℃の場合は、成膜速度が０．０８ｎｍ／ｃｙｃｌｅであった。二酸化珪素膜の密度は２．１ｇ／ｃｍ３であった。基体の温度が２００℃の場合は、成膜速度が０．０２ｎｍ／ｃｙｃｌｅであった。二酸化珪素膜の密度は２．１ｇ／ｃｍ３であった。基体温度と二酸化珪素膜の密度との関係が図４に示される。
種々の基体温度で形成された二酸化珪素膜の赤外線吸収スペクトルを測定したところ、ＳｉＯ２に由来する吸収ピークが見られた。１３０℃で成膜された二酸化珪素膜の赤外線吸収スペクトルを図５に示す。
図６（模式図）に示されるＳｉ基板１、二酸化珪素膜２、金属電極３，５の試料が、以下の手順で、作製された。
前記成膜装置が用いられた。前記基体としてｐ型Ｓｉ基板１が用いられた。前記Ｓｉ基板１の表面に、実施例３に記載の成膜方法により、２０～１００ｎｍ厚の二酸化珪素膜２が形成された。前記Ｓｉ基板１上の二酸化珪素膜２の表面に、電子ビーム真空蒸着法により、Ａｌ蒸着膜製の円形電極３が形成された。二酸化珪素膜２とは反対側のＳｉ基板１の裏面に、電子ビーム真空蒸着法により、Ｔｉ膜４が形成された。前記Ｔｉ膜４の表面に、電子ビーム真空蒸着法により、Ａｕ電極５が形成された。
汎用パラメータアナライザに接続され２本のプローブ電極が、前記Ａｌ電極３とＡｕ電極５に接続された。Ａｕ電極５に接続されたプローブの電位を０Ｖとし、Ａｌ電極３に接続されたプローブの電位を０Ｖから１Ｖ／秒の変化率で連続的に変化させた。その際に印加された電位と、２本の電極間に流れた電流値とが測定された。
前記Ａｌ電極３の面積で前記電流値（絶対値）を除した値は電流密度［Ａ／ｃｍ２］である。２本のプローブ電極間の電位差を前記二酸化珪素膜２の膜厚で除した値は電界強度［ＭＶ／ｃｍ］である。Ｉ－Ｖ曲線が得られた。成膜時のＳｉ基板１の温度が７０℃，９０℃，１１０℃，１３０℃で成膜されたＳｉＯ膜で測定されたＩ－Ｖ曲線が図７に示される。図７において、電流密度が１ｍＡ／ｃｍ２未満から１ｍＡ／ｃｍ２以上になる瞬間における電界強度が二酸化珪素膜の絶縁破壊電界［ＭＶ／ｃｍ］である。７０℃で成膜された二酸化珪素膜の絶縁破壊電界は最大０．４ＭＶ／ｃｍであった。９０℃で成膜された二酸化珪素膜の絶縁破壊電界は最大４．４ＭＶ／ｃｍであった。１１０℃で成膜された二酸化珪素膜の絶縁破壊電界は最大８ＭＶ／ｃｍであった。１３０℃で成膜された二酸化珪素膜の絶縁破壊電界は最大１１．８ＭＶ／ｃｍであった。１５０℃で成膜された二酸化珪素膜の絶縁破壊電界は最大１１ＭＶ／ｃｍであった。１７０℃で成膜された二酸化珪素膜の絶縁破壊電界は最大１２.１ＭＶ／ｃｍであった。２００℃で成膜された二酸化珪素膜の絶縁破壊電界は最大１２ＭＶ／ｃｍであった。（図８参照）
比較例１
前記成膜装置が用いられた。
前記成膜室に保持された基体は１１０℃に保持された。
成膜室内は真空状態に保持された。
成膜室内の基体をＳｉＢｒ４及びアンモニア（ＮＨ３：触媒）に暴露する工程（工程Ａ’）として、気化したＳｉＢｒ４とＮＨ３と窒素（Ｎ２）ガスを成膜室内に導入した。ＳｉＢｒ４の暴露量及びＮＨ３の暴露量は１０～２０ｔｏｒｒ・ｓｅｃであった。
成膜室内に残留するガス種を除外する工程(工程Ｃ)として、成膜室内排気流路の弁を開き、除外装置と真空ポンプにより、成膜室内のガスを排出し、成膜室内を０．１Ｔｏｒｒ以下の真空状態にした。その後、窒素ガスを１～１０秒の時間で導入し、その後再び成膜室内を０．１Ｔｏｒｒ以下の真空状態にした。
次に、成膜室内の基体をＨ２Ｏ及びＮＨ３に暴露する工程（工程Ｂ’）として、気化した水（Ｈ２Ｏ）とＮＨ３と窒素（Ｎ２）ガスとを成膜室内に導入した。これにより、基体に対してＨ２ＯとＮＨ３との暴露を行った。Ｈ２Ｏの暴露量及びＮＨ３の暴露量は２～１０ｔｏｒｒ・ｓｅｃであった。
この後、成膜室内に残留するガス種を除外する工程（工程Ｃ）を行った。
前記実施例１と同様なサイクル（工程Ａ’→工程Ｃ→工程Ｂ’→工程Ｃ）が６０回繰り返された。ＳｉＢｒ４とＮＨ３とが反応し、ＣＶＤによる膜形成がなされた。
本比較例で得られた膜の赤外線吸光スペクトルを測定したところ、ＳｉＯ２膜による１０６０ｃｍ－１の吸収ピークが見られた他、１４００ｃｍ-1と２８００～３２００ｃｍ-1に大きな吸収ピークが見られた。これらのピークはＮＨ４Ｂｒ等の不純物によるものであり、本比較例で作製された薄膜中にはＮＨ４Ｂｒ等の不純物が多く含まれていると考えられる。（図９参照）
比較例２
前記成膜装置が用いられた。
前記成膜室に保持された基体は７０℃，９０℃，１１０℃，１３０℃，１５０℃に保持された。
前記成膜室内は真空状態に保持された。
成膜室内の基体をＳｉＣｌ４及びピリジン（Ｃ５Ｈ５Ｎ：触媒）に暴露する工程（工程Ａ”）として、気化したＳｉＣｌ４とピリジンと窒素（Ｎ２）ガスを成膜室内に導入した。ＳｉＣｌ４の暴露量及びピリジンの暴露量は１０～２０ｔｏｒｒ・ｓｅｃであった。
成膜室内に残留するガス種を除外する工程(工程Ｃ)として、成膜室内排気流路の弁を開き、除外装置と真空ポンプにより、成膜室内のガスを排出し、成膜室内を０．１Ｔｏｒｒ以下の真空状態にした。その後、窒素ガスを１～１０秒の時間で導入し、その後再び成膜室内を０．１Ｔｏｒｒ以下の真空状態にした。
次に、成膜室内の基体をＨ２Ｏ及びピリジンに暴露する工程（工程Ｂ）として、気化した水（Ｈ２Ｏ）とピリジンと窒素（Ｎ２）ガスとを成膜室内に導入した。これにより、基体に対してＨ２Ｏとピリジンとの暴露を行った。Ｈ２Ｏの暴露量及びピリジンの暴露量は２～１０ｔｏｒｒ・ｓｅｃであった。
この後、成膜室内に残留するガス種を除外する工程（工程Ｃ）を行った。
前記実施例１と同様なサイクル（工程Ａ”→工程Ｃ→工程Ｂ→工程Ｃ）が６０回繰り返された。基体上には二酸化珪素膜が形成された。
基体の温度が７０℃の場合は、成膜速度が０．４８ｎｍ／ｃｙｃｌｅであった。基体の温度が９０℃の場合は、成膜速度が０．３０ｎｍ／ｃｙｃｌｅであった。基体の温度が１１０℃の場合は、成膜速度が０．２０ｎｍ／ｃｙｃｌｅであった。基体の温度が１３０℃の場合は、成膜速度が０．１７ｎｍ／ｃｙｃｌｅであった。基体の温度が１５０℃の場合は、成膜速度が０．１０ｎｍ／ｃｙｃｌｅであった。基体温度と二酸化珪素膜の成膜速度との関係が図１０に示される。

Claims (7)

  1. 基体上に酸化珪素膜を形成する方法であって、
    成膜装置内にＳｉＢｒ４ とＣ５Ｈ５Ｎとが供給される工程Ａと、
    成膜装置内にＨ ２ ＯとＣ ５ Ｈ ５ Ｎとが供給される工程Ｂ
    とを有し、
    前記工程Ａと前記工程Ｂとが交互に繰り返される
    酸化珪素膜形成方法。
  2. 成膜装置内が脱気される工程Ｃを有し、
    前記工程Ａと前記工程Ｂとの間に前記工程Ｃが有る
    請求項１の酸化珪素膜形成方法。
  3. 前記ＳｉＢｒ４による暴露量が０．３～１００ｔｏｒｒ・ｓｅｃ、前記ＳｉＢｒ４と共に供給される前記Ｃ５Ｈ５Ｎによる暴露量が０．３～１００ｔｏｒｒ・ｓｅｃであり、
    前記Ｈ２Ｏによる暴露量が０．３～５０ｔｏｒｒ・ｓｅｃ、前記Ｈ２Ｏと共に供給される前記Ｃ５Ｈ５Ｎによる暴露量が０．３～５０ｔｏｒｒ・ｓｅｃである
    請求項１又は請求項２の酸化珪素膜形成方法。
  4. 前記基体は８０～２００℃に保持される
    請求項１～請求項３いずれかの酸化珪素膜形成方法。
  5. 酸化珪素膜形成はＡＬＤ法が用いられる
    請求項１～請求項４いずれかの酸化珪素膜形成方法。
  6. 形成された酸化珪素膜の絶縁耐力が４ＭＶ／ｃｍ以上である
    請求項１～請求項５いずれかの酸化珪素膜形成方法。
  7. 形成された酸化珪素膜の密度が２ｇ／ｃｍ３以上である
    請求項１～請求項６いずれかの酸化珪素膜形成方法。
JP2019085520A 2019-04-26 2019-04-26 酸化珪素膜形成方法 Active JP7240946B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019085520A JP7240946B2 (ja) 2019-04-26 2019-04-26 酸化珪素膜形成方法
TW108127442A TWI834700B (zh) 2019-04-26 2019-08-02 氧化矽膜形成方法
KR1020190109344A KR20200125379A (ko) 2019-04-26 2019-09-04 산화규소막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019085520A JP7240946B2 (ja) 2019-04-26 2019-04-26 酸化珪素膜形成方法

Publications (2)

Publication Number Publication Date
JP2020181938A JP2020181938A (ja) 2020-11-05
JP7240946B2 true JP7240946B2 (ja) 2023-03-16

Family

ID=73024765

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019085520A Active JP7240946B2 (ja) 2019-04-26 2019-04-26 酸化珪素膜形成方法

Country Status (2)

Country Link
JP (1) JP7240946B2 (ja)
KR (1) KR20200125379A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141191A (ja) 2006-11-14 2008-06-19 Applied Materials Inc 低温ＡＬＤＳｉＯ２
JP2010219500A (ja) 2009-02-17 2010-09-30 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法、基板処理装置、半導体デバイス
JP2016076621A (ja) 2014-10-07 2016-05-12 東京エレクトロン株式会社 被処理体を処理する方法
WO2018193538A1 (ja) 2017-04-19 2018-10-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置および記録媒体

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6232219B2 (ja) 2013-06-28 2017-11-15 東京エレクトロン株式会社 多層保護膜の形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141191A (ja) 2006-11-14 2008-06-19 Applied Materials Inc 低温ＡＬＤＳｉＯ２
JP2010219500A (ja) 2009-02-17 2010-09-30 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法、基板処理装置、半導体デバイス
JP2016076621A (ja) 2014-10-07 2016-05-12 東京エレクトロン株式会社 被処理体を処理する方法
WO2018193538A1 (ja) 2017-04-19 2018-10-25 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置および記録媒体

Also Published As

Publication number Publication date
KR20200125379A (ko) 2020-11-04
TW202039916A (zh) 2020-11-01
JP2020181938A (ja) 2020-11-05

Similar Documents

Publication Publication Date Title
JP7092709B2 (ja) ケイ素含有膜の高温原子層堆積
TWI543260B (zh) A manufacturing method of a semiconductor device, a substrate processing device, and a recording medium
TWI496232B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及記錄媒體
US20180151355A1 (en) Formation of silicon-containing thin films
TWI426547B (zh) 用於批次原子層沈積反應器之處理製程
US7964513B2 (en) Method to form ultra high quality silicon-containing compound layers
JP3476801B2 (ja) トリスジメチルアミノシランを用いた原子層蒸着によるシリコン含有固体薄膜の製造方法
US8895457B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
KR101610784B1 (ko) 클리닝 방법, 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US20140272184A1 (en) Methods for maintaining clean etch rate and reducing particulate contamination with pecvd of amorphous silicon filims
TWI785891B (zh) 含矽及氮膜的製造方法
TW200406503A (en) Methods for producing silicon nitride films and silicon oxynitride films by thermal chemical vapor deposition
TW201441408A (zh) 包含氮化矽之膜的電漿輔助原子層沉積
KR20150121217A (ko) ＳｉＣＮ 또는 ＳｉＣＯＮ을 포함하는 필름의 저온 원자층 증착
US20150357181A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TWI666682B (zh) 半導體處理方法以及於半導體基板上製造半導體裝置的方法
TW201816166A (zh) 具碳，氧及氮成分控制之沉積SiCON的方法
JP2023033533A (ja) 基板処理方法、半導体装置の製造方法、プログラムおよび基板処理装置
JP6577695B2 (ja) シリコン窒化膜の形成方法
JP7240946B2 (ja) 酸化珪素膜形成方法
US20200243323A1 (en) Methods for depositing silicon nitride
KR20210055101A (ko) 실리콘-함유 필름의 고온 원자 층 증착
US20220301851A1 (en) Method of manufacturing semiconductor device, substrate processing method, recording medium, and substrate processing apparatus
JP4032889B2 (ja) 絶縁膜の形成方法
TWI834700B (zh) 氧化矽膜形成方法

Legal Events

Date Code Title Description
A80 Written request to apply exceptions to lack of novelty of invention

Free format text: JAPANESE INTERMEDIATE CODE: A80

Effective date: 20190522

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230306

R150 Certificate of patent or registration of utility model

Ref document number: 7240946

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150