TWI666682B - 半導體處理方法以及於半導體基板上製造半導體裝置的方法 - Google Patents

半導體處理方法以及於半導體基板上製造半導體裝置的方法 Download PDF

Info

Publication number
TWI666682B
TWI666682B TW104118057A TW104118057A TWI666682B TW I666682 B TWI666682 B TW I666682B TW 104118057 A TW104118057 A TW 104118057A TW 104118057 A TW104118057 A TW 104118057A TW I666682 B TWI666682 B TW I666682B
Authority
TW
Taiwan
Prior art keywords
process chamber
semiconductor substrate
semiconductor
semiconductor processing
processing system
Prior art date
Application number
TW104118057A
Other languages
English (en)
Other versions
TW201603113A (zh
Inventor
伯特 宗補羅度
迪特爾 皮耶賀
德 捷 康奈爾斯Ａ 樊
赫伯特 特后司特
路西安 堤拉
瑞德寇Ｇ 班克瑞斯
式朵拉斯Ｇ Ｍ 亞斯特雷肯
Original Assignee
荷蘭商Ａｓｍ Ｉｐ控股公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 荷蘭商Ａｓｍ Ｉｐ控股公司 filed Critical 荷蘭商Ａｓｍ Ｉｐ控股公司
Publication of TW201603113A publication Critical patent/TW201603113A/zh
Application granted granted Critical
Publication of TWI666682B publication Critical patent/TWI666682B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本發明提供一種半導體處理方法以及一種於半導體基板上製造半導體裝置的方法。在一些實施例中，反應性固化製程可藉由使製程腔室內的半導體基板暴露於含過氧化氫的環境下進行，其中製程腔室內的壓力為約300Torr或少於300Torr。在一些實施例中，過氧化氫分子於製程腔室內的滯留時間為約5分鐘或少於5分鐘。固化製程溫度可被設定為約500℃或少於500℃。固化製程可被用來固化流動性的介電材料以及可提供高度均勻的固化結果，例如橫跨在批式製程腔室內被固化的一批半導體基板。

Description

半導體處理方法以及於半導體基板上製造半導 體裝置的方法
本揭露是有關於一種半導體製程，且更特別地是有關於一種反應性固化製程。
氧化環境通常被用於半導體製程中。舉例來說，氧化環境可被用於供給氧以固化半導體基板上的材料。這些氧化環境常規地包含氧、水蒸氣或臭氧。當製程參數及材料改變時，對具備氧化環境的製程之發展具有持續需求，且所述製程面臨由改變的參數及材料所呈現的挑戰。
在一些實施例中，提供一種半導體處理方法。製程腔室內的半導體基板暴露於含H2O2的環境。在暴露期間，製程腔室內的壓力為約300Torr或低於300Torr。在一些實施例中，壓力為約150Torr或低於150Torr。
在一些實施例中，提供一種半導體處理方法，其中在製程腔室內提供半導體基板。使H2O2物種流入製程腔室內以使半導體基板暴露於H2O2環境。在H2O2物種流入製程腔室內的同時，氣體從製程腔室排出。流量、腔室壓力及腔室溫度的條件使H2O2物種於反應腔室內的平均滯留時間約為5分鐘以下，或約為2分鐘以下。
在一些實施例中，提供一種於半導體基板上製造半導體裝置的方法。所述方法包含使用無碳的矽源及遠程NH3電漿於基板上沉積流動性的介電膜，其中不添加氧以形成低氧含量膜。具有低氧含量膜的基板被裝載至製程腔室內。基板暴露於過氧化氫以固化低氧含量膜。在一些實施例中，在完成裝載基板的約25分鐘內，或約8分鐘內，進行基板對過氧化氫的暴露。在一些實施例中，低氧含量膜可具有少於約10%、少於約3%或少於約1%的氧。
過氧化氫環境的暴露可被利用以添加氧至半導體基板上的材料中，舉例來說，提供流動性介電材料的反應性固化。
圖1顯示流動性介電膜在300℃下分別被過氧化氫及水蒸氣固化的FTIR掃描。
圖2顯示流動性的介電膜在400℃下分別被過氧化氫及水蒸 氣固化的FTIR掃描。
圖3顯示流動性的介電膜在500℃下分別被過氧化氫及水蒸氣固化的FTIR掃描。
圖4顯示被過氧化氫及水蒸氣固化的流動性介電材料膜的密度與固化溫度的函數圖。
圖5顯示三種不同類型的流動性介電材料的密度與固化時間的函數圖。
圖6顯示經出氣(out-gassing)導致具有聚合缺陷的流動性介電材料的掃描式電子顯微圖(Scanning Electron Micrograph，SEM)。
圖7顯示Si-H鍵及懸鍵的密度與退火溫度的函數圖。
圖8顯示比較未被退火的膜及被退火的膜之溼蝕刻速率比(Wet Etch Rate Ratio，WERR)的圖。
半導體裝置的生產可涉及半導體基板或晶圓上材料的固化。在反應性固化製程中，可從材料中移除化學物種，且也可在那些材料中添加一些化學物種。一些固化製程可藉由使製程腔室內的半導體基板在大氣壓力下暴露於氧化環境而進行。由於各種因素(例如材料在半導體基板上的相容性以及防護所述材料在半導體基板上受損)，可被期望的是使用低溫(例如約500℃以下，或約400℃以下，或甚至約300℃以下)以固化材料。然而，已 發現當固化製程的溫度降低時，氧化環境內之氧化物種的反應性也可降低，且常規的氧化劑(例如氧、臭氧及/或水)可能反應性不足。
在固化製程中，比起氧、水蒸氣或臭氧，使用過氧化氫(H2O2)提供更高效的反應性，特別是那些使用低溫氧化環境的固化。使用過氧化氫的固化在約500℃或少於500℃的溫度下可具有反應性。然而，已發現使用過氧化氫來建立氧化環境會導致不可接受地非均勻之固化結果。
常規上，為了製程便利，固化製程已在大氣壓力下進行。在不受理論限制下，已發現此壓力可實際上導致非均勻的固化結果。這被認為是由於相較於一些常規的氧化劑，過氧化氫的相對高反應性結合H2O2分子之相對限制的半生期所導致。
有利地，在一些實施例中，使用過氧化氫可達成高度均勻的固化結果。在一些實施例中，可藉由使製程腔室內的半導體基板暴露於含過氧化氫的環境以進行固化，其中製程腔室內的壓力為約300Torr或少於300Torr，約150Torr或少於150Torr，或約125Torr或少於125Torr，包含約100Torr。在一些實施例中，特定的過氧化氫分子於製程腔室內的滯留時間或平均持續時間(在製程腔室引入分子與接著從製程腔室移除分子之間的持續時間)為約5分鐘或少於5分鐘，約2分鐘或少於2分鐘，或約1分鐘或少於1分鐘。在一些實施例中，基板可包含低氧含量的流動性介電膜，且緊接著在完成將基板裝載至製程腔室內及將系統抽 降(pump-down)至固化壓力之後(例如在裝載完成的約25分鐘內，約15分鐘內，或約8分鐘內)，進行含過氧化氫環境的暴露。在一些實施例中，對於上述註記的壓力及/或滯留時間，可將固化製程溫度設定為約500℃或少於500℃、約400℃或少於400℃，或約300℃或少於300℃，同時也高於約50℃、約100℃或約150℃。有利地，在一些實施例中，過氧化氫環境提供在晶圓上提供高度的均勻性之固化結果，其中膜性質(例如折射率及蝕刻速率)具有5%(1sigma)或少於5%(1sigma)，2%(1sigma)或少於2%(1sigma)，或更優選地1%(1sigma)或少於1%(1sigma)之非均勻性。
固化製程可在各種類型的製程腔室中進行，且在大體積的批式製程腔室中具有特定的效益。在一些實施例中，可配置批式製程腔室以容納20或多於20，50或多於50，或100或多於100的半導體基板。
在不受理論限制下，認為本文中所揭露之低壓及/或低滯留時間可提供的各種優點。舉例來說，低壓的第一個優點是能讓過氧化氫物種的滯留時間更短，其中低壓使過氧化氫物種更快地且更自由地移動通過製程腔室。結果，過氧物種的分解對過氧化氫於製程腔室內的分壓之影響降低，且更高濃度及更均勻分布的過氧化氫物種可以在整個製程腔室的體積中建立。
低製程壓力及過氧化氫物種快速移動通過製程腔室的第二個優點是所有的化學物種在氣相中的運輸也可變快。不僅是反 應性過氧化氫的擴散運輸處於高程度，而且化學物種的運輸也是如此(例如含氮物種從材料中逃脫以被固化)。因此，與材料直接相鄰的逃脫物種之有效分壓在大氣下較低，導致固化及那些物種的移除更有效。由於改良的擴散運輸，在批式製程腔室內可應用更小的基板間距(在製程腔室內容納的基板間之距離)，導致製程腔室內有更大的批式尺寸，從而改良了製造效率，且不影響固化結果的均勻性。
低固化壓力的第三個優點是過氧化氫的有效壓力可設定比較高製程腔室壓力的固化中的有效壓力高。過氧化氫的熱分解為放熱反應，且在耗散(run-away)分解反應的例子中，反應器內的壓力將實質上增加，因為H2O2的分解可導致氣體分子的數目增加50%(2H2O2→2 H2O+O2)，結合基於反應所釋放的熱量而導致的氣體熱膨脹。因此，相較於在常規壓力下進行固化製程，由一些實施例提供的低製程壓力可能更安全。
在一些實施例中，過氧化氫固化之後可接著進行在高溫下的退火，例如暴露的膜經受過氧化氫固化，然後經受退火。退火優選地引入惰性氣體，以使基板容納於惰性氣體環境中。在一些實施例中，在約500℃或少於500℃下進行過氧化氫固化，且在更高的溫度下進行退火，例如超過500℃。更優選地，在約300℃或少於300℃下進行過氧化氫固化，且在更高的溫度約400℃-800℃下進行退火。在一些實施例中，退火之後可接著進行另一次過氧化氫固化，使暴露的膜在退火後經受過氧化氫固化。 在不受理論限制下，認為是退火有利地從膜移出氫，且更改良了過氧化氫固化膜的密度，且未氧化下層的基板。亦在不受理論限制下，認為膜可顯示退火後增加的氧化感受性，且此增加的感受性有利於退火後進行後續過氧化氫固化。
在一些實施例中，可在大氣下進行退火，所述大氣包含惰性氣體及氧(例如小百分比或微量的氧)。取決於惰性氣體退火的溫度及持續時間，由於氧在這些溫度及持續時間的反應性受限制，可容許氧且不具有下層基板的顯著氧化。
在一些實施例中，在過氧化氫固化期間，基板暴露於H2O2約10分鐘至約10小時的製程時間，約20分鐘至約6小時的製程時間，或約30分鐘至約3小時的製程時間。
可以理解的是，從H2O2來源容器供應的H2O2濃度可隨時間變化。在一些實施例中，使用供給系統將H2O2提供至製程腔室內，所述供給系統在本發明申請人於2014年3月5日提申的相關申請(美國臨時專利申請案第61/972,005號，發明名稱為供應過氧化氫至半導體製程腔室的方法及系統)中加以說明，其全部內容以引用的方式併入本文中。如所述臨時專利申請案中所討論，H2O2可計量為製程腔室內的液體上游，接著液體可於蒸發器中蒸發，並流入製程腔室內。蒸發發生在足以使H2O2蒸發且亦低於H2O2的沸點的溫度下，所述溫度例如是約120℃或少於120℃，或約120℃至約40℃，或約100℃至約60℃。已發現此蒸發溫度在供應至製程腔室之H2O2的濃度中提供高程度的一致性。在一些 實施例中，在蒸發器及製程腔室之間的氣相進料線(vapor feed line)可配備加熱器並加熱至例如與蒸發溫度相等或比蒸發溫度高的溫度。在一些實施例中，氣相進料線可配備過濾器，所述過濾器亦可加熱至例如與蒸發器相等或比蒸發器高的溫度。過濾器可具有>30nm的移除額定值，所述>30nm的移除額定值為過濾器關於粒子尺寸的有效度之測量。已發現到，此過濾器能降低粒子在經固化之半導體基板上的出現。
將理解的是，以過氧化氫為基礎的固化製程針對固化流動性的介電材料能夠具有特定的優點。在一些應用中，此流動性的介電材料能夠沉積成膜且在半導體裝置中可被用於結構的無接縫間隙填充。舉例來說，沉積流動性的介電膜可包含矽、氮、氫及/或氧，且取決於前驅物的使用，也可包含碳。在一些例子中，可藉由化學氣相沉積或使用含矽及氮之前驅物的原子層沉積結合NH3電漿(例如遠程電漿)以形成膜。含矽及氮之前驅物的實例為三甲矽烷基胺(TSA，tri-silyl amine)，其為無碳的前驅物。由於此無碳的前驅物，所形成的膜將不含任何碳或只含殘留之微量碳。也可使用其它的矽烷基胺或氨基矽烷。在流動性介電膜之沉積期間，可添加氧以形成具有相對高剛沉積的(as-deposited)氧含量之膜。具有相對高剛沉積的氧含量之的膜也可藉由臭氧固化形成，所述臭氧固化透過沉積製程聚集成簇且在沉積後立即進行。或者，在沉積期間，膜可在未將氧送進至製程腔室的情況下沉積，以形成具有相對低剛沉積的氧含量之膜。在此替代方案中，基於 併入存在於製程腔室中殘留的氧及/或作為在沉積期間所使用的氣體中殘留的氧，可得到具有低氧含量之剛沉積的膜。低氧含量的膜可具有少於約10%，少於約3%，或少於約1%的氧。無論膜具有相對低或相對高的氧含量，在沉積之後，可能需要在含氧環境(在一些實施例中為含過氧化氫的環境)中固化膜，以得到具有更高密度及良好品質的膜。
在一些實施例中，藉由進行反應性固化可改變流動性的介電材料以形成二氧化矽材料，如本文中所揭露。在反應性固化期間，碳、氫及氮脫離材料，且供給氧(介電材料已含氧時為額外的氧)至材料中。基於半導體基板上之電子裝置的溫度限制及溫度敏感性，反應性固化較佳地在溫度約500℃以下，或約400℃以下，或甚至約300℃以下進行。
實驗例
如以下進一步所述，各種圖式記錄分別利用過氧化氫及其他氧化劑之固化製程的實驗例。固化製程在A412TM垂直式爐管(可購自荷蘭阿爾梅勒(Almere)的ASM國際N.V.公司)中進行。所述爐管具有製程腔室，其能容納150個直徑為300mm的半導體基板或晶圓的裝載且基板置於晶舟(wafer boat)當中。使用過氧化氫供給系統將H2O2提供於製程腔室，所述過氧化氫供給系統在如本文中所敘述的美國臨時專利申請案第61/972,005號中加以說明。
在沉積期間，除非在其他方面加以表明，沉積流動性介電膜時不添加氧。藉由結合使用三甲矽烷基胺(TSA，tri-silyl amine)的CVD及NH3遠程電漿沉積所述膜。
剛沉積的膜在水蒸氣的環境中或含過氧化氫的環境中經受固化製程，其中不同批的基板分別在溫度為300℃、400℃及500℃下經受各6小時的固化製程。晶舟裝載晶圓且所述晶舟被裝載至製程腔室內。將製程腔室加熱至300℃，且應用氧流在裝載晶舟的期間通過所述製程腔室。當接通用於固化的水蒸氣流或過氧化氫流時，切斷所述氧流。對於如本文中所述的一些固化，加熱製程腔室至高於300℃的溫度，且溫度穩定作用(stabilization)在氧化氣體進料至反應器時發生。用於水蒸氣固化的製程腔室壓力為大氣壓力，且用於過氧化氫固化的製程腔室壓力為100Torr。
圖1、圖2及圖3顯示流動性介電膜分別於300℃、400℃及500℃下進行具有氧化劑之固化製程後的FTIR光譜，所述具有氧化劑之固化製程使用過氧化氫及水蒸氣。在300℃及400℃時(圖1及圖2)，雖然水蒸氣退火有效移除在約960cm-1之Si-N鍵結峰值，水蒸氣退火並未有效降低在約890cm-1之SiO-H鍵結峰值。在500℃時，膜於水蒸氣中退火的FTIR光譜與膜於過氧化氫中退火的FTIR光譜類似。
圖4顯示圖1至圖3之膜的密度。對於過氧化氫固化，在固化溫度低至300℃時，已經得到相對高的膜密度。將溫度增加至500℃進一步地增加密度。另一方面，在300℃時，與在相 同溫度時的H2O2固化相比，水蒸氣固化導致實質較低的密度(低了約17%)。只有在增加固化溫度至500℃之後，於水蒸氣中固化後之膜的密度與於過氧化氫中固化後之膜的密度才變成能相比較。
在圖5中，顯示三種不同組樣品的膜密度與在300℃下於過氧化氫中之固化時間的函數圖。第一樣品組為具有相對低之剛沉積氧含量的流動性介電質，所述流動性介電質在與圖1至圖4所顯示實驗結果的樣品之相同條件下沉積。第二樣品組及第三樣品組為在與第一樣品組之相同條件下沉積的流動性介電質，但第二樣品組及第三樣品組在沉積之後及在H2O2固化之前立刻受到O3固化，且所述第二樣品組及所述第三樣品組在H2O2固化前具有相對高的氧含量。進一步，如圖5所指出，對於第一組及第二組應用在原處前處理(in-situ pre-condition)，其表示在裝載舟至製程腔室內期間應用氧流通過製程腔室，且假如可實施，若固化溫度高於裝載溫度，在加熱至固化溫度期間應用氧流通過製程腔室。在兩種不同型態的膜之間觀察到固化行為的顯著差異：在300℃下僅2小時的固化之後，具有低氧含量的流動性介電膜似乎已幾乎達成期望的最大密度並完成固化製程，而至於在H2O2固化之前已受到O3固化的流動性介電膜，H2O2固化在2小時後並未完成(也就是說，並未達到類似的密度)且需要6小時的固化以達成相同密度。進一步，氧的存在或不存在於舟的裝載期間對於膜密度顯示出具有重要的作用：與當裝載舟至添加氧的爐管內相 比，當裝載舟至不添加氧的爐管內，具有高氧含量的膜之膜密度較低。
無法測量具有低氧含量且不具有任何退火之剛沉積的流動性介電膜之密度，但在另一實驗例中，圖4顯示在水蒸氣中固化6小時後的密度且發現所述密度偏低(1.83g/cm3)。剛沉積的低氧含量膜之密度被認為甚至可能更低。雖然具有高剛沉積氧含量的流動性介電質之密度(在暴露於大氣環境幾個小時之後，其密度約為2.04g/cm3)最初比低剛沉積氧含量材料之密度高，相較於低剛沉積氧含量材料，高剛沉積氧含量材料仍需較長的時間以達成最大密度。因此，發現若以低剛沉積氧濃度沉積流動性介電膜可能是有利的且可提供較短的固化時間，接著所述流動性介電膜暴露於過氧化氫以增加氧含量並增加膜的密度與品質，而未在膜的沉積與H2O2固化之間進行任何其他的固化(例如以O3固化)。進一步，顯示出在樣品裝載至爐管內的期間提供氧流是有益的。
發現在300℃或在更高固化溫度時，在氮流或氮氧混合物流下之長穩定作用時間(例如30分鐘)導致較低的膜密度及/或較長的固化時間(相較於其中不具有此延遲即開始過氧化氫流的製程)。因此，在一些實施例中，在完成裝載基板至製程腔室內之後，立即接通過氧化氫流而不具有不必要的延遲。在一些實施例中，在完成裝載基板至製程腔室內的約25分鐘內、約15分鐘內或約8分鐘內，將過氧化氫流入製程腔室。
圖6為在樣品裝載至爐管內且在未刻意添加氧氣的N2環境中進行斜升(ramp-up)至400℃的固化溫度的條件下，形成在具有低剛沉積氧含量的流動性介電膜表面上的缺陷之掃描式電子顯微圖。根據一些實施例，此缺陷可藉由在氧化環境中(例如使氧流通過製程腔室)將樣品裝載至製程腔室內且斜升至固化溫度而避免。
依據以上提到的製程條件，使用體積約160公升的反應器且假定在300℃的製程溫度下，氣體在反應器內的滯留時間為約44秒。在一示例性製程中，使用下列條件：
在另一組實驗例中，針對使流動性介電膜經受H2O2固化之後退火膜的作用進行研究。特別是，研究惰性氣體退火在含氫量與懸鍵密度上的作用及在蝕刻阻抗上的作用。圖7顯示Si-H鍵及懸鍵的密度與退火溫度的函數圖。將理解的是，Si-H的密度代表含氫量。
流動性介電膜在200℃下經受H2O2固化2小時。接著溫度增加至退火溫度且所述膜於N2中在退火溫度下退火0.5小時。參考圖7，能看出氫含量從約400℃時開始減少且懸鍵的數目從約 650℃時開始往前增加。在約400℃至約800℃範圍中的退火溫度有效地提供低氫含量。將理解的是，在H2O2固化及退火兩者期間，流動性介電膜在H2O2固化及退火之間暴露且未經受任何其他處理(包含沉積或蝕刻)。
圖8顯示比較未退火的膜及退火的膜之溼蝕刻速率比(Wet Etch Rate Ratio，WERR)的圖。在550℃下於惰性氣體氣氛中進行退火。測定溼蝕刻速率比(WERR)。將理解的是，WERR為膜在評估下(經退火的流動性介電膜)的溼蝕刻速率及熱氧化矽在相同蝕刻條件下之溼蝕刻速率的比率。有利地，獲得40%的WERR下降量。
將理解的是，可對本文中所揭露的實施例做出各種修飾與改善。在一些實施例中，藉由提供短滯留時間，基於在製程腔室內的分解所導致之H2O2濃度減少被抵銷，且H2O2濃度維持在相對高的程度。將理解的是，在溫度提高時，過氧化氫分解較快且優選的滯留時間可能較短。較短的滯留時間能藉由較低的壓力及/或較高的氣體或蒸汽流量以達成。較低的壓力也將減少H2O2分壓，因此減少了固化製程的反應性。在一些應用中，發現進料至反應器的氣體混合物之H2O2分壓低於1Torr可能不足以有效固化。進料至反應器的氣體混合物之H2O2分壓氣體混合物進料至反應器時，所述氣體混合物的H2O2分壓優選為約1Torr或大於約1Torr，更優選為約3Torr或大於約3Torr，更優選為約10Torr或大於約10Torr，且在一些實施例中可高達約60Torr。反應器壓力 可取決於製程溫度存在，而反應性固化製程更為有效。在一些實施例中，隨著溫度範圍從約150℃到約350℃，發現壓力在約50Torr到約200Torr之間的範圍內特別地有效。在一實例中，製程壓力可為約100Torr。在一些實施例中，在溫度區域的低端(包含約50℃至約150℃)中，可使用高達約300Torr的製程壓力。
在一些實施例中，在製程腔室內的壓力可減少至期望的固化壓力。在固化步驟期間，固化壓力可實質上維持恆定或可改變。發現在固化壓力下開始過氧化氫流之前，將製程腔室抽空至基壓對固化效率有不利的影響。在開始過氧化氫流之前，優選地，流動性介電質未暴露於低於10Torr的壓力，更優選地，流動性介電質未暴露於低於50Torr的壓力。在一些實施例中，在流動性介電質暴露於過氧化氫之前，固化壓力為100Torr且流動性介電質未暴露於低於100Torr的壓力。
在一些實施例中，反應器溫度在開始固化時可設定為低程度，而固化壓力能相對地高。認為相對高的壓力促進反應性物種擴散至流動性介電材料，而相對低的溫度避免頂端膜的頂部於固化的早期階段封閉。在固化過程的期間，可提高溫度以實現更完整的固化，同時可降低壓力。因此，將理解的是，製程條件不為恆定但可於固化期間動態地調整。
在一些其他實施例中，配置於半導體基板上且具有相對低氧濃度的流動性介電材料可於晶圓裝載至反應器內及/或加熱至第一固化溫度的期間暴露於氧化氣體。氧化氣體可為水、氧、過 氧化氫或臭氧。認為此氧化氣體有效避免例如圖6所示的缺陷產生。在不受理論限制下，認為流動性介電材料的成分可從所述材料蒸發或向外擴散(out-diffuse)。那些成分的聚合可於氣相中發生，產生較大的物種，所述較大的物種再沉積(re-deposited)於晶圓表面上且觀察到如圖6所示的缺陷。氧化氣體的添加被認為是避免從介電材料逸入氣相中的物種聚合。這藉由以KLA-Tencor的SP3粒子計數器之粒子測量證實，其中針對具有低剛沉積氧濃度的流動性介電材料(裝載至未刻意添加氧氣的N2環境中)觀察到代表極高缺陷濃度的數據超載。當在腔室的裝載與加熱期間將氧流進料至製程腔室內時，發現被檢測到的缺陷數目減少至非常低的程度。
在一些實施例中，可於相對低的裝載溫度下將具有低剛沉積氧濃度的流動性介電材料的半導體基板裝載至製程腔室內，裝載溫度約低於300℃、約低於200℃、約低於100℃或甚至約低於65℃(但高於室溫)。過氧化氫固化於此低溫下開始，且製程腔室溫度在一段時間後可提高至所需的固化溫度。在不希望受理論的限制下，降低的裝載溫度可足夠低而使從介電材料顯著的向外擴散(out-diffusion)或物種的蒸發可能不發生，因此，不形成缺陷。一旦氧化固化環境建立於製程腔室內，製程腔室溫度能從裝載溫度提高至固化溫度且不具有形成缺陷的風險。
在一些實施例中，在固化期間後，具有流動性介電材料的半導體基板可暴露於約100Torr或低於約100Torr、或約10Torr 或低於約10Torr、或約1Torr或低於約1Torr的低壓真空下。半導體基板可於循環模式中暴露於低壓，循環模式中的低壓期間與高壓固化期間交替，其中基板暴露於反應性過氧化氫物種。低壓暴露可增強需要從介電材料移除的物種之流出量。將理解的是，在一些實施例中，於暴露於低壓的期間，過氧化氫流可持續流入製程腔室內。
在一些實施例中，額外的氧化氣體可添加至過氧化氫氣體。此氧化氣體的非限定實例包含臭氧、氧、水及其組合。額外的氧化氣體可於恆定分壓下提供至製程腔室內，或分壓可於固化期間動態地變化。在一些實施例中，額外的氧化氣體與過氧化氫氣體可連續地且交替地提供至半導體基板，而不是添加額外氧化氣體至過氧化氫氣體。舉例來說，可進行固化循環，其中過氧化氫及額外的氧化氣體在不同的時間相繼地流至半導體基板，且接著可重複所述循環。在不受理論限制下，在一些應用中，認為一氧化氣體可於固化製程的一方面有效，且另一氧化氣體可於固化製程的另一方面有效。舉例來說，FTIR圖示(圖1至圖3)指出水蒸氣即使於低溫下時亦可有效地從流動性介電材料移除氮，而過氧化氫可更有效地從材料移除SiO-H鍵。
在一些其他實施例中，可藉由使用具有低剛沉積氧濃度的流動性介電膜，及/或藉由於含流動性介電膜的半導體基板裝載至製程腔室期間與加熱期間提供氧，及/或藉由避免半導體基板暴露於低於固化壓力的壓力，以減少過氧化氫固化時間且同時提供 高膜品質。在一些實施例中，固化時間可為約4小時、約3小時或少於約3小時、或約2小時或少於約2小時。在一些實施例中，此固化時間可提供約2.075g/cm3或更高、或約2.10g/cm3或更高的膜密度。
在一些實施例中，可添加氫至固化以改善從流動性介電材料移除碳及氮。
在一些實施例中，於過氧化氫的暴露期間不添加氮至製程腔室，或在一些例子中，氮不存在於固化製程的任一部份。氮氣可由不同的惰性氣體(例如氬)或由氧化氣體(例如氧、水蒸氣或臭氧)取代。在此實施例中，氮氣由氧化氣體取代，過氧化氫的載體氣體由氧化氣體取代。
雖然本文所揭露的實施例可有利地應用於固化流動性介電材料，將理解的是，本文所揭露的固化製程可應用於提供氧至各種其他材料。舉例來說，固化製程可應用於矽、鍺或III-V半導體的氧化，或應用於低品質膜的固化(例如低品質的二氧化矽膜)。
在一些實施例中，可應用固化製程與沉積矽材料、鍺材料或III-V半導體材料的製程結合。舉例來說，固化製程可以循環方式整合至沉積：在薄膜(例如從1Å到10Å的厚度範圍)沉積之後，固化製程可應用於在相對低的溫度下氧化已沉積的薄膜，且可重複沉積及固化步驟直到形成期望厚度的氧化膜。舉例來說，可使用三矽烷(Si3H8)作為矽前驅物於390℃下沉積5Å的膜，且可藉由暴露於過氧化氫(以例如0.5小時到6小時的期間， 例如在從200℃到400℃的溫度範圍)以氧化所述膜。發現在此溫度範圍的較低部份(200℃到300℃)時，氧化率高於在水蒸氣中的氧化率。雖然矽的氧化率可能相對地低，鍺及III-V半導體的氧化率則較高，且所揭露之使用過氧化氫以氧化的固化製程具有於相對低的溫度下形成相對高品質的氧化物之優點。此低溫氧化物形成對於具有相對低熱穩定性氧化物的材料(例如鍺及III-V氧化物)提供顯著的優點。
在一些實施例中，於第一溫度下進行將基板於H2O2的暴露且接著於第二溫度下在惰性氣體中退火，其中第二溫度高於第一溫度。舉例來說，第一溫度可為500℃或低於500℃且第二溫度可高於500℃。
因此，將理解的是熟悉此技術領域者可以在不脫離本發明的範圍內，對上述的製程與結構做各種的省略、增加與潤飾。對實施例的特定特徵與態樣可以做各種組合與子組合，其仍落在本發明的範圍內。揭露的實施例的各種特徵與態樣可以妥當地與其中之一結合或取代。所有這些潤飾與變更都落在本發明後附的申請專利範圍所界定的範圍內。

Claims (49)

  1. 一種半導體處理方法，包括：使製程腔室內的複數個半導體基板暴露於含H2O2的環境下，其中所述製程腔室為垂直式爐管之具有熱壁的批式製程腔室，且所述複數個半導體基板是容納於晶舟中；以及暴露所述半導體基板於含H2O2的環境時，提供約300Torr或低於300Torr的壓力於所述製程腔室內。
  2. 如申請專利範圍第1項所述的半導體處理方法，其中所述壓力為約150Torr或低於150Torr。
  3. 如申請專利範圍第1項所述的半導體處理方法，其中於所述製程腔室內的H2O2分壓為約1Torr至約100Torr。
  4. 如申請專利範圍第1項所述的半導體處理方法，其中於暴露所述半導體基板期間，所述製程腔室的製程溫度為約50℃至約500℃。
  5. 如申請專利範圍第1項所述的半導體處理方法，其中於所述製程腔室內H2O2的滯留時間為約5分鐘或少於5分鐘。
  6. 如申請專利範圍第1項所述的半導體處理方法，其中流動性介電膜配置於所述半導體基板上。
  7. 如申請專利範圍第6項所述的半導體處理方法，其中所述流動性介電膜為包括矽、氮、氧及/或氫的膜。
  8. 如申請專利範圍第6項所述的半導體處理方法，其中所述環境更包括氫，其中暴露所述半導體基板以從所述流動性介電膜移除氮。
  9. 如申請專利範圍第1項所述的半導體處理方法，更包括：計量H2O2為所述製程腔室的液體上游；蒸發蒸發器中的液體；以及使經蒸發的H2O2流入所述製程腔室內，其中於蒸發所述液體時，所述蒸發器維持在120℃或低於120℃的溫度。
  10. 如申請專利範圍第1項所述半導體處理方法，其中所述環境更包括不同於H2O2的一種或多種額外氧化物種，其中所述額外氧化物種選自由臭氧、氧及H2O組成的族群。
  11. 如申請專利範圍第1項所述的半導體處理方法，更包括抽空所述製程腔室以將所述製程腔室內的壓力降低至固化壓力，其中於開始暴露所述半導體基板之前，所述製程腔室未被抽空至低於50Torr。
  12. 如申請專利範圍第1項所述的半導體處理方法，更包括於裝載所述半導體基板至所述製程腔室時及/或於所述半導體基板的加熱期間，使所述半導體基板暴露於O2，其中在相對低的製程腔室溫度下進行裝載所述半導體基板，其中於開始暴露所述半導體基板之後，所述製程腔室溫度增加。
  13. 如申請專利範圍第1項所述的半導體處理方法，更包括於暴露所述半導體基板期間在所述製程腔室內提供循環交替的氧化氣體，其中提供循環交替的氧化氣體包括進行多個循環，每一循環包括：使所述半導體基板連續地暴露於包括過氧化氫的第一氧化氣體及包括一種或多種選自由水蒸氣、臭氧及氧組成之族群的氣體的第二氧化氣體。
  14. 一種半導體處理方法，包括：提供複數個半導體基板至垂直式爐管之具有熱壁的製程腔室內，其中所述複數個半導體基板是容納於晶舟中；使H2O2物種流入所述製程腔室內，以使所述半導體基板暴露於H2O2環境；以及從所述製程腔室排出氣體，其中流量、腔室壓力及腔室溫度的條件使所述H2O2物種於所述製程腔室內的平均滯留時間低於約5分鐘。
  15. 如申請專利範圍第14項所述的半導體處理方法，其中流量、腔室壓力及腔室溫度的條件使所述H2O2物種於所述製程腔室內的平均滯留時間低於約2分鐘。
  16. 如申請專利範圍第14項所述的半導體處理方法，更包括於所述H2O2物種流入所述製程腔室之前，於所述半導體基板上沉積介電材料，其中使所述半導體基板暴露於所述H2O2環境固化所述介電材料。
  17. 如申請專利範圍第16項所述的半導體處理方法，更包括於於所述H2O2物種流入期間，降低所述製程腔室的壓力至固化壓力，其中於流入所述H2O2物種之前，所述半導體基板僅暴露於大於所述固化壓力的壓力。
  18. 如申請專利範圍第14項所述的半導體處理方法，其中提供所述半導體基板為包括裝載所述半導體基板至所述製程腔室內，更包括：於裝載所述半導體基板時，使氧化氣體流過所述製程腔室。
  19. 如申請專利範圍第14項所述的半導體處理方法，其中所述製程腔室為批式製程腔室，所述批式製程腔室被配置以容納20個或多於20個基板。
  20. 如申請專利範圍第14項所述的半導體處理方法，更包括連續地退火所述半導體基板。
  21. 如申請專利範圍第14項所述的半導體處理方法，其中退火所述半導體基板為於惰性氣體環境中進行。
  22. 如申請專利範圍第14項所述的半導體處理方法，其中使所述H2O2物種流入所述製程腔室為於300℃或低於300℃進行，且其中退火所述半導體基板為於400℃至800℃進行。
  23. 如申請專利範圍第14項所述的半導體處理方法，更包括於退火所述半導體基板之後：使所述H2O2物種流入所述製程腔室，以使所述半導體基板暴露於所述H2O2環境；以及從所述製程腔室排出氣體，其中所述H2O2物種於所述製程腔室內的平均滯留時間為低於約5分鐘。
  24. 一種於半導體基板上製造半導體裝置的方法，包括：於使用無碳的矽源及遠程NH3電漿的所述半導體基板上沉積流動性介電膜，其中未添加氧以形成低氧含量膜；裝載具有所述低氧含量膜的所述半導體基板至製程腔室內；以及使所述半導體基板暴露於過氧化氫以固化所述低氧含量膜。
  25. 如申請專利範圍第24項所述的於半導體基板上製造半導體裝置的方法，其中使所述半導體基板暴露於過氧化氫為於完成裝載所述半導體基板的約25分鐘內進行。
  26. 如申請專利範圍第24項所述的於半導體基板上製造半導體裝置的方法，其中所述無碳的矽源為矽烷基胺或氨基矽烷。
  27. 如申請專利範圍第24項所述的於半導體基板上製造半導體裝置的方法，更包括於裝載所述半導體基板至所述製程腔室內時，使氧氣流入所述製程腔室。
  28. 如申請專利範圍第24項所述的於半導體基板上製造半導體裝置的方法，其中使所述半導體基板暴露於過氧化氫為在所述製程腔室內的固化壓力下進行，更包括於裝載所述半導體基板之後抽空所述製程腔室，同時將所述製程腔室的壓力維持在所述固化壓力或高於所述固化壓力直到暴露所述半導體基板。
  29. 如申請專利範圍第24項所述的於半導體基板上製造半導體裝置的方法，其中過氧化氫物種於所述製程腔室內的滯留時間為約5分鐘或少於5分鐘。
  30. 如申請專利範圍第24項所述的於半導體基板上製造半導體裝置的方法，其中使所述半導體基板暴露於過氧化氫為於使所述半導體基板暴露於過氧化氫之前，未使所述半導體基板暴露於任何其他的固化下進行。
  31. 一種半導體處理系統，包括：垂直式爐管，其包括熱壁；以及批式製程腔室，經配置來容納晶舟中的複數個半導體基板，其中所述半導體處理系統經配置來讓所述半導體基板暴露於含有過氧化氫的環境下，並維持所述批式製程腔室內的壓力在約300Torr或少於300Torr。
  32. 如申請專利範圍第31項所述的半導體處理系統，其中所述半導體處理系統經配置來讓所述半導體基板暴露於含有H2O2的環境下，並維持所述批式製程腔室內的壓力在約150Torr或少於150Torr。
  33. 如申請專利範圍第31項所述的半導體處理系統，其中所述半導體處理系統經配置來讓所述半導體基板暴露於含有H2O2的環境下，並維持所述批式製程腔室內的壓力在約1-100Torr。
  34. 如申請專利範圍第31項所述的半導體處理系統，其中所述半導體處理系統經配置，使在暴露所述半導體基板的期間，將所述批式製程腔室溫度維持在約50℃至約500℃。
  35. 如申請專利範圍第31項所述的半導體處理系統，其中所述半導體處理系統經配置為讓所述批式製程腔室中的所述半導體基板暴露於氫氣中，同時將所述半導體基板暴露於含有H2O2的環境中。
  36. 如申請專利範圍第31項所述的半導體處理系統，更包括：液體流動控制器，經配置來計量所述批式製程腔室上游的液體H2O2；蒸發器，經配置成自所述液體流量控制器接收所述液體，並在120℃或更低的蒸發器處理溫度下蒸發所接收的所述液體。
  37. 如申請專利範圍第31項所述的半導體處理系統，其中含有H2O2的環境還包括一種或多種不同於H2O2的其他氧化物種，其中所述的其他氧化物種選自臭氧、氧氣和H2O2所組成的族群。
  38. 如申請專利範圍第31項所述的半導體處理系統，其中所述半導體處理系統被配置成在加載所述半導體基板之後，將所述批式製程腔室中的壓力降低至固化壓力，且在所述半導體基板開始暴露於含有H2O2的環境之前，所述批式製程腔室的壓力未被抽氣降壓到50Torr以下。
  39. 如申請專利範圍第31項所述的半導體處理系統，其中所述半導體處理系統被配置為在將所述半導體基板加載到所述批式製程腔室內和/或在所述半導體基板的加熱期間，讓所述半導體基板暴露於氧氣中，並且其中所述半導體處理系統被配置為在加載所述半導體基板時，讓所述批式製程腔室維持相對低的溫度，並且在開始暴露半導體基板之後，增加所述批式製程腔室的溫度。
  40. 如申請專利範圍第31項所述的半導體處理系統，其中所述半導體處理系統被配置為在暴露所述半導體基板的期間，在所述批式製程腔室中提供循環交替的氧化氣體，其中所述提供循環交替氧化氣體的步驟包括執行多個循環，且每個循環包括將半導體基板依序地暴露於包含過氧化氫的第一氧化氣體和包含一種或多種選自蒸汽，臭氧和氧氣之氣體的第二氧化氣體。
  41. 一種半導體處理系統，包括：垂直式爐管，其包括熱壁；以及製程腔室，經配置來容納晶舟中的複數個半導體基板，其中所述半導體處理系統經配置使H2O2流入所述製程腔室中，以使所述半導體基板暴露於H2O2的環境中，其中所述H2O2的流速、所述製程腔室內的壓力和溫度的條件使所述H2O2在所述製程腔室中的平均停留時間低於約5分鐘，以及排出H2O2環境中的廢氣。
  42. 如申請專利範圍第41項所述的半導體處理系統，其中所述半導體處理系統被配置成建立H2O2的流速、所述製程腔室內的壓力和溫度的條件，使得所述H2O2在所述製程腔室中的平均停留時間低於約2分鐘。
  43. 如申請專利範圍第41項所述的半導體處理系統，其中所述半導體處理系統被配置成在使所述H2O2流入所述批式製程腔室之前，在所述半導體基板上沉積介電材料。
  44. 如申請專利範圍第41項所述的半導體處理系統，其中所述半導體處理系統經配置，在所述H2O2流通期間，將所述製程腔室的壓力降低至固化壓力，其中所述半導體處理系統經配置，在流通所述H2O2之前，只讓所述半導體基板暴露在高於所述固化壓力之下。
  45. 如申請專利範圍第41項所述的半導體處理系統，其中所述半導體處理系統被配置成使氧化氣體流過所述製程腔室，同時將所述半導體基板裝載到所述製程腔室內。
  46. 如申請專利範圍第41項所述的半導體處理系統，其中所述製程腔室是配置為容納20個或更多個半導體基板的批式製程腔室。
  47. 如申請專利範圍第41項所述的半導體處理系統，其中所述半導體處理系統被配置成在排出所述H2O2環境的氣體之後，對所述半導體基板進行退火。
  48. 如申請專利範圍第47項所述的半導體處理系統，其中所述半導體處理系統被配置為在使所述H2O2物質流入所述製程腔室的同時，保持所述製程腔室溫度在300℃或更低，並且其中所述半導體處理系統被配置為在400-800℃的溫度下，對所述半導體基板進行退火。
  49. 如申請專利範圍第47項所述的半導體處理系統，在所述半導體處理系統被配置在對所述半導體基板進行退火之後，更包括：讓H2O2流入製程腔室中，使半導體基板暴露於H2O2環境中；以及排除製程腔室內的廢氣，其中所述半導體處理系統被配置成使所述H2O2在所述製程腔室中的平均停留時間為約5分鐘或更少。
TW104118057A 2014-06-05 2015-06-04 半導體處理方法以及於半導體基板上製造半導體裝置的方法 TWI666682B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201462008404P 2014-06-05 2014-06-05
US62/008,404 2014-06-05

Publications (2)

Publication Number Publication Date
TW201603113A TW201603113A (zh) 2016-01-16
TWI666682B true TWI666682B (zh) 2019-07-21

Family

ID=54770158

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104118057A TWI666682B (zh) 2014-06-05 2015-06-04 半導體處理方法以及於半導體基板上製造半導體裝置的方法

Country Status (4)

Country Link
US (2) US9431238B2 (zh)
JP (2) JP6381486B2 (zh)
KR (1) KR102172363B1 (zh)
TW (1) TWI666682B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20190035673A1 (en) * 2016-03-31 2019-01-31 Intel Corporation Flowable dielectrics from vapor phase precursors
WO2018222614A1 (en) * 2017-06-02 2018-12-06 Applied Materials, Inc. Quality improvement of films deposited on a substrate
JP6752249B2 (ja) * 2018-03-27 2020-09-09 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
TW202107528A (zh) * 2019-04-30 2021-02-16 美商得昇科技股份有限公司 氫氣輔助的大氣自由基氧化
KR20210021420A (ko) 2019-08-16 2021-02-26 삼성전자주식회사 저유전체 물질 층을 포함하는 반도체 소자 형성 방법
WO2022212202A1 (en) * 2021-03-30 2022-10-06 Lam Research Corporation In-situ film annealing in substrate processing

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094680A1 (ja) * 2011-12-20 2013-06-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および気化装置
US20140004717A1 (en) * 2012-07-02 2014-01-02 Applied Materials, Inc. Low-k dielectric damage repair by vapor-phase chemical exposure

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784975A (en) * 1986-10-23 1988-11-15 International Business Machines Corporation Post-oxidation anneal of silicon dioxide
CA2137928C (en) 1992-07-04 2002-01-29 Christopher David Dobson A method of treating a semiconductor wafer
JP3660469B2 (ja) * 1996-07-05 2005-06-15 日本電信電話株式会社 Ｓｏｉ基板の製造方法
JP3291227B2 (ja) 1997-11-28 2002-06-10 大陽東洋酸素株式会社 過酸化水素蒸気による処理システムにおける過酸化水素蒸気濃度検出方法及びその装置
JP3392789B2 (ja) 1999-09-14 2003-03-31 三菱重工業株式会社 熱酸化方法およびその装置
DE19960333C2 (de) * 1999-12-15 2002-12-19 Tetra Laval Holdings & Finance Vorrichtung zum Herstellen eines Gasgemisches und deren Verwendung
JP2001230246A (ja) 2000-02-17 2001-08-24 Mitsubishi Heavy Ind Ltd 半導体の熱酸化方法および熱酸化装置
US6492283B2 (en) 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
JP3437830B2 (ja) * 2000-11-28 2003-08-18 東京エレクトロン株式会社 成膜方法
US6759081B2 (en) 2001-05-11 2004-07-06 Asm International, N.V. Method of depositing thin films for magnetic heads
US6562735B1 (en) 2001-12-11 2003-05-13 Lsi Logic Corporation Control of reaction rate in formation of low k carbon-containing silicon oxide dielectric material using organosilane, unsubstituted silane, and hydrogen peroxide reactants
US6905939B2 (en) 2002-02-27 2005-06-14 Applied Materials, Inc. Process for forming silicon oxide material
JPWO2004027849A1 (ja) 2002-09-20 2006-01-19 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
US20060165904A1 (en) 2005-01-21 2006-07-27 Asm Japan K.K. Semiconductor-manufacturing apparatus provided with ultraviolet light-emitting mechanism and method of treating semiconductor substrate using ultraviolet light emission
EP1790758A1 (en) 2005-11-25 2007-05-30 Interuniversitair Microelektronica Centrum ( Imec) Atomic layer deposition (ald) method for producing a high quality layer
US20060286306A1 (en) 2005-06-17 2006-12-21 Asm Japan K.K. Method of producing advanced low dielectric constant film by UV light emission
US20070009673A1 (en) 2005-07-06 2007-01-11 Asm Japan K.K. Insulation film and method for manufacturing same
JP2008010441A (ja) * 2006-06-27 2008-01-17 Toshiba Corp シリコン酸化膜の形成方法
JP5171625B2 (ja) * 2006-07-20 2013-03-27 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
US7718553B2 (en) 2006-09-21 2010-05-18 Asm Japan K.K. Method for forming insulation film having high density
US20080220619A1 (en) 2007-03-09 2008-09-11 Asm Japan K.K. Method for increasing mechanical strength of dielectric film by using sequential combination of two types of uv irradiation
US7781352B2 (en) 2007-06-06 2010-08-24 Asm Japan K.K. Method for forming inorganic silazane-based dielectric film
US7501292B2 (en) 2007-07-19 2009-03-10 Asm Japan K.K. Method for managing UV irradiation for curing semiconductor substrate
JP2009084625A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 原料ガスの供給システム及び成膜装置
US20090093135A1 (en) 2007-10-04 2009-04-09 Asm Japan K.K. Semiconductor manufacturing apparatus and method for curing material with uv light
US20090093134A1 (en) 2007-10-05 2009-04-09 Asm Japan K.K Semiconductor manufacturing apparatus and method for curing materials with uv light
US7651959B2 (en) 2007-12-03 2010-01-26 Asm Japan K.K. Method for forming silazane-based dielectric film
US7622369B1 (en) 2008-05-30 2009-11-24 Asm Japan K.K. Device isolation technology on semiconductor substrate
US20090305515A1 (en) 2008-06-06 2009-12-10 Dustin Ho Method and apparatus for uv curing with water vapor
US8765233B2 (en) 2008-12-09 2014-07-01 Asm Japan K.K. Method for forming low-carbon CVD film for filling trenches
US8980382B2 (en) * 2009-12-02 2015-03-17 Applied Materials, Inc. Oxygen-doping for non-carbon radical-component CVD films
US8741788B2 (en) * 2009-08-06 2014-06-03 Applied Materials, Inc. Formation of silicon oxide using non-carbon flowable CVD processes
US20110151677A1 (en) * 2009-12-21 2011-06-23 Applied Materials, Inc. Wet oxidation process performed on a dielectric material formed from a flowable cvd process
SG182336A1 (en) * 2010-01-06 2012-08-30 Applied Materials Inc Flowable dielectric using oxide liner
JP2012060000A (ja) 2010-09-10 2012-03-22 Toshiba Corp シリコン酸化膜の製造装置
US20120177846A1 (en) * 2011-01-07 2012-07-12 Applied Materials, Inc. Radical steam cvd
US8445078B2 (en) 2011-04-20 2013-05-21 Applied Materials, Inc. Low temperature silicon oxide conversion
JP6038043B2 (ja) * 2011-11-21 2016-12-07 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及びプログラム
CA2867883C (en) 2012-03-28 2020-06-02 Rasirc, Inc. Method of delivering a process gas from a multi-component solution
US9545585B2 (en) 2012-07-16 2017-01-17 Rasirc, Inc. Method, system, and device for delivery of high purity hydrogen peroxide
KR101715530B1 (ko) * 2012-07-27 2017-03-10 가부시키가이샤 히다치 고쿠사이 덴키 기판 처리 장치, 반도체 장치의 제조 방법 및 기록 매체
US9171715B2 (en) 2012-09-05 2015-10-27 Asm Ip Holding B.V. Atomic layer deposition of GeO2

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013094680A1 (ja) * 2011-12-20 2013-06-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および気化装置
US20140004717A1 (en) * 2012-07-02 2014-01-02 Applied Materials, Inc. Low-k dielectric damage repair by vapor-phase chemical exposure

Also Published As

Publication number Publication date
TW201603113A (zh) 2016-01-16
JP2015233137A (ja) 2015-12-24
JP2018198318A (ja) 2018-12-13
US20150357184A1 (en) 2015-12-10
US20170011910A1 (en) 2017-01-12
JP6381486B2 (ja) 2018-08-29
US9431238B2 (en) 2016-08-30
KR20150140232A (ko) 2015-12-15
JP6836551B2 (ja) 2021-03-03
KR102172363B1 (ko) 2020-11-02

Similar Documents

Publication Publication Date Title
TWI666682B (zh) 半導體處理方法以及於半導體基板上製造半導體裝置的方法
TWI464802B (zh) 藉由化學氣相沉積之低溫介電膜形成
US9673043B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, substrate processing system and recording medium
US9349587B2 (en) Method of manufacturing semiconductor device and method of processing substrate and substrate processing apparatus
JP6347543B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置およびプログラム
US7795160B2 (en) ALD of metal silicate films
CN104109846B (zh) 半导体器件的制造方法及衬底处理装置
JP6457101B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US9741555B2 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
TW201627522A (zh) 用於積體電路製造的方法
US20180230591A1 (en) Method for manufacturing silicon nitride thin film using plasma atomic layer deposition method
TW201448038A (zh) 半導體裝置之製造方法、基板處理裝置、基板處理系統及記錄媒體
JP2008511993A (ja) 低温シリコン化合物堆積
JP2011146711A5 (zh)
JP2006245089A (ja) 薄膜形成方法
JP2017005016A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2015093389A1 (ja) 酸化物薄膜の形成方法および装置
JP2014175509A (ja) 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
TWI742327B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
TWI752452B (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及程式
JP2011166060A (ja) 基板処理装置及び半導体装置の製造方法
JP4032889B2 (ja) 絶縁膜の形成方法
US20190309411A1 (en) Method and system for low temperature ald
JP7240946B2 (ja) 酸化珪素膜形成方法
TWI834700B (zh) 氧化矽膜形成方法