TWI445056B - Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus - Google Patents

Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus Download PDF

Info

Publication number
TWI445056B
TWI445056B TW096119600A TW96119600A TWI445056B TW I445056 B TWI445056 B TW I445056B TW 096119600 A TW096119600 A TW 096119600A TW 96119600 A TW96119600 A TW 96119600A TW I445056 B TWI445056 B TW I445056B
Authority
TW
Taiwan
Prior art keywords
tantalum nitride
nitride film
plasma
gas
stress
Prior art date
Application number
TW096119600A
Other languages
English (en)
Other versions
TW200811925A (en
Inventor
Masayuki Kohno
Tatsuo Nishita
Toshio Nakanishi
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW200811925A publication Critical patent/TW200811925A/zh
Application granted granted Critical
Publication of TWI445056B publication Critical patent/TWI445056B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

氮化矽膜之形成方法、半導體裝置之製造方法及電漿化學氣相沉積裝置
本發明是有關一種利用電漿的化學氣相沉積(Chemical Vapor Deposition)方法、利用該方法的氮化矽膜之形成方法以及半導體裝置之製造方法。
氮化矽膜是作為各種半導體裝置之絕緣膜和保護膜等使用。此種氮化矽膜，據知例如可藉由使用矽氧烷(SiH4 )等之含矽化合物的氣體、和如氮或氨之含氮化合物的氣體作為原料氣體的電漿化學氣相沉積方法所形成。
有關藉由習知之電漿化學氣相沉積方法所形成的氮化矽膜，抑制裝置特性受到不良影響的膜之應力，亦即拉伸(Tensile)應力以及壓縮(Compressive)應力是很重要的課題。據知例如在氮化矽膜之壓縮應力太大的情況下，膜正下方的金屬配線會發生因應力引起斷線的應力遷移效應，為了防止該效應，必需將壓縮應力抑制的極小。氮化矽膜之應力的方向(拉伸應力或壓縮應力)和大小，會左右電漿化學氣相沉積方法的狀況、壓力、溫度、成膜氣體種類等的成膜條件。因此，以往選定不會在氮化矽膜產生強烈應力的條件下，藉由電漿化學氣相沉積方法進行無應力的氮化矽膜之成膜。
(例如：日本前田和夫「VLSI和化學氣相沉積」槙書店，1997年7月31日發行)。
有關近年某些裝置，嘗試積極地利用氮化矽膜的應力來改善裝置特性。可是例如在平行板式和感應耦合式的電漿化學氣相沉積裝置，使用較高的電子溫度之電漿的緣故，一旦以導入較高應力為目的來改變高頻輸出、壓力、溫度等的條件，因變成電漿損傷易進入到已成膜的氮化矽膜，故有難以得到良質氮化矽膜的問題。因此成膜高應力的膜就很困難。並且由於電漿處理條件的選擇範圍有限，因此也很難高精度控制應力。
本發明之目的在於提供一種能高精度控制已成膜之氮化矽膜的應力，且減少電漿損傷的電漿化學氣相沉積方法。
本發明之另一目的在於提供一種能使用此種電漿化學氣相沉積方法來導入所希望之應力的氮化矽膜之形成方法。
本發明之又另一目的在於提供一種使用此種氮化矽膜的半導體裝置之製造方法。
若根據本發明的第1觀點，即可提供一種電漿化學氣相沉積方法，其包含：準備具備：可真空排氣的處理室、產生微波的微波產生源、具有複數個縫隙，且將以前述微波產生源所產生的微波，透過前述縫隙導入到前述處理室內的平面天線、以及對前述處理室內供給成膜原料氣體的氣體供給機構之電漿處理裝置；和在前述處理室內配置被 處理基板；和對前述處理室內導入含氮氣體與含矽氣體，藉由前述微波讓該些氣體電漿化，且藉由該電漿讓氮化矽膜堆積在被處理基板的表面，藉由前述含氮氣體的種類與處理壓力，來控制所形成的前述氮化矽膜的應力。
在上述第1觀點中，使用氨氣作為前述含氮氣體的情形下，能以6.7Pa以上的處理壓力，形成具有400MPa以上之拉伸應力的氮化矽膜，並且能以40Pa以上的處理壓力，形成具有800MPa以上之拉伸應力的氮化矽膜，更能以133.3Pa以上的處理壓力，形成具有1500MPa以上之拉伸應力的氮化矽膜。
並且在上述第1觀點中，使用氮氣作為前述含氮氣體的情形下，能以未滿5.3Pa的處理壓力，形成具有超過800MPa之壓縮應力的氮化矽膜，並且能以4Pa以下的處理壓力，形成具有超過1000MPa以上之壓縮應力的氮化矽膜。
若根據本發明的第2觀點，即可提供一種氮化矽膜之形成方法，其包含：準備具備：可真空排氣的處理室、產生微波的微波產生源、具有複數個縫隙，且將以前述微波產生源所產生的微波，透過前述縫隙導入到前述處理室內的平面天線、以及對前述處理室內供給成膜原料氣體的氣體供給機構之電漿處理裝置；和在前述處理室內配置被處理基板；和對前述處理室內導入含氮氣體與含矽氣體，藉由前述微波讓該些氣體電漿化，且藉由該電漿讓氮化矽膜堆積在被處理基板的表面，使用氨氣作為前述含氮氣體， 就能以6.7Pa以上的處理壓力，形成具有400MPa以上之拉伸應力的氮化矽膜。
在上述第2觀點中，能以40Pa以上的處理壓力，形成具有800MPa以上之拉伸應力的氮化矽膜，且能以133.3Pa以上的處理壓力，形成具有1500MPa以上之拉伸應力的氮化矽膜。
若根據本發明的第3觀點，即可提供一種氮化矽膜之形成方法，其包含：準備具備：可真空排氣的處理室、產生微波的微波產生源、具有複數個縫隙，且將以前述微波產生源所產生的微波，透過前述縫隙導入到前述處理室內的平面天線、以及對前述處理室內供給成膜原料氣體的氣體供給機構之電漿處理裝置；和在前述處理室內配置被處理基板；和對前述處理室內導入含氮氣體與含矽氣體，藉由前述微波讓該些氣體電漿化，且藉由該電漿讓氮化矽膜堆積在被處理基板的表面，使用氨氣作為前述含氮氣體，就能以未滿5.3Pa的處理壓力，形成具有超過800MPa之壓縮應力的氮化矽膜。
在上述第3觀點中，能以4Pa以下的處理壓力，形成具有1000MPa以上之壓縮應力的氮化矽膜。
在上述第1~第3觀點中，能使用二矽烷(Si2 H6 )作為前述含矽氣體。並且，能採用300℃~800℃的範圍作為堆積前述氮化矽膜之際的處理溫度。
若根據本發明的第4觀點，即可提供一種半導體裝置之製造方法，乃為包含：準備一在半導體基板的主面介設 絕緣膜而形成有閘極電極，且在其兩側的主面區域形成有源極及汲極的構造體；和將氮化矽膜形成被覆前述閘極電極、源極及汲極的半導體裝置之製造方法，其特徵為：前述氮化矽膜是藉由包含：準備具備：可真空排氣的處理室、產生微波的微波產生源、具有複數個縫隙，且將以前述微波產生源所產生的微波，透過前述縫隙導入到前述處理室內的平面天線、以及對前述處理室內供給成膜原料氣體的氣體供給機構的電漿處理裝置；和在前述處理室內配置被處理基板；和對前述處理室內導入含氮氣體與含矽氣體，藉由前述微波讓該些氣體電漿化，且藉由該電漿讓氮化矽膜堆積在被處理基板的表面的方法所形成，使用氨氣作為前述含氮氣體，以6.7Pa以上的處理壓力，形成具有400MPa以上之拉伸應力的氮化矽膜。
若根據本發明的第5觀點，即可提供一種半導體裝置之製造方法，乃為包含：準備一在半導體基板的主面介設絕緣膜而形成有閘極電極，且在其兩側的主面區域形成有源極及汲極的構造體；和將氮化矽膜形成被覆前述閘極電極、源極及汲極的半導體裝置之製造方法，其特徵為：前述氮化矽膜是藉由包含：準備具備：可真空排氣的處理室、產生微波的微波產生源、具有複數個縫隙，且將以前述微波產生源所產生的微波，透過前述縫隙導入到前述處理室內的平面天線、以及對前述處理室內供給成膜原料氣體的氣體供給機構的電漿處理裝置；和在前述處理室內配置被處理基板；和對前述處理室內導入含氮氣體與含矽氣 體，藉由前述微波讓該些氣體電漿化，且藉由該電漿讓氮化矽膜堆積在被處理基板的表面的方法所形成，使用氮氣作為前述含氮氣體，以未滿5.3Pa的處理壓力，形成具有超過800MPa之壓縮應力的氮化矽膜。
若根據本發明的第6觀點，即可提供一種記憶媒體，乃為在電腦上執行動作，且記憶著控制具備：可真空排氣的處理室、產生微波的微波產生源、具有複數個縫隙，且將以前述微波產生源所產生的微波，透過前述縫隙導入到前述處理室內的平面天線、以及對前述處理室內供給成膜原料氣體的氣體供給機構的電漿處理裝置的程式之記憶媒體，其特徵為：前述程式，在實行時，於電腦上將前述電漿處理裝置，控制成執行包含：在前述處理室內配置被處理基板；和對前述處理室內導入含氮氣體與含矽氣體，藉由前述微波讓該些氣體電漿化，且藉由該電漿讓氮化矽膜堆積在被處理基板的表面，藉由前述含氮氣體的種類與處理壓力，來控制所形成的前述氮化矽膜的應力之電漿化學氣相沉積方法。
若根據本發明的第7觀點，即可提供一種電漿處理裝置，其特徵為具備：配置有被處理基板，且可真空排氣的處理室；和產生微波的微波產生源；和具有複數個縫隙，且將以前述微波產生源所產生的微波，透過前述縫隙導入到前述處理室內的平面天線；和對前述處理室內供給成膜原料氣體的氣體供給機構；和控制執行電漿化學氣相沉積方法的控制部，該控制部包含：在前述處理室內配置被處 理基板、以及對前述處理室內導入含氮體與含矽氣體，藉由前述微波讓該些氣體電漿化，且藉由該電漿讓氮化矽膜堆積在被處理基板的表面，藉由前述含氮氣體的種類與處理壓力，來控制所形成的前述氮化矽膜的應力。
若根據本發明之電漿化學氣相沉積方法，即可使用以具有複數個縫隙的平面天線對處理室內導入微波產生電漿的電漿處理裝置，藉由組合含氮氣體的種類與處理壓力，來形成具有所希望之應力的氮化矽膜。例如可使用氨氣作為含氮氣體，且以6.7Pa以上的處理壓力，形成具有400MPa以上之拉伸應力的氮化矽膜。並且例如可使用氮氣作為含氮氣體，且以未滿5.3Pa的處理壓力，形成具有超過800MPa之壓縮應力的氮化矽膜。
並且因能以具有複數個縫隙的平面天線對處理室內導入微波產生電漿的電漿處理裝置，進行低電子溫度且高密度的電漿處理，故能極力減低電漿化學氣相沉積的電漿損傷。因此，藉由使用此種電漿處理裝置，就能擴大含氮氣體的種類、處理壓力等之電漿化學氣相沉積條件的選擇幅度，提高氮化矽膜之應力的控制性。
像這樣，由於本發明之電漿化學氣相沉積方法，為一種可高精度控制氮化矽膜的應力特性，同時能控制電漿損傷的方法，因此在各種半導體裝置之製造過程，有利於在成膜為具有應力之氮化矽膜時來利用。
 〔用以實施發明之最佳實施形態〕
以下適當參照所附圖面，針對本發明之實施形態做具體說明。第1圖是模式表示可利用於本發明方法之形成氮化矽膜的電漿處理裝置之一例的剖面圖。該電漿處理裝置100是藉由以具有複數個縫隙的平面天線，特別是RLSA(Radial Line Slot Antenna；徑向線縫隙天線)，對處理室內導入微波產生電漿，形成得以產生高密度且低電子溫度之微波激勵電漿的RLSA微波電漿處理裝置所構成，就能以1×1010 ~5×1012 /cm3 的電漿密度，進行藉由0.7~2eV之低電子溫度的電漿的處理。因而，在各種半導體裝置之製造過程中，適合以藉由電漿化學氣相沉積之氮化矽膜的成膜處理等為目的之應用。
上述電漿處理裝置100是構成氣密，且具有接地之略圓筒狀的真空室1。再者，真空室1也可為角筒狀。在真空室1的底壁1a之略中央部形成有圓形的開口部10，在底壁1a，係具有與該開口部10連通，且向下方突出的排氣室11。該排氣室11是經由排氣管23連接到排氣裝置24。
為了在真空室1內水平地支撐被處理基板的矽晶圓(以下稱為「晶圓」)W，因此設有以熱傳導性高的AlN等之陶瓷所形成的載置台2。該載置台2是藉由從排氣室11之底部中央朝上方延伸的圓筒狀AlN等之陶瓷所形成的支撐構件3來支撐。在載置台2設有覆蓋其外緣部，且用來引導晶圓W的覆蓋環4。該覆蓋環4是以例如：石英、 AlN、Al2 O3 、SiN等之材質所構成的構件。
在載置台2埋置有電阻加熱型的加熱器5，加熱器5是由加熱器電源5a供電，藉此來加熱載置台2，並以其熱度均勻地加熱被處理基板的晶圓W。並且在載置台2配備有熱電隅6，且例如可將晶圓W的加熱溫度，控制在室溫至900℃的範圍。在載置台2，設有可相對於載置台2的表面而架設之用以支撐晶圓W並使其昇降的晶圓支撐銷(圖未表示)。
在後述的上盤27及真空室1的側壁，於上下設有呈環狀的氣體導入部15a及15b，在各氣體導入部15a及15b，連接有供給成膜原料氣體和電漿激勵用氣體的氣體供給系統16。再者，氣體導入部15a及15b也可配置成噴嘴狀或淋浴頭狀。
氣體供給系統16例如具有：含氮氣體供給源17、含矽氣體供給源18及不活性氣體供給源19。含氮氣體供給源17是連接到上部的氣體導入部15a，含矽氣體供給源18及不活性氣體供給源19是連接到下部的氣體導入部15b。
例如可使用像是氮(N2 )、氨(NH3 )、一甲基肼(MMH)的聯肼衍生物等作為成膜原料氣體的含氮氣體。
並且例如雖然可使用矽氧烷(SiH4 )、二矽烷(Si2 H6 )、三甲矽烷基氨(TSA)〔(SiH3 )3 N〕等，但尤以二矽烷(Si2 H6 )作為其他成膜原料氣體的含矽氣體為佳。
進而，例如可使用N2 氣體和稀氣等作為不活性氣體。例如可使用Ar氣體、Kr氣體、Xe氣體、He氣體等作為電漿激勵用氣體的稀氣。再者，在本發明中，如後所述，選擇成膜原料氣體，藉此就能控制所形成的氮化矽膜之應力的方向(拉伸/壓縮)。
含氮氣體是經由氣體管線20到達氣體導入部15a，且從氣體導入部15a導入到真空室1內。另一方面，含矽氣體及不活性氣體，分別經由氣體管線20到達氣體導入部15b，且從氣體導入部15b導入到真空室1內。在連接至各氣體供給源的各個氣體管線20，設有質量流量控制器21及在其前後的開關閥22，且構成能切換所供給的氣體和流量等的控制。再者，Ar等之電漿激勵用的稀氣為任意的氣體，亦可不必與成膜原料氣體同時供給。
在上述排氣室11的側面連接有排氣管23，在該排氣管23連接有包含高速真空泵的前述排氣裝置24。而且，使該排氣裝置24作動，藉此真空室1內的氣體，會沿著載置台2的外周下方，朝排氣室11的空間11a內均勻地排出，且經由排氣管23排氣。藉此真空室1內能高速地減壓到特定的真空度例如：0.133Pa。
在真空室1的側壁設有：用以在與鄰接於電漿處理裝置100的搬送室(圖未表示)之間，進行晶圓W之搬入/搬出的搬入/搬出口25、和開關該搬入/搬出口25的閘閥26。
真空室1的上部形成開口部，在該開口部接合有環狀 上盤27。上盤27的內周下部形成有朝向內側真空室內空間突出的環狀支撐部27a。穿透微波的微波穿透板28，是由介面質例如石英或Al2 O3 、AlN等之陶瓷所形成，且介設密封構件29而氣密地設置在該支撐部27a上。因而，真空室1內保持氣密。
在穿透板28的上方，圓板狀的平面天線構件31設成與載置台2相對。再者，平面天線構件的形狀不限於圓板狀，例如也可為四角板狀。該平面天線構件31是卡固在真空室1的側壁上端。平面天線構件31是例如：由表面為鍍金或銀的鋼板或鋁板所形成，放射微波的多數個縫隙狀的微波放射孔32，是以特定的圖案貫通所形成的構成。
微波放射孔32是例如：如第2圖所示，做成長條狀且呈一對，典型上呈一對的微波放射孔32是彼此配置成「T」字狀，且該些一對放射孔是複數個配置成同心圓狀。微波放射孔32的長度和配列間隔，是對應於導波管37內的微波波長(λ g)而決定，例如微波放射孔32的間隔是配置成λ g/4、λ g/2或λ g。再者，於第2圖中，以△r來表示形成同心圓狀之所鄰接的微波放射孔32彼此的間隔。並且，微波放射孔32也可為圓形、圓弧形等的其他形狀。進而，微波放射孔32的配置形態並未特別限定，除了同心圓狀外，例如也可配置成螺旋狀、放射狀。
在該平面天線構件31的上層，設置具有比真空還大的介電常數的遲波材料33。因遲波材料33在真空中微波之波長很長，故具有縮短微波之波長來調整電漿的功能。 再者，平面天線構件31與穿透板28之間，還有遲波材料33與平面天線構件31之間，雖可分別接觸或分開，但使其接觸為佳。
在真空室1的上面，以覆蓋該些平面天線構件31及遲波材料33的方式，設有例如以鋁或不銹鋼等之金屬材料所形成的密封蓋體34。真空室1的上面與密封蓋體34是藉由密封構件35所密封。在密封蓋體34形成有冷卻水流路34a，讓冷卻水於此流通，藉此來冷卻密封蓋體34、遲波材料33、平面天線構件31、穿透板28。再者，密封蓋體34係接地。
在密封蓋體34的上壁中央，形成有開口部36，在該開口部連接有導波管37。在該導波管37的端部連接有介設匹配電路38來產生微波的微波產生裝置39。藉此，在微波產生裝置39所產生的例如頻率2.45GHz的微波，是經由導波管37朝上述平面天線構件31傳遞。再者，也可使用8.35GHz、198GHz等作為微波的頻率。
導波管37具有：從上述密封蓋體34的開口部36朝上方延伸出之斷面圓形狀的同軸導波管37a、和介設模式轉換器40連接在該同軸導波管37a之上端部的水平方向延伸的矩形導波管37b。矩形導波管37b與同軸導波管37a之間的模式轉換器40，具有將以TE模式在矩形導波管37b內傳播的微波，轉換為TEM模式的功能。同軸導波管37a的中心延伸有內導體41，內導體41是在其下端部連接固定於平面天線構件31的中心。藉此，微波係經 由同軸導波管37a的內導體41，效率佳且均勻地朝平面天線構件31放射狀地傳播。
電漿處理裝置100的各構成部是連接於具備CPU之製程控制器50而受控制的構成。在製程控制器50連接有由：工程管理者用來管理電漿處理裝置100：執行指令之輸入操作等的鍵盤、和以可視化來顯示電漿處理裝置100之作業狀況的顯示器等所構成的使用者介面51。
並且在製程控制器50連接有用以將在電漿處理裝置100所實行的各種處理，以製造控制器50的控制來實現之記錄儲存著控制程式(軟體)或處理條件資料等之處理程式(recipe)的記憶部52。
而且，配合需要，以來自使用者介面51的指示等由記憶部52叫出任意的處理程式(recipe)讓製程控制器50實行，在製程控制器50的控制下，在電漿處理裝置100進行所希望的處理。並且，前述控制程式和處理條件資料等的處理程式(recipe)，也可利用儲存在電腦可讀取的記憶媒體，例如：CD-ROM、硬碟、軟碟、快閃記憶體等之狀態，或者利用由其他裝置例如經由專用電路隨時傳送並以連線。
像這樣所構成的電漿處理裝置100，可在800℃以下的溫度對基層膜等進行虛擬的電漿處理，同時電漿均勻性優，且能實現製程的均勻性。
在RLSA方式的電漿處理裝置100中，能以如下的順序藉由電漿化學氣相沉積方法，進行讓氮化矽膜堆積於晶 圓W表面的處理。
首先，打開閘閥26，從搬入/搬出口25將晶圓W搬入到真空室1內，且載置在載置台2上。而且，從氣體供給系統16的含氮氣體供給源17及含矽氣體供給源18，將含氮氣體及含矽氣體，以特定的流量分別經由導入部15a、15b導入到真空室1內。
其次，讓來自微波產生裝置39的微波，經由匹配電路38導向導波管37，使其依序通過矩形導波管37b、模式轉換器40以及同軸導波管37a，並經由內導體41供給到平面天線構件31，且從平面天線構件31的縫隙經由穿透板28放射到真空室1內的晶圓W的上方空間。微波是在矩形導波管37b內以TE模式傳遞，該TE模式的微波是以模式轉換器40轉換成TEM模式，並在同軸導波管37a內朝向平面天線構件31傳遞。此時的微波輸出，例如可為500~3000W左右。
藉由從平面天線構件31經由穿透板28旋射到真空室1的微波，在真空室1內形成電磁場，且分別讓含氮氣體、含矽氣體電漿化。該微波激勵電漿，是從平面天線構件31的多數個孔32被放射，藉此以約1×1010 ~5×1012 /cm3 的高密度，在晶圓W附近，成為約1.5eV以下的低電子溫度電漿。像這樣所形成的微波激勵電漿，因為藉由對基層膜之離子等的電漿損傷少且高密度，故在電漿中原料氣體為較高的解離狀態，產生SiH、NH、N、H等的活性種，藉由活性種間的反應，堆積有氮化矽SixNy(在此 x、y未必取決於化學計量論，為因條件而異的值)的薄膜。
在本發明中，選定電漿化學氣相沉積成膜的條件，藉此就能控制所成膜的氮化矽膜之應力的方向與強度。具體上，例如在使成膜的氮化矽膜獲得拉伸(tensile)應力的情形下，例如使用NH3 氣體作為含氮氣體，使用Si2 H6 氣體作為含矽氣體為佳。此時，NH3 氣體的流量設定為100~3000mL/min(sccm)，理想是400~1000mL/min(sccm)，Si2 H6 氣體的流量設定為1~30mL/min(sccm)，理想是5~20mL/min(sccm)。
並且，在使用上述Si2 H6 氣體與NH3 氣體的情形下，電漿化學氣相沉積之際的處理壓力設定較高，藉此就能形成具有高拉伸應力的氮化矽膜。例如為了使用Si2 H6 氣體與NH3 氣體，來成膜具有400MPa以上之拉伸應力的氮化矽膜，故將處理壓力設定在6.7Pa(50mTorr)以上為佳。並且，為了成膜具有800Mpa以上例如800~2000MPa之高拉伸應力的氮化矽膜，故將處理壓力設定為40Pa以上例如40~266.6Pa(300mTorr~2Torr)為佳。進而，為了成膜具有1000Mpa以上例如1000~2000MPa之高拉伸應力的氮化矽膜，故將處理壓力設定在53.3Pa以上例如53.3~266.6Pa(400mTorr~2Torr)為佳。並進而，為了成膜具有1500Mpa以上例如1500~2000MPa之高拉伸應力的氮化矽膜，故將處理壓力設定為133.3Pa以上例如133.3~266.6Pa(1Torr~2Torr)為佳。
並且，在處理壓力為相同的情形下，因具有電漿化學氣相沉積的處理溫度愈高氮化矽膜的拉伸應力愈強的傾向，故將載置台2加熱到300~800℃為佳。並且，電漿化學氣相沉積方法能以低溫成膜，由裝置製造的觀點來看，300~450℃更佳。
進而，由於具有電漿處理裝置100的間隙(穿透板28之下面至載置台2之上面的間隔)G愈寬，拉伸應力愈強的傾向，因此間隙G例如設定為100~300mm左右為佳。
並且，例如在使成膜的氮化矽膜獲得壓縮(compressive)應力的情形下，例如使用N2 氣體作為含氮氣體，使用Si2 H6 氣體作為含矽氣體為佳。此時，N2 氣體流量設定為100~3000mL/min(sccm)，理想是800~2000mL/min(sccm)，Si2 H6 氣體流量設定為1~30mL/min(sccm)，理想是1~10mL/min(sccm)。
並且，在使用上述Si2 H6 氣體與N2 氣體的情形下，電漿化學氣相沉積之際的處理壓力設定較低，藉此就能形成具有高壓縮應力的氮化矽膜。例如為了使用Si2 H6 氣體與N2 氣體，來成膜例如具有超過800MPa之壓縮應力的氮化矽膜，故將處理壓力設定為未滿5.3Pa(40mTorr)例如1.3~5.3Pa(10mTorr~40mTorr)為佳。進而，為了成膜具有1000Mpa以上例如1000~2000MPa之高壓縮應力的氮化矽膜，故將處理壓力設定為4Pa以下例如1.3~4Pa(10mTorr~30mTorr)為佳。
並且，在處理壓力為相同的情形下，因具有電漿化學 氣相沉積的處理溫度愈高氮化矽膜的壓縮應力愈強的傾向，故將載置台2加熱到300~800℃為佳，由裝置製造的觀點來看，300~450℃更佳。
進而，由於具有電漿處理裝置100的間隙(穿透板28之下面至載置台2之上面的間隔)G愈寬，壓縮應力愈強的傾向，因此間隙G例如設定為100~300mm左右為佳。
如上，使用電漿處理裝置100，選擇電漿化學氣相沉積條件進行成膜，藉此就能高精度地控制氮化矽膜之應力的方向(拉伸或壓縮)與應力之大小。
其次，有關使用電漿處理裝置100的電漿化學氣相沉積所成膜的氮化矽膜之最佳範例，邊參照第4A~4G圖邊做說明。第3圖是表示MOS(Metal-Oxide-Silicon)構造之電晶體200的概略構成之模式剖面圖。該電晶體200是在P型或N型的Si層101上，形成有介設閘極絕緣膜102並以例如多結晶矽所形成的閘極電極103。閘極電極103之下方兩側形成有源極104及汲極105，且在該些之間形成有通道區域106(第3圖中的網線部分)。而且，以覆蓋閘極電極103的方式，形成有以具有高應力之絕緣膜所形成的被覆膜(liner)107。本應用例中，可將該被覆膜107，藉由使用電漿處理裝置100的電漿化學氣相沉積方法來成膜。此時，控制電漿化學氣相沉積方法的條件，藉此如前所述，就能使被覆膜107獲得拉伸應力或壓縮應力。
例如，使用具有拉伸應力的氮化矽膜作為被覆膜107 的情形下，對被覆膜107施加如第3圖中以黑色箭頭108所示之方向的應力。而且，對構成接觸於被覆膜107之源極104及汲極105的矽，施加與前述黑色箭頭108同方向之應力。其結果，也會對通道區域106施加與黑色箭頭108同方向之應力，在通道區域106產生拉伸應變。
相反地，被覆膜107具有壓縮應力的情形下，對被覆膜107施加如第3圖中以白色箭頭109所示之方向的應力。而且，對構成接觸於被覆膜107之源極104及汲極105的矽，施加與前述白色箭頭109同方向之應力。其結果，也會對通道區域106施加與白色箭頭109同方向之應力，在通道區域106產生壓縮應變。
在電晶體200屬於以電子為載體的NMOS電晶體的情形下，一旦使通道區域106獲得拉伸應變，雖然移動度增加，但若獲得壓縮應變，移動度就會下降。另一方面，在電晶體200屬於以電洞為載體的PMOS電晶體的情形下，一旦使通道區域106獲得壓縮應變時，移動度會增加，但若獲得位伸應變，移動度會下降。
因而，在電晶體200為NMOS電晶體的情形下，使用具有拉伸應力的氮化矽膜作為被覆膜107，使通道區域106產生拉伸應變，藉此就能增加飽和驅動電流值和線形驅動電流值。並而，在電晶體200為PMOS電晶體的情形下，使用具有壓縮應力的氮化矽膜作為被覆膜107，使通道區域106產生壓縮應變，藉此就能增加飽和驅動電流值和線形驅動電流值。像這樣，在被覆膜107使用具有拉伸 應力或壓縮應力的氮化矽膜，藉此就能改善電晶體200的驅動性能。其結果，可提升組裝電晶體200之半導體裝置的性能。
再者，在第3圖中，雖將具有應力的氮化矽膜應用於被覆膜107，但除此之外例如也可使用具有應力的氮化矽膜作為形成在閘極電極103之兩側部的側壁。
電晶體200，是在例如可使用電漿處理裝置100獲得前述拉伸應力或壓縮應力的成膜條件，上述構造體的閘極電極103以及覆蓋源極104及汲極105的方式，藉由形成以氮化矽膜所形成的被覆膜107來製造。第4A~4C圖是說明部份應用本發明之電漿氮化處理方法的電晶體200之製造工程的範例的工程剖面圖。
第4A圖所示的電晶體構造，可按以下順序形成。首先，在P型或N型的矽層101，形成阱(圖未表示)，且例如藉由LOCOS法和STI(Shallow Trench Isolation)形成元件分離層(圖未表示)。其次，以電漿處理和熱處理等的手法，在矽層101之表面形成氮化矽膜和氧化矽膜等的閘極絕緣膜102。在該閘極絕緣膜102上，例如藉由化學氣相沉積成膜多結晶矽層之後，根據藉由微影法所形成的遮罩圖案，蝕刻形成閘極電極103。再者，閘極電極構造並不限於多結晶矽層的單層，以降低閘極電極之比抵抗，進行高速化為目的，例如亦可為包含：鎢、鉬、鉭、鈦、該些的矽化物、氮化物、合金等的積層構造。像這樣形成閘極電極103之後，進行離子注入及活性化處理來形 成源極104及汲極105。
其次，如第4B圖所示，使用電漿處理裝置100，以覆蓋矽層101之表面與閘極電極103的方式，來形成具有拉伸應力或壓縮應力的氮化矽膜。而且，根據藉由微影法所形成的遮罩圖案，來除去不要的區域之氮化矽膜，形成被覆膜107，藉此就能如第4C圖所示，製造MOS構造的電晶體200。再者，形成被覆膜107之後，也可配合需要進行回火。
並且，在製造第5圖所示的CMOS電晶體300的情形下，依序進行成膜、藉由微影法的圖案化、蝕刻等，形成NMOS區域201與PMOS區域202，進而在可獲得本發明之拉伸應力或壓縮應力的成膜條件下，來進行氮化矽膜的成膜與蝕刻，藉此就能各別在NMOS區域201與PMOS區域202形成被覆膜203及204。
具體上在矽基板210形成NMOS區域201的p型阱211及PMOS區域202的n型阱212。在p型阱211的主面介設閘極絕緣膜213來形成以poly-Si所形成的閘極電極214，在閘極電極214的兩側形成源極215及汲極216。而且，在閘極電極214的側壁形成側壁(sidewall)217。另一方面，在n型阱212的主面介設閘極絕緣膜213來形成以poly-Si所形成的閘極電極224，在閘極電極224的兩側形成源極225及汲極226。而且，在閘極電極224的側壁形成側壁227。再者，符號230是元件分離區域。此時的順序以上述第4A~4C圖為準。
像這樣在形成有NMOS區域201及PMOS區域202的狀態下，使用電漿處理裝置100，讓拉伸應力的氮化矽膜堆積在整面，藉由蝕刻從PMOS區域202除去拉伸應力的氮化矽膜，只在NMOS區域201殘留以拉伸應力的氮化矽膜所形成的被覆膜203。
其次，使用電漿處理裝置100，讓壓縮應力的氮化矽膜堆積在晶圓W上。而且，藉由蝕刻從NMOS區域201除去壓縮應力的氮化矽膜，只在NMOS區域殘留以壓縮應力的氮化矽膜所形成的被覆膜204。像這樣，分別在NMOS區域201及PMOS區域202，利用氮化矽膜的應力，使NMOS區域201的通道區域218產生拉伸應變，使PMOS區域202通道區域228產生壓縮應變，就能製造提昇性能的CMOS電晶體。
進而，藉由使用電漿處理裝置100的電漿化學氣相沉積方法所成膜的氮化矽膜，也可應用於如第6圖所示的不揮發性記憶體400。該不揮發性記憶體400，係在矽基板301的主面上形成有隧道氧化膜302，且在其上形成有以多結晶矽所形成的浮動閘極(FG)304，在該浮動閘極304之上形成有例如以氧化膜、氮化膜、氧化膜所形成之ONO構造的電介質膜305，更在該電介質膜305之上形成有以多結晶矽所形成的控制閘極(CG)306，在控制閘極306之上形成有絕緣層307，在浮動閘極304與控制閘極306之側壁，係藉由氧化處理形成有側壁氧化膜308，在矽基板301之主面的浮動閘極304之兩側形成有源極309 及汲極310，且以覆蓋浮動閘極304、控制閘極306、源極309、汲極310的方式，形成有以具有應力之氮化矽膜所形成的被覆膜311。
像這樣以具有應力的氮化矽膜來形成被覆膜301，就能藉此使浮動閘極304獲得適當的應變。亦即，在此種的不揮發性記憶體400中，浮動閘極304的電荷會通過隧道氧化膜往矽基板穿透流失(隧道電流)，藉此雖然記憶體會消失，但使浮動閘極304獲得適當的應變，藉此由於構成平均電子質量與隧道氧化膜302的SiO2 之障壁寬度增加，因此隧道電流減少，浮動閘極304能更穩定的保持電荷。
其次，針對本發明之基板的試驗結果做說明。
首先，使用電漿處理裝置100，並以各種條件來成膜氮化矽膜，針對氮化矽膜的應力之大小進行試驗。第7圖是表示此時之電漿化學氣相沉積方法的處理壓力與氮化矽膜之應力的大小關係的座標圖。再者，第7圖的縱軸是表示氮化矽膜之應力的大小，正(+)側是拉伸應力，負(-)側是壓縮應力(連第9、10、13A、13B、16A圖及第16B圖亦同)。並且，在第7圖中，橫軸的處理壓力是以對數尺標來表示mTorr，在上段表示mTorr之值，在下段表示所換算的Pa之值(以下之第10、11、12圖亦同)。
在本試驗中，具有應力之氮化矽膜，是在以下之電漿化學氣相沉積條件所成膜。
<電漿化學氣相沉積條件(NH3/Si2 H6 氣體系)>
NH3 氣體流量：500mL/min(sccm)
Si2 H6 氣體流量：5mL/min(sccm)
處理壓力：2.7Pa(20mTorr)、6.7Pa(50mTorr)、40.0Pa(300mTorr)以及133.3Pa(1Torr)
載置台2之溫度：400℃
微波功率：2000W
而且，具有壓縮應力之氮化矽膜，是在以下之電漿化學氣相沉積條件所成膜。
<電漿化學氣相沉積條件(N2 /Si2 H6 氣體系)>
N2 氣體流量(氣體導入部15a)：1100mL/min(sccm)
Si2 H6 氣體流量：1mL/min(sccm)
N2 氣體流量(氣體導入部15b)：100mL/min(sccm)
處理壓力：4.0Pa(30mTorr)、6.7Pa(50mTorr)、13.3Pa(100mTorr)以及66.6Pa(500mTorr)
載置台2之溫度：500℃
微波功率：3000W
自第7圖，在成膜氣體為NH3/Si2 H6 氣體系的情形下，氮化矽膜會產生拉伸應力，且具有處理壓力愈高其拉伸應力愈大的傾向，以約6.7Pa的處理壓力得到約 400Mpa的拉伸應力。因而，在使氮化矽膜獲得拉伸應力的情形下，處理壓力以6.7Pa(50mTorr)以上為佳。並且為了成膜具有800MPa以上例如800~2000MPa的高拉伸應力之氮化矽膜，因此處理壓力設定在40Pa以上例如40~266.6Pa(300mTorr~2Torr)為佳。進而又為了獲得1000MPa以上例如1000~2000MPa的高拉伸應力，因此處理壓力設定在53.3Pa以上例如53.3~266.6Pa(400mTorr~2Torr)為佳。進而，為了獲得1500MPa以上例如1500~2000MPa的高拉伸應力，因此處理壓力設定在133.3Pa以上例如133.3~266.6Pa(1mTorr~2Torr)為佳。
並且，在成膜氣體為N2 /Si2 H6 氣體系的情形下，氮化矽膜會產生壓縮應力，且具有處理壓力愈小其壓縮應力愈大的傾向，以未滿5.3Pa(40mTorr)的處理壓力得到超過約800Mpa的壓縮應力。因而，在使氮化矽膜獲得壓縮應力的情形下，處理壓力以未滿5.3Pa(40mTorr)為佳。進而為了獲得1000MPa以上例如1000~1500MPa的高壓縮應力的氮化矽膜，因此處理壓力設定在4Pa以下例如1.3~4Pa(10mTorr~30Torr)為佳。
由第7圖，確認藉由應用於電漿化學氣相沉積的氣體種類與調節處理壓力，就能精度良好的控制應力之方向與強度。
其次，使用電漿處理裝置100來改變Si2 H6 流量，成膜為氮化矽膜，針對氮化矽膜中的氫濃度(Si-H濃度，N-H濃度)進行試驗。於第8A~8C圖表示此時之Si2 H6 流量與氮化矽膜中的氫濃度(Si-H濃度，N-H濃度)之關係。第8A圖是將電漿化學氣相沉積方法的處理壓力設定在40.0Pa(300mTorr)、第8B圖是設定在133.3Pa(1Torr)、第8C圖是設定在400Pa(3Torr)之情形下的結果。在此，設定成以流量500mL/min(sccm)來使用NH3 作為含氮氣體，處理溫度500℃、微波功率為2kW、間隙G為155mm。再者，第8A~8C圖之座標中的「Total-H」是表示氮化矽膜中的Si-H濃度與N-H濃度之和。
由第8A~8C圖的比較，確認相較於處理壓力為133.3Pa(1Torr)或400Pa(3Torr)時，在40.0Pa(300mTorr)的情形下，對因Si2 H6 流量之變化的氫濃度之影響最明確顯著。一旦藉由電漿化學氣相沉積方法所成膜的氮化矽膜中之氫濃度較高，即有具拉伸應力之傾向，一旦氫濃度降低，即有具拉伸應力減弱之傾向。因而，處理壓力為40.0Pa(300mTorr)的情形下，確認會使Si2 H6 流量增加，藉此就能微調拉伸應力。
其次，使用電漿處理裝置100，以NH3 /Si2 H6 氣體系，使Si2 H6 氣體流量及處理壓力產生變化來成膜氮化矽膜，且針對氮化矽膜之應力的大小進行試驗。在此，NH3 氣體的流量固定為400mL/min(sccm)、Ar氣體的流量固定為200mL/min(sccm)，且使Si2 H6 氣體流量改為2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)，並讓處理壓力在9.33~1333Pa(70~ 10000mT)變化。再者，其他條件為：處理溫度：400℃、微波功率：2kW。
第9圖是表示壓力為666Pa(5Torr)時的Si2 H6 /NH3 之值與氮化矽膜之應力關係的座標圖。由該座標圖得知，一旦Si2 H6 /NH3 之值為0.01以下，拉伸應力就會增加。由該些情形，確認在666Pa(5Torr)比較高的壓力下，從對氮化矽膜導入較高的拉伸應力之觀點來看，Si2 H6 /NH3 之值為0.1以下較佳。
第10圖是表示於橫軸取得處理壓力，於縱軸取得氮化矽膜之應力的值，Si2 H6 流量改為2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)時的壓理壓力與氮化矽膜之拉伸應力關係的座標圖。由該圖確認無論處理壓力是否達到133.3Pa(1Torr)，Si2 H6 的流量都會隨著處理壓力的增加而增加氮化矽膜的拉伸應力，但如果Si2 H6 流量為5mL/min(Sccm)、10mL/min(sccm)時，處理壓力超過133.3Pa(1Torr)，拉伸應力幾乎不會上昇，與其處理壓力超過266.6Pa(2Torr)不如降低拉伸應力。對此，確認在Si2 H6 流量為2mL/min(sccm)的情形下，拉伸應力會持續上昇到1333Pa(10Torr)。
第11圖是表示於橫軸取得處理壓力，於縱軸取得N-H結合濃度之值，Si2 H6 流量改為2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)時的處理壓力與N-H結合濃度關係的座標圖，第12圖是表示於橫軸取得處理壓力，於縱軸取得Si-H結合濃度之值，Si2 H6 流量改 為2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)時的處理壓力與Si-H結合濃度的關係的座標圖。如果配合該些圖與上述第10圖來推測，得知在產生高拉伸應力的區域，N-H結合濃度較高，Si-H結合濃度大致為0，拉伸應力的降低是配合N-H結合濃度的降低與Si-H結合濃度的上昇。亦即，在NH3 過剩的情形下，根據反應速率，於膜中取入較多N-H結合，而使拉伸應力上昇，如果Si2 H6 增多，由於在供給速率的反應區域，Si-H結合增多，因此拉伸應力會下降。因此，認為如果Si2 H6 流量降低為2mL/min(sccm)，壓理壓力為266Pa(2Torr)以上，Si2 H6 結合濃度亦不會上昇，維持N-H結合濃度，拉伸應力會上昇到1333Pa(10Torr)附近。
其次，使用電漿處理裝置100並以各種條件來成膜氮化矽膜，掌握有關載置台2的溫度及間隙G與應力之大小的關係。第13A、13B圖是表示有關此種的各間隙與載置台溫度和應力的關係之圖，第13A圖是有關拉伸應力、第13B圖是有關壓縮應力的結果。在該試驗中，針對間隙G為125mm、150mm、180mm的各種情形下，調查處理溫度與應力的關係。在此，設定成NH3 氣體流量為500mL/mim(sccm)、Si2 H6 氣體流量為5mL/min(sccm)、處理壓力為133.3Pa、微波功率為2kW。自第13A、13B圖得知具有載置台2溫度愈高，拉伸應力及壓縮應力愈同時增大的傾向。並且，得知具有間隙G大者，拉伸應力及壓縮應力同時增加的傾向。
因而，雖然無論賦予氮化矽膜拉伸應力、壓縮應力之哪一者的情形下，從增加應力的觀點來看，溫度高者較佳，但由裝置製造的觀點來看，低溫者較佳，並且若亦配合考慮到能以電漿化學氣相沉積方法特有的低溫成膜之優點，即將載置台2加熱到300~450℃為佳。並且，間隙G例如設定在100~300mm左右為佳。
其次，針對確認本發明之效果的試驗結果做說明。
(1)充電損傷評估：
使用製作多數個MOS電容器的試驗用晶圓(200mm徑)作為評估用裝置。將該試驗用晶圓天線比(MOS電容器的多晶矽電極與閘極絕緣膜之面積比：AAR)，10倍、100倍、1000倍、1萬倍、10萬倍及100萬倍的6種MOS電容器製成一片晶片，並區分成1~96的晶片。在該試驗用晶圓的表面，使用電漿處理裝置100成膜成氮化矽膜後，藉由從MOS電容器的電流-電壓特性所求得的漏電流來評估MOS電容器被破壞的程度。在該試驗中，-4.375V(=-12.5MV/cm)之Jg超過1×10-9 〔A/μm2 〕者，判定為不適(有充電損傷)。
具有拉伸應力的氮化矽膜，係使用與第1圖同樣的之構成的電漿處理裝置100，且NH3 氣體流量500mL/min(sccm)、Si2 H6 氣體流量5mL/min(sccm)、處理壓力133.3Pa(1Torr)、載置台2的溫度500℃、微波波功率208W、間隙180mm的電漿化學氣相沉積條件來實施成 膜。所得到的氮化矽膜之拉伸應力約為1500MPa。
具有拉壓縮力的氮化矽膜，係使用與第1圖同樣的之構成的電漿處理裝置100，且自氣體導入部15a導入N2 氣體流量1100mL/mim(sccm)、自氣體導入部15b導入N2 氣體流量100mL/min(sccm)以及Si2 H6 氣體流量1mL/min(sccm)、處理壓力2.66Pa(20mTorr)、載置台2的溫度500℃、微波功率3000W、間隙180mm的電漿化學氣相沉積條件來成膜。所得到的氮化矽膜之壓縮應力約為1000MPa。
再者，氮化矽膜的膜厚與壓縮應力膜、拉伸應力膜同為20nm。
第14圖是表示在試驗用晶圓上形成具有拉伸應力的氮化矽膜時之充電損傷的Jg映射，第15圖是表示在試驗用晶圓上形成具有壓縮應力的氮化矽膜時之充電損傷的Jg映射，任一個AAR都為100萬倍之MOS電容器的測定結果。
如第14圖及第15圖所示，得知即使最易發生漏電的AAR為100萬倍，Jg亦遠低於1×10-9 〔A/μm2 〕以下。 雖省略其他AAR的資料，但Jg表示更小的值。像這樣，確認在使用電漿處理裝置100來形成具有應力的氮化矽膜之情形下，幾乎不會發生電漿損失。
(2)階梯覆蓋評估：
使用電漿理處置100，在形成有溝槽的試驗用矽基板 上，以NH3 氣體流量600mL/min(sccm)、Si2 H6 氣體流量6mL/min(sccm)、處理壓力133.3Pa(1Torr)、載置台2的溫度500℃、微波功率2000W的電漿化學氣相沉積條件來成膜具有拉伸應力的氮化矽膜。再者，溝槽的縱橫比(深度/寬度)為1/1。
測定氮化矽膜的頂部膜厚(溝槽周圍之平坦面的膜厚)、側部膜厚(溝槽之側壁部的膜厚)、底部膜厚(溝槽之底部的膜厚)，來評估階梯覆蓋。其結果，如果對頭部的側部之膜厚比(側部膜厚/頂部膜厚×100)為91%、對頂部的底部之膜厚比(底部膜厚/頂部膜厚×100)為97%，就能得到良好的階梯覆蓋。
(3)耐熱性評估：
使用電漿理處置100，成膜成具有拉伸應力及壓縮應力的氮化矽膜後，實施回火，針對熱處理賦予氮化矽膜之應力的影響做調查。成膜條件及回火條件如下。
<電漿化學氣相沉積條件(NH3 /Si2 H6 氣體系)>
NH3 氣體流量：400mL/min(sccm)
Si2 H6 氣體流量：5mL/min(sccm)
處理壓力：133.3Pa(1000mTorr)
載置台2的溫度：500℃
微波功率：2000W
<電漿化學氣相沉積條件(N2 /Si2 H6 氣體系)>
N2 氣體流量(氣體導入部15a)：1100mL/min(sccm)
Si2 H6 氣體流量：1mL/min(sccm)
N2 氣體流量(氣體導入部15b)：100mL/min(sccm)
處理壓力：2.6Pa(20mTorr)
載置台2的溫度：500℃
微波功率：1000W
<回火條件>
處理溫度：800℃
處理壓力：101308Pa(760Torr)
處理時間：0分(未處理)、10分或20分
第16A、16B圖是表示與氮化矽膜之應力回火時間的關係之座標圖，第16A是拉伸應力的情形，第16B圖是壓縮應力的情形。由該些第16A、16B圖可確認使用Si2 H6 與N2 或NH3 作為原料氣體，具有以上述條件所成膜的拉伸應力或壓縮應力的氮化矽膜，回火前後的應力之變動幅度均非常小，耐熱性優。由此結果，可理解使用Si2 H6 與N2 或NH3 作為原料氣體所得到的氮化矽膜，對於在各種半導體裝置之製造過程所重複的熱處理均具有優良的耐性。
再者，本發明並不限於上述實施形態，在本發明之思 想範圍內可做各種變形。
例如，在上述實施形態中，具有高拉伸應力或壓縮應力的氮化矽膜，雖列舉應用於電晶體之被覆膜提昇驅動特性的範例，但並不限於此，本發明可應用於能利用應力來改善裝置特性的各種半導體裝置。
1‧‧‧真空室
1a‧‧‧底壁
2‧‧‧載置台
3‧‧‧支撐構件
4‧‧‧覆蓋環
5‧‧‧加熱器
6‧‧‧熱電隅
10‧‧‧開口部
11‧‧‧排氣室
11a‧‧‧空間
15a、15b‧‧‧氣體導入部
16‧‧‧氣體供給系統
17‧‧‧含氮氣體供給源
18‧‧‧含矽氣體供給源
19‧‧‧不活性氣體供給源
20‧‧‧氣體管線
21‧‧‧質量流量控制器
22‧‧‧開關閥
23‧‧‧排氣管
24‧‧‧排氣裝置
25‧‧‧搬入/搬出口
26‧‧‧閘閥
27‧‧‧上盤
27a‧‧‧支撐部
28‧‧‧微波穿透板
29‧‧‧密封構件
31‧‧‧平面天線構件
32‧‧‧微波放射孔
33‧‧‧遲波材料
34‧‧‧密封蓋體
34a‧‧‧冷卻水流路
35‧‧‧密封構件
36‧‧‧開口部
37‧‧‧導波管
37a‧‧‧同軸導波管
37b‧‧‧矩形導波管
38‧‧‧匹配電路
39‧‧‧微波產生裝置
40‧‧‧模式轉換器
41‧‧‧內導體
50‧‧‧製程控制器
51‧‧‧使用者介面
52‧‧‧記憶部
100‧‧‧電漿處理裝置
101‧‧‧Si層
102‧‧‧閘極絕緣膜
103、214、224‧‧‧閘極電極
104、215、225、309‧‧‧源極
105、216、226、310‧‧‧汲極
106、218、228‧‧‧通道區域
107、203、204、311‧‧‧被覆膜
108‧‧‧黑色箭頭
109‧‧‧白色箭頭
200‧‧‧電晶體
201‧‧‧NMOS區域
202‧‧‧PMOS區域
210、301‧‧‧矽基板
211‧‧‧p型阱
212‧‧‧n型阱
213‧‧‧閘極絕緣膜
227‧‧‧側壁
230‧‧‧元件分離區域
300‧‧‧CMOS電晶體
302‧‧‧隧道氧化膜
304‧‧‧浮動閘極
305‧‧‧電介質膜
306‧‧‧控制閘極
307‧‧‧絕緣層
308‧‧‧側壁氧化膜
400‧‧‧不揮發性記憶體
第1圖是表示應用於本發明之實施的電漿處理裝置之其中一例的概略剖面圖。
第2圖是表示第1圖之電漿處理裝置之平面天線構件的俯視圖。
第3圖是模式表示具有應力的氮化矽膜作為被覆膜使用的電晶體之剖面構造的圖。
第4A圖是表示應用有關本發明之其中一實施形態的電漿化學氣相沉積方法的半導體裝置之製造方法的工程的工程剖面圖，表示氮化矽膜形成前之狀態的圖。
第4B圖是表示應用有關本發明之其中一實施形態的電漿化學氣相沉積方法的半導體裝置之製造方法的工程的工程剖面圖，表示進行電漿化學氣相沉積處理之狀態的圖。
第4C圖是表示應用有關本發明之其中一實施形態的電漿化學氣相沉積方法的半導體裝置之製造方法的工程的工程剖面圖，表示將具有藉由電漿化學氣相沉積之應力的氮化矽膜成膜後之狀態的圖。
第5圖是模式表示具有應力的氮化矽膜作為被覆膜使用的CMOS電晶體之剖面構造的圖。
第6圖是模式表示具有應力的氮化矽膜作為被覆膜使用的不揮發生記憶體之剖面構造的圖。
第7圖是表示氮化矽膜之應力與電漿化學氣相沉積之壓力條件的關係之座標圖。
第8A圖是表示處理壓力為40.0Pa時的氮化矽膜中之氫濃度與電漿化學氣相沉積之Si2 H6 流量的關係之座標圖。
第8B圖是表示處理壓力為133.3Pa時的氮化矽膜中之氫濃度與電漿化學氣相沉積之Si2 H6 流量的關係之座標圖。
第8C圖是表示處理壓力為400Pa時的氮化矽膜中之氫濃度與電漿化學氣相沉積之Si2 H6 流量的關係之座標圖。
第9圖是表示壓力為666Pa(5Torr)時的Si2 H6 /NH3 之值與氮化矽膜之應力關係的座標圖。
第10圖是表示Si2 H6 流量改為2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)時的處理壓力與氮化矽膜之應力的關係之座標圖。
第11圖是表示Si2 H6 流量改為2mL/min(sccm)、5mL/min(sccm)、10mL/min(sccm)時的處理壓力與N-H結合濃度的關係之座標圖。
第12圖是表示Si2 H6 流量改為2mL/min(sccm)、 5mL/min(sccm)、10mL/min(sccm)時的處理壓力與Si-H結合濃度的關係之座標圖。
第13A圖是表示拉伸應力時的氮化矽膜之應力與電漿化學氣相沉積的溫度條件及間隙的關係之座標圖。
第13B圖是表示壓縮應力時的氮化矽膜之應力與電漿化學氣相沉積的溫度條件及間隙的關係之座標圖。
第14圖是表示具有拉伸應力之氮化矽膜的Jg映射之圖。
第15圖是表示具有壓縮應力之氮化矽膜的Jg映射之圖。
第16A圖是表示拉伸應力時的氮化矽膜之應力與回火時間的關係之座標圖。
第16B圖是表示壓縮應力時的氮化矽膜之應力與回火時間的關係之座標圖。

Claims (13)

  1. 一種氮化矽膜之形成方法，係藉由電漿化學氣相沉積法形成高應力氮化矽膜之形成方法，其特徵為具備；把被處理基板搬入處理室內，對前述處理室內導入氮氣與含矽氣體，於前述處理室內透過具有複數縫隙的平面天線導入微波，產生前述氮氣與含矽氣體之電漿，於前述被處理基板上藉由前述電漿而電漿化學氣相沉積成膜出具有高應力之氮化矽膜，前述電漿化學氣相沉積成膜，係使前述處理室內之處理壓力為1.3~5.3Pa，使處理溫度為300~800℃，於前述被處理基板上藉由前述電漿形成具有超過800MPa的壓縮應力之前述氮化矽膜。
  2. 如申請專利範圍第1項所記載的方法，其中，使用氮氣作為前述含氮氣體，且以1.3Pa~4Pa之處理壓力，形成具有1000MPa以上之壓縮應力的氮化矽膜。
  3. 如申請專利範圍第1項所記載的方法，其中，前述含矽氣體為二矽烷(Si2 H6 )。
  4. 一種氮化矽膜之形成方法，係藉由電漿化學氣相沉積法形成高應力氮化矽膜之形成方法，其特徵為具備；把被處理基板搬入處理室內，對前述處理室內導入氨氣與含矽氣體，於前述處理室內產生前述氨氣與含矽氣體之電漿，於前述被處理基板上藉由前述電漿而電漿化學氣相沉 積成膜出具有高應力之氮化矽膜，前述電漿化學氣相沉積成膜，係使前述處理室內之處理壓力為6.7Pa以上，處理溫度為300~800℃，於前述被處理基板上藉由前述電漿形成具有超過400MPa的拉伸應力之前述氮化矽膜；前述拉伸應力，藉由改變處理壓力來控制，前述電漿中的氮活性種只來自氨氣，前述氮化矽膜之高拉伸應力，即使將氮化矽膜施以退火處理也不實質改變地被維持著。
  5. 如申請專利範圍第4項所記載的氮化矽膜之形成方法，其中，以40Pa~266.6Pa之處理壓力，形成具有800MPa~2000MPa之拉伸應力的氮化矽膜。
  6. 如申請專利範圍第4項所記載的氮化矽膜之形成方法，其中，以133.3Pa~266.6Pa之處理壓力，形成具有1500MPa~2000MPa之拉伸應力的氮化矽膜。
  7. 如申請專利範圍第4項所記載的氮化矽膜之形成方法，其中，前述含矽氣體為二矽烷(Si2 H6 )。
  8. 一種半導體裝置之製造方法，其特徵係具備：於半導體基板中介著絕緣膜形成閘極電極，於前述閘極電極的兩側形成通道區域之源極及汲極，把前述半導體基板搬入處理室內， 對前述處理室內導入氮氣與含矽氣體，於前述處理室內透過具有複數縫隙的平面天線導入微波，產生前述氮氣與含矽氣體之電漿，於前述半導體基板上藉由前述電漿而電漿化學氣相沉積成膜出具有高應力之氮化矽膜；前述電漿化學氣相沉積成膜，係使前述處理室內之處理壓力為1.3~5.3Pa，使處理溫度為300~800℃，於前述半導體基板上藉由前述電漿形成具有超過800MPa的壓縮應力之前述氮化矽膜。
  9. 一種半導體裝置之製造方法，其特徵係具備：於半導體基板中介著絕緣膜形成閘極電極，於前述閘極電極的兩側形成通道區域之源極及汲極，把前述半導體基板搬入處理室內，對前述處理室內導入氨氣與含矽氣體，於前述處理室內產生前述氨氣與含矽氣體之電漿，於前述半導體基板上藉由前述電漿而電漿化學氣相沉積成膜出具有高應力之氮化矽膜；前述電漿化學氣相沉積成膜，係使前述處理室內之處理壓力為6.7Pa以上，處理溫度為300~800℃，於前述半導體基板上藉由前述電漿形成具有超過400MPa的拉伸應力之前述氮化矽膜；前述拉伸應力，藉由改變處理壓力來控制，前述電漿中的氮活性種只來自氨氣，前述氮化矽膜之高拉伸應力，即使將氮化矽膜施以退 火處理也不實質改變地被維持著。
  10. 一種電漿化學氣相沉積裝置，係形成具有高應力之氮化矽膜之電漿化學氣相沉積裝置，其特徵係具備：搬入被處理基板之處理室，對前述處理室內供給氮氣與含矽氣體之氣體導入部，在前述處理室內產生前述氮氣與含矽氣體的電漿之電漿產生裝置，排氣前述處理室內之排氣裝置接續之排氣管，及對前述處理室內由前述氣體導入部導入前述氮氣與含矽氣體，使前述處理室內之處理壓力為5.3Pa以下，處理溫度設定為300~800℃，藉由前述電漿產生裝置產生前述氮氣與含矽氣體之電漿，於前述半導體基板上以電漿化學氣相沉積成膜形成具有超過800MPa的壓縮應力之高應力之前述氮化矽膜地進行控制之控制部。
  11. 如申請專利範圍第1項之方法，其中進而具有將前述高應力之氮化矽膜進行退火。
  12. 如申請專利範圍第4項之方法，其中進而具有將前述高應力之氮化矽膜進行退火。
  13. 如申請專利範圍第7項之方法，其中前述二矽烷/氨氣係0.01以下。
TW096119600A 2006-05-31 2007-05-31 Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus TWI445056B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006152433 2006-05-31

Publications (2)

Publication Number Publication Date
TW200811925A TW200811925A (en) 2008-03-01
TWI445056B true TWI445056B (zh) 2014-07-11

Family

ID=38778658

Family Applications (1)

Application Number Title Priority Date Filing Date
TW096119600A TWI445056B (zh) 2006-05-31 2007-05-31 Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus

Country Status (6)

Country Link
US (3) US8138103B2 (zh)
JP (1) JP5276437B2 (zh)
KR (3) KR101244590B1 (zh)
CN (1) CN101454480B (zh)
TW (1) TWI445056B (zh)
WO (1) WO2007139140A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009246130A (ja) * 2008-03-31 2009-10-22 Tokyo Electron Ltd 成膜装置、成膜方法及び半導体集積回路装置の製造方法
JP2010118549A (ja) * 2008-11-13 2010-05-27 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置
KR101223724B1 (ko) 2010-10-25 2013-01-17 삼성디스플레이 주식회사 전자소자용 보호막 및 그 제조 방법
US8293605B2 (en) * 2011-02-25 2012-10-23 GlobalFoundries, Inc. Methods for fabricating a CMOS integrated circuit having a dual stress layer (DSL)
US20130284093A1 (en) * 2012-04-30 2013-10-31 Semes Co., Ltd. Substrate treating apparatus
KR101398625B1 (ko) * 2012-04-30 2014-06-27 세메스 주식회사 기판 처리 장치
KR101398626B1 (ko) * 2012-04-30 2014-05-27 세메스 주식회사 기판 처리 장치 및 기판 처리 방법
JP6101467B2 (ja) 2012-10-04 2017-03-22 東京エレクトロン株式会社 成膜方法及び成膜装置
KR20150021240A (ko) * 2013-08-20 2015-03-02 부경대학교 산학협력단 티그 용접용 용가재 성형 송급 장치
WO2015108558A1 (en) * 2014-01-17 2015-07-23 Applied Materials, Inc. In-line chamber coating to control particle flaking
JP6410622B2 (ja) 2014-03-11 2018-10-24 東京エレクトロン株式会社 プラズマ処理装置及び成膜方法
US9231025B2 (en) * 2014-05-30 2016-01-05 Texas Instruments Incorporated CMOS-based thermoelectric device with reduced electrical resistance
US9437652B2 (en) 2014-05-30 2016-09-06 Texas Instruments Incorporated CMOS compatible thermopile with low impedance contact
US9496313B2 (en) 2014-05-30 2016-11-15 Texas Instruments Incorporated CMOS-based thermopile with reduced thermal conductance
JP6700118B2 (ja) * 2016-06-24 2020-05-27 東京エレクトロン株式会社 プラズマ成膜装置および基板載置台
JP6983103B2 (ja) 2018-04-23 2021-12-17 東京エレクトロン株式会社 処理装置及び埋め込み方法

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117737A (ja) * 1983-11-30 1985-06-25 Fujitsu Ltd プラズマｃｖｄ装置
US4668365A (en) * 1984-10-25 1987-05-26 Applied Materials, Inc. Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
JPS63243277A (ja) * 1987-03-31 1988-10-11 Hitachi Ltd プラズマ成膜装置
JP2995705B2 (ja) * 1989-10-31 1999-12-27 株式会社島津製作所 硬質カーボン膜形成方法
JPH04358077A (ja) * 1991-06-03 1992-12-11 Hitachi Ltd マイクロ波プラズマｃｖｄ装置
JPH0562971A (ja) * 1991-09-02 1993-03-12 Fuji Electric Co Ltd 窒化シリコン膜の形成方法
JP3146666B2 (ja) 1991-09-13 2001-03-19 住友化学工業株式会社 木材防腐剤
JP3089116B2 (ja) * 1992-09-22 2000-09-18 三菱重工業株式会社 電子サイクロトロン共鳴プラズマｃｖｄ装置
US6380558B1 (en) * 1998-12-29 2002-04-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP3977974B2 (ja) * 1998-12-29 2007-09-19 株式会社半導体エネルギー研究所 半導体装置
KR100310103B1 (ko) 1999-01-05 2001-10-17 윤종용 반도체 장치의 제조 방법
JP2002198368A (ja) 2000-12-26 2002-07-12 Nec Corp 半導体装置の製造方法
US7115184B2 (en) * 2001-03-28 2006-10-03 Tadahiro Ohmi Plasma processing device
JP4179041B2 (ja) * 2003-04-30 2008-11-12 株式会社島津製作所 有機ｅｌ用保護膜の成膜装置、製造方法および有機ｅｌ素子
JP2005093737A (ja) 2003-09-17 2005-04-07 Tadahiro Omi プラズマ成膜装置，プラズマ成膜方法，半導体装置の製造方法，液晶表示装置の製造方法及び有機ｅｌ素子の製造方法
KR100549949B1 (ko) * 2003-12-23 2006-02-07 삼성전자주식회사 리세스 타입 모오스 트랜지스터의 제조방법 및 그의 구조
JP2005222778A (ja) * 2004-02-04 2005-08-18 Shimadzu Corp 有機エレクトロルミネッセンス素子およびその製造方法
JP4794838B2 (ja) 2004-09-07 2011-10-19 富士通セミコンダクター株式会社 半導体装置およびその製造方法
JP4358077B2 (ja) 2004-09-21 2009-11-04 株式会社東芝 成膜装置及び成膜方法
JP2006120922A (ja) 2004-10-22 2006-05-11 Fuji Film Microdevices Co Ltd 光電変換膜積層型カラー固体撮像装置
JP2006120992A (ja) * 2004-10-25 2006-05-11 C Bui Res:Kk シリコン窒化膜の製造方法及びその製造装置
US20060105106A1 (en) 2004-11-16 2006-05-18 Applied Materials, Inc. Tensile and compressive stressed materials for semiconductors
US20060162661A1 (en) * 2005-01-22 2006-07-27 Applied Materials, Inc. Mixing energized and non-energized gases for silicon nitride deposition
US7629267B2 (en) * 2005-03-07 2009-12-08 Asm International N.V. High stress nitride film and method for formation thereof
US7192855B2 (en) * 2005-04-15 2007-03-20 Freescale Semiconductor, Inc. PECVD nitride film
US7247582B2 (en) * 2005-05-23 2007-07-24 Applied Materials, Inc. Deposition of tensile and compressive stressed materials
JP4613314B2 (ja) * 2005-05-26 2011-01-19 独立行政法人産業技術総合研究所 単結晶の製造方法
US7785950B2 (en) * 2005-11-10 2010-08-31 International Business Machines Corporation Dual stress memory technique method and related structure
US7696578B2 (en) * 2006-02-08 2010-04-13 Taiwan Semiconductor Manufacturing Company, Ltd. Selective CESL structure for CMOS application

Also Published As

Publication number Publication date
US8569186B2 (en) 2013-10-29
KR101189926B1 (ko) 2012-10-10
US20090197376A1 (en) 2009-08-06
WO2007139140A1 (ja) 2007-12-06
CN101454480A (zh) 2009-06-10
TW200811925A (en) 2008-03-01
US8329596B2 (en) 2012-12-11
US20120178268A1 (en) 2012-07-12
US8138103B2 (en) 2012-03-20
KR20090009931A (ko) 2009-01-23
CN101454480B (zh) 2012-09-05
JPWO2007139140A1 (ja) 2009-10-08
KR20120043128A (ko) 2012-05-03
KR101244590B1 (ko) 2013-03-25
JP5276437B2 (ja) 2013-08-28
KR20110056551A (ko) 2011-05-30
US20130072033A1 (en) 2013-03-21

Similar Documents

Publication Publication Date Title
TWI445056B (zh) Method for forming silicon nitride film, manufacturing method of semiconductor device, and plasma chemical vapor deposition apparatus
US7217659B2 (en) Process for producing materials for electronic device
JP4429300B2 (ja) 電子デバイス材料の製造方法
JP5341510B2 (ja) 窒化珪素膜の形成方法、半導体装置の製造方法およびプラズマｃｖｄ装置
TWI415187B (zh) Selective plasma treatment
WO2010038900A1 (ja) 酸化珪素膜、酸化珪素膜の形成方法、および、プラズマｃｖｄ装置
WO2007139141A1 (ja) 絶縁膜の形成方法および半導体装置の製造方法
US20110189860A1 (en) Methods for nitridation and oxidation
JP5339327B2 (ja) プラズマ窒化処理方法および半導体装置の製造方法
JPWO2008117798A1 (ja) 窒化珪素膜の形成方法、不揮発性半導体メモリ装置の製造方法、不揮発性半導体メモリ装置およびプラズマ処理装置
TW200836262A (en) Method for forming insulating film and method for manufacturing semiconductor device
TW200847281A (en) Method for forming insulating film and method for manufacturing semiconductor device
WO2008041601A1 (fr) Procédé d&#39;oxydation par plasma, appareil d&#39;oxydation par plasma et support de stockage
WO2008038787A1 (fr) Procédé de formation d&#39;un film d&#39;oxyde de silicium, appareil de traitement au plasma et support de stockage
JP5460011B2 (ja) 窒化珪素膜の成膜方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置
WO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
KR101245423B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP2009246210A (ja) 窒化珪素膜の製造方法、窒化珪素膜積層体の製造方法、コンピュータ読み取り可能な記憶媒体およびプラズマｃｖｄ装置