JPH0562971A - 窒化シリコン膜の形成方法 - Google Patents
窒化シリコン膜の形成方法Info
- Publication number
- JPH0562971A JPH0562971A JP3220811A JP22081191A JPH0562971A JP H0562971 A JPH0562971 A JP H0562971A JP 3220811 A JP3220811 A JP 3220811A JP 22081191 A JP22081191 A JP 22081191A JP H0562971 A JPH0562971 A JP H0562971A
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon nitride
- dyne
- nitride film
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Plasma Technology (AREA)
- Chemical Vapour Deposition (AREA)
Abstract
(57)【要約】
【目的】基板に高周波バイアスパワーの印加可能なＥＣ
ＲプラズマＣＶＤ装置を用いて基板表面に窒化シリコン
膜を形成する際の窒化シリコン膜の形成方法として、段
差部の被覆性が良く、かつ形成された膜の内部応力が圧
縮応力で１０×１０9 dyne／cm2 以下となる膜形成方法
を提供する。 【構成】窒化シリコン膜を、基板に印加する高周波バイ
アスパワーの大きさを変えることにより、内部応力が圧
縮応力で５×１０9 dyne／cm2 以下の膜と、１０×１０
9 dyne／cm2以上の膜とを積層して形成する膜形成方法
とする。この方法の効果をより大きくするため、最表面
層の膜には１０×１０9 dyne／cm2 以上の膜を、また最
下層の膜には５×１０9 dyne／cm2 以下の膜を形成する
ようにする。
ＲプラズマＣＶＤ装置を用いて基板表面に窒化シリコン
膜を形成する際の窒化シリコン膜の形成方法として、段
差部の被覆性が良く、かつ形成された膜の内部応力が圧
縮応力で１０×１０9 dyne／cm2 以下となる膜形成方法
を提供する。 【構成】窒化シリコン膜を、基板に印加する高周波バイ
アスパワーの大きさを変えることにより、内部応力が圧
縮応力で５×１０9 dyne／cm2 以下の膜と、１０×１０
9 dyne／cm2以上の膜とを積層して形成する膜形成方法
とする。この方法の効果をより大きくするため、最表面
層の膜には１０×１０9 dyne／cm2 以上の膜を、また最
下層の膜には５×１０9 dyne／cm2 以下の膜を形成する
ようにする。
Description
【０００１】
【産業上の利用分野】この発明は、集積回路等に使用さ
れる層間絶縁膜やパッシベーション膜の形成方法に関す
る。
れる層間絶縁膜やパッシベーション膜の形成方法に関す
る。
【０００２】
【従来の技術】現在、集積回路等に用いられている層間
絶縁膜やパッシベーション膜の多くはプラズマ放電を利
用したプラズマＣＶＤ法により形成されている。しか
し、このプラズマＣＶＤ法では、膜質や配線等による段
差部の被覆性を確保するためには基板温度を約４００℃
と高くする必要があるので、昇降温の際の配線と膜との
熱膨脹係数の差に基づく熱ストレスにより、形成された
膜に内部応力が発生し、基板上に形成された配線や素子
に損傷を加えることがあり問題であった。
絶縁膜やパッシベーション膜の多くはプラズマ放電を利
用したプラズマＣＶＤ法により形成されている。しか
し、このプラズマＣＶＤ法では、膜質や配線等による段
差部の被覆性を確保するためには基板温度を約４００℃
と高くする必要があるので、昇降温の際の配線と膜との
熱膨脹係数の差に基づく熱ストレスにより、形成された
膜に内部応力が発生し、基板上に形成された配線や素子
に損傷を加えることがあり問題であった。
【０００３】そこで最近、基板温度が低くても良い膜質
が得られる電子サイクロトロン共鳴(ＥＣＲ) プラズマ
ＣＶＤ法が検討され始めている。これは、この方法が、
電子サイクロトロン共鳴現象により、マイクロ波のエネ
ルギーが電子に高効率で吸収されることを利用してプラ
ズマを発生させるものであり、通常のプラズマＣＶＤ法
よりも高いプラズマ密度が得られるので、基板温度が２
００℃以下でも高品質な膜が得られることによる。
が得られる電子サイクロトロン共鳴(ＥＣＲ) プラズマ
ＣＶＤ法が検討され始めている。これは、この方法が、
電子サイクロトロン共鳴現象により、マイクロ波のエネ
ルギーが電子に高効率で吸収されることを利用してプラ
ズマを発生させるものであり、通常のプラズマＣＶＤ法
よりも高いプラズマ密度が得られるので、基板温度が２
００℃以下でも高品質な膜が得られることによる。
【０００４】このＥＣＲプラズマＣＶＤ法による窒化シ
リコン膜 (ＳｉＮ膜) の形成について図３を参照して説
明する。ＥＣＲプラズマＣＶＤ装置は、プラズマ生成室
１０と反応室３０とを有し、このプラズマ生成室１０に
はマイクロ波導入窓２１を介してマイクロ波導波管２０
が接続されており、その外側に励磁コイル４０が配置さ
れている。また反応室３０の内部には基板５１を載せる
試料台５０が設置され、この試料台５０の裏側につなが
る排気孔６１が設けられている。
リコン膜 (ＳｉＮ膜) の形成について図３を参照して説
明する。ＥＣＲプラズマＣＶＤ装置は、プラズマ生成室
１０と反応室３０とを有し、このプラズマ生成室１０に
はマイクロ波導入窓２１を介してマイクロ波導波管２０
が接続されており、その外側に励磁コイル４０が配置さ
れている。また反応室３０の内部には基板５１を載せる
試料台５０が設置され、この試料台５０の裏側につなが
る排気孔６１が設けられている。
【０００５】第１ガス導入系から導入された窒素
(Ｎ2 ) ガスは、プラズマ生成室１０内で励磁コイル４
０による磁界中において、マイクロ波導入窓２１を通し
て入射されたマイクロ波を共鳴吸収し、励起され、プラ
ズマ状態になる。このようにして生成されたプラズマ
は、励磁コイル４０が形成する発散磁界の磁界勾配によ
り引き出されて反応室３０内に流入し、第２ガス導入孔
３１から導入されたシラン (ＳｉＨ4 ) ガスを分解して
基板５１上にＳｉＮ膜を形成する。
(Ｎ2 ) ガスは、プラズマ生成室１０内で励磁コイル４
０による磁界中において、マイクロ波導入窓２１を通し
て入射されたマイクロ波を共鳴吸収し、励起され、プラ
ズマ状態になる。このようにして生成されたプラズマ
は、励磁コイル４０が形成する発散磁界の磁界勾配によ
り引き出されて反応室３０内に流入し、第２ガス導入孔
３１から導入されたシラン (ＳｉＨ4 ) ガスを分解して
基板５１上にＳｉＮ膜を形成する。
【０００６】
【発明が解決しようとする課題】ＥＣＲプラズマＣＶＤ
法は低温下で絶縁膜を堆積できる特長を有するが、配線
等の段差部を被覆するために、基板５１に高周波電源５
２より高周波バイアスを印加し、高周波プラズマにより
発生する自己バイアス効果、即ち、高周波プラズマ中の
電子とイオンとの移動度の差に基づいて基板表面に現れ
る負電位により、プラズマ中に発生しているイオンを加
速し、基板表面に堆積した薄膜に対してイオン衝撃が与
えられ、このイオン衝撃により薄膜をスパッタすること
ができるようになる高周波プラズマの効果を利用し、ス
パッタと成膜とを平行して行うことにより、膜成長が速
くなりがちな配線頂面の膜成長を、この配線頂面に強い
スパッタ作用を受けさせることにより遅らせ、スパッタ
作用の小さい配線間底面や配線側面の膜成長速度と同等
として、段差部に膜厚のほぼ均一な膜を形成したり、あ
るいは高周波バイアスパワーを強くして配線頂面の膜成
長速度をさらに小さくして段差部を平坦に覆う, いわゆ
るバイアススパッタリング法と称せられる成膜方法が提
案されている。又高周波プラズマの自己バイアス効果、
すなわち基板表面の負電位をより大きくするために膜形
成時の圧力を高くする方法も提案されているが、イオン
衝撃が強くなるにつれ膜の内部応力が増大し、この応力
により配線の断線を引き起こしたり、膜が剥離したり、
又イオン衝撃により素子に損傷が発生しやすいことが判
明した。
法は低温下で絶縁膜を堆積できる特長を有するが、配線
等の段差部を被覆するために、基板５１に高周波電源５
２より高周波バイアスを印加し、高周波プラズマにより
発生する自己バイアス効果、即ち、高周波プラズマ中の
電子とイオンとの移動度の差に基づいて基板表面に現れ
る負電位により、プラズマ中に発生しているイオンを加
速し、基板表面に堆積した薄膜に対してイオン衝撃が与
えられ、このイオン衝撃により薄膜をスパッタすること
ができるようになる高周波プラズマの効果を利用し、ス
パッタと成膜とを平行して行うことにより、膜成長が速
くなりがちな配線頂面の膜成長を、この配線頂面に強い
スパッタ作用を受けさせることにより遅らせ、スパッタ
作用の小さい配線間底面や配線側面の膜成長速度と同等
として、段差部に膜厚のほぼ均一な膜を形成したり、あ
るいは高周波バイアスパワーを強くして配線頂面の膜成
長速度をさらに小さくして段差部を平坦に覆う, いわゆ
るバイアススパッタリング法と称せられる成膜方法が提
案されている。又高周波プラズマの自己バイアス効果、
すなわち基板表面の負電位をより大きくするために膜形
成時の圧力を高くする方法も提案されているが、イオン
衝撃が強くなるにつれ膜の内部応力が増大し、この応力
により配線の断線を引き起こしたり、膜が剥離したり、
又イオン衝撃により素子に損傷が発生しやすいことが判
明した。
【０００７】段差部の被覆性を確保するためには、自己
バイアスとして１００〜２００Ｖ程度が必要とされる。
膜形成時の圧力が５ｍTorr以下の場合、マイクロ波プラ
ズマのインピーダンスが小さく、自己バイアスを１００
〜２００Ｖにするには非常に大きな高周波電力が要求さ
れるが、図４に示すように、高周波電力が増加すると応
力も単調に増加する。応力が大きいと熱履歴の際、応力
の変化により配線の断線が発生する。この断線の発生率
が極端に高くなるのは、内部応力が圧縮応力で−１０×
１０9 dyne／cm2 以上の場合であることは一般的に知ら
れている。逆に応力を低減させるような膜形成条件を選
ぶと、形成されたＳｉＮ膜の中の水素量が増加し、図５
に示したように、耐薬品性、特にフッ酸に対するエッチ
ング速度が速くなる。この傾向は膜形成時の圧力が高く
ても同じである。
バイアスとして１００〜２００Ｖ程度が必要とされる。
膜形成時の圧力が５ｍTorr以下の場合、マイクロ波プラ
ズマのインピーダンスが小さく、自己バイアスを１００
〜２００Ｖにするには非常に大きな高周波電力が要求さ
れるが、図４に示すように、高周波電力が増加すると応
力も単調に増加する。応力が大きいと熱履歴の際、応力
の変化により配線の断線が発生する。この断線の発生率
が極端に高くなるのは、内部応力が圧縮応力で−１０×
１０9 dyne／cm2 以上の場合であることは一般的に知ら
れている。逆に応力を低減させるような膜形成条件を選
ぶと、形成されたＳｉＮ膜の中の水素量が増加し、図５
に示したように、耐薬品性、特にフッ酸に対するエッチ
ング速度が速くなる。この傾向は膜形成時の圧力が高く
ても同じである。
【０００８】この発明の目的は、段差部の被覆性を満足
させ、かつ形成された膜の内部応力が−１０×１０9 dy
ne／cm2 以下となる半導体装置用ＳｉＮ絶縁膜の形成方
法を提供することである。
させ、かつ形成された膜の内部応力が−１０×１０9 dy
ne／cm2 以下となる半導体装置用ＳｉＮ絶縁膜の形成方
法を提供することである。
【０００９】
【課題を解決するための手段】上記課題を解決するため
に、本発明においては、被成膜基板に高周波バイアスパ
ワーを供給する高周波電源を備えたＥＣＲプラズマＣＶ
Ｄ装置による窒化シリコン膜の形成方法として、窒化シ
リコン膜を、高周波電源から基板に供給される高周波バ
イアスパワーの大きさを変えることにより、内部応力が
圧縮応力で５×１０9 dyne／cm2 以下の膜と、１０×１
０9 dyne／cm2 以上の膜とを積層して形成する方法をと
るものとする。
に、本発明においては、被成膜基板に高周波バイアスパ
ワーを供給する高周波電源を備えたＥＣＲプラズマＣＶ
Ｄ装置による窒化シリコン膜の形成方法として、窒化シ
リコン膜を、高周波電源から基板に供給される高周波バ
イアスパワーの大きさを変えることにより、内部応力が
圧縮応力で５×１０9 dyne／cm2 以下の膜と、１０×１
０9 dyne／cm2 以上の膜とを積層して形成する方法をと
るものとする。
【００１０】この方法で窒化シリコン膜を形成する場
合、最表面層の膜には内部応力が１０×１０9 dyne／cm
2 以上の膜を形成するようにすれば好適である。また、
最下層の膜には内部応力が５×１０9 dyne／cm2 以下の
膜を形成するのがよい。
合、最表面層の膜には内部応力が１０×１０9 dyne／cm
2 以上の膜を形成するようにすれば好適である。また、
最下層の膜には内部応力が５×１０9 dyne／cm2 以下の
膜を形成するのがよい。
【００１１】
【作用】本発明は、内部応力の大きい膜の間に、内部応
力が小さい膜を応力の緩衝層として形成することにより
全体の応力が低下することに着目したものである。従っ
て、基板に供給する高周波バイアスパワーの大きさを変
えることにより、内部応力の小さい膜と大きい膜とを交
互に形成し、それぞれの膜厚を制御することにより上記
目的を達成することができる。
力が小さい膜を応力の緩衝層として形成することにより
全体の応力が低下することに着目したものである。従っ
て、基板に供給する高周波バイアスパワーの大きさを変
えることにより、内部応力の小さい膜と大きい膜とを交
互に形成し、それぞれの膜厚を制御することにより上記
目的を達成することができる。
【００１２】特に第１層の膜には内部応力が５×１０9
dyne／cm2 以下の膜を形成し、第２層以降に１０×１０
9 dyne／cm2 以上の膜が含まれるように全体の膜を形成
すれば、第２層以降の膜による５×１０9 dyne／cm2 以
上の応力が配線に伝わろうとしても第１層の膜により緩
和されて配線の断線が効果的に防止され、また、第１層
の膜を薄めに形成し第２層以降の膜で段差部を所望の膜
断面形状に覆うことにより、配線の断線防止と段差被覆
性の付与とを効果的に達成することができる。
dyne／cm2 以下の膜を形成し、第２層以降に１０×１０
9 dyne／cm2 以上の膜が含まれるように全体の膜を形成
すれば、第２層以降の膜による５×１０9 dyne／cm2 以
上の応力が配線に伝わろうとしても第１層の膜により緩
和されて配線の断線が効果的に防止され、また、第１層
の膜を薄めに形成し第２層以降の膜で段差部を所望の膜
断面形状に覆うことにより、配線の断線防止と段差被覆
性の付与とを効果的に達成することができる。
【００１３】また、最表面層の膜に内部応力が１０×１
０9 dyne／cm2 以上の膜を形成するようにすれば、この
膜の形成には、基板に供給する高周波バイアスパワーを
大きくして基板表面に大きい負電位を生じさせるので、
ＳｉとＯとの結合状態が良好となり、ＳｉＮ膜中の水素
量が少なく、また、イオンの衝撃効果も加わって緻密な
膜が得られ、膜の耐透水性が向上し、半導体装置の寿命
が長くなる。
０9 dyne／cm2 以上の膜を形成するようにすれば、この
膜の形成には、基板に供給する高周波バイアスパワーを
大きくして基板表面に大きい負電位を生じさせるので、
ＳｉとＯとの結合状態が良好となり、ＳｉＮ膜中の水素
量が少なく、また、イオンの衝撃効果も加わって緻密な
膜が得られ、膜の耐透水性が向上し、半導体装置の寿命
が長くなる。
【００１４】
【実施例】膜形成時の圧力が６０ｍTorrの場合について
の実施例を図３を参照しながら説明する。プラズマ生成
室１０には、その上部開口部にマイクロ波導入窓２１を
介してマイクロ波導波管２０が接続され、マイクロ波が
注入され室内で空洞共振する。又、この室内には第１ガ
ス導入系１１よりＮ2 ガスが導入され、かつプラズマ生
成室１０の回りに電子サイクロトロン共鳴用の励磁コイ
ル４０が配置され、所定の強度の直流磁界を発生させ
る。室内のＮ2 ガスは注入されたマイクロ波のエネルギ
ーを共鳴吸収して励起されプラズマ状態になる。
の実施例を図３を参照しながら説明する。プラズマ生成
室１０には、その上部開口部にマイクロ波導入窓２１を
介してマイクロ波導波管２０が接続され、マイクロ波が
注入され室内で空洞共振する。又、この室内には第１ガ
ス導入系１１よりＮ2 ガスが導入され、かつプラズマ生
成室１０の回りに電子サイクロトロン共鳴用の励磁コイ
ル４０が配置され、所定の強度の直流磁界を発生させ
る。室内のＮ2 ガスは注入されたマイクロ波のエネルギ
ーを共鳴吸収して励起されプラズマ状態になる。
【００１５】このようにして生成されたプラズマは、励
磁コイル４０がつくる発散磁界の磁界勾配により引き出
され反応室３０に流入する。反応室３０には第２ガス導
入系３１を介してＳｉＨ4 ガスが導入される。このＳｉ
Ｈ4 ガスは上記の窒素プラズマと混合され分解される。
膜を堆積すべき基板５１には試料台５０を介して高周波
バイアスパワーが供給可能となっており、基板５１近傍
にはマイクロ波によるプラズマだけではなく、高周波に
よるプラズマを共存させることが可能となっている。
磁コイル４０がつくる発散磁界の磁界勾配により引き出
され反応室３０に流入する。反応室３０には第２ガス導
入系３１を介してＳｉＨ4 ガスが導入される。このＳｉ
Ｈ4 ガスは上記の窒素プラズマと混合され分解される。
膜を堆積すべき基板５１には試料台５０を介して高周波
バイアスパワーが供給可能となっており、基板５１近傍
にはマイクロ波によるプラズマだけではなく、高周波に
よるプラズマを共存させることが可能となっている。
【００１６】本発明の方法で以上の装置を用いてＳｉＮ
膜を堆積するには、試料台５０上に例えば８インチ径の
基板５１を配置し、温度を２００℃以下,ふつうは５０
〜１５０℃に自動調整し、かつ真空容器内を充分排気し
た上でＮ2 ガスをプラズマ生成室１０に、ＳｉＨ4 ガス
を反応室３０に導入する。Ｎ2 ガスはＳｉＨ4 ガスに対
し流量比にして１以上になるように調整しながら導入す
る。かかる雰囲気ガスの容器内圧力は４０〜１２０ｍTo
rr内とされる。ついで励磁コイル４０に電流を流し、所
定の磁界を発生させた状態でマイクロ波パワーを導波管
２０から導入窓２１を介してプラズマ生成室１０に照射
する。第１層目の内部応力が小さい膜を形成する場合
は、供給Ｎ2 ガス流量に対し高周波バイアスパワーを高
周波電源５２から１Ｗ／cc以下で供給して低内部応力の
膜を形成し、第２層目５１２は、高周波バイアスパワー
を１〜2.５Ｗ／ccの範囲で供給し内部応力は高いが膜質
も良く段差の被覆性も優れた膜を形成する。この第１層
目, 第２層目を必要な膜厚で繰り返して全体の膜を形成
する。図１に膜全体の断面模式図を示す。図において、
符号５１１は内部応力の小さい膜、５１２は内部応力の
高い膜である。また、図２に、第１層目に内部応力が−
４×１０9 dyne／cm2 の膜, 第２層目に内部応力が−１
４×１０9 dyne／cm2 の膜を用いた場合の一例を示す。
図に示したように、第１層目の膜厚と第２層目の膜厚と
の割合いを、例えば１：１に選ぶことにより、内部応力
はほぼ、第１層目の膜の値と第２層目の膜の値との和の
１／２になり、第１層目の割合いを多くすると第１層目
の値に近づく。又、最終の表面層は第２層目の内部応力
の強い膜にしておく。
膜を堆積するには、試料台５０上に例えば８インチ径の
基板５１を配置し、温度を２００℃以下,ふつうは５０
〜１５０℃に自動調整し、かつ真空容器内を充分排気し
た上でＮ2 ガスをプラズマ生成室１０に、ＳｉＨ4 ガス
を反応室３０に導入する。Ｎ2 ガスはＳｉＨ4 ガスに対
し流量比にして１以上になるように調整しながら導入す
る。かかる雰囲気ガスの容器内圧力は４０〜１２０ｍTo
rr内とされる。ついで励磁コイル４０に電流を流し、所
定の磁界を発生させた状態でマイクロ波パワーを導波管
２０から導入窓２１を介してプラズマ生成室１０に照射
する。第１層目の内部応力が小さい膜を形成する場合
は、供給Ｎ2 ガス流量に対し高周波バイアスパワーを高
周波電源５２から１Ｗ／cc以下で供給して低内部応力の
膜を形成し、第２層目５１２は、高周波バイアスパワー
を１〜2.５Ｗ／ccの範囲で供給し内部応力は高いが膜質
も良く段差の被覆性も優れた膜を形成する。この第１層
目, 第２層目を必要な膜厚で繰り返して全体の膜を形成
する。図１に膜全体の断面模式図を示す。図において、
符号５１１は内部応力の小さい膜、５１２は内部応力の
高い膜である。また、図２に、第１層目に内部応力が−
４×１０9 dyne／cm2 の膜, 第２層目に内部応力が−１
４×１０9 dyne／cm2 の膜を用いた場合の一例を示す。
図に示したように、第１層目の膜厚と第２層目の膜厚と
の割合いを、例えば１：１に選ぶことにより、内部応力
はほぼ、第１層目の膜の値と第２層目の膜の値との和の
１／２になり、第１層目の割合いを多くすると第１層目
の値に近づく。又、最終の表面層は第２層目の内部応力
の強い膜にしておく。
【００１７】
【発明の効果】以上のように、本発明による半導体装置
用ＳｉＮ膜の形成方法では、内部応力の小さな膜と内部
応力の大きな膜とを交互に積層することにより全体の膜
を形成するようにしたので、全体の膜の内部応力をその
範囲で任意に制御でき、他の膜質例えば、耐フッ酸性も
内部応力の大きい膜の方に近づけることが可能となり、
全体として、内部応力が−１０×１０9 dyne／cm2 以下
で耐薬品性の良好なＳｉＮ膜を得ることができる。ま
た、内部応力の高い膜で段差部を被覆することにより良
好な段差被覆性を付与することができる。これらによ
り、基板に形成された配線の断線や素子の損傷が防止さ
れるとともに膜自体としても良質の膜が得られ、半導体
装置の信頼性が向上し、寿命が伸びる。そして、この効
果は、第１層目に内部応力の小さい膜を、最表面層に内
部応力の高い膜を形成するときに最も大きくなる。
用ＳｉＮ膜の形成方法では、内部応力の小さな膜と内部
応力の大きな膜とを交互に積層することにより全体の膜
を形成するようにしたので、全体の膜の内部応力をその
範囲で任意に制御でき、他の膜質例えば、耐フッ酸性も
内部応力の大きい膜の方に近づけることが可能となり、
全体として、内部応力が−１０×１０9 dyne／cm2 以下
で耐薬品性の良好なＳｉＮ膜を得ることができる。ま
た、内部応力の高い膜で段差部を被覆することにより良
好な段差被覆性を付与することができる。これらによ
り、基板に形成された配線の断線や素子の損傷が防止さ
れるとともに膜自体としても良質の膜が得られ、半導体
装置の信頼性が向上し、寿命が伸びる。そして、この効
果は、第１層目に内部応力の小さい膜を、最表面層に内
部応力の高い膜を形成するときに最も大きくなる。
【図１】本発明の製造方法により形成される窒化シリコ
ン膜の一実施例の断面模式図
ン膜の一実施例の断面模式図
【図２】積層して形成される窒化シリコン膜の積層第１
層と第２層の膜厚の割合を変えた場合の膜厚の割合と２
層分の内部応力との関係を示す線図
層と第２層の膜厚の割合を変えた場合の膜厚の割合と２
層分の内部応力との関係を示す線図
【図３】ＥＣＲプラズマＣＶＤ装置構成の概念図
【図４】ガス圧力が２ｍTorr時の膜内応力と高周波バイ
アスパワーとの関係の一例を示す線図
アスパワーとの関係の一例を示す線図
【図５】膜の内部応力と５０％ＨＦ溶液によるエッチン
グ速度との関係の一例を示す線図
グ速度との関係の一例を示す線図
１０ プラズマ生成室（プラズマ生成領域） １１ 第１ガス導入系 ２０ マイクロ波導波管 ３０ 反応室（反応領域） ３１ 第２ガス導入系 ５１ 基板 ５２ 高周波電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０１Ｒ 33/64 Ｈ０１Ｌ 21/31 Ｃ 8518−4Ｍ Ｈ０５Ｈ 1/30 9014−2Ｇ
Claims (3)
- 【請求項１】プラズマ生成領域と、このプラズマ生成領
域と連通状態に接する反応領域と、高周波電源とを備え
た電子サイクロトロン共鳴プラズマＣＶＤ装置を用い、
プラズマ生成領域に窒素の単体ガス、又は窒素元素を有
する化合物ガスを導入してプラズマ化し、このプラズマ
を反応領域に流出させつつ反応領域にシランガスを導入
して、高周波電源から高周波バイアスパワーが供給され
る反応領域内の基板に窒化シリコン膜を形成する際の膜
形成方法において、窒化シリコン膜を、前記高周波電源
から基板に供給される高周波バイアスパワーの大きさを
変えることにより、内部応力が圧縮応力で５×１０9 dy
ne／cm2 以下の膜と、１０×１０9 dyne／cm2 以上の膜
とを積層して形成することを特徴とする窒化シリコン膜
の形成方法。 - 【請求項２】請求項第１項に記載の窒化シリコン膜の形
成方法において、最表面層の膜には内部応力が１０×１
０9 dyne／cm2 以上の膜を形成することを特徴とする窒
化シリコン膜の形成方法。 - 【請求項３】請求項第１項に記載の窒化シリコン膜の形
成方法において、最下層の膜には内部応力が５×１０9
dyne／cm2 以下の膜を形成することを特徴とする窒化シ
リコン膜の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220811A JPH0562971A (ja) | 1991-09-02 | 1991-09-02 | 窒化シリコン膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3220811A JPH0562971A (ja) | 1991-09-02 | 1991-09-02 | 窒化シリコン膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0562971A true JPH0562971A (ja) | 1993-03-12 |
Family
ID=16756934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3220811A Pending JPH0562971A (ja) | 1991-09-02 | 1991-09-02 | 窒化シリコン膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0562971A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006517343A (ja) * | 2003-01-17 | 2006-07-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 引張歪み基板を有するｍｏｓｆｅｔデバイスおよびその作製方法 |
| US7196396B2 (en) | 2002-12-26 | 2007-03-27 | Fujitsu Limited | Semiconductor device having STI without divot and its manufacture |
| KR20070102764A (ko) * | 2006-04-17 | 2007-10-22 | 주식회사 엘지화학 | Ｐｅｃｖｄ 법에 기반한 다층 박막 구조의 제조방법 |
| WO2007139140A1 (ja) * | 2006-05-31 | 2007-12-06 | Tokyo Electron Limited | プラズマｃｖｄ方法、窒化珪素膜の形成方法および半導体装置の製造方法 |
| JP2008241746A (ja) * | 2007-03-23 | 2008-10-09 | Seiko Epson Corp | 光学物品とその製造方法 |
| JP2013038354A (ja) * | 2011-08-11 | 2013-02-21 | Spp Technologies Co Ltd | 窒化膜の製造装置及びその製造方法、並びにその製造プログラム |
| JP2015012021A (ja) * | 2013-06-26 | 2015-01-19 | 東京エレクトロン株式会社 | 成膜方法、記憶媒体及び成膜装置 |
| JP2015206076A (ja) * | 2014-04-21 | 2015-11-19 | 東京エレクトロン株式会社 | 封止膜の形成方法及び封止膜製造装置 |
-
1991
- 1991-09-02 JP JP3220811A patent/JPH0562971A/ja active Pending
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7759215B2 (en) | 2002-12-26 | 2010-07-20 | Fujitsu Semiconductor Limited | Semiconductor device having STI without divot and its manufacture |
| US7196396B2 (en) | 2002-12-26 | 2007-03-27 | Fujitsu Limited | Semiconductor device having STI without divot and its manufacture |
| US7208812B2 (en) | 2002-12-26 | 2007-04-24 | Fujitsu Limited | Semiconductor device having STI without divot and its manufacture |
| JP2006517343A (ja) * | 2003-01-17 | 2006-07-20 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | 引張歪み基板を有するｍｏｓｆｅｔデバイスおよびその作製方法 |
| KR20070102764A (ko) * | 2006-04-17 | 2007-10-22 | 주식회사 엘지화학 | Ｐｅｃｖｄ 법에 기반한 다층 박막 구조의 제조방법 |
| WO2007139140A1 (ja) * | 2006-05-31 | 2007-12-06 | Tokyo Electron Limited | プラズマｃｖｄ方法、窒化珪素膜の形成方法および半導体装置の製造方法 |
| US8138103B2 (en) | 2006-05-31 | 2012-03-20 | Tokyo Electron Limited | Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device |
| US8329596B2 (en) | 2006-05-31 | 2012-12-11 | Tokyo Electron Limited | Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device |
| JP5276437B2 (ja) * | 2006-05-31 | 2013-08-28 | 東京エレクトロン株式会社 | 窒化珪素膜の形成方法、半導体装置の製造方法、およびプラズマｃｖｄ装置 |
| US8569186B2 (en) | 2006-05-31 | 2013-10-29 | Tokyo Electron Limited | Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device |
| JP2008241746A (ja) * | 2007-03-23 | 2008-10-09 | Seiko Epson Corp | 光学物品とその製造方法 |
| JP2013038354A (ja) * | 2011-08-11 | 2013-02-21 | Spp Technologies Co Ltd | 窒化膜の製造装置及びその製造方法、並びにその製造プログラム |
| JP2015012021A (ja) * | 2013-06-26 | 2015-01-19 | 東京エレクトロン株式会社 | 成膜方法、記憶媒体及び成膜装置 |
| JP2015206076A (ja) * | 2014-04-21 | 2015-11-19 | 東京エレクトロン株式会社 | 封止膜の形成方法及び封止膜製造装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6953609B2 (en) | High-density plasma process for depositing a layer of silicon nitride | |
| US5913140A (en) | Method for reduction of plasma charging damage during chemical vapor deposition | |
| US5679606A (en) | method of forming inter-metal-dielectric structure | |
| EP0478174B1 (en) | Silicon dioxide deposition method | |
| JP4361625B2 (ja) | 半導体装置及びその製造方法 | |
| KR0167570B1 (ko) | 반도체 디바이스에 있어서의 유전체막(誘電體膜)의 형성방법 | |
| JP3221025B2 (ja) | プラズマプロセス装置 | |
| JP3326974B2 (ja) | 多層配線の形成方法および半導体装置の製造方法 | |
| US6149730A (en) | Apparatus for forming films of a semiconductor device, a method of manufacturing a semiconductor device, and a method of forming thin films of a semiconductor | |
| US7550816B2 (en) | Filled trench isolation structure | |
| JPS61179872A (ja) | マグネトロンエンハンスプラズマ補助式化学蒸着のための装置ならびに方法 | |
| JPH10256232A (ja) | 半導体装置の製造方法 | |
| JPH07335559A (ja) | 半導体装置の製造方法 | |
| JP3080843B2 (ja) | 薄膜形成方法及び装置 | |
| US20010001741A1 (en) | Process for the production of semiconductor device | |
| US6573181B1 (en) | Method of forming contact structures using nitrogen trifluoride preclean etch process and a titanium chemical vapor deposition step | |
| JPH0562971A (ja) | 窒化シリコン膜の形成方法 | |
| JP2004363558A (ja) | 半導体装置の製造方法およびプラズマエッチング装置のクリーニング方法 | |
| US20090137094A1 (en) | Method of filling a trench in a substrate | |
| JPH11168090A (ja) | 半導体製造方法 | |
| JPH11219950A (ja) | 半導体集積回路の製造方法並びにその製造装置 | |
| US20090081872A1 (en) | Plasma etching method for etching sample | |
| JPH01194325A (ja) | ドライエッチング方法 | |
| JP3504940B2 (ja) | 半導体装置の製造方法 | |
| JPH0614522B2 (ja) | 表面処理方法及び表面処理装置 |