JPH0614522B2 - 表面処理方法及び表面処理装置 - Google Patents
表面処理方法及び表面処理装置Info
- Publication number
- JPH0614522B2 JPH0614522B2 JP59058247A JP5824784A JPH0614522B2 JP H0614522 B2 JPH0614522 B2 JP H0614522B2 JP 59058247 A JP59058247 A JP 59058247A JP 5824784 A JP5824784 A JP 5824784A JP H0614522 B2 JPH0614522 B2 JP H0614522B2
- Authority
- JP
- Japan
- Prior art keywords
- plasma
- holding means
- processed
- sample
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004381 surface treatment Methods 0.000 title claims description 4
- 238000000034 method Methods 0.000 title description 18
- 239000012495 reaction gas Substances 0.000 claims description 11
- 230000006837 decompression Effects 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 7
- 238000003672 processing method Methods 0.000 claims 1
- 239000010408 film Substances 0.000 description 33
- 239000010410 layer Substances 0.000 description 19
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 239000000758 substrate Substances 0.000 description 11
- 239000010409 thin film Substances 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 7
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- -1 silicon halide Chemical class 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000008034 disappearance Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010494 dissociation reaction Methods 0.000 description 1
- 230000005593 dissociations Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はマイクロ波励起プラズマを用いた表面処理方法
及びその装置に係り、特に基板上の段差に対して被覆性
の優れた薄膜の形成方法及びその装置に関する。
及びその装置に係り、特に基板上の段差に対して被覆性
の優れた薄膜の形成方法及びその装置に関する。
プラズマを用いた気相成長法（以下、プラズマＣＶＤ
［Ｃhemical Ｖapor Ｄeposition］法と記す）は、通常
のＣＶＤ法と比べて低温で良質の薄膜を形成することが
できる。そのため、プラズマＣＶＤ法で形成した窒化珪
素膜は、半導体集積回路においてチップパッシベーショ
ン膜および多層配線構造の層間絶縁膜として用いられて
いる（Ｋ．Ｍukai 他、「Ａ Ｎew Ｉntegration Ｔech
nology Ｔhat Ｅnables Ｆorming Ｂonding Ｐads on
Ａctive Ａreas」ＩＥＤＭ１９８１ Ｔechnical Ｄige
st pp６２−６５）。従来、この窒化珪素膜は主に、Ｓ
ｉＨ４とＮＨ３を反応ガスとして用い、平行平板電極も
しくはコイルにＲＦ電圧を印加することによりプラズマ
を発生させ、膜形成を行ってきた。しかし、近年、窒化
珪素膜を使用したＭＯＳトランジスタの特性が動作中に
変動するという現象が発見された (Ｒ.Ｂ.Ｆair他、
「Ｔhreshold−Ｖoltage Ｉnstability in ＭＯＳＦＥ
Ｔ′s Ｄue to Ｃｈａｎｎｅ Ｈot−Ｈｏｅ Ｅm
ission」ＩＥＥＥ Ｔransactions on Ｅｅｃｔｒｏ
ｎ Ｄevices,Ｖｏ．２８，１９８１，ｐｐ８３−９
４）。
［Ｃhemical Ｖapor Ｄeposition］法と記す）は、通常
のＣＶＤ法と比べて低温で良質の薄膜を形成することが
できる。そのため、プラズマＣＶＤ法で形成した窒化珪
素膜は、半導体集積回路においてチップパッシベーショ
ン膜および多層配線構造の層間絶縁膜として用いられて
いる（Ｋ．Ｍukai 他、「Ａ Ｎew Ｉntegration Ｔech
nology Ｔhat Ｅnables Ｆorming Ｂonding Ｐads on
Ａctive Ａreas」ＩＥＤＭ１９８１ Ｔechnical Ｄige
st pp６２−６５）。従来、この窒化珪素膜は主に、Ｓ
ｉＨ４とＮＨ３を反応ガスとして用い、平行平板電極も
しくはコイルにＲＦ電圧を印加することによりプラズマ
を発生させ、膜形成を行ってきた。しかし、近年、窒化
珪素膜を使用したＭＯＳトランジスタの特性が動作中に
変動するという現象が発見された (Ｒ.Ｂ.Ｆair他、
「Ｔhreshold−Ｖoltage Ｉnstability in ＭＯＳＦＥ
Ｔ′s Ｄue to Ｃｈａｎｎｅ Ｈot−Ｈｏｅ Ｅm
ission」ＩＥＥＥ Ｔransactions on Ｅｅｃｔｒｏ
ｎ Ｄevices,Ｖｏ．２８，１９８１，ｐｐ８３−９
４）。
これは、プラズマＣＶＤ法で形成した窒化珪素膜中に多
量に含まれる水素によるものである。
量に含まれる水素によるものである。
本発明者の一部は先に、今日普及しているプラズマＣＶ
Ｄ装置とは異なり、マイクロ波によりプラズマを励起す
るプラズマＣＶＤ装置を用い、ＳiＦ４とＮ２とから成
る混合ガスを反応ガスとして、水素含有量の極めて少な
い窒化珪素膜を形成する方法を提案した（特願昭57−10
8336）。上記発明の要点を以下に説明する。水素含有量
を減らすためには、水素を含まないハロゲン化珪素を反
応ガスとして用いる必要がある。しかし、従来のよう
に、ＲＦ放電型装置を用いたのではほとんど膜が成長し
なかった。これは、通常用いられるＳiＨ４に比べハロ
ゲン化珪素は解離エネルギーが高いため、分解しにくい
ことによる。分解を促進させるためには、放電圧力を下
げてプラズマ温度を上げる必要があるが、ＲＦ放電型装
置では、放電圧力を下げるとプラズマ密度が低下するた
め、かえって形成速度が低下する。
Ｄ装置とは異なり、マイクロ波によりプラズマを励起す
るプラズマＣＶＤ装置を用い、ＳiＦ４とＮ２とから成
る混合ガスを反応ガスとして、水素含有量の極めて少な
い窒化珪素膜を形成する方法を提案した（特願昭57−10
8336）。上記発明の要点を以下に説明する。水素含有量
を減らすためには、水素を含まないハロゲン化珪素を反
応ガスとして用いる必要がある。しかし、従来のよう
に、ＲＦ放電型装置を用いたのではほとんど膜が成長し
なかった。これは、通常用いられるＳiＨ４に比べハロ
ゲン化珪素は解離エネルギーが高いため、分解しにくい
ことによる。分解を促進させるためには、放電圧力を下
げてプラズマ温度を上げる必要があるが、ＲＦ放電型装
置では、放電圧力を下げるとプラズマ密度が低下するた
め、かえって形成速度が低下する。
しかし、マイクロ波放電においては低圧力下でもプラズ
マ密度の高い放電が得られるので、ハロゲン化珪素によ
る膜形成が可能となり、水素含有量の極めて少ない窒化
珪素膜が実現できる。
マ密度の高い放電が得られるので、ハロゲン化珪素によ
る膜形成が可能となり、水素含有量の極めて少ない窒化
珪素膜が実現できる。
しかし、上記方法を半導体集積回路における多層配線構
造の層間絶縁膜として適用しようとすると、以下の問題
点のあることが明らかになった。すなわちＡ２層配線
構造の層間絶縁膜として、上述のマイクロ波を用いたプ
ラズマＣＶＤ法（以下、μ波プラズマＣＶＤ法と称す）
によって窒化珪素膜を形成したところ、第２層配線に断
線が生じた。その原因を調べるために、試料の断面形状
を走査型電子顕微鏡により観察した。すなわち、第１図
に示したように、Ｓｉ基板１上に通常の蒸着法およびリ
ソグラフイー・ドライエッチング技術により厚さ0.9μ
m,幅3μmの第１層Ａ配線２を形成した後、μ波プラズ
マＣＶＤ法により、厚さ1.5μmの窒化珪素膜３を形成
し、更に第１層Ａ配線と同様の方法で該Ａ配線２と
垂直方向に厚さ0.9μm,幅3μmの第２層Ａ配線４を形
成した。このようにすると、第１図から明らかなよう
に、第１層Ａ配線２の端において第２層Ａ配線４に
断線が生じていることが認められた。これは、層間絶縁
膜として用いた窒化珪素膜３が第１層Ａ配線２を十分
に被覆することが出来ず、特に配線の端において溝５が
生じたために発生すると考えられる。
造の層間絶縁膜として適用しようとすると、以下の問題
点のあることが明らかになった。すなわちＡ２層配線
構造の層間絶縁膜として、上述のマイクロ波を用いたプ
ラズマＣＶＤ法（以下、μ波プラズマＣＶＤ法と称す）
によって窒化珪素膜を形成したところ、第２層配線に断
線が生じた。その原因を調べるために、試料の断面形状
を走査型電子顕微鏡により観察した。すなわち、第１図
に示したように、Ｓｉ基板１上に通常の蒸着法およびリ
ソグラフイー・ドライエッチング技術により厚さ0.9μ
m,幅3μmの第１層Ａ配線２を形成した後、μ波プラズ
マＣＶＤ法により、厚さ1.5μmの窒化珪素膜３を形成
し、更に第１層Ａ配線と同様の方法で該Ａ配線２と
垂直方向に厚さ0.9μm,幅3μmの第２層Ａ配線４を形
成した。このようにすると、第１図から明らかなよう
に、第１層Ａ配線２の端において第２層Ａ配線４に
断線が生じていることが認められた。これは、層間絶縁
膜として用いた窒化珪素膜３が第１層Ａ配線２を十分
に被覆することが出来ず、特に配線の端において溝５が
生じたために発生すると考えられる。
従って、本発明の目的は、下地段差に対する被覆性の優
れた薄膜形成方法及びその装置を提供することにある。
れた薄膜形成方法及びその装置を提供することにある。
第１図に示したような、段差部において溝５の生じる原
因について、種々検討した結果、下記のような原因によ
って生じるものと推定されるに至った。すなわち、μ波
プラズマＣＶＤ法により１０-2 Torr以下の低圧力で放
電を行うと、粒子の平均自由工程は数cm以上と長くな
り、プラズマ電位が正であるために生じた、プラズマと
試料との間の電位差により引き出されたイオンはほとん
ど衝突することなく試料に垂直に入射し、膜を形成す
る。そのため、段差上にわずかな庇が生じると、庇の下
では自己遮蔽効果により膜の成長が阻害され、溝が生じ
ることになる。したがってこれを改善するための一方法
として、ＲＦ放電を用いたプラズマＣＶＤ法と同程度の
10-2 Torr以上に圧力を上げ、平均自由工程を短くする
ことにより自己遮蔽効果を小さくすることが考えられる
が、このようにすると、μ波プラズマＣＶＤ法の特長が
失われ、例えばＳiＦ４とＮ２という反応ガスでの膜形
成は出来なくなる。これに対して、試料に入射する粒子
の運動エネルギーを増加させれば、下記理由から、10-2
Torr以下の低圧力下でも膜形成が可能であるというμ
波プラズマＣＶＤ法の特長を生かしたまま、段差被覆性
を改善することが可能になると考えられる。すなわち、
一般に50eＶ以上のエネルギー有するイオンが基板に衝
突すると、基板表面の一部がスパッタリング効果により
たたき出される。イオン１個につきたたき出される基板
材料の量（スパッタリング率）はイオンの種類、基板表
面の材質によるばかりでなく、イオンの入射角度に大き
く依存しており、入射角60゜近傍でスパッタリング率は
最大となる。従って、イオンにより基板が盛んにスパッ
タリングされている場合には、基板や配線の上の平坦部
では主に膜形成が行われ、一方段差部では、わずかに庇
が生じてもその部分はスパッタリング効果が大きく現わ
れて削られるため、庇は無くなり、第１図に示されるよ
うな溝５が消失するとともに、段差部での膜表面の傾斜
も緩やかになる。
因について、種々検討した結果、下記のような原因によ
って生じるものと推定されるに至った。すなわち、μ波
プラズマＣＶＤ法により１０-2 Torr以下の低圧力で放
電を行うと、粒子の平均自由工程は数cm以上と長くな
り、プラズマ電位が正であるために生じた、プラズマと
試料との間の電位差により引き出されたイオンはほとん
ど衝突することなく試料に垂直に入射し、膜を形成す
る。そのため、段差上にわずかな庇が生じると、庇の下
では自己遮蔽効果により膜の成長が阻害され、溝が生じ
ることになる。したがってこれを改善するための一方法
として、ＲＦ放電を用いたプラズマＣＶＤ法と同程度の
10-2 Torr以上に圧力を上げ、平均自由工程を短くする
ことにより自己遮蔽効果を小さくすることが考えられる
が、このようにすると、μ波プラズマＣＶＤ法の特長が
失われ、例えばＳiＦ４とＮ２という反応ガスでの膜形
成は出来なくなる。これに対して、試料に入射する粒子
の運動エネルギーを増加させれば、下記理由から、10-2
Torr以下の低圧力下でも膜形成が可能であるというμ
波プラズマＣＶＤ法の特長を生かしたまま、段差被覆性
を改善することが可能になると考えられる。すなわち、
一般に50eＶ以上のエネルギー有するイオンが基板に衝
突すると、基板表面の一部がスパッタリング効果により
たたき出される。イオン１個につきたたき出される基板
材料の量（スパッタリング率）はイオンの種類、基板表
面の材質によるばかりでなく、イオンの入射角度に大き
く依存しており、入射角60゜近傍でスパッタリング率は
最大となる。従って、イオンにより基板が盛んにスパッ
タリングされている場合には、基板や配線の上の平坦部
では主に膜形成が行われ、一方段差部では、わずかに庇
が生じてもその部分はスパッタリング効果が大きく現わ
れて削られるため、庇は無くなり、第１図に示されるよ
うな溝５が消失するとともに、段差部での膜表面の傾斜
も緩やかになる。
イオンによる基板のスパッタリングを活性化する（スパ
ッタリング率を増加させる）ためには、入射粒子の運動
エネルギーを高めることが必要であり、これはプラズマ
の平均電位を試料の平均電位に対して正とし、これらの
間の電位差を大きくすることにより達成される。そのた
めには、（１）試料に負のバイアス電圧を印加する、
（２）プラズマ電位を正の方向にシフトさせる、（３）
上記（１）および（２）を同時に行うことのいずれかが
必要となる。（１）の具体的な方法としては、（ａ）試
料に負の直流電圧を印加する、（ｂ）試料にＲＦ電圧を
印加し、自己バイアス効果により負のバイアス電圧を発
生させる方法がある。（ａ）（ｂ）を同時の行なっても
よいことは言うまでもない。（２）の具体的な方法とし
ては、μ波プラズマＣＶＤ装置の反応槽内に電極を挿入
し、これに正の直流電圧を印加する方法がある。該電極
にＲＦ電圧を印加する方法は、負の自己バイアスが発生
することになり、逆効果である。
ッタリング率を増加させる）ためには、入射粒子の運動
エネルギーを高めることが必要であり、これはプラズマ
の平均電位を試料の平均電位に対して正とし、これらの
間の電位差を大きくすることにより達成される。そのた
めには、（１）試料に負のバイアス電圧を印加する、
（２）プラズマ電位を正の方向にシフトさせる、（３）
上記（１）および（２）を同時に行うことのいずれかが
必要となる。（１）の具体的な方法としては、（ａ）試
料に負の直流電圧を印加する、（ｂ）試料にＲＦ電圧を
印加し、自己バイアス効果により負のバイアス電圧を発
生させる方法がある。（ａ）（ｂ）を同時の行なっても
よいことは言うまでもない。（２）の具体的な方法とし
ては、μ波プラズマＣＶＤ装置の反応槽内に電極を挿入
し、これに正の直流電圧を印加する方法がある。該電極
にＲＦ電圧を印加する方法は、負の自己バイアスが発生
することになり、逆効果である。
なお、本発明の要点はプラズマと試料との間の電位差を
大きくすることにある。従って、（１）において直流電
源もしくはＲＦ電源を直接試料に接続することは必ずし
も必要ではなく、試料台に接続しても本発明の目的が達
成されることは言うまでもない。
大きくすることにある。従って、（１）において直流電
源もしくはＲＦ電源を直接試料に接続することは必ずし
も必要ではなく、試料台に接続しても本発明の目的が達
成されることは言うまでもない。
本発明の要旨は、以下の２点にある。
（１）減圧容器内の被処理物保持手段上に被処理物を準
備する工程と、前記減圧容器内に導入された反応ガスを
プラズマ化し、かつ、前記被処理物保持手段に内蔵され
た加熱手段により前記被処理物保持手段が所定の温度に
なるように加熱し、かつ、前記被処理物保持手段とは空
間的に分離した位置に設けられ、かつ、前記プラズマを
囲むように設けられた電極にバイアス電圧を印加するこ
とにより前記プラズマの平均電位を前記被処理物の平均
電位に対して正にする工程とを有することを特徴とする
表面処理方法。
備する工程と、前記減圧容器内に導入された反応ガスを
プラズマ化し、かつ、前記被処理物保持手段に内蔵され
た加熱手段により前記被処理物保持手段が所定の温度に
なるように加熱し、かつ、前記被処理物保持手段とは空
間的に分離した位置に設けられ、かつ、前記プラズマを
囲むように設けられた電極にバイアス電圧を印加するこ
とにより前記プラズマの平均電位を前記被処理物の平均
電位に対して正にする工程とを有することを特徴とする
表面処理方法。
（２）その内部で被処理物を処理するための減圧容器
と、前記減圧容器内で前記被処理物を保持するための被
処理物保持手段と、前記減圧容器内にプラズマを発生さ
せるための手段と、前記被処理物保持手段に内蔵され前
記被処理物保持手段を所定の温度になるように加熱する
手段と、被処理物保持手段とは空間的に分離した位置に
プラズマを囲むように設けられ、バイアス電圧を印加す
ることにより前記プラズマの平均電位を前記被処理物の
平均電位に対して正にするための電極とを有することを
特徴とする表面処理装置。
と、前記減圧容器内で前記被処理物を保持するための被
処理物保持手段と、前記減圧容器内にプラズマを発生さ
せるための手段と、前記被処理物保持手段に内蔵され前
記被処理物保持手段を所定の温度になるように加熱する
手段と、被処理物保持手段とは空間的に分離した位置に
プラズマを囲むように設けられ、バイアス電圧を印加す
ることにより前記プラズマの平均電位を前記被処理物の
平均電位に対して正にするための電極とを有することを
特徴とする表面処理装置。
以下、本発明を参考例及び実施例を用いて説明する。第
２図は本発明の参考例を示す図である。従来装置とほぼ
同様の構成であるが、試料台１１にバイアス電圧を印加
するためのＲＦ電源１６を新たに付け加えた。まず、Ｓ
ｉ基板１２を試料台１１上に設置する。試料台１１はシ
ースヒータ１３により２５０℃に加熱した。次に、反応
室７をロータリーポンプ，拡散ポンプにより１×１０-6
Torrまで真空排気し、反応ガスをリークバルブ６で流
量制御し、反応槽７内に導入する。反応ガスとしてはＳ
iＦ４とＮ２を用い、体積比１：１で導入し、反応室７
内での反応ガス圧力は８×１０-4 Torrにした。次に、
ソレノイドコイル１４に電流を流し、永久磁石１５とと
もにミラー磁場を形成した。
２図は本発明の参考例を示す図である。従来装置とほぼ
同様の構成であるが、試料台１１にバイアス電圧を印加
するためのＲＦ電源１６を新たに付け加えた。まず、Ｓ
ｉ基板１２を試料台１１上に設置する。試料台１１はシ
ースヒータ１３により２５０℃に加熱した。次に、反応
室７をロータリーポンプ，拡散ポンプにより１×１０-6
Torrまで真空排気し、反応ガスをリークバルブ６で流
量制御し、反応槽７内に導入する。反応ガスとしてはＳ
iＦ４とＮ２を用い、体積比１：１で導入し、反応室７
内での反応ガス圧力は８×１０-4 Torrにした。次に、
ソレノイドコイル１４に電流を流し、永久磁石１５とと
もにミラー磁場を形成した。
マグネトロン８により周波数２．４５ＧＨｚ，出力電力
２００Ｗのマイクロ波を発生させ、導波管９中を伝播さ
せ、Ａ２Ｏ３製放電管１０内でプラズマを発生させる
と同時に、ＲＦ電源１６により周波数８００ＫＨz,振幅
８０Ｖp−pのＲＦ電圧を試料台１１に印加した。４０分
間の放電により、厚さ約１．５μmの窒化珪素膜を形成
した。この膜の屈折率は１．８、水素含有量は原子数比
で、１％以下であった。さらに、段差被覆性を調べるた
め、前述と同様のＡ２層配線構造を作成し、走査型電
子顕微鏡で観察した。観察された断面図の一例を第３図
に示す。第１層Ａ配線２，第２層Ａ配線４ともに厚
さ０．９μm，幅３μmであり、窒化珪素膜３′は厚さ
１．５μmである。第３図からわかるように、第１層Ａ
配線２の端部で従来生じていた窒化珪素膜３の溝が消
滅し、かつ段差部での形状も緩やかになっており、第２
層Ａ配線４の断線は生じていない。さらに、Ａ２層
配線構造の半導体集積回路素子を用い、本参考例に示し
た方法を適用して層間絶縁膜を形成したところ、第２層
配線の断線は生じなかった。
２００Ｗのマイクロ波を発生させ、導波管９中を伝播さ
せ、Ａ２Ｏ３製放電管１０内でプラズマを発生させる
と同時に、ＲＦ電源１６により周波数８００ＫＨz,振幅
８０Ｖp−pのＲＦ電圧を試料台１１に印加した。４０分
間の放電により、厚さ約１．５μmの窒化珪素膜を形成
した。この膜の屈折率は１．８、水素含有量は原子数比
で、１％以下であった。さらに、段差被覆性を調べるた
め、前述と同様のＡ２層配線構造を作成し、走査型電
子顕微鏡で観察した。観察された断面図の一例を第３図
に示す。第１層Ａ配線２，第２層Ａ配線４ともに厚
さ０．９μm，幅３μmであり、窒化珪素膜３′は厚さ
１．５μmである。第３図からわかるように、第１層Ａ
配線２の端部で従来生じていた窒化珪素膜３の溝が消
滅し、かつ段差部での形状も緩やかになっており、第２
層Ａ配線４の断線は生じていない。さらに、Ａ２層
配線構造の半導体集積回路素子を用い、本参考例に示し
た方法を適用して層間絶縁膜を形成したところ、第２層
配線の断線は生じなかった。
なお、ＲＦ電源と試料台との接続はコンデンサーを介し
た容量性カップリングとすることが好ましい。これは、
ＲＦ電圧により試料台に生じた自己バイアス電圧がＲＦ
電源を介して消滅することを防止するためである。ＲＦ
電源自体がバイアス電圧の消滅を防止する構造を有して
いる場合には、容量カップリングにすることは必ずしも
必要ではない。また、本実施例では試料台へのバイアス
電圧としてＲＦ電圧を用いているが、形成する薄膜が導
電性薄膜の場合には直流電圧の印加によっても段差被覆
性は効果的に改善される。
た容量性カップリングとすることが好ましい。これは、
ＲＦ電圧により試料台に生じた自己バイアス電圧がＲＦ
電源を介して消滅することを防止するためである。ＲＦ
電源自体がバイアス電圧の消滅を防止する構造を有して
いる場合には、容量カップリングにすることは必ずしも
必要ではない。また、本実施例では試料台へのバイアス
電圧としてＲＦ電圧を用いているが、形成する薄膜が導
電性薄膜の場合には直流電圧の印加によっても段差被覆
性は効果的に改善される。
次に、本発明の実施例について説明する。本実施例で用
いた装置の構成の概略を第４図に示す。第２図に示した
装置と比べて、試料台１１へＲＦ電圧を印加したＲＦ電
源１６をはずし、試料台１１と放電管１０との間にプラ
ズマを囲むように金属製の筒１７を挿入し、これに外部
の直流電源１８より正のバイアス電圧を印加し、プラズ
マに対する参照電極とした。上記参考例と同様にＳiＦ
４とＮ２を反応ガスとして用い放電を行ったが、本実施
例では放電中に筒電極１７に１００Ｖの正の直流電圧を
印加した。その他は、試料台１１にＲＦ電圧を印加して
いないことを除き、参考例と同様にして膜形成を行っ
た。４０分間の放電により、膜厚約１．５μmの窒化珪
素膜が形成された。この膜の屈折率は１．８、水素含有
量は原子数比で１％以下であった。また、本実施例にお
いてもＡ２層配線構造の試料を作成し、走査型電子顕
微鏡により断面観察を行ったが、その断面形状は第３図
とほぼ同様であり、第２層Ａ配線の断線は無かった。
いた装置の構成の概略を第４図に示す。第２図に示した
装置と比べて、試料台１１へＲＦ電圧を印加したＲＦ電
源１６をはずし、試料台１１と放電管１０との間にプラ
ズマを囲むように金属製の筒１７を挿入し、これに外部
の直流電源１８より正のバイアス電圧を印加し、プラズ
マに対する参照電極とした。上記参考例と同様にＳiＦ
４とＮ２を反応ガスとして用い放電を行ったが、本実施
例では放電中に筒電極１７に１００Ｖの正の直流電圧を
印加した。その他は、試料台１１にＲＦ電圧を印加して
いないことを除き、参考例と同様にして膜形成を行っ
た。４０分間の放電により、膜厚約１．５μmの窒化珪
素膜が形成された。この膜の屈折率は１．８、水素含有
量は原子数比で１％以下であった。また、本実施例にお
いてもＡ２層配線構造の試料を作成し、走査型電子顕
微鏡により断面観察を行ったが、その断面形状は第３図
とほぼ同様であり、第２層Ａ配線の断線は無かった。
以上、本発明についてＳiＦ４とＮ２の反応ガスとした
窒化素膜形成の実施例で説明したが、本発明はμ波プラ
ズマＣＶＤ法における薄膜の段差被覆性の改善を図るた
めに、（１）試料もしくは試料台にバイアス電圧を印加
する、（２）参照電極に正のバイアス電圧を印加し、プ
ラズマ電位を高める、（３）上記（１）と（２）を同時
に行うのいずれかの方法を用いることを規定したもので
あって、反応ガスや形成する薄膜の種類に限定されない
ことは言うまでもない。
窒化素膜形成の実施例で説明したが、本発明はμ波プラ
ズマＣＶＤ法における薄膜の段差被覆性の改善を図るた
めに、（１）試料もしくは試料台にバイアス電圧を印加
する、（２）参照電極に正のバイアス電圧を印加し、プ
ラズマ電位を高める、（３）上記（１）と（２）を同時
に行うのいずれかの方法を用いることを規定したもので
あって、反応ガスや形成する薄膜の種類に限定されない
ことは言うまでもない。
上記説明から明らかなように、本発明によれば、従来の
μ波プラズマＣＶＤ法で問題となっていた、形成した薄
膜の段差被覆性を改善することができ、これによりμ波
プラズマＣＶＤ法による薄膜の半導体集積回路をはじめ
とする各種電子デバイスの製造に適用することができ
る。
μ波プラズマＣＶＤ法で問題となっていた、形成した薄
膜の段差被覆性を改善することができ、これによりμ波
プラズマＣＶＤ法による薄膜の半導体集積回路をはじめ
とする各種電子デバイスの製造に適用することができ
る。
第１図は従来法で形成した薄膜の形状を説明するための
図、第２図は本発明の参考例で用いたμ波プラズマＣＶ
Ｄ装置の構成の概略を示す図、第３図は本発明の効果を
説明するための断面概略図、第４図は本発明の実施例で
用いたμ波プラズマＣＶＤ装置の構成の概略を示す図で
ある。 １……Ｓｉ基板，２……第１層Ａ配線，３，３′……
窒化珪素膜、４……第２層Ａ配線，６……リークバル
ブ，７……反応槽，８……マグネトロン，９……導波
管，１０……放電管，１１……試料台，１２……試料，
１３……ヒーター，１４……ソレノイドコイル，１５…
…永久磁石，１６……ＲＦ電源，１７……筒電極，１８
……直流電源
図、第２図は本発明の参考例で用いたμ波プラズマＣＶ
Ｄ装置の構成の概略を示す図、第３図は本発明の効果を
説明するための断面概略図、第４図は本発明の実施例で
用いたμ波プラズマＣＶＤ装置の構成の概略を示す図で
ある。 １……Ｓｉ基板，２……第１層Ａ配線，３，３′……
窒化珪素膜、４……第２層Ａ配線，６……リークバル
ブ，７……反応槽，８……マグネトロン，９……導波
管，１０……放電管，１１……試料台，１２……試料，
１３……ヒーター，１４……ソレノイドコイル，１５…
…永久磁石，１６……ＲＦ電源，１７……筒電極，１８
……直流電源
───────────────────────────────────────────────────── フロントページの続き (72)発明者 向 喜一郎 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 西松 茂 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (56)参考文献 特開 昭58−166929（ＪＰ，Ａ) 実開 昭54−131476（ＪＰ，Ｕ)
Claims (2)
- 【請求項１】減圧容器内の被処理物保持手段上に被処理
物を準備する工程と、 前記減圧容器内に導入された反応ガスをプラズマ化し、
かつ、前記被処理物保持手段に内蔵された加熱手段によ
り前記被処理物保持手段が所定の温度になるように加熱
し、かつ、前記被処理保持手段とは空間的に分離した位
置に設けられ、かつ、前記プラズマを囲むように設けら
れた電極にバイアス電圧を印加することにより前記プラ
ズマの平均電位を前記被処理物の平均電位に対して正に
する工程とを有することを特徴とする表面処理方法。 - 【請求項２】その内部で被処理物を処理するための減圧
容器と、 前記減圧容器内で前記被処理物を保持するための被処理
物保持手段と、 前記減圧容器内にプラズマを発生させるための手段と、 前記被処理物保持手段に内蔵され前記被処理物保持手段
を所定の温度になるように加熱する手段と、 被処理物保持手段とは空間的に分離した位置に前記プラ
ズマを囲むように設けられ、バイアス電圧を印加するこ
とにより前記プラズマの平均電位を前記被処理物の平均
電位に対して正にするための電極とを有することを特徴
とする表面処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058247A JPH0614522B2 (ja) | 1984-03-28 | 1984-03-28 | 表面処理方法及び表面処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59058247A JPH0614522B2 (ja) | 1984-03-28 | 1984-03-28 | 表面処理方法及び表面処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60202942A JPS60202942A (ja) | 1985-10-14 |
| JPH0614522B2 true JPH0614522B2 (ja) | 1994-02-23 |
Family
ID=13078788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59058247A Expired - Lifetime JPH0614522B2 (ja) | 1984-03-28 | 1984-03-28 | 表面処理方法及び表面処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614522B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0246765A3 (en) * | 1986-05-15 | 1988-12-14 | Varian Associates, Inc. | Apparatus and method for manufacturing planarized aluminium films |
| JPS63127539A (ja) * | 1986-11-17 | 1988-05-31 | Nec Corp | 半導体装置 |
| US5433788A (en) * | 1987-01-19 | 1995-07-18 | Hitachi, Ltd. | Apparatus for plasma treatment using electron cyclotron resonance |
| JP2661906B2 (ja) * | 1987-02-12 | 1997-10-08 | 松下電器産業株式会社 | プラズマ処理装置 |
| KR910002310A (ko) * | 1988-06-29 | 1991-01-31 | 미다 가쓰시게 | 플라즈마 처리장치 |
| US4987102A (en) * | 1989-12-04 | 1991-01-22 | Motorola, Inc. | Process for forming high purity thin films |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54131476U (ja) * | 1978-03-03 | 1979-09-12 | ||
| JPS58166929A (ja) * | 1982-03-30 | 1983-10-03 | Fujitsu Ltd | 化学的気相成長方法 |
-
1984
- 1984-03-28 JP JP59058247A patent/JPH0614522B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60202942A (ja) | 1985-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7399707B2 (en) | In situ application of etch back for improved deposition into high-aspect-ratio features | |
| US4599135A (en) | Thin film deposition | |
| US5587039A (en) | Plasma etch equipment | |
| US6221792B1 (en) | Metal and metal silicide nitridization in a high density, low pressure plasma reactor | |
| JP3141827B2 (ja) | 半導体装置の製造方法 | |
| US5824158A (en) | Chemical vapor deposition using inductively coupled plasma and system therefor | |
| US7513214B2 (en) | Plasma processing method and apparatus | |
| EP1100119A1 (en) | Plasma processing method | |
| JPS61179872A (ja) | マグネトロンエンハンスプラズマ補助式化学蒸着のための装置ならびに方法 | |
| JP3336975B2 (ja) | 基板処理方法 | |
| KR100238573B1 (ko) | 박막형성방법 및 장치 | |
| JP3400918B2 (ja) | 半導体装置の製造方法 | |
| JPH11154672A (ja) | プラズマ処理方法 | |
| JP3838397B2 (ja) | 半導体製造方法 | |
| JPH0614522B2 (ja) | 表面処理方法及び表面処理装置 | |
| JPH10134995A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JPH01103844A (ja) | 絶縁体薄膜の製造方法 | |
| JP4141021B2 (ja) | プラズマ成膜方法 | |
| JPH0368771A (ja) | マイクロ波プラズマ処理装置 | |
| JP2000164580A (ja) | プラズマ処理装置及びそれを用いた処理方法 | |
| JP3172340B2 (ja) | プラズマ処理装置 | |
| JP3357737B2 (ja) | 放電プラズマ処理装置 | |
| JP3368743B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JP3336402B2 (ja) | 薄膜の形成方法 | |
| JP2675000B2 (ja) | プラズマ処理装置 |