JPH01103844A - 絶縁体薄膜の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ２ベーノ 産業上の利用分野 本発明は薄膜堆積技術に関するものである。

従来の技術 半導体集積回路の高密度集積化に伴い、最終プロセスに
用いられるパッシベーション膜も色々な条件を満たすべ
き必要性が生じてきている。現在、そのパッシベーショ
ン膜としてＳｉＮ　膜が用いられているが、その作成条
件、膜特性として以下の事が望まれている。

１　低基板温度で作成できる事。

２　膜のストレスが小さい事。

３　低水素含有量である事（生成用ガスとして、ＮＨで
はなく、Ｎ２ガスが利用できる等）。

４　基板上に形成された半導体素子にダメージを与えな
いこと。

これらの条件を満たすＳｉＮ膜の作成技術として、例え
ば、特開昭５６−１５５５３５号に公報に示されている
ＥＣＲプラズマＣＶＤ（電子、サイクロトロン共鳴化学
気相堆積法）がある。この方法によれば、基板の温度を
室温に保ったまま、３・＼−ノ 生成用ガスとしてＳ　ｚ　Ｈ４とＮ２を用いてＳｉＮ膜
が作成でき、半導体素子に対して、その特性を変化させ
にくい低水素含有量のＳｉＮ膜を堆積が可能である。こ
の膜はマイクロ波電力によってストレスを制御できるこ
とも、報告されている。

′発明が解決しようとする問題点 しかしながら、上記のような作成方法では、凹凸形状を
持つ基板に堆積するＳｉＮ膜のステップカバレッヂが悪
い構、又、基板面に対して垂直方向の面に堆積する膜の
膜質はたいへん弱い事が問題であった。

本発明はかかる点に鑑み、ＥＣＲプラズマＣＶＤ法の利
点を生かしたまま、配線等の側壁に堆積する膜の膜質の
強いＳｉＮ膜を製造することを目的とする。

問題点を解決するための手段 本発明は、マイクロ波とＮ２ガスもしくはＮ２とｏ２の
混合ガスの導入によシ、プラズマ生成を行う室と、この
プラズマ生成室の１部を開口して、この開口部と接続し
て反応室を設けて、この反応室には高周波電界の印加可
能な基板ホルダーとＳｉＨ４ガスもしくはＳｉ化合部系
ガスが導入できる仕組の真空容器において、前記高周波
電界を加えることによって基板に発生する直流負ノ、（
イアスミ圧を−２４０〜−３６０Ｖの間にして膜堆積を
行うＳｉＮ膜もしくは５ｉＯＮ膜等の絶縁膜の製造方法
である。

作　　用 本発明は前記した製造方法において、 １　低基板温度（室温）で作成できる事、２　膜のスト
レスが小さい事、 ３　低水素含有量であること、（Ｎ２ガスを利用）４　
半導体素子に対してダメージを与え々いこと の以上の条件を満したまま、さらに配線等の側壁部に堆
積する膜の膜質の強固なＳｉＮ　を堆積できる０ 実施例 本発明の製造方法に関する実施例を示す前に、本発明の
製造方法に用いた装置の概略図を第１図５′＼−・ に示す。

プラズマ生成室１ｏと反応室１１はセラミックで外部を
作られた直径１０αの開口部すなわち窓１２にて接続さ
れている０プラズマ生成室１ｏの上部に設けられた石英
ガラス窓１３からはマグネトロン１５で発生した第１の
高周波であるマイクロ波（２，４５ＧＨｚ　）が矩形導
波管１４を伝搬してプラズマ室１０に入射する。プラズ
マ室１ｏの形状は円柱形であシ、そのまわシにはプラズ
マ室１゜と同心円上にマグネットコイ）ｖ１６が設けら
れている。このマグネットコイ／Ｌ／１６により、プラ
ズマ室１０の上部には８７５Ｇの磁場が作り出され、こ
の場所では２．４５　ＧＨｚ　　のマイクロ波と伴に電
子サイクロトロン共鳴の条件を満している０磁界方向に
は窓１２の方向に磁界の強度が弱くなる発散磁界を利用
して窓１２からプラズマを効率よく引き出せるようにし
ている０ガヌ導入系は２系統を有し、第１ガス導入系１
７はプラズマ生成室１゜にガスを導入するものであシ、
本実施例の場合はＮ２ガスが導入される０第２ガス導入
系１８は小６ベー７ 孔を十数ケ所開けたステンレス管１８ａを有し、ガスを
反応室１１に導入するものであシ、本実施例ではＳｉＨ
４が導入される。反応室１１下方には排気口１９が設け
てあシ、バタフライバルブ２゜を介してターボポンプ２
１とロータリーポンプ２２で真空排気を行っている。系
の到達真空度は１ｏ−６〜１０　　Ｔｏｒｒ　でガスを
流した場合には、ガス流量とバタフライバルブ２ｏにて
任意の圧力に保つことができる。反応室１１内にある基
板ホルダーとしての試料台２３には、基板２４として６
インチシリコンウェハーが取付は可能で試料台２３は、
軸２３ａは基板位置移動装置２６にて反応室１１内に挿
入もしくは抜用可能である。この機能によシ基板２４に
堆積する膜の堆積速度と膜厚の分布制御ができる０試料
台２３の側面と裏面、及び軸２３ａの外側には、試料台
２３、及び軸２３ａが反応室１１との側面とで放電を起
こすのを防ぐためアース接地されている。

次に本実施例で行なわれた実験結果をもとにパッシベー
ション膜として最適なるＳｉＮ膜の製造７・＼−７ 方法について述べる。実験には第１図に示される実験装
置においてＳｉＨ，流量１５ＳＣＣＭ、Ｎ２ガス、流量
１ｓＳＣＣＭを所定のガス導入口よシ流し、試料内ガス
圧をバタフライバルブ２０にて０．５ｍＴｏｒｒに保つ
、マイクロ波電力はｅ；ｏｏＷ一定、ＲＦ電源２５から
のＲＦ電力は、○〜２００Ｗと変化させている。基板は
特に加熱していない。

−搬にチェンバーをアースとし、基板にＲＦ電力を印加
した場合、プラズマ内の電子とイオンの移動度の差によ
って、基板側には、直流の負バイアス電圧が発生する。

この直流負バイアス電圧とＲＦバイアス電力の関係は、
装置の形状や、条件によって変わってくるので、他の装
置との互換性をとるため、本実施例では、直流負バイア
ス電圧と諸特性との関係を示すことにする・ 第２図は、直流負バイアス電圧−■ＤＣのＲＦバイアス
電力依存性を示す。この関係は、はぼ正比例となってお
シ、ＲＦバイアス電力が２００Ｗのとき、直流負バイア
ス電圧は−ｅｏｏｖとなっている。以下、ＲＦ電力を印
加することによって発生する直流負バイアス電圧のこと
を単に、直流負バイアス電圧と記す。

第３図には、本実施例で作成した半導体素子の断面図の
一例を示す。Ｓｉ基板１１０の上には熱酸化膜１１１が
形成されており、スパッタリング法を用いて０．８μｍ
厚に堆積させたＡｌ１（２％Ｓｉ含有）１１２は、フォ
トリソグラフィーとドライエツチングによって０．８μ
ｍ幅の金属配線として加工され、その上に、本実施例で
用いた装置と方法によってＳｉＮ膜１１３を堆積させて
いる。ＳｉＮ膜の膜質を調べる為に次の測定を行った。

この配線素子の断面を、ＳＥＭ（走査電子顕微鏡）によ
って観測し、Ａ２１１２上の中心部の膜厚ａとＡｐ。

の側壁中心部の膜厚すを測定する。又、この配線素子を
、緩衝フッ酸液（ＨＦ（４９％希釈）二ＮＨ４Ｆ＝３：
１７）で、一定時間ｔだけエツチングし、初期の膜厚ａ
、ｂと比較し、減少分をΔａ。

Δｂとした。

第４図には、第３図における測定法を用いて測定したエ
ツチングレート（Δａ／ｌ　：　Ａｊ！　１１１上９　
・＼−７ のＳｉＮ膜のエツチングレート、Δｂ／ｌ：Ａｎ　　側
壁）Ｓ　ｉ　Ｎ　膜のエツチングレート）の直流質ノ（
イアスミ圧依存性を示す。直流負バイアス電圧を無印加
の場合には、極端に側壁でのエツチングレートΔｂ／ｌ
が大きく、大変膜質がもろいことがわかる。これは従来
例と同様の製法である。しかし、直流負バイアス電圧を
大きくするに従って、Δｂ／ｌの値は小さくなり、へ２
上の膜のエツチングレートに近よっていく。実デバイス
の）ζソシペーション膜としての信頼性（耐温性、耐不
純物阻止能）という面から見た場合、エツチングレート
は数十ｎｔｎ／Ｋｎ以下で、Δａ／　ｔとΔｂ／ｌの値
が等しいほどその信頼性は増す。以上の見地から直流負
バイアス電圧は一２４０Ｖ以上であることが必要である
ことがわかる。

次に、本装置で作成したＳｉＮ膜の半導体デバイスへの
影響を調べる為に、ＬＤＤ　（Ｌｉｇｈｔ　１ｙＤｏｐ
ｅｄ　Ｄｒａｉｎ）構造のＭＯＳ　Ｆ　Ｅ　Ｔ　（Ｍｅ
ｔａｌ　、ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ　Ｆ
ｅ１ｌｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）〔ゲ
ート幅、１．０μｍゲート長１．０／Ｉｍｎチャン１ｏ
ヘーノ ネル形〕を持つシリコンウェハー上に直接ＳｉＮ膜を形
成した。ＳｉＮ膜を形成する前のトランジスターのｖｔ
ｈ（ゲートの閾値電圧）と、ＳｉＮ膜形成し、シンター
（４５０℃、３０分）をほどこした後の、ｖｔｈ　　と
の差Δｖｔｈ　（閾値変動電圧）を測定した。

第６図に上記のΔｖｔｈ　　の値の直流負バイアス電圧
依存性を示す。直流負バイアス電圧を増加した場合、Δ
ｖｔｈの値は負の方向にばらつき、直流負バイアス電圧
が２００Ｗの場合においては、２００ｍＶものシフトを
起こすものもある。起ＬＳＩに応用する際に信頼性のお
けるΔｖｔｈの値を５ｏｍＶ以下であると限定した場合
、直流負バイアス電圧は、−３６０Ｖ以上であることが
必要となる。ただし、本実験においては、トランジスタ
ー上に直接ＳｉＮ膜を形成した為、その影響も強いもの
と思われる。例えば、多層配線後や、Ｐ３Ｃｉ膜（リン
シリコンガラス膜）を形成した後にＳｉＮ膜を最終保護
膜として利用する場合は、直流負バイアス電圧を一３６
０Ｖより低くとれる１１　へ−７ ことはいうまでもない。

本実施例では直流負バイアス電圧を基板に発生させるこ
とによって、Ａｆｉ配線の側壁に堆積するＳｉＮ　膜が
強固になることを示し、同時に、ある程度以上の直流負
バイアス電圧を下げると半導体デバイスに影響ができる
ことを示した。本実施例では、直流負バイアスの範囲と
して、−２４０Ｖ〜−３６０Ｖを選んでいるが、他の条
件パラメーターにより、多少の上下があることはいうま
でもない。

第６図には、ＳｉＮ膜のストレスの直流負バイアス電圧
依存性を示す。ストレスは、凸状にそるコンプレッシブ
にかかり、直流負バイアス電圧を下げるとともに増加す
る。１直流負バイアス−３００Ｖ付近でのストレスの値
は、＜２　Ｘ　１０９ｄｙｎ／ｃｒ／Ｉであり、従来の
プラズマＣＶＤ堆積したＳｉＮ膜のストンｙ、　（＞３
　Ｘ　１０　ｄｙｎ／ｃＪ）より小さく、パッシベーシ
ョン膜の条件を満すと考えられる。

以上のように本実施例によれば、ＥＣＲプラズマＣＶＤ
装置の基板にＲＦバイアス電力を印加し、直流負バイア
ス電圧を適当なる範囲（−２４０Ｖ〜−３６０■）に選
んでやることにより、半導体素子に対してダメージを与
えなく、かつ、配線等の側壁部に堆積する膜の膜質の強
固なＳｉＮを堆積できる。又、Ｎ２ガスのかわりに、Ｎ
２＋０２の混合ガスを流すことによって５ｉＯＮ膜を同
じ方法で堆積可能であることはいうまでもない。

発明の詳細 な説明したように、本発明によれば、半導体素子にダメ
ージを与えなく、ストレスが小さく、配線等の側壁部に
堆積する膜の膜質の強固なＳｉＮ膜を低基板温度で堆積
可能であることはその実用的効果は大きい。

【図面の簡単な説明】

第１図は本発明に用いる実験装置の概略図、第２図は基
板上の直流負バイアス電圧のＲＦバイアス依存性を示す
図、第３図はアルミ配線を持つＳｉ基板上に堆積したＳ
ｉＮ膜の断面図、第４図はエツチングレートの直流負バ
イアス依存性を示す図、第５図はΔｖｔｈ　（閾値電圧
変化）の直流負バイア１３へ一／ ス依存性を示す図、第６図はＳｉＮ膜ストレスの直流負
バイス依存性を示す図である。 １ｏ・・・・・・プラズマ生成室、１１・・・・・・反
応室、１２・・・・・・窓、１３・・・・・・石英ガラ
ス窓、１４・旧・・矩形導波管、１５・・・・・・マグ
ネトロン、１６・・・・・・マグネットコイル、１７・
・・・・・第１ガス導入系、１８・・・・・・第２ガス
導入系、１９・・・・・・排気口、２０・・・・・・バ
タフライバルブ、２１・・・・・・ターボポンプ、２２
・・・・・・ロータリーポンプ、２３・・・・・・試料
台、２４・・・・・・基板、２６・・・・・・ＲＦ電源
、２６・・・・・・基板位置移動装置、２７・・・・・
・シールド板。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第３
図 ←→Ｂ６０ｎｔｎ 良の憾父分、ａｏＬ （の懺父分ハ与 第４図 一３θθ　　　−Δθθ 直流負ハ′イ了ス電斤（Ｖ） 第５図 θ　　　　−３θθ　　　　−６ρθ 道７Ｘ負バイアス電江−（ｖ） 第６図 ０−３θθ　　　　　　　　　　−６θθ直流貢バイア
ス電月’−ＣＶ）

Claims (1)

【特許請求の範囲】
1. 　第１の高周波と第１のガス導入により、プラズマ生成
   を行う室と、このプラズマ生成室の１部を開口してこの
   開口部と接続して反応室を設け、前記反応室には第２の
   ガス導入口と基板ホルダーがあり、この基板ホルダーに
   は第２の高周波もしくは直流電圧が印加できる仕組の膜
   堆積装置による薄膜の堆積方法において、前記第１の高
   周波には、前記プラズマ生成室に磁界をかけた状態でマ
   イクロ波を用い、前記第１のガスとしてＮ２ガス又はＮ
   ＿２とＯ＿２の混合ガスを利用し、前記第２のガスとし
   てＳｉＨ＿４又はＳｉ化合物系ガスを利用し、前記基板
   ホルダーに直流自己バイアスとして−２４０〜−３６０
   Ｖの電圧が印加できるような前記第２の高周波の電力を
   選んで膜堆積を行うことを特徴とする絶縁体薄膜の製造
   方法。