JP2000021871A - プラズマ処理方法 - Google Patents

プラズマ処理方法

Info

Publication number
JP2000021871A
JP2000021871A JP10201287A JP20128798A JP2000021871A JP 2000021871 A JP2000021871 A JP 2000021871A JP 10201287 A JP10201287 A JP 10201287A JP 20128798 A JP20128798 A JP 20128798A JP 2000021871 A JP2000021871 A JP 2000021871A
Authority
JP
Japan
Prior art keywords
plasma
magnetic field
film
vacuum vessel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10201287A
Other languages
English (en)
Inventor
Hideaki Amano
秀昭 天野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP10201287A priority Critical patent/JP2000021871A/ja
Priority to KR10-2000-7014986A priority patent/KR100377582B1/ko
Priority to EP99957662A priority patent/EP1100119A4/en
Priority to PCT/JP1999/003443 priority patent/WO2000001007A1/ja
Priority to TW088111111A priority patent/TW417174B/zh
Publication of JP2000021871A publication Critical patent/JP2000021871A/ja
Priority to US09/656,214 priority patent/US6392350B1/en
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes

Abstract

(57)【要約】 【課題】 例えばプリヒ−トを行ってから成膜する場合
に、プリヒ−ト時間を短縮すること。 【解決手段】 プリヒ−ト時と成膜時との間で主電磁コ
イル２６及び補助電磁コイル２７の電流値を変えること
により、得られる磁界の形状を変化させ、成膜時は均一
性が大きいが磁束密度が小さい磁界、プリヒ−ト時は均
一性は小さいが磁束密度が大きい磁界とする。この結果
成膜時はウエハＷの面内においてほぼ均一なプラズマが
発生するので均一な成膜処理を行うことができる。一方
プリヒ−ト時は均一性は悪いもののプラズマ密度が成膜
時よりも大きいプラズマが発生するのでウエハＷへの入
熱量が成膜時よりも多くなり、プリヒ−ト時間を短縮す
ることができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、例えば半導体ウエ
ハ等の被処理基板に対して、ＥＣＲ（Ｅｌｅｃｔｒｏｎ
Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）処理等の
プラズマ処理により、ＳｉＯ2 膜やフッ素添加カ−ボン
膜等の薄膜の形成やエッチング等を行うプラズマ処理方
法に関する。
【０００２】
【従来の技術】半導体デバイスの高集積化を図るため
に、パターンの微細化、回路の多層化といった工夫が進
められており、そのうちの一つとして配線を多層化する
技術がある。多層配線構造をとるためには、ｎ層目の配
線層と（ｎ＋１）番目の配線層の間を導電層で接続する
と共に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜
が形成される。この層間絶縁膜の代表的なものとしてＳ
ｉＯ2 膜やＳｉＯＦ膜があるが、これらは例えば図８に
示すようなＥＣＲプラズマ処理を行うプラズマ処理装置
を用いて形成されている。
【０００３】例えばこの装置では、プラズマ生成室１Ａ
内に例えば２．４５ＧＨｚのマイクロ波を導波管１１を
介して供給すると共に、例えば８７５ガウスの磁界を印
加して、マイクロ波と磁界との相互作用（電子サイクロ
トロン共鳴）によりＡｒガスやＯ2 ガス等のプラズマガ
スや、成膜室１Ｂ内に導入された例えばＳｉＨ4 ガス等
の成膜ガスをプラズマ化して、載置台１２上に載置され
た半導体ウエハＷに対して薄膜を形成している。
【０００４】前記磁界はプラズマ室１Ａを囲むように設
けられた主電磁コイル１３と、成膜室１Ｂの下方側に設
けられた補助電磁コイル１４との組み合わせにより、プ
ラズマ室１Ａから成膜室１Ｂに亘って下向きの磁界を形
成するように印加されている。そして膜質の均一性を向
上させるために、ウエハ面上の磁束密度がほぼ均一にな
るように主電磁コイル１３及び補助電磁コイル１４の位
置や電流を調整して、均一なプラズマを発生させるよう
にしている。
【０００５】ところで実際のプロセスでは、ウエハＷを
載置台１２に載置した後プリヒ−トと呼ばれる処理を行
っている。このプリヒ−トは、常温のウエハＷを載置台
１２に載置した後直ちに成膜ガスを導入して成膜処理を
行うと、ウエハＷはプラズマにより加熱されるものの成
膜時に設定されている所定の温度までは温度が上昇して
いないので、予定よりも低い温度で成膜が進行してしま
い、これにより膜質の悪い薄膜が形成されてしまうた
め、これを防止するために行われる処理である。
【０００６】具体的にはウエハＷを載置台１２上に載置
した後成膜ガスを導入する前にプラズマを発生させ、こ
のプラズマによりウエハＷを所定の温度例えば成膜温度
まで加熱し、次いで成膜ガスを導入して成膜処理を行う
ようにしている。この際プリヒ−トと成膜とは、マイク
ロ波や磁界のパラメ−タは変えずに、成膜で最適と考え
られていたプラズマを発生させてこれらの処理を行なう
ようにしている。
【０００７】
【発明が解決しようとする課題】しかしながら上述の方
法では、成膜に合わせてウエハの近傍に均一なプラズマ
を発生させており、このため磁束密度が広げられた状態
であるので、単位面積当たりの入熱量は均一になるが、
入熱量の総量は少なくなってしまう。従ってプリヒ−ト
の面から見ると時間が長くかかり過ぎ、ウエハＷを載置
した後直ちにプラズマを発生させても、例えば８０℃の
ウエハＷを成膜処理の温度である４００℃まで上昇させ
るためには約６０秒必要であって、ト−タルのスル−プ
ットが低下してしまうという問題があった。
【０００８】本発明はこのような事情の下になされたも
のであり、その目的はプリヒ−ト時間を短縮することが
できるプラズマ処理方法を提供することにあり、他の目
的は複数の種類の薄膜を成膜する場合に、夫々の膜の膜
質の均一性を向上させることができるプラズマ処理方法
を提供することにあり、さらに他の目的はエッチング後
にエッチングガスの残渣の除去やレジスト膜の除去等の
後処理を行う場合に、後処理に要する時間を短縮するこ
とができるプラズマ処理方法を提供することにある。更
にまた基板表面に形成されている自然酸化膜を除去する
などの前処理を行う場合に、前処理に要する時間を短縮
することができるプラズマ処理方法を提供することにあ
る。
【０００９】
【課題を解決するための手段】このため本発明は、高周
波発生手段により真空容器内にマイクロ波を供給すると
共に、磁界形成手段により前記真空容器内に磁場を形成
し、前記真空容器内においてマイクロ波と磁界との電子
サイクロトロン共鳴によりプラズマを発生させ、このプ
ラズマにより被処理基板を処理するプラズマ処理方法に
おいて、前記真空容器内に被処理基板を搬入し、プラズ
マを発生させて被処理基板を加熱する第１の工程と、次
いで前記真空容器内において成膜ガスをプラズマ化し、
このプラズマにより被処理基板上に薄膜を形成する第２
の工程と、を含み、前記第１の工程は第２の工程よりも
プラズマ発生時の被処理基板上の磁束密度が大きくなる
ように、第１の工程と第２の工程との間で磁界形成手段
の電流を変えて磁場形状を変化させることを特徴とす
る。
【００１０】また本発明は、前記真空容器内において第
１の成膜ガスをプラズマ化し、このプラズマにより被処
理基板上に第１の膜を形成する第１の成膜工程と、次い
で前記真空容器内において第２の成膜ガスをプラズマ化
し、このプラズマにより前記第１の膜上に第２の膜を形
成する第２の成膜工程と、を含み、前記第１の成膜工程
と第２の成膜工程との間で磁界形成手段の電流を変えて
磁場形状を変化させることを特徴とする。
【００１１】さらに本発明は、前記真空容器内において
エッチングガスをプラズマ化し、このプラズマにより被
処理基板をエッチングするエッチング工程と、次いで前
記真空容器内において後処理用のガスをプラズマ化し、
このプラズマにより後処理を行う後処理工程と、を含
み、前記後処理工程はエッチング工程よりもプラズマ発
生時の被処理基板上の磁束密度が大きくなるように、エ
ッチング工程と後処理工程との間で磁界形成手段の電流
を変えて磁場形状を変化させることを特徴とする。ここ
で前記後処理には、エッチングガスの残渣を除去する処
理やレジスト膜を酸素ガスによりアッシングする処理が
含まれる。
【００１２】また本発明は、真空容器内においてエッチ
ングガスをプラズマ化し、このプラズマにより被処理基
板の表面の自然酸化膜をエッチングするエッチング工程
と、次いで前記真空容器内において成膜ガスをプラズマ
化し、このプラズマにより被処理基板の表面に薄膜を形
成する成膜工程と、を含み、前記エッチング工程は成膜
工程よりもプラズマ発生時の被処理基板上の磁束密度が
大きくなるように、エッチング工程と成膜工程との間で
磁界形成手段の電流を変えて磁場形状を変化させるよう
にしてもよい。
【００１３】
【発明の実施の形態】先ず本発明の実施の形態に用いら
れるプラズマ処理装置の一例を図１に示す。この装置は
例えばアルミニウム等により形成された真空容器２を有
しており、この真空容器２は上方に位置してプラズマを
発生させる筒状の第１の真空室２１と、この下方に連通
させて連結され、第１の真空室２１よりは口径の大きい
筒状の第２の真空室２２とからなる。なおこの真空容器
２は接地されてゼロ電位になっている。
【００１４】この真空容器２の上端は開口されて、この
部分にマイクロ波を透過する部材例えば石英等の材料で
形成された透過窓２３が気密に設けられており、真空容
器２内の真空状態を維持するようになっている。この透
過窓２３の外側には、例えば２．４５ＧＨｚのマイクロ
波を発生する高周波発生手段をなす高周波電源部２４に
接続された導波管２５が設けられており、高周波電源部
２４にて発生したマイクロ波を例えばＴＥモードにより
導波管２５で案内して、またはＴＥモ−ドにより案内さ
れたマイクロ波を導波管２５でＴＭモ−ドに変換して、
透過窓２３から第１の真空室２１内へ導入し得るように
なっている。
【００１５】第１の真空室２１を区画する側壁には例え
ばその周方向に沿って均等に配置したガスノズル３１が
設けられると共に、このガスノズル３１には例えば図示
しないプラズマ生成用ガス源が接続されており、第１の
真空室２１内の上部にＡｒガスやＯ2 ガス等のプラズマ
生成用ガスをムラなく均等に供給し得るようになってい
る。なお図中ガスノズル３１は図面の煩雑化を避けるた
めに２本しか記載していないが、実際にはそれ以上設け
ている。
【００１６】前記第２の真空室２２内には、前記第１の
真空室２１と対向するように被処理基板をなす半導体ウ
エハ（以下「ウエハ」という）Ｗの載置台４が設けられ
ている。この載置台４は表面部に静電チャック４１を備
えており、この静電チャック４１の電極には、ウエハを
吸着する直流電源（図示せず）の他、ウエハにイオンを
引き込むためのバイアス電圧を印加するように高周波電
源部４２が接続されている。
【００１７】一方前記第２の真空室２２の上部即ち第１
の真空室２１と連通している部分にはリング状の成膜ガ
ス供給部５が設けられており、この成膜ガス供給部５
は、ガス供給管５１から例えばＳｉＨ4 ガス等の成膜ガ
スが供給され、このガスを内周面のガス穴５２から真空
容器２内に供給するように構成されている。
【００１８】前記第１の真空室２１を区画する側壁の外
周には、これに接近させて例えばリング状の主電磁コイ
ル２６が配置されると共に、第２の真空室２２の下方側
には例えばリング状の補助電磁コイル２７が配置されて
いる。また第２の真空室２２の底部には例えば真空室２
２の中心軸に対称な２個所の位置に各々排気管２８が接
続されている。本実施の形態では主電磁コイル２６及び
補助電磁コイル２７により磁界形成手段が構成されてい
る。
【００１９】次に上述の装置を用いてウエハＷ上にＳｉ
Ｏ2 膜よりなる層間絶縁膜を形成する場合の一連のプロ
セスについて図２により説明する。先ず真空容器２の側
壁に設けた図示しないゲートバルブを開いて図示しない
搬送アームにより、例えば表面にアルミニウム配線が形
成されたウエハＷを図示しないロードロック室から搬入
して載置台４上に載置し、静電チャック４１により静電
吸着して図２（ａ）に示すようにプリヒ−ト（第１の工
程）を行う。
【００２０】つまりゲートバルブを閉じて内部を密閉し
た後、排気管２８より内部雰囲気を排気して所定の真空
度まで真空引きし、真空容器２内を所定のプロセス圧に
維持した状態で、先ずガスノズル３１から第１の真空室
２１内へＡｒガスを所定の流量で導入する。そして高周
波電源部２４から２．４５ＧＨｚ，２．８ｋＷの高周波
（マイクロ波）を供給し、かつ高周波電源部４２により
載置台４に１３．５６ＭＨｚ，０ｋＷのバイアス電力を
印加する。なお、載置台４の表面温度は例えば常に８０
℃に設定する。バイアス電力を０ｋＷとするのは、不均
一な仕様下でのデバイスのダメージを少なくするための
ものであるが、ダメージが少なくて済むデバイスの成膜
時には３００Ｗ程度の微細なバイアス電力を印加して、
より高速なプリヒートを行ってもよい。
【００２１】このようにすると高周波電源部２４からの
マイクロ波は導波管２５を通って真空容器２の天井部に
至り、ここの透過窓２３を透過して第１の真空室２１内
へ導入される。また真空容器２内には主電磁コイル２６
及び補助電磁コイル２７の電流を夫々２２０Ａ，２５０
Ａとして、第１の真空室２１の上部から第２の真空室２
２の下部に向かい、例えば第１の真空室２１の下部付近
にて８７５ガウスとなる磁場を形成する。
【００２２】こうして磁界とマイクロ波との相互作用に
よってＥ（電界）×Ｈ（磁界）が誘発されて電子サイク
ロトロン共鳴が生じ、この共鳴によりＡｒガスがプラズ
マ化され、且つ高密度化される。またこのようにＡｒガ
スのプラズマを生成させることにより、プラズマが安定
化する。こうして発生したプラズマ流は第１の真空室２
１より第２の真空室２２内に流れ込んで行き、このプラ
ズマ流によってウエハＷが加熱される。こうしてウエハ
Ｗが約４００℃になるまで約２０秒間プラズマを発生さ
せ、プリヒ−トを行う。
【００２３】続いて図２（ｂ）に示すようにＳｉＯ2 膜
の成膜（第２の工程）を行う。つまりＡｒガス及びＯ2
ガスを所定の流量で第１の真空室２１内に導入すると共
に、成膜ガス供給部５からＳｉＨ4 ガスを第２の真空室
２２内に導入する。そして真空容器２内を所定のプロセ
ス圧に設定し、１３．５６ＭＨｚ，２．７ｋＷのバイア
ス電圧を印加する。
【００２４】一方第１の真空室２１内に２．４５ＧＨ
ｚ，１．８ｋＷのマイクロ波を導入すると共に、主電磁
コイル２６及び補助電磁コイル２７の電流を夫々２００
Ａ，１２０Ａとして、電子サイクロトロン共鳴によりＳ
ｉＨ4 ガスを活性化（プラズマ化）して活性種（プラズ
マ）を形成する。ここでプラズマイオンはバイアス電圧
によりウエハＷに引き込まれ、ウエハＷ表面のパタ−ン
（凹部）の角を削り取って間口を広げ、このスパッタエ
ッチング作用と平行してＳｉＯ2 膜が成膜されて凹部内
に埋め込まれ、こうしてＳｉＯ2 膜からなる層間絶縁膜
が形成される。
【００２５】このような実施の形態では、プリヒ−ト時
と成膜時とで主電磁コイル２６と補助電磁コイル２７の
電流を変えることにより磁界の形状を変化させ、夫々の
処理に適したプラズマを発生させているので、プリヒ−
トの時間を短縮することができる。
【００２６】つまりプリヒ−ト時は均一性よりもウエハ
Ｗへの入熱量を重視し、入熱量が多くなるような磁界を
形成し、成膜時は入熱量よりも均一性を重視し、面内均
一性が高い磁界を形成するようにしている。ここで磁界
は上述のように主電磁コイル２６と補助電磁コイル２７
とにより形成されるが、主電磁コイル２６の磁場は下側
に向かうにつれて外側に広がる形状であり、補助電磁コ
イル２７の磁場は上側に向かうにつれて外側に広がる形
状であって、補助電磁コイル２７により主電磁コイル２
６の外側に広がった磁場が内側に絞り込まれる状態にな
る。またプラズマは上述のように電界と磁界との相互作
用により発生するが、その形状は磁場の形状に依存す
る。
【００２７】従って例えば成膜時は主電磁コイル２６を
２００Ａ、補助電磁コイル２７を１２０Ａとしているの
で、補助電磁コイル２７で絞り込まれる量が少なく、結
果として外側の磁場はある程度広げられた状態となる。
これにより磁界Ｂは図２（ｂ）に示すように磁力線がウ
エハＷの面内においてほぼ均一になるが、磁束密度は小
さくなる。ここで発生したプラズマのプラズマ密度（ウ
エハＷへの入熱強度）は磁束密度に比例するので、この
場合にはプラズマ密度はウエハＷの面内においてほぼ均
一になるものの、入熱量の総量は小さくなる（図３参
照）。
【００２８】一方プリヒ−トでは主電磁コイル２６を２
２０Ａ、補助電磁コイル２７を２５０Ａとしているの
で、補助電磁コイル２７で絞り込まれる量が多く、結果
として磁界Ｂは磁力線がウエハの中心部付近に集められ
る状態となる。この場合では磁束密度はウエハ中心部付
近で大きくなるので、図３に示すように発生したプラズ
マの入熱強度はウエハの面内で不均一ではあるが、入熱
量の総量は成膜時に比べてかなり多くなる。
【００２９】このようにこの方法では、主電磁コイル２
６と補助電磁コイル２７との電流量を制御することによ
り、プリヒ−ト時はウエハＷへの入熱量が多くなるよう
な磁場を形成し、成膜時は面内均一性が高い磁界を形成
するようにしているので、例えば常温のウエハＷを真空
容器２内に搬入してから、載置台４に載置、吸着させ、
この時点で８０℃程度まで温度が上昇したウエハＷを成
膜温度である４００℃程度まで加熱するまでの時間（プ
リヒ−ト時間）を２０秒程度とすることができ、プリヒ
−ト時間を従来に比べて１／３程度に短縮することがで
きる。
【００３０】次に本発明の他の実施の形態について図４
により説明する。この実施の形態は本発明方法を数種類
の膜を積層して形成する場合に適用したものである。こ
の実施の形態で形成される膜の構造の一例について説明
すると、例えばＳｉＯ2 膜よりなる基板の上面にフッ素
添加カ−ボン膜６３（以下「ＣＦ膜」という）を形成し
たものであり、ＳｉＯ2 膜６１とＣＦ膜６３との間には
密着層としてＳｉＮ膜６２が介在されている。
【００３１】このような積層構造の膜の製造方法につい
て説明すると、例えば上述のプラズマ処理装置におい
て、ＳｉＯ2 膜６１上に第１の膜であるＳｉＮ膜６２を
成膜する第１の成膜工程を行う。つまりプラズマ生成用
ガス例えばＡｒガスと第１の成膜ガス例えばシランガス
及びＮ2 ガスとを夫々所定の流量で導入し、所定のプロ
セス圧の下、１３．５６ＭＨｚのバイアス電圧と２．４
５ＧＨｚのマイクロ波とを導入すると共に、主電磁コイ
ル２６の電流を２００Ａ、補助電磁コイル２７の電流を
主電磁コイル２６よりも小さい値（０も含む）例えば５
０Ａとして、電子サイクロトロン共鳴により上記ガスを
プラズマ化させて、ＳｉＯ2 膜６１の上面に厚さ約５０
オングストロ−ムのＳｉＮ膜６２を形成する。
【００３２】次いでＳｉＮ膜６２上に第２の膜であるＣ
Ｆ膜６３を成膜する第２の成膜工程を行う。つまり上述
のプラズマ処理装置において、プラズマ生成用ガスとし
てＡｒガス、第２の成膜ガスとしてＣ4 Ｆ8 ガス及びＣ
2 Ｈ4 ガスを用いると共に、主電磁コイル２６及び補助
電磁コイル２７の電流を夫々２００Ａ，１６０Ａとし
て、前記電子サイクロトロン共鳴によりＣ4 Ｆ8 ガス及
びＣ2 Ｈ4 ガスをプラズマ化させて、ＳｉＮ膜６２の上
面に厚さ約８０００オングストロ−ムのＣＦ膜６３を形
成する。
【００３３】このような実施の形態では、ＳｉＮ膜６２
の成膜時とＣＦ膜６３の成膜時とで主電磁コイル２６と
補助電磁コイル２７の電流を変えることにより磁場の形
状を変え、夫々の処理に適したプラズマを発生させてい
るので、夫々の膜の膜質の面内均一性を高めることがで
きる。
【００３４】つまりＳｉＮ層６２を形成する場合には、
補助電磁コイル２７の電流値を主電磁コイル２６よりも
かなり小さくしているので、補助電磁コイル２７で絞り
込まれる量が極めて少なく、図４（ａ）に示すように磁
界Ｂは下側に向かうに連れて外側に広がる発散磁界に近
い形状となる。このような磁界では成膜速度が小さくな
るので、５０オングストロ−ムと極めて薄いＳｉＮ層６
２の成膜であっても成膜量の調整ができ、膜質の均一な
薄膜を形成することができる。
【００３５】一方ＣＦ膜６３の成膜の際は、補助電磁コ
イル２７の電流値を大きくして、補助電磁コイル２７で
絞り込まれる量を多くしているので、図４（ｂ）に示す
ように磁界Ｂは下側に向かうに連れて膨らむもののさら
に下側に向かうに連れてまた絞り込まれる形状となり、
ミラ−磁界を形成する。このような磁界では成膜速度が
大きくなるが、ＣＦ膜６３は膜厚が８０００オングスト
ロ−ムとＳｉＮ膜６２に比べて厚いので、成膜速度が大
きくても成膜量の調整ができるため、大きな速度で膜質
の均一な薄膜を形成することができる。
【００３６】続いて本発明のさらに他の実施の形態につ
いて図５により説明する。この実施の形態は本発明をエ
ッチングに適用したものである。この実施の形態のエッ
チングの一例について説明すると、例えばＳｉＯ2 膜よ
りなる基板７１の上面にアルミニウム（Ａｌ）層７２を
形成し、当該Ａｌ層７２の上面にレジスト膜７３よりな
るパタ−ンを形成して、エッチングガス例えばＣｌ2 ガ
スでＡｌ層７２をエッチングするというものである。
【００３７】このようなエッチングについて具体的に説
明すると、先ず図５（ａ）に示すように、上述のプラズ
マ処理装置においてＡｌ層７２をＣｌ2 ガスでエッチン
グする工程を行う。つまりプラズマ生成用ガス例えばＡ
ｒガスとＣｌ2 ガスとを夫々所定の流量で導入し、所定
のプロセス圧の下、１３．５６ＭＨｚのバイアス電圧と
２．４５ＧＨｚのマイクロ波とを導入すると共に、主電
磁コイル２６及び補助電磁コイル２７の電流を夫々２０
０Ａ，１２０Ａとして、プロセス圧０．５Ｐａの下、電
子サイクロトロン共鳴によりＣｌ2 ガスをプラズマ化さ
せて、このプラズマによりＡｌ層７２のエッチングを行
う。つまりプラズマイオンをバイアス電圧によりＡｌ層
７２に引き込みながら、表面のパタ−ン（凹部）の角を
削り取って間口を広げ、スパッタエッチングを行う。
【００３８】この後図５（ｂ）に示すように、エッチン
グにより形成された溝部７４に残ったＣｌ2 ガスの残渣
７５を後処理用のガスで除去する後処理工程を行う。つ
まりプラズマ生成用ガス例えばＡｒガスと後処理用ガス
であるＮＨ3 （アンモニア）ガスとを夫々所定の流量で
導入し、主電磁コイル２６及び補助電磁コイル２７の電
流を夫々２２０Ａ，２５０Ａとして、プロセス圧１３３
Ｐａの下、電子サイクロトロン共鳴によりＮＨ3 ガスを
プラズマ化させることにより、残渣７５であるＣｌ（塩
素）を還元及び熱的に蒸発して除去する。
【００３９】このような実施の形態では、Ａｌ層７２の
エッチング時と後処理時との間で主電磁コイル２６と補
助電磁コイル２７の電流を変えることにより磁場の形状
を変え、夫々の処理に適したプラズマを発生させている
ので、均一なエッチングができると共に、後処理に要す
る時間を短縮することができる。
【００４０】つまりエッチング時は、主電磁コイル２６
を２００Ａ、補助電磁コイル２７を１２０Ａとしている
ので、上述の実施の形態で説明したように、磁界Ｂは図
５（ａ）に示すように磁力線が基板７１の面内において
ほぼ均一なミラ−磁界となる。このような磁界ではプラ
ズマ密度は基板７１の面内においてほぼ均一になるので
均一なエッチングを行うことができる。
【００４１】一方後処理時は主電磁コイル２６を２２０
Ａ、補助電磁コイル２７を２５０Ａとしているので、上
述の実施の形態で説明したように、磁界Ｂは図５（ｂ）
に示すように磁力線が基板７１の中心部付近に集められ
るようなミラ−磁界となる。このような磁界ではプラズ
マ密度はエッチング時に比べてかなり大きくなるが、プ
ラズマ密度が大きくなると活性種が多くなることから残
渣の除去処理が進行しやすくなり、後処理に要する時間
を短縮することができる。
【００４２】続いて本発明をエッチングに適用した例の
他の例について図６により説明する。この実施の形態の
エッチングの一例について説明すると、例えばポリシリ
コンよりなる基板８１の上面にＳｉＯ2 膜８２を形成
し、当該ＳｉＯ2 膜８２の上面にレジスト膜８３を形成
して、エッチングガス例えばＣ4 Ｆ8 ガス等のＣ（炭
素）とＦ（フッ素）との化合物ガス（以下「ＣＦ系ガ
ス」という）でＳｉＯ2 膜８２をエッチングするという
ものである。
【００４３】このようなエッチングについて具体的に説
明すると、先ず図６（ａ）に示すように、上述のプラズ
マ処理装置においてＳｉＯ2 膜８２をＣ4 Ｆ8 ガスでエ
ッチングする工程を行う。つまりプラズマ生成用ガス例
えばＡｒガスとＣ4 Ｆ8 ガスとを夫々所定の流量で導入
し、プロセス圧０．８Ｐａの下、１３．５６ＭＨｚのバ
イアス電圧と２．４５ＧＨｚのマイクロ波とを導入する
と共に、主電磁コイル２６及び補助電磁コイル２７の電
流を夫々２００Ａ，１２０Ａとして、電子サイクロトロ
ン共鳴によりＣ4 Ｆ8 ガスをプラズマ化させて、このプ
ラズマによりＳｉＯ2 膜８２のエッチングを行う。
【００４４】この後図６（ｂ）に示すように、レジスト
膜８３をＯ2 ガスでアッシングする後処理工程を行う。
つまりプラズマ生成用ガス例えばＡｒガスと後処理用ガ
スであるＯ2 ガスとを夫々所定の流量で導入し、主電磁
コイル２６及び補助電磁コイル２７の電流を夫々２２０
Ａ，２５０Ａとして、プロセス圧１．５Ｐａの下、電子
サイクロトロン共鳴によりＯ2 ガスをプラズマ化させ、
このプラズマによりレジスト膜８３をＨ2 ＯとＣＯ2 に
して除去する。
【００４５】このような実施の形態では、エッチング時
には磁力線が基板８１の面内においてほぼ均一となるよ
うな磁界を形成し、一方アッシング時は磁力線が基板８
１の中心部付近に集められるような磁界を形成している
ので、エッチング時には基板８１の面内においてほぼ均
一なプラズマが発生し、均一なエッチングを行うことが
できる一方、アッシング時にはプラズマ密度をエッチン
グ時よりも大きくすることができるのでアッシング時間
を短縮することができる。
【００４６】更に本発明は、例えばＰ型やｎ型のシリコ
ン膜を形成したウエハの表面に例えばポリシリコン膜を
形成する場合に、先ずウエハ表面（シリコン膜の表面）
に形成されている自然酸化膜をエッチングし、次いでポ
リシリコン膜を形成するプロセスにも適用できる。この
場合先ず磁力線が中心部付近に集められるような磁場を
形成して、シリコン膜の表面の自然酸化膜を例えばＣＦ
系のガスでエッチングし、次いでウエハ表面で均一なプ
ラズマ密度が得られるようなミラー磁界を形成して処理
を行う。この場合にも自然酸化膜除去という前処理を短
時間で行うことができる。
【００４７】以上において本発明方法が実施されるプラ
ズマ処理装置では、例えば図７に示すような主電磁コイ
ル９を用いるようにしてもよい。この主電磁コイル９は
例えば３個に分割されており、各電磁コイル９１〜９３
の電流が夫々変えられるようになっている。またこの例
ではガスノズル９４は第１の真空室２１及び第２の真空
室２２の壁部を通って、第１の真空室２１内にプラズマ
生成用ガスを導入するように構成されている。その他の
構成は図１に示すプラズマ処理装置と同様である。
【００４８】上述のように磁場を変えることは、処理空
間における磁場のプロファイルを変えることによって基
板のプラズマ処理をコントロールすることである。そし
て処理時間における磁場のプロファイルの変更は、基板
の面内における処理結果に対し、中央への集中と周辺へ
の拡散という制御を可能とする。
【００４９】また本発明方法は、ＳｉＯ2 膜以外にＳｉ
ＯＦ膜やＣＦ膜を形成する場合に適用することができ
る。また複数の種類の膜を積層する場合では、ＳｉＯＦ
膜とＳｉＯ2 膜の組み合わせ等に適用することができ
る。さらにＡｌ層７２のエッチングではＮＨ3 ガスを添
加せずにプラズマを発生させ、このプラズマの熱によっ
て後処理を行うようにしてもよく、この場合においても
基板へのプラズマの入熱量が大きくなるように主電磁コ
イル２６及び補助電磁コイル２７の電流値を調整する。
【００５０】さらにまた本発明はＥＣＲによりプラズマ
を生成することに限られず、例えばＩＣＰ（Ｉｎｄｕｃ
ｔｉｖｅ Ｃｏｕｐｌｅｄ Ｐｌａｓｕｍａ）などと呼
ばれている、ドーム状の容器に巻かれたコイルから電界
及び磁界を処理ガスに与える方法などによりプラズマを
生成する場合にも適用できる。さらにヘリコン波プラズ
マなどと呼ばれている例えば１３．５６ＭＨｚのヘリコ
ン波と磁気コイルにより印加された磁場との相互作用に
よりプラズマを生成する場合や、マグネトロンプラズマ
などと呼ばれている２枚の平行なカソ−ドにほぼ平行を
なすように磁界を印加することによってプラズマを生成
する場合、平行平板などと呼ばれている互いに対向する
電極間に高周波電力を印加してプラズマを生成する場合
にも適用することができる。
【００５１】
【発明の効果】本発明によれば、磁場のプロファイルを
変更することで、２つの工程のそれぞれに適したプラズ
マ処理を行うことができる方法を提供することができ
る。
【図面の簡単な説明】
【図１】本発明を実施するためのプラズマ処理装置の一
例を示す縦断側面図である。
【図２】主電磁コイルと補助電磁コイルの電流値と磁界
形状の関係を説明するための断面図である。
【図３】入熱強度を説明するための説明図である。
【図４】本発明の他の実施の形態を説明するための断面
図である。
【図５】本発明のさらに他の実施の形態を説明するため
の断面図である。
【図６】本発明のさらに他の実施の形態を説明するため
の断面図である。
【図７】本発明を実施するためのプラズマ処理装置の他
の例を示す縦断断面図である。
【図８】従来のプラズマ処理装置を説明するための断面
図である。
【符号の説明】
Ｗ 半導体ウエハ ２ 真空容器 ２１ 第１の真空室 ２２ 第２の真空室 ２４ 高周波電源部 ２５ 導波管 ２６，９ 主電磁コイル ２７ 補助電磁コイル ２８ 排気管 ３１ ガスノズル ４ 載置台 ５ 成膜ガス供給部
【手続補正書】
【提出日】平成１０年８月１１日（１９９８．８．１
１）
【手続補正１】
【補正対象書類名】図面
【補正対象項目名】全図
【補正方法】変更
【補正内容】
【図１】
【図２】
【図３】
【図６】
【図４】
【図５】
【図７】
【図８】

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 高周波発生手段により真空容器内にマイ
    クロ波を供給すると共に、磁界形成手段により前記真空
    容器内に磁場を形成し、前記真空容器内においてマイク
    ロ波と磁界との電子サイクロトロン共鳴によりプラズマ
    を発生させ、このプラズマにより被処理基板を処理する
    プラズマ処理方法において、 前記真空容器内に被処理基板を搬入し、プラズマを発生
    させて被処理基板を加熱する第１の工程と、 次いで前記真空容器内において成膜ガスをプラズマ化
    し、このプラズマにより被処理基板上に薄膜を形成する
    第２の工程と、を含み、 前記第１の工程は第２の工程よりもプラズマ発生時の被
    処理基板上の磁束密度が大きくなるように、第１の工程
    と第２の工程との間で磁界形成手段の電流を変えて磁場
    形状を変化させることを特徴とするプラズマ処理方法。
  2. 【請求項２】 高周波発生手段により真空容器内にマイ
    クロ波を供給すると共に、磁界形成手段により前記真空
    容器内に磁場を形成し、前記真空容器内においてマイク
    ロ波と磁界との電子サイクロトロン共鳴によりプラズマ
    を発生させ、このプラズマにより被処理基板を処理する
    プラズマ処理方法において、 前記真空容器内において第１の成膜ガスをプラズマ化
    し、このプラズマにより被処理基板上に第１の膜を形成
    する第１の成膜工程と、 次いで前記真空容器内において第２の成膜ガスをプラズ
    マ化し、このプラズマにより前記第１の膜上に第２の膜
    を形成する第２の成膜工程と、を含み、 前記第１の成膜工程と第２の成膜工程との間で磁界形成
    手段の電流を変えて磁場形状を変化させることを特徴と
    するプラズマ処理方法。
  3. 【請求項３】 高周波発生手段により真空容器内にマイ
    クロ波を供給すると共に、磁界形成手段により前記真空
    容器内に磁場を形成し、前記真空容器内においてマイク
    ロ波と磁界との電子サイクロトロン共鳴によりプラズマ
    を発生させ、このプラズマにより被処理基板を処理する
    プラズマ処理方法において、 前記真空容器内においてエッチングガスをプラズマ化
    し、このプラズマにより被処理基板をエッチングするエ
    ッチング工程と、 次いで前記真空容器内において後処理用のガスをプラズ
    マ化し、このプラズマにより後処理を行う後処理工程
    と、を含み、 前記後処理工程はエッチング工程よりもプラズマ発生時
    の被処理基板上の磁束密度が大きくなるように、エッチ
    ング工程と後処理工程との間で磁界形成手段の電流を変
    えて磁場形状を変化させることを特徴とするプラズマ処
    理方法。
  4. 【請求項４】 高周波発生手段により真空容器内にマイ
    クロ波を供給すると共に、磁界形成手段により前記真空
    容器内に磁場を形成し、前記真空容器内においてマイク
    ロ波と磁界との電子サイクロトロン共鳴によりプラズマ
    を発生させ、このプラズマにより被処理基板を処理する
    プラズマ処理方法において、 前記真空容器内においてエッチングガスをプラズマ化
    し、このプラズマにより被処理基板をエッチングするエ
    ッチング工程と、 次いで前記真空容器内において後処理用のガスをプラズ
    マ化し、このプラズマによりエッチングガスの残渣を除
    去する後処理工程と、を含み、 前記後処理工程はエッチング工程よりもプラズマ発生時
    の被処理基板上の磁束密度が大きくなるように、エッチ
    ング工程と後処理工程との間で磁界形成手段の電流を変
    えて磁場形状を変化させることを特徴とするプラズマ処
    理方法。
  5. 【請求項５】 高周波発生手段により真空容器内にマイ
    クロ波を供給すると共に、磁界形成手段により前記真空
    容器内に磁場を形成し、前記真空容器内においてマイク
    ロ波と磁界との電子サイクロトロン共鳴によりプラズマ
    を発生させ、このプラズマにより被処理基板を処理する
    プラズマ処理方法において、 前記真空容器内においてエッチングガスをプラズマ化
    し、このプラズマにより被処理基板をエッチングするエ
    ッチング工程と、 次いで前記真空容器内において酸素ガスをプラズマ化
    し、この酸素プラズマによりレジスト膜をアッシングす
    る後処理工程と、を含み、 前記後処理工程はエッチング工程よりもプラズマ発生時
    の被処理基板上の磁束密度が大きくなるように、エッチ
    ング工程と後処理工程との間で磁界形成手段の電流を変
    えて磁場形状を変化させることを特徴とするプラズマ処
    理方法。
  6. 【請求項６】 高周波発生手段により真空容器内にマイ
    クロ波を供給すると共に、磁界形成手段により前記真空
    容器内に磁場を形成し、前記真空容器内においてマイク
    ロ波と磁界との電子サイクロトロン共鳴によりプラズマ
    を発生させ、このプラズマにより被処理基板を処理する
    プラズマ処理方法において、 前記真空容器内においてエッチングガスをプラズマ化
    し、このプラズマにより被処理基板の表面の自然酸化膜
    をエッチングするエッチング工程と、 次いで前記真空容器内において成膜ガスをプラズマ化
    し、このプラズマにより被処理基板の表面に薄膜を形成
    する成膜工程と、を含み、 前記エッチング工程は成膜工程よりもプラズマ発生時の
    被処理基板上の磁束密度が大きくなるように、エッチン
    グ工程と成膜工程との間で磁界形成手段の電流を変えて
    磁場形状を変化させることを特徴とするプラズマ処理方
    法。
JP10201287A 1998-06-30 1998-06-30 プラズマ処理方法 Pending JP2000021871A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP10201287A JP2000021871A (ja) 1998-06-30 1998-06-30 プラズマ処理方法
KR10-2000-7014986A KR100377582B1 (ko) 1998-06-30 1999-06-28 플라즈마 처리 방법
EP99957662A EP1100119A4 (en) 1998-06-30 1999-06-28 PLASMA TREATMENT PROCESS
PCT/JP1999/003443 WO2000001007A1 (fr) 1998-06-30 1999-06-28 Procede de traitement au plasma
TW088111111A TW417174B (en) 1998-06-30 1999-06-30 Plasma processing method
US09/656,214 US6392350B1 (en) 1998-06-30 2000-09-06 Plasma processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10201287A JP2000021871A (ja) 1998-06-30 1998-06-30 プラズマ処理方法

Publications (1)

Publication Number Publication Date
JP2000021871A true JP2000021871A (ja) 2000-01-21

Family

ID=16438483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10201287A Pending JP2000021871A (ja) 1998-06-30 1998-06-30 プラズマ処理方法

Country Status (6)

Country Link
US (1) US6392350B1 (ja)
EP (1) EP1100119A4 (ja)
JP (1) JP2000021871A (ja)
KR (1) KR100377582B1 (ja)
TW (1) TW417174B (ja)
WO (1) WO2000001007A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790779B1 (ko) 2006-06-09 2008-01-02 주식회사 아이피에스 갭 필 능력을 향상시킨 절연막 증착 방법

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1011576A3 (fr) 1997-11-27 1999-11-09 Solvay Produit a base d'epichlorhydrine et procede de fabrication de ce produit.
US8048806B2 (en) 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
US8617351B2 (en) 2002-07-09 2013-12-31 Applied Materials, Inc. Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction
US6458722B1 (en) * 2000-10-25 2002-10-01 Applied Materials, Inc. Controlled method of silicon-rich oxide deposition using HDP-CVD
AU2002232395A1 (en) * 2000-11-03 2002-05-15 Tokyo Electron Limited Hall effect ion source at high current density
US6733957B2 (en) * 2000-12-27 2004-05-11 Victor Company Of Japan Disk substrate and manufacturing method therefor, and disk manufactured by the disk substrate
KR101124852B1 (ko) 2002-04-22 2012-03-28 마시오 마크 아우렐리오 마틴스 애브리우 생물학적 파라미터 측정 장치 및 방법
CN1278874C (zh) * 2002-05-08 2006-10-11 雷恩哈德库兹两合公司 装饰三维的大的塑料物体的方法
AU2003230264A1 (en) * 2002-05-08 2003-11-11 Dana Corporation Plasma assisted dry processing
US7445817B2 (en) * 2002-05-08 2008-11-04 Btu International Inc. Plasma-assisted formation of carbon structures
US20060233682A1 (en) * 2002-05-08 2006-10-19 Cherian Kuruvilla A Plasma-assisted engine exhaust treatment
US20050233091A1 (en) * 2002-05-08 2005-10-20 Devendra Kumar Plasma-assisted coating
US20060228497A1 (en) * 2002-05-08 2006-10-12 Satyendra Kumar Plasma-assisted coating
US7497922B2 (en) * 2002-05-08 2009-03-03 Btu International, Inc. Plasma-assisted gas production
US20060057016A1 (en) * 2002-05-08 2006-03-16 Devendra Kumar Plasma-assisted sintering
US7638727B2 (en) * 2002-05-08 2009-12-29 Btu International Inc. Plasma-assisted heat treatment
US20060237398A1 (en) * 2002-05-08 2006-10-26 Dougherty Mike L Sr Plasma-assisted processing in a manufacturing line
TWI283899B (en) * 2002-07-09 2007-07-11 Applied Materials Inc Capacitively coupled plasma reactor with magnetic plasma control
US7189940B2 (en) * 2002-12-04 2007-03-13 Btu International Inc. Plasma-assisted melting
KR100536797B1 (ko) * 2002-12-17 2005-12-14 동부아남반도체 주식회사 화학 기상 증착 장치
KR20040054091A (ko) * 2002-12-17 2004-06-25 아남반도체 주식회사 반도체 소자의 제조방법
US20050205210A1 (en) * 2004-01-06 2005-09-22 Devine Daniel J Advanced multi-pressure workpiece processing
US7695590B2 (en) * 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
US20050211546A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma process using an ion shower grid
US20050211171A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Chemical vapor deposition plasma reactor having an ion shower grid
US20050211547A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma reactor and process using plural ion shower grids
US20080129208A1 (en) * 2004-11-05 2008-06-05 Satyendra Kumar Atmospheric Processing Using Microwave-Generated Plasmas
KR100683416B1 (ko) 2004-11-25 2007-02-20 피에스케이 주식회사 플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법
US9157151B2 (en) 2006-06-05 2015-10-13 Applied Materials, Inc. Elimination of first wafer effect for PECVD films
US20080060676A1 (en) * 2006-09-11 2008-03-13 Dana Scranton Workpiece processing with preheat
US8312384B2 (en) 2008-06-11 2012-11-13 Honeywell International Inc. Apparatus and method for fault-tolerant presentation of multiple graphical displays in a process control system
US20120160835A1 (en) 2010-12-23 2012-06-28 Eastman Chemical Company Wood heater with enhanced microwave barrier system
KR101390900B1 (ko) * 2011-05-31 2014-04-30 세메스 주식회사 기판처리장치
DE102011111449B4 (de) 2011-08-30 2014-07-17 Carl Freudenberg Kg Klemmmverbindung zur Befestigung von plattenförmigen Bauelementen insbesondere von Solarmodulen
RU2682744C2 (ru) * 2016-12-02 2019-03-21 Открытое акционерное общество "Научно-исследовательский институт точного машиностроения" Устройство для вакуумно-плазменного осаждения материалов с ионной стимуляцией
US10544499B1 (en) * 2018-08-13 2020-01-28 Valeo North America, Inc. Reflector for vehicle lighting
CN117070924A (zh) * 2023-08-30 2023-11-17 江苏艾匹克半导体设备有限公司 一种化学气相沉积气流调节装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546405B2 (ja) * 1990-03-12 1996-10-23 富士電機株式会社 プラズマ処理装置ならびにその運転方法
JP2598336B2 (ja) * 1990-09-21 1997-04-09 株式会社日立製作所 プラズマ処理装置
US5198725A (en) * 1991-07-12 1993-03-30 Lam Research Corporation Method of producing flat ecr layer in microwave plasma device and apparatus therefor
JPH11162958A (ja) * 1997-09-16 1999-06-18 Tokyo Electron Ltd プラズマ処理装置及びその方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100790779B1 (ko) 2006-06-09 2008-01-02 주식회사 아이피에스 갭 필 능력을 향상시킨 절연막 증착 방법

Also Published As

Publication number Publication date
WO2000001007A1 (fr) 2000-01-06
EP1100119A4 (en) 2003-05-07
TW417174B (en) 2001-01-01
KR20010053278A (ko) 2001-06-25
US6392350B1 (en) 2002-05-21
KR100377582B1 (ko) 2003-03-29
EP1100119A1 (en) 2001-05-16

Similar Documents

Publication Publication Date Title
JP2000021871A (ja) プラズマ処理方法
US6333269B2 (en) Plasma treatment system and method
KR100319664B1 (ko) 플라즈마처리장치
US6422172B1 (en) Plasma processing apparatus and plasma processing method
KR100374885B1 (ko) 절연막의 제조 방법
US5916820A (en) Thin film forming method and apparatus
JP3400918B2 (ja) 半導体装置の製造方法
US6573190B1 (en) Dry etching device and dry etching method
US20030010453A1 (en) Plasma processing apparatus and plasma processing method
US6506687B1 (en) Dry etching device and method of producing semiconductor devices
JP2001102309A (ja) ガス処理装置
JP4141021B2 (ja) プラズマ成膜方法
JP3258839B2 (ja) プラズマ処理方法
JP2004259819A (ja) 試料の表面処理装置及び表面処理方法
JPH11340217A (ja) プラズマ成膜方法
JPH0896990A (ja) プラズマ処理装置およびプラズマ処理方法
US20200328089A1 (en) Substrate processing method and substrate processing apparatus
WO2020100339A1 (ja) プラズマ処理方法
JP3432720B2 (ja) プラズマ処理装置及びプラズマ処理方法
JPH0375373A (ja) プラズマ処理装置の清浄化方法
JPH1167493A (ja) プラズマ処理装置及びプラズマ処理方法
JP4554022B2 (ja) ウエハの表面処理方法および装置
JPH07263413A (ja) プラズマ処理装置
JP2001351798A (ja) プラズマ処理装置、成膜装置およびプラズマ処理方法、成膜方法、半導体装置の製造方法
JPH0927479A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees