WO2020100339A1 - プラズマ処理方法 - Google Patents

プラズマ処理方法 Download PDF

Info

Publication number
WO2020100339A1
WO2020100339A1 PCT/JP2019/025449 JP2019025449W WO2020100339A1 WO 2020100339 A1 WO2020100339 A1 WO 2020100339A1 JP 2019025449 W JP2019025449 W JP 2019025449W WO 2020100339 A1 WO2020100339 A1 WO 2020100339A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
gas
plasma
processing method
protective film
Prior art date
Application number
PCT/JP2019/025449
Other languages
English (en)
French (fr)
Inventor
雅章 谷山
桑原　謙一
聡 宇根
Original Assignee
株式会社日立ハイテク
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社日立ハイテク filed Critical 株式会社日立ハイテク
Priority to CN201980005144.7A priority Critical patent/CN112437973A/zh
Priority to KR1020207009885A priority patent/KR20210002099A/ko
Priority to JP2020520833A priority patent/JPWO2020100339A1/ja
Priority to PCT/JP2019/025449 priority patent/WO2020100339A1/ja
Priority to KR1020237013114A priority patent/KR102660694B1/ko
Priority to US16/957,878 priority patent/US11658040B2/en
Priority to TW109114146A priority patent/TWI753413B/zh
Publication of WO2020100339A1 publication Critical patent/WO2020100339A1/ja
Priority to JP2022008357A priority patent/JP7202489B2/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks

Definitions

  • the present invention relates to a plasma processing technique, for example, a technique effectively applied to a technique of etching a film to be etched after forming a protective film on a sidewall of a mask pattern.
  • Patent Document 1 discloses that a sidewall is protected by etching using a mixed gas containing a gas containing oxygen and a gas containing sulfur but not oxygen, and a desired size and a desired size are obtained. Shape-etching techniques have been described.
  • Patent Document 2 uses a hard mask having a boron-based film as an etching mask when dry etching a film including a silicon oxide film formed on a substrate to be processed. Is listed.
  • a technology has been proposed in which a protective film is formed on a mask pattern, and the film to be etched is etched using the mask pattern and the protective film as a mask. According to this technique, as a result of forming the protective film on the mask pattern, there is an advantage that the film to be etched can be processed with a processing accuracy finer than the dimensional accuracy of the mask pattern.
  • the protective film functions as a part of the etching mask. From this, for example, when processing the film to be etched by the plasma etching technique, the protective film forming a part of the etching mask is required to have resistance to plasma. However, if the material used for the protective film does not have sufficient resistance to plasma, controllability of the processing size for the film to be etched is reduced. Therefore, from the viewpoint of improving the controllability of the processing dimension with respect to the etching target film, it is required to improve the plasma resistance of the protective film formed on the mask pattern.
  • the present invention provides a technique for improving the controllability of the processing dimension with respect to the film to be etched by forming a protective film containing boron having high plasma resistance on the sidewall of the mask pattern.
  • the plasma processing method in one embodiment is a plasma processing method in which a film to be etched is plasma-etched using a mask, and high-frequency power is supplied to a sample stage on which a sample on which the film to be etched is formed is placed.
  • the method is characterized by including a deposition step of depositing a deposition film containing a boron element on the mask, and an etching step of etching the etching target film using plasma after the deposition step.
  • the processing dimension accuracy can be improved.
  • FIG. 7 is a cross-sectional view showing a plasma etching step in the embodiment.
  • FIG. 7 is a cross-sectional view showing a plasma etching step in the embodiment. It is a figure which shows the relationship between the film thickness of the protective film formed in the side wall of a resist pattern, and plasma processing time.
  • FIG. 7 is a cross-sectional view showing a plasma etching step in the embodiment.
  • FIG. 7 is a cross-sectional view showing a plasma etching step in the embodiment.
  • FIG. 7 is a cross-sectional view showing a plasma etching step in the embodiment.
  • FIG. 7 is a cross-sectional view showing a plasma etching step in the embodiment.
  • FIG. 7 is a cross-sectional view showing a plasma etching step in the embodiment.
  • FIG. 7 is a cross-sectional view showing a plasma etching step in the embodiment.
  • FIG. 1 is a diagram showing a schematic configuration of the plasma etching apparatus in the present embodiment.
  • the plasma etching apparatus 100 is composed of, for example, a microwave ECR (Electron Cyclotron Resonance) discharge etching apparatus.
  • a microwave ECR Electro Cyclotron Resonance
  • the plasma etching apparatus 100 is arranged on the chamber 101, the stage (sample stage) 103 which is a wafer arrangement electrode on which the substrate 102 to be processed is arranged, and the upper surface of the chamber, and introduces an etching gas
  • the shower plate 104 and the dielectric window 105 that transmits microwaves.
  • a processing chamber 106 is formed by sealing stage 103, shower plate 104, and dielectric window 105 described above inside chamber 101.
  • the inside of the processing chamber 106 can be in a high vacuum state.
  • the substrate 102 to be processed is composed of, for example, a silicon substrate, an etching film formed on the silicon substrate, and a mask pattern formed on the etching film.
  • the silicon substrate is, for example, a semiconductor substrate that is called a wafer and has a substantially circular shape in a plane.
  • the film to be etched is formed of, for example, a laminated film of a polysilicon film and a silicon oxide film formed on the polysilicon film.
  • the mask pattern is composed of, for example, a resist film patterned by a lithography technique.
  • a gas supply device 107 for supplying an etching gas to the processing chamber 106 is connected to the shower plate 104. Further, in order to transmit electric power for generating plasma to the processing chamber 106, a waveguide 108 that radiates an electromagnetic wave that is a high frequency for plasma generation is provided above the dielectric window 105. The electromagnetic wave transmitted to the waveguide 108 is oscillated from the electromagnetic wave generation power source 109. At this time, the frequency of the electromagnetic wave is not particularly limited, but, for example, a microwave of 2.45 GHz can be used.
  • a magnetic field generating coil 110 that generates a magnetic field is arranged on the outer peripheral portion of the processing chamber 106, and the electric power oscillated from the electromagnetic wave generating power source 109 interacts with the magnetic field generated by the magnetic field generating coil 110.
  • high-density plasma 111 is generated inside the processing chamber 106.
  • the surface of the stage 103 is covered with a sprayed film (not shown).
  • the substrate 102 to be processed that has been loaded into the processing chamber 106 is adsorbed on the stage 103 by the electrostatic force caused by the DC voltage applied from the DC power supply 112, and the temperature thereof is adjusted.
  • the pressure inside the processing chamber 106 is set to a predetermined pressure. Then, in this state, plasma 111 is generated inside the processing chamber 106.
  • ions are drawn from the plasma 111 to the target substrate 102, and the target substrate 102 is plasma-processed. ..
  • the plasma etching apparatus in the present embodiment for example, a microwave ECR discharge etching apparatus has been described as an example, but the plasma etching apparatus in the present embodiment is not limited to this, and may be, for example, a helicon wave plasma etching apparatus.
  • the apparatus, an inductively coupled plasma etching apparatus, a capacitively coupled plasma etching apparatus, or the like can be used.
  • the following plasma etching method is realized by the plasma etching apparatus described above. That is, first, the substrate having the film to be etched and the mask pattern formed on the film to be etched is loaded into the plasma etching apparatus. Then, in this plasma etching apparatus, a protective film is formed on the sidewall of the mask pattern. Accordingly, if the combination of the mask pattern and the protective film is used as a mask, it is possible to form a mask pattern with higher accuracy than in the case where the mask pattern is used alone. This is because, for example, attention is paid to the interval between the first pattern and the second pattern that form the mask pattern.
  • the protective film when the protective film is formed on the sidewall of the first pattern and the protective film is formed on the sidewall of the second pattern, the protective film formed on the sidewall of the first pattern and the sidewall of the second pattern are formed.
  • the distance between the protective film and the protective film is narrower than the distance between the first pattern and the second pattern.
  • the diameter of the hole pattern formed by processing the etching target film exposed between the protective film formed on the sidewall of the first pattern and the protective film formed on the sidewall of the second pattern is , The diameter of the hole pattern formed by processing the film to be etched using the first pattern and the second pattern as a mask.
  • the present inventor has studied the technique of forming the protective film on the side wall of the mask pattern, and as a result, obtained the following new knowledge. This point will be described.
  • the etching target film is plasma-etched using the combination of the mask pattern and the protective film as a mask.
  • the protective film is required to have resistance to plasma.
  • the protective film when plasma etching of a film to be etched is performed using a protective film having insufficient resistance to plasma, the protective film is damaged by plasma, and, for example, the protective film disappears, The protective film does not function sufficiently as a mask. Therefore, if the protective film has low resistance to plasma, it becomes difficult to secure the processing accuracy of the film to be etched. In other words, even if plasma etching of the etching target film is performed using the mask in which the protection film is formed on the sidewall of the mask pattern, if the protection film has low resistance to plasma, even if the protection film is used, the etching target film is not etched. Even if an attempt is made to improve the film processing accuracy, a sufficient effect cannot be obtained.
  • the present inventor uses a film containing boron (B) as a protective film for a mask pattern to prevent the plasma of the protective film. It was newly found that resistance can be improved. That is, the novel finding found by the inventor is that by forming a protective film on the side wall of the mask pattern, in order to realize fine processing of the film to be etched by plasma etching, the resistance of the protective film to the plasma must be improved. It is a finding that a film containing boron (B) is used as a protective film on the assumption that improvement is important. Then, the present inventor has realized the plasma etching method in the present embodiment described below by applying this new finding to the plasma etching technique. Hereinafter, the plasma etching method according to the present embodiment will be described with reference to the drawings. ⁇ Plasma Etching Method in Embodiment>
  • FIG. 2 is a diagram showing a substrate which is an object on which the plasma etching method according to the present embodiment is performed.
  • the substrate 201 in the present embodiment is, for example, a silicon substrate, and the etching target film 202 is formed on the substrate 201.
  • the etching target film 202 is formed of, for example, a resist film, a polysilicon film, a silicon oxide film, or a silicon nitride film.
  • a resist pattern 203 which is patterned in advance is formed.
  • This resist pattern 203 is an example of the mask pattern in the present embodiment.
  • the substrate 201 having such a configuration is carried into the processing chamber 106 of the plasma etching apparatus 100 shown in FIG. 1, for example, and is placed on the stage 103 arranged inside the processing chamber 106.
  • a protective film 204 containing boron is formed on the side wall of the resist pattern 203 on the substrate 201 arranged on the stage 103. That is, in the present embodiment, as shown in FIG. 3, a protective film 204 containing boron is formed on the side wall of the resist pattern 203 in a plasma etching apparatus for plasma etching the film to be etched.
  • the step of forming the protective film 204 in the plasma etching apparatus is based on a mixed gas containing a gas containing boron and an etching gas in the processing chamber while maintaining the temperature of the substrate 201 at 10 ° C. or higher and 100 ° C. or lower. Is performed to generate plasma.
  • the gas containing boron is a deposition gas and becomes a raw material gas for a film containing boron.
  • the etching gas is also introduced together with the gas containing boron which is a deposition gas. At this time, the etching gas has a function of removing the deposited film.
  • the addition ratio of the gas containing boron which is a deposition gas
  • the etching gas it is possible to control the production amount of deposits.
  • the deposition gas a gas containing nitrogen may be added together with a gas containing boron.
  • the protective film also contains boron nitride.
  • the etching gas for example, a gas containing fluorine or a gas containing chlorine can be used.
  • an RF bias (high frequency power) is applied to the substrate 201 (corresponding to the substrate 102 to be processed in FIG. 1) from the high frequency power supply 113 connected to the stage 103 of the plasma etching apparatus 100 shown in FIG.
  • the ions contained in the plasma are sputtered on the protective film 204 formed on the surface of the film to be etched 202, thereby removing the protective film 204 formed on the film to be etched 202 to form a resist pattern.
  • a protective film containing boron can be selectively formed on the sidewall of 203.
  • the resist pattern 203 is also damaged.
  • the RF bias applied to the substrate 201 is adjusted to remove the ions. It is desirable to make the incident energy of about 50 eV to 500 eV.
  • the step of forming the protective film 204 in this embodiment is performed under the processing conditions described below.
  • microwave power is 500 W and RF bias is 30 W.
  • BCl 3 gas introduced into the processing chamber at 50 ml / min, N 2 gas introduced into the processing chamber at 50 ml / min, CF 4 gas introduced into the processing chamber at 50 ml / min, and 50 ml / min A mixed gas with Ar gas introduced into the processing chamber is used.
  • a condition in which the temperature of the substrate 201 (wafer) is maintained at 40 ° C. while maintaining the internal pressure of the processing chamber at 0.5 Pa is used. In this way, the protective film 204 composed of a film containing boron can be formed on the sidewall of the resist pattern 203.
  • FIG. 4 shows, for example, the film thickness of the protective film 204 formed on the sidewall of the resist pattern 203 and the plasma processing time when the above processing conditions are applied using a hole sample having a multilayer resist structure.
  • the horizontal axis represents the processing time (sec) and the vertical axis represents the film thickness (nm) of the protective film 204.
  • the film thickness of the protective film 204 changes depending on the processing time. Specifically, it can be seen that when the processing time is changed in the range of 10 seconds to 40 seconds, the film thickness of the protective film 204 changes from 6 nm to about 13 nm. That is, it can be seen from FIG.
  • the thickness of the protective film 204 can be adjusted by adjusting the time for generating plasma (processing time). That is, in the process of forming the protective film 204 in the present embodiment, the film thickness of the protective film 204 can be controlled to realize a desired hole diameter by adjusting the processing time based on the relationship of FIG. it can.
  • the etching target film 202 is etched in the plasma etching apparatus using the resist pattern 203 and the protective film 204 as a mask.
  • the hole pattern 205 can be formed in the etching target film 202 in alignment with the protective film 204.
  • the step of forming the hole pattern 205 in the present embodiment is performed under the processing conditions shown below.
  • microwave power is 900 W and RF bias is 150 W.
  • a mixed gas of SO 2 gas introduced into the processing chamber at 200 ml / min, O 2 gas introduced into the processing chamber at 100 ml / min, and He gas introduced into the processing chamber at 500 ml / min is used.
  • a condition is used in which the temperature of the substrate 201 (wafer) is maintained at 40 ° C. while maintaining the internal pressure of the processing chamber at 2.4 Pa. In this manner, the hole pattern 205 can be formed by plasma etching the film 202 to be etched using the resist pattern 203 and the protective film 204 as a mask.
  • the protective film 204 is formed of a film containing boron, it is possible to realize the protective film 204 having higher plasma resistance than the resist pattern 203, for example. it can. Further, the film containing boron has higher resistance to plasma than either the carbon-containing film or the silicon-containing film. Therefore, according to the present embodiment, by using a film containing boron as the protective film 204, it is possible to stably realize the fine processing accuracy of the hole diameter of the hole pattern 205 formed using the protective film 204 as a mask. can do.
  • the mask formed by the combination of the resist pattern 203 and the protective film 204 is to be etched.
  • the mask formed by the combination of the resist pattern 203 and the protective film 204 is to be etched.
  • the step of forming the protective film 204 and the step of plasma-etching the etching target film 202 are continuously processed in one plasma etching apparatus as in this embodiment, productivity is improved. It is possible to obtain the effect of improving ⁇ Characteristics of the embodiment> Next, the features of the present embodiment will be described.
  • a feature of this embodiment is that in a plasma etching apparatus that performs plasma etching on a film to be etched formed on a substrate, the film to be etched is formed on the film to be etched before the plasma etching is performed on the film to be etched.
  • the point is to form a protective film containing boron on the side wall of the formed resist pattern. That is, the feature of this embodiment is that a protective film containing boron is formed in the plasma etching apparatus having the function of plasma etching.
  • the protective film containing boron formed on the side wall of the resist pattern can be formed by the plasma treatment, so that the protective film can be formed while the substrate temperature is maintained at 10 ° C. or higher and 100 ° C. or lower. ..
  • Patent Document 2 described in "Background Art” describes a technique related to a hard mask having a boron-based film. Then, in Patent Document 2, for example, it is described that a hard mask having a boron-based film is formed using a CVD apparatus. In this regard, paragraph [0026] of Patent Document 2 describes that the temperature at which the boron film is formed by the CVD method is preferably in the range of 200 ° C to 500 ° C.
  • the boron-based film can be formed by the CVD method in the temperature range of 200 ° C. to 500 ° C.
  • the heat resistant temperature of a resist film forming a general resist pattern is about 100 ° C. to 200 ° C. Therefore, it is difficult to form the protective film containing boron on the sidewall of the resist pattern by using the technique described in Patent Document 2.
  • the film forming temperature of the boron-based film in the technique described in Patent Document 2 is higher than the heat resistant temperature of the resist film forming the resist pattern. Therefore, for example, when a film containing boron is formed on the resist pattern by using the CVD method described in Patent Document 2, the resist pattern is thermally decomposed and a hardened layer is formed on the resist pattern. As a result, it becomes difficult to form a film containing boron on the resist pattern while maintaining the initial dimensions of the resist pattern.
  • the protective film containing boron is formed on the sidewall of the resist pattern by using the plasma processing in the plasma etching apparatus, not in the CVD apparatus. Can be lower than the heat resistant temperature of the resist pattern. That is, according to the feature of the present embodiment, the protective film containing boron can be formed on the sidewall of the resist pattern while the substrate temperature is maintained at a temperature lower than the heat resistant temperature of the resist pattern. From this, when the feature point of this embodiment is adopted, the protective film containing boron can be used not only in the hard mask but also in the mask having the resist pattern.
  • a protective film containing boron is formed on the side wall of the mask pattern without modifying the mask material over a wide variety of masks.
  • a hard mask is used to form a hole pattern or the like having a high aspect ratio by increasing the etching selection ratio with respect to the film to be etched as compared with a mask made of a resist pattern.
  • the mask is used in patterning technology for general microfabrication. From this, it can be said that the intended use of the mask made of the resist pattern is larger than the intended use of the hard mask.
  • the step of etching the film to be etched using the hard mask first, after forming a resist pattern, the hard mask is formed using this resist pattern. After that, the film to be etched is etched using this hard mask. Therefore, the step of etching the film to be etched using the hard mask requires a step of forming a resist pattern, a step of forming a hard mask, and a step of etching the film to be etched. On the other hand, in the step of etching the film to be etched using the resist pattern, after forming the resist pattern, the film to be etched may be etched using the resist pattern as a mask.
  • the step of etching the film to be etched using the resist pattern requires only the step of forming the resist pattern and the step of etching the film to be etched. From this, the number of steps of etching the film to be etched using the resist pattern can be reduced as compared with the step of etching the film to be etched using the hard mask.
  • the plasma etching method according to the present embodiment which can be applied not only to the hard mask but also to the resist pattern, is more versatile than the technique described in Patent Document 2 that can be applied only to the hard mask. It can be said that it has a very excellent advantage in that it can be applied to a high resist pattern.
  • the plasma etching apparatus that is usually used only for etching the film to be etched is used to form the protective film containing boron on the side wall of the resist pattern.
  • the plasma etching apparatus is advantageous in that it can be adjusted so that a protective film containing boron can be selectively formed on the sidewall of the resist pattern by using a mixed gas containing a deposition gas and an etching gas. is there.
  • a protective film containing boron when forming a protective film containing boron on the side wall of a mask pattern, for example, when using a CVD device, first, after forming the protective film so as to cover the mask pattern, by performing anisotropic etching, It is necessary to leave the protective film only on the side wall of the mask pattern.
  • a protective film containing boron in the plasma etching apparatus, can be formed only on the side wall of the mask pattern by adjusting the ratio of the deposition gas to the etching gas and the incident energy of ions obtained from the plasma. it can.
  • step of forming the protective film containing boron on the sidewall of the mask pattern using the plasma etching apparatus is more than the step of forming the protective film containing boron on the sidewall of the mask pattern using the CVD apparatus. Also means that it can be simplified.
  • the processing chamber is not opened without opening.
  • plasma etching of the etching target film can be performed using the mask pattern and the protective film as a mask.
  • the protective film may react with oxygen and moisture in the atmosphere to be deteriorated.
  • the protective film containing boron is formed on the sidewall of the mask pattern in the processing chamber of one plasma etching apparatus without exposing the processing chamber to the atmosphere.
  • the ratio of the deposition gas to the etching gas and the plasma obtained from the plasma are obtained.
  • a protective film containing boron is formed only on the side wall of the mask pattern.
  • the mask pattern has a region having a high pattern density and a region having a low pattern density, and the difference in the pattern densities is large, in the region having a high pattern density, the boron is formed only on the sidewall of the mask pattern.
  • the protective film containing is formed, in a region having a low pattern density, the protective film may be formed not only on the sidewall of the mask pattern but also on the surface of the film to be etched. This is because the surface area in the low pattern density region is relatively smaller than the surface area in the high pattern density region, so that the film thickness of the deposited film per unit surface area in the low pattern density region is the high pattern density region. This is because it becomes thicker than the film thickness of the deposited film per unit surface area in.
  • the mask pattern has a region having a high pattern density and a region having a low pattern density, and if the density difference of the pattern density is large, in the region of the low pattern density, The boron-containing protective film may remain on the film to be etched without being completely removed.
  • a region having a low pattern density there is a possibility that plasma etching of the etching target film cannot be performed due to the protective film containing boron remaining on the etching target film.
  • FIG. 6 schematically shows a substrate having a film to be etched and a resist pattern formed on the film to be etched, in which the resist pattern has a region having a high pattern density and a region having a low pattern density. It is a figure.
  • an etching target film 302 is formed on the substrate 301, and a resist pattern 303 is formed on the etching target film 302.
  • the pattern density of the resist pattern 303 formed on the etching target film 302 is high.
  • the pattern density of the resist pattern 303 formed on the etching target film 302 is low. That is, the resist pattern 303 formed on the etching target film 302 has a difference in pattern density.
  • the substrate 301 having such a configuration is carried into the processing chamber 106 of the plasma etching apparatus 100 shown in FIG. 1, for example, and is placed on the stage 103 arranged inside the processing chamber 106.
  • a protective film 304 containing boron is formed on the side wall of the resist pattern 303 on the substrate 301 arranged on the stage 103. That is, in this embodiment, the protective film 304 containing boron is formed on the sidewall of the resist pattern 303.
  • the process of forming the protective film 304 in the plasma etching apparatus includes a gas containing boron (deposition gas) and an etching gas in the processing chamber while maintaining the temperature of the substrate 301 at 10 ° C. or higher and 100 ° C. or lower. This is performed by generating plasma based on the mixed gas. Then, in the present embodiment, the addition ratio of the gas containing boron, which is a deposition gas, and the etching gas is adjusted. Further, in the step of forming the protective film 304, for example, an RF bias (high frequency power) is supplied from the high frequency power supply 113 connected to the stage 103 of the plasma etching apparatus 100 shown in FIG.
  • RF bias high frequency power
  • a protective film 304 containing boron is selectively formed on the sidewall of the resist pattern 303.
  • the protective film 304 containing boron is formed on the side wall of the resist pattern 303 but also the exposed etching target film 302 is removed.
  • a protective film 304 containing boron is also formed on the surface (upper surface).
  • the surface area in the region RB with low pattern density is relatively smaller than the surface area in the region RA with high pattern density, and as a result, the film thickness of the protective film 304 per unit surface area in the region RB with low pattern density is This is because it becomes thicker than the film thickness of the protective film 304 per unit surface area in the region RA having a high pattern density.
  • the protective film 304 formed on the etching target film 302 in the region RB having a low pattern density is removed.
  • This step is a further point of the plasma etching step in the present embodiment.
  • the following plasma etching process is adopted to remove the protective film 304 formed on the etching target film 302 in the region RB having a low pattern density.
  • plasma etching is performed under the processing conditions shown below.
  • the microwave power is 500 W
  • the RF bias is 10 W
  • the CF 4 gas introduced into the processing chamber at 100 ml / min and the processing chamber at 50 ml / min.
  • a mixed gas of HBr gas introduced and Ar gas introduced into the processing chamber at 50 ml / min is used.
  • a condition in which the temperature of the substrate 201 (wafer) is maintained at 40 ° C. while maintaining the internal pressure of the processing chamber at 0.5 Pa is used. In this way, as shown in FIG. 8, the protective film 304 formed on the surface of the etching target film 302 can be removed in the region RB where the pattern density is low.
  • the step of forming the protective film 304 shown in FIG. 7 when the step of forming the protective film 304 shown in FIG. 7 is performed and then the surface of the substrate 301 is exposed to the atmosphere, oxygen and moisture contained in the atmosphere react with the protective film 304, The surface of the protective film may be altered. From this, the process of forming the protective film 304 shown in FIG. 7 and the process of removing the protective film 304 formed on the etched film 302 in the region RB having a low pattern density shown in FIG. It is desirable to carry out continuously without opening the chamber.
  • the protective film 304 formed on the etching target film 302 in the region RB having a low pattern density can be removed by adopting the further improvement of the plasma etching process in the present embodiment. ..
  • the etching target film 302 is etched using the resist pattern 303 and the protective film 304 as a mask. Thereby, the hole pattern 305 can be formed in the etching target film 302 in alignment with the protective film 304.
  • the protective film 304 formed on the surface of the etching target film 302 is removed.
  • the resist pattern 303 and the protective film 304 are used as masks,
  • the etching target film 302 can be etched.
  • the hole pattern 306 can be formed in the etched film 302 in alignment with the protective film 304.
  • BCl 3 gas is used as the gas containing a boron element
  • the present invention is not limited to this, and BF 3 gas, BBr 3 gas, or the like can be used.
  • N 2 gas is used as the gas containing the nitrogen element
  • the present invention is not limited to this, and NH 3 gas, NF 3 gas, or the like can be used.
  • CF 4 gas is used as a gas containing elemental fluorine
  • the present invention is not limited to this, and CHF 3 gas, CH 2 F 2 gas, CH 3 F gas, and C are used. 4 F 8 gas or the like can be used.

Abstract

本発明は、マスクを用いて被エッチング膜をプラズマエッチングするプラズマ処理方法において、前記被エッチング膜が成膜された試料が載置される試料台に高周波電力を供給しながらホウ素元素を含有する堆積膜を前記マスクに堆積させる堆積工程と、前記堆積工程後、プラズマを用いて前記被エッチング膜をエッチングするエッチング工程と、を有することを特徴とする。

Description

プラズマ処理方法
　本発明は、プラズマ処理技術に関し、例えば、マスクパターンの側壁に保護膜を形成した後、被エッチング膜をエッチングする技術に適用して有効な技術に関する。
　特開２００９－２０００８０号公報（特許文献１）には、酸素を含むガスと、硫黄を含み酸素を含まないガスとを含む混合ガスを用いてエッチングすることで側壁を保護し、所望寸法及び所望形状を得るエッチング技術が記載されている。
　特開２０１８－５６３４５号公報（特許文献２）には、被処理基板に形成された酸化シリコン膜を含む膜に対してドライエッチングする際のエッチングマスクとして、ボロン系膜を有するハードマスクを用いる技術が記載されている。
特開２００９－２０００８０号公報 特開２０１８－５６３４５号公報
　近年では、半導体デバイスの微細化が進んできている結果、加工技術の高密度化が要求されている。このような状況下で、極端紫外線露光技術（ＥＵＶ技術）を代表とする次世代リソグラフィ技術においては、マスクパターンの微細化に伴って、マスクパターンを構成するレジスト膜の薄膜が進んでいる。この結果、マスクパターンと被エッチング膜との間でのエッチング選択比の低下や、リソグラフィ技術の限界に起因するホールパターン等の穴径に縮小化に限界が顕在化してきている。
　前述の課題に対して、マスクパターンに保護膜を形成し、マスクパターンと保護膜をマスクにして、被エッチング膜をエッチングする技術が提案されている。この技術によれば、マスクパターンに保護膜が形成される結果、マスクパターンの寸法精度よりも微細な加工精度で被エッチング膜を加工できるという利点が得られる。
　ところが、マスクパターンに保護膜を形成する技術においては、保護膜がエッチングマスクの一部として機能する。このことから、例えば、被エッチング膜をプラズマエッチング技術で加工する場合、エッチングマスクの一部を構成する保護膜には、プラズマに対する耐性が要求される。しかし、保護膜に使用されている材料が、プラズマに対する耐性が充分ではない場合、被エッチング膜に対する加工寸法の制御性の低下を招く。したがって、被エッチング膜に対する加工寸法の制御性を向上する観点から、マスクパターンに形成される保護膜に対して、プラズマに対する耐性を向上させることが要求される。本発明は、プラズマに対する耐性の高いボロンを含有する保護膜をマスクパターンの側壁に形成することにより、被エッチング膜に対する加工寸法の制御性を向上させる技術を提供する。
　一実施の形態におけるプラズマ処理方法は、マスクを用いて被エッチング膜をプラズマエッチングするプラズマ処理方法であり、前記被エッチング膜が成膜された試料が載置される試料台に高周波電力を供給しながらホウ素元素を含有する堆積膜を前記マスクに堆積させる堆積工程と、前記堆積工程後、プラズマを用いて前記被エッチング膜をエッチングするエッチング工程と、を有することを特徴とする。
　一実施の形態におけるプラズマ処理方法によれば、加工寸法精度を向上できる。
実施の形態におけるプラズマエッチング装置の構成を示す図である。 実施の形態におけるプラズマエッチング工程を示す断面図である。 実施の形態におけるプラズマエッチング工程を示す断面図である。 レジストパターンの側壁に形成される保護膜の膜厚とプラズマ処理時間との関係を示す図である。 実施の形態におけるプラズマエッチング工程を示す断面図である。 実施の形態におけるプラズマエッチング工程を示す断面図である。 実施の形態におけるプラズマエッチング工程を示す断面図である。 実施の形態におけるプラズマエッチング工程を示す断面図である。 実施の形態におけるプラズマエッチング工程を示す断面図である。
　実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。なお、図面をわかりやすくするために平面図であってもハッチングを付す場合がある。
　＜プラズマエッチング装置＞
　図１は、本実施の形態におけるプラズマエッチング装置の模式的な構成を示す図である。
　図１において、本実施の形態におけるプラズマエッチング装置１００は、例えば、マイクロ波ＥＣＲ（Electron Cyclotron Resonance）放電エッチング装置から構成される。
　本実施の形態におけるプラズマエッチング装置１００は、チャンバ１０１と、被処理基板１０２を配置するウェハ配置電極であるステージ（試料台）１０３と、チャンバの上面に配置され、かつ、エッチングガスを導入するためのシャワープレート１０４と、マイクロ波を透過する誘電体窓１０５とを有する。本実施の形態におけるプラズマエッチング装置１００では、チャンバ１０１の内部に、上述したステージ１０３とシャワープレート１０４と誘電体窓１０５とが密閉されて処理室１０６が構成される。この処理室１０６の内部は、高真空状態にすることができる。
　被処理基板１０２は、例えば、シリコン基板と、シリコン基板上に形成された被エッチング膜と、被エッチング膜上に形成されたマスクパターンから構成される。シリコン基板は、例えば、ウェハと呼ばれる平面略円形状の半導体基板である。また、被エッチング膜は、例えば、ポリシリコン膜とポリシリコン膜上に形成された酸化シリコン膜との積層膜から形成されている。さらに、マスクパターンは、例えば、リソグラフィ技術によりパターニングされたレジスト膜から構成される。
　シャワープレート１０４には、処理室１０６にエッチングガスを供給するためのガス供給装置１０７が接続されている。また、プラズマを生成するための電力を処理室１０６に伝送するため、誘電体窓１０５の上方には、プラズマ生成用高周波である電磁波を放射する導波管１０８が設けられている。導波管１０８に伝送される電磁波は、電磁波発生用電源１０９から発振される。このとき、電磁波の周波数は、特に限定されないが、例えば、２．４５ＧＨｚのマイクロ波を使用することができる。
　そして、処理室１０６の外周部には、磁場を発生する磁場発生コイル１１０が配置されており、電磁波発生用電源１０９から発振された電力が、磁場発生コイル１１０によって発生した磁場と相互作用することによって、処理室１０６の内部に高密度なプラズマ１１１が生成される。なお、ステージ１０３の表面は、溶射膜（図示せず）で被覆されている。
　処理室１０６の内部に搬入された被処理基板１０２は、直流電源１１２から印加される直流電圧に起因する静電気力によってステージ１０３上に吸着されて温度調整される。
　ガス供給装置１０７によって、処理室１０６の内部に所望のエッチングガスを供給した後、処理室１０６の内部の圧力を所定の圧力にする。そして、この状態で、処理室１０６の内部にプラズマ１１１を発生させる。ここで、ステージ１０３に接続された高周波電源１１３からバイアス用高周波電力を印加することにより、プラズマ１１１から被処理基板１０２にイオンが引き込まれて、被処理基板１０２に対してプラズマ処理が実施される。
　なお、本実施の形態におけるプラズマエッチング装置として、例えば、マイクロ波ＥＣＲ放電エッチング装置を例に挙げて説明したが、本実施の形態におけるプラズマエッチング装置は、これに限らず、例えば、ヘリコン波プラズマエッチング装置や、誘導結合型プラズマエッチング装置や、容量結合型プラズマエッチング装置などから構成できる。
　＜本発明者が見出した新たな知見＞
　次に、上述したプラズマエッチング装置を使用したプラズマエッチング方法を実施するにあたって、本発明者が新たに見出した知見について説明する。
　例えば、上述したプラズマエッチング装置によって、以下に示すプラズマエッチング方法が実現される。すなわち、まず、プラズマエッチング装置に、被エッチング膜と被エッチング膜上に形成されたマスクパターンとを有する基板を搬入する。そして、このプラズマエッチング装置において、マスクパターンの側壁に保護膜を形成する。これにより、マスクパターンと保護膜との組み合わせをマスクとすれば、マスクパターンを単独で使用する場合に比べて、高精度のマスクパターンを形成することができる。なぜなら、例えば、マスクパターンを構成する第１パターンと第２パターンとの間の間隔に着目する。この場合、第１パターンの側壁に保護膜を形成し、かつ、第２パターンの側壁に保護膜を形成すると、第１パターンの側壁に形成された保護膜と第２パターンの側壁に形成された保護膜との間の間隔は、第１パターンと第２パターンとの間の間隔よりも狭くなる。この結果、例えば、第１パターンの側壁に形成された保護膜と第２パターンの側壁に形成された保護膜との間から露出する被エッチング膜を加工することにより形成されるホールパターンの径は、第１パターンと第２パターンとをマスクにして被エッチング膜を加工することにより形成されるホールパターンの径よりも小さくなる。このことは、マスクパターンの側壁に保護膜を形成することにより、マスクパターンを単独で使用するよりも微細なホールパターンを形成できることを意味する。したがって、マスクパターンの側壁に保護膜を形成したマスクを使用することにより、単独のマスクパターンの限界を超えた微細なホールパターンを形成することができることがわかる。つまり、マスクパターンの側壁に保護膜を形成する技術を使用することにより、単独のマスクパターンでは実現することが困難な微細な加工を行なうことができることになる。
　ここで、本発明者が、マスクパターンの側壁に保護膜を形成する技術について検討した結果、以下に示す新規な知見を獲得したので、この点について説明する。
　例えば、マスクパターンの側壁に保護膜を形成することにより、このマスクパターンと保護膜との組み合わせをマスクにして、被エッチング膜をプラズマエッチングする。この際、マスクパターンだけでなく、保護膜もプラズマ雰囲気に曝される。したがって、保護膜には、プラズマに対する耐性が要求される。
　この点に関し、例えば、プラズマに対する耐性が充分ではない保護膜を使用して、被エッチング膜のプラズマエッチングを実施すると、保護膜がプラズマによるダメージを受ける結果、例えば、保護膜の消失が生じて、保護膜がマスクとして充分に機能しなくなる。このことから、保護膜がプラズマに対する耐性が低いと、被エッチング膜の加工精度を確保することが困難になる。つまり、マスクパターンの側壁に保護膜を形成したマスクを使用して、被エッチング膜のプラズマエッチングを実施しても、保護膜のプラズマに対する耐性が低いと、たとえ、保護膜を使用して被エッチング膜の加工精度を向上しようとしても、充分な効果を得ることができないのである。
　そこで、プラズマ耐性の高い保護膜を実現するために検討した結果、本発明者は、マスクパターンに対して、ボロン（Ｂ）を含有する膜を保護膜として使用することにより、保護膜のプラズマに対する耐性を向上できることを新規に見出した。すなわち、本発明者が見出した新規な知見とは、マスクパターンの側壁に保護膜を形成することにより、プラズマエッチングによる被エッチング膜の微細加工を実現するためには、保護膜のプラズマに対する耐性を向上することが重要であることを前提として、ボロン（Ｂ）を含有する膜を保護膜として使用するという知見である。そして、本発明者は、この新たな知見をプラズマエッチング技術に適用することにより、以下に示す本実施の形態におけるプラズマエッチング方法を具現化している。以下では、この本実施の形態におけるプラズマエッチング方法について、図面を参照しながら説明することにする。
　＜実施の形態におけるプラズマエッチング方法＞
　まず、図２は、本実施の形態におけるプラズマエッチング方法が実施される被対象物である基板を示す図である。図２に示すように、本実施の形態における基板２０１は、例えば、シリコン基板であり、この基板２０１上に、被エッチング膜２０２が形成されている。被エッチング膜２０２は、例えば、レジスト膜やポリシリコン膜や酸化シリコン膜や窒化シリコン膜から形成されている。そして、被エッチング膜２０２上には、例えば、予めパターニングされているレジストパターン２０３が形成されている。このレジストパターン２０３は、本実施の形態におけるマスクパターンの一例である。このように構成されている基板２０１は、例えば、図１に示すプラズマエッチング装置１００の処理室１０６に搬入されて、処理室１０６の内部に配置されているステージ１０３上に配置される。
　次に、ステージ１０３上に配置された基板２０１に対して、レジストパターン２０３の側壁にボロンを含有する保護膜２０４を形成する。すなわち、本実施の形態では、被エッチング膜をプラズマエッチングするためのプラズマエッチング装置において、図３に示すように、レジストパターン２０３の側壁にボロンを含有する保護膜２０４を形成する。
　具体的に、プラズマエッチング装置における保護膜２０４の形成工程は、基板２０１の温度を１０℃以上１００℃以下に維持しながら、処理室内にボロンを含有するガスとエッチングガスとを含む混合ガスに基づいてプラズマを生成することにより行なわれる。例えば、ボロンを含有するガスは、堆積性ガスであり、ボロンを含有する膜の原料ガスとなる。一方、本実施の形態では、堆積性ガスであるボロンを含有するガスとともに、エッチングガスも導入している。このとき、エッチングガスは、堆積膜を除去する機能を有している。したがって、堆積性ガスであるボロンを含有するガスとエッチングガスとの添加比率を調整することにより、堆積物の生成量を制御することができる。ここで、堆積性ガスとしては、ボロンを含有するガスとともに、窒素を含有するガスを添加してもよい。この場合、保護膜には、窒化ボロンも含まれることになる。一方、エッチングガスとしては、例えば、フッ素を含有するガスや塩素を含有するガスを使用することができる。
　さらに、このとき、図１に示すプラズマエッチング装置１００のステージ１０３に接続された高周波電源１１３からＲＦバイアス（高周波電力）を基板２０１（図１の被処理基板１０２に相当）に印加する。これにより、プラズマに含まれるイオンが被エッチング膜２０２の表面上に形成されている保護膜２０４にスパッタリングされることで、被エッチング膜２０２上に形成されている保護膜２０４を除去し、レジストパターン２０３の側壁に選択的にボロンを含有する保護膜を形成することができる。ただし、ＲＦバイアスを基板２０１に印加する場合、レジストパターン２０３にもダメージを与えることになる。このことから、レジストパターン２０３に与えるダメージを抑制しながら、被エッチング膜２０２の表面上に形成されている保護膜２０４を除去するために、基板２０１に印加されるＲＦバイアスを調整して、イオンの入射エネルギーを５０ｅＶ～５００ｅＶ程度にすることが望ましい。
　例えば、本実施の形態における保護膜２０４の形成工程は、以下示す処理条件で実施される。具体的に、この処理条件としては、マイクロ波の電力を５００Ｗとし、かつ、ＲＦバイアスを３０Ｗで印加する。そして、５０ｍｌ／ｍｉｎで処理室に導入されるＢＣｌ３ガスと、５０ｍｌ／ｍｉｎで処理室に導入されるＮ２ガスと、５０ｍｌ／ｍｉｎで処理室に導入されるＣＦ４ガスと、５０ｍｌ／ｍｉｎで処理室に導入されるＡｒガスとの混合ガスが使用される。また、処理条件としては、処理室の内圧を０．５Ｐａに保ちながら、基板２０１（ウェハ）の温度を４０℃に維持した条件が使用される。このようにして、レジストパターン２０３の側壁にボロンを含有する膜から構成される保護膜２０４を形成することができる。
　ここで、図４は、例えば、多層レジスト構造のホールサンプルを使用して、上述した処理条件を適用した場合において、レジストパターン２０３の側壁に形成される保護膜２０４の膜厚とプラズマ処理時間との関係を示す図である。図４において、横軸は、処理時間（ｓｅｃ）を示し、縦軸は、保護膜２０４の膜厚（ｎｍ）を示している。図４に示すように、処理時間によって、保護膜２０４の膜厚が変化することがわかる。具体的には、処理時間を１０秒から４０秒の範囲で変化させた場合、保護膜２０４の膜厚は、６ｎｍから１３ｎｍ程度に変化することがわかる。つまり、図４から、処理時間を長くすると、保護膜２０４の膜厚が増加することがわかる。したがって、本実施の形態における保護膜２０４の形成工程では、プラズマを発生させる時間（処理時間）を調整することにより、保護膜２０４の膜厚を調整することができることがわかる。すなわち、本実施の形態における保護膜２０４の形成工程では、図４の関係に基づいて処理時間を調整することにより、保護膜２０４の膜厚を制御して、所望のホール径を実現することができる。
　続いて、図５に示すように、プラズマエッチング装置において、レジストパターン２０３と保護膜２０４をマスクにして、被エッチング膜２０２をエッチングする。これにより、保護膜２０４に整合して、被エッチング膜２０２にホールパターン２０５を形成できる。
　例えば、本実施の形態におけるホールパターン２０５の形成工程は、以下示す処理条件で実施される。具体的に、この処理条件としては、マイクロ波電力を９００Ｗとし、かつ、ＲＦバイアスを１５０Ｗで印加する。そして、２００ｍｌ／ｍｉｎで処理室に導入されるＳＯ２ガスと、１００ｍｌ／ｍｉｎで処理室に導入されるＯ２ガスと、５００ｍｌ／ｍｉｎで処理室に導入されるＨｅガスとの混合ガスが使用される。また、処理条件として、処理室の内圧を２．４Ｐａに保ちながら、基板２０１（ウェハ）の温度を４０℃に維持した条件が使用される。このようにして、レジストパターン２０３と保護膜２０４とをマスクにした被エッチング膜２０２のプラズマエッチングにより、ホールパターン２０５を形成することができる。
　ここで、本実施の形態におけるプラズマエッチング方法では、保護膜２０４がボロンを含有する膜から形成されていることから、例えば、レジストパターン２０３よりもプラズマに対する耐性の高い保護膜２０４を実現することができる。また、ボロンを含有する膜は、炭素含有膜とシリコン含有膜のいずれの膜よりもプラズマに対する耐性が高い。したがって、本実施の形態によれば、保護膜２０４として、ボロンを含有する膜を使用することにより、保護膜２０４をマスクとして形成されるホールパターン２０５のホール径の微細加工精度を安定して実現することができる。
　なお、本実施の形態におけるプラズマエッチング方法を実現するにあたって、処理装置（プラズマエッチング装置）の種類や処理条件については、レジストパターン２０３と保護膜２０４の組み合わせで形成されるマスクに対して、被エッチング膜２０２との選択比を有し、かつ、所望のホール径を得ることができるものであれば、特に、限定されない。ただし、本実施の形態のように、１つのプラズマエッチング装置において、保護膜２０４を形成する工程と、被エッチング膜２０２をプラズマエッチングする工程を連続して一括処理する構成を採用する場合、生産性を向上できる効果を得ることができる。
　＜実施の形態における特徴＞
　次に、本実施の形態における特徴点について説明する。
　本実施の形態における特徴点は、基板に形成されている被エッチング膜に対してプラズマエッチングを実施するプラズマエッチング装置において、被エッチング膜に対してプラズマエッチングを実施する前に、被エッチング膜上に形成されているレジストパターンの側壁にボロンを含有する保護膜を形成する点にある。つまり、本実施の形態における特徴点は、プラズマエッチングする機能を有するプラズマエッチング装置において、ボロンを含有する保護膜を形成する点にある。
　これにより、レジストパターンの側壁に形成するボロンを含有する保護膜をプラズマ処理で形成することができるため、基板の温度を１０℃以上１００℃以下に維持した状態で保護膜を形成することができる。
　例えば、「背景技術」に記載した特許文献２には、ボロン系膜を有するハードマスクに関する技術が記載されている。そして、この特許文献２では、例えば、ＣＶＤ装置を使用してボロン系膜を有するハードマスクを形成することが記載されている。この点に関し、特許文献２の段落〔００２６〕には、ＣＶＤ法によりボロン膜を成膜する際の温度は、２００℃～５００℃の範囲であることが好ましい旨が記載されている。
　この点に関し、ハードマスクの耐熱温度は高いため、２００℃～５００℃の温度範囲のＣＶＤ法でボロン系膜を形成することができるが、ハードマスクではなく、レジストパターンの存在を前提とすると、一般的なレジストパターンを構成するレジスト膜の耐熱温度は、１００℃～２００℃程度である。このため、特許文献２に記載された技術を使用して、レジストパターンの側壁にボロンを含有する保護膜を形成することは困難である。
　なぜなら、特許文献２に記載された技術におけるボロン系膜の成膜温度が、レジストパターンを構成するレジスト膜の耐熱温度よりも高くなるからである。したがって、例えば、特許文献２に記載されたＣＶＤ法を使用することにより、レジストパターンにボロンを含有する膜を形成すると、レジストパターンが熱分解することや、レジストパターンに硬化層が形成されることにより、レジストパターンの初期寸法を保持したまま、レジストパターンにボロンを含有する膜を形成することは困難となる。
　これに対し、本実施の形態における特徴点によれば、ＣＶＤ装置ではなく、プラズマエッチング装置におけるプラズマ処理を使用して、レジストパターンの側壁にボロンを含有する保護膜を形成しているため、基板の温度をレジストパターンの耐熱温度よりも低くすることができる。すなわち、本実施の形態における特徴点によれば、基板の温度をレジストパターンの耐熱温度よりも低い温度に維持した状態で、レジストパターンの側壁にボロンを含有する保護膜を形成できる。このことから、本実施の形態における特徴点を採用すると、ハードマスクだけでなく、レジストパターンからなるマスクにおいても、ボロンを含有する保護膜を使用できる。つまり、本実施の形態における特徴点によれば、マスクの種類を問わず、幅広い種類のマスク全般にわたって、マスク材料を変質させることなく、マスクパターンの側壁にボロンを含有する保護膜を形成することができる。このように、本実施の形態における特徴点は、マスクの種類を問わず、汎用性の高い技術的思想を提供できる点である。
　例えば、ハードマスクは、レジストパターンからなるマスクよりも、被エッチング膜とのエッチング選択比を高くすることによって、例えば、アスペクト比の高いホールパターンなどを形成する際に使用される一方、レジストパターンからなるマスクは、微細加工全般のパターニング技術に使用される。このことから、レジストパターンからなるマスクの使用用途は、ハードマスクの使用用途よりも大きいということができる。
　さらには、ハードマスクを使用して被エッチング膜をエッチングする工程では、まず、レジストパターンを形成した後、このレジストパターンを使用して、ハードマスクを形成する。その後、このハードマスクを使用して、被エッチング膜をエッチングすることになる。したがって、ハードマスクを使用して被エッチング膜をエッチングする工程では、レジストパターンの形成工程とハードマスクの形成工程と被エッチング膜のエッチング工程とが必要となる。これに対し、レジストパターンを使用して被エッチング膜をエッチングする工程では、レジストパターンを形成した後、このレジストパターンをマスクにして被エッチング膜をエッチングすればよい。すなわち、レジストパターンを使用して被エッチング膜をエッチングする工程は、レジストパターンの形成工程と被エッチング膜のエッチング工程だけが必要となる。このことから、レジストパターンを使用して被エッチング膜をエッチングする工程は、ハードマスクを使用して被エッチング膜をエッチングする工程よりも工程数を削減することができる。
　以上のことから、ハードマスクにだけ適用できる特許文献２に記載された技術に対して、ハードマスクに適用できるだけでなく、レジストパターンにも適用できる本実施の形態におけるプラズマエッチング方法は、汎用性の高いレジストパターンにも適用可能という点で、非常に優れた優位性を有しているということができる。
　さらには、本実施の形態では、通常、被エッチング膜のエッチングにだけ使用されるプラズマエッチング装置を使用して、レジストパターンの側壁にボロンを含有する保護膜を形成しているという点で非常に優れている。特に、プラズマエッチング装置では、堆積性ガスとエッチングガスとを含む混合ガスを使用することにより、レジストパターンの側壁に選択的にボロンを含有する保護膜を形成できるように調整できる点に優位性がある。
　例えば、マスクパターンの側壁にボロンを含有する保護膜を形成する際、例えば、ＣＶＤ装置を使用すると、まず、マスクパターンを覆うように保護膜を形成した後、異方性エッチングを施すことにより、マスクパターンの側壁にだけ保護膜を残すようにする必要がある。これに対し、プラズマエッチング装置では、堆積性ガスとエッチングガスの比率とプラズマより得られるイオンの入射エネルギーとを調整することにより、マスクパターンの側壁にだけボロンを含有する保護膜を形成することができる。このことは、プラズマエッチング装置を使用してマスクパターンの側壁にボロンを含有する保護膜を形成する工程は、ＣＶＤ装置を使用してマスクパターンの側壁にボロンを含有する保護膜を形成する工程よりも簡略化できることを意味する。
　そして、プラズマエッチング装置を使用して、マスクパターンの側壁にボロンを含有する保護膜を形成する構成では、マスクパターンの側壁にボロンを含有する保護膜を形成した後、処理室を開放することなく、連続して、マスクパターンと保護膜とをマスクにして、被エッチング膜のプラズマエッチングを実施できる。特に、ボロンを含有する保護膜が、大気に曝されると、保護膜が大気中の酸素や水分と反応して変質する可能性がある。この点に関し、本実施の形態によれば、上述したように、１つのプラズマエッチング装置の処理室で、処理室を大気開放することなく、マスクパターンの側壁にボロンを含有する保護膜を形成する工程と、マスクパターンと保護膜とをマスクにした被エッチング膜のプラズマエッチング工程とが連続して行なわれる。このことから、本実施の形態によれば、プラズマに対する耐性の高い保護膜の品質を維持した状態で、被エッチング膜のプラズマエッチングを実施できる点で有用な技術的思想である。
　＜さらなる工夫点＞
　上述した本実施の形態におけるプラズマエッチング方法では、ボロンを含有するガスを含む堆積性ガスとエッチングガスとの混合ガスで発生させたプラズマにおいて、堆積性ガスとエッチングガスとの比率と、プラズマから得られるイオンの入射エネルギーとを調整することにより、マスクパターンの側壁にだけボロンを含有する保護膜を形成している。この点に関し、例えば、マスクパターンにパターン密度の高い領域とパターン密度の低い領域とが存在し、かつ、パターン密度の疎密差が大きい場合、パターン密度の高い領域では、マスクパターンの側壁にだけボロンを含有する保護膜が形成される一方、パターン密度の低い領域では、マスクパターンの側壁だけでなく、被エッチング膜の表面にも保護膜が形成されてしまうことが生じる。なぜなら、パターン密度の高い領域における表面積に比べて、パターン密度の低い領域における表面積は相対的に小さくなる結果、パターン密度の低い領域における単位表面積当たりの堆積膜の膜厚は、パターン密度の高い領域における単位表面積当たりの堆積膜の膜厚よりも厚くなるからである。
　したがって、本実施の形態におけるプラズマエッチング方法では、マスクパターンにパターン密度の高い領域とパターン密度の低い領域とが存在し、かつ、パターン密度の疎密差が大きい場合、パターン密度の低い領域においては、被エッチング膜上にボロンを含有する保護膜が完全に除去されずに残存することが起こりうる。この場合、パターン密度の低い領域においては、被エッチング膜上に残存するボロンを含有する保護膜によって、被エッチング膜のプラズマエッチングが実施できなくなる可能性がある。
　そこで、本実施の形態では、マスクパターンにパターン密度の高い領域とパターン密度の低い領域とが存在し、かつ、パターン密度の疎密差が大きい場合を想定して、さらなる工夫を施している。以下では、この工夫点について説明する。
　図６は、被エッチング膜と被エッチング膜上に形成されたレジストパターンとを有する基板であって、レジストパターンにパターン密度の高い領域とパターン密度の低い領域とが存在する基板を模式的に示す図である。
　ここで、図６に示すように、基板３０１上には、被エッチング膜３０２が形成されており、この被エッチング膜３０２上には、レジストパターン３０３が形成されている。このとき、図６に示すように、領域ＲＡにおいては、被エッチング膜３０２上に形成されているレジストパターン３０３のパターン密度が高くなっている。一方、領域ＲＢにおいては、被エッチング膜３０２上に形成されているレジストパターン３０３のパターン密度が低くなっている。つまり、被エッチング膜３０２上に形成されているレジストパターン３０３には、パターン密度の疎密差が存在する。このように構成されている基板３０１は、例えば、図１に示すプラズマエッチング装置１００の処理室１０６に搬入されて、処理室１０６の内部に配置されているステージ１０３上に配置される。
　次に、図７に示すように、ステージ１０３上に配置された基板３０１に対して、レジストパターン３０３の側壁にボロンを含有する保護膜３０４を形成する。すなわち、本実施の形態では、レジストパターン３０３の側壁にボロンを含有する保護膜３０４を形成する。
　このとき、プラズマエッチング装置における保護膜３０４の形成工程は、基板３０１の温度を１０℃以上１００℃以下に維持しながら、処理室内にボロンを含有するガス（堆積性ガス）とエッチングガスとを含む混合ガスに基づいてプラズマを生成することにより行なわれる。そして、本実施の形態では、堆積性ガスであるボロンを含有するガスとエッチングガスとの添加比率が調整されている。さらに、保護膜３０４の形成工程では、例えば、図１に示すプラズマエッチング装置１００のステージ１０３に接続された高周波電源１１３からＲＦバイアス（高周波電力）を基板３０１（図１の被処理基板１０２に相当）に印加する。これにより、プラズマから得られるイオンの入射エネルギーが調整される。このようにして、堆積性ガスであるボロンを含有するガスとエッチングガスとの添加比率と、プラズマから得られるイオンの入射エネルギーとが調整される。この結果、図７に示すように、領域ＲＡにおいては、プラズマに含まれるイオンが被エッチング膜３０２の表面上に形成されている保護膜３０４にスパッタリングすることで、被エッチング膜３０２上に形成されている保護膜３０４を除去することができる。一方、図７に示すように、領域ＲＢにおいては、領域ＲＡよりも被エッチング膜３０２の表面上に形成されている保護膜３０４の膜厚が厚いことから、被エッチング膜３０２上に形成されている保護膜３０４が残存する。
　すなわち、図７に示すように、レジストパターン３０３のパターン密度が高い領域ＲＡにおいては、レジストパターン３０３の側壁に選択的にボロンを含有する保護膜３０４が形成される。一方、図７に示すように、レジストパターン３０３のパターン密度が低い領域ＲＢにおいては、レジストパターン３０３の側壁にボロンを含有する保護膜３０４が形成されるだけでなく、露出する被エッチング膜３０２の表面（上面）にもボロンを含有する保護膜３０４が形成される。これは、パターン密度の高い領域ＲＡにおける表面積に比べて、パターン密度の低い領域ＲＢにおける表面積が相対的に小さくなる結果、パターン密度の低い領域ＲＢにおける単位表面積当たりの保護膜３０４の膜厚が、パターン密度の高い領域ＲＡにおける単位表面積当たりの保護膜３０４の膜厚よりも厚くなるからである。
　続いて、図８に示すように、パターン密度の低い領域ＲＢの被エッチング膜３０２上に形成されている保護膜３０４を除去する。この工程が、本実施の形態におけるプラズマエッチング工程のさらなる工夫点である。
　さらなる工夫点としては、パターン密度の低い領域ＲＢの被エッチング膜３０２上に形成されている保護膜３０４を除去するために、以下に示すプラズマエッチング工程が採用される。具体的に、以下示す処理条件でのプラズマエッチングが実施される。例えば、この処理条件としては、マイクロ波の電力を５００Ｗとし、かつ、ＲＦバイアスを１０Ｗで印加し、かつ、１００ｍｌ／ｍｉｎで処理室に導入されるＣＦ４ガスと、５０ｍｌ／ｍｉｎで処理室に導入されるＨＢｒガスと、５０ｍｌ／ｍｉｎで処理室に導入されるＡｒガスとの混合ガスが使用される。また、処理条件としては、処理室の内圧を０．５Ｐａに保ちながら、基板２０１（ウェハ）の温度を４０℃に維持した条件が使用される。このようにして、図８に示すように、パターン密度の低い領域ＲＢにおいて、被エッチング膜３０２の表面上に形成されている保護膜３０４を除去することができる。
　ここで、例えば、図７に示す保護膜３０４を形成する工程を実施した後、基板３０１の表面を大気中に曝すと、大気中に含まれる酸素や水分と保護膜３０４とが反応して、保護膜の表面が変質する可能性がある。このことから、図７に示す保護膜３０４を形成する工程と、図８で示されるパターン密度の低い領域ＲＢの被エッチング膜３０２上に形成されている保護膜３０４を除去する工程とは、処理室（チャンバ）を開放せずに連続して実施することが望ましい。
　以上のようして、本実施の形態におけるプラズマエッチング工程のさらなる工夫点を採用することによって、パターン密度の低い領域ＲＢの被エッチング膜３０２上に形成されている保護膜３０４を除去することができる。その後、図９に示すように、プラズマエッチング装置において、パターン密度の高い領域ＲＡでは、レジストパターン３０３と保護膜３０４とをマスクにして、被エッチング膜３０２をエッチングする。これにより、保護膜３０４に整合して、被エッチング膜３０２にホールパターン３０５を形成できる。一方、パターン密度の低い領域ＲＢにおいては、被エッチング膜３０２の表面に形成されている保護膜３０４が除去されているため、領域ＲＢにおいても、レジストパターン３０３と保護膜３０４とをマスクにして、被エッチング膜３０２をエッチングすることができる。この結果、領域ＲＢでも、保護膜３０４に整合して、被エッチング膜３０２にホールパターン３０６を形成できる。
　以上、本発明者によってなされた発明をその実施の形態に基づき具体的に説明したが、本発明は上述の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
　例えば、上述の実施の形態では、ボロン元素を含有するガスとして、ＢＣｌ３ガスを使用する例について説明したが、これに限らず、ＢＦ３ガスやＢＢｒ３ガスなどを使用できる。
　また、上述の実施の形態では、窒素元素を含有するガスとして、Ｎ２ガスを使用する例について説明したが、これに限らず、ＮＨ３ガスやＮＦ３ガスなどを使用できる。
　さらに、上述の実施の形態では、フッ素元素を含有するガスとして、ＣＦ４ガスを使用する例について説明したが、これに限らず、ＣＨＦ３ガスやＣＨ２Ｆ２ガスやＣＨ３ＦガスやＣ４Ｆ８ガスなどを使用できる。
　１００　プラズマエッチング装置
　１０１　チャンバ
　１０２　被処理基板
　１０３　ステージ
　１０４　シャワープレート
　１０５　誘電体窓
　１０６　処理室
　１０７　ガス供給装置
　１０８　導波管
　１０９　電磁波発生用電源
　１１０　磁場発生コイル
　１１１　プラズマ
　１１２　直流電源
　１１３　高周波電源
　２０１　基板
　２０２　被エッチング膜
　２０３　レジストパターン
　２０４　保護膜
　２０５　ホールパターン
　３０１　基板
　３０２　被エッチング膜
　３０３　レジストパターン
　３０４　保護膜
　３０５　ホールパターン
　３０６　ホールパターン

Claims (12)

  1. 　マスクを用いて被エッチング膜をプラズマエッチングするプラズマ処理方法において、
    　前記被エッチング膜が成膜された試料が載置される試料台に高周波電力を供給しながらホウ素元素を含有する堆積膜を前記マスクに堆積させる堆積工程と、
    　前記堆積工程後、プラズマを用いて前記被エッチング膜をエッチングするエッチング工程と、を有することを特徴とするプラズマ処理方法。
  2. 　請求項１に記載のプラズマ処理方法において、
    　前記被エッチング膜に堆積した堆積膜をプラズマを用いて除去する除去工程をさらに有し、
    　前記除去工程は、前記堆積工程と前記エッチング工程の間に行われることを特徴とするプラズマ処理方法。
  3. 　請求項２に記載のプラズマ処理方法において、
    　前記除去工程のプラズマは、臭化水素ガスとフッ素元素含有ガスの混合ガスを用いて生成されることを特徴とするプラズマ処理方法。
  4. 　請求項１に記載のプラズマ処理方法において、
    　前記堆積工程は、ホウ素元素含有ガスと窒素元素含有ガスの混合ガスを用いて生成されたプラズマを用いて行われることを特徴とするプラズマ処理方法。
  5. 　請求項２に記載のプラズマ処理方法において、
    　前記堆積工程は、ホウ素元素含有ガスと窒素元素含有ガスの混合ガスを用いて生成されたプラズマを用いて行われることを特徴とするプラズマ処理方法。
  6. 　請求項３に記載のプラズマ処理方法において、
    　前記堆積工程は、ホウ素元素含有ガスと窒素元素含有ガスの混合ガスを用いて生成されたプラズマを用いて行われることを特徴とするプラズマ処理方法。
  7. 　請求項４に記載のプラズマ処理方法において、
    　前記ホウ素元素含有ガスは、三塩化ホウ素ガスであり、
    　前記窒素元素含有ガスは、窒素ガスであることを特徴とするプラズマ処理方法。
  8. 　請求項１に記載のプラズマ処理方法において、
    　前記堆積工程は、ＢＣｌ３ガスとＮ２ガスとＣＦ４ガスとＡｒガスの混合ガスを用いて生成されたプラズマを用いて行われることを特徴とするプラズマ処理方法。
  9. 　請求項３に記載のプラズマ処理方法において、
    　前記フッ素元素含有ガスは、ＣＦ４ガスであることを特徴とするプラズマ処理方法。
  10. 　請求項２に記載のプラズマ処理方法において、
    　前記除去工程のプラズマは、ＣＦ４ガスとＨＢｒガスとＡｒガスの混合ガスを用いて生成されることを特徴とするプラズマ処理方法。
  11. 　請求項８に記載のプラズマ処理方法において、
    　前記被エッチング膜に堆積した堆積膜をＣＦ４ガスとＨＢｒガスとＡｒガスの混合ガスにより生成されたプラズマを用いて除去する除去工程をさらに有し、
    　前記除去工程は、前記堆積工程と前記エッチング工程の間に行われることを特徴とするプラズマ処理方法。
  12. 　請求項１ないし請求項１１のいずれか一項に記載のプラズマ処理方法において、
    　前記被エッチング膜は、ポリシリコン膜、酸化シリコン膜または窒化シリコン膜であることを特徴とするプラズマ処理方法。
PCT/JP2019/025449 2019-06-26 2019-06-26 プラズマ処理方法 WO2020100339A1 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201980005144.7A CN112437973A (zh) 2019-06-26 2019-06-26 等离子处理方法
KR1020207009885A KR20210002099A (ko) 2019-06-26 2019-06-26 플라스마 처리 방법
JP2020520833A JPWO2020100339A1 (ja) 2019-06-26 2019-06-26 プラズマ処理方法
PCT/JP2019/025449 WO2020100339A1 (ja) 2019-06-26 2019-06-26 プラズマ処理方法
KR1020237013114A KR102660694B1 (ko) 2019-06-26 플라스마 처리 방법
US16/957,878 US11658040B2 (en) 2019-06-26 2019-06-26 Plasma processing method
TW109114146A TWI753413B (zh) 2019-06-26 2020-04-28 電漿處理方法
JP2022008357A JP7202489B2 (ja) 2019-06-26 2022-01-24 プラズマ処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/025449 WO2020100339A1 (ja) 2019-06-26 2019-06-26 プラズマ処理方法

Publications (1)

Publication Number Publication Date
WO2020100339A1 true WO2020100339A1 (ja) 2020-05-22

Family

ID=70731057

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/025449 WO2020100339A1 (ja) 2019-06-26 2019-06-26 プラズマ処理方法

Country Status (6)

Country Link
US (1) US11658040B2 (ja)
JP (1) JPWO2020100339A1 (ja)
KR (1) KR20210002099A (ja)
CN (1) CN112437973A (ja)
TW (1) TWI753413B (ja)
WO (1) WO2020100339A1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235590A (ja) * 1994-02-22 1995-09-05 Nec Corp 半導体装置の製造方法
JP2007507091A (ja) * 2003-08-22 2007-03-22 マイクロン・テクノロジー・インコーポレーテッド マスキング方法
JP2011521452A (ja) * 2008-05-13 2011-07-21 アプライド マテリアルズ インコーポレイテッド コンフォーマルｐｅｃｖｄ膜を使用するクリティカルディメンジョンシュリンクのための方法
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
JP2019503082A (ja) * 2016-01-20 2019-01-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6248252B1 (en) * 1999-02-24 2001-06-19 Advanced Micro Devices, Inc. Method of fabricating sub-micron metal lines
US7368394B2 (en) * 2006-02-27 2008-05-06 Applied Materials, Inc. Etch methods to form anisotropic features for high aspect ratio applications
JP2009021584A (ja) * 2007-06-27 2009-01-29 Applied Materials Inc 高ｋ材料ゲート構造の高温エッチング方法
JP2009200080A (ja) 2008-02-19 2009-09-03 Tokyo Electron Ltd プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP2010161162A (ja) * 2009-01-07 2010-07-22 Tokyo Electron Ltd 微細パターンの形成方法
KR20120001339A (ko) * 2010-06-29 2012-01-04 삼성전자주식회사 반도체 소자의 미세 패턴 형성 방법
US8809199B2 (en) * 2011-02-12 2014-08-19 Tokyo Electron Limited Method of etching features in silicon nitride films
JP5968130B2 (ja) 2012-07-10 2016-08-10 東京エレクトロン株式会社 プラズマ処理方法及びプラズマ処理装置
KR20160085043A (ko) * 2015-01-07 2016-07-15 에스케이하이닉스 주식회사 패턴 형성 방법
KR102607278B1 (ko) * 2016-04-28 2023-11-30 삼성전자주식회사 반도체 소자의 패턴 형성 방법
JP6667410B2 (ja) 2016-09-29 2020-03-18 東京エレクトロン株式会社 ハードマスクおよびその製造方法
US10672618B2 (en) * 2017-09-26 2020-06-02 International Business Machines Corporation Systems and methods for patterning features in tantalum nitride (TaN) layer
WO2019003483A1 (ja) * 2018-01-31 2019-01-03 株式会社日立ハイテクノロジーズ プラズマ処理方法、及びプラズマ処理装置
JP2022537347A (ja) * 2019-06-20 2022-08-25 東京エレクトロン株式会社 選択的な窒化ホウ素又は窒化アルミニウムの堆積による高度に選択的な酸化ケイ素／窒化ケイ素のエッチング

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235590A (ja) * 1994-02-22 1995-09-05 Nec Corp 半導体装置の製造方法
JP2007507091A (ja) * 2003-08-22 2007-03-22 マイクロン・テクノロジー・インコーポレーテッド マスキング方法
JP2011521452A (ja) * 2008-05-13 2011-07-21 アプライド マテリアルズ インコーポレイテッド コンフォーマルｐｅｃｖｄ膜を使用するクリティカルディメンジョンシュリンクのための方法
JP2012227440A (ja) * 2011-04-21 2012-11-15 Ulvac Japan Ltd シリコン基板のエッチング方法、及びシリコン基板のエッチング装置
JP2019503082A (ja) * 2016-01-20 2019-01-31 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ 横方向ハードマスク凹部縮小のためのハイブリッドカーボンハードマスク

Also Published As

Publication number Publication date
KR20230058178A (ko) 2023-05-02
US20200411327A1 (en) 2020-12-31
JPWO2020100339A1 (ja) 2021-02-15
KR20210002099A (ko) 2021-01-06
CN112437973A (zh) 2021-03-02
TWI753413B (zh) 2022-01-21
TW202101584A (zh) 2021-01-01
US11658040B2 (en) 2023-05-23

Similar Documents

Publication Publication Date Title
KR102262750B1 (ko) 플라스마 처리 방법 및 플라스마 처리 장치
US20200294812A1 (en) Plasma etching method and plasma etching apparatus
US5266154A (en) Dry etching method
EP1100119A1 (en) Plasma processing method
US9570312B2 (en) Plasma etching method
US20220181162A1 (en) Etching apparatus
TW201530648A (zh) 乾式蝕刻方法
KR100595090B1 (ko) 포토레지스트 마스크를 사용한 개선된 엣칭방법
KR20100004891A (ko) 플라즈마 에칭 방법, 제어 프로그램 및 컴퓨터 기억 매체
JP2019204815A (ja) 基板処理方法及び基板処理装置
WO2000031787A1 (fr) Dispositif de gravure a sec et procede de gravure a sec
WO2003056617A1 (fr) Procede de gravure et dispositif de gravure au plasma
WO2020100339A1 (ja) プラズマ処理方法
JP7202489B2 (ja) プラズマ処理方法
KR102660694B1 (ko) 플라스마 처리 방법
CN114068320A (zh) 硅的干蚀刻方法
JP4128365B2 (ja) エッチング方法及びエッチング装置
JP4141021B2 (ja) プラズマ成膜方法
KR102580124B1 (ko) 플라스마 처리 방법
TWI812575B (zh) 電漿處理方法
JP3038984B2 (ja) ドライエッチング方法
JPH0927479A (ja) ドライエッチング方法
JP2004335523A (ja) エッチング方法及びｒｉｅ装置
JPH11354494A (ja) エッチング方法

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2020520833

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19884485

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19884485

Country of ref document: EP

Kind code of ref document: A1