KR20010053278A - 플라즈마 처리 방법 - Google Patents

플라즈마 처리 방법 Download PDF

Info

Publication number
KR20010053278A
KR20010053278A KR1020007014986A KR20007014986A KR20010053278A KR 20010053278 A KR20010053278 A KR 20010053278A KR 1020007014986 A KR1020007014986 A KR 1020007014986A KR 20007014986 A KR20007014986 A KR 20007014986A KR 20010053278 A KR20010053278 A KR 20010053278A
Authority
KR
South Korea
Prior art keywords
plasma
magnetic field
etching
substrate
vacuum vessel
Prior art date
Application number
KR1020007014986A
Other languages
English (en)
Other versions
KR100377582B1 (ko
Inventor
아마노히데아키
Original Assignee
히가시 데쓰로
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 히가시 데쓰로, 동경 엘렉트론 주식회사 filed Critical 히가시 데쓰로
Publication of KR20010053278A publication Critical patent/KR20010053278A/ko
Application granted granted Critical
Publication of KR100377582B1 publication Critical patent/KR100377582B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3127—Layers comprising fluoro (hydro)carbon compounds, e.g. polytetrafluoroethylene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31629—Deposition of halogen doped silicon oxide, e.g. fluorine doped silicon oxide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

본 발명은 예컨대 예열을 행하고 나서 박막을 형성하는 경우에 예열 시간을 단축시키는 것을 목적으로 한다.
예열시와 박막 형성시와의 사이에서 주 전자 코일(26) 및 보조 전자 코일(27)의 전류치를 바꿈으로써 얻어지는 자계의 형상을 변화시키고, 박막 형성시에는 균일성이 크지만 자속 밀도가 작은 자계, 예열시에는 균일성은 작지만 자속 밀도가 큰 자계로 한다. 이 결과, 박막 형성시에는 웨이퍼(W)의 면내에서 거의 균일한 플라즈마가 발생하기 때문에 균일한 박막 형성 처리를 행할 수 있다. 한편, 예열시에는 균일성은 나쁘지만 플라즈마 밀도가 박막 형성시보다 큰 플라즈마가 발생하기 때문에 웨이퍼(W)로의 입열량(入熱量)이 박막 형성시보다 많아져 예열 시간을 단축할 수 있다.

Description

플라즈마 처리 방법{PLASMA PROCESSING METHOD}
반도체 디바이스의 고집적화를 꾀하기 위해 패턴의 미세화, 회로의 다층화라는 고안이 진행되고 있고, 그 중의 하나로서 배선을 다층화하는 기술이 있다. 다층 배선 구조를 취하기 위해서는 n층째 배선층과 (n+1)번째 배선층 사이를 도전층으로 접속하는 동시에 도전층 이외의 영역은 층간 절연막이라 불리는 박막이 형성된다. 이 층간 절연막의 대표적인 것으로서 SiO2막이나 SiOF막이 있지만, 이들은 예컨대 도 11에 도시된 바와 같은 ECR 플라즈마 처리를 행하는 플라즈마 처리 장치를 이용하여 형성되고 있다.
예컨대, 이 장치에서는 플라즈마 생성실(1A)내에 예컨대 2.45 GHz의 마이크로파를 도파관(11)을 통해 공급하는 동시에 예컨대 875 가우스의 자계를 인가하여 마이크로파와 자계와의 상호 작용(전자 사이클로트론 공명)에 의해 Ar 가스나 O2가스 등의 플라즈마 가스나 박막 형성실(1B)내에 도입된 예컨대 SiH4가스 등의 박막 형성 가스를 플라즈마화하여 적재대(12)상에 적재된 반도체 웨이퍼(W)에 대하여 박막을 형성하고 있다.
상기 자계는 플라즈마실(1A)을 둘러싸도록 설치된 주 전자 코일(13)과, 박막 형성실(1B)의 하방측에 설치된 보조 전자 코일(14)과의 조합에 의해 플라즈마실(1A)에서 박막 형성실(1B)에 걸쳐 하향의 자계를 형성하도록 인가되어 있다. 그리고 막질의 균일성을 향상시키기 위해 웨이퍼면상의 자속 밀도가 거의 균일해지도록 주 전자 코일(13) 및 보조 전자 코일(14)의 위치나 전류를 조정하여 균일한 플라즈마를 발생시키도록 하고 있다.
그런데 실제의 프로세스에서는 웨이퍼(W)를 적재대(12)에 얹어 놓은 후 예열이라 불리는 처리를 행하고 있다. 이 예열은 상온의 웨이퍼(W)를 적재대(12)에 얹어 놓은 후 즉시 박막 형성 가스를 도입하여 박막 형성 처리를 행하면, 웨이퍼(W)는 플라즈마에 의해 가열되지만 박막 형성시에 설정되어 있는 소정의 온도까지는 온도가 상승하지 않기 때문에 예정보다 낮은 온도로 박막 형성이 진행되어 버리고, 이것에 의해 막질이 나쁜 박막이 형성되어 버리기 때문에 이것을 방지하기 위해서 행해지는 처리이다.
구체적으로는 웨이퍼(W)를 적재대(12)상에 얹어 놓은 후 박막 형성 가스를 도입하기 전에 플라즈마를 발생시켜, 이 플라즈마에 의해 웨이퍼(W)를 소정의 온도 예컨대 박막 형성 온도까지 가열하고, 계속해서 박막 형성 가스를 도입하여 박막 형성 처리를 행하도록 하고 있다. 이 때 예열과 박막 형성은 마이크로파나 자계의 파라미터는 바꾸지 않고서, 박막 형성에서 최적이라고 생각되고 있었던 플라즈마를 발생시켜 이들 처리를 행하도록 하고 있다.
그러나 전술한 방법에서는 박막 형성에 맞춰 웨이퍼 근방에 균일한 플라즈마를 발생시키고 있고, 이 때문에 자속 밀도가 넓혀진 상태이기 때문에 단위 면적당 입열량은 균일하게 되지만, 입열량의 총량은 적어지게 된다. 따라서 예열면에서 보면 시간이 너무 길게 걸리고, 웨이퍼(W)를 얹어 놓은 후 즉시 플라즈마를 발생시켜도 예컨대 80℃의 웨이퍼(W)를 박막 형성 처리의 온도인 400℃까지 상승시키기 위해서는 약 60초 필요하므로 총 작업 처리량이 저하되어 버린다고 하는 문제가 있었다.
본 발명은 예컨대 반도체 웨이퍼 등의 피처리 기판에 대하여, ECR(Electron Cyclotron Resonance) 처리 등의 플라즈마 처리에 의해 SiO2막이나 불소 첨가 카본막 등의 박막 형성이나 에칭 등을 행하는 플라즈마 처리 방법에 관한 것이다.
도 1은 본 발명을 실시하기 위한 플라즈마 처리 장치의 일례를 도시한 종단 측면도.
도 2는 주 전자 코일과 보조 전자 코일의 전류치와 자장 형상의 관계를 설명하기 위한 단면도.
도 3은 입열 강도를 설명하기 위한 설명도.
도 4는 본 발명의 다른 실시예를 설명하기 위한 단면도.
도 5는 본 발명의 또 다른 실시예를 설명하기 위한 단면도.
도 6은 본 발명의 또 다른 실시예를 설명하기 위한 단면도.
도 7은 본 발명의 추가 실시예를 설명하기 위한 단면도.
도 8은 도 7에 도시된 실시예를 설명하기 위한 단면도.
도 9는 도 7에 도시된 실시예를 설명하기 위한 단면도.
도 10은 본 발명을 실시하기 위한 플라즈마 처리 장치의 다른 예를 도시한 종단 단면도.
도 11은 종래의 플라즈마 처리 장치를 설명하기 위한 단면도.
본 발명은 이러한 사정하에 이루어진 것으로, 그 목적은 예열 시간을 단축시킬 수 있는 플라즈마 처리 방법을 제공하는 데에 있다.
본 발명의 다른 목적은 복수 종류의 박막을 형성하는 경우에, 각각의 막의 막질의 균일성을 향상시킬 수 있는 플라즈마 처리 방법을 제공하는 데에 있다.
본 발명의 또 다른 목적은 에칭 후에 에칭 가스의 잔류물의 제거나 레지스트막의 제거 등의 후처리를 행하는 경우에, 후처리에 요하는 시간을 단축시킬 수 있는 플라즈마 처리 방법을 제공하는 데에 있다.
게다가, 기판 표면에 형성되어 있는 자연 산화막을 제거하는 등의 전처리를 행하는 경우에, 전처리에 요하는 시간을 단축시킬 수 있는 플라즈마 처리 방법을 제공하는 데에 있다.
이를 위해 본 발명은 고주파 발생 수단에 의해 진공 용기내에 마이크로파를 공급하는 동시에 자계 형성 수단에 의해 상기 진공 용기내에 자장을 형성하고, 상기 진공 용기내에서 마이크로파와 자계와의 전자 사이클로트론 공명에 의해 플라즈마를 발생시켜, 이 플라즈마에 의해 피처리 기판을 처리하는 플라즈마 처리 방법에 있어서, 상기 진공 용기내에 피처리 기판을 반입하고, 플라즈마를 발생시켜 피처리 기판을 가열하는 제1 공정과, 계속해서 상기 진공 용기내에서 박막 형성 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판상에 박막을 형성하는 제2 공정을 포함하며, 상기 제1 공정은 제2 공정보다 플라즈마 발생시의 피처리 기판상의 자속 밀도가 커지도록, 제1 공정과 제2 공정 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 한다.
또한, 본 발명은 상기 진공 용기내에서 제1 박막 형성 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판상에 제1 막을 형성하는 제1 박막 형성 공정과, 계속해서 상기 진공 용기내에서 제2 박막 형성 가스를 플라즈마화하고, 이 플라즈마에 의해 상기 제1 막상에 제2 막을 형성하는 제2 박막 형성 공정을 포함하며, 상기 제1 박막 형성 공정과 제2 박막 형성 공정과의 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 한다.
더욱이, 본 발명은 상기 진공 용기내에서 에칭 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판을 에칭하는 에칭 공정과, 계속해서 상기 진공 용기내에서 후처리용 가스를 플라즈마화하고, 이 플라즈마에 의해 후처리를 행하는 후처리 공정을 포함하며, 상기 후처리 공정은 에칭 공정보다 플라즈마 발생시의 피처리 기판상의 자속 밀도가 커지도록, 에칭 공정과 후처리 공정과의 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 한다. 여기서 상기 후처리에는 에칭 가스의 잔류물을 제거하는 처리나 레지스트막을 산소 가스에 의해 애싱하는 처리가 포함된다.
또한, 본 발명은 진공 용기내에서 에칭 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판 표면의 자연 산화막을 에칭하는 에칭 공정과, 계속해서 상기 진공 용기내에서 박막 형성 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판의 표면에 박막을 형성하는 박막 형성 공정을 포함하며, 상기 에칭 공정은 박막 형성 공정보다 플라즈마 발생시의 피처리 기판상의 자속 밀도가 커지도록, 에칭 공정과 박막 형성 공정과의 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키도록 하여도 좋다.
게다가, 본 발명은 기판을 에칭하는 플라즈마로서 진공 용기에서 에칭 가스를 활성시키는 제1 공정과, 제1 공정후 플라즈마에 의해 기판이 추가 에칭되는 제2 공정을 특징으로 하여, 제2 공정이 제1 공정보다 기판 표면에 대한 에칭 등방성이 더 우수하도록 제1 및 제2 공정에서 자계 형성 수단의 전류치를 서로 상이하게 설정함으로써 자장 형상이 변화된다. 제1 공정에서의 자장 형상은 미러 자장 형상이 될 것이며, 제2 공정에서의 자장 형상은 발산 자장 형상이 될 것이다.
우선, 본 발명의 실시예에 이용되는 플라즈마 처리 장치의 일례를 도 1에 도시한다. 이 장치는 예컨대 알루미늄 등에 의해 형성된 진공 용기(2)를 갖고 있고, 이 진공 용기(2)는 상방에 위치하여 플라즈마를 발생시키는 통형상의 제1 진공실(21)과, 이 하방으로 연통시켜 연결되고, 제1 진공실(21)보다는 직경이 큰 통형상의 제2 진공실(22)로 이루어진다. 또 이 진공 용기(2)는 접지되어 제로 전위로 되어 있다.
이 진공 용기(2)의 상단은 개구되어 이 부분에 마이크로파를 투과하는 부재 예컨대 석영 등의 재료로 형성된 투과창(23)이 기밀하게 설치되어 있고, 진공 용기(2)내의 진공 상태를 유지하도록 되어 있다. 이 투과창(23)의 외측에는 예컨대 2.45 GHz의 마이크로파를 발생하는 고주파 발생 수단을 이루는 고주파 전원부(24)에 접속된 도파관(25)이 설치되어 있고, 고주파 전원부(24)에서 발생한 마이크로파를 예컨대 TE 모드에 의해 도파관(25)에서 안내하거나 또는 TE 모드에 의해 안내된 마이크로파를 도파관(25)에서 TM 모드로 변환하여 투과창(23)으로부터 제1 진공실(21)내로 도입할 수 있도록 되어 있다.
제1 진공실(21)을 구획하는 측벽에는 예컨대 그 둘레 방향을 따라 균등하게 배치한 가스 노즐(31)이 설치되는 동시에 이 가스 노즐(31)에는 예컨대 도시하지 않은 플라즈마 생성용 가스원이 접속되어 있고, 제1 진공실(21)내의 상부에 Ar 가스나 O2가스 등의 플라즈마 생성용 가스를 얼룩짐 없이 균등하게 공급할 수 있도록 되어 있다. 또, 도면중 가스 노즐(31)은 도면의 번잡화를 피하기 위해 2개밖에 기재하지 않지만, 실제로는 그 이상 설치하고 있다.
상기 제2 진공실(22)내에는 상기 제1 진공실(21)과 대향하도록 피처리 기판을 이루는 반도체 웨이퍼(이하 "웨이퍼"라 함: W)의 적재대(4)가 설치되어 있다. 이 적재대(4)는 표면부에 정전 척(41)을 구비하고 있고, 이 정전 척(41)의 전극에는 웨이퍼를 흡착하는 직류 전원(도시하지 않음)외에 웨이퍼에 이온을 인입하기 위한 바이어스 전압을 인가하도록 고주파 전원부(42)가 접속되어 있다.
한편, 상기 제2 진공실(22)의 상부 즉 제1 진공실(21)과 연통하고 있는 부분에는 링형의 박막 형성 가스 공급부(5)가 설치되어 있고, 이 박막 형성 가스 공급부(5)는 가스 공급관(51)으로부터 예컨대 SiH4가스 등의 박막 형성 가스가 공급되며, 이 가스를 내주면의 가스 구멍(52)으로부터 진공 용기(2)내로 공급하도록 구성되어 있다.
상기 제1 진공실(21)을 구획하는 측벽의 외주에는 이것에 접근시켜 예컨대 링형의 주 전자 코일(26)이 배치되는 동시에 제2 진공실(22)의 하방측에는 예컨대 링형의 보조 전자 코일(27)이 배치되어 있다. 또한, 제2 진공실(22)의 저부에는 예컨대 진공실(22)의 중심축으로 대칭인 2 지점의 위치에 각각 배기관(28)이 접속되어 있다. 본 실시예에서는 주 전자 코일(26) 및 보조 전자 코일(27)에 의해 자계 형성 수단이 구성되어 있다.
다음에 전술한 장치를 이용하여 웨이퍼(W)상에 SiO2막으로 이루어지는 층간 절연막을 형성하는 경우의 일련의 프로세스에 대해서 도 2에 의해 설명한다. 우선, 진공 용기(2)의 측벽에 설치한 도시하지 않은 게이트 밸브를 개방하여 도시하지 않은 반송 아암에 의해, 예컨대 표면에 알루미늄 배선이 형성된 웨이퍼(W)를 도시하지 않은 로드 록실로부터 반입하여 적재대(4)상에 얹어 놓고, 정전 척(41)에 의해 정전 흡착하여 도 2(a)에 도시된 바와 같이 예열(제1 공정)을 행한다.
즉, 게이트 밸브를 폐쇄하여 내부를 밀폐한 후, 배기관(28)으로부터 내부 분위기를 배기하여 소정의 진공도까지 탈기시키고, 진공 용기(2)내를 소정의 프로세스압으로 유지한 상태에서 우선 가스 노즐(31)로부터 제1 진공실(21)내로 Ar 가스를 소정의 유량으로 도입한다. 그리고 고주파 전원부(24)로부터 2.45 GHz, 2.8 kW의 고주파(마이크로파)를 공급하고, 또한 고주파 전원부(42)에 의해 적재대(4)에 13.56 MHz, 0 kW의 바이어스 전력을 인가한다. 또, 적재대(4)의 표면 온도는 예컨대 항상 80℃로 설정한다. 바이어스 전력을 0 kW로 하는 것은 불균일한 사양하에서의 디바이스의 손상을 적게 하기 위한 것이지만, 손상을 줄일 수 있는 디바이스의 박막 형성시에는 300 W 정도의 미세한 바이어스 전력을 인가하여 보다 고속인 예열을 행하여도 좋다.
이와 같이 하면 고주파 전원부(24)로부터의 마이크로파는 도파관(25)을 지나 진공 용기(2)의 천정부에 이르고, 이곳의 투과창(23)을 투과하여 제1 진공실(21)내로 도입된다. 또한, 진공 용기(2)내에는 주 전자 코일(26) 및 보조 전자 코일(27)의 전류를 각각 220 A, 250 A로 하여 제1 진공실(21)의 상부로부터 제2 진공실(22)의 하부를 향하여 예컨대 제1 진공실(21)의 하부 부근에서 875 가우스가 되는 자장을 형성한다.
이렇게 해서 자계와 마이크로파와의 상호 작용에 의해 E(전계)×H(자계)가 유발되어 전자 사이클로트론 공명이 생기고, 이 공명에 의해 Ar 가스가 플라즈마화되며, 또한 고밀도화된다. 또한, 이와 같이 Ar 가스의 플라즈마를 생성시킴으로써 플라즈마가 안정화한다. 이렇게 해서 발생한 플라즈마류는 제1 진공실(21)로부터 제2 진공실(22)내로 유입되어 나가고, 이 플라즈마류에 의해 웨이퍼(W)가 가열된다. 이렇게 해서 웨이퍼(W)가 약 400℃가 될 때까지 약 20초간 플라즈마를 발생시켜 예열을 행한다.
계속해서 도 2(b)에 도시된 바와 같이 SiO2막의 박막 형성(제2 공정)을 행한다. 즉, Ar 가스 및 O2가스를 소정의 유량으로 제1 진공실(21)내로 도입하는 동시에 박막 형성 가스 공급부(5)로부터 SiH4가스를 제2 진공실(22)내로 도입한다. 그리고 진공 용기(2)내를 소정의 프로세스압으로 설정하고, 13.56 MHz, 2.7 kW의 바이어스 전압을 인가한다.
한편, 제1 진공실(21)내에 2.45 GHz, 1.8 kW의 마이크로파를 도입하는 동시에 주 전자 코일(26) 및 보조 전자 코일(27)의 전류를 각각 200 A, 120 A로 하여 전자 사이클로트론 공명에 의해 SiH4가스를 활성화(플라즈마화)하여 활성종(플라즈마)을 형성한다. 여기서 플라즈마 이온은 바이어스 전압에 의해 웨이퍼(W)에 인입되고, 웨이퍼(W) 표면의 패턴(오목부)의 모난 부분을 깎아내어 폭을 넓히고, 이 스퍼터 에칭 작용과 평행하게 SiO2막이 형성되어 오목부내로 매립되며, 이렇게 해서 SiO2막으로 이루어진 층간 절연막이 형성된다.
이러한 실시예에서는 예열시와 박막 형성시에 주 전자 코일(26)과 보조 전자 코일(27)의 전류를 바꿈으로써 자계의 형상을 변화시켜 각각의 처리에 알맞은 플라즈마를 발생시키고 있기 때문에 예열 시간을 단축할 수 있다.
즉, 예열시에는 균일성보다 웨이퍼(W)로의 입열량을 중시하여 입열량이 많아지는 자계를 형성하고, 박막 형성시에는 입열량보다 균일성을 중시하여 면내 균일성이 높은 자계를 형성하도록 하고 있다. 여기서 자계는 상술한 바와 같이 주 전자 코일(26)과 보조 전자 코일(27)로 형성되지만, 주 전자 코일(26)의 자장은 하측으로 향함에 따라 외측으로 넓어지는 형상이고, 보조 전자 코일(27)의 자장은 상측으로 향함에 따라 외측으로 넓어지는 형상으로서, 보조 전자 코일(27)에 의해 주 전자 코일(26)의 외측으로 넓어진 자장이 내측으로 좁혀지는 상태가 된다. 또한, 플라즈마는 상술한 바와 같이 전계와 자계와의 상호 작용에 의해 발생하지만, 그 형상은 자장의 형상에 의존한다.
따라서 예컨대 박막 형성시에는 주 전자 코일(26)을 200 A, 보조 전자 코일(27)을 120 A로 하고 있기 때문에, 보조 전자 코일(27)에서 좁혀지는 양이 적고, 결과적으로 외측의 자장은 어느 정도 넓혀진 상태가 된다. 이것에 의해 자계(B)는 도 2(b)에 도시된 바와 같이 자력선이 웨이퍼(W)의 면내에서 거의 균일해지지만, 자속 밀도는 작아진다. 여기서 발생한 플라즈마의 플라즈마 밀도(웨이퍼(W)로의 입열 강도)는 자속 밀도에 비례하기 때문에, 이 경우에는 플라즈마 밀도는 웨이퍼(W)의 면내에서 거의 균일해지지만, 입열량의 총량은 작아진다(도 3 참조).
한편, 예열에서는 주 전자 코일(26)을 220 A, 보조 전자 코일(27)을 250 A로 하고 있기 때문에, 보조 전자 코일(27)에서 좁혀지는 양이 많고, 결과적으로 자계(B)는 자력선이 웨이퍼의 중심부 부근으로 집중되는 상태가 된다. 이 경우에는 자속 밀도는 웨이퍼 중심부 부근에서 커지기 때문에 도 3에 도시된 바와 같이 발생한 플라즈마의 입열 강도는 웨이퍼의 면내에서 불균일하기는 하지만, 입열량의 총량은 박막 형성시에 비하여 상당히 많아진다.
이와 같이, 이 방법에서는 주 전자 코일(26)과 보조 전자 코일(27)과의 전류량을 제어함으로써, 예열시에는 웨이퍼(W)로의 입열량이 많아지는 자장을 형성하고, 박막 형성시에는 면내 균일성이 높은 자계를 형성하도록 하고 있기 때문에, 예컨대 상온의 웨이퍼(W)를 진공 용기(2)내로 반입하고 나서, 적재대(4)에 적재, 흡착시켜, 이 시점에서 80℃ 정도까지 온도가 상승한 웨이퍼(W)를 박막 형성 온도인 400℃ 정도까지 가열하기까지의 시간(예열 시간)을 20초 정도로 할 수 있고, 예열 시간을 종래에 비하여 1/3 정도로 단축시킬 수 있다.
다음에 본 발명의 다른 실시예에 대해서 도 4에 의해 설명한다. 이 실시예는 본 발명 방법을 여러 종류의 막을 적층하여 형성하는 경우에 적용한 것이다. 이 실시예에 의해 형성되는 막의 구조의 일례에 대해서 설명하면, 예컨대 SiO2막으로 이루어진 기판의 상면에 불소 첨가 카본막(63: 이하 CF막이라 함)을 형성한 것으로, SiO2막(61)과 CF막(63) 사이에는 밀착층으로서 SiN막(62)이 개재되어 있다.
이러한 적층 구조의 막의 제조 방법에 대해서 설명하면, 예컨대 전술한 플라즈마 처리 장치에 있어서, SiO2막(61)상에 제1 막인 SiN막(62)을 형성하는 제1 박막 형성 공정을 행한다. 즉, 플라즈마 생성용 가스 예컨대 Ar 가스와 제1 박막 형성 가스 예컨대 실란 가스 및 N2가스를 각각 소정의 유량으로 도입하고, 소정의 프로세스압하에 13.56 MHz의 바이어스 전압과 2.45 GHz의 마이크로파를 도입하는 동시에 주 전자 코일(26)의 전류를 200 A, 보조 전자 코일(27)의 전류를 주 전자 코일(26)보다 작은 값(0도 포함함) 예컨대 50 A로서 전자 사이클로트론 공명에 의해 상기 가스를 플라즈마화시켜 SiO2막(61)의 상면에 두께 약 50 Å의 SiN막(62)을 형성한다.
계속해서 SiN막(62)상에 제2 막인 CF막(63)을 형성하는 제2 박막 형성 공정을 행한다. 즉, 전술한 플라즈마 처리 장치에 있어서, 플라즈마 생성용 가스로서 Ar가스, 제2 박막 형성 가스로서 C4F8가스 및 C2H4가스를 이용하는 동시에 주 전자 코일(26) 및 보조 전자 코일(27)의 전류를 각각 200 A, 160 A로 하여 상기 전자 사이클로트론 공명에 의해 C4F8가스 및 C2H4가스를 플라즈마화시켜 SiN막(62)의 상면에 두께 약 8000 Å의 CF막(63)을 형성한다.
이러한 실시예에서는 SiN막(62)의 형성시와 CF막(63)의 형성시에 주 전자 코일(26)과 보조 전자 코일(27)의 전류를 바꿈으로써 자장의 형상을 바꿔 각각의 처리에 알맞은 플라즈마를 발생시키고 있기 때문에 각각의 막의 막질의 면내 균일성을 높일 수 있다.
즉, SiN층(62)을 형성하는 경우에는 보조 전자 코일(27)의 전류치를 주 전자 코일(26)보다 상당히 작게 하고 있기 때문에, 보조 전자 코일(27)로 좁혀지는 양이 매우 적고, 도 4(a)에 도시된 바와 같이 자계(B)는 하측으로 향함에 따라 외측으로 확대되는 발산 자계에 가까운 형상이 된다. 이러한 자계에서는 박막 형성 속도가 작아지기 때문에, 50 Å으로 매우 얇은 SiN층(62)의 박막 형성만으로도 박막 형성량의 조정을 행할 수 있고, 막질이 균일한 박막을 형성할 수 있다.
한편, CF막(63)의 형성시에는 보조 전자 코일(27)의 전류치를 크게 하여 보조 전자 코일(27)로 좁혀지는 양을 많게 하고 있기 때문에, 도 4(b)에 도시된 바와 같이 자계(B)는 하측으로 향함에 따라 팽창되지만 더욱 하측으로 향함에 따라 또한 좁혀지는 형상이 되며, 미러 자계를 형성한다. 이러한 자계에서는 박막 형성 속도가 커지지만, CF막(63)은 막 두께가 8000 Å으로 SiN막(62)에 비하여 두껍기 때문에 박막 형성 속도가 커도 박막 형성량의 조정을 할 수 있기 때문에 큰 속도로 막질이 균일한 박막을 형성할 수 있다.
계속해서 본 발명의 또 다른 실시예에 대해서 도 5에 의해 설명한다. 이 실시예는 본 발명을 에칭에 적용한 것이다. 이 실시예의 에칭의 일례에 대해서 설명하면, 예컨대 SiO2막으로 이루어진 기판(71)의 상면에 알루미늄(Al)층(72)을 형성하고, 상기 Al층(72)의 상면에 레지스트막(73)으로 이루어진 패턴을 형성하여 에칭 가스 예컨대 Cl2가스로 Al층(72)을 에칭한다고 하는 것이다.
이러한 에칭에 대해서 구체적으로 설명하면, 우선, 도 5(a)에 도시된 바와 같이, 전술한 플라즈마 처리 장치에 있어서 Al층(72)을 Cl2가스로 에칭하는 공정을 행한다. 즉, 플라즈마 생성용 가스 예컨대 Ar 가스와 Cl2가스를 각각 소정의 유량으로 도입하고, 소정의 프로세스압하에 13.56 MHz의 바이어스 전압과 2.45 GHz의 마이크로파를 도입하는 동시에 주 전자 코일(26) 및 보조 전자 코일(27)의 전류를 각각 200 A, 120 A로 하여 프로세스압 0.5 Pa하에 전자 사이클로트론 공명에 의해 Cl2가스를 플라즈마화시켜 이 플라즈마에 의해 Al층(72)의 에칭을 행한다. 즉, 플라즈마 이온을 바이어스 전압에 의해 Al층(72)으로 인입하면서 표면의 패턴(오목부)의 모난 부분을 깎아내어 폭을 넓히고, 스퍼터 에칭을 행한다.
이 후, 도 5(b)에 도시된 바와 같이, 에칭에 의해 형성된 홈부(74)에 남은 Cl2가스의 잔류물(75)을 후처리용 가스로 제거하는 후처리 공정을 행한다. 즉, 플라즈마 생성용 가스 예컨대 Ar 가스와 후처리용 가스인 NH3(암모니아) 가스를 각각 소정의 유량으로 도입하고, 주 전자 코일(26) 및 보조 전자 코일(27)의 전류를 각각 220 A, 250 A로 하여 프로세스압 133 Pa하에 전자 사이클로트론 공명에 의해 NH3가스를 플라즈마화시킴으로써 잔류물(75)인 Cl(염소)을 환원 및 열적으로 증발시켜 제거한다.
이러한 실시예에서는 Al층(72)의 에칭시와 후처리시와의 사이에서 주 전자 코일(26)과 보조 전자 코일(27)의 전류를 바꿈으로써 자장의 형상을 바꿔 각각의 처리에 알맞은 플라즈마를 발생시키고 있기 때문에 균일한 에칭을 할 수 있는 동시에 후처리에 요하는 시간을 단축시킬 수 있다.
즉, 에칭시에는 주 전자 코일(26)을 200 A, 보조 전자 코일(27)을 120 A로 하고 있기 때문에, 전술한 실시예에서 설명한 바와 같이, 자계(B)는 도 5(a)에 도시된 바와 같이 자력선이 기판(71)의 면내에서 거의 균일한 미러 자계가 된다. 이러한 자계에서는 플라즈마 밀도는 기판(71)의 면내에서 거의 균일해지기 때문에 균일한 에칭을 행할 수 있다.
한편, 후처리시에는 주 전자 코일(26)을 220 A, 보조 전자 코일(27)을 250 A로 하고 있기 때문에, 전술한 실시예에서 설명한 바와 같이, 자계(B)는 도 5(b)에 도시된 바와 같이 자력선이 기판(71)의 중심부 부근에 집중되는 미러 자계가 된다. 이러한 자계에서는 플라즈마 밀도는 에칭시에 비하여 상당히 커지지만, 플라즈마 밀도가 커지면 활성종이 많아지기 때문에 잔류물의 제거 처리가 진행되기 쉽게 되어 후처리에 요하는 시간을 단축시킬 수 있다.
계속해서 본 발명을 에칭에 적용한 예의 다른 예에 대해서 도 6에 의해 설명한다. 이 실시예의 에칭의 일례에 대해서 설명하면, 예컨대 폴리실리콘으로 이루어진 기판(81)의 상면에 SiO2막(82)을 형성하고, 상기 SiO2막(82)의 상면에 레지스트막(83)을 형성하여 에칭 가스 예컨대 C4F8가스 등의 C(탄소)와 F(불소)와의 화합물 가스(이하 "CF계 가스"라 함)로 SiO2막(82)을 에칭한다고 하는 것이다.
이러한 에칭에 대해서 구체적으로 설명하면, 우선, 도 6(a)에 도시된 바와 같이, 전술한 플라즈마 처리 장치에 있어서 SiO2막(82)을 C4F8가스로 에칭하는 공정을 행한다. 즉, 플라즈마 생성용 가스 예컨대 Ar 가스와 C4F8가스를 각각 소정의 유량으로 도입하고, 프로세스압 0.8 Pa하에 13.56 MHz의 바이어스 전압과 2.45 GHz의 마이크로파를 도입하는 동시에 주 전자 코일(26) 및 보조 전자 코일(27)의 전류를 각각 200 A, 120 A로 하여 전자 사이클로트론 공명에 의해 C4F8가스를 플라즈마화시켜 이 플라즈마에 의해 SiO4막(82)의 에칭을 행한다.
이 후, 도 6(b)에 도시된 바와 같이, 레지스트막(83)을 O2가스로 애싱하는 후처리 공정을 행한다. 즉, 플라즈마 생성용 가스 예컨대 Ar 가스와 후처리용 가스 인 O2가스를 각각 소정의 유량으로 도입하고, 주 전자 코일(26) 및 보조 전자 코일(27)의 전류를 각각 220 A, 250 A로 하여 프로세스압 1.5 Pa하에 전자 사이클로트론 공명에 의해 O2가스를 플라즈마화시켜 이 플라즈마에 의해 레지스트막(83)을 H2O와 CO2로 하여 제거한다.
이러한 실시예에서는, 에칭시에는 자력선이 기판(81)의 면내에서 거의 균일해지는 자계를 형성하고, 한편, 애싱시는 자력선이 기판(81)의 중심부 부근에 집중되는 자계를 형성하고 있기 때문에 에칭시에는 기판(81)의 면내에서 거의 균일한 플라즈마가 발생하고, 균일한 에칭을 행할 수 있는 한편, 애싱시에는 플라즈마 밀도를 에칭시보다 크게 할 수 있기 때문에 애싱 시간을 단축시킬 수 있다.
더욱이 본 발명은 예컨대 p형이나 n형의 실리콘막을 형성한 웨이퍼의 표면에 예컨대 폴리실리콘막을 형성하는 경우에, 우선, 웨이퍼 표면(실리콘막의 표면)에 형성되어 있는 자연 산화막을 에칭하고, 계속해서 폴리실리콘막을 형성하는 프로세스에도 적용할 수 있다. 이 경우, 우선 자력선이 중심부 부근에 집중되는 자장을 형성하여 실리콘막 표면의 자연 산화막을 예컨대 CF계의 가스로 에칭하고, 계속해서 웨이퍼 표면에서 균일한 플라즈마 밀도를 얻을 수 있는 미러 자계를 형성하여 처리를 행한다. 이 경우에도 자연 산화막 제거라는 전처리를 단시간에 행할 수 있다.
도 7 내지 도 9를 참조하면서, 본 발명의 추가 실시예를 이하에서 설명한다. 이 추가 실시예에 있어서, 자장 형상은 주 전자 코일(26)과 보조 전자 코일(27)의 전류 값을 변경시킴으로써 변경된다. 우선, 제1 에칭 공정은 도 7(a)에 도시된 미러 자계에서 수행되고, 제2 에칭 공정은 도 7(b)에 도시된 발산 자계에서 수행된다.
이 실시예의 에칭의 일례에 대해서 설명하면, 예컨대 폴리실리콘으로 이루어진 기판(81)의 상면에 SiO2막(82)을 형성하고, 상기 SiO2막(82)의 상면에 레지스트막(83)을 형성하여 에칭 가스 예컨대 C4F8가스 등의 C(탄소)와 F(불소)와의 화합물 가스(이하 "CF계 가스"라 함)로 SiO2막(82)을 에칭한다.
우선, 제1 에칭 공정에 있어서, 도 7(a)에 도시된 바와 같이, 보조 전자 코일(27)의 전류 값은 보조 전자 코일(27)에 의해 좁혀진 양을 증가시키기 위해 증가된다. 그러므로, 자계(B)가 하측으로 향함에 따라 넓여질 지라도, 미러 자계가 형성되기 위해서, 하측으로 향함에 따라 좁혀져야 한다. 이러한 자계에서, 에칭이 이루어진다. 도 7(a)에 도시된 미러 자계에 있어서, 에칭의 이방성이 커져 웨이퍼(W)의 상면과 수직 방향으로 높은 에칭 특성을 나타내므로. 구멍(85)은 에칭에 의해 높은 양상율로 형성된다.
이 후, 구멍(85)이 소정의 깊이로 형성될 경우, 제2 에칭 공정이 수행된다. 도 7(b)에 도시된 바와 같이 제2 에칭 공정에 있어서, 보조 전자 코일(27)의 전류 값은 주 전자 코일(26)보다 훨씬 낮게 설정되므로, 보조 전자 코일(17)에 의해 좁혀지는 양은 매우 적다. 그러므로, 자계(B)는 하측을 향함에 따라 넓어지는 발산 자계와 같다. 이 자계에서, 추가 에칭이 수행된다. 도 7(b)에 도시된 바와 같이 발산 자계에 있어서, 등방성 에칭 특성이 향상된다. 결과적으로, 에칭 작용은 구멍(85)의 깊이 방향으로 진행되며, 구멍(85) 입구 외주를 향해 넓어지도록 절단(tapered) 부분(85a)이 형성 가능하다.
도 8 및 도 9를 참조하면서, 홀(85)의 입구 외주를 향해 넓어지는 절단 부분(85a)을 형성함으로써 얻는 효과들이 이하에 설명된다.
도 8은 구멍(85)에서 Al으로 이루어진 전도성 권선을 형성하는 단계를 도시한다. Al 전도체 권선이 형성되어, 스퍼팅(sputting)에 의해 홀(85)에 Al이 공급되면, SiO2막(82)은 500°C 내지 550°C 온도에서 가열된다. 스퍼팅에 의해 공급된 Al 일부는 Al의 럼프(lump)(89)로서 SiO2막 표면에 부착된다. SiO2막(82)이 500°C 내지 550°C에서 가열되므로, Al 럼프(87)는 구멍(85)로 흐르기 위해 리플로우한다. 이 때, 구멍(85) 입구 외주를 향해 넓어지는 절단 부분(85a)이 형성되므로, Al 럼프(87)은 화살표(88)에 의해 나타난 바와 같이 구멍(85)으로 효과적으로 리플로우할 수 있다.
도 9를 참조하면서, 구멍(85)의 입구 외주를 향해 넓어지는 절단 부분(85a)를 형성함으로써 얻게 되는 기타 효과가 이하에서 설명된다.
도 9는 구멍(85)에서 Cu로 이루어진 전도체 권선을 형성하는 단계를 도시한다. Cu 전도체 권선은 Cu 도금액(89)을 구멍(85)에 도입함으로써 형성된다. 이 경우, 구멍(85) 입구의 외주를 향해 넓어지는 절단 부분(85a)이 형성되므로 Cu 도금액(plating solution)을 도입하기 위한 도입 정면이 넓어지게 되어, Cu 도금액(89)을 구멍(85)으로 공급하는 것이 용이해 진다. 그러므로, Cu가 Al보다 낮은 저항을 갖으므로, 내부층 부도체 막, 예컨대 CF막 사이에서 전도체 권선을 형성할 수 있다.
이상으로 본 발명 방법이 실시되는 플라즈마 처리 장치에서는, 예컨대 도 10에 도시된 바와 같은 주 전자 코일(9)을 이용하도록 하여도 좋다. 이 주 전자 코일(9)은 예컨대 3개로 분할되어 있고, 각 전자 코일(91∼93)의 전류가 각각 바뀌도록 되어 있다. 또한, 이 예에서는 가스 노즐(94)은 제1 진공실(21) 및 제2 진공실(22)의 벽부를 지나 제1 진공실(21)내로 플라즈마 생성용 가스를 도입하도록 구성되어 있다. 그 밖의 구성은 도 1에 도시된 플라즈마 처리 장치와 동일하다.
상술한 바와 같이 자장을 바꾸는 것은 처리 공간에 있어서의 자장의 프로파일을 바꿈으로써 기판의 플라즈마 처리를 제어하는 것이다. 그리고 처리 시간에 있어서의 자장의 프로파일의 변경은 기판의 면내에서의 처리 결과에 대하여, 중앙으로의 집중과 주변으로의 확산이라는 제어를 가능하게 한다.
또한, 본 발명 방법은 SiO2막 이외에 SiOF막이나 CF막을 형성하는 경우에 적용할 수 있다. 또한, 복수의 종류의 막을 적층하는 경우에는, SiOF막과 SiO2막의 조합 등에 적용할 수 있다. 더욱이 Al층(72)의 에칭에서는 NH3가스를 첨가하지 않고서 플라즈마를 발생시켜, 이 플라즈마의 열에 의해 후처리를 행하도록 하여도 좋고, 이 경우에 있어서도 기판으로의 플라즈마의 입열량이 커지도록 주 전자 코일(26) 및 보조 전자 코일(27)의 전류치를 조정한다.
게다가, 본 발명은 ECR에 의해 플라즈마를 생성하는 것에 한정되지 않고, 예컨대 ICP(Inductive Coupled Plasuma) 등이라 불리고 있는 돔형의 용기에 감긴 코일로부터 전계 및 자계를 처리 가스에 부여하는 방법 등에 의해 플라즈마를 생성하는 경우에도 적용할 수 있다. 더욱이 헬리콘파 플라즈마 등이라 불리고 있는 예컨대 13.56 MHz의 헬리콘파와 자기 코일에 의해 인가된 자장과의 상호 작용에 의해 플라즈마를 생성하는 경우나 마그네트론 플라즈마 등이라 불리고 있는 2장의 평행한 캐소드에 거의 평행을 이루도록 자계를 인가함으로써 플라즈마를 생성하는 경우, 평행 평판 등이라 불리고 있는 서로 대향하는 전극 사이에 고주파 전력을 인가하여 플라즈마를 생성하는 경우에도 적용할 수 있다.
본 발명에 따르면, 자장의 프로파일을 변경함으로써 2개의 공정의 각각에 알맞은 플라즈마 처리를 행할 수 있는 방법을 제공할 수 있다.

Claims (8)

  1. 고주파 발생 수단에 의해 진공 용기내에 마이크로파를 공급하는 동시에 자계 형성 수단에 의해 상기 진공 용기내에 자장을 형성하고, 상기 진공 용기내에서 마이크로파와 자계와의 전자 사이클로트론 공명에 의해 플라즈마를 발생시켜, 이 플라즈마에 의해 피처리 기판을 처리하는 플라즈마 처리 방법에 있어서,
    상기 진공 용기내에 피처리 기판을 반입하고, 플라즈마를 발생시켜 피처리 기판을 가열하는 제1 공정과,
    계속해서 상기 진공 용기내에서 박막 형성 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판상에 박막을 형성하는 제2 공정을 포함하며,
    상기 제1 공정은 제2 공정보다 플라즈마 발생시의 피처리 기판상의 자속 밀도가 커지도록, 제1 공정과 제2 공정과의 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  2. 고주파 발생 수단에 의해 진공 용기내에 마이크로파를 공급하는 동시에 자계 형성 수단에 의해 상기 진공 용기내에 자장을 형성하고, 상기 진공 용기내에서 마이크로파와 자계와의 전자 사이클로트론 공명에 의해 플라즈마를 발생시켜, 이 플라즈마에 의해 피처리 기판을 처리하는 플라즈마 처리 방법에 있어서,
    상기 진공 용기내에서 제1 박막 형성 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판상에 제1 막을 형성하는 제1 박막 형성 공정과,
    계속해서 상기 진공 용기내에서 제2 박막 형성 가스를 플라즈마화하고, 이 플라즈마에 의해 상기 제1 막상에 제2 막을 형성하는 제2 박막 형성 공정을 포함하며,
    상기 제1 박막 형성 공정과 제2 박막 형성 공정과의 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  3. 고주파 발생 수단에 의해 진공 용기내에 마이크로파를 공급하는 동시에 자계 형성 수단에 의해 상기 진공 용기내에 자장을 형성하고, 상기 진공 용기내에서 마이크로파와 자계와의 전자 사이클로트론 공명에 의해 플라즈마를 발생시켜, 이 플라즈마에 의해 피처리 기판을 처리하는 플라즈마 처리 방법에 있어서,
    상기 진공 용기내에서 에칭 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판을 에칭하는 에칭 공정과,
    계속해서 상기 진공 용기내에서 후처리용 가스를 플라즈마화하고, 이 플라즈마에 의해 후처리를 행하는 후처리 공정을 포함하며,
    상기 후처리 공정은 에칭 공정보다 플라즈마 발생시의 피처리 기판상의 자속 밀도가 커지도록, 에칭 공정과 후처리 공정과의 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  4. 고주파 발생 수단에 의해 진공 용기내에 마이크로파를 공급하는 동시에 자계 형성 수단에 의해 상기 진공 용기내에 자장을 형성하고, 상기 진공 용기내에서 마이크로파와 자계와의 전자 사이클로트론 공명에 의해 플라즈마를 발생시켜, 이 플라즈마에 의해 피처리 기판을 처리하는 플라즈마 처리 방법에 있어서,
    상기 진공 용기내에서 에칭 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판을 에칭하는 에칭 공정과,
    계속해서 상기 진공 용기내에서 후처리용 가스를 플라즈마화하고, 이 플라즈마에 의해 에칭 가스의 잔류물을 제거하는 후처리 공정을 포함하며,
    상기 후처리 공정은 에칭 공정보다 플라즈마 발생시의 피처리 기판상의 자속 밀도가 커지도록, 에칭 공정과 후처리 공정과의 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  5. 고주파 발생 수단에 의해 진공 용기내에 마이크로파를 공급하는 동시에 자계 형성 수단에 의해 상기 진공 용기내에 자장을 형성하고, 상기 진공 용기내에서 마이크로파와 자계와의 전자 사이클로트론 공명에 의해 플라즈마를 발생시켜, 이 플라즈마에 의해 피처리 기판을 처리하는 플라즈마 처리 방법에 있어서,
    상기 진공 용기내에서 에칭 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판을 에칭하는 에칭 공정과,
    계속해서 상기 진공 용기내에서 산소 가스를 플라즈마화하고, 이 산소 플라즈마에 의해 레지스트막을 애싱하는 후처리 공정을 포함하며,
    상기 후처리 공정은 에칭 공정보다 플라즈마 발생시의 피처리 기판상의 자속 밀도가 커지도록, 에칭 공정과 후처리 공정과의 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  6. 고주파 발생 수단에 의해 진공 용기내에 마이크로파를 공급하는 동시에 자계 형성 수단에 의해 상기 진공 용기내에 자장을 형성하고, 상기 진공 용기내에서 마이크로파와 자계와의 전자 사이클로트론 공명에 의해 플라즈마를 발생시켜, 이 플라즈마에 의해 피처리 기판을 처리하는 플라즈마 처리 방법에 있어서,
    상기 진공 용기내에서 에칭 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판 표면의 자연 산화막을 에칭하는 에칭 공정과,
    계속해서 상기 진공 용기내에서 박막 형성 가스를 플라즈마화하고, 이 플라즈마에 의해 피처리 기판의 표면에 박막을 형성하는 박막 형성 공정을 포함하며,
    상기 에칭 공정은 박막 형성 공정보다 플라즈마 발생시의 피처리 기판상의 자속 밀도가 커지도록, 에칭 공정과 박막 형성 공정 사이에서 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  7. 고주파 발생 수단에 의해 진공 용기내에 마이크로파를 공급하는 동시에 자계 형성 수단에 의해 상기 진공 용기내에 자장을 형성하고, 상기 진공 용기내에서 마이크로파와 자계와의 전자 사이클로트론 공명에 의해 플라즈마를 발생시켜, 이 플라즈마에 의해 피처리 기판을 처리하는 플라즈마 처리 방법에 있어서,
    상기 피처리 기판을 에칭하는 플라즈마로서 상기 진공 용기에서 에칭 가스를 활성시키기는 제1 에칭 공정과,
    상기 제1 에칭 공정 후 상기 플라즈마에 의해 상기 피처리 기판을 추가 에칭하는 제2 에칭 공정을 포함하며,
    상기 제2 에칭 공정에서의 상기 피터리 기판 표면에 대한 에칭 등방성이 상기 제1 에칭 공정의 그것보다 우수하도록, 상기 제1 및 제2 에칭 공정에서의 상기 자계 형성 수단의 전류를 바꿔 자장 형상을 변화시키는 것을 특징으로 하는 플라즈마 처리 방법.
  8. 제7항에 있어서, 상기 제1 에칭 공정에서의 상기 자장 형상은 미러 자장 형상이고, 상기 제2 에칭 공정에서의 상기 자장 형상은 발산 자장 형상인 것을 특징으로 하는 플라즈마 처리 방법.
KR10-2000-7014986A 1998-06-30 1999-06-28 플라즈마 처리 방법 KR100377582B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP98-201287 1998-06-30
JP10201287A JP2000021871A (ja) 1998-06-30 1998-06-30 プラズマ処理方法

Publications (2)

Publication Number Publication Date
KR20010053278A true KR20010053278A (ko) 2001-06-25
KR100377582B1 KR100377582B1 (ko) 2003-03-29

Family

ID=16438483

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-7014986A KR100377582B1 (ko) 1998-06-30 1999-06-28 플라즈마 처리 방법

Country Status (6)

Country Link
US (1) US6392350B1 (ko)
EP (1) EP1100119A4 (ko)
JP (1) JP2000021871A (ko)
KR (1) KR100377582B1 (ko)
TW (1) TW417174B (ko)
WO (1) WO2000001007A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9157151B2 (en) 2006-06-05 2015-10-13 Applied Materials, Inc. Elimination of first wafer effect for PECVD films

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE1011576A3 (fr) 1997-11-27 1999-11-09 Solvay Produit a base d'epichlorhydrine et procede de fabrication de ce produit.
US8617351B2 (en) 2002-07-09 2013-12-31 Applied Materials, Inc. Plasma reactor with minimal D.C. coils for cusp, solenoid and mirror fields for plasma uniformity and device damage reduction
US8048806B2 (en) 2000-03-17 2011-11-01 Applied Materials, Inc. Methods to avoid unstable plasma states during a process transition
US6458722B1 (en) 2000-10-25 2002-10-01 Applied Materials, Inc. Controlled method of silicon-rich oxide deposition using HDP-CVD
WO2002037521A2 (en) * 2000-11-03 2002-05-10 Tokyo Electron Limited Hall effect ion source at high current density
US6733957B2 (en) * 2000-12-27 2004-05-11 Victor Company Of Japan Disk substrate and manufacturing method therefor, and disk manufactured by the disk substrate
US7187960B2 (en) 2002-04-22 2007-03-06 Marcio Marc Abreu Apparatus and method for measuring biologic parameters
US7445817B2 (en) * 2002-05-08 2008-11-04 Btu International Inc. Plasma-assisted formation of carbon structures
WO2003095130A1 (en) * 2002-05-08 2003-11-20 Dana Corporation Plasma-assisted sintering
US7638727B2 (en) * 2002-05-08 2009-12-29 Btu International Inc. Plasma-assisted heat treatment
US20060228497A1 (en) * 2002-05-08 2006-10-12 Satyendra Kumar Plasma-assisted coating
US20050233091A1 (en) * 2002-05-08 2005-10-20 Devendra Kumar Plasma-assisted coating
JP4163681B2 (ja) * 2002-05-08 2008-10-08 レオナード クルツ シュティフトゥング ウント コンパニー カーゲー 大型のプラスチック製三次元物体の装飾方法
US7497922B2 (en) * 2002-05-08 2009-03-03 Btu International, Inc. Plasma-assisted gas production
US20060233682A1 (en) * 2002-05-08 2006-10-19 Cherian Kuruvilla A Plasma-assisted engine exhaust treatment
US20060237398A1 (en) * 2002-05-08 2006-10-26 Dougherty Mike L Sr Plasma-assisted processing in a manufacturing line
US20060057016A1 (en) * 2002-05-08 2006-03-16 Devendra Kumar Plasma-assisted sintering
TWI283899B (en) * 2002-07-09 2007-07-11 Applied Materials Inc Capacitively coupled plasma reactor with magnetic plasma control
US7189940B2 (en) * 2002-12-04 2007-03-13 Btu International Inc. Plasma-assisted melting
KR100536797B1 (ko) * 2002-12-17 2005-12-14 동부아남반도체 주식회사 화학 기상 증착 장치
KR20040054091A (ko) * 2002-12-17 2004-06-25 아남반도체 주식회사 반도체 소자의 제조방법
US20050205210A1 (en) * 2004-01-06 2005-09-22 Devine Daniel J Advanced multi-pressure workpiece processing
US20050211171A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Chemical vapor deposition plasma reactor having an ion shower grid
US20050211547A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma reactor and process using plural ion shower grids
US7695590B2 (en) * 2004-03-26 2010-04-13 Applied Materials, Inc. Chemical vapor deposition plasma reactor having plural ion shower grids
US20050211546A1 (en) * 2004-03-26 2005-09-29 Applied Materials, Inc. Reactive sputter deposition plasma process using an ion shower grid
WO2006127037A2 (en) * 2004-11-05 2006-11-30 Dana Corporation Atmospheric pressure processing using microwave-generated plasmas
KR100683416B1 (ko) 2004-11-25 2007-02-20 피에스케이 주식회사 플라즈마 챔버 시스템 및 이를 이용하여 저유전막을 갖는기판 상에 형성된 포토레지스트 패턴을 애싱하는 방법
KR100790779B1 (ko) 2006-06-09 2008-01-02 주식회사 아이피에스 갭 필 능력을 향상시킨 절연막 증착 방법
US20080060676A1 (en) * 2006-09-11 2008-03-13 Dana Scranton Workpiece processing with preheat
US8312384B2 (en) 2008-06-11 2012-11-13 Honeywell International Inc. Apparatus and method for fault-tolerant presentation of multiple graphical displays in a process control system
US20120160835A1 (en) 2010-12-23 2012-06-28 Eastman Chemical Company Wood heater with enhanced microwave barrier system
KR101390900B1 (ko) * 2011-05-31 2014-04-30 세메스 주식회사 기판처리장치
DE102011111449B4 (de) 2011-08-30 2014-07-17 Carl Freudenberg Kg Klemmmverbindung zur Befestigung von plattenförmigen Bauelementen insbesondere von Solarmodulen
RU2682744C2 (ru) * 2016-12-02 2019-03-21 Открытое акционерное общество "Научно-исследовательский институт точного машиностроения" Устройство для вакуумно-плазменного осаждения материалов с ионной стимуляцией
JP6764383B2 (ja) * 2017-09-20 2020-09-30 株式会社日立ハイテク プラズマ処理装置
US10544499B1 (en) * 2018-08-13 2020-01-28 Valeo North America, Inc. Reflector for vehicle lighting
CN117070924B (zh) * 2023-08-30 2024-04-26 江苏艾匹克半导体设备有限公司 一种化学气相沉积气流调节装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2546405B2 (ja) * 1990-03-12 1996-10-23 富士電機株式会社 プラズマ処理装置ならびにその運転方法
JP2598336B2 (ja) * 1990-09-21 1997-04-09 株式会社日立製作所 プラズマ処理装置
US5198725A (en) * 1991-07-12 1993-03-30 Lam Research Corporation Method of producing flat ecr layer in microwave plasma device and apparatus therefor
JPH11162958A (ja) * 1997-09-16 1999-06-18 Tokyo Electron Ltd プラズマ処理装置及びその方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9157151B2 (en) 2006-06-05 2015-10-13 Applied Materials, Inc. Elimination of first wafer effect for PECVD films

Also Published As

Publication number Publication date
KR100377582B1 (ko) 2003-03-29
EP1100119A4 (en) 2003-05-07
JP2000021871A (ja) 2000-01-21
US6392350B1 (en) 2002-05-21
EP1100119A1 (en) 2001-05-16
WO2000001007A1 (fr) 2000-01-06
TW417174B (en) 2001-01-01

Similar Documents

Publication Publication Date Title
KR100377582B1 (ko) 플라즈마 처리 방법
US6333269B2 (en) Plasma treatment system and method
US6422172B1 (en) Plasma processing apparatus and plasma processing method
US10418224B2 (en) Plasma etching method
US8075733B2 (en) Plasma processing apparatus
KR100430807B1 (ko) 플라즈마 성막 방법
KR100443471B1 (ko) 플라즈마 처리 방법
KR100374885B1 (ko) 절연막의 제조 방법
US6573190B1 (en) Dry etching device and dry etching method
WO2020060722A1 (en) High temperature rf heater pedestals
US20060096706A1 (en) Dry etching apparatus and a method of manufacturing a semiconductor device
KR100373971B1 (ko) 마이크로파플라즈마처리방법
US20030010453A1 (en) Plasma processing apparatus and plasma processing method
KR20010108968A (ko) 플라즈마 공정장치
KR100878467B1 (ko) 반도체 기판 처리장치
JP6983103B2 (ja) 処理装置及び埋め込み方法
KR20070080533A (ko) 에칭 처리방법
JP4141021B2 (ja) プラズマ成膜方法
KR20010042483A (ko) 가스 처리 장치
US10991591B2 (en) Reactive ion etching apparatus
JPH08195379A (ja) プラズマ処理方法及びプラズマ処理装置
JP2921137B2 (ja) 絶縁膜の形成方法
KR100466684B1 (ko) 불소 첨가 카본막 및 그 형성 방법
KR102660694B1 (ko) 플라스마 처리 방법
JPH07221068A (ja) プラズマ装置およびこれを用いたドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070223

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee