JP6983103B2 - 処理装置及び埋め込み方法 - Google Patents

処理装置及び埋め込み方法 Download PDF

Info

Publication number
JP6983103B2
JP6983103B2 JP2018082433A JP2018082433A JP6983103B2 JP 6983103 B2 JP6983103 B2 JP 6983103B2 JP 2018082433 A JP2018082433 A JP 2018082433A JP 2018082433 A JP2018082433 A JP 2018082433A JP 6983103 B2 JP6983103 B2 JP 6983103B2
Authority
JP
Japan
Prior art keywords
film
microwave
etching
film forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018082433A
Other languages
English (en)
Other versions
JP2019192733A5 (ja
JP2019192733A (ja
Inventor
稔 本多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2018082433A priority Critical patent/JP6983103B2/ja
Priority to KR1020207032512A priority patent/KR102471811B1/ko
Priority to PCT/JP2019/016679 priority patent/WO2019208397A1/ja
Publication of JP2019192733A publication Critical patent/JP2019192733A/ja
Publication of JP2019192733A5 publication Critical patent/JP2019192733A5/ja
Application granted granted Critical
Publication of JP6983103B2 publication Critical patent/JP6983103B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32201—Generating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Description

本開示は、処理装置及び埋め込み方法に関する。
基板に形成されたホール等の凹部を有する構造体に対して所定の膜を埋め込む工程（Gap fill process）がある。特許文献１は、基板に形成されたトレンチ分離構造において、プラズマＣＶＤ（Chemical Vapor Deposition）法を用いてトレンチをＳｉＯ２膜で埋設することを提案する。また、例えば、層間絶縁を行うために配線間のスペースにＳｉＮ膜を埋め込む工程がある。
特開２００２−４３４１１号公報 国際公開２００７／１３９１４０号明細書 特表２００６−５１０１９５号公報
しかしながら、ＣＶＤ又はＡＬＤ（Atomic Layer Deposition）等の成膜では、ホール等が形成された構造体への膜の埋め込みが難しい場合やスループットが悪くなる場合がある。特に高アスペクト比のホールの埋め込みを実行する場合には膜の埋め込みがより困難になる。
上記課題に対して、一側面では、基板上に形成された凹部へＳｉＮ膜を埋め込む処理装置及び埋め込み方法を提案する。
上記課題を解決するために、一の態様によれば、処理容器内にマイクロ波電力を印加するマイクロ波電力印加部と、前記処理容器内の基板を載置する載置台にバイアス電圧発生用の高周波電力を印加する高周波電力印加部を有し、ガスを供給するガス供給部と、制御部と、を有し、前記制御部は、予め定められた成膜条件に基づきマイクロ波電力及びバイアス電圧発生用の高周波電力を印加し、ＳｉとＨとＮとを含むガスを供給してマイクロ波プラズマによる成膜処理を行い、予め定められたエッチング条件に基づきＨを含むガス又はＨとＡｒとを含むガスを供給してマイクロ波プラズマによるエッチング処理を行うことを繰り返し、基板上に形成された凹部へのＳｉＮ膜の埋め込みを制御し、更に、前記制御部は、前記成膜処理と前記エッチング処理の間に、マイクロ波電力及びバイアス電圧発生用の高周波電力を印加し、Ｎを含むガスを供給してマイクロ波プラズマによる窒化処理を行う、処理装置が提供される。
一の側面によれば、基板上に形成された凹部へＳｉＮ膜を埋め込むことができる。
一実施形態に係るマイクロ波プラズマ処理装置の一例を示す図。 一実施形態に係る埋め込み（成膜）方法の一例を示すフローチャート。 一実施形態に係るＳｉＮ膜の埋め込みの一例を示す図。 一実施形態に係る成膜の圧力依存の結果の一例を示す図。 一実施形態に係るＲＩと成膜の結果との関係の一例を示す図。 一実施形態に係る成膜のバイアス電圧発生用の電力依存の結果の一例を示す図。 一実施形態に係る成膜のガス流量比及び電力依存の結果の一例を示す図。 一実施形態に係るエッチングの圧力依存の結果の一例を示す図。 一実施形態に係るエッチングのガス種依存の結果の一例を示す図。 一実施形態に係るエッチングのバイアス電圧発生用の電力及びマイクロ波依存の結果の一例を示す図。 一実施形態の変形例に係る埋め込み方法の一例を示すフローチャート。 一実施形態の変形例に係るＳｉＮ膜の埋め込みの一例を示す図。 一実施形態の変形例に係る膜の窒化と漏れ抵抗の関係の一例を示す図。 一実施形態に係るトリートメントの結果の一例を示す図。
以下、本開示を実施するための形態について図面を参照して説明する。なお、本明細書及び図面において、実質的に同一の構成については、同一の符号を付することにより重複した説明を省く。
［マイクロ波プラズマ処理装置］
図１は、一実施形態に係るマイクロ波プラズマ処理装置１００の断面図の一例を示す。マイクロ波プラズマ処理装置１００は、ウェハＷを収容する処理容器１を有する。マイクロ波プラズマ処理装置１００は、マイクロ波によって処理容器１の天井面に形成される表面波プラズマにより、ウェハＷに対して所定のプラズマ処理を行うプラズマ処理装置の一例である。所定のプラズマ処理としては、成膜処理及びエッチング処理が挙げられる。
マイクロ波プラズマ処理装置１００は、処理容器１とマイクロ波プラズマ源２と制御装置３とを有する。処理容器１は、気密に構成されたアルミニウムまたはステンレス鋼等の金属材料からなる略円筒状の容器であり、接地されている。
処理容器１は、本体部１０を有し、内部にプラズマの処理空間を形成する。本体部１０は、処理容器１の天井壁を構成する円盤状の天板である。処理容器１と本体部１０との接触面には支持リング１２９が設けられ、これにより、処理容器１の内部は気密にシールされている。本体部１０は、アルミニウムまたはステンレス鋼等の金属材料から形成されている。
マイクロ波プラズマ源２は、マイクロ波出力部３０とマイクロ波伝送部４０とマイクロ波放射機構５０とを有する。マイクロ波出力部３０は、複数経路に分配してマイクロ波を出力する。マイクロ波は、マイクロ波伝送部４０とマイクロ波放射機構５０とを通って処理容器１の内部に導入される。処理容器１内に供給されたガスは、導入されたマイクロ波の電界により励起し、これにより表面波プラズマが形成される。
処理容器１内にはウェハＷを載置する載置台１１が設けられている。載置台１１は、処理容器１の底部中央に絶縁部材１２ａを介して立設された筒状の支持部材１２により支持されている。載置台１１及び支持部材１２を構成する材料としては、表面をアルマイト処理（陽極酸化処理）したアルミニウム等の金属や内部に高周波用の電極を有した絶縁部材（セラミックス等）が例示される。載置台１１には、ウェハＷを静電吸着するための静電チャック、温度制御機構、ウェハＷの裏面に熱伝達用のガスを供給するガス流路等が設けられてもよい。
載置台１１には、整合器１３を介して高周波バイアス電源１４が接続されている。高周波バイアス電源１４から載置台１１にバイアス電圧発生用の高周波電力が供給される。これにより、ウェハＷ側にプラズマのイオンが引き込まれる。高周波バイアス電源１４は、載置台１１にバイアス電圧発生用の高周波電力を印加する高周波電力印加部の一例である。
処理容器１の底部には排気管１５が接続されており、排気管１５には真空ポンプを含む排気装置１６が接続されている。排気装置１６を作動させると処理容器１内が排気され、これにより、処理容器１内が所定の真空度まで高速に減圧される。処理容器１の側壁には、ウェハＷの搬入及び搬出を行うための搬入及び搬出口１７と、搬入及び搬出口１７を開閉するゲートバルブ１８とが設けられている。
マイクロ波伝送部４０は、マイクロ波出力部３０から出力されたマイクロ波を伝送する。マイクロ波伝送部４０は、１つの中央マイクロ波導入部４３ｂと６つの周縁マイクロ波導入部４３ａとを有する。
中央マイクロ波導入部４３ｂは、本体部１０の中央に配置され、６つの周縁マイクロ波導入部４３ａは、本体部１０の周辺に円周方向に等間隔に配置される。以下、周縁マイクロ波導入部４３ａおよび中央マイクロ波導入部４３ｂを総称して、マイクロ波導入部４３ともいう。マイクロ波導入部４３は、アンプ部４２から出力されたマイクロ波をマイクロ波放射機構５０に導入する機能およびインピーダンスを整合する機能を有する。
６つの周縁マイクロ波導入部４３ａの下方にて本体部１０の内部には６つの誘電体層１２３が配置されている。また、中央マイクロ波導入部４３ｂの下方にて本体部１０の内部には１つの誘電体層１３３が配置されている。なお、マイクロ波導入部４３の個数は６つに限らず、１つであってもよいし、３つ以上であってもよい。
マイクロ波放射機構５０は、誘電体天板１２１，１３１、スロット１２２，１３２及び誘電体層１２３，１３３を有する。誘電体天板１２１，１３１は、マイクロ波を透過させる円盤状の誘電体から形成され、本体部１０の上面に配置されている。誘電体天板１２１，１３１は、比誘電率が真空よりも大きい、例えば、石英、アルミナ（Ａｌ２Ｏ３）等により形成されている。
誘電体天板１２１，１３１の下には、本体部１０に形成されたスロット１２２，１３２を介して誘電体層１２３，１３３が本体部１０の開口の裏面に当接されている。誘電体層１２３、１３３は、例えば、石英、アルミナ（Ａｌ２Ｏ３）等により形成されている。誘電体層１２３，１３３は、本体部１０に形成された開口の厚み分だけ天井面から凹んだ位置に設けられ、マイクロ波をプラズマ生成空間Ｕに供給する誘電体窓として機能する。
周縁マイクロ波導入部４３ａおよび中央マイクロ波導入部４３ｂは、筒状の外側導体５２およびその中心に設けられた棒状の内側導体５３を同軸状に配置する。外側導体５２と内側導体５３の間には、マイクロ波電力が給電され、マイクロ波放射機構５０に向かってマイクロ波が伝播するマイクロ波伝送路４４となっている。
周縁マイクロ波導入部４３ａおよび中央マイクロ波導入部４３ｂには、スラグ５４と、その先端部に位置するインピーダンス調整部材１４０とが設けられている。スラグ５４を移動させることにより、処理容器１内の負荷インピーダンスをマイクロ波出力部３０におけるマイクロ波電源の特性インピーダンスに整合させる機能を有する。インピーダンス調整部材１４０は、誘電体で形成され、その比誘電率によりマイクロ波伝送路４４のインピーダンスを調整するようになっている。
なお、マイクロ波出力部３０、マイクロ波伝送部４０及びマイクロ波放射機構５０は、処理容器１内にマイクロ波電力を印加するマイクロ波電力印加部の一例である。
ガス供給源２２から供給されるガスは、ガス供給配管１１１を介してガス拡散室６２からガス供給孔６０を通り、処理容器１内にシャワー状に供給される。ガスの一例としては、Ａｒガス等のプラズマ生成用のガス、Ｎ２ガス等の高エネルギーで分解させたいガス、シランガス等の処理ガスが挙げられる。ガス供給源２２、ガス供給配管１１１及びガス供給孔６０は、ガスを供給するガス供給部の一例である。
マイクロ波プラズマ処理装置１００の各部は、制御装置３により制御される。制御装置３は、マイクロプロセッサ４、ＲＯＭ（Read Only Memory）５、ＲＡＭ（Random Access Memory）６を有している。ＲＯＭ５やＲＡＭ６にはマイクロ波プラズマ処理装置１００のプロセスシーケンス及び制御パラメータであるプロセスレシピが記憶されている。マイクロプロセッサ４は、プロセスシーケンス及びプロセスレシピに基づき、マイクロ波プラズマ処理装置１００の各部を制御する制御部の一例である。また、制御装置３は、タッチパネル７及びディスプレイ８を有し、プロセスシーケンス及びプロセスレシピに従って所定の制御を行う際の入力や結果の表示が可能になっている。また、制御装置３は、ＳｉＮ膜の埋め込み処理を制御する。
かかる構成のマイクロ波プラズマ処理装置１００においてプラズマ処理を行う際には、まず、ウェハＷが、搬送アーム上に保持された状態で、開口したゲートバルブ１８から搬入及び搬出口１７を通り処理容器１内に搬入される。ゲートバルブ１８はウェハＷを搬入後に閉じられる。ウェハＷは、載置台１１の上方まで搬送されると、搬送アームからプッシャーピンに移され、プッシャーピンが降下することにより載置台１１に載置される。処理容器１の内部の圧力は、排気装置１６により所定の真空度に保持される。処理ガスがガス供給孔６０からシャワー状に処理容器１内に導入される。周縁マイクロ波導入部４３ａおよび中央マイクロ波導入部４３ｂを介してマイクロ波放射機構５０から放射されたマイクロ波が天井壁の内部表面を伝播する。表面波となって伝播するマイクロ波の電界により、ガスが励起され、処理容器１側の天井壁下のプラズマ生成空間Ｕに生成された表面波プラズマによってウェハＷにプラズマ処理が施される。
［埋め込み方法］
次に、一実施形態に係る埋め込み方法の一例について、図２を参照して説明する。図２は、一実施形態に係る埋め込み方法の一例を示すフローチャートである。本フローチャートは、例えばマイクロ波プラズマ処理装置１００の制御装置３において実行される。
本処理が開始されると、制御装置３は、予め定められた成膜条件に基づき成膜工程の実行を制御する（ステップＳ１０）。成膜工程では、ＳｉとＨとＮとを含むガスを供給し、載置台１１にバイアス電圧発生用の高周波電力を印加し、処理容器１内にマイクロ波電力を印加してマイクロ波プラズマによる成膜処理を行う。成膜条件の適正化についての具体的な実験については後述する。
次に、制御装置３は、予め定められたエッチング条件に基づきエッチング工程の実行を制御する（ステップＳ１２）。エッチング工程では、Ｈを含むガス又はＨとＡｒとを含むガスを供給し、載置台１１にバイアス電圧発生用の高周波電力を印加し、処理容器１内にマイクロ波電力を印加してマイクロ波プラズマによるエッチング処理を行う。エッチング条件の適正化についての具体的な実験については後述する。
次に、制御装置３は、所定回数繰り返したかを判定する（ステップＳ１４）。制御装置３は、成膜工程及びエッチング工程を所定回数実行するまで、ステップＳ１０〜Ｓ１４を繰り返し、所定回数実行した後、本処理を終了する。
これにより、図３に示すように、ウェハＷ上に凹部が形成された構造体２１に対して成膜工程においてＳｉＮ膜２０が成膜され、エッチング工程においてＳｉＮ膜２０をエッチングして凹部の開口を広げる。エッチング工程では、ＳｉＮ膜２０の底部を削らずに側部や開口を削ることが好ましい。
このようにして成膜工程とエッチング工程とを繰り返すことで、ウェハＷに形成された凹部へのＳｉＮ膜２０の埋め込みを実現できる。
［マイクロ波プラズマ処理装置の特徴］
上記に説明した構成のマイクロ波プラズマ処理装置１００以外のプラズマ処理装置では、マイクロ波プラズマ処理装置１００よりもプラズマの電子温度が高く、イオンエネルギーが高い。
マイクロ波プラズマ処理装置１００では、処理容器１の天井面をマイクロ波の表面波が伝搬し、マイクロ波の表面波によって処理容器１内にプラズマを拡散させ、その拡散プラズマ（以下、「マイクロ波プラズマ」ともいう。）を用いてウェハＷに成膜及びエッチングを行う。
かかるマイクロ波プラズマの特徴としては、生成されるプラズマの電子密度が高く、プラズマの電子温度が低い、つまり、イオンエネルギーが低いため、ウェハＷへのダメージが少ない点が挙げられる。
本実施形態では、かかる特徴のマイクロ波プラズマを用いて、成膜工程→エッチング工程を繰り返し、構造物２１に形成された凹部の開口を塞がないようにして凹部への埋め込みを行う。その際、載置台１１にバイアス電圧発生用の高周波電力を印加することにより、イオンの挙動を制御する。これにより、アスペクト比が７．５以上の高アスペクト比の凹部においてもＳｉＮ膜を完全に埋め込むことができる。
成膜工程では、凹部の底部からＳｉＮ膜の埋め込みを行うために成膜条件の適正化を行う。また、エッチング工程では、凹部の底部をエッチングしたり、底部やマスクにダメージを与えたり、エッチング時等に生成される副生成物が凹部に堆積したりすることを回避しながら、凹部の開口を広げるためにエッチング条件の適正化を行う。以下では、成膜条件を適正化するための実験結果の一例について説明した後、エッチング条件を適正化するための実験結果の一例について説明する。
［成膜条件の適正化］
＜成膜条件：圧力＞
一実施形態に係る成膜工程における成膜条件の適正化について説明する。最初に、圧力条件を可変にして、一実施形態に係る成膜工程を実行したときの実験結果の一例について図４を参照して説明する。図４は、一実施形態に係る成膜工程における圧力依存の実験結果の一例を示す図である。本実験では、処理容器１内の圧力を１０Ｐａ、２０Ｐａ、４０Ｐａ、８０Ｐａに制御する。本実験におけるその他の成膜条件を以下に示す。
（成膜条件）
ガス種 Ａｒ、ＳｉＨ４、Ｎ２
マイクロ波電力 ３ｋＷ
バイアス電圧発生用の高周波電力 ５Ｗ
なお、成膜条件におけるガス種に示すＡｒとＳｉＨ４とＮ２との混合ガスは、ＳｉとＨとＮとを含むガスの一例である。また、成膜条件におけるマイクロ波電力は３ｋＷに限られず、３ｋＷ〜５ｋＷの範囲であればよい。本体部１０の天井壁を構成する円盤状の天板の直径φは４５８ｍｍである。よって、マイクロ波電力を３ｋＷ〜５ｋＷの範囲とすると、単位面積当たりのマイクロ波電力は、約１．８２１（Ｗ／ｃｍ２）〜約３．０３５（Ｗ／ｃｍ２）の範囲であればよい。
また、成膜条件におけるバイアス電圧発生用の高周波電力は５Ｗに限られず、５Ｗ〜１００Ｗの範囲であればよい。電極として機能する載置台１１の直径φは３００ｍｍである。よって、バイアス電圧発生用の高周波電力を５Ｗ〜１００Ｗの範囲とすると、単位面積当たりのバイアス電圧発生用の高周波電力は、約０．００７０７４（Ｗ／ｃｍ２）〜約０．１４１５（Ｗ／ｃｍ２）の範囲であればよい。
本実験の結果について、図４の最下段の膜厚に示すように、構造体２１の上面に成膜されたＳｉＮ膜２０をＴｏｐで示し、構造体２１の凹部の側壁に成膜されたＳｉＮ膜２０をＳｉｄｅで示し、凹部の底部に成膜されたＳｉＮ膜２０をＢｏｔｔｏｍで示す。
１段目の各圧力に対して２段目に示した実験結果の成膜パターンの断面のＳｉｄｅとＴｏｐとの厚さの比（＝Ｓｉｄｅ／Ｔｏｐ）を３段目に示し、ＢｏｔｔｏｍとＳｉｄｅとの厚さの比（＝Ｂｏｔｔｏｍ／Ｓｉｄｅ）を４段目に示す。
この結果によれば、処理容器１内の圧力を１０Ｐａにしたとき、Ｂｏｔｔｏｍ／Ｓｉｄｅは「１．２４」となっており、凹部の側部に膜が形成され難く、凹部の底部から膜を形成することができる。これは、処理容器１内を１０Ｐａ以下の圧力にすることで、バイアス電圧発生用の高周波電力を載置台１１に印加したときに、イオンが垂直に凹部に入り、側壁に膜が付着し難くなり、凹部の底部の膜を厚くすることができるためである。
一方、処理容器１内を２０Ｐａ、４０Ｐａ、８０Ｐａの圧力にすると、バイアス電圧発生用の高周波電力を載置台１１に印加したときに、イオンが垂直に凹部に入らずに、凹部の底部及び側壁が均等に成膜される。以上から、成膜工程において、処理容器１内の圧力は１０Ｐａ以下に制御すればよい。これにより、凹部の側壁への膜の付着が少なくなり、凹部の底部からＳｉＮ膜２０を埋め込むことができる。
＜ＲＩと成膜条件＞
次に、一実施形態に係る成膜工程により成膜された膜質を示す一つの指標となるＲＩ（Refractive Index）の評価結果について図５を参照して説明する。図５は、一実施形態に係るＲＩと成膜の結果との関係の一例を示す図である。ＲＩ値は、膜に光を照射したときの光の屈折率を示し、膜質を評価するときの手段の一つとして用いられる。本実施形態では、図５の低ＲＩ値は、ＲＩ値が２．５又はそれよりも小さい値を示し、高ＲＩ値は、ＲＩ値が２．７又はそれよりも大きい値を示す。本実験の成膜条件を以下に示す。
（成膜条件）
圧力 ８Ｐａ
ガス種 Ａｒ、ＳｉＨ４、Ｎ２
マイクロ波電力 ３ｋＷ
バイアス電圧発生用の高周波電力 ５Ｗ
１段目のＲＩ値に対して２段目に示した実験結果の成膜パターンの断面のＳｉｄｅとＴｏｐとの比（＝Ｓｉｄｅ／Ｔｏｐ）を３段目に示し、ＢｏｔｔｏｍとＳｉｄｅとの比（＝Ｂｏｔｔｏｍ／Ｓｉｄｅ）を４段目に示す。
２段目に示した実験結果の成膜パターンの断面によれば、高ＲＩ値を持つ膜である程、その膜の形成において構造体２１の凹部の側部に膜が形成され難く（Ａ及び最下段を参照）、凹部の底部から膜を堆積できることがわかる。また、低ＲＩ値を持つ膜である程、その膜の形成において構造体２１の凹部の側部と底部とで均等に成膜され（Ｂ及び最下段を参照）、凹部の開口が狭くなる。
更に、低ＲＩ値である場合には、最下段の右端に示すように凹部の開口においてオーバーハング（ピンチング）が発生し、更に開口が狭まることがわかる（Ｃ及び最下段を参照参照）。以上から、成膜工程において、高ＲＩ値を持つ膜が成膜されるように成膜条件を設定することが好ましい。これにより、凹部の側壁への膜の付着が少なくなり、凹部の底部からＳｉＮ膜２０を埋め込むことができる。
＜成膜条件：バイアス電圧発生用の高周波電力＞
次に、バイアス電圧発生用の高周波電力（ＲＦ）を可変にして、一実施形態に係る成膜工程を実行したときの実験結果の一例について図６を参照して説明する。図６は、一実施形態に係る成膜工程におけるバイアス電圧発生用の電力依存の結果の一例を示す図である。本実験では、バイアス電圧発生用の高周波電力を０Ｗ、５Ｗ、１０Ｗ、２５Ｗに制御する。本実験におけるその他の成膜条件を以下に示す。
（成膜条件）
圧力 ８Ｐａ
ガス種 Ａｒ、ＳｉＨ４、Ｎ２
マイクロ波電力 ３ｋＷ
以上の成膜条件では、高ＲＩ値のＳｉＮ膜２０が形成されることが実験でわかっている。本実験の結果では、高ＲＩ値のＳｉＮ膜２０を形成するように成膜条件が設定されているため、図６の最下段の膜厚に示すように、バイアス電圧発生用の電力がいずれの値であっても、凹部の側部に膜が形成され難く、凹部の底部から膜を堆積できる。
更に、バイアス電圧発生用の電力を１０Ｗに高くすると、イオンの引き込み力が強くなり、凹部の開口を狭めずに凹部の底部の膜厚を増加できる（Ｄ及び最下段を参照）。これは、バイアス電圧発生用の高周波電力を高くすると、バイアス電圧発生用の高周波電力を載置台１１に印加したときに、イオンが垂直に凹部に入射されるためである。これにより、側壁に膜が付着し難くなり、凹部の底部の膜を厚くすることができる。ただし、バイアス電圧発生用の電力が高すぎると、構造体のパターンを傷つけ易くなる。また、バイアス電圧発生用の電力を高くする程、凹部の開口に副生成物が再付着し、凹部の開口においてオーバーハング（ピンチング）が発生し、開口が狭くなる（Ｅ参照）。一方、バイアス電圧発生用の電力を印加しないと、凹部の側部に膜が形成され、凹部の底部の膜厚を増加し難くなることがわかる。よって、本実験からバイアス電圧発生用の電力は５Ｗ以上に制御することが好ましい。
＜成膜条件：ガス流量比及びバイアス電圧発生用の高周波電力＞
次に、ガス流量比及びバイアス電圧発生用の高周波電力を可変にして、一実施形態に係る成膜工程を実行したときの実験結果の一例について図７を参照して説明する。図７は、一実施形態に係るガス流量比とバイアス電圧発生用の電力（ＲＦ）を可変に制御したときの成膜の結果の一例を示す図である。本実験におけるその他の成膜条件を以下に示す。
（成膜条件）
圧力 ８Ｐａ
ガス種 ＳｉＨ４、Ｈ２
マイクロ波電力 ３ｋＷ
図７の行は、ＳｉＨ４とＮ２のガス流量比（＝ＳｉＨ４／Ｎ２）を示す。図７の列は、バイアス電圧発生用の高周波電力（ＲＦ）を示す。ガス流量比とバイアス電圧発生用の高周波電力を変化させたときの成膜パターンを（ａ）〜（ｎ）で示す。
この結果、例えばバイアス電圧発生用の高周波電力を含む、ガス流量比以外の成膜条件が変わらない場合、ＳｉＨ４とＮ２とのガス流量比の変化に応じてＲＩ値が変化することがわかる。具体的には、ＲＩ値は２．０〜３．０の範囲にて変化し、Ｎ２に対するＳｉＨ４の流量比が高くなる程ＲＩ値が高くなり、凹部の開口が広くなる（Ｆ参照）。Ｎ２に対するＳｉＨ４の流量比が低い程ＲＩ値が低くなり、凹部の開口が狭くなる又は閉じる（Ｇ参照）。
また、ＳｉＨ４とＮ２とのガス流量比が同じであれば、バイアス電圧発生用の高周波電力が低い程凹部の開口が広くなる（Ｇ，Ｆ参照）。またバイアス電圧発生用の高周波電力を印加しない場合（０Ｗ）、凹部の開口が閉じる（成膜パターン（ｂ）参照）。バイアス電圧発生用の高周波電力が２００Ｗの場合、成膜パターンが崩れ、凹部の開口が閉じる（Ｉ参照）。
以上から、成膜工程において、凹部の開口を狭めずに成膜工程を実行するためには、バイアス電圧発生用の電力を５Ｗ〜１００Ｗに制御することが好ましい。これにより、凹部の側壁への膜の付着が少なくなり、凹部の底部からＳｉＮ膜２０を埋め込むことができる。
また、ＳｉＮ膜のＲＩ値が約２．５〜約２．７の範囲になるように成膜条件を制御して、成膜工程を実行することが好ましい。ＲＩ値を約２．５〜約２．７程度の高ＲＩ値になるように成膜するとＳｉＮ膜２０中にＳｉ成分が多く含まれる膜が形成されることがわかる。ＳｉＮ膜２０中のＳｉの割合を高くするためには、マイクロ波電力を３ｋＷ〜５ｋＷの範囲に制御し、バイアス電圧発生用の電力を５Ｗ〜１００Ｗに制御する。
加えて、バイアス電圧発生用の電力を５Ｗ〜１００Ｗの範囲で高く制御したり低くしたりすることで、ＳｉＨ４ガスの解離度を制御し、これにより、ＳｉＨ４から生成されるＳｉＨ３ ＊、ＳｉＨ２ ＊、ＳｉＨ＊のラジカル及びイオンの比率を調整することができる。ＳｉＨ４のガスから生成されるラジカルのうち、高次のＳｉＨ３ ＊は付着係数が高く、低次のＳｉＨ＊は付着係数が低い。よって、バイアス電圧発生用の電力を５Ｗ〜１００Ｗの範囲で制御してＳｉＨ４のガスの解離度を制御することで、凹部の側壁への膜の付着確率を制御し、これにより、凹部の側壁への膜の付着を抑制し、ＳｉＮ膜２０を凹部の底部から埋め込むことができる。
［エッチング条件の適正化］
＜エッチング条件：圧力＞
次に、一実施形態に係るエッチング工程におけるエッチング条件の適正化について説明する。最初に、エッチングの圧力依存の結果の一例について図８を参照して説明する。図８は、一実施形態に係る圧力を可変に制御したときのエッチングの結果の一例を示す図である。本実験では、成膜工程においてＳｉＮ膜が形成されているウェハＷに対してエッチング工程を実行する。その際、処理容器１内の圧力を２Ｐａ、４Ｐａ、１０Ｐａ、２０Ｐａ、３０Ｐａに制御する。本実験におけるその他のエッチング条件を以下に示す。
（エッチング条件）
圧力 ８Ｐａ
ガス種 Ｈ２又はＡｒとＨ２の混合ガス
マイクロ波電力 ２Ｗ
バイアス電圧発生用の高周波電力 ２００Ｗ
なお、エッチング条件におけるガス種に示すＨ２ガスは、Ｈを含むガスの一例である。また、ガス種に示すＡｒとＨ２の混合ガスは、ＨとＡｒとを含むガスの一例である。また、エッチング工程におけるマイクロ波電力は、２Ｗに制御されることに限られず、成膜工程時に制御するマイクロ波電力よりも低い電力に制御すればよい。
また、エッチング条件におけるバイアス電圧発生用の高周波電力は２００Ｗに限られず、２００Ｗ〜５００Ｗの範囲であればよい。つまり、単位面積当たりのバイアス電圧発生用の高周波電力は、約０．２８２９（Ｗ／ｃｍ２）〜約０．７０７４（Ｗ／ｃｍ２）の範囲であればよい。
図８の上段の成膜パターンは、成膜工程の後にエッチング工程を実行せずに成膜時間を増加させた場合、成膜時間の増加に伴い凹部の開口が閉じる（Ｊ参照）ことを示す。図８の下段は、本実験の結果の一例を示す。この結果によれば、処理容器１内の圧力を１０Ｐａ以下にすることで、構造体２１の凹部の開口を広がることがわかる（Ｋ参照）。一方、処理容器１内の圧力を２０Ｐａよりも高圧にすると、エッチング工程等で生成された副生成物が凹部の側壁や開口に再付着して開口が狭まる又は閉じることがわかる。
これは、１０Ｐａ以下の圧力の場合、バイアス電圧発生用の高周波電力を載置台１１に印加することで、イオンが垂直にホールに入り、凹部内のエッチングを垂直に行うことが可能になるため、開口が広がると考えられる。
以上から、エッチング工程において、処理容器１内の圧力は１０Ｐａ以下に制御してもよいし、４Ｐａ〜１０Ｐａに制御することが好ましい。これにより、凹部の側壁や開口への膜の再付着が抑制され、凹部の開口を広げ、次の成膜工程において凹部の底部からＳｉＮ膜２０を埋め込むことができる。
＜エッチング条件：ガス流量比＞
次に、ガス流量比を変えて一実施形態に係るエッチング工程を実行したときの実験結果の一例について図９を参照して説明する。図９は、一実施形態に係るエッチングにおけるガス流量比とエッチング結果の一例を示す図である。本実験におけるその他のエッチング条件を以下に示す。
（エッチング条件）
圧力 ８Ｐａ
ガス種 Ａｒ、Ｈ２
マイクロ波電力 ２Ｗ
バイアス電圧発生用の高周波電力 ２００Ｗ
本実験では、上記エッチング条件でエッチング工程を実行し、以下の成膜条件で成膜工程を実行することを５回繰り返し行った。
（成膜条件）
圧力 ８Ｐａ
ガス種 Ａｒ、ＳｉＨ４、Ｈ２
マイクロ波電力 ３０００Ｗ
バイアス電圧発生用の高周波電力 ５Ｗ
左の成膜パターンは、Initial（初期状態の凹部）のとき、すなわち、ＳｉＮ膜が成膜された状態である。Initialに対してエッチング工程を実行したときのガス流量比と成膜パターンとの関係について説明する。中央の成膜パターンは、エッチング工程におけるＡｒとＨ２のガス流量比が１０／１の場合にエッチングされた凹部の状態を示す。また、右の成膜パターンは、ＡｒとＨ２のガス流量比が１０／１２の場合にエッチング工程によりエッチングされた凹部の状態を示す。これによれば、中央の成膜パターンでは、凹部のエッチング形状が垂直にならずに、開口を狭くするオーバーハングが発生している。
これに対して、右の成膜パターンでは、凹部のエッチング形状が垂直になり、開口が広がっていることがわかる。本実験の結果から、ＡｒとＨ２との混合ガスを供給する場合、Ｈ２の流量をＡｒの流量よりも多く供給するように制御することが好ましい。Ａｒガスを増やすと凹部の内部を叩いてエッチングが測定される。この場合、削られた副生成物が凹部内に再付着し、凹部の側部や開口が狭まる可能性がある。
以上から、エッチング工程では、Ｈ２とＡｒとの混合ガスを供給する場合、Ｈ２の流量をＡｒの流量よりも多く供給することが好ましい。これにより、凹部の開口を広げ、エッチング形状をより垂直にすることができる。
なお、エッチング工程においてガス種は、ＡｒとＨ２の混合ガスか、Ｈ２ガスの単一ガスを用いることができる。ただし、マイクロ波プラズマを安定させるためには、Ｈ２ガスの単一ガスよりもＡｒとＨ２の混合ガスの方が好ましい。
＜エッチング条件：バイアス電圧発生用の高周波電力＞
次に、バイアス電圧発生用の高周波電力を可変にして、一実施形態に係るエッチング工程を実行したときの実験結果の一例について図１０を参照して説明する。図１０は、一実施形態に係るバイアス電圧発生用の電力を可変に制御したときのエッチングの結果の一例を示す図である。本実験では、バイアス電圧発生用の高周波電力を５０Ｗ、１００Ｗ、２００Ｗ、３００Ｗに制御する。本実験におけるその他のエッチング条件を以下に示す。
（エッチング条件）
圧力 ８Ｐａ
ガス種 ＡｒとＨ２の混合ガス
図１０の行はマイクロ波電力の大きさの目安を示し、上段の成膜パターンでは、エッチング工程のマイクロ波電力が成膜工程のマイクロ波電力よりも低いことを示す。中段の成膜パターンでは、エッチング工程のマイクロ波電力が成膜工程のマイクロ波電力と同程度であることを示す。下段の成膜パターンでは、エッチング工程のマイクロ波電力が成膜工程のマイクロ波電力よりも高いことを示す。
この結果では、バイアス電圧発生用の電力を５０Ｗ又は１００Ｗに制御した場合、凹部の開口が閉じている。一方、エッチング工程においてバイアス電圧発生用の電力を２００Ｗ又は３００Ｗに制御し、かつ、エッチング工程のマイクロ波電力を成膜工程のマイクロ波電力よりも低く制御してエッチングすると、凹部の開口が狭まらず、ＳｉＮ膜２０が凹部に埋め込まれることがわかる。よって、バイアス電圧発生用の電力を２００Ｗ〜３００Ｗに制御し、かつ、エッチング工程のマイクロ波電力を成膜工程のマイクロ波電力よりも低くすることで、成膜工程→エッチング工程の繰り返しにより、凹部にＳｉＮ膜２０を埋め込むことができる。
なお、図１０の中段ではマスク選択比が低く、下段ではエッチングにより生成された副生成物が凹部の開口に再付着して、凹部の開口が狭まっている又は閉じている。以上から、バイアス電圧発生用の電力を２００Ｗ〜３００Ｗに制御し、かつ、エッチング工程におけるマイクロ波電力を、成膜工程におけるマイクロ波電力よりも低く制御することで、凹部のエッチング形状を垂直に保持し、凹部の底部からＳｉＮ膜２０を埋め込むことができる。
ただし、バイアス電圧発生用の電力の大きさは、構造体２１のパターンの形状や、マイクロ波プラズマ処理装置１００の載置台１１の上面と処理容器１の天井面とのギャップ等により適切値が異なる。よって、エッチング工程において、バイアス電圧発生用の電力を２００Ｗ〜５００Ｗに制御してもよい。特に、アスペクト比が７．５以上の高アスペクトのホール等をエッチングする場合には５００Ｗ程度の高いバイアス電圧発生用の電力を印加することが好ましい。
以上に説明した成膜工程及びエッチング工程は、マイクロ波プラズマ処理装置１００の処理容器１内で実行される。成膜工程とエッチング工程とを別の装置で実行すると、工数が増え、特に高アスペクト比のホール等の凹部の埋め込みを実行する場合には膨大な工数が必要となる。本実施形態では、成膜工程及びエッチング工程を同一のマイクロ波プラズマ処理装置１００で連続して行うことができる。これにより、スループットを向上させることができる。
［変形例：窒化工程の挿入］
ＲＩ値はＳｉＮ膜２０の絶縁性と関連し、２．０〜３．０の範囲であることが好ましい。しかし、埋め込まれたＳｉＮ膜２０に高い絶縁性が求められるときと、それ程高い絶縁性は求められない場合がある。
例えば層間絶縁を行うために、配線間のスペースにＳｉＮ膜２０を埋め込む場合、高い絶縁性が求められる。一方、ＳｉＮ膜２０中にＳｉ成分が多く含まれる膜では絶縁性が低くなる。
そこで、本変形例では、ＳｉＮ膜２０中にＳｉ成分が多く含まれる膜を窒化することでＳｉＮ膜２０の絶縁性を高める。これにより、絶縁性の高いＳｉＮ膜２０の埋め込みを実現し、埋め込まれたＳｉＮ膜により層間絶縁を行うことができる。
変形例に係る埋め込み方法の一例について、図１１を参照しながら説明する。図１１は、一実施形態の変形例に係る埋め込み方法の一例を示すフローチャートである。本フローチャートは、例えばマイクロ波プラズマ処理装置１００の制御装置３において実行される。
本処理が開始されると、制御装置３は、予め定められた成膜条件に基づき成膜工程の実行を制御する（ステップＳ２０）。成膜工程では、適正化された成膜条件に基づきＳｉとＨとＮとを含むガスを供給し、載置台１１にバイアス電圧発生用の高周波電力を印加し、処理容器１内にマイクロ波電力を印加してマイクロ波プラズマによる成膜処理を行う。
次に、制御装置３は、成膜されたＳｉＮ膜を所定の窒化条件に基づき窒化する窒化工程を実行する（ステップＳ２２）。窒化工程では、Ｎ２ガスが供給される。Ｎ２ガスは、Ｎを含むガスの一例である。
次に、制御装置３は、予め定められたエッチング条件に基づきエッチング工程の実行を制御する（ステップＳ２４）。エッチング工程では、Ｈを含むガス又はＨとＡｒとを含むガスを供給し、載置台１１にバイアス電圧発生用の高周波電力を印加し、処理容器１内にマイクロ波電力を印加してマイクロ波プラズマによるエッチング処理を行う。
次に、制御装置３は、所定回数繰り返したかを判定する（ステップＳ２６）。制御装置３は、成膜工程及びエッチング工程を所定回数実行するまで、ステップＳ２０〜Ｓ２６を繰り返し実行し、所定回数実行した後、本処理を終了する。
これにより、図１２に示すように、凹部を有する構造体２１に対して成膜工程においてＳｉＮ膜２０が成膜される。次に、窒化工程によりＳｉＮ膜２０が窒化される。次に、エッチング工程においてＳｉＮ膜２０の側部をエッチングして凹部の開口を広げ、エッチング形状を垂直にする。かかる変形例では、成膜工程と窒化工程とエッチング工程とを繰り返すことで、絶縁性の高いＳｉＮ膜２０の埋め込みを実現できる。なお、エッチング工程を終えた後、ＳｉＮ膜２０の埋め込み後の表面に表面荒れ等がある場合には、最後に成膜工程を実行することが好ましい。
図１３は、一実施形態の変形例に係るＳｉＮ膜の窒化と漏れ抵抗の関係の一例を示す図である。図１３の横軸は絶縁破壊電圧Ｅ（ＭＶ／ｃｍ）を示し、縦軸は膜の漏れ抵抗Ｊ（Ａ／ｃｍ２）を示す。
ａは、成膜工程（Ｃ）とエッチング工程（Ｅ）との繰り返しによって成膜された、ＲＩ２．８０のＳｉＮ膜に対して絶縁破壊電圧Ｅを印加したときの漏れ抵抗Ｊを示す。ｂは、成膜工程（Ｃ）とエッチング工程（Ｅ）との繰り返しによって成膜された、ＲＩ２．０６のＳｉＮ膜に対して絶縁破壊電圧Ｅを印加したときの漏れ抵抗Ｊを示す。
ｃは、成膜工程（Ｃ）とエッチング工程（Ｅ）と窒化工程（Ｎ）を５秒繰り返し、成膜された、ＲＩ２．８０のＳｉＮ膜に対して絶縁破壊電圧Ｅを印加したときの漏れ抵抗Ｊを示す。ｄは、成膜工程（Ｃ）とエッチング工程（Ｅ）と窒化工程（Ｎ）を１５秒繰り返し、成膜された、ＲＩ２．８０のＳｉＮ膜に対して絶縁破壊電圧Ｅを印加したときの漏れ抵抗Ｊを示す。ｅは、成膜工程（Ｃ）とエッチング工程（Ｅ）と窒化工程（Ｎ）を３０秒繰り返し、成膜された、ＲＩ２．８０のＳｉＮ膜に対して絶縁破壊電圧Ｅを印加したときの漏れ抵抗Ｊを示す。
これによれば、成膜工程（Ｃ）とエッチング工程（Ｅ）の間に窒化工程（Ｎ）を挿入することで、漏れ抵抗Ｊが下がり、ＳｉＮ膜の絶縁性が高められていることがわかる。
［トリートメント処理］
成膜工程とエッチング工程との繰り返しや、成膜工程と窒化工程とエッチング工程との繰り返しにより凹部に埋め込んだＳｉＮ膜２０に対して、トリートメントするトリートメント工程を有してもよい。トリートメント工程は、成膜工程、窒化工程、エッチング工程を行うマイクロ波プラズマ処理装置１００と同一装置で行われる。
この場合、制御装置３は、凹部へのＳｉＮ膜の埋め込み後、処理容器内にＨを含むガスを供給し、マイクロ波プラズマによるＳｉＮ膜のトリートメント処理を行う。
制御装置３は、Ｈを含むガスとしてＨ２とＡｒとの混合ガスを供給し、Ａｒの流量をＨ２の流量よりも多く供給するように制御して前記トリートメント処理を行う。トリートメント条件を以下に示す。
（トリートメント条件）
ガス種 Ａｒ／Ｈ２
ガス流量比 Ａｒ／Ｈ２＝１０／１
圧力 １０Ｐａ
マイクロ波電力 ４ｋＷ
バイアス電圧発生用の高周波電力 ２００Ｗ
トリートメント時間 ６０ｓ
上記トリートメント条件に基づきポリシリコン膜にトリートメント工程を実行した結果を図１４に示す。これによれば、図１４の（ａ）の最左に示す表面粗さＲａが２．６３ｎｍの状態から、上記のプラズマトリートメントを実行することにより、図１４の（ｂ）に示す０．２１ｎｍの状態まで、Ｓｉ膜の表面を滑らかにすることができた。
なお、図１４の（ａ）は、最左から最右に向かって結晶性を下げたときのＳｉ膜の表面の状態を示す。最右は、結晶性が０％、つまりアモルファスシリコン（ａＳｉ）膜の表面状態を示す。
図１４の（ａ）と（ｂ）とを比較すると、本実施形態に係るトリートメント工程を実行することで、Ｓｉ膜の表面のラフネスを低減でき、膜の結晶性を下げた場合と同様にＳｉ膜の表面を滑らかにすることができることがわかった。
これによれば、ＳｉＮ膜についても、その表面を滑らかにすることで、次工程でＳｉＮ膜上への膜の形成を良好にすることができる。また、トリートメント工程は、成膜工程及びエッチング工程と同一のマイクロ波プラズマ処理装置１００の処理容器１内で行うことができる。これにより、スループットを向上させることができる。
なお、トリートメント工程では、Ａｒの流量をＨ２の流量よりも多く供給するように制御することが好ましい。また、トリートメント工程は、ＳｉＮ膜のトリートメントだけでなく、他の膜のトリートメントとしても実行可能である。
以上、一実施形態に係るＳｉＮ膜の埋め込み処理、変形例に係る埋め込み処理、埋め込み処理後のトリートメント処理について説明した。成膜工程では、ＳｉとＨとＮとを含むガスの一例として、Ａｒ、ＳｉＨ４、Ｎ２のガスを供給した。ただし、ＳｉＨ４の替わりにＳｉ２Ｈ６、Ｓｉ２Ｈ２ＣＦ２のガス種を使用することができる。
また、窒化工程では、Ｎを含むガスの一例として、Ｎ２ガスを挙げた。ただし、Ｎ２の替わりにＮＨ３のガス種を使用することができる。
また、エッチング工程では、Ｈを含むガス又はＨとＡｒとを含むガスの一例として、Ｈ２ガス又はＡｒとＨ２の混合ガスを挙げた。ただし、Ｈを含むガスはＨ２の単一ガスに限られず、Ｈ２とＨｅの混合ガスを使用することができる。
以上に説明したように、本実施形態に係るＳｉＮ膜の埋め込み方法によれば、成膜条件とエッチング条件を適正化し、適正化された成膜条件及びエッチング条件に基づき成膜工程及びエッチング工程を繰り返し行うことで、ウェハＷ上に形成された凹部へＳｉＮ膜を埋め込むことができる。
また、成膜工程とエッチング工程の間にて窒化工程を行うことで、ＳｉＮ膜の絶縁性を向上させることができる。更に、成膜工程とエッチング工程とを繰り返し行った後、トリートメント工程を実行することで、ＳｉＮ膜の表面を滑らかにし、次工程において良好に成膜することができる。
以上、処理装置及び埋め込み方法を上記実施形態により説明したが、本開示にかかる処理装置及び埋め込み方法は上記実施形態に限定されるものではなく、本開示の範囲内で種々の変形及び改良が可能である。上記複数の実施形態に記載された事項は、矛盾しない範囲で組み合わせることができる。
本開示に係る基板処理装置は、Capacitively Coupled Plasma(CCP)、Inductively Coupled Plasma(ICP)、Radial Line Slot Antenna、Electron Cyclotron Resonance Plasma(ECR)、Helicon Wave Plasma(HWP)のどのタイプでも適用可能である。
本明細書では、基板の一例としてウェハＷを挙げて説明した。しかし、基板は、これに限らず、LCD(Liquid Crystal Display)、FPD(Flat Panel Display)に用いられる各種基板、ＣＤ基板、プリント基板等であっても良い。
１ 処理容器
２ マイクロ波プラズマ源
３ 制御装置
１１ 載置台
１４ 高周波バイアス電源
２０ ＳｉＮ膜
２１ 構造体
２２ ガス供給源
３０ マイクロ波出力部
４０ マイクロ波伝送部
４３ａ 周縁マイクロ波導入部
４３ｂ 中央マイクロ波導入部
４４ マイクロ波伝送路
５０ マイクロ波放射機構
６０ ガス供給孔
１００ マイクロ波プラズマ処理装置
１２１，１３１ 誘電体天板
１２２，１３２ スロット
１２３、１３３ 誘電体層
１４０ インピーダンス調整部材
Ｕ プラズマ生成空間

Claims (18)

  1. 処理容器内にマイクロ波電力を印加するマイクロ波電力印加部と、
    前記処理容器内の基板を載置する載置台にバイアス電圧発生用の高周波電力を印加する高周波電力印加部を有し、
    ガスを供給するガス供給部と、
    制御部と、を有し、
    前記制御部は、予め定められた成膜条件に基づきマイクロ波電力及びバイアス電圧発生用の高周波電力を印加し、ＳｉとＨとＮとを含むガスを供給してマイクロ波プラズマによる成膜処理を行い、予め定められたエッチング条件に基づきＨを含むガス又はＨとＡｒとを含むガスを供給してマイクロ波プラズマによるエッチング処理を行うことを繰り返し、基板上に形成された凹部へのＳｉＮ膜の埋め込みを制御し、
    更に、前記制御部は、前記成膜処理と前記エッチング処理の間に、マイクロ波電力及びバイアス電圧発生用の高周波電力を印加し、Ｎを含むガスを供給してマイクロ波プラズマによる窒化処理を行う、処理装置。
  2. 前記制御部は、前記成膜処理及び前記エッチング処理において前記処理容器内の圧力を１０Ｐａ以下に制御する、
    請求項１に記載の処理装置。
  3. 前記制御部は、前記成膜処理では前記マイクロ波電力を１．８２１（Ｗ／ｃｍ２）〜３．０３５（Ｗ／ｃｍ２）の範囲内に制御し、前記エッチング処理では前記成膜処理において印加するマイクロ波電力よりも低い電力に制御する、
    請求項１又は２に記載の処理装置。
  4. 前記制御部は、前記成膜処理において供給する前記バイアス電圧発生用の高周波電力を０．００７０７４（Ｗ／ｃｍ２）〜０．１４１５（Ｗ／ｃｍ２）の範囲内に制御し、
    前記エッチング処理において供給する前記バイアス電圧発生用の高周波電力を０．２８２９（Ｗ／ｃｍ２）〜０．７０７４（Ｗ／ｃｍ２）の範囲内に制御する、
    請求項１〜３のいずれか一項に記載の処理装置。
  5. 前記制御部は、前記ＳｉとＨとＮとを含むガスとしてＳｉＨ４とＮ２との混合ガスを供給する、
    請求項１〜４のいずれか一項に記載の処理装置。
  6. 前記制御部は、前記Ｈを含むガスとしてＨ２ガスを供給する又は前記ＨとＡｒとを含むガスとしてＨ２とＡｒとの混合ガスを供給する、
    請求項１〜５のいずれか一項に記載の処理装置。
  7. 前記制御部は、前記Ｈ２とＡｒとの混合ガスを供給する場合、Ｈ２の流量をＡｒの流量よりも多く供給するように制御する、
    請求項６に記載の処理装置。
  8. 前記制御部は、基板上に形成された凹部へのＳｉＮ膜の埋め込み後、Ｈを含むガスを供給し、マイクロ波プラズマによる前記ＳｉＮ膜のトリートメント処理を行う、
    請求項１〜７のいずれか一項に記載の処理装置。
  9. 前記制御部は、Ｈを含むガスとしてＨ２とＡｒとの混合ガスを供給し、Ａｒの流量をＨ２の流量よりも多く供給するように制御して前記トリートメント処理を行う、
    請求項８に記載の処理装置。
  10. 基板上に形成された前記凹部のアスペクト比は、７．５以上である、
    請求項１〜９のいずれか一項に記載の処理装置。
  11. 前記制御部は、前記ＳｉＮ膜のＲＩ値が２．５〜２．７の範囲になるように前記成膜条件及び前記エッチング条件を制御する、
    請求項１〜１０のいずれか一項に記載の処理装置。
  12. 予め定められた成膜条件に基づきＳｉとＨとＮとを含むガスを供給し、処理容器内の基板を載置する載置台にバイアス電圧発生用の高周波電力を印加し、前記処理容器内にマイクロ波電力を印加してマイクロ波プラズマによる成膜処理を行う成膜工程と、
    予め定められたエッチング条件に基づきＨを含むガス又はＨとＡｒとを含むガスを供給し、処理容器内の基板を載置する載置台にバイアス電圧発生用の高周波電力を印加し、前記処理容器内にマイクロ波電力を印加してマイクロ波プラズマによるエッチング処理を行うエッチング工程と、
    を繰り返し実行し、基板上に形成された凹部へのＳｉＮ膜の埋め込みを行い、
    前記成膜処理を行う工程と前記エッチング処理を行う工程の間に、マイクロ波電力及びバイアス電圧発生用の高周波電力を印加し、Ｎを含むガスを供給してマイクロ波プラズマによる窒化工程を行う、埋め込み方法。
  13. 前記成膜工程では、前記成膜条件のうち前記処理容器内の圧力は１０Ｐａ以下であり、前記マイクロ波電力は３ｋＷ〜５ｋＷであり、バイアス電圧発生用の高周波電力は５Ｗ〜１００Ｗであり、前記ＳｉとＨとＮとを含むガスはＳｉＨ４とＮ２との混合ガスであり、
    前記エッチング工程では、前記エッチング条件のうち前記処理容器内の圧力は１０Ｐａ以下であり、前記マイクロ波電力は前記成膜処理において供給するマイクロ波電力よりも低い電力であり、バイアス電圧発生用の高周波電力は２００Ｗ〜５００Ｗであり、前記Ｈを含むガスとしてＨ２ガスを供給するか又は前記ＨとＡｒとを含むガスとしてＨ２とＡｒとの混合ガスを供給する、
    請求項１２に記載の埋め込み方法。
  14. 前記エッチング工程では、前記Ｈ２とＡｒとの混合ガスを供給する場合、Ｈ２の流量はＡｒの流量よりも多く供給する、
    請求項１３に記載の埋め込み方法。
  15. 前記成膜工程及び前記エッチング工程は、同一の処理装置の処理容器内で行われる、
    請求項１２〜１４のいずれか一項に記載の埋め込み方法。
  16. 基板上に形成された凹部へのＳｉＮ膜の埋め込み後、Ｈを含むガスを供給し、マイクロ波プラズマにより前記ＳｉＮ膜をトリートメントする後処理ステップを行う、
    請求項１２〜１５のいずれか一項に記載の埋め込み方法。
  17. 前記後処理ステップは、Ｈを含むガスとしてＨ２とＡｒとの混合ガスを供給し、Ａｒの流量をＨ２の流量よりも多く供給する、
    請求項１６に記載の埋め込み方法。
  18. 前記後処理ステップは、前記成膜工程及び前記エッチング工程と同一の処理装置の処理容器内で行われる、
    請求項１６又は１７のいずれか一項に記載の埋め込み方法。
JP2018082433A 2018-04-23 2018-04-23 処理装置及び埋め込み方法 Active JP6983103B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018082433A JP6983103B2 (ja) 2018-04-23 2018-04-23 処理装置及び埋め込み方法
KR1020207032512A KR102471811B1 (ko) 2018-04-23 2019-04-18 처리 장치 및 매립 방법
PCT/JP2019/016679 WO2019208397A1 (ja) 2018-04-23 2019-04-18 処理装置及び埋め込み方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018082433A JP6983103B2 (ja) 2018-04-23 2018-04-23 処理装置及び埋め込み方法

Publications (3)

Publication Number Publication Date
JP2019192733A JP2019192733A (ja) 2019-10-31
JP2019192733A5 JP2019192733A5 (ja) 2021-02-18
JP6983103B2 true JP6983103B2 (ja) 2021-12-17

Family

ID=68294535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018082433A Active JP6983103B2 (ja) 2018-04-23 2018-04-23 処理装置及び埋め込み方法

Country Status (3)

Country Link
JP (1) JP6983103B2 (ja)
KR (1) KR102471811B1 (ja)
WO (1) WO2019208397A1 (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161703A (ja) * 1993-12-03 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
JPH11340217A (ja) * 1998-05-22 1999-12-10 Tokyo Electron Ltd プラズマ成膜方法
JP3378909B2 (ja) * 1999-06-21 2003-02-17 東北大学長 ドライエッチング方法及びその装置
JP2002043411A (ja) 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体装置の製造方法
US7241696B2 (en) 2002-12-11 2007-07-10 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
JP4186725B2 (ja) * 2003-06-24 2008-11-26 トヨタ自動車株式会社 光電変換素子
US8138103B2 (en) 2006-05-31 2012-03-20 Tokyo Electron Limited Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
US20110065276A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching
JP6742165B2 (ja) * 2016-06-14 2020-08-19 東京エレクトロン株式会社 窒化珪素膜の処理方法および窒化珪素膜の形成方法

Also Published As

Publication number Publication date
KR102471811B1 (ko) 2022-11-28
WO2019208397A1 (ja) 2019-10-31
JP2019192733A (ja) 2019-10-31
KR20200141489A (ko) 2020-12-18

Similar Documents

Publication Publication Date Title
US9263298B2 (en) Plasma etching apparatus and plasma etching method
US6392350B1 (en) Plasma processing method
CN110660653A (zh) 薄膜沉积方法
US20060207725A1 (en) Substrate mounting table, substrate processing apparatus and substrate processing method
KR20150128582A (ko) 에칭 방법
JP7023188B2 (ja) クリーニング方法
KR102363778B1 (ko) 에칭 방법
KR20140079316A (ko) 더미 게이트 형성 방법
US7972973B2 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US20100093185A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
KR20160088816A (ko) 에칭 방법
JP2021520639A (ja) パターニング用途のためのカーボンハードマスク及び関連方法
KR20210061937A (ko) 막을 에칭하는 방법 및 플라즈마 처리 장치
JP2023540582A (ja) 堆積及びエッチングのための半導体処理チャンバ
TW202129761A (zh) 基板處理方法及基板處理裝置
US20200168468A1 (en) Etching method and substrate processing apparatus
JP2012049376A (ja) プラズマ処理装置およびプラズマ処理方法
KR20150067738A (ko) 에칭 방법
TW202002014A (zh) 基板處理方法及基板處理裝置
KR102185192B1 (ko) 플라즈마 에칭 방법
JP6983103B2 (ja) 処理装置及び埋め込み方法
KR20130109062A (ko) 반도체 장치 제조 방법, 기판 처리 장치 및 기록 매체
JP2023053351A (ja) プラズマ処理装置
US20040161946A1 (en) Method for fluorocarbon film depositing
US20220044938A1 (en) Silicon dry etching method

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201224

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210810

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211026

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211122

R150 Certificate of patent or registration of utility model

Ref document number: 6983103

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150