KR102471811B1 - 처리 장치 및 매립 방법 - Google Patents

처리 장치 및 매립 방법 Download PDF

Info

Publication number
KR102471811B1
KR102471811B1 KR1020207032512A KR20207032512A KR102471811B1 KR 102471811 B1 KR102471811 B1 KR 102471811B1 KR 1020207032512 A KR1020207032512 A KR 1020207032512A KR 20207032512 A KR20207032512 A KR 20207032512A KR 102471811 B1 KR102471811 B1 KR 102471811B1
Authority
KR
South Korea
Prior art keywords
gas
film
etching
microwave
frequency power
Prior art date
Application number
KR1020207032512A
Other languages
English (en)
Other versions
KR20200141489A (ko
Inventor
미노루 혼다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20200141489A publication Critical patent/KR20200141489A/ko
Application granted granted Critical
Publication of KR102471811B1 publication Critical patent/KR102471811B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32211—Means for coupling power to the plasma
    • H01J37/3222—Antennas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/045—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/42—Silicides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/511—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using microwave discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H01J37/32201—Generating means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32697—Electrostatic control
    • H01J37/32706—Polarising the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body

Abstract

처리 용기 내에 마이크로파 전력을 인가하는 마이크로파 전력 인가부와, 상기 처리 용기 내의 기판을 탑재하는 탑재대에 바이어스 전압 발생용의 고주파 전력을 인가하는 고주파 전력 인가부를 갖고, 가스를 공급하는 가스 공급부와, 제어부를 갖고, 상기 제어부는, 미리 정해진 성막 조건에 근거해 마이크로파 전력 및 바이어스 전압 발생용의 고주파 전력을 인가하고, Si와 H와 N을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 성막 처리를 행하고, 미리 정해진 에칭 조건에 근거해 H를 포함하는 가스 또는 H와 Ar을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 에칭 처리를 행하는 것을 반복하고, 기판 상에 형성된 오목부에의 SiN막의 매립을 제어하는 처리 장치가 제공된다.

Description

처리 장치 및 매립 방법
본 개시는, 처리 장치 및 매립 방법에 관한 것이다.
기판에 형성된 홀 등의 오목부를 가지는 구조체에 대해서 소정의 막을 매립하는 공정(Gap fill process)이 있다. 특허 문헌 1은, 기판에 형성된 트렌치 분리 구조에 있어서, 플라즈마 CVD(Chemical Vapor Deposition)법을 이용해 트렌치를 SiO2막으로 매설하는 것을 제안한다. 또, 예를 들면, 층간 절연을 행하기 위해서 배선 간의 스페이스에 SiN막을 매립하는 공정이 있다.
(특허 문헌)
특허 문헌 1 : 일본 특허공개 2002－43411호 공보
특허 문헌 2 : 국제공개 2007/139140호 명세서
특허 문헌 3 : 일본 특허공표 2006－510195호 공보
그렇지만, CVD 또는 ALD(Atomic Layer Deposition) 등의 성막에서는, 홀 등이 형성된 구조체에의 막의 매립이 어려운 경우나 스루풋(throughput)이 나빠지는 경우가 있다. 특히 고 어스펙트 비의 홀의 매립을 실행하는 경우에는 막의 매립이 더욱 더 곤란하게 된다.
상기 과제에 대해서, 일 측면에서는, 기판 상에 형성된 오목부에 SiN막을 매립하는 처리 장치 및 매립 방법을 제안한다.
상기 과제를 해결하기 위해서, 하나의 태양에 의하면, 처리 용기 내에 마이크로파 전력을 인가하는 마이크로파 전력 인가부와, 상기 처리 용기 내의 기판을 탑재하는 탑재대에 바이어스 전압 발생용의 고주파 전력을 인가하는 고주파 전력 인가부를 갖고, 가스를 공급하는 가스 공급부와, 제어부를 갖고, 상기 제어부는, 미리 정해진 성막 조건에 근거해 마이크로파 전력 및 바이어스 전압 발생용의 고주파 전력을 인가하고, Si와 H와 N을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 성막 처리를 행하고, 미리 정해진 에칭 조건에 근거해 H를 포함하는 가스 또는 H와 Ar을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 에칭 처리를 행하는 것을 반복하고, 기판 상에 형성된 오목부에의 SiN막의 매립을 제어하는 처리 장치가 제공된다.
하나의 측면에 의하면, 기판 상에 형성된 오목부에 SiN막을 매립할 수가 있다.
도 1은 일 실시 형태에 따른 마이크로파 플라즈마 처리 장치의 일례를 나타내는 도면.
도 2는 일 실시 형태에 따른 매립(성막) 방법의 일례를 나타내는 플로 차트(flow chart).
도 3은 일 실시 형태에 따른 SiN막의 매립의 일례를 나타내는 도면.
도 4는 일 실시 형태에 따른 성막의 압력 의존의 결과의 일례를 나타내는 도면.
도 5는 일 실시 형태에 따른 RI와 성막의 결과의 관계의 일례를 나타내는 도면.
도 6은 일 실시 형태에 따른 고주파 전력 의존의 결과의 일례를 나타내는 도면.
도 7은 일 실시 형태에 따른 성막의 가스 유량 비 및 고주파 전력 의존의 결과의 일례를 나타내는 도면.
도 8은 일 실시 형태에 따른 에칭의 압력 의존의 결과의 일례를 나타내는 도면.
도 9는 일 실시 형태에 따른 에칭의 가스종 의존의 결과의 일례를 나타내는 도면.
도 10은 일 실시 형태에 따른 에칭의 고주파 전력 및 마이크로파 의존의 결과의 일례를 나타내는 도면.
도 11은 일 실시 형태의 변형예에 따른 매립 방법의 일례를 나타내는 플로 차트.
도 12는 일 실시 형태의 변형예에 따른 SiN막의 매립의 일례를 나타내는 도면.
도 13은 일 실시 형태의 변형예에 따른 막의 질화와 누설 저항의 관계의 일례를 나타내는 도면.
도 14는 일 실시 형태에 따른 트리트먼트의 결과의 일례를 나타내는 도면.
이하, 본 개시를 실시하기 위한 형태에 대해 도면을 참조해서 설명한다. 한편, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성에 대해서는, 동일한 부호를 부여하는 것에 의해 중복한 설명을 생략한다.
［마이크로파 플라즈마 처리 장치］
도 1은, 일 실시 형태에 따른 마이크로파 플라즈마 처리 장치(100)의 단면도의 일례를 나타낸다. 마이크로파 플라즈마 처리 장치(100)는, 웨이퍼 W를 수용하는 처리 용기(1)를 가진다. 마이크로파 플라즈마 처리 장치(100)는, 마이크로파에 의해 처리 용기(1)의 천정면에 형성되는 표면파 플라즈마에 의해, 웨이퍼 W에 대해서 소정의 플라즈마 처리를 행하는 플라즈마 처리 장치의 일례이다. 소정의 플라즈마 처리로서는, 성막 처리 및 에칭 처리를 들 수 있다.
마이크로파 플라즈마 처리 장치(100)는, 처리 용기(1)와 마이크로파 플라즈마원(2)과 제어 장치(3)를 가진다. 처리 용기(1)는, 기밀(氣密)하게 구성된 알루미늄 또는 스텐레스강 등의 금속 재료로 이루어지는 대략 원통 형상의 용기이며, 접지되어 있다.
처리 용기(1)는, 본체부(10)를 갖고, 내부에 플라즈마의 처리 공간을 형성한다. 본체부(10)는, 처리 용기(1)의 천정벽을 구성하는 원반 형상의 천판이다. 처리 용기(1)와 본체부(10)의 접촉면에는 지지 링(129)이 마련되고, 이것에 의해, 처리 용기(1)의 내부는 기밀하게 시일되어 있다. 본체부(10)는, 알루미늄 또는 스텐레스강 등의 금속 재료로 형성되어 있다.
마이크로파 플라즈마원(2)은, 마이크로파 출력부(30)와 마이크로파 전송부(40)와 마이크로파 방사 기구(50)를 가진다. 마이크로파 출력부(30)는, 복수 경로로 분배해서 마이크로파를 출력한다. 마이크로파는, 마이크로파 전송부(40)와 마이크로파 방사 기구(50)를 통해서 처리 용기(1)의 내부에 도입된다. 처리 용기(1) 내에 공급된 가스는, 도입된 마이크로파의 전계에 의해 여기하고, 이것에 의해 표면파 플라즈마가 형성된다.
처리 용기(1) 내에는 웨이퍼 W를 탑재하는 탑재대(11)가 마련되어 있다. 탑재대(11)는, 처리 용기(1)의 저부(底部) 중앙에 절연 부재(12a)를 개재해서 입설(立設)된 통 형상의 지지 부재(12)에 의해 지지되어 있다. 탑재대(11) 및 지지 부재(12)를 구성하는 재료로서는, 표면을 알루마이트 처리(양극 산화 처리)한 알루미늄 등의 금속이나 내부에 고주파용의 전극을 가진 절연 부재(세라믹스 등)가 예시된다. 탑재대(11)에는, 웨이퍼 W를 정전 흡착하기 위한 정전 척, 온도 제어 기구, 웨이퍼 W의 이면에 열 전달용의 가스를 공급하는 가스 유로 등이 마련되어도 좋다.
탑재대(11)에는, 정합기(13)를 통해서 고주파 바이어스 전원(14)이 접속되어 있다. 고주파 바이어스 전원(14)으로부터 탑재대(11)에 바이어스 전압 발생용의 고주파 전력(이하, 「고주파 전력」이라고 한다.)이 공급된다. 바이어스 전압 발생용의 고주파 전력은, RF　Bias　Power 또는 RF라고도 표기된다. 이것에 의해, 웨이퍼 W측에 플라즈마의 이온이 인입된다. 고주파 바이어스 전원(14)은, 탑재대(11)에 고주파 전력을 인가하는 고주파 전력 인가부의 일례이다.
처리 용기(1)의 저부에는 배기관(15)이 접속되어 있고, 배기관(15)에는 진공 펌프를 포함하는 배기 장치(16)가 접속되어 있다. 배기 장치(16)를 작동시키면 처리 용기(1) 내가 배기되고, 이것에 의해, 처리 용기(1) 내가 소정의 진공도까지 고속으로 감압된다. 처리 용기(1)의 측벽에는, 웨이퍼 W의 반입 및 반출을 행하기 위한 반입출구(17)와, 반입출구(17)를 개폐하는 게이트 밸브(18)가 마련되어 있다.
마이크로파 전송부(40)는, 마이크로파 출력부(30)로부터 출력된 마이크로파를 전송한다. 마이크로파 전송부(40)는, 1개의 중앙 마이크로파 도입부(43b)와 6개의 주연 마이크로파 도입부(43a)를 가진다.
중앙 마이크로파 도입부(43b)는, 본체부(10)의 중앙에 배치되고, 6개의 주연 마이크로파 도입부(43a)(도 1에서는 2개만 도시)는, 본체부(10)의 주변에 원주 방향으로 등간격으로 배치된다. 이하, 주연 마이크로파 도입부(43a) 및 중앙 마이크로파 도입부(43b)를 총칭해서, 마이크로파 도입부(43)라고도 한다. 마이크로파 도입부(43)는, 앰프부(42)로부터 출력된 마이크로파를 마이크로파 방사 기구(50)에 도입하는 기능 및 임피던스(impedance)를 정합하는 기능을 가진다.
6개의 주연 마이크로파 도입부(43a)의 하부에서 본체부(10)의 내부에는 6개의 유전체창(123)이 배치되어 있다. 또, 중앙 마이크로파 도입부(43b)의 하부에서 본체부(10)의 내부에는 1개의 유전체창(133)이 배치되어 있다. 한편, 마이크로파 도입부(43)의 개수는 1개여도 좋고, 3개 이상이어도 좋다. 예를 들면, 주연 마이크로파 도입부(43a) 및 유전체창(123)의 개수는 6개로 한정하지 않고, 2개 이상일 수 있다. 다만, 주연 마이크로파 도입부(43a) 및 유전체창(123)의 개수는 3개 이상이 바람직하고, 예를 들면 3개∼6개이어도 좋다. 중앙 마이크로파 도입부(43b) 및 유전체창(133)의 개수는 1개 마련되는 것이 바람직하지만, 없어도 좋다.
마이크로파 방사 기구(50)는, 유전체 천판(121), (131), 슬롯(122), (132) 및 유전체창(123), (133)을 가진다. 유전체 천판(121), (131)은, 마이크로파를 투과시키는 원반 형상의 유전체로 형성되고, 본체부(10)의 상면에 배치되어 있다. 유전체 천판(121), (131)은, 비유전률이 진공보다 큰, 예를 들면, 석영, 알루미나(Al2O3) 등에 의해 형성되어 있다.
유전체 천판(121), (131)의 아래에는, 본체부(10)에 형성된 슬롯(122), (132)을 통해서 유전체창(123), (133)이 본체부(10)의 개구의 이면에 당접되어 있다. 유전체창(123), (133)은, 예를 들면, 석영, 알루미나(Al2O3) 등에 의해 형성되어 있다. 유전체창(123), (133)은, 본체부(10)에 형성된 개구의 두께분만큼 천정면으로부터 패인 위치에 마련되고, 마이크로파를 플라즈마 생성 공간 U에 공급하는 유전체창으로서 기능한다.
주연 마이크로파 도입부(43a) 및 중앙 마이크로파 도입부(43b)는, 통 형상의 외측 도체(52) 및 그 중심에 마련된 봉 형상의 내측 도체(53)를 동일 축상에 배치한다. 외측 도체(52)와 내측 도체(53)의 사이에는, 마이크로파 전력이 급전되고, 마이크로파 방사 기구(50)를 향해서 마이크로파가 전파하는 마이크로파 전송로(44)로 되어 있다.
주연 마이크로파 도입부(43a) 및 중앙 마이크로파 도입부(43b)에는, 슬래그(54)와, 그 첨단부에 위치하는 임피던스 조정 부재(140)가 설치되어 있다. 슬래그(54)는 유전체로 형성되고, 슬래그(54)를 이동시키는 것에 의해, 처리 용기(1) 내의 부하 임피던스를 마이크로파 출력부(30)에 있어서의 마이크로파 전원의 특성 임피던스에 정합시키는 기능을 가진다. 임피던스 조정 부재(140)는, 유전체로 형성되고, 그 비유전률에 의해 마이크로파 전송로(44)의 임피던스를 조정하도록 되어 있다.
한편, 마이크로파 출력부(30), 마이크로파 전송부(40) 및 마이크로파 방사 기구(50)는, 처리 용기(1) 내에 마이크로파 전력을 인가하는 마이크로파 전력 인가부의 일례이다.
가스 공급원(22)로부터 공급되는 가스는, 가스 공급 배관(111)을 통해서 가스 확산실(62)로부터 가스 공급 구멍(60)을 통해, 처리 용기(1) 내에 샤워 형상으로 공급된다. 가스의 일례로서는, Ar 가스 등의 플라즈마 생성용의 가스, N2 가스 등의 고 에너지로 분해시키고 싶은 가스, 실란 가스 등의 처리 가스를 들 수 있다. 가스 공급원(22), 가스 공급 배관(111) 및 가스 공급 구멍(60)은, 가스를 공급하는 가스 공급부의 일례이다.
마이크로파 플라즈마 처리 장치(100)의 각부는, 제어 장치(3)에 의해 제어된다. 제어 장치(3)는, 마이크로 프로세서(4), ROM(Read Only Memory)(5), RAM(Random Access Memory)(6)을 가지고 있다. ROM(5)이나 RAM(6)에는 마이크로파 플라즈마 처리 장치(100)의 프로세스 순서 및 제어 파라미터인 프로세스 레시피가 기억되어 있다. 마이크로 프로세서(4)는, 프로세스 순서 및 프로세스 레시피에 근거해, 마이크로파 플라즈마 처리 장치(100)의 각부를 제어하는 제어부의 일례이다. 또, 제어 장치(3)는, 터치 패널(7) 및 디스플레이(8)를 갖고, 프로세스 순서 및 프로세스 레시피에 따라 소정의 제어를 행할 때의 입력이나 결과의 표시가 가능하게 되어 있다. 또, 제어 장치(3)는, SiN막의 매립 처리를 제어한다.
이러한 구성의 마이크로파 플라즈마 처리 장치(100)에 있어서 플라즈마 처리를 행할 때에는, 우선, 웨이퍼 W를 반송 암 상에 유지한 상태에서, 개구한 게이트 밸브(18)로부터 반입출구(17)를 통해 처리 용기(1) 내로 반입한다. 게이트 밸브(18)는 웨이퍼 W의 반입 후에 닫혀진다. 웨이퍼 W는, 탑재대(11)의 위쪽까지 반송되면, 반송 암으로부터 푸셔 핀으로 옮겨지고, 푸셔 핀이 강하하는 것에 의해 탑재대(11)에 탑재된다. 처리 용기(1)의 내부의 압력은, 배기 장치(16)에 의해 소정의 진공도로 유지된다. 처리 가스가 가스 공급 구멍(60)으로부터 샤워 형상으로 처리 용기(1) 내에 도입된다. 주연 마이크로파 도입부(43a) 및 중앙 마이크로파 도입부(43b)를 통해서 마이크로파 방사 기구(50)로부터 방사된 마이크로파가 천정벽의 내부 표면을 전파한다. 표면파가 되어 전파하는 마이크로파의 전계에 의해, 가스가 여기되고, 처리 용기(1) 측의 천정벽 아래의 플라즈마 생성 공간 U에 생성된 표면파 플라즈마에 의해서 웨이퍼 W에 플라즈마 처리가 행해진다.
［매립 방법］
다음에, 일 실시 형태에 따른 매립 방법의 일례에 대해, 도 2를 참조해서 설명한다. 도 2는, 일 실시 형태에 따른 매립 방법의 일례를 나타내는 플로 차트이다. 본 플로 차트는, 예를 들면 마이크로파 플라즈마 처리 장치(100)의 제어 장치(3)에 있어서 실행된다.
본 처리가 개시되면, 제어 장치(3)는, 미리 정해진 성막 조건에 근거해 성막 공정의 실행을 제어한다(스텝 S10). 성막 공정에서는, Si와 H와 N을 포함하는 가스를 공급하고, 탑재대(11)에 고주파 전력을 인가하고, 처리 용기(1) 내에 마이크로파 전력을 인가해서 마이크로파 플라즈마에 의한 성막 처리를 행한다. 성막 조건의 적정화에 대한 구체적인 실험에 대해서는 후술한다.
다음에, 제어 장치(3)는, 미리 정해진 에칭 조건에 근거해 에칭 공정의 실행을 제어한다(스텝 S12). 에칭 공정에서는, H를 포함하는 가스 또는 H와 Ar을 포함하는 가스를 공급하고, 탑재대(11)에 고주파 전력을 인가하고, 처리 용기(1) 내에 마이크로파 전력을 인가해서 마이크로파 플라즈마에 의한 에칭 처리를 행한다. 에칭 조건의 적정화에 대한 구체적인 실험에 대해서는 후술한다.
다음에, 제어 장치(3)는, 성막 공정 및 에칭 공정을 소정 횟수 반복했는지를 판정한다(스텝 S14). 제어 장치(3)는, 성막 공정 및 에칭 공정을 소정 횟수 실행할 때까지, 스텝 S10~S14를 반복하고, 소정 횟수 실행한 후, 본 처리를 종료한다.
이것에 의해, 도 3에 나타내는 바와 같이, 웨이퍼 W 상에 오목부가 형성된 구조체(21)에 대해서 성막 공정에 있어서 SiN막(20)이 성막되고, 에칭 공정에 있어서 SiN막(20)을 에칭해서 오목부의 개구를 넓힌다. 에칭 공정에서는, SiN막(20)의 저부를 깎지 않고 측부나 개구를 깎는 것이 바람직하다.
이와 같이 해서 성막 공정과 에칭 공정을 반복하는 것으로, 웨이퍼 W에 형성된 오목부에의 SiN막(20)의 매립을 실현할 수 있다.
［마이크로파 플라즈마 처리 장치의 특징］
상기에 설명한 구성의 마이크로파 플라즈마 처리 장치(100) 이외의 플라즈마 처리 장치에서는, 마이크로파 플라즈마 처리 장치(100)보다 플라즈마의 전자 온도가 높고, 이온 에너지가 높다.
마이크로파 플라즈마 처리 장치(100)에서는, 처리 용기(1)의 천정면을 마이크로파의 표면파가 전반(傳搬)하고, 마이크로파의 표면파에 의해 처리 용기(1) 내에 플라즈마를 확산시켜, 그 확산 플라즈마(이하, 「마이크로파 플라즈마」라고도 한다.)를 이용해서 웨이퍼 W에 성막 및 에칭을 행한다.
이러한 마이크로파 플라즈마의 특징으로서는, 생성되는 플라즈마의 전자 밀도가 높고, 플라즈마의 전자 온도가 낮은, 즉, 이온 에너지가 낮기 때문에, 웨이퍼 W에의 데미지가 적은 점을 들 수 있다.
본 실시 형태에서는, 이러한 특징의 마이크로파 플라즈마를 이용해서, 성막 공정→에칭 공정을 반복하고, 구조체(21)에 형성된 오목부의 개구를 막지 않도록 해서 오목부에의 매립을 행한다. 그때, 탑재대(11)에 고주파 전력을 인가하는 것에 의해, 이온의 거동을 제어한다. 이것에 의해, 어스펙트 비가 7.5 이상의 고 어스펙트 비의 오목부에 있어서도 SiN막을 완전히 매립할 수가 있다.
성막 공정에서는, 오목부의 저부로부터 SiN막의 매립을 행하기 위해서 성막 조건의 적정화를 행한다. 또, 에칭 공정에서는, 오목부의 저부를 에칭하거나 저부나 마스크에 데미지를 주거나 에칭 시 등에 생성되는 부생성물이 오목부에 퇴적하거나 하는 것을 회피하면서, 오목부의 개구를 넓히기 위해서 에칭 조건의 적정화를 행한다. 이하에서는, 성막 조건을 적정화하기 위한 실험 결과의 일례에 대해 설명한 후, 에칭 조건을 적정화하기 위한 실험 결과의 일례에 대해 설명한다.
［성막 조건의 적정화］
＜성막 조건：압력＞
일 실시 형태에 따른 성막 공정에 있어서의 성막 조건의 적정화에 대해 설명한다. 최초로, 압력 조건을 가변으로 해서, 일 실시 형태에 따른 성막 공정을 실행한 때의 실험 결과의 일례에 대해 도 4를 참조해서 설명한다. 도 4는, 일 실시 형태에 따른 성막 공정에 있어서의 압력 의존의 실험 결과의 일례를 나타내는 도면이다. 본 실험에서는, 처리 용기(1) 내의 압력을 10Pa, 20Pa, 40Pa, 80Pa로 제어한다. 본 실험에 있어서의 그 외의 성막 조건을 이하에 나타낸다.
(성막 조건)
가스종　Ar, SiH4, N2
마이크로파 전력　3kW
고주파 전력　5W
한편, 성막 조건에 있어서의 가스종으로 나타내는 Ar와 SiH4와 N2의 혼합 가스는, Si와 H와 N을 포함하는 가스의 일례이다. 또, 성막 조건에 있어서의 마이크로파 전력은 3kW로 한정되지 않고, 3kW~5kW의 범위이면 좋다. 본체부(10)의 원반 형상의 천판의 직경
Figure 112020120398313-pct00001
은 458mm이다. 따라서, 마이크로파 전력을 3kW~5kW의 범위로 하면, 단위 면적당의 마이크로파 전력은, 약 1.821(W/cm2)~약 3.035(W/cm2)의 범위이면 좋다.
또, 성막 조건에 있어서의 고주파 전력은 5W로 한정되지 않고, 5W~100W의 범위이면 좋다. 전극으로서 기능하는 탑재대(11)의 직경
Figure 112020120398313-pct00002
은 300mm이다. 따라서, 고주파 전력을 5W~100W의 범위로 하면, 단위 면적당의 고주파 전력은, 약 0.007074(W/cm2)~약 0.1415(W/cm2)의 범위이면 좋다.
본 실험의 결과에 대해, 도 4의 최하단의 막 두께로 나타내는 바와 같이, 구조체(21)의 상면에 성막된 SiN막(20)을 Top로 나타내고, 구조체(21)의 오목부의 측벽에 성막된 SiN막(20)을 Side로 나타내고, 오목부의 저부에 성막된 SiN막(20)을 Bottom으로 나타낸다.
첫 번째 단의 각 압력에 대해서 두 번째 단에 실험 결과의 성막 패턴의 단면을 나타낸다. 또, 세 번째 단에 Side와 Top의 두께의 비(=Side/Top)를 나타낸다. 또, 네 번째 단에 Bottom과 Side의 두께의 비(=Bottom/Side)를 나타낸다.
이 결과에 의하면, 처리 용기(1) 내의 압력을 10Pa로 했을 때, Bottom/Side는 「1.24」로 되어, 오목부의 측부에 막이 형성되기 어렵고, 오목부의 저부로부터 막을 형성할 수가 있다. 이것은, 처리 용기(1) 내를 10Pa 이하의 압력으로 하는 것으로, 고주파 전력을 탑재대(11)에 인가했을 때에, 이온이 오목부에 수직으로 입사하고, 측벽에 막이 부착하기 어려워져, 오목부의 저부의 막을 두껍게 할 수가 있기 때문이다.
한편, 처리 용기(1) 내의 압력을 20Pa, 40Pa, 80Pa로 하면, 고주파 전력을 탑재대(11)에 인가했을 때에, 이온이 오목부에 수직으로 입사하지 않고, 오목부의 저부 및 측벽이 균등하게 성막된다. 이상으로부터, 성막 공정에 있어서, 처리 용기(1) 내의 압력은 10Pa 이하로 제어하면 좋다. 이것에 의해, 오목부의 측벽에의 막의 부착이 적게 되고, 오목부의 저부로부터 SiN막(20)을 매립할 수가 있다.
＜RI와 성막 조건＞
다음에, 일 실시 형태에 따른 성막 공정에 의해 성막된 막질을 나타내는 하나의 지표가 되는 RI(Refractive Index)의 평가 결과에 대해 도 5를 참조해서 설명한다. 도 5는, 일 실시 형태에 따른 RI와 성막의 결과의 관계의 일례를 나타내는 도면이다. RI 값은, 막에 광을 조사했을 때의 광의 굴절률을 나타내고, 막질을 평가할 때의 수단의 하나로서 이용된다. 본 실시 형태에서는, 도 5의 저(低) RI는, RI 값이 2.5 또는 그것보다 작은 값을 나타내고 , 고(高) RI는, RI 값이 2.7 또는 그것보다 큰 값을 나타낸다. 본 실험의 성막 조건을 이하에 나타낸다.
(성막 조건)
압력　8Pa
가스종　Ar, SiH4, N2
마이크로파 전력　3kW
고주파 전력　5W
첫 번째 단의 RI 값에 대해서 두 번째 단에 실험 결과의 성막 패턴의 단면을 나타내고, 세 번째 단에 Side와 Top의 비(=Side/Top)를 나타내고, 네 번째 단에 Bottom과 Side의 비(=Bottom/Side)를 나타낸다.
두 번째 단에 나타낸 실험 결과의 성막 패턴의 단면에 의하면, 고 RI의 막일수록, 그 막의 형성에 있어서 구조체(21)의 오목부의 측부에 막이 형성되기 어렵고(A 및 최하단을 참조), 오목부의 저부로부터 막을 퇴적할 수 있는 것을 알 수 있다. 또, 저 RI의 막일수록, 그 막의 형성에 있어서 구조체(21)의 오목부의 측부와 저부에서 균등하게 성막되고(B 및 최하단을 참조), 오목부의 개구가 좁아진다.
또한, 저 RI의 막의 경우, 최하단의 오른쪽 끝에 나타내는 바와 같이 오목부의 개구에 있어서 오버행(핀칭)이 발생해, 개구가 더 좁아지는 것을 알 수 있다(C 및 최하단을 참조). 이상으로부터, 성막 공정에 있어서, 고 RI의 막이 성막되도록 성막 조건을 설정하는 것이 바람직하다. 이것에 의해, 오목부의 측벽에의 막의 부착이 적게 되고, 오목부의 저부로부터 SiN막(20)을 매립할 수 있다.
＜성막 조건：고주파 전력＞
다음에, 고주파 전력(RF)을 가변으로 해서, 일 실시 형태에 따른 성막 공정을 실행했을 때의 실험 결과의 일례에 대해 도 6을 참조해서 설명한다. 도 6은, 일 실시 형태에 따른 성막 공정에 있어서의 고주파 전력 의존의 결과의 일례를 나타내는 도면이다. 본 실험에서는, 고주파 전력을 0W, 5W, 10W, 25W로 제어한다. 본 실험에 있어서의 그 외의 성막 조건을 이하에 나타낸다.
(성막 조건)
압력　8Pa
가스종　Ar, SiH4, N2
마이크로파 전력　3kW
이상의 성막 조건에서는, 고 RI의 SiN막(20)이 형성되는 것이 실험으로 밝혀져 있다. 본 실험의 결과에서는, 고 RI의 SiN막(20)을 형성하도록 성막 조건이 설정되어 있기 때문에, 도 6의 최하단의 막 두께에 나타내는 바와 같이, 고주파 전력이 어느 값이어도, 오목부의 측부에 막이 형성되기 어렵고, 오목부의 저부로부터 막을 퇴적할 수 있다.
또한, 고주파 전력을 10W로 높게 하면, 이온의 인입력이 강해져, 오목부의 개구를 좁히지 않고 오목부의 저부의 막 두께를 증가할 수 있다(D 및 최하단을 참조). 이것은, 고주파 전력을 높게 하면, 고주파 전력을 탑재대(11)에 인가했을 때에, 이온이 수직으로 오목부에 입사되기 때문이다. 이것에 의해, 측벽에 막이 부착 하기 어려워지고, 오목부의 저부의 막을 두껍게 할 수가 있다. 다만, 고주파 전력이 너무 높으면, 구조체의 패턴을 손상시키기 쉬워진다. 또, 고주파 전력을 높게 할수록, 오목부의 개구에 부생성물이 재부착하고, 오목부의 개구에 있어서 오버행(핀칭)이 발생해, 개구가 좁아진다(E 참조). 한편, 고주파 전력을 인가하지 않으면 오목부의 측부에 막이 형성되고, 오목부의 저부의 막 두께를 증가하기 어려워진다. 따라서, 본 실험으로부터 고주파 전력은 5W 이상으로 제어하는 것이 바람직하다.
＜성막 조건：가스 유량 비 및 고주파 전력＞
다음에, 가스 유량 비 및 고주파 전력을 가변으로 해서, 일 실시 형태에 따른 성막 공정을 실행했을 때의 실험 결과의 일례에 대해 도 7을 참조해 설명한다. 도 7은, 일 실시 형태에 따른 가스 유량 비와 고주파 전력(RF)을 가변으로 제어했을 때의 성막의 결과의 일례를 나타내는 도면이다. 본 실험에 있어서의 그 외의 성막 조건을 이하에 나타낸다.
(성막 조건)
압력　8Pa
가스종　SiH4, H2
마이크로파 전력　3kW
도 7의 행은, SiH4와 N2의 가스 유량 비(=SiH4/N2)를 나타낸다. 도 7의 열은, 고주파 전력(RF)을 나타낸다. 가스 유량 비와 고주파 전력을 변화시켰을 때의 성막 패턴을 (a)~(n)의 패턴 단면으로 나타낸다.
이 결과, 예를 들면 고주파 전력을 포함하는, 가스 유량 비 이외의 성막 조건이 변함없는 경우, SiH4와 N2의 가스 유량 비의 변화에 따라 RI 값이 변화하는 것을 알 수 있다. 구체적으로는, RI 값은 2.0~3.0의 범위에서 변화하고, N2에 대한 SiH4의 유량 비가 높아질수록 RI 값이 높아지고, 오목부의 개구가 넓어진다(F 참조). N2에 대한 SiH4의 유량 비가 낮을수록 RI 값이 낮아지고, 오목부의 개구가 좁아지거나 또는 막힌다(G 참조).
또, SiH4와 N2의 가스 유량 비가 같으면, 고주파 전력이 낮을수록 오목부의 개구가 넓어지고(F 참조), 고주파 전력이 높아짐에 따라 오목부의 개구가 좁아진다(H 참조). 고주파 전력을 인가하지 않는 경우(0W), 오목부의 개구가 막힌다(성막 패턴 (b) 참조). 또, 고주파 전력이 200W의 경우, 성막 패턴이 무너지고, 오목부의 개구가 막힌다(I 참조).
이상으로부터, 성막 공정에 있어서, 오목부의 개구를 좁히지 않고 성막 공정을 실행하기 위해서는, 고주파 전력을 5W~100W로 제어하는 것이 바람직하다. 이것에 의해, 오목부의 측벽에의 막의 부착이 적게 되고, 오목부의 저부로부터 SiN막(20)을 매립힐 수가 있다.
또, SiN막의 RI 값이 약 2.5~약 2.7의 범위가 되도록 성막 조건을 제어해서, 성막 공정을 실행하는 것이 바람직하다. RI 값을 약 2.5~약 2.7 정도의 고 RI가 되도록 성막하면 SiN막(20) 중에 Si 성분이 많이 포함되는 막이 형성되는 것을 알 수 있다. SiN막(20) 중의 Si의 비율을 높게 하기 위해서는, 마이크로파 전력을 3kW~5kW의 범위로 제어하고, 고주파 전력을 5W~100W로 제어한다.
더해서, 고주파 전력을 5W~100W의 범위에서 높게 제어하거나 낮게 제어하거나 하는 것으로, SiH4 가스의 해리도를 제어하고, 이것에 의해, SiH4로부터 생성되는 SiH3 *, SiH2 *, SiH*의 라디칼 및 이온의 비율을 조정할 수가 있다. SiH4의 가스로부터 생성되는 라디칼 중, 고차(高次)의 SiH3 *는 부착 계수가 높고, 저차(低次)의 SiH*는 부착 계수가 낮다. 따라서, 고주파 전력을 5W~100W의 범위에서 제어하여 SiH4의 가스의 해리도를 제어하는 것으로, 오목부의 측벽에의 막의 부착 확률을 제어하고, 이것에 의해, 오목부의 측벽에의 막의 부착을 억제하고, SiN막(20)을 오목부의 저부로부터 매립할 수가 있다.
［에칭 조건의 적정화］
＜에칭 조건：압력＞
다음에, 일 실시 형태에 따른 에칭 공정에 있어서의 에칭 조건의 적정화에 대해 설명한다. 최초로, 에칭의 압력 의존의 결과의 일례에 대해 도 8을 참조해서 설명한다. 도 8은, 일 실시 형태에 따른 압력을 가변으로 제어했을 때의 에칭의 결과의 일례를 나타내는 도면이다. 본 실험에서는, 성막 공정에 있어서 SiN막이 형성되어 있는 웨이퍼 W에 대해서 에칭 공정을 실행한다. 그때, 처리 용기(1) 내의 압력을 2Pa, 4Pa, 10Pa, 20Pa, 30Pa로 제어한다. 본 실험에 있어서의 그 외의 에칭 조건을 이하에 나타낸다.
(에칭 조건)
압력　8Pa
가스종　H2 또는 Ar과 H2의 혼합 가스
마이크로파 전력　2W
고주파 전력　200W
한편, 에칭 조건에 있어서의 가스종으로 나타내는 H2 가스는, H를 포함하는 가스의 일례이다. 또, 가스종으로 나타내는 Ar과 H2의 혼합 가스는, H와 Ar을 포함하는 가스의 일례이다. 또, 에칭 공정에 있어서의 마이크로파 전력은, 2W로 제어되는 것에 한정되지 않고, 성막 공정 시에 제어하는 마이크로파 전력보다 낮은 전력으로 제어하면 좋다.
또, 에칭 조건에 있어서의 고주파 전력은 200W로 한정되지 않고, 200W~500W의 범위이면 좋다. 즉, 단위 면적당의 고주파 전력은, 약 0.2829(W/cm2)~약 0.7074(W/cm2)의 범위이면 좋다.
도 8의 상단의 성막 패턴은, 성막 공정의 후에 에칭 공정을 실행하지 않고 성막 시간을 증가시킨 경우, 성막 시간의 증가에 수반해 오목부의 개구가 막히는 (J 참조) 것을 나타낸다. 도 8의 하단은, 본 실험의 결과의 일례를 나타낸다. 이 결과에 의하면, 처리 용기(1) 내의 압력을 10Pa 이하로 하는 것으로, 구조체(21)의 오목부의 개구가 넓어지는 것을 알 수 있다(K 참조). 한편, 처리 용기(1) 내의 압력을 20Pa 보다 고압으로 하면, 에칭 공정 등으로 생성된 부생성물이 오목부의 측벽이나 개구에 재부착해서 개구가 좁아지거나 또는 막히는 것을 알 수 있다.
이것은, 10Pa 이하의 압력의 경우, 고주파 전력을 탑재대(11)에 인가하는 것으로, 이온이 오목부에 수직으로 입사하고, 오목부 내의 에칭을 수직으로 행하는 것이 가능하게 되기 때문에, 개구가 넓어진다고 생각된다.
이상으로부터, 에칭 공정에 있어서, 처리 용기(1) 내의 압력은 10Pa 이하로 제어하는 것이 바람직하고, 4Pa~10Pa로 제어하면 보다 바람직하다. 이것에 의해, 오목부의 측벽이나 개구에의 막의 재부착이 억제되고, 오목부의 개구를 넓혀, 다음의 성막 공정에 있어서 오목부의 저부로부터 SiN막(20)을 매립할 수가 있다.
＜에칭 조건：가스 유량 비＞
다음에, 가스 유량 비를 바꾸어 일 실시 형태에 따른 에칭 공정을 실행했을 때의 실험 결과의 일례에 대해 도 9를 참조해서 설명한다. 도 9는, 일 실시 형태에 따른 에칭에 있어서의 가스 유량 비와 에칭 결과의 일례를 나타내는 도면이다. 본 실험에 있어서의 그 외의 에칭 조건을 이하에 나타낸다.
(에칭 조건)
압력　8Pa
가스종　Ar, H2
마이크로파 전력　2W
고주파 전력　200W
본 실험에서는, 상기 에칭 조건으로 에칭 공정을 실행하고, 이하의 성막 조건으로 성막 공정을 실행하는 것을 5회 반복했다.
(성막 조건)
압력　8Pa
가스종　Ar, SiH4, H2
마이크로파 전력　3000W
고주파 전력　5W
도 9의 왼쪽의 성막 패턴은, Initial(초기 상태의 오목부)인 경우, 즉, SiN막이 성막된 상태이다. Initial에 대해서 에칭 공정을 실행했을 때의 가스 유량 비와 성막 패턴의 관계에 대해 설명한다. 중앙의 성막 패턴은, 에칭 공정에 있어서의 Ar과 H2의 가스 유량 비가 10/1의 경우에 에칭된 오목부 상태를 나타낸다. 또, 오른쪽의 성막 패턴은, Ar과 H2의 가스 유량 비가 10/12의 경우에 에칭 공정에 의해 에칭된 오목부 상태를 나타낸다. 이것에 의하면, 중앙의 성막 패턴에서는, 오목부의 에칭 형상이 수직으로 되지 않고, 개구를 좁게 하는 오버행이 발생하고 있다.
이것에 대해서, 오른쪽의 성막 패턴에서는, 오목부의 에칭 형상이 수직으로 되고, 개구가 넓어져 있는 것을 알 수 있다. 본 실험의 결과로부터, Ar과 H2의 혼합 가스를 공급하는 경우, H2의 유량을 Ar의 유량보다 많이 공급하도록 제어하는 것이 바람직하다. Ar 가스를 늘리면 Ar 가스가 보다 많이 오목부의 내부에 충돌하고, 에칭된다. 이 경우, 깎여진 부생성물이 오목부 내에 재부착하고, 오목부의 측부나 개구가 좁아질 가능성이 있다.
이상으로부터, 에칭 공정에서는, H2와 Ar의 혼합 가스를 공급하는 경우, H2의 유량을 Ar의 유량보다 많이 공급하는 것이 바람직하다. 이것에 의해, 오목부의 개구를 넓히고 에칭 형상을 보다 수직으로 할 수 있다.
한편, 에칭 공정에 있어서 가스종은, Ar과 H2의 혼합 가스나, H2 가스의 단일 가스를 이용할 수 있다. 다만, 마이크로파 플라즈마를 안정시키기 위해서는, H2 가스의 단일 가스보다 Ar과 H2의 혼합 가스의 쪽이 바람직하다.
＜에칭 조건：고주파 전력＞
다음에, 고주파 전력을 가변으로 해서, 일 실시 형태에 따른 에칭 공정을 실행했을 때의 실험 결과의 일례에 대해 도 10을 참조해서 설명한다. 도 10은, 일 실시 형태에 따른 고주파 전력을 가변으로 제어했을 때의 에칭의 결과의 일례를 나타내는 도면이다. 본 실험에서는, 고주파 전력을 50W, 100W, 200W, 300W로 제어한다. 본 실험에 있어서의 그 외의 에칭 조건을 이하에 나타낸다.
(에칭 조건)
압력　8Pa
가스종　Ar과 H2의 혼합 가스
도 10의 행은 마이크로파 전력의 크기의 기준을 나타내고, 상, 중, 하단 중 상단의 성막 패턴에서는, 에칭 공정의 마이크로파 전력이 성막 공정의 마이크로파 전력보다 낮은 것을 나타낸다. 중단의 성막 패턴에서는, 에칭 공정의 마이크로파 전력이 성막 공정의 마이크로파 전력과 동일한 정도인 것을 나타낸다. 하단의 성막 패턴에서는, 에칭 공정의 마이크로파 전력이 성막 공정의 마이크로파 전력보다 높은 것을 나타낸다.
이 결과에서는, 고주파 전력을 50W 또는 100W로 제어한 경우, 오목부의 개구가 막혀 있다. 한편, 에칭 공정에 있어서 고주파 전력을 200W 또는 300W로 제어하고, 또한, 에칭 공정의 마이크로파 전력을 성막 공정의 마이크로파 전력보다 낮게 제어해서 에칭하면, 오목부의 개구가 좁아지지 않고, SiN막(20)이 오목부에 매립되는 것을 알 수 있다. 따라서, 고주파 전력을 200W~300W로 제어하고, 또한, 에칭 공정의 마이크로파 전력을 성막 공정의 마이크로파 전력보다 낮게 하는 것으로, 성막 공정과 에칭 공정의 반복에 의해, 오목부에 SiN막(20)을 매립할 수가 있다.
한편, 도 10의 중단에서는 마스크 선택비가 낮고, 하단에서는 에칭에 의해 생성된 부생성물이 오목부의 개구에 재부착해서, 오목부의 개구가 좁아져 있거나 또는 막혀 있다. 이상으로부터, 고주파 전력을 200W~300W로 제어하고, 또한, 에칭 공정에 있어서의 마이크로파 전력을, 성막 공정에 있어서의 마이크로파 전력보다 낮게 제어하는 것으로, 오목부의 에칭 형상을 수직으로 유지하고, 오목부의 저부로부터 SiN막(20)을 매립할 수가 있다.
다만, 고주파 전력의 크기는, 구조체(21)의 패턴의 형상이나, 마이크로파 플라즈마 처리 장치(100)의 탑재대(11)의 상면과 처리 용기(1)의 천정면의 갭 등에 의해 적절치가 다르다. 따라서, 에칭 공정에 있어서, 고주파 전력을 200W~500W로 제어해도 좋은 경우가 있다. 특히, 어스펙트 비가 7.5 이상의 고 어스펙트의 홀 등을 에칭하는 경우에는 500W 정도의 고주파 전력을 인가하는 것이 바람직하다.
이상에 설명한 성막 공정 및 에칭 공정은, 마이크로파 플라즈마 처리 장치(100)의 처리 용기(1) 내에서 실행된다. 성막 공정과 에칭 공정을 다른 장치로 실행하면, 공정 수가 증가하고, 특히 고 어스펙트 비의 홀 등의 오목부의 매립을 실행하는 경우에는 방대한 공정 수가 필요하다. 본 실시 형태에서는, 성막 공정 및 에칭 공정을 동일한 마이크로파 플라즈마 처리 장치(100)에서 연속해 행할 수가 있다. 이것에 의해, 스루풋을 향상시킬 수가 있다.
［변형예：질화 공정의 삽입］
RI 값은 SiN막(20)의 절연성과 관련해, 2.0~3.0의 범위인 것이 바람직하다. 그러나, 매립된 SiN막(20)에 높은 절연성이 요구되는 경우와, 그 정도로 높은 절연성은 요구되지 않는 경우가 있다.
예를 들면 층간 절연을 행하기 위해서는, 배선 간의 스페이스에 SiN막(20)을 매립하는 경우, 높은 절연성이 요구된다. 한편, SiN막(20) 중에 Si 성분이 많이 포함되는 막에서는 절연성이 낮아진다.
그래서, 본 변형예에서는, SiN막(20) 중에 Si 성분이 많이 포함되는 막을 질화하는 것으로 SiN막(20)의 절연성을 높인다. 이것에 의해, 절연성이 높은 SiN막(20)의 매립을 실현하고, 매립된 SiN막에 의해 확실히 층간 절연을 행할 수가 있다.
변형예에 따른 매립 방법의 일례에 대해, 도 11을 참조하면서 설명한다. 도 11은, 일 실시 형태의 변형예에 따른 매립 방법의 일례를 나타내는 플로 차트이다. 본 플로 차트는, 예를 들면 마이크로파 플라즈마 처리 장치(100)의 제어 장치(3)에 있어서 실행된다.
본 처리가 개시되면, 제어 장치(3)는, 미리 정해진 성막 조건에 근거해 성막 공정의 실행을 제어한다(스텝 S20). 성막 공정에서는, 적정화된 성막 조건에 근거해 Si와 H와 N을 포함하는 가스를 공급하고, 탑재대(11)에 고주파 전력을 인가하고, 처리 용기(1) 내에 마이크로파 전력을 인가해서 마이크로파 플라즈마에 의한 성막 처리를 행한다.
다음에, 제어 장치(3)는, 성막된 SiN막을 소정의 질화 조건에 근거해 질화 하는 질화 공정을 실행한다(스텝 S22). 질화 공정에서는, N2 가스가 공급된다. N2 가스는, N을 포함하는 가스의 일례이다.
다음에, 제어 장치(3)는, 미리 정해진 에칭 조건에 근거해 에칭 공정의 실행을 제어한다(스텝 S24). 에칭 공정에서는, H를 포함하는 가스 또는 H와 Ar을 포함하는 가스를 공급하고, 탑재대(11)에 고주파 전력을 인가하고, 처리 용기(1) 내에 마이크로파 전력을 인가해서 마이크로파 플라즈마에 의한 에칭 처리를 행한다.
다음에, 제어 장치(3)는, 성막 공정, 질화 공정 및 에칭 공정을 소정 횟수 반복했는지를 판정한다(스텝 S26). 제어 장치(3)는, 성막 공정 및 에칭 공정을 소정 횟수 실행할 때까지, 스텝 S20~S26을 반복해 실행하고, 소정 횟수 실행한 후, 본 처리를 종료한다.
이것에 의해, 도 12에 나타내는 바와 같이, 오목부를 가지는 구조체(21)에 대해서 성막 공정에 있어서 SiN막(20)이 성막된다. 다음에, 질화 공정에 의해 SiN막(20)이 질화된다. 다음에, 에칭 공정에 있어서 SiN막(20)의 측부를 에칭해서 오목부의 개구를 넓히고, 에칭 형상을 수직으로 한다. 이러한 변형예에서는, 성막 공정과 질화 공정과 에칭 공정을 반복하는 것으로, 절연성이 높은 SiN막(20)의 매립을 실현할 수 있다. 한편, 에칭 공정을 끝낸 후, SiN막(20)의 매립 후의 표면에 표면 거?s 등이 있는 경우에는, 마지막에 성막 공정을 실행하는 것이 바람직하다.
도 13은, 일 실시 형태의 변형예에 따른 SiN막의 질화와 누설 저항의 관계의 일례를 나타내는 도면이다. 도 13의 횡축은 절연 파괴 전압 E(MV/cm)를 나타내고, 세로축은 막의 누설 저항 J(A/cm2)를 나타낸다.
a는, 성막 공정(C)과 에칭 공정(E)의 반복에 의해 성막된, RI2.80의 SiN막에 대해서 절연 파괴 전압 E를 인가했을 때의 누설 저항 J를 나타낸다. b는, 성막 공정(C)과 에칭 공정(E)의 반복에 의해서 성막된, RI2.06의 SiN막에 대해서 절연 파괴 전압 E를 인가했을 때의 누설 저항 J를 나타낸다.
c는, 성막 공정(C)과 에칭 공정(E)과 질화 공정(N)을 5초 반복하고, 성막된, RI2.80의 SiN막에 대해서 절연 파괴 전압 E를 인가했을 때의 누설 저항 J를 나타낸다. d는, 성막 공정(C)과 에칭 공정(E)과 질화 공정(N)을 15초 반복하고, 성막된, RI2.80의 SiN막에 대해서 절연 파괴 전압 E를 인가했을 때의 누설 저항 J를 나타낸다. e는, 성막 공정(C)과 에칭 공정(E)과 질화 공정(N)을 30초 반복하고, 성막된, RI2.80의 SiN막에 대해서 절연 파괴 전압 E를 인가했을 때의 누설 저항 J를 나타낸다.
이것에 의하면, 성막 공정(C)과 에칭 공정(E)의 사이에 질화 공정(N)을 삽입하는 것으로, 누설 저항 J가 내려가고, 반복 횟수가 많을수록 SiN막의 절연성이 높아지는 것을 알 수 있다.
［트리트먼트 처리］
성막 공정과 에칭 공정의 반복이나, 성막 공정과 질화 공정과 에칭 공정의 반복에 의해 오목부에 매립한 SiN막(20)에 대해서, 트리트먼트하는 트리트먼트 공정을 가져도 좋다. 트리트먼트 공정은, 성막 공정, 질화 공정, 에칭 공정을 행하는 마이크로파 플라즈마 처리 장치(100)와 동일 장치에서 행해진다.
이 경우, 제어 장치(3)는, 오목부에의 SiN막의 매립 후, 처리 용기(1) 내에 H를 포함하는 가스를 공급하고, 마이크로파 플라즈마에 의한 SiN막의 트리트먼트 처리를 행한다.
제어 장치(3)는, H를 포함하는 가스로서 H2와 Ar의 혼합 가스를 공급하고, Ar의 유량을 H2의 유량보다 많이 공급하도록 제어해서 상기 트리트먼트 처리를 행한다. 트리트먼트 조건을 이하에 나타낸다.
(트리트먼트 조건)
가스종　Ar/H2
가스 유량 비　Ar/H2=10/1
압력　10Pa
마이크로파 전력　4kW
고주파 전력　200W
트리트먼트 시간　60s
상기 트리트먼트 조건에 근거해 폴리실리콘막에 트리트먼트 공정을 실행한 결과를 도 14에 나타낸다. 이것에 의하면, 도 14의 (a)의 가장 왼쪽에 나타내는 표면 거칠기 Ra가 2.63nm 상태로부터, 상기의 플라즈마 트리트먼트를 실행하는 것에 의해, 도 14의 (b)에 나타내는 0.21nm 상태까지, Si막의 표면을 매끄럽게 할 수가 있었다.
한편, 도 14의 (a)는, 가장 왼쪽으로부터 가장 오른쪽을 향해서 결정성(結晶性)성을 내렸을 때의 Si막의 표면 상태를 나타낸다. 가장 오른쪽은, 결정성이 0%, 즉 아몰퍼스실리콘(aSi)막의 표면 상태를 나타낸다.
도 14의 (a)와 (b)를 비교하면, 본 실시 형태에 따른 트리트먼트 공정을 실행하는 것으로, Si막의 표면의 러푸네스를 저감할 수 있고, 막의 결정성을 내린 경우와 마찬가지로 Si막의 표면을 매끄럽게 할 수가 있었다.
이것에 의하면, SiN막에 대해서도, 그 표면을 매끄럽게 하는 것으로, 다음 공정에서 SiN막 상에의 막의 형성을 양호하게 할 수가 있다. 또, 트리트먼트 공정은, 성막 공정 및 에칭 공정과 동일한 마이크로파 플라즈마 처리 장치(100)의 처리 용기(1) 내에서 행할 수가 있다. 이것에 의해, 스루풋을 향상시킬 수가 있다.
한편, 트리트먼트 공정에서는, Ar의 유량을 H2의 유량보다 많이 공급하도록 제어하는 것이 바람직하다. 또, 트리트먼트 공정은, SiN막의 트리트먼트뿐만이 아니라, 다른 막의 트리트먼트로서도 실행 가능하다.
이상, 일 실시 형태에 따른 SiN막의 매립 처리, 변형예에 따른 매립 처리, 매립 처리 후의 트리트먼트 처리에 대해 설명했다. 성막 공정에서는, Si와 H와 N을 포함하는 가스의 일례로서 Ar, SiH4, N2의 가스를 공급했다. 다만, SiH4 대신에 Si2H6, Si2H2CF2의 가스종을 사용할 수가 있다.
또, 질화 공정에서는, N을 포함하는 가스의 일례로서, N2 가스를 들었다. 다만, N2 대신에 NH3의 가스종을 사용할 수가 있다.
또, 에칭 공정에서는, H를 포함하는 가스 또는 H와 Ar을 포함하는 가스의 일례로서 H2 가스 또는 Ar과 H2의 혼합 가스를 들었다. 다만, H를 포함하는 가스는 H2의 단일 가스에 한정되지 않고, H2와 He의 혼합 가스를 사용할 수가 있다.
이상에 설명한 바와 같이, 본 실시 형태에 따른 SiN막의 매립 방법에 의하면, 성막 조건과 에칭 조건을 적정화하고, 적정화된 성막 조건 및 에칭 조건에 근거해 성막 공정 및 에칭 공정을 반복해 행하는 것으로, 웨이퍼 W 상에 형성된 오목부에 SiN막을 매립할 수가 있다.
또, 성막 공정과 에칭 공정의 사이에서 질화 공정을 행하는 것으로, SiN막의 절연성을 향상시킬 수가 있다. 또한, 성막 공정과 에칭 공정을 행한 후 또는 이들의 공정을 반복하여 행한 후, 트리트먼트 공정을 실행하는 것으로, SiN막의 표면을 매끄럽게 해, 다음 공정에 있어서 양호하게 성막할 수가 있다.
이상, 처리 장치 및 매립 방법을 상기 실시 형태에 의해 설명했지만, 본 개시에 따른 처리 장치 및 매립 방법은 상기 실시 형태에 한정되는 것은 아니고, 본 개시의 범위 내에서 여러 가지의 변형 및 개량이 가능하다. 상기 복수의 실시 형태에 기재된 사항은, 모순되지 않는 범위에서 조합할 수가 있다.
본 개시에 따른 처리 장치는, Capacitively Coupled Plasma(CCP), Inductively Coupled Plasma(ICP), Radial Line Slot Antenna, Electron Cyclotron Resonance Plasma(ECR), Helicon Wave Plasma(HWP) 중 어느 타입의 장치에도 적용 가능하다.
본 명세서에서는, 기판의 일례로서 웨이퍼 W를 들어 설명했다. 그러나 기판은, 이것에 한정하지 않고, LCD(Liquid Crystal Display), FPD(Flat Panel Display)에 이용되는 각종 기판, CD 기판, 프린트 기판 등이어도 좋다.
본 국제 출원은, 2018년 4월 23일에 출원된 일본 특허 출원 2018－082433호에 근거하는 우선권을 주장하는 것으로, 그 전체 내용을 본 국제 출원에 원용한다.
1:　　　처리 용기
2:　　　마이크로파 플라즈마원
3:　　　제어 장치
11:　 　탑재대
14:　 　고주파 바이어스 전원
20:　 　SiN막
21:　 　구조체
22:　 　가스 공급원
30:　 　마이크로파 출력부
40:　 　마이크로파 전송부
43a:　 주연 마이크로파 도입부
43b:　 중앙 마이크로파 도입부
44:　　 마이크로파 전송로
50:　　 마이크로파 방사 기구
60:　　 가스 공급 구멍
100:　 마이크로파 플라즈마 처리 장치
121, 131: 유전체 천판
122, 132: 슬롯
123, 133: 유전체창
140:　 임피던스 조정 부재
U:　　플라즈마 생성 공간

Claims (20)

  1. 처리 용기 내에 마이크로파 전력을 인가하는 마이크로파 전력 인가부와, 상기 처리 용기 내의 기판을 탑재하는 탑재대에 바이어스 전압 발생용의 고주파 전력을 인가하는 고주파 전력 인가부와, 가스를 공급하는 가스 공급부와, 제어부를 갖고,
    상기 제어부는,
    마이크로파 전력 및 바이어스 전압 발생용의 고주파 전력을 인가하는 공정과,
    미리 정해진 성막 조건에 근거해 Si와 H와 N을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 성막 처리를 행하는 공정과,
    미리 정해진 에칭 조건에 근거해 H를 포함하는 가스 또는 H와 Ar을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 에칭 처리를 행하는 공정과,
    상기 성막 처리를 행하는 공정과 상기 에칭 처리를 행하는 공정을 반복하고, 기판 상에 형성된 오목부에의 SiN막의 매립을 행하는 공정을 제어하며,
    상기 제어부는,
    상기 성막 처리를 행하는 공정과 상기 에칭 처리를 행하는 공정의 사이에서, 마이크로파 전력 및 바이어스 전압 발생용의 고주파 전력을 인가하고, N을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 질화 처리를 행하는 공정을 제어하는
    처리 장치.
  2. 제 1 항에 있어서,
    상기 제어부는, 상기 성막 처리를 행하는 공정 및 상기 에칭 처리를 행하는 공정에 있어서 상기 처리 용기 내의 압력을 10Pa 이하로 제어하는 처리 장치.
  3. 제 1 항에 있어서,
    상기 제어부는, 상기 성막 처리를 행하는 공정에 있어서 상기 마이크로파 전력을 1.821(W/cm2)~3.035(W/cm2)의 범위 내로 제어하고,
    상기 에칭 처리를 행하는 공정에 있어서 상기 성막 처리에 있어서 인가하는 마이크로파 전력보다 낮은 전력으로 제어하는
    처리 장치.
  4. 제 1 항에 있어서,
    상기 제어부는, 상기 성막 처리를 행하는 공정에 있어서 공급하는 상기 바이어스 전압 발생용의 고주파 전력을 0.007074(W/cm2)~0.1415(W/cm2)의 범위 내로 제어하고,
    상기 에칭 처리를 행하는 공정에 있어서 공급하는 상기 바이어스 전압 발생용의 고주파 전력을 0.2829(W/cm2)~0.7074(W/cm2)의 범위 내로 제어하는
    처리 장치.
  5. 제 1 항에 있어서,
    상기 제어부는, 상기 성막 처리를 행하는 공정에 있어서 상기 Si와 H와 N을 포함하는 가스로서 SiH4와 N2의 혼합 가스를 공급하는 처리 장치.
  6. 제 1 항에 있어서,
    상기 제어부는, 상기 에칭 처리를 행하는 공정에 있어서 상기 H를 포함하는 가스로서 H2 가스를 공급하거나 또는 상기 H와 Ar을 포함하는 가스로서 H2와 Ar의 혼합 가스를 공급하는 처리 장치.
  7. 제 6 항에 있어서,
    상기 제어부는, 상기 에칭 처리를 행하는 공정에 있어서 상기 H2와 Ar의 혼합 가스를 공급하는 경우, H2의 유량을 Ar의 유량보다 많이 공급하도록 제어하는 처리 장치.
  8. 삭제
  9. 제 1 항에 있어서,
    상기 제어부는, 기판 상에 형성된 오목부에의 SiN막의 매립 후, H를 포함하는 가스를 공급하고, 마이크로파 플라즈마에 의한 상기 SiN막의 트리트먼트 처리를 행하는 공정을 제어하는 처리 장치.
  10. 제 9 항에 있어서,
    상기 제어부는, 상기 트리트먼트 처리를 행하는 공정에 있어서 H를 포함하는 가스로서 H2와 Ar의 혼합 가스를 공급하고, Ar의 유량을 H2의 유량보다 많이 공급하는 처리 장치.
  11. 제 1 항에 있어서,
    기판 상에 형성된 상기 오목부의 어스펙트 비는, 7.5 이상인 처리 장치.
  12. 제 1 항에 있어서,
    상기 제어부는, 상기 SiN막의 RI 값이 2.5~2.7의 범위가 되도록 상기 성막 조건 및 상기 에칭 조건을 제어하는 처리 장치.
  13. 처리 용기 내의 기판을 탑재하는 탑재대에 바이어스 전압 발생용의 고주파 전력을 인가하고, 상기 처리 용기 내에 마이크로파 전력을 인가하는 공정과,
    미리 정해진 성막 조건에 근거해 Si와 H와 N을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 성막 처리를 행하는 공정과,
    미리 정해진 에칭 조건에 근거해 H를 포함하는 가스 또는 H와 Ar을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 에칭 처리를 행하는 공정과,
    상기 성막 처리를 행하는 공정과 상기 에칭 처리를 행하는 공정을 반복하고, 기판 상에 형성된 오목부에의 SiN막의 매립을 행하는 공정과,
    상기 성막 처리를 행하는 공정과 상기 에칭 처리를 행하는 공정의 사이에, 상기 마이크로파 전력 및 상기 바이어스 전압 발생용의 고주파 전력을 인가하고, N을 포함하는 가스를 공급해서 마이크로파 플라즈마에 의한 질화 처리를 행하는 공정
    을 가지는 매립 방법.
  14. 제 13 항에 있어서,
    상기 성막 처리를 행하는 공정에서는, 상기 성막 조건 중 상기 처리 용기 내의 압력은 10Pa 이하이고, 상기 마이크로파 전력은 3kW~5kW이며, 상기 바이어스 전압 발생용의 고주파 전력은 5W~100W이며, 상기 Si와 H와 N을 포함하는 가스로서 SiH4와 N2의 혼합 가스를 공급하고,
    상기 에칭 처리를 행하는 공정에서는, 상기 에칭 조건 중 상기 처리 용기 내의 압력은 10Pa 이하이고, 상기 마이크로파 전력은 상기 성막 처리에 있어서 공급하는 마이크로파 전력보다 낮은 전력이며, 상기 바이어스 전압 발생용의 고주파 전력은 200W~500W이며, 상기 H를 포함하는 가스로서 H2 가스를 공급하거나 또는 상기 H와 Ar을 포함하는 가스로서 H2와 Ar의 혼합 가스를 공급하는
    매립 방법.
  15. 제 14 항에 있어서,
    상기 에칭 처리를 행하는 공정에서는, 상기 H2와 Ar의 혼합 가스를 공급하는 경우, H2의 유량은 Ar의 유량보다 많이 공급하는 매립 방법.
  16. 제 13 항에 있어서,
    상기 성막 처리를 행하는 공정 및 상기 에칭 처리를 행하는 공정은, 동일한 처리 장치의 처리 용기 내에서 행해지는 매립 방법.
  17. 삭제
  18. 제 13 항에 있어서,
    기판 상에 형성된 오목부에의 SiN막의 매립 후, H를 포함하는 가스를 공급하고, 마이크로파 플라즈마에 의해 상기 SiN막을 트리트먼트 처리를 행하는 공정을 가지는 매립 방법.
  19. 제 18 항에 있어서,
    상기 트리트먼트 처리를 행하는 공정은, H를 포함하는 가스로서 H2와 Ar의 혼합 가스를 공급하고, Ar의 유량을 H2의 유량보다 많이 공급하는 매립 방법.
  20. 제 18 항에 있어서,
    상기 트리트먼트 처리를 행하는 공정은, 상기 성막 처리를 행하는 공정 및 상기 에칭 처리를 행하는 공정과 동일한 처리 장치의 처리 용기 내에서 행해지는 매립 방법.
KR1020207032512A 2018-04-23 2019-04-18 처리 장치 및 매립 방법 KR102471811B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2018-082433 2018-04-23
JP2018082433A JP6983103B2 (ja) 2018-04-23 2018-04-23 処理装置及び埋め込み方法
PCT/JP2019/016679 WO2019208397A1 (ja) 2018-04-23 2019-04-18 処理装置及び埋め込み方法

Publications (2)

Publication Number Publication Date
KR20200141489A KR20200141489A (ko) 2020-12-18
KR102471811B1 true KR102471811B1 (ko) 2022-11-28

Family

ID=68294535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207032512A KR102471811B1 (ko) 2018-04-23 2019-04-18 처리 장치 및 매립 방법

Country Status (3)

Country Link
JP (1) JP6983103B2 (ko)
KR (1) KR102471811B1 (ko)
WO (1) WO2019208397A1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003185A (ja) * 1999-06-21 2001-01-09 Univ Tohoku ドライエッチング方法及びその装置
JP2005019549A (ja) 2003-06-24 2005-01-20 Toyota Motor Corp 光電変換素子
JP2017224669A (ja) * 2016-06-14 2017-12-21 東京エレクトロン株式会社 窒化珪素膜の処理方法および窒化珪素膜の形成方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161703A (ja) * 1993-12-03 1995-06-23 Ricoh Co Ltd 半導体装置の製造方法
JPH11340217A (ja) * 1998-05-22 1999-12-10 Tokyo Electron Ltd プラズマ成膜方法
JP2002043411A (ja) 2000-07-21 2002-02-08 Mitsubishi Electric Corp 半導体装置の製造方法
US7241696B2 (en) 2002-12-11 2007-07-10 International Business Machines Corporation Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
US8138103B2 (en) 2006-05-31 2012-03-20 Tokyo Electron Limited Plasma CVD method, method for forming silicon nitride film and method for manufacturing semiconductor device
US20110065276A1 (en) * 2009-09-11 2011-03-17 Applied Materials, Inc. Apparatus and Methods for Cyclical Oxidation and Etching

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001003185A (ja) * 1999-06-21 2001-01-09 Univ Tohoku ドライエッチング方法及びその装置
JP2005019549A (ja) 2003-06-24 2005-01-20 Toyota Motor Corp 光電変換素子
JP2017224669A (ja) * 2016-06-14 2017-12-21 東京エレクトロン株式会社 窒化珪素膜の処理方法および窒化珪素膜の形成方法

Also Published As

Publication number Publication date
KR20200141489A (ko) 2020-12-18
JP2019192733A (ja) 2019-10-31
WO2019208397A1 (ja) 2019-10-31
JP6983103B2 (ja) 2021-12-17

Similar Documents

Publication Publication Date Title
TWI469238B (zh) 電漿蝕刻處理裝置及電漿蝕刻處理方法
US8753527B2 (en) Plasma etching method and plasma etching apparatus
US9059229B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
KR101772723B1 (ko) 플라즈마 처리 방법
US9177846B2 (en) Placing bed structure, treating apparatus using the structure, and method for using the apparatus
KR100960424B1 (ko) 마이크로파 플라즈마 처리 장치
US10017853B2 (en) Processing method of silicon nitride film and forming method of silicon nitride film
KR101991574B1 (ko) 성막 장치, 및 그것에 이용하는 가스 토출 부재
KR20080038323A (ko) 플라즈마 처리 장치 및 가스 통과 플레이트
JPWO2006106665A1 (ja) 基板の窒化処理方法および絶縁膜の形成方法
US7972973B2 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
US20100093185A1 (en) Method for forming silicon oxide film, plasma processing apparatus and storage medium
KR20160103531A (ko) 에칭 방법
JP6752357B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
US11361945B2 (en) Plasma processing apparatus, processing system, and method of etching porous film
KR102471811B1 (ko) 처리 장치 및 매립 방법
KR20180110030A (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
US20040161946A1 (en) Method for fluorocarbon film depositing
JP4478352B2 (ja) プラズマ処理装置及びプラズマ処理方法並びに構造体の製造方法
JP3530788B2 (ja) マイクロ波供給器及びプラズマ処理装置並びに処理方法
US6746970B2 (en) Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
JP2013197449A (ja) 基板処理方法及び基板処理装置
KR102517213B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
US8497196B2 (en) Semiconductor device, method for fabricating the same and apparatus for fabricating the same
JP5066502B2 (ja) プラズマ処理装置

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant