KR20160103531A - 에칭 방법 - Google Patents

에칭 방법 Download PDF

Info

Publication number
KR20160103531A
KR20160103531A KR1020160021034A KR20160021034A KR20160103531A KR 20160103531 A KR20160103531 A KR 20160103531A KR 1020160021034 A KR1020160021034 A KR 1020160021034A KR 20160021034 A KR20160021034 A KR 20160021034A KR 20160103531 A KR20160103531 A KR 20160103531A
Authority
KR
South Korea
Prior art keywords
gas
region
plasma
etching
fluorocarbon
Prior art date
Application number
KR1020160021034A
Other languages
English (en)
Other versions
KR102363778B1 (ko
Inventor
히카루 와타나베
아키히로 츠지
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20160103531A publication Critical patent/KR20160103531A/ko
Application granted granted Critical
Publication of KR102363778B1 publication Critical patent/KR102363778B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01009—Fluorine [F]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Analytical Chemistry (AREA)
  • Plasma Technology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 산화실리콘으로 구성된 제1 영역을 에칭하는 기술에 있어서, 질화실리콘으로 구성된 제2 영역의 깎임을 억제하고, 또한 처리 시간을 짧게 하는 것을 목적으로 한다.
일 실시형태의 방법에서는, 제1 영역을 에칭하기 위해서, 1회 이상의 시퀀스가 실행된다. 1회 이상의 시퀀스의 각각은, 피처리체 상에 플루오로카본을 포함하는 퇴적물을 형성하는 제1 공정과, 퇴적물에 포함되는 플루오로카본의 라디칼에 의해 제1 영역을 에칭하는 제2 공정을 포함한다. 1회 이상의 시퀀스의 실행 후, 플루오로카본 가스를 포함하는 제2 처리 가스의 플라즈마가 생성되어, 제1 영역이 더욱 에칭된다.

Description

에칭 방법{ETCHING METHOD}
본 발명의 실시형태는 에칭 방법에 관한 것으로, 특히, 피처리체에 대한 플라즈마 처리에 의해, 산화실리콘으로 구성된 제1 영역을, 질화실리콘으로 구성된 제2 영역에 대해 선택적으로 에칭하는 방법에 관한 것이다.
전자 디바이스의 제조에 있어서는, 산화실리콘(SiO2)으로 구성된 영역에 대해 홀 또는 트렌치와 같은 개구를 형성하는 처리가 행해지는 경우가 있다. 이러한 처리에서는, 미국 특허 제7708859호 명세서에 기재되어 있는 바와 같이, 일반적으로는, 플루오로카본 가스의 플라즈마에 피처리체가 노출되어, 상기 영역이 에칭된다.
또한, 산화실리콘으로 구성된 제1 영역을, 질화실리콘으로 구성된 제2 영역에 대해 선택적으로 에칭하는 기술이 알려져 있다. 이러한 기술의 일례로서는, SAC(Self-Alignd Contact) 기술이 알려져 있다. SAC 기술에 대해서는, 일본 특허 공개 제2000-307001호 공보에 기재되어 있다.
SAC 기술의 처리 대상인 피처리체는, 산화실리콘제의 제1 영역, 질화실리콘제의 제2 영역 및 마스크를 갖고 있다. 제2 영역은, 오목부를 구획하도록 형성되어 있고, 제1 영역은, 상기 오목부를 메우고, 또한, 제2 영역을 덮도록 형성되어 있으며, 마스크는, 제1 영역 상에 형성되어 있고, 오목부 위에 개구를 제공하고 있다. 종래의 SAC 기술에서는, 일본 특허 공개 제2000-307001호 공보에 기재되어 있는 바와 같이, 제1 영역의 에칭을 위해서, 플루오로카본 가스, 산소 가스, 및 희가스를 포함하는 처리 가스의 플라즈마가 이용된다. 이 처리 가스의 플라즈마에 피처리체를 노출시킴으로써, 마스크의 개구로부터 노출된 부분에 있어서 제1 영역이 에칭되어 상부 개구가 형성된다. 또한, 처리 가스의 플라즈마에 피처리체가 노출됨으로써, 제2 영역에 의해 둘러싸인 부분, 즉 오목부 내의 제1 영역이 자기 정합적으로 에칭된다. 이에 의해, 상부 개구에 연속되는 하부 개구가 자기 정합적으로 형성된다.
[특허문헌 1] 미국 특허 제7708859호 명세서 [특허문헌 2] 일본 특허 공개 제2000-307001호 공보
전술한 종래의 기술에서는, 제1 영역의 에칭이 진행되어 제2 영역이 노출된 시점에 있어서, 제2 영역의 표면 상에 상기 제2 영역을 보호하는 막이 형성되어 있지 않은 상태가 발생한다. 이 상태에 있어서 제1 영역의 에칭이 행해지면, 제2 영역에 깎임이 발생한다. 따라서, 제2 영역의 노출시의 상기 제2 영역의 깎임을 억제할 필요가 있다. 또한, 이러한 기술에서는, 처리의 개시로부터 종료까지의 사이에 요구되는 시간을 짧게 할 필요가 있다.
즉, 산화실리콘으로 구성된 제1 영역을 선택적으로 에칭하는 기술에서는, 질화실리콘으로 구성된 제2 영역의 깎임을 억제하고, 또한 처리 시간을 짧게 하는 것이 요구되고 있다.
일 양태에 있어서는, 피처리체에 대한 플라즈마 처리에 의해, 산화실리콘으로 구성된 제1 영역을 질화실리콘으로 구성된 제2 영역에 대해 선택적으로 에칭하는 방법이 제공된다. 피처리체는, 오목부를 구획하는 제2 영역, 상기 오목부를 메우고, 또한 제2 영역을 덮도록 형성된 제1 영역, 및 제1 영역 상에 형성된 마스크를 가지며, 마스크는, 오목부 위에 상기 오목부의 폭보다 넓은 폭을 갖는 개구를 제공한다. 이 방법에서는, 제2 영역이 노출될 때를 포함하는 기간에 있어서, 제1 영역을 에칭하기 위해서 1회 이상의 시퀀스가 실행된다. 1회 이상의 시퀀스의 각각은, (a) 피처리체 상에 플루오로카본을 포함하는 퇴적물을 형성하기 위해서, 상기 피처리체를 수용한 처리 용기 내에 있어서 플루오로카본 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 공정과, (b) 퇴적물에 포함되는 플루오로카본의 라디칼에 의해 제1 영역을 에칭하는 공정을 포함한다. 또한, 이 방법은, 1회 이상의 시퀀스의 실행 후에, 처리 용기 내에 있어서 생성된 플루오로카본 가스를 포함하는 제2 처리 가스의 플라즈마에 의해 제1 영역을 에칭하는 공정을 포함한다. 일 실시형태에서는, 제2 처리 가스의 플라즈마를 생성하는 공정에서는, 오목부의 바닥까지 제1 영역을 연속적으로 에칭할 수 있다.
상기 일 양태에 따른 방법의 시퀀스에서는, 제2 영역의 노출시에 플루오로카본의 퇴적물이 피처리체 상에 형성되고, 그런 후에 상기 퇴적물 중의 라디칼에 의해 제1 영역이 에칭된다. 상기 시퀀스에 의하면, 에칭 레이트는 낮으나, 제1 영역이 에칭되고, 또한, 노출시의 제2 영역의 깎임이 억제된다. 본 방법에서는, 이러한 시퀀스의 실행에 의해 형성된 퇴적물에 의해 제2 영역이 보호된 상태에서, 플루오로카본 가스의 플라즈마에 의해 제1 영역이 더욱 에칭된다. 시퀀스의 실행 후에 행해지는 플루오로카본의 플라즈마에 의한 제1 영역의 에칭의 레이트는, 시퀀스에서의 제1 영역의 에칭의 레이트보다 높다. 따라서, 본 방법에서는, 제2 영역의 깎임의 억제와 제1 영역의 에칭에 요하는 처리 시간의 단축이 양립된다.
일 실시형태에 있어서, 1회 이상의 시퀀스의 각각은, 피처리체를 수용한 처리 용기 내에 있어서, 산소 함유 가스 및 불활성 가스를 포함하는 제3 처리 가스의 플라즈마를 생성하는 공정을 더 포함하고 있어도 좋다. 이 실시형태에 의하면, 산소의 활성종에 의해, 피처리체에 형성되어 있는 퇴적물의 양을 적절히 감소시킬 수 있다. 따라서, 마스크의 개구, 및 에칭에 의해 형성되는 개구의 폐색을 방지하는 것이 가능해진다. 또한, 이 실시형태에서는, 처리 가스에 있어서 산소 함유 가스가 불활성 가스에 의해 희석되어 있기 때문에, 퇴적물이 지나치게 제거되는 것을 억제할 수 있다.
일 실시형태의 1회 이상의 시퀀스의 각각에서는, 제1 처리 가스의 플라즈마를 생성하는 상기 공정과 플루오로카본의 라디칼에 의해 제1 영역을 에칭하는 상기 공정 사이에, 제3 처리 가스의 플라즈마를 생성하는 상기 공정이 실행되고, 상기 1회 이상의 시퀀스의 각각은, 플루오로카본의 라디칼에 의해 제1 영역을 에칭하는 상기 공정의 실행 후에, 피처리체를 수용한 처리 용기 내에 있어서, 제3 처리 가스의 플라즈마를 생성하는 공정을 더 포함하고 있어도 좋다. 플루오로카본의 라디칼에 의해 제1 영역을 에칭하는 상기 공정의 실행시에는, 피처리체 상에 부착되어 있던 퇴적물을 구성하는 물질이 방출되고, 상기 물질이 피처리체에 재차 부착되어, 마스크의 개구, 및 에칭에 의해 형성되는 개구의 폭을 좁히도록 퇴적물을 형성하며, 경우에 따라서는, 상기 퇴적물이 이들 개구를 폐색시키는 경우도 있다. 이 실시형태에 의하면, 플루오로카본의 라디칼에 의해 제1 영역을 에칭하는 상기 공정의 실행 후에, 피처리체가 산소의 활성종에 노출되기 때문에, 개구의 폭을 좁히는 퇴적물을 감소시킬 수 있어, 개구의 폐색을 보다 확실하게 방지하는 것이 가능해진다.
이상 설명한 바와 같이, 산화실리콘으로 구성된 제1 영역을 선택적으로 에칭하는 기술에 있어서, 질화실리콘으로 구성된 제2 영역의 깎임을 억제하고, 또한 처리 시간을 짧게 하는 것이 가능해진다.
도 1은 일 실시형태에 따른 에칭 방법을 도시한 흐름도이다.
도 2는 일 실시형태에 따른 에칭 방법의 적용 대상인 피처리체를 예시한 단면도이다.
도 3은 도 1에 도시된 방법의 실시에 이용할 수 있는 플라즈마 처리 장치의 일례를 개략적으로 도시한 도면이다.
도 4는 도 1에 도시된 방법의 각 공정의 실시 후의 피처리체를 도시한 단면도이다.
도 5는 도 1에 도시된 방법의 각 공정의 실시 후의 피처리체를 도시한 단면도이다.
도 6은 도 1에 도시된 방법의 각 공정의 실시 후의 피처리체를 도시한 단면도이다.
도 7은 도 1에 도시된 방법의 각 공정의 실시 후의 피처리체를 도시한 단면도이다.
도 8은 도 1에 도시된 방법의 각 공정의 실시 후의 피처리체를 도시한 단면도이다.
도 9는 도 1에 도시된 방법의 각 공정의 실시 후의 피처리체를 도시한 단면도이다.
도 10은 도 1에 도시된 방법의 각 공정의 실시 후의 피처리체를 도시한 단면도이다.
도 11은 도 1에 도시된 방법의 각 공정의 실시 후의 피처리체를 도시한 단면도이다.
도 12는 다른 실시형태에 따른 에칭 방법을 도시한 흐름도이다.
도 13은 도 12에 도시된 방법의 공정 ST14의 실행 후의 피처리체를 도시한 단면도이다.
이하, 도면을 참조하여 여러 가지 실시형태에 대해 상세히 설명한다. 한편, 각 도면에 있어서 동일 또는 상당하는 부분에 대해서는 동일한 부호를 붙이기로 한다.
도 1은 일 실시형태에 따른 에칭 방법을 도시한 흐름도이다. 도 1에 도시된 방법(MT)은, 피처리체에 대한 플라즈마 처리에 의해, 산화실리콘으로 구성된 제1 영역을 질화실리콘으로 구성된 제2 영역에 대해 선택적으로 에칭하는 방법이다.
도 2는 일 실시형태에 따른 에칭 방법의 적용 대상인 피처리체를 예시한 단면도이다. 도 2에 도시된 바와 같이, 피처리체, 즉 웨이퍼(W)는, 기판(SB), 제1 영역(R1), 제2 영역(R2) 및 이후에 마스크를 구성하는 유기막(OL)을 갖고 있다. 일례에서는, 웨이퍼(W)는, 핀형 전계 효과 트랜지스터의 제조 도중에 얻어지는 것이며, 또한, 융기 영역(RA), 실리콘 함유의 반사 방지막(AL) 및 레지스트 마스크(RM)를 갖고 있다.
융기 영역(RA)은, 기판(SB)으로부터 융기하도록 형성되어 있다. 이 융기 영역(RA)은, 예컨대, 게이트 영역을 구성할 수 있다. 제2 영역(R2)은, 질화실리콘(Si3N4)으로 구성되어 있고, 융기 영역(RA)의 표면 및 기판(SB)의 표면 상에 형성되어 있다. 이 제2 영역(R2)은, 도 2에 도시된 바와 같이, 오목부를 구획하도록 연장되어 있다. 일례에서는, 오목부의 깊이는, 약 150 ㎚이고, 오목부의 폭은, 약 20 ㎚이다.
제1 영역(R1)은, 산화실리콘(SiO2)으로 구성되어 있고, 제2 영역(R2) 상에 형성되어 있다. 구체적으로, 제1 영역(R1)은, 제2 영역(R2)에 의해 구획되는 오목부를 메우고, 상기 제2 영역(R2)을 덮도록 형성되어 있다.
유기막(OL)은, 제1 영역(R1) 상에 형성되어 있다. 유기막(OL)은, 유기 재료, 예컨대, 비정질 카본으로 구성될 수 있다. 반사 방지막(AL)은, 유기막(OL) 상에 형성되어 있다. 레지스트 마스크(RM)는, 반사 방지막(AL) 상에 형성되어 있다. 레지스트 마스크(RM)는, 제2 영역(R2)에 의해 구획되는 오목부 상에 상기 오목부의 폭보다 넓은 폭을 갖는 개구를 제공하고 있다. 레지스트 마스크(RM)의 개구의 폭은, 예컨대, 60 ㎚이다. 이러한 레지스트 마스크(RM)의 패턴은, 포토리소그래피 기술에 의해 형성된다.
방법(MT)에서는, 도 2에 도시된 웨이퍼(W)와 같은 피처리체가 플라즈마 처리 장치 내에 있어서 처리된다. 도 3은 도 1에 도시된 방법의 실시에 이용할 수 있는 플라즈마 처리 장치의 일례를 개략적으로 도시한 도면이다. 도 3에 도시된 플라즈마 처리 장치(10)는, 용량 결합형 플라즈마 에칭 장치이며, 대략 원통형의 처리 용기(12)를 구비하고 있다. 처리 용기(12)의 내벽면은, 예컨대, 양극(陽極) 산화 처리된 알루미늄으로 구성되어 있다. 이 처리 용기(12)는 보안 접지되어 있다.
처리 용기(12)의 바닥부 상에는, 대략 원통형의 지지부(14)가 설치되어 있다. 지지부(14)는, 예컨대, 절연 재료로 구성되어 있다. 지지부(14)는, 처리 용기(12) 내에 있어서, 처리 용기(12)의 바닥부로부터 연직 방향으로 연장되어 있다. 또한, 처리 용기(12) 내에는, 배치대(PD)가 설치되어 있다. 배치대(PD)는, 지지부(14)에 의해 지지되어 있다.
배치대(PD)는, 그 상면에 있어서 웨이퍼(W)를 유지한다. 배치대(PD)는, 하부 전극(LE) 및 정전척(ESC)을 갖고 있다. 하부 전극(LE)은, 제1 플레이트(18a) 및 제2 플레이트(18b)를 포함하고 있다. 제1 플레이트(18a) 및 제2 플레이트(18b)는, 예컨대 알루미늄과 같은 금속으로 구성되어 있고, 대략 원반 형상을 이루고 있다. 제2 플레이트(18b)는, 제1 플레이트(18a) 상에 설치되어 있고, 제1 플레이트(18a)에 전기적으로 접속되어 있다.
제2 플레이트(18b) 상에는, 정전척(ESC)이 설치되어 있다. 정전척(ESC)은, 도전막인 전극을 한 쌍의 절연층 또는 절연 시트 사이에 배치한 구조를 갖고 있다. 정전척(ESC)의 전극에는, 직류 전원(22)이 스위치(23)를 통해 전기적으로 접속되어 있다. 이 정전척(ESC)은, 직류 전원(22)으로부터의 직류 전압에 의해 발생한 쿨롱 힘 등의 정전력에 의해 웨이퍼(W)를 흡착한다. 이에 의해, 정전척(ESC)은, 웨이퍼(W)를 유지할 수 있다.
제2 플레이트(18b)의 둘레 가장자리부 상에는, 웨이퍼(W)의 에지 및 정전척(ESC)을 둘러싸도록 포커스 링(FR)이 배치되어 있다. 포커스 링(FR)은, 에칭의 균일성을 향상시키기 위해서 설치되어 있다. 포커스 링(FR)은, 에칭 대상인 막의 재료에 따라 적절히 선택되는 재료로 구성되어 있으며, 예컨대, 석영으로 구성될 수 있다.
제2 플레이트(18b)의 내부에는, 냉매 유로(24)가 형성되어 있다. 냉매 유로(24)는, 온도 조절 기구를 구성하고 있다. 냉매 유로(24)에는, 처리 용기(12)의 외부에 설치된 칠러 유닛으로부터 배관(26a)을 통해 냉매가 공급된다. 냉매 유로(24)에 공급된 냉매는, 배관(26b)을 통해 칠러 유닛으로 복귀된다. 이와 같이, 냉매 유로(24)와 칠러 유닛 사이에서는, 냉매가 순환된다. 이 냉매의 온도를 제어함으로써, 정전척(ESC)에 의해 지지된 웨이퍼(W)의 온도가 제어된다.
또한, 플라즈마 처리 장치(10)에는, 가스 공급 라인(28)이 형성되어 있다. 가스 공급 라인(28)은, 전열 가스 공급 기구로부터의 전열 가스, 예컨대 He 가스를, 정전척(ESC)의 상면과 웨이퍼(W)의 이면 사이에 공급한다.
또한, 플라즈마 처리 장치(10)는, 상부 전극(30)을 구비하고 있다. 상부 전극(30)은, 배치대(PD)의 상방에 있어서, 상기 배치대(PD)와 대향 배치되어 있다. 하부 전극(LE)과 상부 전극(30)은, 서로 대략 평행하게 설치되어 있다. 상부 전극(30)과 하부 전극(LE) 사이에는, 웨이퍼(W)에 플라즈마 처리를 행하기 위한 처리 공간(S)이 제공되어 있다.
상부 전극(30)은, 절연성 차폐 부재(32)를 통해, 처리 용기(12)의 상부에 지지되어 있다. 일 실시형태에서는, 상부 전극(30)은, 배치대(PD)의 상면, 즉, 웨이퍼 배치면으로부터의 연직 방향에서의 거리가 가변하도록 구성될 수 있다. 상부 전극(30)은, 전극판(34) 및 전극 지지체(36)를 포함할 수 있다. 전극판(34)은 처리 공간(S)에 면하고 있고, 상기 전극판(34)에는 복수의 가스 토출 구멍(34a)이 형성되어 있다. 이 전극판(34)은, 일 실시형태에서는, 실리콘으로 구성되어 있다.
전극 지지체(36)는, 전극판(34)을 착탈 가능하게 지지하는 것이며, 예컨대 알루미늄과 같은 도전성 재료로 구성될 수 있다. 이 전극 지지체(36)는, 수냉 구조를 가질 수 있다. 전극 지지체(36)의 내부에는, 가스 확산실(36a)이 형성되어 있다. 이 가스 확산실(36a)로부터는, 가스 토출 구멍(34a)에 연통되는 복수의 가스 통류 구멍(36b)이 하방으로 연장되어 있다. 또한, 전극 지지체(36)에는, 가스 확산실(36a)로 처리 가스를 유도하는 가스 도입구(36c)가 형성되어 있고, 이 가스 도입구(36c)에는, 가스 공급관(38)이 접속되어 있다.
가스 공급관(38)에는, 밸브군(42) 및 유량 제어기군(44)을 통해, 가스 소스군(40)이 접속되어 있다. 가스 소스군(40)은, 복수의 가스 소스를 포함하고 있다. 일례에서는, 가스 소스군(40)은, 1 이상의 플루오로카본 가스의 소스, 희가스의 소스, 질소 가스(N2 가스)의 소스, 수소 가스(H2 가스)의 소스, 및 산소 함유 가스의 소스를 포함하고 있다. 1 이상의 플루오로카본 가스의 소스는, 일례에서는, C4F8 가스의 소스, CF4 가스의 소스, 및 C4F6 가스의 소스를 포함할 수 있다. 희가스의 소스는, He 가스, Ne 가스, Ar 가스, Kr 가스, Xe 가스와 같은 임의의 희가스의 소스일 수 있고, 일례에서는, Ar 가스의 소스이다. 또한, 산소 함유 가스의 소스는, 일례에서는, 산소 가스(O2 가스)의 소스일 수 있다. 한편, 산소 함유 가스는, 산소를 함유하는 임의의 가스여도 좋고, 예컨대, CO 가스 또는 CO2 가스와 같은 산화탄소 가스여도 좋다.
밸브군(42)은 복수의 밸브를 포함하고 있고, 유량 제어기군(44)은 매스 플로우 컨트롤러와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응의 밸브 및 유량 제어기군(44)의 대응의 유량 제어기를 통해, 가스 공급관(38)에 접속되어 있다.
또한, 플라즈마 처리 장치(10)에서는, 처리 용기(12)의 내벽을 따라 디포지션 실드(deposition shield; 46)가 착탈 가능하게 설치되어 있다. 디포지션 실드(46)는, 지지부(14)의 외주에도 설치되어 있다. 디포지션 실드(46)는, 처리 용기(12)에 에칭 부생물[디포짓(deposit)]이 부착되는 것을 방지하는 것이며, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다.
처리 용기(12)의 바닥부측이며, 또한, 지지부(14)와 처리 용기(12)의 측벽 사이에는 배기 플레이트(48)가 설치되어 있다. 배기 플레이트(48)는, 예컨대, 알루미늄재에 Y2O3 등의 세라믹스를 피복함으로써 구성될 수 있다. 이 배기 플레이트(48)의 하방이며, 또한, 처리 용기(12)에는, 배기구(12e)가 형성되어 있다. 배기구(12e)에는, 배기관(52)을 통해 배기 장치(50)가 접속되어 있다. 배기 장치(50)는, 터보 분자 펌프 등의 진공 펌프를 갖고 있으며, 처리 용기(12) 내의 공간을 원하는 진공도까지 감압할 수 있다. 또한, 처리 용기(12)의 측벽에는 웨이퍼(W)의 반입 반출구(12g)가 형성되어 있고, 이 반입 반출구(12g)는 게이트 밸브(54)에 의해 개폐 가능하게 되어 있다.
또한, 플라즈마 처리 장치(10)는, 제1 고주파 전원(62) 및 제2 고주파 전원(64)을 더 구비하고 있다. 제1 고주파 전원(62)은, 플라즈마 생성용의 고주파 전력을 발생시키는 전원이며, 예컨대, 27 ㎒∼100 ㎒의 주파수의 고주파 전력을 발생시킨다. 제1 고주파 전원(62)은, 정합기(66)를 통해 하부 전극(LE)에 접속되어 있다. 정합기(66)는, 제1 고주파 전원(62)의 출력 임피던스와 부하측[하부 전극(LE)측]의 입력 임피던스를 정합시키기 위한 회로이다. 한편, 제1 고주파 전원(62)은, 정합기(66)를 통해 상부 전극(30)에 접속되어 있어도 좋다.
제2 고주파 전원(64)은, 웨이퍼(W)에 이온을 인입하기 위한 고주파 바이어스 전력을 발생시키는 전원이며, 예컨대, 400 ㎑∼13.56 ㎒의 범위 내의 주파수의 고주파 바이어스 전력을 발생시킨다. 제2 고주파 전원(64)은, 정합기(68)를 통해 하부 전극(LE)에 접속되어 있다. 정합기(68)는, 제2 고주파 전원(64)의 출력 임피던스와 부하측[하부 전극(LE)측]의 입력 임피던스를 정합시키기 위한 회로이다.
또한, 플라즈마 처리 장치(10)는, 전원(70)을 더 구비하고 있다. 전원(70)은, 상부 전극(30)에 접속되어 있다. 전원(70)은, 처리 공간(S) 내에 존재하는 양이온을 전극판(34)에 인입하기 위한 전압을, 상부 전극(30)에 인가한다. 일례에 있어서는, 전원(70)은, 음의 직류 전압을 발생시키는 직류 전원이다. 다른 일례에 있어서, 전원(70)은, 비교적 저주파의 교류 전압을 발생시키는 교류 전원이어도 좋다. 전원(70)으로부터 상부 전극에 인가되는 전압은, -150 V 이하의 전압일 수 있다. 즉, 전원(70)에 의해 상부 전극(30)에 인가되는 전압은, 절대값이 150 이상인 음의 전압일 수 있다. 이러한 전압이 전원(70)으로부터 상부 전극(30)에 인가되면, 처리 공간(S)에 존재하는 양이온이, 전극판(34)에 충돌한다. 이에 의해, 전극판(34)으로부터 이차 전자 및/또는 실리콘이 방출된다. 방출된 실리콘은, 처리 공간(S) 내에 존재하는 불소의 활성종과 결합하여, 불소의 활성종의 양을 저감시킨다.
또한, 일 실시형태에서는, 플라즈마 처리 장치(10)는, 제어부(Cnt)를 더 구비할 수 있다. 이 제어부(Cnt)는, 프로세서, 기억부, 입력 장치, 표시 장치 등을 구비하는 컴퓨터이며, 플라즈마 처리 장치(10)의 각부를 제어한다. 이 제어부(Cnt)에서는, 입력 장치를 이용하여, 오퍼레이터가 플라즈마 처리 장치(10)를 관리하기 위해서 커맨드의 입력 조작 등을 행할 수 있고, 또한, 표시 장치에 의해, 플라즈마 처리 장치(10)의 가동 상황을 가시화하여 표시할 수 있다. 또한, 제어부(Cnt)의 기억부에는, 플라즈마 처리 장치(10)에서 실행되는 각종 처리를 프로세서에 의해 제어하기 위한 제어 프로그램이나, 처리 조건에 따라 플라즈마 처리 장치(10)의 각부에 처리를 실행시키기 위한 프로그램, 즉, 처리 레시피가 저장된다.
이하, 다시 도 1을 참조하여, 방법(MT)에 대해 상세히 설명한다. 이하의 설명에서는, 도 2, 도 4 내지 도 11을 적절히 참조한다. 도 4 내지 도 11은, 방법(MT)의 각 공정의 실시 후의 피처리체를 도시한 단면도이다. 한편, 이하의 설명에서는, 방법(MT)에 있어서 도 2에 도시된 웨이퍼(W)가 도 3에 도시된 하나의 플라즈마 처리 장치(10)를 이용하여 처리되는 예에 대해 설명한다.
먼저, 방법(MT)에서는, 플라즈마 처리 장치(10) 내에 도 2에 도시된 웨이퍼(W)가 반입되고, 상기 웨이퍼(W)가 배치대(PD) 상에 배치되며, 상기 배치대(PD)에 의해 유지된다.
방법(MT)에서는, 계속해서, 공정 ST1이 실행된다. 공정 ST1에서는, 반사 방지막(AL)이 에칭된다. 이 때문에, 공정 ST1에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스가 공급된다. 이 처리 가스는, 플루오로카본 가스를 포함한다. 플루오로카본 가스는, 예컨대, C4F8 가스 및 CF4 가스 중 1종 이상을 포함할 수 있다. 또한, 이 처리 가스는, 희가스, 예컨대, Ar 가스를 더 포함할 수 있다. 또한, 공정 ST1에서는, 배기 장치(50)가 작동되어, 처리 용기(12) 내의 압력이 미리 정해진 압력으로 설정된다. 또한, 공정 ST1에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급되고, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 대해 공급된다.
이하에, 공정 ST1에서의 각종 조건을 예시한다.
·처리 용기 내 압력: 10 mTorr(1.33 ㎩)∼50 mTorr(6.65 ㎩)
·처리 가스
C4F8 가스: 10 sccm∼30 sccm
CF4 가스: 150 sccm∼300 sccm
Ar 가스: 200 sccm∼500 sccm
·플라즈마 생성용의 고주파 전력: 300 W∼1000 W
·고주파 바이어스 전력: 200 W∼500 W
·전원(70)의 전압: 0 V∼-500 V
·웨이퍼(W)의 온도: 20℃∼80℃
공정 ST1에서는, 처리 가스의 플라즈마가 생성되고, 플루오로카본의 활성종에 의해, 레지스트 마스크(RM)의 개구로부터 노출되어 있는 부분에 있어서 반사 방지막(AL)이 에칭된다. 그 결과, 도 4에 도시된 바와 같이, 반사 방지막(AL)의 전체 영역 중, 레지스트 마스크(RM)의 개구로부터 노출되어 있는 부분이 제거된다. 즉, 반사 방지막(AL)에 레지스트 마스크(RM)의 패턴이 전사되어, 반사 방지막(AL)에 개구를 제공하는 패턴이 형성된다. 한편, 공정 ST1에서의 전술한 플라즈마 처리 장치(10)의 각부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
계속되는 공정 ST2에서는, 유기막(OL)이 에칭된다. 이 때문에, 공정 ST2에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스가 공급된다. 이 처리 가스는, 수소 가스 및 질소 가스를 포함할 수 있다. 한편, 공정 ST2에서 이용되는 처리 가스는, 유기막을 에칭할 수 있는 것이면, 다른 가스, 예컨대, 산소 가스를 포함하는 처리 가스여도 좋다. 또한, 공정 ST2에서는, 배기 장치(50)가 작동되어, 처리 용기(12) 내의 압력이 미리 정해진 압력으로 설정된다. 또한, 공정 ST2에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급되고, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 대해 공급된다.
이하에, 공정 ST2에서의 각종 조건을 예시한다.
·처리 용기 내 압력: 50 mTorr(6.65 ㎩)∼200 mTorr(26.6 ㎩)
·처리 가스
N2 가스: 200 sccm∼400 sccm
H2 가스: 200 sccm∼400 sccm
·플라즈마 생성용의 고주파 전력: 500 W∼2000 W
·고주파 바이어스 전력: 200 W∼500 W
·전원(70)의 전압: 0 V
·웨이퍼(W)의 온도: 20℃∼80℃
공정 ST2에서는, 처리 가스의 플라즈마가 생성되고, 반사 방지막(AL)의 개구로부터 노출되어 있는 부분에 있어서 유기막(OL)이 에칭된다. 또한, 레지스트 마스크(RM)도 에칭된다. 그 결과, 도 5에 도시된 바와 같이, 레지스트 마스크(RM)가 제거되고, 유기막(OL)의 전체 영역 중, 반사 방지막(AL)의 개구로부터 노출되어 있는 부분이 제거된다. 즉, 유기막(OL)에 반사 방지막(AL)의 패턴이 전사되어, 유기막(OL)에 개구(MO)를 제공하는 패턴이 형성되고, 상기 유기막(OL)으로부터 마스크(MK)가 생성된다. 한편, 공정 ST2에서의 전술한 플라즈마 처리 장치(10)의 각부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
일 실시형태에서는, 공정 ST2의 실행 후에 공정 ST3이 실행된다. 공정 ST3에서는, 제1 영역(R1)이, 제2 영역(R2)이 노출되기 직전까지 에칭된다. 즉, 제2 영역(R2) 상에 제1 영역(R1)이 약간 남겨질 때까지, 상기 제1 영역(R1)이 에칭된다. 이 때문에, 공정 ST3에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스가 공급된다. 이 처리 가스는, 플루오로카본 가스를 포함한다. 또한, 이 처리 가스는, 희가스, 예컨대, Ar 가스를 더 포함할 수 있다. 또한, 이 처리 가스는, 산소 가스를 더 포함할 수 있다. 또한, 공정 ST3에서는, 배기 장치(50)가 작동되어, 처리 용기(12) 내의 압력이 미리 정해진 압력으로 설정된다. 또한, 공정 ST3에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급되고, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 대해 공급된다.
공정 ST3에서는, 처리 가스의 플라즈마가 생성되고, 마스크(MK)의 개구로부터 노출되어 있는 부분에 있어서 제1 영역(R1)이, 플루오로카본의 활성종에 의해 에칭된다. 이 공정 ST3의 처리 시간은, 상기 공정 ST3의 종료시에, 제2 영역(R2) 상에 제1 영역(R1)이 미리 정해진 막 두께로 남겨지도록, 설정된다. 이 공정 ST3의 실행 결과, 도 6에 도시된 바와 같이, 상부 개구(UO)가 부분적으로 형성된다. 한편, 공정 ST3에서의 전술한 플라즈마 처리 장치(10)의 각부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
여기서, 후술하는 공정 ST11에서는, 제1 영역(R1)의 에칭보다, 제1 영역(R1)을 포함하는 웨이퍼(W)의 표면 상에의 플루오로카본을 포함하는 퇴적물의 형성이 우위가 되는 모드, 즉, 퇴적 모드가 되는 조건이 선택된다. 한편, 공정 ST3에서는, 퇴적물의 형성보다 제1 영역(R1)의 에칭이 우위가 되는 모드, 즉, 에칭 모드가 되는 조건이 선택된다. 이 때문에, 일례에서는, 공정 ST3에서 이용되는 플루오로카본 가스는, C4F8 가스 및 CF4 가스 중 1종 이상을 포함할 수 있다. 이 예의 플루오로카본 가스는, 공정 ST11에서 이용되는 플루오로카본 가스의 탄소 원자수에 대한 불소 원자수의 비(즉, 불소 원자수/탄소 원자수)보다, 탄소 원자수에 대한 불소 원자수의 비(즉, 불소 원자수/탄소 원자수)가 높은 플루오로카본 가스이다. 또한, 일례에서는, 플루오로카본 가스의 해리도를 높이기 위해서, 공정 ST3에서 이용되는 플라즈마 생성용의 고주파 전력은, 공정 ST11에서 이용되는 플라즈마 생성용의 고주파 전력보다 큰 전력으로 설정될 수 있다. 이들 예에 의하면, 에칭 모드를 실현하는 것이 가능해진다. 또한, 일례에서는, 공정 ST3에서 이용되는 고주파 바이어스 전력도, 공정 ST11의 고주파 바이어스 전력보다 큰 전력으로 설정될 수 있다. 이 예에 의하면, 웨이퍼(W)에 대해 인입되는 이온의 에너지가 높아져, 제1 영역(R1)을 고속으로 에칭하는 것이 가능해진다.
이하에, 공정 ST3에서의 각종 조건을 예시한다.
·처리 용기 내 압력: 10 mTorr(1.33 ㎩)∼50 mTorr(6.65 ㎩)
·처리 가스
C4F8 가스: 10 sccm∼30 sccm
CF4 가스: 50 sccm∼150 sccm
Ar 가스: 500 sccm∼1000 sccm
O2 가스: 10 sccm∼30 sccm
·플라즈마 생성용의 고주파 전력: 500 W∼2000 W
·고주파 바이어스 전력: 500 W∼2000 W
·전원(70)의 전압: 0 V∼600 V
·웨이퍼(W)의 온도: 20℃∼80℃
일 실시형태에서는, 계속해서, 공정 ST4가 실행된다. 공정 ST4에서는, 처리 용기(12) 내에 있어서 산소 함유 가스를 포함하는 처리 가스의 플라즈마가 생성된다. 이 때문에, 공정 ST4에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스가 공급된다. 이 처리 가스는, 일례에서는, 산소 함유 가스로서, 산소 가스를 포함할 수 있다. 또한, 처리 가스는, 희가스(예컨대, Ar 가스) 또는 질소 가스와 같은 불활성 가스를 더 포함할 수 있다. 또한, 공정 ST4에서는, 배기 장치(50)가 작동되어, 처리 용기(12) 내의 압력이 미리 정해진 압력으로 설정된다. 또한, 공정 ST4에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급된다. 한편, 공정 ST4에서는, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 공급되지 않아도 좋다.
공정 ST4에서는, 산소의 활성종이 생성되고, 상기 산소의 활성종에 의해 마스크(MK)의 개구(MO)가 그 상단 부분에 있어서 확대된다. 구체적으로는, 도 7에 도시된 바와 같이, 개구(MO)의 상단 부분을 구획하는 마스크(MK)의 상측 어깨부가 테이퍼 형상을 나타내도록, 에칭된다. 이에 의해, 이후의 공정에서 생성되는 퇴적물이 마스크(MK)의 개구(MO)를 구획하는 면에 부착되어도, 상기 개구(MO)의 폭의 축소량을 저감시킬 수 있다. 한편, 공정 ST4에서의 전술한 플라즈마 처리 장치(10)의 각부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
여기서, 후술하는 공정 ST12는, 시퀀스(SQ)에 있어서 형성되는 미량의 퇴적물을 감소시키는 것이며, 퇴적물의 지나친 감소를 억제할 필요가 있다. 한편, 공정 ST4는, 마스크(MK)의 개구(MO)의 상단 부분의 폭을 확대시키기 위해서 실행되는 것이며, 그 처리 시간의 짧음이 요구된다.
이하에, 공정 ST4에서의 각종 조건을 예시한다.
·처리 용기 내 압력: 30 mTorr(3.99 ㎩)∼200 mTorr(26.6 ㎩)
·처리 가스
O2 가스: 50 sccm∼500 sccm
Ar 가스: 200 sccm∼1500 sccm
·플라즈마 생성용의 고주파 전력: 100 W∼500 W
·고주파 바이어스 전력: 0 W∼200 W
·전원(70)의 전압: 0 V
·웨이퍼(W)의 온도: 20℃∼200℃
계속해서, 방법(MT)에서는, 제2 영역(R2)이 노출될 때를 포함하는 기간에 있어서 제1 영역(R1)을 에칭하기 위해서, 1회 이상의 시퀀스(SQ)가 실행된다. 시퀀스(SQ)에서는, 먼저, 공정 ST11이 실행된다. 공정 ST11에서는, 웨이퍼(W)가 수용된 처리 용기(12) 내에서, 처리 가스(제1 처리 가스)의 플라즈마가 생성된다. 이 때문에, 공정 ST11에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스가 공급된다. 이 처리 가스는, 플루오로카본 가스를 포함한다. 또한, 이 처리 가스는, 희가스, 예컨대, Ar 가스를 더 포함할 수 있다. 또한, 공정 ST11에서는, 배기 장치(50)가 작동되어, 처리 용기(12) 내의 압력이 미리 정해진 압력으로 설정된다. 또한, 공정 ST11에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급된다.
공정 ST11에서는, 플루오로카본 가스를 포함하는 처리 가스의 플라즈마가 생성되고, 해리된 플루오로카본이, 웨이퍼(W)의 표면 상에 퇴적하여, 퇴적물(DP)을 형성한다(도 8 참조). 이러한 공정 ST11에서의 전술한 플라즈마 처리 장치(10)의 각부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
전술한 바와 같이, 공정 ST11에서는, 퇴적 모드가 되는 조건이 선택된다. 이 때문에, 일례에서는, 플루오로카본 가스로서, C4F6 가스가 이용된다.
이하에, 공정 ST11에서의 각종 조건을 예시한다.
·처리 용기 내 압력: 10 mTorr(1.33 ㎩)∼50 mTorr(6.65 ㎩)
·처리 가스
C4F6 가스: 2 sccm∼10 sccm
Ar 가스: 500 sccm∼1500 sccm
·플라즈마 생성용의 고주파 전력: 100 W∼500 W
·고주파 바이어스 전력: 0 W
·전원(70)의 전압: 0 V∼600 V
·웨이퍼(W)의 온도: 20℃∼200℃
일 실시형태의 시퀀스(SQ)에서는, 계속해서, 공정 ST12가 실행된다. 공정 ST12에서는, 처리 용기(12) 내에 있어서 산소 함유 가스 및 불활성 가스를 포함하는 처리 가스(제3 처리 가스)의 플라즈마가 생성된다. 이 때문에, 공정 ST12에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스가 공급된다. 일례에서는, 이 처리 가스는, 산소 함유 가스로서, 산소 가스를 포함한다. 또한, 일례에서는, 이 처리 가스는, 불활성 가스로서, Ar 가스와 같은 희가스를 포함한다. 불활성 가스는, 질소 가스여도 좋다. 또한, 공정 ST12에서는, 배기 장치(50)가 작동되어, 처리 용기(12) 내의 압력이 미리 정해진 압력으로 설정된다. 또한, 공정 ST12에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급된다. 공정 ST12에서는, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 공급되지 않아도 좋다.
공정 ST12에서는, 산소의 활성종이 생성되고, 웨이퍼(W) 상의 퇴적물(DP)의 양이, 상기 산소의 활성종에 의해 적절히 감소된다(도 9 참조). 그 결과, 지나친 퇴적물(DP)에 의해 개구(MO) 및 상부 개구(UO)가 폐색되는 것이 방지된다. 또한, 공정 ST12에서 이용되는 처리 가스에서는, 산소 가스가 불활성 가스에 의해 희석되어 있기 때문에, 퇴적물(DP)이 지나치게 제거되는 것을 억제할 수 있다. 이러한 공정 ST12에서의 전술한 플라즈마 처리 장치(10)의 각부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
이하에, 공정 ST12에서의 각종 조건을 예시한다.
·처리 용기 내 압력: 10 mTorr(1.33 ㎩)∼50 mTorr(6.65 ㎩)
·처리 가스
O2 가스: 2 sccm∼20 sccm
Ar 가스: 500 sccm∼1500 sccm
·플라즈마 생성용의 고주파 전력: 100 W∼500 W
·고주파 바이어스 전력: 0 W
·전원(70)의 전압: 0 V
·웨이퍼(W)의 온도: 20℃∼200℃
일 실시형태에서는, 각 회의 시퀀스(SQ)의 공정 ST12는 2초 이상 실행되고, 또한, 공정 ST12에서 퇴적물(DP)이 1 ㎚/초 이하의 레이트로 에칭될 수 있다. 플라즈마 처리 장치(10)와 같은 플라즈마 처리 장치를 이용하여 시퀀스(SQ)를 실행하기 위해서는, 공정 ST11, 공정 ST12, 및 공정 ST13의 각 공정 사이의 천이를 위한 가스의 전환에 시간을 요한다. 따라서, 방전의 안정에 요하는 시간을 고려하면, 공정 ST12는 2초 이상 실행될 필요가 있다. 그러나, 이러한 시간 길이의 기간에서의 퇴적물(DP)의 에칭의 레이트가 지나치게 높으면, 제2 영역(R2)을 보호하기 위한 퇴적물이 지나치게 제거될 수 있다. 이 때문에, 공정 ST12에서는, 1 ㎚/초 이하의 레이트로 퇴적물(DP)이 에칭된다. 이에 의해, 웨이퍼(W) 상에 형성되어 있는 퇴적물(DP)의 양을 적절히 조정하는 것이 가능해진다. 한편, 공정 ST12에서의 퇴적물(DP)의 에칭의 1 ㎚/초 이하의 레이트는, 처리 용기 내의 압력, 처리 가스 중의 산소의 희가스에 의한 희석의 정도, 즉, 산소 농도, 및 플라즈마 생성용의 고주파 전력을, 전술한 조건에서 선택함으로써 달성될 수 있다.
시퀀스(SQ)에서는, 계속해서, 공정 ST13이 실행된다. 공정 ST13에서는, 제1 영역(R1)이 에칭된다. 이 때문에, 공정 ST13에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스가 공급된다. 이 처리 가스는, 불활성 가스를 포함한다. 불활성 가스는, 일례에서는, Ar 가스와 같은 희가스일 수 있다. 혹은, 불활성 가스는, 질소 가스여도 좋다. 또한, 공정 ST13에서는, 배기 장치(50)가 작동되어, 처리 용기(12) 내의 압력이 미리 정해진 압력으로 설정된다. 또한, 공정 ST13에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급된다. 또한, 공정 ST13에서는, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 공급된다.
이하에, 공정 ST13에서의 각종 조건을 예시한다.
·처리 용기 내 압력: 10 mTorr(1.33 ㎩)∼50 mTorr(6.65 ㎩)
·처리 가스
Ar 가스: 500 sccm∼1500 sccm
·플라즈마 생성용의 고주파 전력: 100 W∼500 W
·고주파 바이어스 전력: 20 W∼300 W
공정 ST13에서는, 불활성 가스의 플라즈마가 생성되고, 이온이 웨이퍼(W)에 대해 인입된다. 그리고, 퇴적물(DP)에 포함되는 플루오로카본의 라디칼에 의해 제1 영역(R1)이 에칭된다(도 10 참조). 이러한 공정 ST13에서의 전술한 플라즈마 처리 장치(10)의 각부의 동작은 제어부(Cnt)에 의해 제어될 수 있다.
방법(MT)에서는, 시퀀스(SQ)는, 제2 영역(R2)이 노출될 때를 포함하는 기간에 있어서 실행된다. 시퀀스(SQ)의 공정 ST11에서는, 도 8에 도시된 바와 같이, 웨이퍼(W) 상에 퇴적물(DP)이 형성된다. 한편, 도 8에는, 제1 영역(R1)의 에칭이 진행되고, 제2 영역(R2)이 노출되며, 상기 제2 영역(R2) 상에 퇴적물(DP)이 형성되어 있는 상태가 도시되어 있다. 이 퇴적물(DP)은, 제2 영역(R2)을 보호한다. 그리고, 시퀀스(SQ)의 공정 ST12에서는, 도 9에 도시된 바와 같이, 공정 ST11에서 형성된 퇴적물(DP)의 양이 감소된다. 그리고, 시퀀스(SQ)의 공정 ST13에서는, 퇴적물(DP)에 포함되는 플루오로카본의 라디칼에 의해 제1 영역(R1)이 에칭된다. 이 시퀀스(SQ)에 의해, 제2 영역(R2)이 노출되고, 제2 영역(R2)이 퇴적물(DP)에 의해 보호되면서, 제2 영역(R2)에 의해 제공되는 오목부 내의 제1 영역(R1)이 약간 에칭된다. 이에 의해, 도 10에 도시된 바와 같이, 하부 개구(LO)가 서서히 형성된다.
시퀀스(SQ)는, 1회 이상 반복된다. 따라서, 도 1에 도시된 바와 같이, 공정 ST13의 실행 후, 공정 STJ에 있어서, 정지 조건이 충족되는지의 여부가 판정된다. 정지 조건은 시퀀스(SQ)가 미리 정해진 횟수 실행되고 있는 경우에 충족되는 것으로 판정된다. 공정 STJ에 있어서, 정지 조건이 충족되지 않는다고 판정되는 경우에는, 공정 ST11로부터 시퀀스(SQ)가 실행된다. 한편, 공정 STJ에 있어서, 정지 조건이 충족된다고 판정되는 경우에는, 계속해서, 공정 ST5가 실행된다.
공정 ST5에서는, 제1 영역(R1)이 더욱 에칭된다. 공정 ST5에서는, 가스 소스군(40)의 복수의 가스 소스 중 선택된 가스 소스로부터 처리 용기(12) 내에 처리 가스(제2 처리 가스)가 공급된다. 이 처리 가스는, 플루오로카본 가스를 포함한다. 또한, 이 처리 가스는, 희가스, 예컨대, Ar 가스를 더 포함할 수 있다. 또한, 이 처리 가스는, 산소 가스를 더 포함할 수 있다. 또한, 공정 ST5에서는, 배기 장치(50)가 작동되어, 처리 용기(12) 내의 압력이 미리 정해진 압력으로 설정된다. 또한, 공정 ST5에서는, 제1 고주파 전원(62)으로부터의 고주파 전력이 하부 전극(LE)에 공급된다. 또한, 제2 고주파 전원(64)으로부터의 고주파 바이어스 전력이 하부 전극(LE)에 대해 공급된다. 한편, 공정 ST5에서는, 전원(70)으로부터 음의 전압값을 갖는 전압이 상부 전극(30)에 인가될 수 있다.
공정 ST5에서는, 처리 가스의 플라즈마가 생성되고, 오목부 내의 제1 영역(R1)이, 플루오로카본의 활성종에 의해 에칭된다. 일 실시형태의 공정 ST5에서는, 도 11에 도시된 바와 같이, 오목부의 바닥이 노출될 때까지, 제1 영역(R1)이 에칭된다. 즉, 공정 ST5에 있어서, 처리 가스의 플라즈마는, 오목부의 바닥까지 제1 영역(R1)의 에칭이 계속되도록, 연속적으로 생성된다.
이 공정 ST5에서는, 플루오로카본의 퇴적물의 형성보다 제1 영역(R1)의 플루오로카본의 활성종에 의한 에칭이 우위가 되는 모드, 즉, 에칭 모드가 되는 조건이 선택된다. 이 때문에, 일례에서는, 공정 ST5에서 이용되는 플루오로카본 가스는, C4F6 가스이다. 한편, 공정 ST5에서 이용되는 플루오로카본 가스는, C4F8 가스 및 CF4 가스 중 1종 이상을 포함하고 있어도 좋다. 또한, 일례에서는, 플루오로카본 가스의 해리도를 높이기 위해서, 공정 ST5에서 이용되는 플라즈마 생성용의 고주파 전력은, 공정 ST11에서 이용되는 플라즈마 생성용의 고주파 전력보다 큰 전력으로 설정될 수 있다. 이들 예에 의하면, 에칭 모드를 실현하는 것이 가능해진다. 또한, 일례에서는, 공정 ST5에서 이용되는 고주파 바이어스 전력도, 공정 ST11의 고주파 바이어스 전력보다 큰 전력으로 설정될 수 있다. 이 예에 의하면, 웨이퍼(W)에 대해 인입되는 이온의 에너지가 높아져, 제1 영역(R1)을 고속으로 에칭하는 것이 가능해진다.
이하에, 공정 ST5에서의 각종 조건을 예시한다.
·처리 용기 내 압력: 10 mTorr(1.33 ㎩)∼50 mTorr(6.65 ㎩)
·처리 가스
C4F6 가스: 2 sccm∼10 sccm
Ar 가스: 500 sccm∼2000 sccm
O2 가스: 2 sccm∼20 sccm
·플라즈마 생성용의 고주파 전력: 100 W∼500 W
·고주파 바이어스 전력: 20 W∼300 W
·전원(70)의 전압: 0 V∼900 V
·웨이퍼(W)의 온도: 20℃∼200℃
상기 방법(MT)의 시퀀스(SQ)에서는, 제2 영역(R2)의 노출시에 플루오로카본의 퇴적물(DP)이 웨이퍼(W) 상에 형성되고, 그런 후에 상기 퇴적물(DP) 중의 라디칼에 의해 제1 영역(R1)이 에칭된다. 이러한 시퀀스(SQ)에 의하면, 에칭 레이트는 낮으나, 제1 영역(R1)이 에칭되고, 또한, 노출시의 제2 영역의 깎임이 억제된다. 방법(MT)에서는, 이러한 시퀀스(SQ)의 실행에 의해 형성된 퇴적물(DP)에 의해 제2 영역(R2)이 보호된 상태에서, 공정 ST5가 실행된다. 공정 ST5에서는, 플루오로카본 가스의 플라즈마에 의해 제1 영역이 더욱 에칭된다. 이 공정 ST5에서의 제1 영역(R1)의 에칭 레이트는, 시퀀스(SQ)에서의 제1 영역(R1)의 에칭의 레이트보다 높다. 따라서, 시퀀스(SQ)를 반복해서 실행하여 제1 영역(R1)을 오목부의 바닥까지 에칭하는 경우의 처리 시간에 비해, 방법(MT)의 처리 시간은 대폭 단축된다. 그러므로, 방법(MT)에 의하면, 제2 영역(R2)의 깎임의 억제와 제1 영역(R1)의 에칭에 요하는 처리 시간의 단축이 양립된다.
이하, 다른 실시형태에 따른 에칭 방법에 대해 설명한다. 도 12는 다른 실시형태에 따른 에칭 방법을 도시한 흐름도이다. 도 13은 도 12에 도시된 방법의 공정 ST14의 실행 후의 피처리체를 도시한 단면도이다. 도 12에 도시된 방법(MT2)은, 공정 ST13의 실행 후에 실행되는 공정 ST14를 시퀀스(SQ)가 더 포함하는 점에서, 방법(MT)과 상이하다. 이 공정 ST14는, 공정 ST12와 동일한 공정이다. 공정 ST14의 처리에서의 조건에는, 공정 ST12의 처리에 대해 전술한 조건이 채용될 수 있다.
전술한 바와 같이 공정 ST13에서는 웨이퍼(W)에 대해 이온이 인입된다. 이에 의해, 퇴적물(DP)을 구성하는 물질이 웨이퍼(W)로부터 방출되고, 상기 물질이 웨이퍼(W)에 재차 부착되어, 도 10에 도시된 바와 같이, 개구(MO) 및 하부 개구(LO)의 폭을 좁히도록 퇴적물(DP)을 형성한다. 이 퇴적물(DP)은, 경우에 따라서는, 개구(MO) 및 하부 개구(LO)를 폐색시키는 경우도 있다. 방법(MT2)에서는, 공정 ST14의 실행에 의해, 도 10에 도시된 웨이퍼(W)가, 공정 ST12와 마찬가지로 산소의 활성종에 노출된다. 이에 의해, 도 13에 도시된 바와 같이, 개구(MO) 및 하부 개구(LO)의 폭을 좁히는 퇴적물(DP)을 감소시킬 수 있어, 개구(MO) 및 하부 개구(LO)의 폐색을 보다 확실하게 방지할 수 있다.
이상, 여러 가지 실시형태에 대해 설명해 왔으나, 전술한 실시형태에 한정되지 않고 여러 가지 변형 양태를 구성할 수 있다. 예컨대, 방법(MT) 및 방법(MT2)의 실시에 있어서, 하부 전극(LE)에 플라즈마 생성용의 고주파 전력이 공급되고 있으나, 상기 고주파 전력은 상부 전극(30)에 공급되어도 좋다. 또한, 방법(MT) 및 방법(MT2)의 실시에는, 플라즈마 처리 장치(10) 이외의 플라즈마 처리 장치를 이용할 수 있다. 구체적으로는, 유도 결합형의 플라즈마 처리 장치, 또는, 마이크로파와 같은 표면파에 의해 플라즈마를 생성하는 플라즈마 처리 장치와 같이, 임의의 플라즈마 처리 장치를 이용하여 방법(MT) 및 방법(MT2)을 실시하는 것이 가능하다.
또한, 방법(MT)의 시퀀스(SQ)에서는, 공정 ST11, 공정 ST12, 및 공정 ST13의 실행 순서가 변경되어도 좋다. 예컨대, 방법(MT)의 시퀀스(SQ)에서는, 공정 ST13의 실행 후에 공정 ST12가 실행되어도 좋다.
10: 플라즈마 처리 장치 12: 처리 용기
30: 상부 전극 PD: 배치대
LE: 하부 전극 ESC: 정전척
40: 가스 소스군 42: 밸브군
44: 유량 제어기군 50: 배기 장치
62: 제1 고주파 전원 64: 제2 고주파 전원
Cnt: 제어부 W: 웨이퍼
R1: 제1 영역 R2: 제2 영역
OL: 유기막 AL: 실리콘 함유 반사 방지막
MK: 마스크 DP: 퇴적물

Claims (4)

  1. 피처리체에 대한 플라즈마 처리에 의해, 산화실리콘으로 구성된 제1 영역을 질화실리콘으로 구성된 제2 영역에 대해 선택적으로 에칭하는 방법으로서,
    상기 피처리체는, 오목부를 구획하는 상기 제2 영역, 상기 오목부를 메우고, 또한 상기 제2 영역을 덮도록 형성된 상기 제1 영역, 및 상기 제1 영역 상에 형성된 마스크를 가지며, 상기 마스크는, 상기 오목부 위에 상기 오목부의 폭보다 넓은 폭을 갖는 개구를 제공하고,
    상기 방법은,
    상기 제2 영역이 노출될 때를 포함하는 기간에 있어서, 상기 제1 영역을 에칭하기 위해서 실행되는 1회 이상의 시퀀스로서,
    상기 피처리체 상에 플루오로카본을 포함하는 퇴적물을 형성하기 위해서, 상기 피처리체를 수용한 처리 용기 내에 있어서 플루오로카본 가스를 포함하는 제1 처리 가스의 플라즈마를 생성하는 공정과,
    상기 퇴적물에 포함되는 플루오로카본의 라디칼에 의해 상기 제1 영역을 에칭하는 공정
    을 포함하는, 상기 1회 이상의 시퀀스와,
    상기 1회 이상의 시퀀스의 실행 후에, 상기 처리 용기 내에 있어서 생성된 플루오로카본 가스를 포함하는 제2 처리 가스의 플라즈마에 의해 상기 제1 영역을 에칭하는 공정을 포함하는 방법.
  2. 제1항에 있어서, 상기 제2 처리 가스의 플라즈마를 생성하는 상기 공정에서는, 상기 오목부의 바닥까지 상기 제1 영역을 연속적으로 에칭하는 방법.
  3. 제1항 또는 제2항에 있어서, 상기 1회 이상의 시퀀스의 각각은, 상기 피처리체를 수용한 상기 처리 용기 내에 있어서, 산소 함유 가스 및 불활성 가스를 포함하는 제3 처리 가스의 플라즈마를 생성하는 공정을 더 포함하는 방법.
  4. 제3항에 있어서, 상기 1회 이상의 시퀀스의 각각에서는, 상기 제1 처리 가스의 플라즈마를 생성하는 상기 공정과 상기 플루오로카본의 라디칼에 의해 상기 제1 영역을 에칭하는 상기 공정 사이에, 상기 제3 처리 가스의 플라즈마를 생성하는 상기 공정이 실행되고,
    상기 1회 이상의 시퀀스의 각각은, 상기 플루오로카본의 라디칼에 의해 상기 제1 영역을 에칭하는 상기 공정의 실행 후에, 상기 피처리체를 수용한 상기 처리 용기 내에 있어서, 상기 제3 처리 가스의 플라즈마를 생성하는 공정을 더 포함하는 방법.
KR1020160021034A 2015-02-24 2016-02-23 에칭 방법 KR102363778B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015034144A JP2016157793A (ja) 2015-02-24 2015-02-24 エッチング方法
JPJP-P-2015-034144 2015-02-24

Publications (2)

Publication Number Publication Date
KR20160103531A true KR20160103531A (ko) 2016-09-01
KR102363778B1 KR102363778B1 (ko) 2022-02-15

Family

ID=55409767

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160021034A KR102363778B1 (ko) 2015-02-24 2016-02-23 에칭 방법

Country Status (6)

Country Link
US (3) US20160247691A1 (ko)
EP (1) EP3062338A1 (ko)
JP (1) JP2016157793A (ko)
KR (1) KR102363778B1 (ko)
CN (1) CN105914144B (ko)
TW (1) TWI716378B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062040A (ko) * 2017-11-28 2019-06-05 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
KR20220049616A (ko) * 2019-11-05 2022-04-21 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 에칭 방법, 에어갭형 유전층 및 동적 랜덤 액세스 메모리

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
KR20210136143A (ko) * 2019-04-05 2021-11-16 도쿄엘렉트론가부시키가이샤 고도로 선택적인 실리콘 산화물/실리콘 질화물 에칭을 위한 에칭 가스 성분과 패시베이션 가스 성분의 독립적 제어
TWI828187B (zh) 2021-06-22 2024-01-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
JP2023050972A (ja) 2021-09-30 2023-04-11 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2024033846A (ja) 2022-08-31 2024-03-13 東京エレクトロン株式会社 基板処理方法及びプラズマ処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256232A (ja) * 1997-03-12 1998-09-25 Nec Corp 半導体装置の製造方法
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
US6174451B1 (en) * 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
US6239011B1 (en) * 1998-06-03 2001-05-29 Vanguard International Semiconductor Corporation Method of self-aligned contact hole etching by fluorine-containing discharges
KR20010079765A (ko) * 1998-09-08 2001-08-22 조셉 제이. 스위니 구리 이중 상감구조에 사용되는 인-시튜 집적 산화물 에칭방법
US20040038546A1 (en) * 2002-08-22 2004-02-26 Kei-Yu Ko Process variation resistant self aligned contact etch
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158873A (en) 1980-05-14 1981-12-07 Hitachi Ltd Dry etching method
US5122225A (en) * 1990-11-21 1992-06-16 Texas Instruments Incorporated Selective etch method
US5286344A (en) 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5880037A (en) 1992-09-08 1999-03-09 Applied Materials, Inc. Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
US6074959A (en) 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6387287B1 (en) 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US6602434B1 (en) * 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
US6211092B1 (en) 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
JP2000058513A (ja) * 1998-08-03 2000-02-25 Hitachi Ltd 半導体装置およびその製造方法
US6168726B1 (en) 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
US6849193B2 (en) 1999-03-25 2005-02-01 Hoiman Hung Highly selective process for etching oxide over nitride using hexafluorobutadiene
US6797189B2 (en) 1999-03-25 2004-09-28 Hoiman (Raymond) Hung Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6337285B1 (en) 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
US7030029B2 (en) 2000-05-12 2006-04-18 Tokyo Electron Limited Method of high selectivity SAC etching
JP2002025979A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
US6803318B1 (en) * 2000-09-14 2004-10-12 Cypress Semiconductor Corp. Method of forming self aligned contacts
US6867145B2 (en) 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
JP2006165246A (ja) * 2004-12-07 2006-06-22 Tokyo Electron Ltd プラズマエッチング方法
JP4849875B2 (ja) * 2005-11-17 2012-01-11 東京エレクトロン株式会社 プラズマエッチング方法
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
TWI611454B (zh) * 2011-09-26 2018-01-11 Tokyo Electron Ltd 電漿蝕刻方法
US9257300B2 (en) 2013-07-09 2016-02-09 Lam Research Corporation Fluorocarbon based aspect-ratio independent etching
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP6230898B2 (ja) * 2013-12-13 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
CN105810581B (zh) * 2015-01-16 2019-12-10 东京毅力科创株式会社 蚀刻方法
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法
JP6578145B2 (ja) * 2015-07-07 2019-09-18 東京エレクトロン株式会社 エッチング方法
JP6592400B2 (ja) * 2016-05-19 2019-10-16 東京エレクトロン株式会社 エッチング方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256232A (ja) * 1997-03-12 1998-09-25 Nec Corp 半導体装置の製造方法
US6174451B1 (en) * 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
US6239011B1 (en) * 1998-06-03 2001-05-29 Vanguard International Semiconductor Corporation Method of self-aligned contact hole etching by fluorine-containing discharges
KR20010079765A (ko) * 1998-09-08 2001-08-22 조셉 제이. 스위니 구리 이중 상감구조에 사용되는 인-시튜 집적 산화물 에칭방법
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
US20040038546A1 (en) * 2002-08-22 2004-02-26 Kei-Yu Ko Process variation resistant self aligned contact etch
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190062040A (ko) * 2017-11-28 2019-06-05 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
KR20220049616A (ko) * 2019-11-05 2022-04-21 베이징 나우라 마이크로일렉트로닉스 이큅먼트 씨오., 엘티디. 에칭 방법, 에어갭형 유전층 및 동적 랜덤 액세스 메모리

Also Published As

Publication number Publication date
TW201705265A (zh) 2017-02-01
US20180190505A1 (en) 2018-07-05
US20160247691A1 (en) 2016-08-25
CN105914144A (zh) 2016-08-31
US11205577B2 (en) 2021-12-21
JP2016157793A (ja) 2016-09-01
EP3062338A1 (en) 2016-08-31
KR102363778B1 (ko) 2022-02-15
US20220051904A1 (en) 2022-02-17
TWI716378B (zh) 2021-01-21
CN105914144B (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
KR102460164B1 (ko) 에칭 방법
US11205577B2 (en) Method of selectively etching silicon oxide film on substrate
JP6521848B2 (ja) エッチング方法
US20220181162A1 (en) Etching apparatus
US11264246B2 (en) Plasma etching method for selectively etching silicon oxide with respect to silicon nitride
KR102494293B1 (ko) 에칭 방법
KR20160088816A (ko) 에칭 방법
KR20170000340A (ko) 에칭 방법
US20200111679A1 (en) Etching method
KR102496968B1 (ko) 에칭 방법
US9754797B2 (en) Etching method for selectively etching silicon oxide with respect to silicon nitride
US9633864B2 (en) Etching method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant