TW201705265A - 蝕刻方法 - Google Patents

蝕刻方法 Download PDF

Info

Publication number
TW201705265A
TW201705265A TW105105064A TW105105064A TW201705265A TW 201705265 A TW201705265 A TW 201705265A TW 105105064 A TW105105064 A TW 105105064A TW 105105064 A TW105105064 A TW 105105064A TW 201705265 A TW201705265 A TW 201705265A
Authority
TW
Taiwan
Prior art keywords
gas
region
plasma
processing
etching
Prior art date
Application number
TW105105064A
Other languages
English (en)
Other versions
TWI716378B (zh
Inventor
Hikaru Watanabe
Akihiro Tsuji
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of TW201705265A publication Critical patent/TW201705265A/zh
Application granted granted Critical
Publication of TWI716378B publication Critical patent/TWI716378B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step

Abstract

在蝕刻由氧化矽所構成之第1區域的技術中，抑制由氮化矽所構成之第2區域的削蝕，且縮短處理時間。 一實施形態的方法係為了蝕刻第1區域，而實行一次以上的機制。各一次以上的機制係含有：第1工序，係於被處理體上形成含氟碳之沉積物；以及第2工序，係藉由沉積物所包含之氟碳自由基來蝕刻第1區域。在實行一次以上的機制後，便生成含氟碳氣體之第2處理氣體的電漿，而進一步地蝕刻第1區域。

Description

蝕刻方法
本發明之實施形態係關於一種蝕刻方法，特別是關於一種藉由對被處理體之電漿處理，來相對於由氮化矽所構成之第2區域而選擇性地蝕刻由氧化矽所構成之第1區域的方法。
電子元件之製造中，會對由氧化矽(SiO2)所構成之區域進行形成所謂孔洞或溝槽的開口之處理。此般處理如美國專利第7708859號說明書所記載般，一般而言係將被處理體暴露於氟碳氣體之電漿，而蝕刻該區域。
又，已知一種相對於由氮化矽所構成之第2區域而選擇性地蝕刻由氧化矽所構成之第1區域的技術。如此般技術的一範例係已知一種SAC(Self-Alignd Contact)技術。關於SAC技術係記載於日本特開2000-307001號公報。
為SAC技術之處理對象的被處理體係具有氧化矽製之第1區域、氮化矽製之第2區域以及遮罩。第2區域係設置為區劃出凹部，第1區域係填埋該凹部，且以覆蓋第2區域的方式來加以設置，遮罩係設置於第1區域上，且於凹部上提供開口。以往的SAC技術如日本特開2000-307001號公報所記載般，係為了蝕刻第1區域，而使用含有氟碳氣體、氧氣以及稀有氣體之處理氣體的電漿。藉由將被處理體暴露於此處理氣體之電漿，來在從遮罩開口所露出的部分中蝕刻第1區域以形成上部開口。進一步地，藉由將被處理體暴露於處理氣體之電漿，來自我整合地蝕刻以第2區域所圍繞之部分，亦即凹部內之第1區域。藉此，來自我整合地形成有連續於上部開口之下部開口。
【先前技術文獻】 【專利文獻】
專利文獻1：美國專利第7708859號說明書
專利文獻2：日本特開2000-307001號公報
上述以往的技術係在進行第1區域之蝕刻而露出第2區域的時間點，產生於第2區域表面上尚未形成有保護該第2區域之膜的狀態。在此狀態下進行第1區域之蝕刻時，便會在第2區域產生削蝕。從而，便需要抑制第2區域露出時的該第2區域之削蝕。又，在此般技術中會需要縮短處理開始至結束期間所需求的時間。
亦即，在選擇性地蝕刻由氧化矽所構成之第1區域的技術中，係要求抑制由氮化矽所構成之第2區域的削蝕，且縮短處理時間。
一態樣中，提供一種方法，係藉由對被處理體之電漿處理，來相對於由氮化矽所構成之第2區域而選擇性地蝕刻由氧化矽所構成之第1區域。被處理體係具有區劃出凹部的第2區域、填埋該凹部且以覆蓋第2區域的方式來設置的第1區域以及設置於第1區域上的遮罩，遮罩係於凹部上提供具有較該凹部寬度要寬之寬度的開口。此方法係在包含露出第2區域時的期間中，為了蝕刻第1區域而實行一次以上的機制。各一次以上的機制係含有：(a)為了於被處理體上形成含氟碳之沉積物，而在收納有該被處理體之處理容器內生成含氟碳氣體之第1處理氣體的電漿之工序；以及(b)藉由沉積物所包含之氟碳自由基來蝕刻第1區域的工序。又，此方法係含有：在實行一次以上的機制後，於處理容器內藉由所生成之含氟碳氣體的第2處理氣體之電漿來蝕刻第1區域的工序。一實施形態中，生成第2處理氣體之電漿的工序係可連續地蝕刻第1區域至凹部底為止。
上述一態樣相關之方法的機制係在第2區域露出時於被處理體上形成氟碳沉積物，之後藉由該沉積物中之自由基來蝕刻第1區域。根據該機制， 雖然蝕刻速率較低，但會蝕刻第1區域，且抑制第2區域露出時之削蝕。本方法係在藉由實行相關機制所形成之沉積物來保護第2區域的狀態下，而藉由氟碳氣體之電漿來進一步地蝕刻第1區域。在利用實行機制後所進行之氟碳電漿的第1區域之蝕刻速度會較機制中之第1區域的蝕刻速率要高。從而，本發明係可達成抑制第2區域之削蝕以及縮短第1區域之蝕刻所需要的處理時間。
一實施形態中，各一次以上的機制亦可進一步地含有：在收納有被處理體的處理容器內生成含有含氧氣體及非活性氣體的第3處理氣體的電漿之工序。根據此實施形態，便可藉由氧活性基來適量地減少形成於被處理體之沉積物的量。從而，便可防止遮罩之開口以及蝕刻所形成之開口的閉塞。又，此實施形態係在處理氣體中藉由非活性氣體來稀釋含氧氣體，故可抑制沉積物被去除過多。
一實施形態的各一次以上的機制係在生成第1處理氣體之電漿的該工序與藉由氟碳自由基來蝕刻第1區域的該工序之間，實行生成第3處理氣體之電漿的該工序，各該一次以上的機制亦可進一步地含有：在實行藉由氟碳自由基來蝕刻第1區域的該工序後，於收納有被處理體之處理容器內，生成第3處理氣體之電漿的工序。在實行藉由氟碳自由基來蝕刻第1區域之該工序時，會釋放出構成附著於被處理體上之沉積物的物質，該物質會在此附著於被處理體，而以讓遮罩開口以及蝕刻所形成之開口的寬度變窄的方式來形成沉積物，亦會依情況，而有該沉積物會閉塞該等開口的情事。根據此實施形態，由於在實行藉由氟碳自由基來蝕刻第1區域之該工序後，會讓被處理體暴露於氧活性基，故可減少讓開口寬度變窄的沉積物，而可更確實地防止開口之閉塞。
如上述說明，便可在選擇性地蝕刻由氧化矽所構成之第1區域的技術中，抑制由氮化矽所構成之第2區域的削蝕，且縮短處理時間。
10‧‧‧電漿處理裝置
12‧‧‧處理容器
30‧‧‧上部電極
PD‧‧‧載置台
LE‧‧‧下部電極
ESC‧‧‧靜電夾具
40‧‧‧氣體源群
42‧‧‧閥群
44‧‧‧流量控制器群
50‧‧‧排氣裝置
62‧‧‧第1高頻電源
64‧‧‧第2高頻電源
Cnt‧‧‧控制部
W‧‧‧晶圓
R1‧‧‧第1區域
R2‧‧‧第2區域
OL‧‧‧有機膜
AL‧‧‧含矽反射防止膜
MK‧‧‧遮罩
DP‧‧‧沉積物
圖1係顯示一實施形態相關之蝕刻方法的流程圖。
圖2係例示為一實施形態相關之蝕刻方法的適用對象之被處理體的剖面圖。
圖3係概略地顯示可用於圖1所示之方法的實施之電漿處理裝置的一範例的圖式。
圖4係顯示實施圖1所示之方法的各工序後之被處理體的剖面圖。
圖5係顯示實施圖1所示之方法的各工序後之被處理體的剖面圖。
圖6係顯示實施圖1所示之方法的各工序後之被處理體的剖面圖。
圖7係顯示實施圖1所示之方法的各工序後之被處理體的剖面圖。
圖8係顯示實施圖1所示之方法的各工序後之被處理體的剖面圖。
圖9係顯示實施圖1所示之方法的各工序後之被處理體的剖面圖。
圖10係顯示實施圖1所示之方法的各工序後之被處理體的剖面圖。
圖11係顯示實施圖1所示之方法的各工序後之被處理體的剖面圖。
圖12係顯示其他實施形態相關之蝕刻方法的流程圖。
圖13係顯示實行圖12所示之方法的工序ST14後之被處理體的剖面圖。
以下，便參照圖式就各種實施形態來詳細說明。另外，各圖式中係對相同或相當之部分賦予相同之符號。
圖1係顯示一實施形態相關之蝕刻方法的流程圖。圖1所示之方法MT係藉由對被處理體之電漿處理，而相對於由氮化矽所構成之第2區域來選擇性地蝕刻由氧化矽所構成之第1區域的方法。
圖2係例示為一實施形態相關之蝕刻方法的適用對象之被處理體的剖面圖。如圖2所示，被處理體，亦即晶圓W係具有基板SB、第1區域R1、 第2區域R2以及之後會構成遮罩的有機膜OL。一範例中，晶圓W係在鰭型場效電晶體的製造途中所得到者，且進一步地具有隆起區域RA、含矽的反射防止膜AL以及阻劑遮罩RM。
隆起區域RA係設置為從基板SB隆起。此隆起區域RA係例如可構成閘極區域。第2區域R2係由氮化矽(Si3N4)所構成，並設置於隆起區域RA表面以及基板SB表面上。此第2區域R2如圖2所示，係延伸為區劃出凹部。一範例中，凹部之深度約150nm，凹部之寬度約20nm。
第1區域R1係由氧化矽(SiO2)所構成，並設置於第2區域R2上。具體而言，第1區域R1係設置為填埋第2區域R2所區劃出之凹部，並覆蓋該第2區域R2。
有機膜OL係設置於第1區域R1上。有機膜OL係可由有機材料，例如非晶碳所構成。反射防止膜AL係設置於有機膜OL上。阻劑遮罩RM係設置於反射防止膜AL上。阻劑遮罩RM係在第2區域R2所區劃出之凹部上，提供具有較該凹部之寬度要寬的寬度之開口。阻劑遮罩RM之開口寬度係例如60nm。此般阻劑遮罩RM的圖案會藉由光微影技術來加以形成。
方法MT係在電漿處理裝置中來處理如圖2所示之晶圓W般的被處理體。圖3係概略地顯示可用於圖1所示之方法的實施之電漿處理裝置的一範例之圖式。圖3所示之電漿處理裝置10係電容耦合型電漿蝕刻裝置，並具備有略圓筒狀的處理容器12。處理容器12內壁面係例如由經陽極氧化處理之鋁所構成。此處理容器12係保全接地。
處理容器12底部上係設置有略圓筒狀之支撐部14。支撐部14係例如由絕緣材料所構成。支撐部14係在處理容器12內從處理容器12底部延伸於垂直方向。又，處理容器12內設置有載置台PD。載置台PD係藉由支撐部14而被加以支撐。
載置台PD係在其上面保持晶圓W。載置台PD係具有下部電極LE及靜電夾具ESC。下部電極LE係含有第1板體18a及第2板體18b。第1板 體18a及第2板體18b係例如由所謂鋁之金屬所構成，並成為略圓盤形狀。第2板體18b係設置於第1板體18a上，並電性連接於第1板體18a。
第2板體18b上設置有靜電夾具ESC。靜電夾具ESC係具有將為導電膜之電極配置於一對絕緣層或絕緣薄板之間的構造。靜電夾具ESC之電極係透過開關23來電性連接有直流電源22。此靜電夾具ESC會藉由來自直流電源22之直流電壓所產生的庫倫力等的靜電力來吸附晶圓W。藉此，靜電夾具ESC便可保持晶圓W。
第2板部18b周緣部上係以圍繞晶圓W邊緣及靜電夾具ESC的方式來配置有聚焦環FR。聚焦環FR係為了提升蝕刻均勻性而加以設置。聚焦環FR係由依蝕刻對象膜之材料所適當選擇的材料來加以構成，例如可由石英所構成。
第2板體18b內部係設置有冷媒流道24。冷媒流道24會構成溫控機構。冷媒流道24會從設置於處理容器12外部之冷卻單元而透過配管26a來供給有冷媒。供給至冷媒流道24之冷媒會透過配管26b而回到冷卻單元。如此般，便會在冷媒流道24與冷卻單元之間循環有冷媒。藉由控制此冷媒之溫度，來控制靜電夾具ESC所支撐的晶圓W之溫度。
又，電漿處理裝置10係設置有氣體供給管線28。氣體供給管線28會將來自導熱氣體供給機構之導熱氣體，例如He氣體供給至靜電夾具ECS上面與晶圓W內面之間。
又，電漿處理裝置10係具備有上部電極30。上部電極30係在載置台PD上方對向配置於該載置台PD。下部電極LE與上部電極30會互相設置為略平行。上部電極30與下部電極LE之間係提供有用以對晶圓W進行電漿處理之處理空間S。
上部電極30會透過絕緣性遮蔽構件32來在處理容器12上部被加以支撐。一實施形態中，上部電極30係可構成為可改變起自載置台PD上面，亦即晶圓載置面的垂直方向之距離。上部電極30係可含有電極板34及電 極支撐體36。電極板34會面向處理空間S，該電極板34係設置有複數氣體噴出孔34a。此電極板34在一實施形態中係由矽所構成。
電極支撐體36係可裝卸自如地支撐電極板34者，例如可由所謂鋁的導電性材料所構成。此電極支撐體36係可具有水冷構造。電極支撐體36內部係設置有氣體擴散室36a。從此氣體擴散室36連通於氣體噴出孔34a的複數氣體流通孔36b會朝下方延伸。又，電極支撐體36係形成有將處理氣體導入至氣體擴散室36a之氣體導入口36c，此氣體導入口36c係連接有氣體供給管38。
氣體供給管38會透過閥群42及流量控制器群44來連接有氣體源群40。氣體源群40係含有複數氣體源。一範例中，氣體源群40係含有一個以上的氟碳氣體源、稀有氣體源、氮氣(N2氣體)源、氫氣(H2氣體)源以及含氧氣體源。一個以上的氟碳氣體源在一範例中係可含有C4F8氣體源、CF4氣體源以及C4F6氣體源。稀有氣體源可為所謂He氣體、Ne氣體、Ar氣體、Kr氣體、Xe氣體的任一稀有氣體源，在一範例中為Ar氣體源。又，含氧氣體源在一範例中係可為氧氣(O2氣體)源。另外，含氧氣體可為含氧之任意氣體，亦可為例如所謂CO氣體或CO2氣體之氧化碳氣體。
閥群42係含有複數閥，流量控制器群44係含有所謂質流控制器之複數流量控制器。氣體源群40之複數氣體源會分別透過閥群42所對應的閥及流量控制器群44所對應之流量控制器來連接於氣體供給管38。
又，電漿處理裝置10中係沿著處理容器12內壁來裝卸自如地設置有沉積保護體46。沉積保護體46亦設置於支撐部14外周。沉積保護體46係防止蝕刻副產物(沉積)附著於處理容器12者，且可藉由於鋁材披覆Y2O3等的陶瓷來加以構成。
處理容器12底部側以及支撐部14與處理容器12側壁之間係設置有排氣板48。排氣板48係可例如藉由於鋁材披覆Y2O3等的陶瓷來加以構成。此排氣板48下方及處理容器12係設置有排氣口12e。排氣口12e會透過排 氣管52來連接有排氣裝置50。排氣裝置50係具有渦輪分子泵等的真空泵，並可將處理容器12內之空間減壓至所欲真空度。又，處理容器12側壁係設置有晶圓W之搬出入口12g，此搬出入口12g係可藉由閘閥54來加以開閉。
又，電漿處理裝置10係進一步地具備有第1高頻電源62及第2高頻電源64。第1高頻電源62係產生電漿生成用之高頻電力的電源，例如會產生27~100MHz之頻率的高頻電力。第1高頻電源62會透過匹配器66來連接於下部電極LE。匹配器66係用以匹配第1高頻電源62的輸出阻抗與負載側(下部電極LE側)之輸入阻抗的電路。另外，第1高頻電源62亦可透過匹配器66來連接於上部電極30。
第2高頻電源64係產生用以將離子吸引至晶圓W之高頻偏壓電力的電源，例如會產生400kHz~13.56MHz之範圍內的頻率的高頻偏壓電力。第2高頻電源64會透過匹配器68來連接於下部電極LE。匹配器68係用以匹配第2高頻電源64的輸出阻抗與負載側(下部電極LE側)之輸入阻抗的電路。
又，電漿處理裝置10係進一步地具備電源70。電源70係連接於上部電極30。電源70係將用以吸引處理空間S內所存在之正離子至電極板34的電壓施加至上部電極30。一範例中，電源70係產生負直流電壓的直流電源。其他範例中，電源70亦可為產生較低頻之交流電壓的交流電源。從電源70施加至上部電極的電壓可為-150V以下的電壓。亦即，藉由電源70來施加至上部電極30的電壓可為絕對值為150以上的負電壓。在將此般電壓從電源70施加至上部電極30時，處理空間S所存在的正離子會衝撞於電極板34。藉此，便會從電極板34釋放出二次電子及/或矽。所釋放出之矽會與處理空間S內所存在的氟活性基鍵結，而使得氟活性基的量降低。
又，一實施形態中，電漿處理裝置10係可進一步地具備有控制部Cnt。此控制部Cnt係具備有處理器、記憶部、輸入裝置、顯示裝置等的電腦， 並控制電漿處理裝置10之各部。此控制部Cnt係可使用輸入裝置來讓操作者為了管理電漿處理處理裝置10而進行指令的輸入操作等，又，可藉由顯示裝置來將電漿處理裝置10之運作狀況可視化而加以顯示。進一步地，控制部Cnt之記憶部係儲存有藉由處理器來控制電漿處理裝置10所實行之各種處理用之控制程式以及對應於處理條件而讓電漿處理裝置10之各部實行處理用的程式，亦即處理配方。
以下，便再次參照圖1，就方法MT來詳細說明。以下的說明會適當參照圖2、圖4~圖11。圖4~圖11係顯示實施方法MT之各工序後的被處理體的剖面圖。另外，以下說明中，係就方法MT中使用圖3所示之一個電漿處理裝置10來處理圖2所示之晶圓W的範例來加以說明。
首先，方法MT係將圖2所示之晶圓W搬入至電漿處理裝置10內，而將該晶圓W載置於載置台PD，並藉由該載置台PD來加以保持。
方法MT係接著實行工序ST1。工序ST1係蝕刻反射防止膜AL。因此，工序ST1係從氣體源群40之複數氣體源中所選擇的氣體源來將處理氣體供給至處理容器12內。此處理氣體係含有氟碳氣體。氟碳氣體係可含有例如C4F8氣體或CF4氣體中之一種以上。又，此處理氣體係可進一步地含有稀有氣體，例如Ar氣體。又，工序ST1係作動排氣裝置50，來將處理容器12內之壓力設定為既定壓力。進一步地，工序ST1係將來自第1高頻電源62之高頻電力供給至下部電極LE，並對下部電極LE供給來自第2高頻電源64之高頻偏壓電力。
以下，便例示工序ST1中之各種條件。
●處理容器內壓力：10mTorr(1.33Pa)~50mTorr(6.65Pa)
●處理氣體
C4F8氣體：10sccm~30sccm
CF4氣體：150sccm~300sccm
Ar氣體：200sccm~500sccm
●電漿生成用之高頻電力：300W~1000W
●高頻偏壓電力：200W~500W
●電源70之電壓：0V~-500V
●晶圓W溫度：20℃~80℃
工序ST1係生成處理氣體之電漿，而藉由氟碳活性基來在從阻劑遮罩RM的開口露出的部分中蝕刻反射防止膜AL。其結果，如圖4所示，在反射防止膜AL的全區域中去除從阻劑遮罩RM開口露出之部分。亦即，將阻劑遮罩RM的圖案轉印至反射防止膜AL，以在反射防止膜AL形成有提供開口之圖案。另外，工序ST中之上述電漿處理裝置10的各部動作係可藉由控制部Cnt來加以控制。
接著的工序ST2係蝕刻有機膜OL。因此，工序ST2係從氣體源群40之複數氣體源中所選擇的氣體源來將處理氣體供給至處理容器12內。此處理氣體係可含有氫氣及氮氣。另外，工序ST2中所使用的處理氣體只要為可蝕刻有機膜者的話，亦可為其他例如含氧之處理氣體。又，工序ST2係作動排氣裝置50，來將處理容器12內之壓力設定為既定壓力。進一步地，工序ST2係將來自第1高頻電源62之高頻電力供給至下部電極LE，並對下部電極LE供給來自第2高頻電源64之高頻偏壓電力。
以下，便例示工序ST2中之各種條件。
●處理容器內壓力：50mTorr(6.65Pa)~200mTorr(26.6Pa)
●處理氣體
N2氣體：200sccm~400sccm
H2氣體：200sccm~400sccm
●電漿生成用之高頻電力：500W~2000W
●高頻偏壓電力：200W~500W
●電源70之電壓：0V
●晶圓W溫度：20℃~80℃
工序ST2係生成處理氣體之電漿，而從反射防止膜AL開口露出之部分中來蝕刻有機膜OL。又，阻劑遮罩RM亦會被蝕刻。其結果，如圖5所示，阻劑遮罩RM會被去除，且去除在有機膜OL之全區域中從反射防止膜AL開口露出之部分。亦即，將反射防止膜AL之圖案轉印至有機膜OL，以在有機膜OL形成有提供開口MO之圖案，而從該有機膜OL來生成遮罩MK。另外，工序ST2中之上述電漿處理裝置10的各部動作係可藉由控制部Cnt來加以控制。
一實施形態中，係在實行工序ST2後實行工序ST3。工序ST3係第1區域R1會被蝕刻到露出第2區域R2前為止。亦即，該第1區域R1會被蝕刻到第1區域R1僅少數殘留於第2區域R2上為止。因此，工序ST3係從氣體源群40之複數氣體源中所選擇的氣體源來將處理氣體供給至處理容器12內。此處理氣體係含有氟碳氣體。又，此處理氣體係可進一步地含有稀有氣體，例如Ar氣體。又，此處理氣體係可進一步地含有氧氣。又，工序ST3係作動排氣裝置50，來將處理容器12內之壓力設定為既定壓力。進一步地，工序ST3係將來自第1高頻電源62之高頻電力供給至下部電極LE，並對下部電極LE供給來自第2高頻電源64之高頻偏壓電力。
工序ST3係生成處理氣體之電漿，在從遮罩MK開口露出之部分中第1區域R1會藉由氟碳活性基來被蝕刻。此工序ST3的處理時間係設定為在該工序ST3結束時，會以既定膜厚來在第2區域R2上殘留有第1區域R1。此工序ST3的實行結果如圖6所示，係部分地形成有上部開口UO。另外，工序ST3中之上述電漿處理裝置10的各部動作係可藉由控制部Cnt來加以控制。
在此，後述工序ST11會選擇相較於第1區域R1的蝕刻，而朝含有第1區域R1之晶圓W表面上形成含有氟碳之沉積物會較優先的模式，亦即，沉積模式的條件。另一方面，工序ST3會選擇相較於沉積物之形成，而第1區域R1之蝕刻會較優先的模式，亦即蝕刻模式的條件。因此，一範例中， 工序ST3所使用之氟碳氣體係可含有C4F8氣體及CF4氣體中之一種以上。此範例之氟碳氣體係氟原子數相對於碳原子數的比(亦即，氟原子數/碳原子數)會較工序ST11所使用之氟碳氣體的氟原子數相對於碳原子數的比(亦即，氟原子數/碳原子數)要高的氟碳氣體。又，一範例中為了提高氟碳氣體的解離度，而可將工序ST3所使用之電漿生成用的高頻電力設定為較工序S11所使用之電漿生成用的高頻電力要大之電力。根據該等範例，便可實現蝕刻模式。又，一範例中，工序ST3所使用之高頻偏壓電力亦可設定為較工序ST11之高頻偏壓電力要大之電力。根據此範例，便會提高相對於晶圓W而被吸引之離子的能量，而可高速地蝕刻第1區域R1。
以下，便例示工序ST3中之各種條件。
●處理容器內壓力：10mTorr(1.33Pa)~50mTorr(6.65Pa)
●處理氣體
C4F8氣體：10sccm~30sccm
CF4氣體：50sccm~150sccm
Ar氣體：500sccm~1000sccm
O2氣體：10sccm~30sccm
●電漿生成用之高頻電力：500W~2000W
●高頻偏壓電力：500W~2000W
●電源70之電壓：0V~600V
●晶圓W溫度：20℃~80℃
一實施形態中，接著便實行工序ST4。工序ST4係在處理容器12內生成含有含氧氣體之處理氣體的電漿。因此，工序ST4係從氣體源群40之複數氣體源中所選擇的氣體源來將處理氣體供給至處理容器12內。此處理氣體在一範例中係可含有氧氣來作為含氧氣體。又，處理氣體係可進一步地含有所謂稀有氣體(例如，Ar氣體)或氮氣的非活性氣體。又，工序ST4係作動排氣裝置50，來將處理容器12內之壓力設定為既定壓力。進一步地， 工序ST4係將來自第1高頻電源62之高頻電力供給至下部電極LE。另外，工序ST4亦可不將來自第2高頻電源64之高頻偏壓電力供給至下部電極LE。
工序ST4係生成氧活性基，而藉由該氧活性基來讓遮罩MK之開口MO在其上端部分變寬。具體而言，如圖7所示，區劃出開口MO之上端部分的遮罩MK的上側肩部會以呈現錐狀的方式來被加以蝕刻。藉此，即便在之後工序所生成的沉積物會附著於區劃出遮罩MK之開口MO的面，仍可降低該開口MO之寬度的縮小量。另外，工序ST4中之上述電漿處理裝置10的各部動作係可藉由控制部Cnt來加以控制。
在此，後述工序ST12係減少機制SQ中所形成的微量沉積物者，且需要抑制沉積物減少過多。另一方面，工序ST4係為了使得遮罩MK之開口MO的上端部分變寬而實行者，並被要求其處理時間的精簡。
以下，便例示工序ST4中之各種條件。
●處理容器內壓力：30mTorr(3.39Pa)~200mTorr(26.6Pa)
●處理氣體
O2氣體：50sccm~500sccm
Ar氣體：200sccm~1500sccm
●電漿生成用之高頻電力：100W~500W
●高頻偏壓電力：0W~200W
●電源70之電壓：0V
●晶圓W溫度：20℃~200℃
接著，方法MT為了在包含第2區域R2露出時的期間來蝕刻第1區域R1，係實行一次以上的機制SQ。機制SQ係首先實行工序S11。工序ST11係在收納有晶圓W之處理容器12內，生成處理氣體(第1處理氣體)之電漿。因此，工序ST11係從氣體源群40之複數氣體源中所選擇的氣體源來將處理氣體供給至處理容器12內。此處理氣體係含有氟碳氣體。又，此處理氣 體係可進一步地含有稀有氣體，例如Ar氣體。又，工序ST11係作動排氣裝置50，來將處理容器12內之壓力設定為既定壓力。進一步地，工序ST11係將來自第1高頻電源62之高頻電力供給至下部電極LE。
工序ST11係生成含有氟碳氣體之處理氣體的電漿，解離之氟碳會沉積於晶圓W表面上，而形成沉積物DP(參照圖8)。相關工序ST11中之上述電漿處理裝置10的各部動作係可藉由控制部Cnt來加以控制。
如上述，工序ST11會選擇沉積模式之條件。因此，一範例中係使用C4F6氣體來作為氟碳氣體。
以下，便例示工序ST11中之各種條件。
●處理容器內壓力：10mTorr(1.33Pa)~50mTorr(6.65Pa)
●處理氣體
C4F6氣體：2sccm~10sccm
Ar氣體：500sccm~1500sccm
●電漿生成用之高頻電力：100W~500W
●高頻偏壓電力：0W
●電源70之電壓：0V~600V
●晶圓W溫度：20℃~200℃
一實施形態之機制SQ係接著實行工序ST12。工序ST12係在處理容器12內生成含有含氧氣體及非活性氣體之處理氣體(第3處理氣體)的電漿。因此，工序ST12係從氣體源群40之複數氣體源中所選擇的氣體源來將處理氣體供給至處理容器12內。一範例中，此處理氣體係含有氧氣來作為含氧氣體。又，一範例中，此處理氣體係含有所謂Ar氣體之稀有氣體來作為非活性氣體。非活性氣體亦可為氮氣。又，工序ST12係作動排氣裝置50，來將處理容器12內之壓力設定為既定壓力。進一步地，工序ST12係將來自第1高頻電源62之高頻電力供給至下部電極LE。工序S12亦可不將來自第2高頻電源64之高頻偏壓電力供給至下部電極LE。
工序ST12係生成氧活性基，而使得晶圓W上之沉積物PD的量會因該氧活性基而適度減少(參照圖9)。其結果，便會防止因過多的沉積物PD而閉塞開口MO及上部開口UO。又，由於工序ST12所使用的處理氣體中，氧氣會因非活性氣體而被稀釋，故可抑制沉積物DP被去除過多。相關工序ST12中之上述電漿處理裝置10的各部動作係可藉由控制部Cnt來加以控制。
以下，便例示工序ST12中之各種條件。
●處理容器內壓力：10mTorr(1.33Pa)~50mTorr(6.65Pa)
●處理氣體
O2氣體：2sccm~20sccm
Ar氣體：500sccm~1500sccm
●電漿生成用之高頻電力：100W~500W
●高頻偏壓電力：0W
●電源70之電壓：0V
●晶圓W溫度：20℃~200℃
一實施形態中，每次的機制SQ之工序ST12會實行2秒以上，且工序ST12中可以1nm/秒以下的速率來蝕刻沉積物DP。在使用電漿處理裝置10般之電漿處理裝置來實行機制SQ時，在工序ST11、工序ST12以及工序ST13之各工序間的轉移用的氣體切換會需要時間。從而，在考量放電穩定所需要的時間時，工序ST12會需要時實行2秒以上。然而，在此般之時間長度的期間中，沉積物DP的蝕刻速率過高時，便會過多地去除用以保護第2區域R2的沉積物。因此，工序ST12係以1nm/秒以下的速率來蝕刻沉積物DP。藉此，便可適度地調整形成於晶圓W上的沉積物DP的量。另外，工序ST12中沉積物DP之1nm/秒以下的蝕刻速率係可藉由從上述條件選擇處理容器內之壓力、處理氣體中之氧藉由稀有氣體來稀釋的程度，亦即氧濃度以及電漿生成用之高頻電力來達成。
機制SQ係接著會實行工序ST13。工序ST13係蝕刻第1區域R1。因此，工序ST13係從氣體源群40之複數氣體源中所選擇的氣體源來將處理氣體供給至處理容器12內。此處理氣體係含有非活性氣體。非活性氣體在一範例中係可為所謂Ar氣體之稀有氣體。或者，非活性氣體亦可為氮氣。又，工序ST13係作動排氣裝置50，來將處理容器12內之壓力設定為既定壓力。進一步地，工序ST13係將來自第1高頻電源62之高頻電力供給至下部電極LE。又，工序ST13係將來自第2高頻電源64之高頻偏壓電力供給至下部電極LE。
以下，便例示工序ST13中之各種條件。
●處理容器內壓力：10mTorr(1.33Pa)~50mTorr(6.65Pa)
●處理氣體
Ar氣體：500sccm~1500sccm
●電漿生成用之高頻電力：100W~500W
●高頻偏壓電力：20W~300W
工序ST13係生成非活性氣體之電漿，而使得離子相對於晶圓W而被吸引。然後，藉由沉積物DP所包含之氟碳自由基來蝕刻第1區域R1(參照圖10)。相關工序ST13中之上述電漿處理裝置10的各部動作係可藉由控制部Cnt來加以控制。
方法MT中，機制SQ係在包含第2區域R2露出時的期間來實行。機制SQ之工序ST11如圖8所示，係在晶圓W上形成沉積物DP。另外，圖8係顯示進行第1區域R1之蝕刻，而使得第2區域R2露出，並於該第2區域R2上形成有沉積物DP的狀態。此沉積物DP會保護第2區域R2。然後，機制SQ之工序ST12如圖9所示，係減少以工序ST11所形成之沉積物DP的量。然後，機制SQ之工序ST13係藉由沉積物DP所包含之氟碳自由基來蝕刻第1區域R1。藉由此機制SQ，來使得第2區域R2露出，而藉由沉積物DP來保護第2區域R2，並使得第2區域R2所提供之凹部內的 第1區域R1會被蝕刻為少許。藉此，如圖10所示，來慢慢地形成下部開口LO。
機制SQ會反覆一次以上。從而，如圖1所示，在實行工序ST13後，便於工序STJ中判斷是否滿足停止條件。停止條件係判斷為已滿足機制SQ被實行既定次數的情況者。工序STJ中，在判斷為未滿足停止條件的情況，便從工序ST11來實行機制SQ。另一方面，工序STJ中，在判斷為滿足停止條件的情況，則接著實行工序ST5。
工序ST5係進一步地蝕刻第1區域R1。工序ST5係從氣體源群40之複數氣體源中所選擇的氣體源來將處理氣體(第2處理氣體)供給至處理容器12內。此處理氣體係含有氟碳氣體。又，此處理氣體係可進一步地含有稀有氣體，例如Ar氣體。又，此處理氣體係可進一步地含有氧氣。又，工序ST5係作動排氣裝置50，來將處理容器12內之壓力設定為既定壓力。進一步地，工序ST5係將來自第1高頻電源62之高頻電力供給至下部電極LE。又，對下部電極LE供給有來自第2高頻電源64之高頻偏壓電力。另外，工序ST5係可從電源70來將具有負電壓之電壓施加至上部電極30。
工序ST5係生成處理氣體之電漿，而藉由氟碳活性基來蝕刻凹部內之第1區域R1。一實施形態之工序ST5如圖11所示，將第1區域R1蝕刻至露出凹部底部為止。亦即，工序ST5中，處理氣體的電漿會以持續蝕刻第1區域R1至凹部底部為止的方式來連續地生成。
此工序ST5中，係選擇相較於氟碳沉積物之形成，而利用第1區域R1之氟碳活性基的蝕刻會較優先的模式，亦即蝕刻模式的條件。因此，一範例中，工序ST5中所使用之氟碳氣體為C4F6氣體。另外，工序ST5中所使用之氟碳氣體亦可含有C4F8氣體及CF4氣體中之一種以上。又，一範例中為了提高氟碳氣體之解離度，而可將工序ST5中所使用之電漿生成用的高頻電力設定為較工序S11所使用之電漿生成用的高頻電力要大之電力。根據該等範例，便可實現蝕刻模式。又，一範例中，工序ST5中所使用之高 頻偏壓電力亦可設定為較工序ST11之高頻偏壓電力要大之電力。根據此範例，便會提高相對於晶圓W而被吸引之離子的能量，而可高速地蝕刻第1區域R1。
以下，便例示工序ST5中之各種條件。
●處理容器內壓力：10mTorr(1.33Pa)~50mTorr(6.65Pa)
●處理氣體
C4F6氣體：2sccm~10sccm
Ar氣體：500sccm~1500sccm
O2氣體：2sccm~20sccm
●電漿生成用之高頻電力：100W~500W
●高頻偏壓電力：20W~300W
●電源70之電壓：0V~900V
●晶圓W溫度：20℃~200℃
上述方法MT之機制SQ係在第2區域R2露出時，於晶圓W形成有氟碳沉積物DP，之後藉由該沉積物DP中的自由基來蝕刻第1區域R1。根據此般機制SQ，雖然蝕刻速率會較低，但會蝕刻第1區域R1且抑制第2區域露出時之削蝕。方法MT係在藉由實行相關機制SQ所形成之沉積物DP來保護第2區域R2的狀態下，來實行工序ST5。工序ST5係藉由氟碳氣體之電漿來進一步地蝕刻第1區域。此工序ST5中之第1區域R1的蝕刻速率會較機制SQ中之第1區域R1的蝕刻速率要高。從而，相較於反覆實行機制SQ，而蝕刻第1區域R1至凹部底部為止之情況的處理時間，方法MT之處理時間會大幅地縮短。因此，根據方法MT，便可達成抑制第2區域R2之削蝕與縮短第1區域R1之蝕刻所需要的處理時間。
以下，便就其他實施形態相關之蝕刻方法來加以說明。圖12係顯示其他實施形態相關之蝕刻方法的流程圖。圖13係顯示實行圖12所示之方法的工序ST14後之被處理體的剖面圖。圖12所示之方法MT2係在機制SQ 進一步地含有在實行工序ST13後所實行之工序ST14的點上，與方法MT有所差異。此工序ST14係與工序ST12相同的工序。工序ST14之處理條件係可採用工序ST12之處理相關的上述條件。
如上述般，工序ST13係相對於晶圓W，而使得離子被吸引。藉此，構成沉積物DP之物質便會從晶圓W被釋出，該物質會再次附著於晶圓W，而如圖10所示，以讓開口MO及下部開口LO的寬度變窄的方式來形成沉積物DP。此沉積物DP亦會因情況，而閉塞開口MO及下部開口LO。方法MT2係藉由實行工序ST14，來與工序ST12同樣地將圖10所示之晶圓W暴露於氧活性基。藉此，如圖13所示，便可減少使得開口MO及下部開口LO之寬度變窄的沉積物DP，而可更確實地防止開口MO及下部開口LO的閉塞。
以上，雖已就各種實施形態來加以說明，但並不限定於上述實施形態而可構成各種變形態樣。例如，方法MT及方法MT2之實施中，雖將電漿生成用之高頻電力供給至下部電極LE，但該高頻電力亦可供給至上部電極30。對於方法MT及方法MT2的實施係可使用電漿處理裝置10以外的電漿處理裝置。具體而言，係可使用如感應耦合型之電漿處理裝置，或以所謂微波之表面波來生成電漿的電漿處理裝置般的任意電漿處理裝置來實施方法MT及方法MT2。
又，方法MT之機制SQ亦可改變工序ST11、工序ST12以及工序ST13的實行順序。例如，方法MT之機制SQ亦可在實行工序ST13後來實行工序ST12。
MT‧‧‧方法
ST1‧‧‧蝕刻反射防止膜
ST2‧‧‧蝕刻有機膜
ST3‧‧‧生成含有氟碳氣體之處理氣體的電漿(蝕刻模式)
ST4‧‧‧生成含氧氣體之電漿
ST11‧‧‧生成含有氟碳氣體之處理氣體的電漿(沉積模式)
ST12‧‧‧生成含有含氧氣體及非活性氣體的處理氣體之電漿
ST13‧‧‧利用沉積物中之自由基來蝕刻第1區域
STJ‧‧‧是否滿足停止條件
ST5‧‧‧生成含有氟碳氣體的處理氣體之電漿(蝕刻模式)
SQ‧‧‧機制

Claims (4)

  1. 一種方法，係藉由對被處理體之電漿處理，來相對於由氮化矽所構成之第2區域而選擇性地蝕刻由氧化矽所構成之第1區域的方法，其中該被處理體係具有區劃出凹部的該第2區域、填埋該凹部且以覆蓋該第2區域的方式來設置的該第1區域以及設置於該第1區域上的遮罩，該遮罩係於該凹部上提供具有較該凹部寬度要寬之寬度的開口；該方法係含有：一次以上的機制；以及在實行該一次以上的機制後，於該處理容器內藉由所生成之含氟碳氣體的第2處理氣體之電漿來蝕刻該第1區域的工序；該一次以上的機制係在包含露出該第2區域時的期間中，為了蝕刻該第1區域而實行的一次以上的機制，含有：為了於該被處理體上形成含氟碳之沉積物，而在收納有該被處理體之處理容器內生成含氟碳氣體之第1處理氣體的電漿之工序；以及藉由該沉積物所包含之氟碳自由基來蝕刻該第1區域的工序。
  2. 如申請專利範圍第1項之方法，其中生成該第2處理氣體之電漿的該工序係連續性地蝕刻該第1區域至該凹部底為止。
  3. 如申請專利範圍第1或2項之方法，其中各該一次以上的機制係進一步地含有：在收納有該被處理體的該處理容器內生成含有含氧氣體及非活性氣體的第3處理氣體的電漿之工序。
  4. 如申請專利範圍第3項之方法，其中各該一次以上的機制係在生成該第1處理氣體之電漿的該工序與藉由該氟碳自由基來蝕刻該第1區域的該工序之間，實行生成該第3處理氣體之電漿的該工序；各該一次以上的機制係進一步地含有：在實行藉由該氟碳自由基來蝕刻該第1區域的該工序後，於收納有該被處理體之該處理容器內，生成該第3處理氣體之電漿的工序。
TW105105064A 2015-02-24 2016-02-22 蝕刻方法 TWI716378B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015034144A JP2016157793A (ja) 2015-02-24 2015-02-24 エッチング方法
JP2015-034144 2015-02-24

Publications (2)

Publication Number Publication Date
TW201705265A true TW201705265A (zh) 2017-02-01
TWI716378B TWI716378B (zh) 2021-01-21

Family

ID=55409767

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105105064A TWI716378B (zh) 2015-02-24 2016-02-22 蝕刻方法

Country Status (6)

Country Link
US (3) US20160247691A1 (zh)
EP (1) EP3062338A1 (zh)
JP (1) JP2016157793A (zh)
KR (1) KR102363778B1 (zh)
CN (1) CN105914144B (zh)
TW (1) TWI716378B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI760908B (zh) * 2019-11-05 2022-04-11 大陸商北京北方華創微電子裝備有限公司 蝕刻方法、空氣隙型介電層及動態隨機存取存儲器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6948181B2 (ja) * 2017-08-01 2021-10-13 東京エレクトロン株式会社 多層膜をエッチングする方法
KR102487054B1 (ko) * 2017-11-28 2023-01-13 삼성전자주식회사 식각 방법 및 반도체 장치의 제조 방법
JP2022527552A (ja) * 2019-04-05 2022-06-02 東京エレクトロン株式会社 高度に選択的な酸化ケイ素／窒化ケイ素エッチングのためのエッチング成分及び不動態化ガス成分の独立した制御
TWI828187B (zh) 2021-06-22 2024-01-01 日商東京威力科創股份有限公司 蝕刻方法及電漿處理裝置
JP2023050972A (ja) 2021-09-30 2023-04-11 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置
JP2024033846A (ja) 2022-08-31 2024-03-13 東京エレクトロン株式会社 基板処理方法及びプラズマ処理装置

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56158873A (en) 1980-05-14 1981-12-07 Hitachi Ltd Dry etching method
US5122225A (en) * 1990-11-21 1992-06-16 Texas Instruments Incorporated Selective etch method
US5286344A (en) 1992-06-15 1994-02-15 Micron Technology, Inc. Process for selectively etching a layer of silicon dioxide on an underlying stop layer of silicon nitride
US5880037A (en) 1992-09-08 1999-03-09 Applied Materials, Inc. Oxide etch process using a mixture of a fluorine-substituted hydrocarbon and acetylene that provides high selectivity to nitride and is suitable for use on surfaces of uneven topography
JP3027951B2 (ja) * 1997-03-12 2000-04-04 日本電気株式会社 半導体装置の製造方法
US6074959A (en) 1997-09-19 2000-06-13 Applied Materials, Inc. Method manifesting a wide process window and using hexafluoropropane or other hydrofluoropropanes to selectively etch oxide
US6387287B1 (en) * 1998-03-27 2002-05-14 Applied Materials, Inc. Process for etching oxide using a hexafluorobutadiene and manifesting a wide process window
US6174451B1 (en) * 1998-03-27 2001-01-16 Applied Materials, Inc. Oxide etch process using hexafluorobutadiene and related unsaturated hydrofluorocarbons
US6602434B1 (en) * 1998-03-27 2003-08-05 Applied Materials, Inc. Process for etching oxide using hexafluorobutadiene or related fluorocarbons and manifesting a wide process window
US6239011B1 (en) * 1998-06-03 2001-05-29 Vanguard International Semiconductor Corporation Method of self-aligned contact hole etching by fluorine-containing discharges
US6380096B2 (en) 1998-07-09 2002-04-30 Applied Materials, Inc. In-situ integrated oxide etch process particularly useful for copper dual damascene
US6211092B1 (en) 1998-07-09 2001-04-03 Applied Materials, Inc. Counterbore dielectric plasma etch process particularly useful for dual damascene
JP2000058513A (ja) * 1998-08-03 2000-02-25 Hitachi Ltd 半導体装置およびその製造方法
US6168726B1 (en) 1998-11-25 2001-01-02 Applied Materials, Inc. Etching an oxidized organo-silane film
US6849193B2 (en) 1999-03-25 2005-02-01 Hoiman Hung Highly selective process for etching oxide over nitride using hexafluorobutadiene
US6797189B2 (en) 1999-03-25 2004-09-28 Hoiman (Raymond) Hung Enhancement of silicon oxide etch rate and nitride selectivity using hexafluorobutadiene or other heavy perfluorocarbon
JP2000307001A (ja) 1999-04-22 2000-11-02 Sony Corp 半導体装置の製造方法
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6337285B1 (en) 2000-03-21 2002-01-08 Micron Technology, Inc. Self-aligned contact (SAC) etch with dual-chemistry process
EP1281193A2 (en) 2000-05-12 2003-02-05 Tokyo Electron Limited Method of high selectivity sac etching
JP2002025979A (ja) * 2000-07-03 2002-01-25 Hitachi Ltd 半導体集積回路装置の製造方法
US6803318B1 (en) * 2000-09-14 2004-10-12 Cypress Semiconductor Corp. Method of forming self aligned contacts
US6867145B2 (en) 2001-12-17 2005-03-15 Hynix Semiconductor Inc. Method for fabricating semiconductor device using photoresist pattern formed with argon fluoride laser
US6716766B2 (en) * 2002-08-22 2004-04-06 Micron Technology, Inc. Process variation resistant self aligned contact etch
US7056830B2 (en) * 2003-09-03 2006-06-06 Applied Materials, Inc. Method for plasma etching a dielectric layer
US7708859B2 (en) 2004-04-30 2010-05-04 Lam Research Corporation Gas distribution system having fast gas switching capabilities
JP2006165246A (ja) * 2004-12-07 2006-06-22 Tokyo Electron Ltd プラズマエッチング方法
JP4849875B2 (ja) * 2005-11-17 2012-01-11 東京エレクトロン株式会社 プラズマエッチング方法
JP5568340B2 (ja) * 2010-03-12 2014-08-06 東京エレクトロン株式会社 プラズマエッチング方法及びプラズマエッチング装置
TWI611454B (zh) * 2011-09-26 2018-01-11 Tokyo Electron Ltd 電漿蝕刻方法
US9257300B2 (en) 2013-07-09 2016-02-09 Lam Research Corporation Fluorocarbon based aspect-ratio independent etching
JP6255187B2 (ja) * 2013-08-20 2017-12-27 東京エレクトロン株式会社 シリコン酸化膜をエッチングする方法
JP6230898B2 (ja) * 2013-12-13 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6396699B2 (ja) * 2014-02-24 2018-09-26 東京エレクトロン株式会社 エッチング方法
JP6230954B2 (ja) * 2014-05-09 2017-11-15 東京エレクトロン株式会社 エッチング方法
JP6235981B2 (ja) * 2014-07-01 2017-11-22 東京エレクトロン株式会社 被処理体を処理する方法
JP6504827B2 (ja) * 2015-01-16 2019-04-24 東京エレクトロン株式会社 エッチング方法
CN105810579B (zh) * 2015-01-16 2019-12-06 东京毅力科创株式会社 蚀刻方法
CN105810581B (zh) * 2015-01-16 2019-12-10 东京毅力科创株式会社 蚀刻方法
JP6550278B2 (ja) * 2015-06-24 2019-07-24 東京エレクトロン株式会社 エッチング方法
JP6578145B2 (ja) * 2015-07-07 2019-09-18 東京エレクトロン株式会社 エッチング方法
JP6592400B2 (ja) * 2016-05-19 2019-10-16 東京エレクトロン株式会社 エッチング方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI760908B (zh) * 2019-11-05 2022-04-11 大陸商北京北方華創微電子裝備有限公司 蝕刻方法、空氣隙型介電層及動態隨機存取存儲器
US11948805B2 (en) 2019-11-05 2024-04-02 Beijing Naura Microelectronics Equipment Co., Ltd. Etching method, air-gap dielectric layer, and dynamic random-access memory

Also Published As

Publication number Publication date
US20180190505A1 (en) 2018-07-05
US11205577B2 (en) 2021-12-21
KR102363778B1 (ko) 2022-02-15
JP2016157793A (ja) 2016-09-01
US20220051904A1 (en) 2022-02-17
CN105914144A (zh) 2016-08-31
EP3062338A1 (en) 2016-08-31
US20160247691A1 (en) 2016-08-25
CN105914144B (zh) 2019-12-10
KR20160103531A (ko) 2016-09-01
TWI716378B (zh) 2021-01-21

Similar Documents

Publication Publication Date Title
CN109219867B (zh) 蚀刻方法
TWI716378B (zh) 蝕刻方法
TWI684218B (zh) 蝕刻方法（三）
TWI694531B (zh) 蝕刻方法
TWI713109B (zh) 蝕刻方法（一）
TWI692809B (zh) 蝕刻方法
TW201717276A (zh) 蝕刻方法
TWI722187B (zh) 蝕刻方法
TWI766866B (zh) 蝕刻方法
TWI713486B (zh) 蝕刻方法（二）
CN105810581B (zh) 蚀刻方法
CN105810579B (zh) 蚀刻方法