TWI760908B - 蝕刻方法、空氣隙型介電層及動態隨機存取存儲器 - Google Patents

蝕刻方法、空氣隙型介電層及動態隨機存取存儲器 Download PDF

Info

Publication number
TWI760908B
TWI760908B TW109137648A TW109137648A TWI760908B TW I760908 B TWI760908 B TW I760908B TW 109137648 A TW109137648 A TW 109137648A TW 109137648 A TW109137648 A TW 109137648A TW I760908 B TWI760908 B TW I760908B
Authority
TW
Taiwan
Prior art keywords
etching
gas
wafer
purge
etching method
Prior art date
Application number
TW109137648A
Other languages
English (en)
Other versions
TW202119498A (zh
Inventor
吳鑫
王春
波 鄭
馬振國
Original Assignee
大陸商北京北方華創微電子裝備有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商北京北方華創微電子裝備有限公司 filed Critical 大陸商北京北方華創微電子裝備有限公司
Publication of TW202119498A publication Critical patent/TW202119498A/zh
Application granted granted Critical
Publication of TWI760908B publication Critical patent/TWI760908B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

一種蝕刻方法，用於在形成於晶圓表面上的氮化矽膜區和氧化矽膜區之間選擇性地蝕刻氧化矽膜區。蝕刻方法包括：表面去除步驟：以第一蝕刻速率蝕刻氧化矽膜區，並清除覆於氮化矽膜區表面上的表面變性層；以及蝕刻步驟：以第二蝕刻速率選擇性地蝕刻氧化矽膜區，其中第一蝕刻速率小於第二蝕刻速率。從而在對氧化矽膜區選擇性地蝕刻時，避免由於晶圓表面的氧化變性層的存在導致的選擇比大大降低的問題。特別的，第一蝕刻速率小於第二蝕刻速率可以在保證蝕刻步驟高效蝕刻的同時，避免在表面去除步驟中的過度蝕刻，進一步保障了高選擇比。

Description

蝕刻方法、空氣隙型介電層及動態隨機存取存儲器
本發明涉及半導體製造技術領域，尤其涉及一種用於選擇性地蝕刻氧化矽膜的蝕刻方法、空氣隙型介電層及動態隨機存取存儲器。
隨著積體電路製程特徵尺寸的不斷縮小，製程複雜程度急劇增加。線寬尺寸的微縮，需要開發更精準的、更高選擇比的薄膜去除製程。如在動態隨機存取存儲器（Dynamic Random Access Memory，DRAM）晶片製程的空氣隙(AirGap)製程中，如圖1所示，需要將深寬比為20：1的深槽結構內的氧化矽層（SiO2 ）完全去除，且不能對槽側壁的氮化矽（SiN）造成蝕刻，要求SiO2 /SiN去除選擇比在100：1以上，最好能達到500：1，甚至1000：1的等級。
其中，乾法蝕刻（Dry clean）是從傳統的濕法清洗（Wet clean）分離出來的，乾法蝕刻是使用化學反應氣體和催化劑直接與薄膜發生化學反應，通過製程集成控制達到精確的、高效率孔洞底部去除、無襯底損傷（無等離子體）、無再氧化的蝕刻技術。對於氧化矽的蝕刻，通常採用氟化氫（HF）氣體輔以醇類（如甲醇）或鹼性氣體（如NH3）進行催化蝕刻，俗稱甲醇催化製程或氨氣催化製程。但HF也會蝕刻氮化矽，上述兩種製程也通常用來蝕刻氮化矽。
以熱氧化生長的SiO2 相對於退火處理的化學氣相沉積(CVD)方式生長SiN的選擇性蝕刻為例，本發明經過大量的製程實驗測試蝕刻選擇比，發現甲醇催化製程基本處於30：1的水準。而常規的氨氣催化製程，選擇比也不會高於20：1。現有兩種製程均無法滿足選擇比的需求，需要進行製程改進。
經本發明研究發現，SiO2 /SiN去除選擇比低的其中一個重要原因在於，在實際的製程中，SiN表面往往由於接觸大氣或SiO2生長製程對SiN表層造成影響，造成SiN表面存在被氧化的變性層（以氮氧化矽SiON為主）。變性層的存在，往往會對蝕刻製程造成影響，導致選擇比大大降低。而現有技術中均未發現該問題原因對蝕刻製程造成的影響，從而造成現有技術中的選擇比無法大幅度提高。
為解決上述問題，本發明提供一種用於選擇性地蝕刻氧化矽膜區的蝕刻方法和蝕刻裝置，旨在改善現有氨氣催化製程SiO2/SiN蝕刻選擇比不足的問題。
根據本發明實施例的一個方面，提供一種蝕刻方法，用於在形成於一晶圓表面上間隔分佈的一氮化矽膜區和一氧化矽膜區之間選擇性地蝕刻該氧化矽膜區，該方法包括：一表面去除步驟：以一第一蝕刻速率蝕刻該氧化矽膜區，並清除覆於該氮化矽膜區表面上的一表面變性層；以及一蝕刻步驟：在清除該表面變性層後，以一第二蝕刻速率多次處理該晶圓表面，以選擇性地蝕刻該氧化矽膜區，其中，該第一蝕刻速率小於該第二蝕刻速率。
依據本發明的一實施例，該表面去除步驟包括：一第一蝕刻步：在一第一預定壓力下以及一第一蝕刻時長內，以一蝕刻氣體蝕刻該晶圓表面，以及一第一吹掃步：在一第一吹掃壓力下，在一第一吹掃時長內，以一吹掃氣體吹掃該晶圓，並且重複循環該第一蝕刻步和該第一吹掃步，直至清除該表面變性層為止。
依據本發明的一實施例，該蝕刻步驟包括：一第二蝕刻步：在一第二預定壓力下以及一第二蝕刻時長內，以一蝕刻氣體選擇性地蝕刻該氧化矽膜區，以及一第二吹掃步：在一第二吹掃壓力下，在該第二蝕刻步後，在一第二吹掃時長內，以該吹掃氣體吹掃該晶圓，並且重複循環該第二蝕刻步和第二吹掃步，直至達到該氧化矽膜區的一目標蝕刻量。
依據本發明的一實施例，該第一預定壓力小於該第二預定壓力，以控制該第一蝕刻速率小於該第二蝕刻速率。
依據本發明的一實施例，該第一預定壓力範圍為1Torr ~3Torr，優選2Torr；該第二預定壓力範圍為5Torr ~10Torr，優選8Torr。
依據本發明的一實施例，該第一蝕刻時長小於該第二蝕刻時長。
依據本發明的一實施例，該第一蝕刻時長範圍為1s ~3s，優選2s；該第二蝕刻時長範圍為1s~5s，優選3s。
依據本發明的一實施例，該蝕刻氣體均包括一第一組分氣體和一第二組分氣體，其中，該第一組分氣體為氟化氫氣體，該第二組分氣體為氨氣。
依據本發明的一實施例，該吹掃氣體包含惰性氣體中的至少一種。
依據本發明的一實施例，在該表面去除步驟中，該第一組分氣體以一第一流量供應；在該蝕刻步驟中，該第一組分氣體以一第二流量供應；其中，該第一流量大於該第二流量。
依據本發明的一實施例，該表面去除步驟和該蝕刻步驟的一製程溫度均不小於120℃。
依據本發明的一實施例，在該表面去除步驟和該蝕刻步驟之間還包括，對該晶圓進行一加熱昇華處理，並在該昇華處理之後冷卻至室溫。
依據本發明的一實施例，在該蝕刻步驟之前還包括，將昇華冷卻後的該晶圓取出並靜置一定時間。
依據本發明的一實施例，在該表面去除步驟之前，還包括，檢測該晶圓表面上的一表面變性層厚度，以基於該表面變性層厚度確定該第一蝕刻步和該第一吹掃步的循環次數。
依據本發明的一實施例，該第二蝕刻步中的一總氣流量與該第二吹掃步中的一總氣流量相同。
依據本發明的一實施例，該表面變性層至少由矽、氮和氧三種元素組成。
根據本發明實施例的另一個方面，提供一種空氣隙型介電層，採用上述蝕刻方法製備。
根據本發明實施例的另一個方面，提供一種動態隨機存取存儲器，包括上述空氣隙型介電層。
由此，本發明實施例提供的一種蝕刻方法通過兩步法蝕刻，避免了由於晶圓表面的表面變性層的存在導致的選擇比大大降低的問題。特別的，該第一蝕刻速率小於該第二蝕刻速率可以在保證蝕刻步驟高效蝕刻的同時，避免在表面去除步驟中的過度蝕刻，進一步保障了高選擇比，從而在具有表面氧化變性層的SiN膜上實現了較高的蝕刻選擇比，並能以此獲得高SiO2 /SiN去除選擇比的空氣隙型介電層及其高性能動態隨機存取存儲器。
以下揭露提供用於實施本揭露之不同構件之許多不同實施例或實例。下文描述組件及配置之特定實例以簡化本揭露。當然，此等僅為實例且非意欲限制。舉例而言，在以下描述中之一第一構件形成於一第二構件上方或上可包含其中該第一構件及該第二構件經形成為直接接觸之實施例，且亦可包含其中額外構件可形成在該第一構件與該第二構件之間，使得該第一構件及該第二構件可不直接接觸之實施例。另外，本揭露可在各個實例中重複參考數字及/或字母。此重複出於簡化及清楚之目的且本身不指示所論述之各個實施例及/或組態之間的關係。
此外，為便於描述，諸如「下面」、「下方」、「下」、「上方」、「上」及類似者之空間相對術語可在本文中用於描述一個元件或構件與另一(些)元件或構件之關係，如圖中圖解說明。空間相對術語意欲涵蓋除在圖中描繪之定向以外之使用或操作中之裝置之不同定向。設備可以其他方式定向(旋轉90度或按其他定向)且因此可同樣解釋本文中使用之空間相對描述詞。
儘管陳述本揭露之寬泛範疇之數值範圍及參數係近似值，然儘可能精確地報告特定實例中陳述之數值。然而，任何數值固有地含有必然由於見於各自測試量測中之標準偏差所致之某些誤差。再者，如本文中使用，術語「大約」通常意謂在一給定值或範圍之10%、5%、1%或0.5%內。替代地，術語「大約」意謂在由此項技術之一般技術者考量時處於平均值之一可接受標準誤差內。除在操作/工作實例中以外，或除非以其他方式明確指定，否則諸如針對本文中揭露之材料之數量、時間之持續時間、溫度、操作條件、數量之比率及其類似者之全部數值範圍、數量、值及百分比應被理解為在全部例項中由術語「大約」修飾。相應地，除非相反地指示，否則本揭露及隨附發明申請專利範圍中陳述之數值參數係可根據需要變化之近似值。至少，應至少鑑於所報告有效數位之數目且藉由應用普通捨入技術解釋各數值參數。範圍可在本文中表達為從一個端點至另一端點或在兩個端點之間。本文中揭露之全部範圍包含端點，除非另有指定。
本發明的一個方面，提供一種蝕刻方法，用於在形成於要處理的晶圓的表面上的氮化矽膜和氧化矽膜之間選擇性地蝕刻氧化矽膜。
在實際製程中，暴露在大氣中的SiN膜12，其表層已被氧化改性，形成至少由矽、氮和氧三種元素組成的表面變性層，表面變性層的存在會對蝕刻過程造成負面影響，如圖2所示，本發明選擇用a、b兩片樣品進行相同的蝕刻製程進行蝕刻，其中a的SiN表面存在氧化變性層13，而b的表面不存在變性層13。經過蝕刻後，量測SiO2 和SiN蝕刻量，發現樣品a的SiN被蝕刻的量明顯高於樣品b。具體對比數值如表1所示。 表1
樣品 SiO2 蝕刻量 SiN蝕刻量 SiO2 /SiN 選擇比
a-含表面變性層 ~520 Å ~60 Å 8.7
b-不含表面變性層 ~520 Å ~0.5 Å 1040.0
由此，本發明得出，表面變性層13的存在，會影響蝕刻氣體的吸附，導致SiN蝕刻量驟增。此外，表面變性層13在被蝕刻時，產生的固態生成物對其下方的SiN造成了進一步的蝕刻。
從而，為避免表面變性層13對選擇比的影響，本發明的一種實施例，將整個蝕刻過程分成兩步實現，包括：表面去除步驟：以第一蝕刻速率蝕刻所述氧化矽膜區，並清除覆於所述氮化矽膜區表面上的表面變性層；以及蝕刻步驟：在清除所述表面變性層後，以第二蝕刻速率多次處理所述晶圓表面，以選擇性地蝕刻所述氧化矽膜區，其中，第一蝕刻速率小於第二蝕刻速率。從而在對氧化矽膜區選擇性地蝕刻時，避免了由於晶圓表面的表面變性層的存在導致的選擇比大大降低的問題。特別的表面去除步驟蝕刻速率小於蝕刻步驟蝕刻速率可以在保證蝕刻步驟高效蝕刻的同時，避免在表面去除步驟中的過度蝕刻，進一步保障了高選擇比。
其中，蝕刻所用的氣體主要包括第一組分氣體和第二組分氣體，考慮氟化氫氣體（HF）和氨氣（NH3 ）的蝕刻氣體組合具有更高的蝕刻效率，在一些實施例中，第一組分氣體設置為氟化氫氣體，第二組分氣體設置為氨氣。
具體的，在一個實施例中，蝕刻方法包括：
A-表面去除步驟過程：包括：第一蝕刻步：在第一預定壓力下以及第一蝕刻時長內，以蝕刻氣體蝕刻晶圓W表面；以及第一吹掃步：在一第一吹掃壓力下，在第一吹掃時長內，以吹掃氣體吹掃晶圓W；並且重複循環第一蝕刻步和第一吹掃步，直至清除所述表面變性層為止。
典型的表面去除製程參數如下： a.第一蝕刻步： 第一預定壓力為2.2Torr；蝕刻氣體包括N2 、HF和NH3 ，其中，N2 的氣體流量為450sccm；HF的氣體流量為300sccm；NH3 的氣體流量為100sccm；第一蝕刻時長為2s；工藝溫度為120℃； b.第一吹掃步： 第一吹掃壓力為6Torr；吹掃氣體包括N2 ，N2 的氣體流量為2700sccm；第一吹掃時長為2s；工藝溫度為120℃； c.小循環：       不斷循環第一蝕刻步與第一吹掃步，循環次數根據SiN變性層13目標蝕刻量而定，如蝕刻量為5Å時，需要約30次。
變性層13一般厚度約0~10Å，不同方式生長的SiN的表面變性層13厚度會存在差異。其中，第一蝕刻步包括第一組分氣體和第二組分氣體，第一組分氣體設置為氟化氫氣體，第二組分氣體設置為氨氣。第一組分氣體以第一流量供應，第一蝕刻步以第一預定壓力供氣。第一吹掃步以第一吹掃壓力和第一吹掃流量供給吹掃氣體，吹掃氣體主要包含N2和惰性氣體中的至少一種，其中，惰性氣體包括而不限於氦、氖、氬等。
優選的，第一組分氣體HF的第一流量高而第一預定壓力低，從而HF在腔室內的體積占比高，從而部分地抑制了HF與NH3 結合的蝕刻反應速率。表面去除步驟中的第一預定壓力範圍為1Torr ~3Torr，且以2Torr為優，表面去除步驟過程中的第一預定壓力較低，利於進一步控制蝕刻速率。表面去除步驟中的第一蝕刻時長範圍為1s ~3s，且以2s為優，時間步長較短利於蝕刻量的精准控制並減緩蝕刻速率，第一吹掃時長不小於第一蝕刻時長，以充分吹掃排淨蝕刻反應物和生成物。且表面去除步驟步時長相對蝕刻步驟時長更小，並且，為了降低蝕刻速率，在表面去除步驟吹掃步中沒有通NH3 氣體，避免預吸附（presoak）的產生，從而延長了蝕刻氣體化合吸附於晶圓W表面所需要的時間，從而達到低蝕刻速率。進而在避免對SiN的過度蝕刻的前提下清除SiN膜區12上的變性層13。
由此，在一些實施例中，A-表面去除步驟過程中可以採用通氣方式為： 1.   在第一時刻，向表面去除腔室內通入一定量的N2（如450sccm），使腔室內壓力達到預定壓力（如2.2Torr）； 2.   在第二時刻，保持腔室壓力不變，開始通入NH3（如100sccm），同時通入氣HF氣體（如300sccm），反應開始，即表面去除步。 3.   在第三時刻，停止通HF氣體和NH3氣體，表面去除步結束，進入吹掃步（purge），此時N2仍持續供應，以利於反應生成物的及時排除。 4.   以此類推，通過脈衝式通入HF氣體和NH3氣體，讓整個表面去除過程在蝕刻與吹掃步驟間多次循環進行，以清除表面變性層。 5.   表面去除步的時長Ta低於該製程條件下的SiN的蝕刻孕育時間（incubation time），吹掃步時長Tb不低於表面去除步的時長Ta，從而避免過度蝕刻並提供充分的吹掃時間以使蝕刻氣體的快速排除，避免因殘氣滯留時間過長，超出SiN的蝕刻孕育時間（incubation time），造成對SiN的蝕刻，影響選擇比的提升。
B-蝕刻步驟過程：包括：第二蝕刻步：在第二預定壓力下以及第二蝕刻時長內，以蝕刻氣體選擇性地蝕刻氧化矽膜區11；以及第二吹掃步：保持第二預定壓力，在第二蝕刻步後，在第二吹掃時長內，以吹掃氣體吹掃晶圓W表面；並且重複循環第二蝕刻步和第二吹掃步，直至達到氧化矽膜區11的目標蝕刻量。
典型的蝕刻製程參數如下： a.第二蝕刻步： 第二預定壓力為8Torr；蝕刻氣體包括N2 、HF和NH3 ，其中，N2 的氣體流量為450sccm；HF的氣體流量為20sccm；NH3 的氣體流量為100sccm；第二蝕刻時長為3s；工藝溫度為120℃； b.第二吹掃步： 第二吹掃壓力為8Torr；吹掃氣體包括N2 ，N2 的氣體流量為470sccm；NH3 的氣體流量為100sccm；第二吹掃時長為6s；工藝溫度為120℃； c.小循環：       不斷循環第二蝕刻步與第二吹掃步，循環次數根據SiO2 的目標蝕刻量而定。
其中，第二蝕刻步包括第一組分氣體和第二組分氣體，第一組分氣體設置為氟化氫氣體，第二組分氣體設置為氨氣。第一組分氣體以第二流量供應，第二蝕刻步以第二預定壓力供氣。第二吹掃步以第二吹掃壓力和第二吹掃流量供給吹掃氣體，吹掃氣體主要包含N2和惰性氣體中的至少一種，其中，惰性氣體包括而不限於氦、氖、氬等。
第一組分氣體HF的第二流量低而第二預定壓力高，從而HF在腔室內的體積占比低以利於提高蝕刻速率。特別的，第二流量小於所述第一流量，以使第二蝕刻速率大於第一蝕刻速率。蝕刻的第二預定壓力範圍為5Torr ~10Torr，且以8 Torr為優，蝕刻過程的第二預定壓力較高有利於加速蝕刻速率。蝕刻的第二蝕刻時長範圍為1s ~5s，第二蝕刻時長較長有利於蝕刻氣體在晶圓W表面的充分浸漬反應，而考慮到蝕刻單步時長避免接近SiN的蝕刻孕育時間造成對SiN的蝕刻，第二蝕刻時長以3s為優。蝕刻步時長在SiN蝕刻孕育時間內，對本征SiN基本無蝕刻。
第二吹掃時長不小於第二蝕刻時長，以充分吹掃排淨蝕刻反應物和生成物。優選的，在第二吹掃步中NH3 仍持續供應，即第二吹掃步中的吹掃氣體還包括與第二蝕刻步中相同流量的NH3 ，從而可以使連續供應的NH3 氣體充分浸漬所述晶圓W表面，以使晶圓W表面在下一次蝕刻步之前預先吸附足量的NH3 氣體，從而當通氣HF氣體時，縮短了氣體混合和附著於晶圓W表面發生蝕刻反應的時間，可加快下一次蝕刻步的蝕刻氣體反應速率，提高蝕刻效率。從而提升SiO2 的高蝕刻量，達到高SiO2 蝕刻速率。優選的，第二蝕刻步中的總氣流量與第二吹掃步中的總氣流量相同，從而流量不變，蝶閥無需頻繁開關，簡化操作並提高了系統的穩定性和精確度。
示例1給出了不同蝕刻製程步驟的SiO2 /SiN選擇比實驗對照，由對照表可看出，在增加表面去除步驟後，蝕刻選擇比大幅度提升。
進一步的，考慮到在進行蝕刻時，不能進行一次性長時間蝕刻，否則SiN的蝕刻量一旦上漲起來，選擇比就很難提高。要把整個蝕刻過程拆分成多次，採取少量多次循環蝕刻的原則，每次蝕刻的結束點為SiN剛開始要蝕刻的起始點，即蝕刻時長為SiN的蝕刻孕育時間（incubation time）。蝕刻氣體並不是一抵達至晶圓表面就會立刻發生蝕刻反應，而是需要孕育孵化一段時間，即孕育時間（incubation time）。通常講，蝕刻速率快，所需的孵化時間越短。如圖3所示，由於SiO2 蝕刻速率較SiN快，兩者存在孕育時間（incubation time）的時間差，在該時間差內進行蝕刻，可以獲得較高的選擇比。
由此，在一些實施例中，B-蝕刻步驟過程中可以採用如圖4所示通氣方式： 1.   在t0時刻，向蝕刻腔室內通入一定量的N2 （如450sccm），使腔室內壓力達到預定壓力（如8Torr）； 2.   在t1時刻，保持腔室210壓力不變，開始通入一定量的NH3 （如100sccm），使晶圓W表面預先吸附足量的NH3 氣體，即NH3 預吸附（presoak）； 3.   在t2時刻，保持腔室210壓力不變，開始通氣HF氣體，反應開始，即蝕刻步（Etch）。在t3時間，停止通HF氣體，蝕刻步結束，進入吹掃步（purge），此時NH3 和N2 仍持續供應，以利於反應生成物的及時排除，同時，NH3 持續供應利於晶圓表面的預吸附效應； 4.   以此類推，通過脈衝式通入HF氣體，讓整個蝕刻過程在蝕刻與吹掃步驟間多次循環進行，以實現SiO2 的持續性蝕刻。 5.   蝕刻步的時長Ta低於該製程條件下的SiN的蝕刻孕育時間（incubation time），吹掃步時長Tb不低於蝕刻步的時長Ta，從而避免過度蝕刻並提供充分的吹掃時間以使蝕刻氣體的快速排除，避免因殘氣滯留時間過長，超出SiN的蝕刻孕育時間（incubation time），造成對SiN的蝕刻，影響選擇比的提升。
其中，在第二吹掃步中NH3 的仍持續供應可以使連續供應的NH3氣體充分浸漬所述晶圓W表面，以使晶圓W表面在下一次蝕刻步之前預先吸附足量的NH3氣體，從而當通氣HF氣體時，縮短了氣體混合和附著於晶圓W表面發生蝕刻反應的時間，可加快下一次蝕刻步的蝕刻氣體反應速率，提高蝕刻效率。
從而，在確保單次製程不蝕刻SiN的情況下，最大限度拓展製程窗口，以最大限度的提升SiO2 的蝕刻。然後通過多次循環蝕刻，最終實現較高的SiO2 /SiN蝕刻選擇比。
上述通氣順序中，在蝕刻步與吹掃步中，NH3 是一直保持通氣狀態，而HF是脈衝式供氣。在一些實施例中，也可以將兩種氣體對換，即HF是一直保持通氣狀態，而NH3是脈衝式供氣。通過優化製程參數，同樣可以獲得較好的incubation time，實現高選擇比。其原因在於，在無NH3 催化劑存在的情況下，HF氣體不會蝕刻SiO2 及SiN。
在一些實施例中，考慮到蝕刻反應生成物沉積於晶圓表面，吸附蝕刻氣體難以吹掃除盡而造成對SiN膜區的加速蝕刻，且沉積於SiO2 膜區上的反應副產物部分地阻礙了蝕刻氣體與SiO2 的直接接觸反應，降低了SiO2 膜區的蝕刻速率，從而一方面造成SiN膜區的過度蝕刻，一方面阻礙了SiO2 膜區的蝕刻，使選擇比降低。因此在整個蝕刻製程週期中，將表面去除步驟與蝕刻步驟完全分開，如圖5所示，即表面去除步驟結束後，晶圓W出整機蝕刻系統，進入前開式晶圓傳送盒FOUP(Front Opening Unified Pod)中，然後再重新開始，進行蝕刻製程。其中蝕刻製程根據需要決定是否需要進行多次大循環蝕刻。大循環的主要目的是充分昇華排出反應副產物，由於排除了反應副產物對SiO2 膜區蝕刻速率的抑制作用，增加大循環次數可以提升SiO2 的蝕刻量。其中，所述昇華處理的溫度大於等於180℃，以保證充分昇華排出晶圓W表面殘留的蝕刻反應物和副產物。
具體的，先進行表面去除製程S100，其中，表面去除製程S100依次包括：表面去除步驟準備開始階段S110，然後將晶圓W送入蝕刻製程腔進行表面去除步驟S120，表面去除步驟S120結束後，將晶圓W取出放入昇華腔加熱充分昇華排出晶圓W表面上的表面去除步驟產物S130，然後將除盡表面去除步驟產物的晶圓W取出放入冷卻腔冷卻S140，然後放入FOUP中S150靜置幾分鐘後再進行蝕刻製程S200，或者在真空腔中靜置幾分鐘。靜置時長不超過5分鐘。從而，脫離冷卻腔室靜置後使一些遊離於晶圓W表面的反應物或蝕刻氣體進一步揮發脫離晶圓W表面，並且，脫離了冷卻腔室內殘存的游離成分環境，利於使晶圓W表面蝕刻氣體和殘留物完全析出揮發淨化。靜置一定時間可使SiN表面原子間化學反應應力抵消，使原子結構排布規律，提高了表面平整度，減少了SiN表面對蝕刻氣體的吸附和接觸面積。同時，靜置所處環境可以是FOUP內或真空腔室中，由於SiN在常溫下短時間內不易氧化，因此，冷卻後的晶圓W可於FOUP內靜置幾分鐘而不會再次生成氧化變性層。
表面去除製程S100結束後，進行蝕刻製程S200。蝕刻製程S200依次包括：蝕刻準備階段S210，然後將晶圓W送入蝕刻製程腔進行蝕刻S220，蝕刻S220結束後，將晶圓W取出放入昇華腔加熱充分昇華排出晶圓表面上的蝕刻產物S230，然後將除盡蝕刻產物的晶圓W取出放入冷卻腔冷卻S240。重複S220至S240步驟，直至氧化矽膜蝕刻量滿足目標蝕刻量，然後放入FOUP中結束S250。其中，重複S220至S240步驟相比於直接在製程腔中昇華吹掃可以進一步充分昇華排出反應副產物，使晶圓W表面的反應副產物得以除盡，避免因反應副產物的沉積導致可是速率的下降以及蝕刻SiO2 /SiN去除選擇比的降低。
在一些實施例中，可以簡化上述工序，如圖6所示，表面去除步驟S100’與蝕刻步驟S200’銜接進行：表面去除步驟S120結束後，經過昇華S130和冷卻處理S140後，直接進行蝕刻製程S200’，不再出整體蝕刻系統，不進入Foup。此時需要強化表面去除步驟製程S100’的昇華處理步製程S130，保證表面去除步驟副產物處理乾淨，否則會影響SiN的蝕刻。
示例2給出了不同蝕刻銜接步驟的SiO2 /SiN選擇比實驗對照，從中可以看出，表面去除步驟與蝕刻步驟分開進行，即將冷卻腔冷卻S140後的晶圓W取出脫離整個系統然後放入FOUP中或者在真空腔中靜置幾分鐘，與直接將冷卻腔冷卻S140後的晶圓W放入蝕刻製程S200中蝕刻相比，選擇比有明顯提升。
在一些實施例中，為了精確掌握晶圓W表面上的表面變性層厚度，從而精准控制與可是循環次數和單步時間步長，表面去除步驟準備開始階段S110中，先檢測所述晶圓表面上的表面變性層厚度，以基於所述表面變性層厚度確定所述表面去除步驟的循環次數。從而針對性的實施所述表面去除步驟，保證除盡表面變性層的同時，避免過度蝕刻。
特別的，當檢測到所述表面變性層厚度為零時，所述表面去除步驟的循環次數為零，即跳過表面去除步驟製程中的S120至S150，直接進入蝕刻製程S200。從而在確保沒有表面變性層影響高選擇比蝕刻的同時，簡化製程，提升效率。
在一些實施例中，蝕刻準備階段S210包括對晶圓W表面上的表面變性層厚度的再次檢測，以確保在進入蝕刻S220之前，晶圓W表面上沒有氧化變性層，以確保高選擇比的實現。
在一些實施例中，蝕刻反應與固態生成物的昇華在同一個腔室中實現，即蝕刻量的提升通過增加蝕刻與吹掃的循環次數來實現，實際製程時，僅增加自動化製程配方（recipe）中的循環次數即可，晶圓不需要頻繁進出製程腔室。也可以將刻上述兩個步驟在分別在蝕刻腔與昇華腔中分開完成，實際製程時，晶圓需要反復在兩個腔室中循環。此外，還可以將上述兩種方法結合起來。分腔處理有利於使晶圓脫離原反應環境氛圍，避免原腔室遊離的蝕刻氣體和反應副產物在晶圓表面上二次沉降以及抑制晶圓表面的上述成分的昇華排淨。
在一些實施例中，對蝕刻製程參數進行改進，降低蝕刻氣體供氣壓力、降低NH3 氣體比例等方式將蝕刻步驟的初始蝕刻速率降低後，同樣可以用於表面去除步驟製程。
在一些實施例中，蝕刻步的單步蝕刻時間在滿足單步蝕刻時間不小於SiO2 膜蝕刻孕育時間的情況下，所述單步蝕刻時間相對於SiN膜蝕刻孕育時間更接近SiO2 膜蝕刻孕育時間，從而保障高SiO2 /SiN選擇比的實現。即SiO2 膜蝕刻孕育時間≤第一蝕刻時長＜所述第二蝕刻時長＜＜SiN膜蝕刻孕育時間。如示例3所示，在滿足單步蝕刻時間不小於SiO2 膜蝕刻孕育時間的情況下，單步蝕刻時間遠小於SiN膜蝕刻孕育時間可以進一步避免由吹掃不及時不充分導致的蝕刻氣體和蝕刻反應產物附著在晶圓W表面的時間延長至接近甚至超過SiN膜蝕刻孕育時間，從而，單步蝕刻時間越小，越能夠為吹掃提供響應時間，從而，在接近甚至超過SiN膜蝕刻孕育時間之前，除盡蝕刻氣體和蝕刻反應產物，避免發生對SiN膜的蝕刻。且單步蝕刻時間較長會使蝕刻反應產物過多地附著沉積在晶圓W表面，造成昇華吹掃除盡困難，從而導致進一步吸附蝕刻氣體，對SiN膜造成蝕刻。由此，單步蝕刻時間相對於SiN膜蝕刻孕育時間更接近SiO2 膜蝕刻孕育時間，可以保障高SiO2 /SiN選擇比的實現。
為滿足上述蝕刻方法的實施例的製程要求，本發明提出了一種蝕刻裝置，用於在形成於晶圓W表面上的氮化矽膜和氧化矽膜之間選擇性地蝕刻氧化矽膜，如圖7所示，包括：製程腔210，製程腔210包括氣體供應單元和基座240，所述氣體供應單元依次包括供氣氣路、勻流腔220和氣體分配盤230，供氣氣路依次包括氣源段和預混段，所述氣源段分別輸出供應單一氣源並在交匯於預混段中預混。具體的，氣源段包括HF氣源311、N2 氣源312和NH3 氣源313，以及分別控制上述氣源的第一質量流量控制器321、第二質量流量控制器322、第三質量流量控制器323和第四質量流量控制器324。第一質量流量控制器321控制HF氣源311的供氣量，第四質量流量控制器324控制NH3 氣源313的供氣量，N2 氣源312具有兩路氣路出口，分別由第二質量流量控制器322和第三質量流量控制器323控制。第一質量流量控制器321和第二質量流量控制器322所控氣路由第一匯合點331匯合，第三質量流量控制器323和第四質量流量控制器324所控氣路由第二匯合點332匯合，第一匯合點331所在氣路與第二匯合點332所在氣路由第三匯合點333並通入勻流腔220中，然後在勻流腔220中充分混合。之後，混合後的氣體由單一氣體分配盤230噴到晶圓W待處理表面上，勻流腔220可使通入氣體在勻流腔220中充分混合後再經由氣體分配盤230噴出去，從而可有效提高蝕刻效率。匯合點提前後，可以確保流出氣體分配盤230表面的氣體中具有較高濃度的NH4 F。由於HN4 F低溫下為固態，故，需要將氣體分配盤230的加熱至120度以上。
在一些實施例中，本發明將基座240設置高溫加熱裝置，基座240溫度提升至120度甚至更高，確保反應生成的固態產物會可快速昇華而脫離晶圓W表面，防止其阻礙蝕刻劑在晶圓W表面的吸附。並且，將基座240設置為可升降基座，同時對製程腔210進行縮小化處理，去除腔室中的適配器，通過腔室210與基座240的升降配合，儘量縮小晶圓W表面與氣體分配盤230間的空間體積。這有助於蝕刻氣體的快速排除，避免因殘氣滯留時間過長，超出SiN的蝕刻孕育時間（incubation time），造成對SiN的蝕刻，影響選擇比的提升。
在一些實施例中，所述供氣氣路依次包括氣源段和預混段，所述氣源段分別輸出供應單一氣源並在交匯於預混段中預混。在預混段中進行預混進一步提高了蝕刻反應氣體的預混效果，提高蝕刻效率。
在一些實施例中，所述氣體供應單元和基座設有加熱裝置，以使蝕刻製程溫度不小於120℃。一方面防止預混生成的NH4F因溫度低而凝結堵塞供氣道，另一方面，可以加速晶圓表面的反應產物的昇華速率，提高蝕刻速率的同時，避免了反應產物的沉積導致的選擇比的下降。
根據本發明實施例的另一個方面，提供一種空氣隙型介電層，採用上述蝕刻方法製備，從而獲得的空氣隙型介電層具有高選擇比。
根據本發明實施例的另一個方面，提供一種動態隨機存取存儲器，包括上述空氣隙型介電層，以使動態隨機存取存儲器的性能提升。
在本申請所提供的幾個實施例中，應該理解到，所揭露的裝置和方法，也可以通過其它的方式實現。以上所描述的裝置實施例僅僅是示意性的。上述蝕刻方法如果以軟件功能模塊的形式實現並作為獨立的產品銷售或使用時，可以存儲在一個計算機可讀取存儲介質中。基於這樣的理解，本發明的技術方案本質上或者說對現有技術做出貢獻的部分或者該技術方案的部分可以以軟件產品的形式體現出來，該計算機軟件產品存儲在一個存儲介質中，包括若干指令用以使得一台計算機設備(可以是個人計算機，服務器，或者網絡設備等)執行本發明各個實施例所述方法的全部或部分步驟。而前述的存儲介質包括：U盤、移動硬盤、只讀存儲器(ROM，Read-Only  Memory)、隨機存取存儲器(RAM，Random  Access  Memory)、磁碟或者光盤等各種可以存儲程序代碼的介質。
效果示例 現在，將描述各種示例以驗證本發明公開的實施例的效果。 示例1： 針對於有表面氧化變性層的情況，如表2所示，本發明將樣片c和d分別進行兩種蝕刻方法的對比，其中c進行表面去除步驟+蝕刻步驟，d僅進行蝕刻步驟。兩樣品的SiO2 蝕刻量基本相當，SIN的蝕刻量存在明顯差異。由此說明，表面去除步驟製程可顯著提升整體蝕刻選擇比。 表2
樣品 SiO2 蝕刻量 SiN 蝕刻量 SiO2 /SiN 選擇比
c-（表面去除步驟+蝕刻步驟） 1869.6 9.0 207.8
d-（僅蝕刻步驟） 1874.5 51.0 36.6
示例2： 對於表面去除步驟和蝕刻步驟之間的銜接步驟對比，如表3所示。 表3
樣品 SiO2 蝕刻量 SiN 蝕刻量 SiO2 /SiN 選擇比
e-（表面去除步驟與蝕刻步驟分開進行） 2277.2 10.7 229.2
f-（表面去除步驟與蝕刻步驟連續進行） 2445.4 117.6 19.4
由此可以得出，優選的，表面去除步驟與蝕刻步驟分開進行。即表面去除步驟製程完成後，晶圓需要進行充分的加熱處理，將表面生成的反應副產物排除乾淨後，方可進行後續的蝕刻製程。通常做法是表面去除步驟製程結束後，晶圓傳輸至昇華腔室進行充分的昇華，然後再傳輸至製程腔進行蝕刻製程。而不在製程腔室先後一次性的完成表面去除步驟和蝕刻製程。表3的對比試驗說明瞭表面去除步驟與蝕刻步驟分開進行，可避免SiN蝕刻量的大幅增加，從而提高選擇比。 示例3： 針對於無表面氧化變性層的情況，採用上述方式，經過實驗測試，本發明繪製出在120℃工藝溫度（基座溫度）下，某製程條件SiO2 和SiN蝕刻量隨蝕刻時間的變化曲線，如圖8所示。由圖可知，SiO2 和SiN蝕刻量開始明顯增加的蝕刻時間點分別為1-＞2s和5-＞6s，由此推斷該條件下，SiN的incubation time約為5~6s，SiO2 的incubation time約為1s ~2s。同時測試出，SiN未蝕刻前提下的SiO2 最大蝕刻量約為250Å。需要說明的是，不同的製程參數（如壓力、氣體流量、溫度等），incubation time是不同的，以此方法能實現的SiO2 /SiN的選擇比也是不同的。圖8是在120℃、8torr、20HF、100NH3 、450N2 條件下獲得的實驗數據。
鑒於以上實驗結果，本發明通過單步蝕刻時間與循環次數等參數的細化調試，在SiO2 蝕刻量高於1500 Å的情況下，獲得了不低於500：1的選擇比，部分製程的選擇比數據甚至達1000:1，明顯高於常規的氨氣催化製程。
通過表4可得出，在滿足單步蝕刻時間不小於SiO2 膜蝕刻孕育時間的情況下，單步蝕刻時間越小，SiO2 /SiN選擇比越高，本發明分析得出，在滿足單步蝕刻時間不小於SiO2 膜蝕刻孕育時間的情況下，單步蝕刻時間遠小於SiN膜蝕刻孕育時間可以進一步避免由吹掃不及時不充分導致的蝕刻氣體和蝕刻反應產物附著在晶圓W表面的時間延長至接近甚至超過SiN膜蝕刻孕育時間，從而，單步蝕刻時間越小，越能夠為吹掃提供響應時間，從而，在接近甚至超過SiN膜蝕刻孕育時間之前，除盡蝕刻氣體和蝕刻反應產物，避免發生對SiN膜的蝕刻。且單步蝕刻時間較長會使蝕刻反應產物過多地附著沉積在晶圓W表面，造成昇華吹掃除盡困難，從而導致進一步吸附蝕刻氣體，對SiN膜造成蝕刻。
因此，優選的，單步蝕刻時間相對於SiN膜蝕刻孕育時間更接近SiO2 膜蝕刻孕育時間，從而保障高SiO2 /SiN選擇比的實現。 表4
製程 蝕刻時間 循環次數 SiO2 蝕刻量 SiN蝕刻量 SiO2 /SiN選擇比
1 6s 180 1615.5 2.4 673.1
2 4s 320 1942.6 2.0 986.1
3 3s 300 1563.6 1.3 1193.6
前述內容概括數項實施例之特徵，使得熟習此項技術者可更佳地理解本揭露之態樣。熟習此項技術者應瞭解，其等可容易地使用本揭露作為用於設計或修改用於實行本文中介紹之實施例之相同目的及/或達成相同優點之其他製程及結構之一基礎。熟習此項技術者亦應瞭解，此等等效構造不背離本揭露之精神及範疇，且其等可在不背離本揭露之精神及範疇之情況下在本文中作出各種改變、置換及更改。
11:氧化矽膜區 12:SiN膜區 13:變性層 210:製程腔 220:勻流腔 230:氣體分配盤 240:基座 311:HF氣源 312:N2 氣源 313:NH3 氣源 321:第一質量流量控制器 322:第二質量流量控制器 323:第三質量流量控制器 324:第四質量流量控制器 331:第一匯合點 332:第二匯合點 333:第三匯合點 S100,S100’:表面去除製程 S110-S150,S210-S250:步驟 S200,S200’:蝕刻製程 W:晶圓
當結合附圖閱讀時，從以下詳細描述最佳理解本揭露之態樣。應注意，根據產業中之標準實踐，各種構件未按比例繪製。事實上，為了論述的清楚起見可任意增大或減小各種構件之尺寸。 圖1為深槽蝕刻結構示意圖； 圖2為具有表面氧化變性層的晶圓和沒有表面氧化變性層的晶圓在某相同蝕刻製程下的蝕刻效果對比圖； 圖3為SiO2 與SiN蝕刻孕育時間比較示意圖； 圖4為本發明一種實施例中的蝕刻氣體通入時序示意圖； 圖5為本發明一種實施例中的蝕刻製程流程示意圖； 圖6為本發明另一種實施例中的蝕刻製程流程示意圖； 圖7為本發明蝕刻製程所用的一種蝕刻裝置結構示意圖； 圖8為本發明一種實施例中的蝕刻製程條件下的SiO2 與SiN蝕刻孕育時間實測比對圖。
S100:表面去除製程
S110-S150,S210-S250:步驟
S200:蝕刻製程

Claims (20)

  1. 一種蝕刻方法，用於在形成於一晶圓表面上間隔分佈的一氮化矽膜區和一氧化矽膜區之間選擇性地蝕刻該氧化矽膜區，該方法包括：一表面去除步驟：以一第一蝕刻速率蝕刻該氧化矽膜區，並完全清除覆於該氮化矽膜區表面上的一表面變性層；以及一蝕刻步驟：以一第二蝕刻速率選擇性地蝕刻該氧化矽膜區；其中，該第一蝕刻速率小於該第二蝕刻速率。
  2. 如請求項1所述的蝕刻方法，其中該表面去除步驟包括：一第一蝕刻步：在一第一預定壓力下以及一第一蝕刻時長內，以一蝕刻氣體蝕刻該晶圓表面；一第一吹掃步：在一第一吹掃壓力下，在一第一吹掃時長內，以一吹掃氣體吹掃該晶圓；以及重複循環該第一蝕刻步和該第一吹掃步，直至清除該表面變性層為止。
  3. 如請求項2所述的蝕刻方法，其中該蝕刻步驟包括：一第二蝕刻步：在一第二預定壓力下以及一第二蝕刻時長內，以該蝕刻氣體選擇性地蝕刻該氧化矽膜區；一第二吹掃步：在一第二吹掃壓力下，在該第二蝕刻步後，在一第二吹掃時長內，以該吹掃氣體吹掃該晶圓；以及重複循環該第二蝕刻步和該第二吹掃步，直至達到該氧化矽膜區的目標蝕刻量。
  4. 如請求項3所述的蝕刻方法，其中該第一預定壓力小於該第二預定壓力。
  5. 如請求項4所述的蝕刻方法，其中該第一預定壓力範圍為1~3Torr，並且該第二預定壓力範圍為5Torr~10Torr。
  6. 如請求項3所述的蝕刻方法，其中所述第一蝕刻時長小於所述第二蝕刻時長。
  7. 如請求項6所述的蝕刻方法，其中該第一蝕刻時長範圍為1s~3s，並且該第二蝕刻時長範圍為1s~5s。
  8. 如請求項3所述的蝕刻方法，其中該蝕刻氣體包括一第一組分氣體和一第二組分氣體，其中該第一組分氣體為氟化氫氣體，該第二組分氣體為氨氣。
  9. 如請求項8所述的蝕刻方法，其中該第二吹掃步還包括：保持該第二吹掃壓力，在第二吹掃時長內，以該第二組分氣體吹掃該晶圓。
  10. 如請求項2所述的蝕刻方法，其中該吹掃氣體包含惰性氣體中的至少一種。
  11. 如請求項8所述的蝕刻方法，其中在該表面去除步驟中，該第一組分氣體以一第一流量供應；在該蝕刻步驟中，該第一組分氣體以一第二流量供應；其中該第一流量大於該第二流量。
  12. 如請求項1所述的蝕刻方法，其中該表面去除步驟和該蝕刻步驟的製程溫度均不小於120℃。
  13. 如請求項1-12任一項所述的蝕刻方法，其中在該表面去除步驟和該蝕刻步驟之間還包括：對該晶圓進行一加熱昇華處理，並在該昇華處理之後冷卻至室 溫。
  14. 如請求項13所述的蝕刻方法，其中該昇華處理的溫度大於等於180℃。
  15. 如請求項13所述的蝕刻方法，其中在該蝕刻步驟之前還包括，將昇華冷卻後的該晶圓取出並靜置一定時間。
  16. 如請求項2-11任一項所述的蝕刻方法，其中在該表面去除步驟之前，還包括，檢測該晶圓表面上的一表面變性層厚度，以基於該表面變性層厚度確定該第一蝕刻步和該第一吹掃步的循環次數。
  17. 如請求項3所述的蝕刻方法，其中該第二蝕刻步中的一總氣流量與該第二吹掃步中的一總氣流量相同。
  18. 如請求項1所述的蝕刻方法，其中該表面變性層至少由矽、氮和氧三種元素組成。
  19. 一種空氣隙型介電層，其中採用如請求項1-18任一所述的蝕刻方法製備。
  20. 一種動態隨機存取存儲器，包括如請求項19所述的空氣隙型介電層。
TW109137648A 2019-11-05 2020-10-29 蝕刻方法、空氣隙型介電層及動態隨機存取存儲器 TWI760908B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201911073150.4A CN110993499B (zh) 2019-11-05 2019-11-05 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
CN201911073150.4 2019-11-05

Publications (2)

Publication Number Publication Date
TW202119498A TW202119498A (zh) 2021-05-16
TWI760908B true TWI760908B (zh) 2022-04-11

Family

ID=70083502

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109137648A TWI760908B (zh) 2019-11-05 2020-10-29 蝕刻方法、空氣隙型介電層及動態隨機存取存儲器

Country Status (6)

Country Link
US (1) US11948805B2 (zh)
JP (1) JP7352732B2 (zh)
KR (1) KR102532136B1 (zh)
CN (1) CN110993499B (zh)
TW (1) TWI760908B (zh)
WO (1) WO2021088670A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110993499B (zh) * 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器
TWI779882B (zh) * 2021-10-15 2022-10-01 南亞科技股份有限公司 製造半導體裝置的方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150079765A1 (en) * 2013-09-17 2015-03-19 SanDisk Technologies, Inc. High aspect ratio memory hole channel contact formation
TW201705265A (zh) * 2015-02-24 2017-02-01 Tokyo Electron Ltd 蝕刻方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6399533A (ja) * 1986-05-31 1988-04-30 Toshiba Corp シリコン窒化膜のドライエツチング方法及びドライエツチング装置
US6130156A (en) 1998-04-01 2000-10-10 Texas Instruments Incorporated Variable doping of metal plugs for enhanced reliability
JPH11340322A (ja) * 1998-05-21 1999-12-10 Sony Corp 半導体装置およびその製造方法
US6225234B1 (en) * 2000-03-30 2001-05-01 Lam Research Corporation In situ and ex situ hardmask process for STI with oxide collar application
CN1209797C (zh) * 2001-03-30 2005-07-06 华邦电子股份有限公司 自动对准接触窗开口的制造方法
JP3586678B2 (ja) * 2002-04-12 2004-11-10 エルピーダメモリ株式会社 エッチング方法
US6815332B2 (en) * 2002-10-30 2004-11-09 Asm Japan K.K. Method for forming integrated dielectric layers
JP2006019442A (ja) 2004-06-30 2006-01-19 Fujitsu Ltd ドライエッチング装置および半導体装置の製造方法
JP4447419B2 (ja) 2004-09-29 2010-04-07 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4509842B2 (ja) 2005-03-30 2010-07-21 東京エレクトロン株式会社 エッチング方法、エッチング装置、コンピュータプログラム及びコンピュータ記憶媒体
US7906388B2 (en) * 2005-04-14 2011-03-15 Nxp B.V. Semiconductor device and method for manufacture
US8026180B2 (en) 2007-07-12 2011-09-27 Micron Technology, Inc. Methods of modifying oxide spacers
JP4638550B2 (ja) * 2008-09-29 2011-02-23 東京エレクトロン株式会社 マスクパターンの形成方法、微細パターンの形成方法及び成膜装置
JP2011233878A (ja) 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
JP5802454B2 (ja) * 2011-06-30 2015-10-28 株式会社日立ハイテクノロジーズ プラズマ処理方法
KR101917815B1 (ko) * 2012-05-31 2018-11-13 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US9034770B2 (en) 2012-09-17 2015-05-19 Applied Materials, Inc. Differential silicon oxide etch
US9023734B2 (en) * 2012-09-18 2015-05-05 Applied Materials, Inc. Radical-component oxide etch
KR20140083737A (ko) * 2012-12-26 2014-07-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
JP6097192B2 (ja) * 2013-04-19 2017-03-15 東京エレクトロン株式会社 エッチング方法
US9543163B2 (en) * 2013-08-20 2017-01-10 Applied Materials, Inc. Methods for forming features in a material layer utilizing a combination of a main etching and a cyclical etching process
JP6059165B2 (ja) * 2014-02-19 2017-01-11 東京エレクトロン株式会社 エッチング方法、及びプラズマ処理装置
US9368370B2 (en) * 2014-03-14 2016-06-14 Applied Materials, Inc. Temperature ramping using gas distribution plate heat
JP6400361B2 (ja) 2014-07-16 2018-10-03 東京エレクトロン株式会社 基板洗浄方法、基板処理方法、基板処理システム、および半導体装置の製造方法
JP2016025195A (ja) * 2014-07-18 2016-02-08 東京エレクトロン株式会社 エッチング方法
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
US9935126B2 (en) * 2014-09-08 2018-04-03 Infineon Technologies Ag Method of forming a semiconductor substrate with buried cavities and dielectric support structures
US9613822B2 (en) * 2014-09-25 2017-04-04 Applied Materials, Inc. Oxide etch selectivity enhancement
JP6521848B2 (ja) * 2015-01-16 2019-05-29 東京エレクトロン株式会社 エッチング方法
US9564341B1 (en) * 2015-08-04 2017-02-07 Applied Materials, Inc. Gas-phase silicon oxide selective etch
US9875907B2 (en) * 2015-11-20 2018-01-23 Applied Materials, Inc. Self-aligned shielding of silicon oxide
JP2017152531A (ja) 2016-02-24 2017-08-31 東京エレクトロン株式会社 基板処理方法
JP6747846B2 (ja) 2016-03-30 2020-08-26 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理システムおよびプログラム
KR101874822B1 (ko) * 2016-04-01 2018-07-06 주식회사 테스 실리콘산화막의 선택적 식각 방법
JP6592400B2 (ja) * 2016-05-19 2019-10-16 東京エレクトロン株式会社 エッチング方法
JP6550029B2 (ja) 2016-09-28 2019-07-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、ノズル基部および半導体装置の製造方法
JP6560704B2 (ja) 2017-03-14 2019-08-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法および基板処理装置
CN109216383A (zh) * 2017-07-07 2019-01-15 联华电子股份有限公司 半导体存储装置的形成方法
CN107706192B (zh) * 2017-08-22 2019-02-22 长江存储科技有限责任公司 一种三维存储器的制备方法及其结构
US10410878B2 (en) 2017-10-31 2019-09-10 American Air Liquide, Inc. Hydrofluorocarbons containing —NH2 functional group for 3D NAND and DRAM applications
KR102279939B1 (ko) * 2017-11-27 2021-07-22 삼성전자주식회사 반도체 소자의 제조 방법
CN109962158A (zh) * 2017-12-22 2019-07-02 中电海康集团有限公司 一种小尺寸磁性随机存储器的制作方法
US11011383B2 (en) 2018-01-22 2021-05-18 Tokyo Electron Limited Etching method
US10361092B1 (en) * 2018-02-23 2019-07-23 Lam Research Corporation Etching features using metal passivation
CN110993499B (zh) 2019-11-05 2022-08-16 北京北方华创微电子装备有限公司 一种刻蚀方法、空气隙型介电层及动态随机存取存储器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150079765A1 (en) * 2013-09-17 2015-03-19 SanDisk Technologies, Inc. High aspect ratio memory hole channel contact formation
TW201705265A (zh) * 2015-02-24 2017-02-01 Tokyo Electron Ltd 蝕刻方法

Also Published As

Publication number Publication date
KR102532136B1 (ko) 2023-05-12
WO2021088670A1 (zh) 2021-05-14
CN110993499A (zh) 2020-04-10
US20220375762A1 (en) 2022-11-24
JP7352732B2 (ja) 2023-09-28
TW202119498A (zh) 2021-05-16
US11948805B2 (en) 2024-04-02
JP2022554086A (ja) 2022-12-28
CN110993499B (zh) 2022-08-16
KR20220049616A (ko) 2022-04-21

Similar Documents

Publication Publication Date Title
JP4890025B2 (ja) エッチング方法及び記録媒体
US9911596B2 (en) Modification processing method and method of manufacturing semiconductor device
US8956546B2 (en) Substrate processing method and substrate processing apparatus
TWI760908B (zh) 蝕刻方法、空氣隙型介電層及動態隨機存取存儲器
US20210143001A1 (en) Method of Manufacturing Semiconductor Device, Substrate Processing Apparatus and Non-transitory Computer-readable Recording Medium
TW201003831A (en) Heat treatment apparatus, and treatment system
JP4762998B2 (ja) 処理方法及び記録媒体
EP1928011A2 (en) Manufacturing method of capacitor electrode, manufacturing system of capacitor electrode, and storage medium
US8828880B2 (en) Method and apparatus for manufacturing semiconductor device
US20200035504A1 (en) Etching method and etching apparatus
WO2019019939A1 (zh) 蚀刻方法和蚀刻系统
US20220157616A1 (en) Substrate processing method and substrate processing system
TW201517161A (zh) 蝕刻方法及記錄媒體
US20220328307A1 (en) Methods for manufacturing semiconductor memory
JP2021515394A (ja) 空隙を形成するためのシステム及び方法
CN111009459B (zh) 含氟残留物去除方法、刻蚀方法和氧化层清洗方法
US20200140999A1 (en) Process chamber component cleaning method
US7235440B2 (en) Formation of ultra-thin oxide layers by self-limiting interfacial oxidation
US20230010499A1 (en) Integrated wet clean for gate stack development
TWI749775B (zh) 氧化層去除方法及半導體加工設備
US20210193468A1 (en) Treatments To Improve Device Performance
TW202405941A (zh) 介電材料的選擇性蝕刻方法